JP5053471B2 - Wiring film manufacturing method and electronic component manufacturing method - Google Patents
Wiring film manufacturing method and electronic component manufacturing method Download PDFInfo
- Publication number
- JP5053471B2 JP5053471B2 JP13022899A JP13022899A JP5053471B2 JP 5053471 B2 JP5053471 B2 JP 5053471B2 JP 13022899 A JP13022899 A JP 13022899A JP 13022899 A JP13022899 A JP 13022899A JP 5053471 B2 JP5053471 B2 JP 5053471B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- manufacturing
- tan
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- A—HUMAN NECESSITIES
- A24—TOBACCO; CIGARS; CIGARETTES; SIMULATED SMOKING DEVICES; SMOKERS' REQUISITES
- A24C—MACHINES FOR MAKING CIGARS OR CIGARETTES
- A24C5/00—Making cigarettes; Making tipping materials for, or attaching filters or mouthpieces to, cigars or cigarettes
- A24C5/35—Adaptations of conveying apparatus for transporting cigarettes from making machine to packaging machine
-
- A—HUMAN NECESSITIES
- A24—TOBACCO; CIGARS; CIGARETTES; SIMULATED SMOKING DEVICES; SMOKERS' REQUISITES
- A24C—MACHINES FOR MAKING CIGARS OR CIGARETTES
- A24C5/00—Making cigarettes; Making tipping materials for, or attaching filters or mouthpieces to, cigars or cigarettes
- A24C5/35—Adaptations of conveying apparatus for transporting cigarettes from making machine to packaging machine
- A24C5/352—Adaptations of conveying apparatus for transporting cigarettes from making machine to packaging machine using containers, i.e. boats
- A24C5/356—Emptying the boats into the hopper of the packaging machine
Landscapes
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、配線膜の製造方法および電子部品の製造方法に関する。
【０００２】
【従来の技術】
近年、ＬＳＩに代表される半導体工業は急速に進捗しつつある。高速ロジックなどの半導体素子においては、高集積化、高信頼性化、高機能化が進むにつれて、微細加工技術に要求される精度も益々高まってきている。このような集積回路の高密度化や高速化などに伴って、ＡｌやＣｕを主成分として形成される金属配線の幅は 1/4μm 以下になりつつある。
【０００３】
一方、集積回路を高速で動作させるためには、Ａｌ配線やＣｕ配線の抵抗を低減することが必須となる。従来の配線構造では、配線の高さを厚くすることで配線抵抗を低減することが一般的であった。しかし、さらなる高集積化・高密度化された半導体デバイスなどでは、これまでの積層構造を用いた際に配線上に形成される絶縁膜のカバレッジ性が悪くなり、当然歩留まりも低下するため、デバイスの配線技術そのものを改良することが求められている。
【０００４】
そこで、従来の配線技術とは異なる、デュアルダマシン（ＤＤ）配線技術を適用することが検討されている。ＤＤ技術とは、予め下地膜に形成した配線溝上に、配線材となるＡｌやＣｕを主成分とする金属をスパッタリング法やＣＶＤ法などを用いて成膜し、熱処理（リフロー）によって溝へ流し込み、ＣＭＰ(Chemical Mechanical Polishing) 法などにより余剰の配線金属を除去する技術である。
【０００５】
上述したような半導体デバイスなどに用いられる配線材料としては、抵抗率がＡｌに比べて低いＣｕが主流となりつつあり、ロジックなどの半導体デバイスではおおよそＣｕ配線が使用されている。Ｃｕ配線が有利な点としては、Ａｌ配線に比べて耐エレクトロマイグレーション性に優れていることも挙げられる。しかし一方で、ＣｕやＡｕ、Ｆｅといった金属は、シリコン内を格子拡散することから拡散速度が速く、シリコン内に入ると少数キャリアの寿命を短くすることが懸念されている。
【０００６】
このようなことから、Ｃｕ配線を適用する場合には、ＣｕのＳｉ中への拡散防止を目的としたバリアメタル層を設けることが必須である。ここで、半導体素子用のバリアメタルとしてはＴｉＮが使用されてきたが、最近Ｃｕ配線用のバリア材料としてＴａＮが提案され、ＣｕのＳｉ中への拡散防止に対してはＴａＮが有効であることが明らかとなりつつある。
【０００７】
そこで、Ｃｕ配線用のバリア層にはＴａＮを適用する方向に進んでいる。このようなバリア層としてのＴａＮ膜の形成方法としては、従来のＴｉＮ膜と同様に、Ｔａターゲットを用いたＡｒとＮ2 の混合ガスによる化相スパッタ、すなわちＡｒと共にＮ2 + イオンでＴａターゲット表面を衝撃し、ＴａとＮ2 イオンの化合物（ＴａＮ）として飛翔させる化学スパッタリングが主に適用されている。
【０００８】
【発明が解決しようとする課題】
しかしながら、従来のＴａターゲットを用いた化相スパッタで得られるＴａＮ膜では、上述したようなＤＤ配線を適用して、その際の配線溝のアスペクト比も 1/4以上になることが予想される次世代のロジックなどに求められる膜の均質性を満足させることが非常に困難な状況にあり、既に限界となりつつある。
【０００９】
例えば、 8インチサイズのＳｉウエハで膜の面内均一性を5%以下に制御することが求められているが、従来のＴａターゲットを用いた化相スパッタでは、そのような条件を満足するＴａＮ膜を再現性よく得ることはできない。
【００１０】
本発明はこのような課題に対処するためになされたもので、半導体素子のバリア層などとして用いられるＴａＮ膜の面内均一性を例えば5%以下に再現性よく低減することを可能にしたスパッタターゲットを用いることによって、次世代のロジックなどに求められる高精細および高信頼性を満足する配線膜の製造方法、およびそのような配線膜の製造方法を適用した電子部品の製造方法を提供することを目的としている。
【００１１】
【課題を解決するための手段】
本発明者らは上記課題を解決するために、従来のＴａＮ膜について調査した結果、ウエハ上に形成されたＴａＮ膜の抵抗率に大きな差が生じていることが判明した。そこで、抵抗率が大きく異なる部位についてＸＲＤ解析を行った結果、抵抗率が低い部位ではＴａＮが形成されておらず、Ｔａが存在していることが判明した。また、抵抗率が低い部位と他の部位の膜厚を調べたところ、5%以上の差が生じていた。
【００１２】
これらの原因は、スパッタ装置のチャンバ内のＮ2 量の分布に、ガス導入口とガス出口とで大きな差が生じているため、Ａｒのみによるスパッタで形成された部分がウエハ上に存在し、結果的に膜中に取り込まれるＮ2 量にバラツキが生じることにあることが判明した。このような点に対して、予めＴａターゲット中に適当量の窒素を含有させておくことによって、従来達成することができなかったＴａＮ膜の面内均一性が実現可能であることを見出した。
【００１６】
本発明の配線膜の製造方法は、0.7〜1.8at％の範囲の窒素を含有する高純度Ｔａからなり、かつターゲット全体の前記窒素の含有量のバラツキが±30％以内であるスパッタターゲットを用いて、Ｎ2を含むガス中での化相スパッタによりＣｕ配線に対するバリア材であるＴａＮ膜を成膜する工程を具備することを特徴としている。
【００１７】
本発明の電子部品の製造方法は、0.7〜1.8at％の範囲の窒素を含有する高純度Ｔａからなり、かつターゲット全体の前記窒素の含有量のバラツキが±30％以内であるスパッタターゲットを用いて、Ｎ2を含むガス中での化相スパッタによりＣｕ配線に対するバリア材であるＴａＮ膜を成膜する工程を有する配線膜の製造工程を具備することを特徴としている。本発明の電子部品の製造方法において、前記配線膜の製造工程はＴａＮ膜の成膜工程と、前記ＴａＮ膜上にＣｕ配線を形成する工程とを有することを特徴としている。本発明の電子部品の製造方法は、例えば半導体素子の製造方法である。
【００１８】
【発明の実施の形態】
以下、本発明を実施するための形態について説明する。
【００１９】
本発明のスパッタターゲットは、0.7〜1.8at％の範囲の窒素を含有する高純度Ｔａからなるものである。ここで、Ｔａターゲットに含まれる窒素の存在形態は特に限定されるものではなく、Ｔａ中に固溶した状態であってもよいし、またＴａＮとして存在していてもよい。また、一部はＴａ中に固溶した状態で存在し、他はＴａＮとして存在していてもよい。
【００２０】
このように、適当量の窒素を含有する高純度Ｔａからなるスパッタターゲット（Ｔａターゲット）を用いて、ＴａＮ膜をスパッタ成膜することによって、チャンバ内のＮ2量の分布に差が生じていたとしても、得られるスパッタ膜中の窒素量にバラツキが生じることを抑制することができる。言い換えると、Ｔａターゲットを用いた化相スパッタによって、均一にＴａＮを形成することができる。そして、ＴａＮ膜中の窒素量分布を均一化することによって、膜特性や膜厚の面内均一性を大幅に高めることが可能となる。
【００２１】
本発明のＴａターゲット中に含有させる窒素量は、上述したように0.7〜1.8at％の範囲とする。Ｔａターゲット中の窒素含有が0.7at％未満であると、それを用いてスパッタ成膜したＴａＮ膜中の窒素量分布を均一化する効果が十分に得られない。一方、Ｔａターゲット中の窒素含有が1.8at％を超えると、Ｃｕ系配線とのバリア効果は向上するが、配線を形成した際にＣｕ／ＴａＮの抵抗率が極めて高くなり、高速ロジックなどの配線規格から大きく外れることになる。
【００２２】
このように、Ｔａターゲット中の窒素含有量を0.7〜1.8at％の範囲に制御することによって、化相スパッタによりＴａＮを均質に形成することができ、さらに得られるＴａＮ膜の膜特性や膜厚の面内均一性を、再現性よく例えば5％以下と低減することが可能となる。Ｔａターゲット中の窒素含有量は0.7〜1at％の範囲とすることがさらに好ましい。
【００２３】
また、本発明のスパッタターゲット中の窒素含有量のバラツキは、ターゲット全体として±30% 以内とすることが好ましい。このように、ターゲット全体の窒素含有量のバラツキを低く抑えることによって、それを用いて形成したＴａＮ膜全体として膜特性などを向上させることができる。Ｔａターゲット中の窒素含有量のバラツキは、±15% 以内とすることがさらに好ましい。
【００２４】
すなわち、Ｔａターゲット全体としての窒素含有量のバラツキが±30% の範囲を超えると、それを用いて形成したＴａＮ膜を使用した半導体デバイスなどの均一性に悪影響を及ぼすことになる。現在の半導体デバイスは 8インチＳｉウエハから数万個単位で生産されるため、Ｔａターゲット内の窒素含有量のバラツキがそのままＳｉウエハの配線膜に影響を及ぼし、各半導体デバイスの信頼性にバラツキを生じさせる結果となる。例えば、Ｓｉウエハの端部から生産したデバイスは信頼性が良好であるが、中央から生産したデバイスは信頼性が低いといった問題が発生してしまう。
【００２５】
なお、本発明のスパッタターゲットは、上述した範囲の窒素を含有する高純度Ｔａにより構成されるものであるが、例えば一般的な高純度金属材のレベル程度であれば多少の不純物元素を含んでいてもよい。ただし、例えば配線抵抗の低減などを図る上で不純物元素量は低減することが好ましい。
【００２６】
本発明のスパッタターゲットは、例えば以下のようにして作製される。
【００２７】
例えば、所定量の窒素を含有する純度2N程度のＴａ粉末を用いて、ＨＩＰ法やホットプレス法（ＨＰ法）などの公知の焼結法を適用して焼結体を作製する。焼結雰囲気はＮ2 雰囲気とすることが好ましい。焼結体のサイズは直径 100〜 400mm程度とすることが好ましい。
【００２８】
ここで、所定量の窒素を含有するＴａ粉末（ＴａＮ粉末）は、例えばＮ2 雰囲気中で熱処理したり、ＮＨ3 ＋Ｈ2 雰囲気中で熱処理することにより得ることができる。また、窒素含有量の制御は、高純度Ｔａ粉末と高純度ＴａＮ粉末との混合粉末を出発原料として用い、この混合比を適宜調整することによって実施してもよい。
【００２９】
次に、上記した焼結体に対して再度真空中で 500〜1300℃程度の温度で熱処理を施す。この熱処理によって、ターゲット内の窒素含有量のバラツキを±30% 以内に抑制する。このようにして得られる窒素含有の高純度Ｔａ素材を機械加工し、例えばＣｕやＡｌからなるバッキングプレートと接合する。
【００３０】
ここで、バッキングプレートとの接合には、例えばソルダー接合や拡散接合を適用する。拡散接合を適用する場合には、接合時の温度を 600℃以下とすることが好ましい。これはバッキングプレートの塑性変形を防止するためである。ここで得られた素材を所定サイズに機械加工することによって、本発明のスパッタリングターゲットが得られる。
【００３１】
本発明の配線膜は、前述した本発明のスパッタターゲットを用いて、例えば ＡｒとＮ2 の混合ガスによる化相スパッタにより成膜してなるＴａＮ膜を具備するものである。このようにして得られるＴａＮ膜は膜特性や膜厚の均一性に優れ、例えば膜面内の均一性を5%以下とすることができる。
【００３２】
このようなＴａＮ膜は、例えばＣｕ配線（Ｃｕ膜またはＣｕ合金膜）のバリア材に好適であり、本発明の配線膜は例えば上記したＴａＮ膜上にＣｕ膜を存在させて構成されるものである。このような配線膜は、例えばＤＤ配線技術を適用する際に、配線膜に求められる均質性を十分に満足するものである。
【００３３】
上記した本発明の配線膜は、半導体素子に代表される各種の電子部品に使用することができる。具体的には、本発明の配線膜を用いたＵＬＳＩやＶＬＳＩなどの半導体素子、さらにはＳＡＷデバイスやＴＰＨなどの電子部品が挙げられる。本発明の電子部品は、このような半導体素子、ＳＡＷデバイス、ＴＰＨなどを含むものである。
【００３４】
【実施例】
次に、本発明の具体的な実施例およびその評価結果について述べる。
【００３５】
実施例１
まず、窒素含有量を変化させた 6種類のＴａ粉末を用意し、これらをそれぞれボールミルで24時間混合した後、ホットプレス（ＨＰ）法によりそれぞれ焼結体を作製した。ＨＰ処理条件は、温度1200℃、保持時間 5時間、面圧 25MPaとした。これら各焼結体に1200℃×120minの条件で熱処理を施した。
【００３６】
次いで、各焼結体を機械加工により直径 320mm×厚さ10mmに加工して、窒素含有量が異なる 6種類のＴａ材を作製した。この後、これら各Ｔａ材をＣｕバッキングプレートとソルダー接合して、 6種類のＴａスパッタターゲットを得た。なお、窒素含有量については、通常使用されているＩＣＰ（原子発光分光分析）によって分析した。
【００３７】
このようにして得た 6種類のＴａスパッタターゲットをそれぞれ用いて、スパッタ方式：ＬＴＳスパッタ、背圧： 1×10-5Pa、スパッタガス：Ａｒ＋Ｎ2 、出力ＤＣ：15kW、スパッタ時間：1minの条件下で、予め配線溝を形成したＳｉウエハ(8インチ）上にＴａＮ膜を成膜し、配線溝内を含めて厚さ 0.5μm のバリア層を形成した。その後、Ｃｕターゲットを用いて、上記した条件と同様な条件下でスパッタを実施し、厚さ 1μm 程度のＣｕ膜を形成した。これをリフロー処理によって配線溝に充填した後、ＣＭＰによって配線を形成した。
【００３８】
これらの配線について、各バリア層の膜厚の面内均一性を測定した。その結果をＴａターゲット中の窒素含有量およびそのバラツキと共に表１に示す。
【００３９】
【表１】
【００４０】
【発明の効果】
以上説明したように、本発明の窒素含有Ｔａスパッタターゲットによれば、膜特性や膜厚の均一性に優れるＴａＮ膜を得ることができる。従って、このようなスパッタターゲットを用いて成膜したＴａＮ膜を有する本発明の配線膜、およびそれを用いた電子部品によれば、信頼性や製品歩留まりを大幅に向上させることが可能となる。
【００４１】[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method of manufacturing a manufacturing method and an electronic component of the wiring layer.
[0002]
[Prior art]
In recent years, the semiconductor industry represented by LSI has been progressing rapidly. In semiconductor elements such as high-speed logic, as the degree of integration, reliability, and functionality increases, the precision required for microfabrication technology is increasing. With the increase in density and speed of such integrated circuits, the width of metal wiring formed mainly of Al or Cu is becoming 1/4 μm or less.
[0003]
On the other hand, in order to operate an integrated circuit at high speed, it is essential to reduce the resistance of Al wiring and Cu wiring. In the conventional wiring structure, the wiring resistance is generally reduced by increasing the height of the wiring. However, in semiconductor devices with higher integration and higher density, the coverage of the insulating film formed on the wiring when using the conventional stacked structure deteriorates and the yield naturally decreases. There is a need to improve the wiring technology itself.
[0004]
Therefore, it is considered to apply a dual damascene (DD) wiring technique different from the conventional wiring technique. In the DD technology, a metal mainly composed of Al or Cu as a wiring material is formed on a wiring groove formed in advance in a base film using a sputtering method or a CVD method, and poured into the groove by heat treatment (reflow). In this technique, excess wiring metal is removed by a CMP (Chemical Mechanical Polishing) method or the like.
[0005]
As a wiring material used for the semiconductor device as described above, Cu whose resistivity is lower than that of Al is becoming mainstream, and Cu wiring is generally used in semiconductor devices such as logic. An advantage of Cu wiring is that it has superior electromigration resistance compared to Al wiring. However, on the other hand, metals such as Cu, Au, and Fe have a high diffusion rate because they diffuse in the silicon, and there is a concern that the lifetime of minority carriers may be shortened when entering the silicon.
[0006]
For this reason, when applying Cu wiring, it is essential to provide a barrier metal layer for the purpose of preventing diffusion of Cu into Si. Here, TiN has been used as a barrier metal for semiconductor elements, but recently TaN has been proposed as a barrier material for Cu wiring, and TaN is effective for preventing diffusion of Cu into Si. Is becoming clear.
[0007]
Therefore, TaN is being applied in the barrier layer for Cu wiring. As a method for forming such a TaN film as a barrier layer, similarly to a conventional TiN film, phase sputtering by a mixed gas of Ar and N 2 using a Ta target, that is, a Ta target with N 2 + ions together with Ar. Chemical sputtering, in which the surface is bombarded to fly as a compound of Ta and N 2 ions (TaN), is mainly applied.
[0008]
[Problems to be solved by the invention]
However, in a TaN film obtained by chemical phase sputtering using a conventional Ta target, the above-described DD wiring is applied, and the aspect ratio of the wiring groove at that time is expected to be 1/4 or more. It is very difficult to satisfy the film homogeneity required for the next generation logic, and it is already reaching its limit.
[0009]
For example, the in-plane uniformity of the film is required to be controlled to 5% or less with an 8-inch Si wafer. However, the conventional phase change sputtering using a Ta target satisfies such conditions. The film cannot be obtained with good reproducibility.
[0010]
The present invention has been made in order to cope with such a problem, and it is possible to reduce the in-plane uniformity of a TaN film used as a barrier layer of a semiconductor element, for example, to 5% or less with good reproducibility. by using the target, a method of manufacturing a wiring film which satisfies high definition and high reliability demanded such as the next generation of logic, and to provide a method for producing an electronic component according to the method of manufacturing such a wiring film It is an object.
[0011]
[Means for Solving the Problems]
In order to solve the above problems, the present inventors have investigated a conventional TaN film, and as a result, it has been found that there is a large difference in the resistivity of the TaN film formed on the wafer. Therefore, as a result of performing XRD analysis on a part having a greatly different resistivity, it was found that TaN was not formed in a part having a low resistivity, and Ta was present. Further, when the film thicknesses of the part having low resistivity and other parts were examined, a difference of 5% or more was found.
[0012]
These causes are caused by a large difference between the gas introduction port and the gas outlet in the distribution of the amount of N 2 in the chamber of the sputtering apparatus, so that a portion formed by sputtering with only Ar exists on the wafer, As a result, it has been found that there is a variation in the amount of N 2 incorporated into the film. With respect to such a point, it has been found that by including an appropriate amount of nitrogen in the Ta target in advance, in-plane uniformity of the TaN film that could not be achieved in the past can be realized.
[0016]
The method for manufacturing a wiring film of the present invention uses a sputter target that is made of high-purity Ta containing nitrogen in the range of 0.7 to 1.8 at% and that variation in the nitrogen content of the entire target is within ± 30%. And a step of forming a TaN film as a barrier material for the Cu wiring by chemical phase sputtering in a gas containing N 2 .
[0017]
The method for manufacturing an electronic component of the present invention uses a sputter target that is made of high-purity Ta containing nitrogen in the range of 0.7 to 1.8 at%, and variation in the nitrogen content of the entire target is within ± 30%. And a wiring film manufacturing process including a process of forming a TaN film, which is a barrier material for Cu wiring, by chemical phase sputtering in a gas containing N 2 . In the method of manufacturing an electronic component of the present invention, the wiring film manufacturing process includes a TaN film forming process and a Cu wiring forming process on the TaN film. The electronic component manufacturing method of the present invention is, for example, a semiconductor device manufacturing method.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, modes for carrying out the present invention will be described.
[0019]
The sputter target of the present invention is highly pure Ta or Ranaru containing 0.7 ~ 1.8 at% in the range of nitrogen. Here, the presence form of nitrogen contained in the Ta target is not particularly limited, and may be in a solid solution state in Ta or may be present as TaN. Some may exist in a solid solution state in Ta, and others may exist as TaN.
[0020]
Thus, by using the appropriate amount of nitrogen-containing highly purified Ta consisting sputter coater Getting preparative (Ta target), by sputtering a TaN film, we have a difference occurs in the distribution of N 2 of the chamber Even so, it is possible to suppress variation in the amount of nitrogen in the obtained sputtered film. In other words, TaN can be uniformly formed by phased sputtering using a Ta target. Then, by making the nitrogen amount distribution in the TaN film uniform, the in-plane uniformity of film characteristics and film thickness can be greatly enhanced.
[0021]
The amount of nitrogen contained in the Ta target of the present invention is in the range of 0.7 to 1.8 at% as described above. When the content of nitrogen in the Ta target is less than 0.7 at%, the effect of uniformizing the nitrogen amount distribution in the TaN film formed by sputtering using the Ta target cannot be sufficiently obtained. On the other hand, if the nitrogen content in the Ta target exceeds 1.8 at%, the barrier effect with Cu-based wiring is improved, but the Cu / TaN resistivity becomes extremely high when wiring is formed, and wiring such as high-speed logic It will greatly deviate from the standard.
[0022]
Thus, by controlling the nitrogen content in the Ta target in the range of 0.7 to 1.8 at%, TaN can be formed homogeneously by chemical phase sputtering, and the film characteristics and film thickness of the resulting TaN film can be obtained. The in-plane uniformity can be reduced to, for example, 5% or less with good reproducibility. More preferably, the nitrogen content in the Ta target is in the range of 0.7 to 1 at%.
[0023]
Further, the variation in the nitrogen content in the sputtering target of the present invention is preferably within ± 30% of the entire target. Thus, by suppressing the variation in the nitrogen content of the entire target, the film characteristics and the like can be improved as the entire TaN film formed using the target. The variation of the nitrogen content in the Ta target is more preferably within ± 15%.
[0024]
That is, when the variation in the nitrogen content of the Ta target exceeds the range of ± 30%, the uniformity of a semiconductor device using a TaN film formed using the Ta target is adversely affected. Since current semiconductor devices are produced in units of tens of thousands from an 8-inch Si wafer, the variation in the nitrogen content in the Ta target directly affects the wiring film of the Si wafer, and the reliability of each semiconductor device varies. Result. For example, a device produced from the edge of a Si wafer has good reliability, but a device produced from the center has a low reliability.
[0025]
The sputter target of the present invention is composed of high-purity Ta containing nitrogen in the above-described range. For example, if it is about the level of a general high-purity metal material, it contains some impurity elements. May be. However, the amount of impurity elements is preferably reduced in order to reduce the wiring resistance, for example.
[0026]
The sputter target of the present invention is produced as follows, for example.
[0027]
For example, a sintered body is produced by applying a known sintering method such as an HIP method or a hot press method (HP method) using Ta powder containing a predetermined amount of nitrogen and having a purity of about 2N. The sintering atmosphere is preferably an N 2 atmosphere. The size of the sintered body is preferably about 100 to 400 mm in diameter.
[0028]
Here, the Ta powder (TaN powder) containing a predetermined amount of nitrogen can be obtained by heat treatment in an N 2 atmosphere or heat treatment in an NH 3 + H 2 atmosphere, for example. The nitrogen content may be controlled by using a mixed powder of high-purity Ta powder and high-purity TaN powder as a starting material and adjusting the mixing ratio as appropriate.
[0029]
Next, the above-mentioned sintered body is again heat-treated at a temperature of about 500 to 1300 ° C. in vacuum. By this heat treatment, variation in nitrogen content in the target is suppressed to within ± 30%. The nitrogen-containing high-purity Ta material thus obtained is machined and joined to a backing plate made of, for example, Cu or Al.
[0030]
Here, for example, solder bonding or diffusion bonding is applied to the bonding with the backing plate. When applying diffusion bonding, the temperature during bonding is preferably 600 ° C. or lower. This is to prevent plastic deformation of the backing plate. The sputtering target of the present invention is obtained by machining the material obtained here into a predetermined size.
[0031]
The wiring film of the present invention includes a TaN film formed by, for example, chemical phase sputtering using a mixed gas of Ar and N 2 using the above-described sputtering target of the present invention. The TaN film thus obtained has excellent film characteristics and film thickness uniformity, and for example, the film surface uniformity can be reduced to 5% or less.
[0032]
Such a TaN film is suitable, for example, as a barrier material for Cu wiring (Cu film or Cu alloy film), and the wiring film of the present invention is constituted by, for example, a Cu film existing on the TaN film described above. is there. Such a wiring film sufficiently satisfies the homogeneity required for the wiring film when, for example, the DD wiring technique is applied.
[0033]
The above-described wiring film of the present invention can be used for various electronic components typified by semiconductor elements. Specific examples include semiconductor elements such as ULSI and VLSI using the wiring film of the present invention, and electronic components such as SAW devices and TPH. The electronic component of the present invention includes such a semiconductor element, SAW device, TPH and the like.
[0034]
【Example】
Next, specific examples of the present invention and evaluation results thereof will be described.
[0035]
Example 1
First, six types of Ta powders with different nitrogen contents were prepared, and each was mixed for 24 hours by a ball mill, and then sintered bodies were prepared by hot pressing (HP). The HP treatment conditions were a temperature of 1200 ° C., a holding time of 5 hours, and a surface pressure of 25 MPa. Each of these sintered bodies was subjected to heat treatment under the conditions of 1200 ° C. × 120 min.
[0036]
Each sintered body was then machined into a diameter of 320 mm and a thickness of 10 mm to produce six types of Ta materials having different nitrogen contents. Thereafter, these Ta materials were soldered to a Cu backing plate to obtain six types of Ta sputter targets. In addition, about nitrogen content, it analyzed by ICP (atomic emission spectroscopy) used normally.
[0037]
Using each of the six types of Ta sputtering targets thus obtained, the sputtering method: LTS sputtering, back pressure: 1 × 10 −5 Pa, sputtering gas: Ar + N 2 , output DC: 15 kW, sputtering time: 1 min Below, a TaN film was formed on a Si wafer (8 inches) in which wiring grooves were previously formed, and a barrier layer having a thickness of 0.5 μm was formed including the inside of the wiring grooves. Thereafter, using a Cu target, sputtering was performed under the same conditions as described above to form a Cu film having a thickness of about 1 μm. After filling this into the wiring trench by reflow treatment, wiring was formed by CMP.
[0038]
For these wirings, the in-plane uniformity of the film thickness of each barrier layer was measured. The results are shown in Table 1 together with the nitrogen content in the Ta target and its variation.
[0039]
[Table 1]
[0040]
【Effect of the invention】
As described above, according to the nitrogen-containing Ta sputter target of the present invention, a TaN film excellent in film characteristics and film thickness uniformity can be obtained. Therefore, according to the wiring film of the present invention having the TaN film formed using such a sputter target and the electronic component using the same, the reliability and the product yield can be greatly improved.
[0041]
Claims (5)
前記スパッタリングターゲット中の窒素は、前記Ｔａ中に固溶した状態およびＴａＮの少なくとも一方として存在することを特徴とする配線膜の製造方法。 In the manufacturing method of the wiring film of Claim 1,
Nitrogen in the sputtering target exists as at least one of a state in which Ta is solid-solved in Ta and TaN .
前記配線膜の製造工程は、前記ＴａＮ膜の成膜工程と、前記ＴａＮ膜上に前記Ｃｕ配線を形成する工程とを有することを特徴とする電子部品の製造方法。In the manufacturing method of the electronic component of Claim 3 ,
The method of manufacturing an electronic component, wherein the manufacturing process of the wiring film includes a film forming process of the TaN film and a process of forming the Cu wiring on the TaN film.
前記電子部品は半導体素子であることを特徴とする電子部品の製造方法。In the manufacturing method of the electronic component of Claim 3 or Claim 4 ,
The method of manufacturing an electronic component, wherein the electronic component is a semiconductor element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13022899A JP5053471B2 (en) | 1999-05-11 | 1999-05-11 | Wiring film manufacturing method and electronic component manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13022899A JP5053471B2 (en) | 1999-05-11 | 1999-05-11 | Wiring film manufacturing method and electronic component manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000323432A JP2000323432A (en) | 2000-11-24 |
| JP5053471B2 true JP5053471B2 (en) | 2012-10-17 |
Family
ID=15029173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13022899A Expired - Lifetime JP5053471B2 (en) | 1999-05-11 | 1999-05-11 | Wiring film manufacturing method and electronic component manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5053471B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7067197B2 (en) | 2003-01-07 | 2006-06-27 | Cabot Corporation | Powder metallurgy sputtering targets and methods of producing same |
| JP2007073980A (en) * | 2006-10-30 | 2007-03-22 | Toshiba Corp | Tan film for semiconductor device and semiconductor device using the same |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3029532B2 (en) * | 1994-03-25 | 2000-04-04 | シャープ株式会社 | Liquid crystal display device and method of manufacturing the same |
| JPH0711065B2 (en) * | 1985-07-24 | 1995-02-08 | 富士通株式会社 | Spatter device |
| JPS6353260A (en) * | 1986-08-25 | 1988-03-07 | Nippon Telegr & Teleph Corp <Ntt> | Reactive sputtering device |
| JPH05289091A (en) * | 1992-04-07 | 1993-11-05 | Sharp Corp | Electrode substrate |
| KR100348437B1 (en) * | 1992-06-16 | 2002-10-30 | 죤슨매트히일렉트로닉스인코오퍼레이티드 | How to Make Sputtering Target Assemblies and New Target Assemblies |
| JPH06207268A (en) * | 1993-01-06 | 1994-07-26 | Hitachi Metals Ltd | Sputtering target and its production |
| JPH0864802A (en) * | 1994-06-07 | 1996-03-08 | Mitsubishi Materials Corp | Silicon carbide semiconductor device and its manufacture |
| JP3417751B2 (en) * | 1995-02-13 | 2003-06-16 | 株式会社東芝 | Method for manufacturing semiconductor device |
| EP0751566A3 (en) * | 1995-06-30 | 1997-02-26 | Ibm | A thin film metal barrier for electrical interconnections |
| TW380308B (en) * | 1997-07-03 | 2000-01-21 | Motorola Inc | Semiconductor device and a process for forming the device |
-
1999
- 1999-05-11 JP JP13022899A patent/JP5053471B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000323432A (en) | 2000-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6381142B2 (en) | Touch screen device | |
| JP4996639B2 (en) | Sputter target | |
| JP3445276B2 (en) | Mo-W target for wiring formation, Mo-W wiring thin film, and liquid crystal display device using the same | |
| JP5562929B2 (en) | Tungsten sputtering target and manufacturing method thereof | |
| JP2907907B2 (en) | Sputtering target and method for manufacturing the same | |
| KR20090051267A (en) | Copper sputtering target with fine grain size and high electromigration resistance and methods of making the same | |
| JP2011504547A (en) | Sputtering target doped with refractory metal | |
| JP4266360B2 (en) | Cu-based wiring forming method for semiconductor device | |
| JP4945037B2 (en) | Tungsten sputtering target and manufacturing method thereof | |
| JP4817536B2 (en) | Sputter target | |
| JP5053471B2 (en) | Wiring film manufacturing method and electronic component manufacturing method | |
| KR100654520B1 (en) | Copper alloy for semiconductor interconnections, fabrication method thereof, semiconductor device having copper alloy interconnections fabricated by the method, and sputtering target for fabricating copper alloy interconnections for semiconductors | |
| JP4825345B2 (en) | Sputtering target, barrier layer using the same, and method of forming electronic device | |
| JP4686008B2 (en) | Sputtering target and Cu film and electronic device using the same | |
| JP2000323434A (en) | Sputtering target, wiring film, and electronic part | |
| JP3898043B2 (en) | Sputtering target and semiconductor device and sputtering apparatus using the same | |
| EP4086021A1 (en) | Electroconductive joining material, joining member equipped with said electroconductive joining material, and joining method | |
| JP2000323433A (en) | Sputtering target, wiring film and electronic part | |
| JP2001303240A (en) | Sputtering target | |
| JP5731770B2 (en) | Sputtering target manufacturing method and sputtering target | |
| JP2003338465A (en) | Mo-W TARGET FOR FORMING WIRING, Mo-W WIRING THIN FILM USING THE SAME, AND LIQUID-CRYSTAL DISPLAY DEVICE | |
| JP4886106B2 (en) | Sputtering target and manufacturing method thereof, and tungsten silicide film, wiring, electrode, and electronic component using the same | |
| JP2004071960A (en) | Method for forming wiring film |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060420 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091201 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100201 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100201 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100511 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100811 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20101005 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20101112 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120606 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120726 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150803 Year of fee payment: 3 |
|
| EXPY | Cancellation because of completion of term |