JP5051293B2 - Manufacturing method of semiconductor substrate - Google Patents

Manufacturing method of semiconductor substrate Download PDF

Info

Publication number
JP5051293B2
JP5051293B2 JP2010279103A JP2010279103A JP5051293B2 JP 5051293 B2 JP5051293 B2 JP 5051293B2 JP 2010279103 A JP2010279103 A JP 2010279103A JP 2010279103 A JP2010279103 A JP 2010279103A JP 5051293 B2 JP5051293 B2 JP 5051293B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
wafer
layer
soi
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010279103A
Other languages
Japanese (ja)
Other versions
JP2011082554A (en
Inventor
啓明 氷見
則行 岩森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2010279103A priority Critical patent/JP5051293B2/en
Publication of JP2011082554A publication Critical patent/JP2011082554A/en
Application granted granted Critical
Publication of JP5051293B2 publication Critical patent/JP5051293B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Element Separation (AREA)

Description

本発明は、複合IC、LSIを含む半導体装置一般に用いられる半導体基板の製造方法に関する。   The present invention relates to a method of manufacturing a semiconductor substrate that is generally used for semiconductor devices including composite ICs and LSIs.

半導体基板上に中間絶縁膜を介して半導体層が配設されるSOI(シリコンオンインシュレータ)半導体装置はバイポーラ、MOS、パワー素子等の複数の種類の素子を1チップに搭載したもの、例えば、複合ICや高耐圧ICおよび高速低消費電力が要求される携帯機器用LSIに用いて好適である。SOI半導体装置を製造するには、基板としてSiO2のような絶縁物からなる非常に抵抗の高い層の上に高品質の結晶性半導体層が形成されたいわゆるSOI基板が必要である。このようなSOI基板の製造法としては、従来、貼り合わせ法、SIMOX法、水素脆性を利用し貼り合わせとイオン注入を組み合わせた方法等が知られていた。 An SOI (silicon on insulator) semiconductor device in which a semiconductor layer is disposed on a semiconductor substrate through an intermediate insulating film is a device in which a plurality of types of elements such as bipolar, MOS, and power elements are mounted on one chip, for example, a composite It is suitable for use in ICs, high voltage ICs, and LSIs for portable devices that require high speed and low power consumption. In order to manufacture an SOI semiconductor device, a so-called SOI substrate in which a high-quality crystalline semiconductor layer is formed on a very high resistance layer made of an insulator such as SiO 2 is required as a substrate. Conventionally known methods for manufacturing such an SOI substrate include a bonding method, a SIMOX method, a method using a combination of hydrogen embrittlement and bonding and ion implantation, and the like.

しかしながら、従来技術で製造したSOI基板は、いずれの方法も通常のバルク基板と比べると数〜数十倍高価である。このことが、原理的に高性能高機能であるにも関わらず、SOI半導体装置の実用化を阻む最大の要因となっていた。   However, the SOI substrate manufactured by the conventional technique is several to several tens of times more expensive than any ordinary bulk substrate. This has been the biggest factor hindering the practical application of SOI semiconductor devices, despite the high performance and high function in principle.

本発明は上記問題点に鑑みなされたもので、従来のSOI基板にかわり、高品質で安価なSOI半導体装置に用いて好適な半導体基板の製造方法を提供することを目的とするものである。   The present invention has been made in view of the above problems, and an object of the present invention is to provide a method for manufacturing a semiconductor substrate suitable for use in a high-quality and inexpensive SOI semiconductor device, instead of a conventional SOI substrate.

上記目的を達成するため、請求項1に記載の発明においては、少なくとも一方の主面が鏡面研磨されたベースウェハ(61)と、高濃度の酸素を含んだ半導体基板もしくは高抵抗で半絶縁性の半導体基板よりなり、その少なくとも一方の主面が鏡面研磨されたボンドウェハ(62)を用意する工程と、ベースウェハ及びボンドウェハのうち少なくともいずれか一方の主面に酸化膜(63)を形成する工程と、ベースウェハ及びボンドウェハそれぞれの主面が向かい合うように、酸化膜を介して、ベースウェハ及びボンドウェハを結合させて結合ウェハ(64)を形成する工程と、結合ウェハのうちボンドウェハ側の面を表面研削および鏡面研磨してボンドウェハを所定の厚さのSOI層にする工程と、さらに、水素雰囲気中にて高温で熱処理することにより、SOI層表面の酸素を外方拡散させ、SOI層と酸化膜(63)との界面に酸素を残しゲッタリングサイトを形成する工程と、を含んでいることを特徴としている。 In order to achieve the above object, in the invention according to claim 1, a base wafer (61) having at least one main surface mirror-polished and a semiconductor substrate containing a high concentration of oxygen or high resistance and semi-insulating And a step of preparing a bond wafer (62) having at least one main surface thereof mirror-polished, and a step of forming an oxide film (63) on at least one main surface of the base wafer and the bond wafer. When the base wafer and the bond wafer so that each major surface facing, via the oxide film, and forming a bond wafer by bonding the base wafer and the bond wafer (64), the surface of the surface of the bond wafer side of the bonded wafer a step of grinding and mirror polishing to the bond wafer to a predetermined thickness SOI layer, further, heat-treated at a high temperature in a hydrogen atmosphere The Rukoto, oxygen on the surface of the SOI layer is out-diffused, is characterized in that it includes the steps of forming a gettering site leaving oxygen at the interface between the SOI layer and the oxide film (63), the.

このように、ボンドウェハに高抵抗もしくは半絶縁性基板を用いることも可能である。この場合、ボンドウェハによってSOI層を形成し、SOI層表面の酸素を外方拡散させることで、SOI層と酸化膜(63)との界面にゲッタリングサイトが形成されたSOI基板を得ることができる。 In this way, it is possible to use a high resistance or semi-insulating substrate for the bond wafer. In this case, it is possible to obtain an SOI substrate in which a gettering site is formed at the interface between the SOI layer and the oxide film (63) by forming an SOI layer with a bond wafer and diffusing oxygen on the surface of the SOI layer outwardly. it can.

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。   In addition, the code | symbol in the bracket | parenthesis of each said means shows the correspondence with the specific means as described in embodiment mentioned later.

本発明の第1実施形態におけるSOI半導体装置用の半導体基板の製造工程を示す図である。It is a figure which shows the manufacturing process of the semiconductor substrate for SOI semiconductor devices in 1st Embodiment of this invention. 本発明の第2実施形態におけるSOI半導体装置用の半導体基板の製造工程を示す図である。It is a figure which shows the manufacturing process of the semiconductor substrate for SOI semiconductor devices in 2nd Embodiment of this invention. 寄生トランジスタのhFEと少数キャリアのライフタイムとの関係を示す図である。It is a figure which shows the relationship between hFE of a parasitic transistor, and the lifetime of a minority carrier. 本発明の第3実施形態におけるSOI半導体装置用の半導体基板の製造工程を示す図である。It is a figure which shows the manufacturing process of the semiconductor substrate for SOI semiconductor devices in 3rd Embodiment of this invention. 本発明の第4実施形態におけるSOI半導体装置用の半導体基板の製造工程を示す図である。It is a figure which shows the manufacturing process of the semiconductor substrate for SOI semiconductor devices in 4th Embodiment of this invention. 本発明の第5実施形態におけるSOI半導体装置用の半導体基板の製造工程を示す図である。It is a figure which shows the manufacturing process of the semiconductor substrate for SOI semiconductor devices in 5th Embodiment of this invention. 本発明の第6実施形態におけるSOI半導体装置用の半導体基板の製造工程を示す図である。It is a figure which shows the manufacturing process of the semiconductor substrate for SOI semiconductor devices in 6th Embodiment of this invention. 本発明の第7実施形態におけるSOI半導体装置用の半導体基板の製造工程を示す図である。It is a figure which shows the manufacturing process of the semiconductor substrate for SOI semiconductor devices in 7th Embodiment of this invention. 本発明の第8実施形態におけるSOI半導体装置用の半導体基板の製造工程を示す図である。It is a figure which shows the manufacturing process of the semiconductor substrate for SOI semiconductor devices in 8th Embodiment of this invention. 本発明の第9実施形態におけるSOI半導体装置用の半導体基板の製造工程を示す図である。It is a figure which shows the manufacturing process of the semiconductor substrate for SOI semiconductor devices in 9th Embodiment of this invention. 図10に示す工程により製造したSOI基板を用いたデバイスの作成例を示す断面図である。It is sectional drawing which shows the example of preparation of the device using the SOI substrate manufactured by the process shown in FIG. 本発明の各実施形態によって製造される基板を用いて各種絶縁分離構造を形成した場合を示す断面図である。It is sectional drawing which shows the case where various insulation isolation | separation structures are formed using the board | substrate manufactured by each embodiment of this invention.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, the same or equivalent parts are denoted by the same reference numerals in the drawings.

(第1実施形態)
本発明の第1実施形態を適用したSOI半導体装置用の半導体基板の製造方法を説明する。図1に、本実施形態におけるSOI半導体装置用の半導体基板の製造工程を示し、以下、図1に基づいて説明する。
(First embodiment)
A method of manufacturing a semiconductor substrate for an SOI semiconductor device to which the first embodiment of the present invention is applied will be described. FIG. 1 shows a manufacturing process of a semiconductor substrate for an SOI semiconductor device according to this embodiment, which will be described below with reference to FIG.

本実施形態においては、表面が鏡面研磨された高濃度の格子間酸素を含んだ高抵抗の半導体基板1をエピタキシャル成長用基板として用いる。CZ法で成長したシリコン単結晶中には、1018個/cm3程度の酸素が格子間に存在するが、本実施形態では、これより高い例えば2×1018個/cm3を超える濃度の格子間酸素を含むミラーウェハを出発材料としている。当該ミラーウェハは、通常のミラーウェハ同様、CZ法により製造できる。この半導体基板1に、例えば、SC−1液(NH4OH、H22、H2Oからなる混合液,APM液)への浸漬処理、SC−2液(HCl、H22、H2Oからなる混合液,HPM液)への浸漬処理、希HF溶液への浸漬処理、超純水置換、乾燥からなる一連の前洗浄処理を行った後、エピタキシャル装置中でHClエッチ、H2ガス置換等からなる通常のエピタキシャル成長でエピタキシャル層(半導体活性層)2を活性層として必要な厚さに応じて成長させる。 In this embodiment, a high-resistance semiconductor substrate 1 containing a high concentration of interstitial oxygen whose surface is mirror-polished is used as an epitaxial growth substrate. In the silicon single crystal grown by the CZ method, oxygen of about 10 18 atoms / cm 3 exists between the lattices. In the present embodiment, however, the interstitial gas having a higher concentration than 2 × 10 18 atoms / cm 3, for example. A mirror wafer containing oxygen is used as a starting material. The mirror wafer can be manufactured by the CZ method in the same manner as a normal mirror wafer. In this semiconductor substrate 1, for example, an immersion treatment in SC-1 solution (mixed solution consisting of NH 4 OH, H 2 O 2 , H 2 O, APM solution), SC-2 solution (HCl, H 2 O 2 , After performing a series of pre-cleaning treatments including immersion treatment in a mixed solution of H 2 O and HPM solution, immersion treatment in dilute HF solution, ultrapure water replacement, and drying, HCl etching, H The epitaxial layer (semiconductor active layer) 2 is grown as an active layer in accordance with the required thickness by normal epitaxial growth consisting of two gas replacements.

しかる後、エピタキシャル層2を形成したこの半導体基板1を酸化性雰囲気中で、例えば1150℃以上の高温で熱処理することにより、高濃度の格子間酸素を含んだ高抵抗の半導体基板1の中の酸素をエピタキシャル層2/半導体基板1界面の歪み層を核として析出させる。この結果、エピタキシャル層2と半導体基板1との界面にSiO2の層状領域(酸化膜)3が形成されSOI構造が形成される。界面に形成されるSiO2の層状領域3は数100nm程度であるが、用いた半導体基板1が高抵抗であるところから、トレンチ分離等と併用することにより素子間を電気的に絶縁分離することができ、通常のSOI基板と同等の性能を実現できる。 Thereafter, the semiconductor substrate 1 on which the epitaxial layer 2 is formed is heat-treated in an oxidizing atmosphere at a high temperature of, for example, 1150 ° C. or higher, so that the high-resistance semiconductor substrate 1 containing a high concentration of interstitial oxygen is contained. Oxygen is deposited using a strained layer at the interface of the epitaxial layer 2 / semiconductor substrate 1 as a nucleus. As a result, a layered region (oxide film) 3 of SiO 2 is formed at the interface between the epitaxial layer 2 and the semiconductor substrate 1 to form an SOI structure. The layered region 3 of SiO 2 formed at the interface is about several hundred nm, but since the semiconductor substrate 1 used has a high resistance, the elements are electrically insulated and separated by using it together with trench isolation or the like. Therefore, performance equivalent to that of a normal SOI substrate can be realized.

本実施形態に示すSOI半導体用の半導体基板の製造方法によれば、従来のような貼り合わせ法による場合に比べ、2枚の接合用ミラーウェハの準備、2枚のミラーウェハの接着、結合熱処理、必要なSOI厚を得るためのエッジ処理,平面研削,再度の鏡面研磨工程、さらにはボイド,SOI厚等多くの検査工程を不要とすることができ、大幅なコスト低減を達成することができる。また、SIMOX法と比較すると、SIMOX法では半導体基板に酸素を高いエネルギーで高濃度(1×1018cm-3)にてイオン注入しなければならないために高価な装置が必要な上にスループットが悪くなるが、これに対し、本実施形態では高濃度の格子間酸素を含む半導体基板を用い、活性層形成用に通常のエピタキシャル成長を行い、酸化性雰囲気中で熱処理することのみでSiO2の層状領域3を形成することができるため、大幅なコスト低減を達成することができる。 According to the method for manufacturing a semiconductor substrate for an SOI semiconductor shown in this embodiment, compared to a conventional bonding method, two mirror wafers for bonding are prepared, two mirror wafers are bonded, and a bonding heat treatment is performed. In addition, it is possible to eliminate the need for many inspection processes such as edge processing, surface grinding, re-mirror polishing, and voids, SOI thickness, etc. to obtain the required SOI thickness, and a significant cost reduction can be achieved. . Compared with the SIMOX method, the SIMOX method requires oxygen to be implanted into the semiconductor substrate at a high concentration (1 × 10 18 cm −3 ) with high energy, so that an expensive apparatus is required and throughput is increased. In contrast to this, in this embodiment, a semiconductor substrate containing a high concentration of interstitial oxygen is used, a normal epitaxial growth is performed for forming an active layer, and a layered state of SiO 2 is obtained only by heat treatment in an oxidizing atmosphere. Since the region 3 can be formed, significant cost reduction can be achieved.

(第2実施形態)
図2に、本発明の第2実施形態を示す。本実施形態では、第1実施形態で用いた半導体基板1に代えて半絶縁性の半導体基板11を用いている。このように半絶縁性の半導体基板11を用い、第1実施形態と同様に半導体基板11の上にエピタキシャル層12を形成してもよい。このようにすることで、エピタキシャル層12の形成後に酸化性雰囲気中での高温の酸素析出熱処理を行うことなく、疑似SOI構造を構成することができる。
(Second Embodiment)
FIG. 2 shows a second embodiment of the present invention. In this embodiment, a semi-insulating semiconductor substrate 11 is used instead of the semiconductor substrate 1 used in the first embodiment. As described above, the semi-insulating semiconductor substrate 11 may be used, and the epitaxial layer 12 may be formed on the semiconductor substrate 11 as in the first embodiment. In this way, a pseudo SOI structure can be formed without performing high-temperature oxygen precipitation heat treatment in an oxidizing atmosphere after the epitaxial layer 12 is formed.

ここで示す半絶縁性の半導体基板11としては、例えば、少数キャリアのライフタイムが1×10-8sec以下である基板を用いることができる。これは、本実施形態に示す構造の半導体基板11及びエピタキシャル層12に対して素子を形成した場合に隣接するセル同士に備えられた不純物層と半導体基板11とによって形成される寄生トランジスタのhFEと少数キャリアのライフタイムとの関係が図3のように示されるからである。すなわち、図3に示すように、寄生トランジスタによる影響を十分少ないものとするには、寄生トランジスタのhFEが10-1以下であることが好ましいといえるが、少数キャリアのライフタイムであるτgが10-8以下となるとき寄生トランジスタのhFEが10-1以下になるのである。このため、少数キャリアのライフタイムが上記値となるように設定している。 As the semi-insulating semiconductor substrate 11 shown here, for example, a substrate having a minority carrier lifetime of 1 × 10 −8 sec or less can be used. This is because, when elements are formed on the semiconductor substrate 11 and the epitaxial layer 12 having the structure shown in the present embodiment, the hFE of the parasitic transistor formed by the impurity layer provided in adjacent cells and the semiconductor substrate 11 This is because the relationship with the minority carrier lifetime is shown in FIG. That is, as shown in FIG. 3, it can be said that hFE of the parasitic transistor is preferably 10 −1 or less in order to make the influence of the parasitic transistor sufficiently small, but τg which is the lifetime of minority carriers is 10 When it becomes -8 or less, hFE of the parasitic transistor becomes 10 -1 or less. For this reason, it sets so that the lifetime of a minority carrier may become the said value.

なお、半導体基板11のキャリア濃度としては特に制限がなく、例えば1×1014cm-3以下のものであってもよい。 The carrier concentration of the semiconductor substrate 11 is not particularly limited, and may be 1 × 10 14 cm −3 or less, for example.

また、上記半絶縁性の半導体基板11としては、例えば、高濃度の格子間酸素や炭素等のバンドギャップ中に深いトラップレベルを形成する不純物を含む基板を用いることができる。   As the semi-insulating semiconductor substrate 11, for example, a substrate containing an impurity that forms a deep trap level in a band gap such as high-concentration interstitial oxygen or carbon can be used.

(第3実施形態)
図4に、本発明の第3実施形態を示す。本実施形態では、第2実施形態で用いた半導体基板11に代えて、導電型がエピタキシャル層22と反対の導電型であるドーパントを添加した半絶縁性基板21を用いている。つまり、図中に示されるように、エピタキシャル層22をn型にする場合には、半導体基板21にp型基板を用い、エピタキシャル層22をp型にする場合には、半導体基板21にn型基板を用いる。こうすることで、形成したエピタキシャル層22と半導体基板21との間でPN接合が形成されるため、第2実施形態よりもさらに確実な電気的分離が達成できる。
(Third embodiment)
FIG. 4 shows a third embodiment of the present invention. In this embodiment, instead of the semiconductor substrate 11 used in the second embodiment, a semi-insulating substrate 21 to which a dopant having a conductivity type opposite to that of the epitaxial layer 22 is added is used. That is, as shown in the figure, when the epitaxial layer 22 is n-type, a p-type substrate is used as the semiconductor substrate 21, and when the epitaxial layer 22 is p-type, the semiconductor substrate 21 is n-type. A substrate is used. By doing so, a PN junction is formed between the formed epitaxial layer 22 and the semiconductor substrate 21, so that more reliable electrical separation can be achieved than in the second embodiment.

なお、本実施形態のようにPN接合を形成する場合においては、上記したようにキャリア濃度を低く設定することで、高耐圧とすることもできる。   In the case of forming a PN junction as in this embodiment, a high breakdown voltage can be achieved by setting the carrier concentration low as described above.

(第4実施形態)
図5に、本発明の第4実施形態を示す。本実施形態では、第1〜第3実施形態と同様に半導体基板31として高濃度の格子間酸素を含んだ高抵抗の半導体基板もしくは半絶縁性基板を用い(図5(a))、この半導体基板31にエピタキシャル成長前に水素中で例えば1000℃以上の高温熱処理を行う。このようにすることで、基板中に含まれていた格子間酸素原子が外方拡散して基板最表面から抜け出すこと、若しくは基板最表面の原子が再配列を起こすことのいずれか一方若しくは双方が生じ、基板表面に酸素外方拡散や原子再配列による層32が形成され(図5(b))、基板表面の結晶品位が向上する。このため、この後、形成するエピタキシャル層33(図5(c))の結晶性をより一層向上させることができる。
(Fourth embodiment)
FIG. 5 shows a fourth embodiment of the present invention. In the present embodiment, as in the first to third embodiments, a high-resistance semiconductor substrate or semi-insulating substrate containing a high concentration of interstitial oxygen is used as the semiconductor substrate 31 (FIG. 5A). The substrate 31 is subjected to high-temperature heat treatment at 1000 ° C. or higher in hydrogen before epitaxial growth. By doing so, either or both of interstitial oxygen atoms contained in the substrate diffuse out and escape from the substrate top surface, or atoms on the substrate top surface rearrange. As a result, a layer 32 is formed on the substrate surface by oxygen outward diffusion or atomic rearrangement (FIG. 5B), and the crystal quality of the substrate surface is improved. Therefore, the crystallinity of the epitaxial layer 33 (FIG. 5C) to be formed can be further improved thereafter.

(第5実施形態)
図6に、本発明の第5実施形態を示す。なお、図6に示す工程のうち、図6(a)〜(c)に示す工程は、それぞれ、図5(a)〜(c)に示す工程と同一である。本実施形態は、第4実施形態に示した方法で作成したエピタキシャル成長基板を酸化性雰囲気中で例えば1150℃以上の高温で熱処理する(図6(d))ことにより、高濃度の格子間酸素を含んだ高抵抗の半導体基板31の中の酸素をエピタキシャル成長層/基板界面の歪み層を核としてSiO2の層状領域34を析出させ、SOI構造を形成するものである。
(Fifth embodiment)
FIG. 6 shows a fifth embodiment of the present invention. Of the steps shown in FIG. 6, the steps shown in FIGS. 6A to 6C are the same as the steps shown in FIGS. 5A to 5C, respectively. In the present embodiment, the epitaxially grown substrate prepared by the method shown in the fourth embodiment is heat-treated in an oxidizing atmosphere at a high temperature of, for example, 1150 ° C. or higher (FIG. 6D), so that high interstitial oxygen can be produced. A layered region 34 of SiO 2 is deposited with oxygen contained in the high-resistance semiconductor substrate 31 containing the strained layer at the epitaxial growth layer / substrate interface as a nucleus to form an SOI structure.

このように、第4実施形態に対して、さらに酸化性雰囲気中での熱処理を行うことで、第1実施形態のように、SiO2の層状領域3を形成することも可能である。 As described above, the SiO 2 layered region 3 can be formed as in the first embodiment by further performing heat treatment in an oxidizing atmosphere on the fourth embodiment.

(第6実施形態)
図7に、本発明の第6実施形態を示す。本実施形態では、第1〜第3実施形態と同様に、半導体基板41として高濃度の格子間酸素を含んだ高抵抗の半導体基板もしくは半絶縁性基板を用い(図7(a))、後工程で形成する活性層としてのエピタキシャル層43とは逆の導電型の薄い半導体層42をエピタキシャル成長させ(図7(b))、引き続きエピタキシャル層43をエピタキシャル成長させる(図7(c))。例えば、活性層(エピタキシャル層43)をn-型層とするのであれば、半導体層42をp-型層とする。
(Sixth embodiment)
FIG. 7 shows a sixth embodiment of the present invention. In the present embodiment, as in the first to third embodiments, a high-resistance semiconductor substrate or semi-insulating substrate containing a high concentration of interstitial oxygen is used as the semiconductor substrate 41 (FIG. 7A). A thin semiconductor layer 42 having a conductivity type opposite to that of the epitaxial layer 43 as an active layer formed in the process is epitaxially grown (FIG. 7B), and then the epitaxial layer 43 is epitaxially grown (FIG. 7C). For example, if the active layer (epitaxial layer 43) is an n type layer, the semiconductor layer 42 is a p type layer.

このような製造方法によれば、半導体基板41とエピタキシャル層43の界面に形成された活性層とは逆の導電型を持つ半導体層42が、完全空乏化して下地の高抵抗な半導体基板41とともに電圧の支持と絶縁分離の役割を果たす結果、疑似的SOI構造として作用する。もちろん、第1実施形態と同様に、高温酸化性雰囲気中での熱処理を行い、酸化物層の析出を行うようにしてもよい。   According to such a manufacturing method, the semiconductor layer 42 having a conductivity type opposite to that of the active layer formed at the interface between the semiconductor substrate 41 and the epitaxial layer 43 is completely depleted together with the underlying high-resistance semiconductor substrate 41. As a result of acting as a voltage support and isolation, it acts as a pseudo SOI structure. Of course, as in the first embodiment, the oxide layer may be deposited by performing a heat treatment in a high-temperature oxidizing atmosphere.

(第7実施形態)
図8に、本発明の第7実施形態を示す。本実施形態では、第6実施形態の途中のエピタキシャル成長の前に、第4、5実施形態と同様に、用いる半導体基板41に対して図5(b)に示す工程を施す。すなわち、水素中で例えば1000℃以上の高温熱処理を行う。このようにすることにより、半導体基板41の中に含まれていた格子間酸素原子が外方拡散して基板最表面から抜け出すこと、若しくは基板最表面の原子が再配列を起こすことのいずれか一方若しくは双方が生じ、基板表面に酸素外方拡散や原子再配列による層44が形成され(図8(b))、基板表面の結晶品位が向上する。
(Seventh embodiment)
FIG. 8 shows a seventh embodiment of the present invention. In the present embodiment, before the epitaxial growth in the middle of the sixth embodiment, the process shown in FIG. 5B is performed on the semiconductor substrate 41 to be used, as in the fourth and fifth embodiments. That is, high temperature heat treatment at 1000 ° C. or higher is performed in hydrogen. By doing so, either interstitial oxygen atoms contained in the semiconductor substrate 41 are diffused outward and escape from the outermost surface of the substrate, or atoms on the outermost surface of the substrate cause rearrangement. Alternatively, both occur, and a layer 44 is formed on the substrate surface by oxygen out-diffusion or atomic rearrangement (FIG. 8B), and the crystal quality of the substrate surface is improved.

なお、この後、図8(c)、(d)に示すように、図7(b)、(c)に示す工程と同様の工程を行うことで疑似SOI構造が構成される。なお、本実施形態においても、高温酸化性雰囲気中での熱処理を行い、第5実施形態のように酸化物層の析出を行うようにしてもよい。   After that, as shown in FIGS. 8C and 8D, the pseudo SOI structure is configured by performing the same processes as those shown in FIGS. 7B and 7C. Also in this embodiment, heat treatment in a high-temperature oxidizing atmosphere may be performed, and the oxide layer may be deposited as in the fifth embodiment.

(第8実施形態)
図9に、本発明の第8実施形態を示す。本実施形態においては、第1〜第3実施形態で示したような高濃度の格子間酸素を含んだ高抵抗の半導体基板もしくは半絶縁性基板をベースウェハ51とし、通常のミラーウェハをボンドウェハ52として用意する(図9(a))。そして、ベースウェハ51とボンドウェハ52のうち少なくともいずれか一方の鏡面研磨された主面に酸化膜53を形成し(図9(b))、通常のウェハ貼り合わせ法を用いて両ウェハの主面同士を清浄雰囲気中で接着、高温の結合熱処理を行い結合ウェハ54を作成する(図9(c))。
(Eighth embodiment)
FIG. 9 shows an eighth embodiment of the present invention. In this embodiment, a high-resistance semiconductor substrate or semi-insulating substrate containing a high concentration of interstitial oxygen as shown in the first to third embodiments is used as a base wafer 51, and a normal mirror wafer is used as a bond wafer 52. (FIG. 9A). Then, an oxide film 53 is formed on the mirror-polished main surface of at least one of the base wafer 51 and the bond wafer 52 (FIG. 9B), and the main surfaces of both wafers are formed using a normal wafer bonding method. They are bonded together in a clean atmosphere and subjected to high-temperature bonding heat treatment to produce a bonded wafer 54 (FIG. 9C).

その後、その結合ウェハ54のうちボンドウェハ52側の裏面を表面研削および鏡面研磨により所定のSOI層厚さにしてSOI基板を製造する(図9(d))。   Thereafter, the back surface on the bond wafer 52 side of the bonded wafer 54 is made to have a predetermined SOI layer thickness by surface grinding and mirror polishing (FIG. 9D).

本実施形態では、従来の貼り合わせウェハの製造方法と異なり、ベースウェハに高濃度の格子間酸素を含んだ高抵抗の基板もしくは半絶縁性基板を用いているので、例えば数100nm程度と従来の1/10程度の薄い埋め込み酸化膜厚で例えば200V以上の高耐圧用SOI基板が実現することができる。   In this embodiment, unlike a conventional bonded wafer manufacturing method, a high-resistance substrate or semi-insulating substrate containing a high concentration of interstitial oxygen is used for the base wafer. A high breakdown voltage SOI substrate having a buried oxide film thickness of about 1/10, for example, of 200 V or more can be realized.

(第9実施形態)
図10に、本発明の第9実施形態を示す。本実施形態においては、第1〜第3実施形態で示したような高濃度の格子間酸素を含んだ高抵抗の半導体基板もしくは半絶縁性基板をボンドウェハ61とし、通常のミラーウェハをベースウェハ62として用意する(図10(a))。そして、ボンドウェハ61とベースウェハ62のうち少なくともいずれか一方の鏡面研磨された主面に酸化膜63を形成し(図10(b))、通常のウェハ貼り合わせ法を用いて両ウェハの主面同士を清浄雰囲気中で接着、高温の接合熱処理を行い結合ウェハ64を作成する(図10(c))。
(Ninth embodiment)
FIG. 10 shows a ninth embodiment of the present invention. In this embodiment, a high-resistance semiconductor substrate or semi-insulating substrate containing a high concentration of interstitial oxygen as shown in the first to third embodiments is used as a bond wafer 61, and a normal mirror wafer is used as a base wafer 62. (FIG. 10A). Then, an oxide film 63 is formed on the mirror-polished main surface of at least one of the bond wafer 61 and the base wafer 62 (FIG. 10B), and the main surfaces of both wafers using a normal wafer bonding method. They are bonded together in a clean atmosphere and subjected to high-temperature bonding heat treatment to produce a bonded wafer 64 (FIG. 10C).

その後、その結合ウェハ64のうちボンドウェハ61側の裏面を表面研削および鏡面研磨により所定のSOI層厚さにしてSOI基板を製造する(図10(d))。   Thereafter, the back surface of the bonded wafer 64 on the bond wafer 61 side is made to have a predetermined SOI layer thickness by surface grinding and mirror polishing (FIG. 10D).

さらに、水素雰囲気中にて高温で熱処理することにより、SOI層表面の酸素を外方拡散させる。これにより、結合界面に酸素が残り、この部分にゲッタリングサイトが形成される(図10(e))。   Further, oxygen on the surface of the SOI layer is diffused outward by heat treatment at a high temperature in a hydrogen atmosphere. As a result, oxygen remains at the bonding interface, and a gettering site is formed in this portion (FIG. 10E).

このようにして、SOI層にゲッタリングサイトが形成されると、SOI層上に酸化膜を形成した際には、重金属汚染物質がゲッタリングサイトに取り込まれるため、酸化膜の寿命を向上させることができる。   Thus, when the gettering site is formed in the SOI layer, when the oxide film is formed on the SOI layer, heavy metal contaminants are taken into the gettering site, so that the lifetime of the oxide film is improved. Can do.

なお、本実施形態によって形成されるSOI基板は、例えば、図11に示すデバイスの形成に用いられる。このデバイスには、LDMOS70、バイポーラトランジスタ80、CMOS90、ダイオード100が形成されている。   The SOI substrate formed according to the present embodiment is used for forming the device shown in FIG. 11, for example. In this device, an LDMOS 70, a bipolar transistor 80, a CMOS 90, and a diode 100 are formed.

LDMOS70は、n-型のSOI層(ボンドウェハ61)の表層部に形成されたp型ベース領域71と、p型ベース領域71の表層部に形成されたn+型ソース領域72と、p型ベース領域71から離間するようにSOI層の表層部に形成されたn+型ドレイン領域73と、少なくともp型ベース領域71上に形成されたゲート絶縁膜74と、このゲート絶縁膜74上に形成されたゲート電極75と、n+型ソース領域72に電気的に接続されるソース電極76、n+型ドレイン領域73に接続されるドレイン電極77を備えて構成されている。 The LDMOS 70 includes a p-type base region 71 formed in the surface layer portion of an n -type SOI layer (bond wafer 61), an n + -type source region 72 formed in the surface layer portion of the p-type base region 71, and a p-type base. An n + -type drain region 73 formed in the surface layer portion of the SOI layer so as to be separated from the region 71, a gate insulating film 74 formed on at least the p-type base region 71, and formed on the gate insulating film 74. The gate electrode 75, the source electrode 76 electrically connected to the n + -type source region 72, and the drain electrode 77 connected to the n + -type drain region 73 are configured.

バイポーラトランジスタ80は、SOI層の表層部に形成されたp型ベース領域81と、p型ベース領域81の表層部に形成されたn+型エミッタ領域82と、p型ベース領域81から離間するようにSOI層の表層部に形成されたn+型コレクタ領域83と、これら各領域に接続されるベース電極84、エミッタ電極85、コレクタ電極86とを備えて構成されている。 Bipolar transistor 80 is spaced apart from p-type base region 81, p-type base region 81 formed in the surface layer portion of the SOI layer, n + -type emitter region 82 formed in the surface layer portion of p-type base region 81. And an n + -type collector region 83 formed in the surface layer portion of the SOI layer, and a base electrode 84, an emitter electrode 85, and a collector electrode 86 connected to these regions.

CMOS90は、SOI層の表層部に形成されたn型ウェル層91及びp型ウェル層92と、n型ウェル層91において互いに離間するように配置されたp+型のソース93a・ドレイン94aと、p型ウェル層92において互いに離間するように配置されたn+型のソース93b・ドレイン94bと、各ソース93a、93b・ドレイン94a、94bの間に形成されるチャネル領域の上に形成されたゲート絶縁膜95a、95b及びゲート電極96a、96bと、各ソース93a、93b・ドレイン94a、94bに接続されるソース電極97a、97b及びドレイン電極98a、98bとを備えて構成されている。 The CMOS 90 includes an n-type well layer 91 and a p-type well layer 92 formed on the surface layer portion of the SOI layer, a p + -type source 93 a and a drain 94 a disposed so as to be separated from each other in the n-type well layer 91, In the p-type well layer 92, n + -type sources 93b and drains 94b arranged so as to be separated from each other, and gates formed on channel regions formed between the sources 93a, 93b and drains 94a and 94b. Insulating films 95a and 95b, gate electrodes 96a and 96b, and source electrodes 97a and 97b and drain electrodes 98a and 98b connected to the sources 93a and 93b and drains 94a and 94b, respectively.

ダイオード100は、SOI層の表層部に形成されたp型領域101及びp+型コンタクト領域102と、p型領域101から離間するように形成されたn+型領域103と、各領域に接続されるアノード電極104及びカソード電極105によって構成されている。 The diode 100 is connected to the p-type region 101 and the p + -type contact region 102 formed in the surface layer portion of the SOI layer, the n + -type region 103 formed so as to be separated from the p-type region 101, and each region. An anode electrode 104 and a cathode electrode 105 are provided.

そして、本実施形態におけるSOI基板のSOI層にはゲッタリングサイトが形成されることから、上記各素子のうちのLDMOS70、CMOS90もしくはダイオード100の形成に本実施形態のSOI基板を使用すると以下の効果が得られる。   Since a gettering site is formed in the SOI layer of the SOI substrate according to this embodiment, the use of the SOI substrate according to this embodiment for forming the LDMOS 70, the CMOS 90, or the diode 100 among the above-described elements has the following effects. Is obtained.

すなわち、LDMOS70やCMOS90のようにゲート絶縁膜74、95a、95bを備えた素子のような場合には、重金属汚染物質がゲッタリングサイトに取り込まれることから、ゲート絶縁膜74、95a、95bの寿命向上が図れ、素子の信頼性を向上させることができる。   That is, in the case of an element including the gate insulating films 74, 95a, and 95b such as the LDMOS 70 and the CMOS 90, heavy metal contaminants are taken into the gettering site, so that the lifetime of the gate insulating films 74, 95a, and 95b is increased. Improvement can be achieved and the reliability of the element can be improved.

また、CMOS90のようにn型ウェル層91とp型ウェル層92とが共に形成されるような場合には、ラッチアップ防止の観点から各層をトレンチ分離した方が好ましいが、デバイスサイズ縮小のためにレンチ分離を行わない場合がある。このような場合においてもゲッタリングサイトが形成されていることから、ラッチアップ防止機能を果たすことができる。   Further, when the n-type well layer 91 and the p-type well layer 92 are formed together as in the CMOS 90, it is preferable to separate the layers from the viewpoint of latch-up prevention. In some cases, wrench separation is not performed. Even in such a case, since a gettering site is formed, a latch-up prevention function can be achieved.

また、ダイオード100のように、オンからオフに切り替わった時に、アノードからn-型のSOI層中に注入されていたホールが再びアノードに戻り、逆方向電流を発生させてしまうが、ゲッタリングサイトがトラップサイトとなってホールを捕獲し、捕獲したホールを電子と再結合させて消滅させてしまうため、逆方向電流が発生しない様にできる。これにより、ダイオード100のリカバリー特性を改善することができる。なお、図11では図示していないが、IGBTにおいてもダイオードと同様の要因によって逆方向電流が発生することから、本実施形態で示したSOI基板をIGBTの形成に用いれば、IGBTのリカバリー特性の改善も行える。 In addition, when switching from on to off as in the diode 100, holes injected into the n -type SOI layer from the anode return to the anode again, and a reverse current is generated. Becomes a trap site and captures holes, which are recombined with electrons and annihilated, thereby preventing reverse current from being generated. Thereby, the recovery characteristic of the diode 100 can be improved. Although not shown in FIG. 11, a reverse current is also generated in the IGBT due to the same factors as in the diode. Therefore, if the SOI substrate shown in this embodiment is used for forming the IGBT, the recovery characteristics of the IGBT are improved. Improvements can also be made.

(他の実施形態)
上記各実施形態では、格子間に配置された酸素について例示しているが、それ以外の部位に配置された酸素によっても上記と同様の作用を発生させることができるため、特に半導体基板1、21、31、41、51に含まれている酸素は格子間酸素である必要はない。
(Other embodiments)
In each of the above embodiments, oxygen arranged between the lattices is illustrated. However, since oxygen similar to that described above can be generated by oxygen arranged in other portions, the semiconductor substrates 1 and 21 are particularly preferable. , 31, 41, 51 need not be interstitial oxygen.

また、上記各実施形態では、半導体基板1、21、31、41、51として高抵抗のものを用いているが、高抵抗に限らずとも上記各実施形態における効果を得ることができる。   Moreover, in each said embodiment, although the thing with high resistance is used as the semiconductor substrate 1,21,31,41,51, the effect in said each embodiment can be acquired even if it is not restricted to high resistance.

また、第1、第5実施形態では、酸化性雰囲気中での熱処理により酸化物層を析出させる場合について説明したが、その他の絶縁物層を析出させることも可能である。例えば、部分的に内在する窒素等を核として窒化物層等を増殖させることも可能であり、このような絶縁物層によってもSOI基板の代りとすることができる。従って、このような場合には半導体基板に酸素が含まれていることは必須ではない。   In the first and fifth embodiments, the case where the oxide layer is deposited by heat treatment in an oxidizing atmosphere has been described. However, other insulating layers can be deposited. For example, a nitride layer or the like can be propagated by using nitrogen or the like partially existing therein as a nucleus, and such an insulating layer can be used instead of an SOI substrate. Therefore, in such a case, it is not essential that the semiconductor substrate contains oxygen.

なお、上記各実施形態によって形成される基板を用いて各種絶縁分離構造を形成することができる。この一例を図12(a)〜(e)に示す。なお、この図では、第3実施形態におけるPN接合を構成する基板を用いた場合を例に挙げて説明してあるが、その他の実施形態で形成される基板であっても同様である。   Various insulating separation structures can be formed using the substrate formed according to each of the above embodiments. An example of this is shown in FIGS. In this figure, the case where the substrate constituting the PN junction in the third embodiment is used is described as an example, but the same applies to substrates formed in other embodiments.

例えば、図12(a)に示すようにエピタキシャル層22と反対の導電型のウェル層110を半絶縁性基板21に接するように形成するウェル分離構造を形成することができる。また、図12(b)に示すようにエピタキシャル層22に対して半絶縁性基板21まで達するトレンチ111を形成すると共に、トレンチ111内を絶縁膜112で埋め込むことでトレンチ分離構造を形成することができる。また、図12(c)に示すように、図12(a)、(b)とを組み合わせたウェルトレンチ分離構造を形成することも可能である。また、図12(d)に示すように、図12(b)に示したトレンチを2本隣接させた構成としたダブルトレンチ分離構造を形成することも可能である。さらに、図12(e)に示すように、ダブルトレンチ分離構造の各トレンチに挟まれた領域を半絶縁性基板21と同じ導電型のウェル層113にすると共に、このウェル層113を接地することで、寄生抜き取りが可能なダブルトレンチ分離構造を形成することも可能である。   For example, as shown in FIG. 12A, a well isolation structure can be formed in which a well layer 110 having a conductivity type opposite to the epitaxial layer 22 is formed in contact with the semi-insulating substrate 21. In addition, as shown in FIG. 12B, a trench 111 reaching the semi-insulating substrate 21 with respect to the epitaxial layer 22 is formed, and a trench isolation structure is formed by embedding the trench 111 with an insulating film 112. it can. As shown in FIG. 12C, a well trench isolation structure combining FIGS. 12A and 12B can be formed. Further, as shown in FIG. 12D, a double trench isolation structure in which two trenches shown in FIG. 12B are adjacent to each other can be formed. Furthermore, as shown in FIG. 12 (e), the region sandwiched between the trenches of the double trench isolation structure is made the well layer 113 of the same conductivity type as the semi-insulating substrate 21, and the well layer 113 is grounded. Thus, it is possible to form a double trench isolation structure capable of parasitic extraction.

1…高抵抗な半導体基板、2…エピタキシャル層、3…SiO2の層状領域、
11…半絶縁性の半導体基板、12…エピタキシャル層、
21…導電型が逆の半導体基板、22…エピタキシャル層。
1 ... a high-resistance semiconductor substrate, 2 ... epitaxial layer, 3 ... SiO 2 layered region,
11 ... Semi-insulating semiconductor substrate, 12 ... Epitaxial layer,
21 ... Semiconductor substrate with opposite conductivity type, 22 ... Epitaxial layer.

Claims (1)

少なくとも一方の主面が鏡面研磨されたベースウェハ(61)と、高濃度の酸素を含んだ半導体基板もしくは高抵抗で半絶縁性の半導体基板よりなり、その少なくとも一方の主面が鏡面研磨されたボンドウェハ(62)を用意する工程と、
前記ベースウェハ及び前記ボンドウェハのうち少なくともいずれか一方の主面に酸化膜(63)を形成する工程と、
前記ベースウェハ及び前記ボンドウェハそれぞれの主面が向かい合うように、前記酸化膜を介して、前記ベースウェハ及び前記ボンドウェハを結合させて結合ウェハ(64)を形成する工程と、
前記結合ウェハのうち前記ボンドウェハ側の面を表面研削および鏡面研磨して前記ボンドウェハを所定の厚さのSOI層にする工程と、
さらに、水素雰囲気中にて高温で熱処理することにより、前記SOI層表面の酸素を外方拡散させ、前記SOI層と前記酸化膜(63)との界面に酸素を残しゲッタリングサイトを形成する工程と、を含んでいることを特徴とする半導体基板の製造方法。
A base wafer (61) having at least one main surface mirror-polished and a semiconductor substrate containing high-concentration oxygen or a high-resistance semi-insulating semiconductor substrate, at least one main surface of which is mirror-polished Preparing a bond wafer (62);
Forming an oxide film (63) on at least one main surface of the base wafer and the bond wafer;
Forming the bonded wafer (64) by bonding the base wafer and the bond wafer via the oxide film so that the main surfaces of the base wafer and the bond wafer face each other;
A step of the SOI layer using the bond wafer of a predetermined thickness of the surface of the bond wafer side surface grinding and mirror polishing of the bond wafer,
Furthermore, by heat treatment at a high temperature in a hydrogen atmosphere, the oxygen of the surface of the SOI layer outward by diffusing, forming an interface leaving an oxygen gettering site and the SOI layer and the oxide film (63) A process for producing a semiconductor substrate, comprising:
JP2010279103A 1999-11-17 2010-12-15 Manufacturing method of semiconductor substrate Expired - Fee Related JP5051293B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010279103A JP5051293B2 (en) 1999-11-17 2010-12-15 Manufacturing method of semiconductor substrate

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1999326934 1999-11-17
JP32693499 1999-11-17
JP2010279103A JP5051293B2 (en) 1999-11-17 2010-12-15 Manufacturing method of semiconductor substrate

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000333286A Division JP4765157B2 (en) 1999-11-17 2000-10-31 Manufacturing method of semiconductor substrate

Publications (2)

Publication Number Publication Date
JP2011082554A JP2011082554A (en) 2011-04-21
JP5051293B2 true JP5051293B2 (en) 2012-10-17

Family

ID=44076217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010279103A Expired - Fee Related JP5051293B2 (en) 1999-11-17 2010-12-15 Manufacturing method of semiconductor substrate

Country Status (1)

Country Link
JP (1) JP5051293B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018080772A1 (en) * 2016-10-26 2018-05-03 Sunedison Semiconductor Limited High resistivity silicon-on-insulator substrate having enhanced charge trapping efficiency

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0237771A (en) * 1988-07-28 1990-02-07 Fujitsu Ltd Soi substrate
JPH0246770A (en) * 1988-08-08 1990-02-16 Seiko Epson Corp Semiconductor device
JPH0472631A (en) * 1990-07-13 1992-03-06 Hitachi Ltd Semiconductor substrate and manufacture thereof
JP3217089B2 (en) * 1991-08-23 2001-10-09 富士通株式会社 SOI wafer and method for manufacturing the same
JPH10223870A (en) * 1997-02-04 1998-08-21 Shin Etsu Handotai Co Ltd Wafer for manufacturing semiconductor device
JP3319999B2 (en) * 1997-11-14 2002-09-03 松下電工株式会社 Semiconductor switch element

Also Published As

Publication number Publication date
JP2011082554A (en) 2011-04-21

Similar Documents

Publication Publication Date Title
JP4765157B2 (en) Manufacturing method of semiconductor substrate
JP3512701B2 (en) Semiconductor device and manufacturing method thereof
US7842940B2 (en) Structure and method to form semiconductor-on-pores (SOP) for high device performance and low manufacturing cost
JPH0671043B2 (en) Method for manufacturing silicon crystal structure
JPS62286283A (en) Semiconductor device
JP2000353797A (en) Semiconductor wafer and manufacture thereof
US5907168A (en) Low noise Ge-JFETs
JP2000196090A (en) Double-gate soi device and manufacture thereof
JP4065580B2 (en) Silicon-on-insulator base for transistor manufacture and method for manufacturing the base
US20050217566A1 (en) Method for producing one or more monocrystalline layers, each with a different lattice structure, on one plane of a series of layers
JP3645390B2 (en) Semiconductor device and manufacturing method thereof
JPH04363046A (en) Manufacture of semiconductor device
JP3901957B2 (en) Semiconductor substrate manufacturing method and semiconductor device manufactured by the method
JP5051293B2 (en) Manufacturing method of semiconductor substrate
KR100498503B1 (en) Bipolar junction transistor and method for fabricating the same
JP4892825B2 (en) Manufacturing method of semiconductor device
JP2000332021A (en) Soi substrate and manufacture thereof, and semiconductor device and manufacture thereof
JP3243071B2 (en) Dielectric separated type semiconductor device
JP4667865B2 (en) Field effect transistor with crystalline semiconductor layer having different recombination center density and method for forming the same
JP3145694B2 (en) Semiconductor device
JP3447592B2 (en) Semiconductor device and manufacturing method thereof
KR100760344B1 (en) Method for manufacturing semiconductor devices
KR100268866B1 (en) Semiconductor device and method for fabricating the same
JP2004273551A (en) Semiconductor integrated circuit device and its manufacturing method
JP2005072246A (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110517

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120321

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120626

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120709

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150803

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees