JP5045742B2 - Evaluation method for chip parts - Google Patents

Evaluation method for chip parts Download PDF

Info

Publication number
JP5045742B2
JP5045742B2 JP2009296725A JP2009296725A JP5045742B2 JP 5045742 B2 JP5045742 B2 JP 5045742B2 JP 2009296725 A JP2009296725 A JP 2009296725A JP 2009296725 A JP2009296725 A JP 2009296725A JP 5045742 B2 JP5045742 B2 JP 5045742B2
Authority
JP
Japan
Prior art keywords
chip component
test substrate
test
chip
pressurizing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009296725A
Other languages
Japanese (ja)
Other versions
JP2011138854A (en
Inventor
慶友 松下
英幸 夏秋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2009296725A priority Critical patent/JP5045742B2/en
Publication of JP2011138854A publication Critical patent/JP2011138854A/en
Application granted granted Critical
Publication of JP5045742B2 publication Critical patent/JP5045742B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、たとえば積層セラミックコンデンサなどのチップ部品の良否判定方法に関する。   The present invention relates to a quality determination method for chip parts such as a multilayer ceramic capacitor.

配線基板に実装されたチップ部品は、製品の実際の使用環境下では、様々なストレスを受ける。チップ部品が受けるストレスによって、チップ部品の内部にクラックが発生することがある。   Chip components mounted on a wiring board are subject to various stresses under the actual use environment of the product. Cracks may occur inside the chip component due to the stress applied to the chip component.

一方、電子部品のストレス耐性を評価する方法として、高湿度環境になる試験槽内に配置される感湿素子のインピーダンスを経時的に測定する耐湿試験が知られている(特許文献1参照)。   On the other hand, as a method for evaluating the stress resistance of an electronic component, a moisture resistance test is known in which the impedance of a moisture sensitive element disposed in a test tank that is in a high humidity environment is measured over time (see Patent Document 1).

しかしながら、単に耐湿試験を行ったのみでは、使用環境下で受ける様々なストレスによりチップ部品に発生するおそれがある内部クラックを検出することは困難であった。   However, it has been difficult to detect internal cracks that may occur in chip components due to various stresses received in the use environment, simply by performing a moisture resistance test.

特開平7−35714号公報Japanese Patent Laid-Open No. 7-35714

本発明は、このような実状に鑑みてなされ、その目的は、使用環境下で発生するおそれがあるチップ部品の内部クラックを有効に検出することが可能なチップ部品の良否判定方法を提供することである。   The present invention has been made in view of such a situation, and an object thereof is to provide a chip part quality determination method capable of effectively detecting an internal crack of a chip part that may occur in a use environment. It is.

上記目的を達成するために、本発明に係るチップ部品の良否判定方法は、
複数の端子電極が形成されたチップ部品を準備する工程と、
配線が施された試験用基板のパッド部と前記端子電極とを接続する工程と、
加圧部を有する耐湿負荷試験機内に前記試験用基板を配置し、前記試験用基板の裏面から前記加圧部で前記試験用基板を加圧して、前記チップ部品が取付けられた前記試験用基板の表面が突出するように前記試験用基板を撓ませる工程と、
前記試験用基板を撓ませた状態で、前記耐湿負荷試験機を用いて加湿試験を行い、電気的特性の劣化の有無を評価する工程とを有することを特徴とする。
In order to achieve the above-described object, a chip part quality determination method according to the present invention includes:
Preparing a chip component on which a plurality of terminal electrodes are formed;
Connecting the pad portion of the test substrate provided with wiring and the terminal electrode;
The test substrate on which the chip component is mounted by placing the test substrate in a moisture-proof load testing machine having a pressurizing unit, pressurizing the test substrate with the pressurizing unit from the back surface of the test substrate. Bending the test substrate so that the surface of the substrate protrudes;
A step of performing a humidification test using the moisture resistance load tester in a state where the test substrate is bent, and evaluating the presence or absence of deterioration of electrical characteristics.

製品の実際の使用環境においては、基板が撓んだ状態でチップ部品が使用されることがある。従来の試験方法では、このような状態を想定していなかった。本発明では、耐湿負荷試験機を用いて、試験用基板を撓ませた状態で加湿試験を行う。すなわち、試験用基板が曲げられてチップ部品に応力が加わった状態でチップ部品の電気的特性の劣化の有無を評価する。したがって、将来的に製品に生じるおそれがある応力腐食による構造欠陥を未然に判別することができる。そのため、使用環境下で発生するおそれがあるチップ部品の内部クラックを有効に検出することが可能となる。   In an actual use environment of a product, a chip component may be used in a state where the substrate is bent. The conventional test method did not assume such a state. In the present invention, a humidification test is performed using a moisture resistance load tester in a state where the test substrate is bent. That is, whether or not the electrical characteristics of the chip component are deteriorated is evaluated in a state where the test substrate is bent and stress is applied to the chip component. Therefore, structural defects due to stress corrosion that may occur in the product in the future can be determined in advance. Therefore, it becomes possible to effectively detect an internal crack of a chip component that may occur in the use environment.

好ましくは、前記チップ部品の電気抵抗特性を測定することにより、前記電気的特性の劣化の有無を評価する。   Preferably, the presence or absence of deterioration of the electrical characteristics is evaluated by measuring electrical resistance characteristics of the chip component.

チップ部品に内部クラックが発生していると、水分が内部クラックに入り込みやすく、このような状態のチップ部品に電圧を印加すると導通する。したがって、チップ部品の電気抵抗特性を測定することにより、電気的特性の劣化の有無を判別することができる。   If an internal crack is generated in the chip component, moisture easily enters the internal crack, and electrical conduction occurs when a voltage is applied to the chip component in such a state. Therefore, by measuring the electrical resistance characteristics of the chip component, it is possible to determine whether or not the electrical characteristics have deteriorated.

好ましくは、加圧方向から見て、前記加圧部に比較して前記チップ部品が小さく、前記加圧部と前記チップ部品とが重なる位置となるように、前記試験用基板を前記耐湿負荷試験機内に配置する。   Preferably, when viewed from the pressurization direction, the moisture resistance load test is performed on the test substrate so that the chip part is smaller than the pressurization part and the pressurization part and the chip part overlap each other. Place in the plane.

このように配置することにより、配線基板のたわみ量に応じて、チップ部品に正確に応力を印加することができる。   By arranging in this way, stress can be accurately applied to the chip component in accordance with the amount of deflection of the wiring board.

前記チップ部品が取付けられた前記試験用基板の表面が上向きになるように、前記試験用基板を前記耐湿負荷試験機内に配置しても良いが、前記チップ部品が取付けられた前記試験用基板の表面が下向きになるように、前記試験用基板を前記耐湿負荷試験機内に配置することが好ましい。   The test substrate may be arranged in the moisture-resistant load test machine so that the surface of the test substrate to which the chip component is attached faces upward, but the test substrate to which the chip component is attached It is preferable to arrange the test substrate in the moisture-proof load tester so that the surface faces downward.

前記チップ部品の前記電気的特性の劣化の有無を評価することで、前記チップ部品のリード部が前記端子電極から位置ずれした前記チップ部品を検出することもできる。   The chip component in which the lead portion of the chip component is displaced from the terminal electrode can also be detected by evaluating whether or not the electrical characteristics of the chip component are deteriorated.

チップ部品の製造工程において、積層ずれや印刷ずれにより、リード部が端子電極からわずかに表面露出したチップ部品が製造される場合がある。このようなチップ部品は、外観による検査のみでは検出が困難である。このようなチップ部品は、リード部が表面に露出した部分から、水分がチップ部品に入り込み、応力腐食割れの原因となりやすい。本発明では、上記の工程を用いて電気的特性の劣化の有無を評価するので、リード部が端子電極から位置ずれして、電気的特性の劣化が生じ易いチップ部品を、精度良く容易に検出することが可能となる。   In the chip component manufacturing process, a chip component in which the lead portion is slightly exposed from the terminal electrode may be manufactured due to a stacking error or a printing error. Such a chip component is difficult to detect only by inspection by appearance. In such a chip component, moisture enters the chip component from the portion where the lead portion is exposed on the surface, and is likely to cause stress corrosion cracking. In the present invention, since the presence or absence of deterioration of electrical characteristics is evaluated using the above-described process, chip parts that are likely to be deteriorated in electrical characteristics due to the displacement of the lead portion from the terminal electrode are easily detected with high accuracy. It becomes possible to do.

図1は、試験用基板に実装するチップ部品の外観図である。FIG. 1 is an external view of a chip component mounted on a test substrate. 図2は、図1に示すチップ部品の分解斜視図である。FIG. 2 is an exploded perspective view of the chip component shown in FIG. 図3は、リード部が端子電極から位置ずれした様子を示すチップ部品の側面図である。FIG. 3 is a side view of the chip component showing how the lead portion is displaced from the terminal electrode. 図4は、図1のIV−IV断面図である。4 is a cross-sectional view taken along the line IV-IV in FIG. 図5は、本発明に用いる耐湿負荷試験機の側面図である。FIG. 5 is a side view of the moisture resistance load tester used in the present invention. 図6(A)は、チップ部品が配置された試験用基板の断面図、図6(B)は、図6(A)のVIB−VIB矢視図である。FIG. 6A is a cross-sectional view of a test substrate on which chip components are arranged, and FIG. 6B is a view taken along the arrow VIB-VIB in FIG.

チップ部品の全体構成
まず、本発明の一実施形態に係るチップ部品の良否判定方法で判定されるチップ部品2の一例として、多端子構造の積層セラミックコンデンサの全体構成について説明する。図1に示すように、チップ部品2は、誘電体層12a(図2に示す)を複数枚積層した積層体を焼成することで得られた直方体状の焼結体である素子本体12を有する。
First, an overall configuration of a multilayer ceramic capacitor having a multi-terminal structure will be described as an example of the chip component 2 determined by the chip component quality determination method according to an embodiment of the present invention. As shown in FIG. 1, the chip component 2 has an element body 12 which is a rectangular parallelepiped sintered body obtained by firing a laminate in which a plurality of dielectric layers 12a (shown in FIG. 2) are laminated. .

図1に示すチップ部品2は、素子本体12が幅W、長さL、高さTを有している。幅W、長さL、高さTの値は、特に限定されないが、たとえば幅W=0.7〜0.9mm、長さL=1.5〜1.7mmであり、これらの幅Wおよび長さLに比較して、高さTが小さい低背型のチップ部品である。   In the chip component 2 shown in FIG. 1, the element body 12 has a width W, a length L, and a height T. The values of the width W, the length L, and the height T are not particularly limited. For example, the width W = 0.7 to 0.9 mm and the length L = 1.5 to 1.7 mm. It is a low-profile chip component having a height T smaller than the length L.

図1に示ように、チップ部品2は、X軸方向(素子本体12の長さL方向)に沿って複数の端子電極31〜38を有している。複数の端子電極31〜38は、Y軸方向(素子本体12の幅W方向)に沿って対向する第1面12Aおよび第2面12Bに露出するリード部31L〜38Lの端部(図2に示す)を被うように配置される。X軸、Y軸、Z軸は、相互に垂直になっている。   As shown in FIG. 1, the chip component 2 has a plurality of terminal electrodes 31 to 38 along the X-axis direction (the length L direction of the element body 12). The plurality of terminal electrodes 31 to 38 are end portions of the lead portions 31L to 38L exposed to the first surface 12A and the second surface 12B facing each other along the Y-axis direction (the width W direction of the element body 12) (see FIG. 2). (Shown). The X axis, the Y axis, and the Z axis are perpendicular to each other.

複数の端子電極31〜38の材質は特に限定されず、通常、銅や銅合金、ニッケルやニッケル合金などが用いられるが、銀や銀とパラジウムの合金なども使用することができる。   The material of the plurality of terminal electrodes 31 to 38 is not particularly limited. Usually, copper, copper alloy, nickel, nickel alloy, or the like is used, but silver, silver-palladium alloy, or the like can also be used.

図2に示すように、各誘電体層12aには、内部電極31C〜38Cが形成されている。内部電極31C〜38Cはそれぞれ、Y軸方向に沿ってリード部31L〜38Lを有している。   As shown in FIG. 2, internal electrodes 31C to 38C are formed on each dielectric layer 12a. The internal electrodes 31C to 38C have lead portions 31L to 38L along the Y-axis direction, respectively.

誘電体層12aの材質は、特に限定されず、たとえばチタン酸カルシウム、チタン酸ストロンチウムおよび/またはチタン酸バリウムなどの誘電体材料で構成される。各誘電体層12aのZ軸方向における厚みは、特に限定されないが、たとえば1.5〜2.5μmである。   The material of the dielectric layer 12a is not particularly limited, and is made of a dielectric material such as calcium titanate, strontium titanate and / or barium titanate. The thickness of each dielectric layer 12a in the Z-axis direction is not particularly limited, but is, for example, 1.5 to 2.5 μm.

上述したチップ部品2の製造工程において、誘電体層12aの積層ずれや内部電極31L〜38Lの印刷ずれまたは端子電極31〜38の位置ずれなどにより、図3に示すように、リード部31L〜38Lが端子電極31〜38からわずかにずれて、リード部31L〜38Lが表面に露出したチップ部品が製造される場合がある。   In the manufacturing process of the chip component 2 described above, as shown in FIG. 3, the lead portions 31 </ b> L to 38 </ b> L are caused by misalignment of the dielectric layer 12 a, printing misalignment of the internal electrodes 31 </ b> L to 38 </ b> L, or misalignment of the terminal electrodes 31 to 38. May slightly deviate from the terminal electrodes 31 to 38, and chip parts having the lead portions 31L to 38L exposed on the surface may be manufactured.

図3に示す不具合の一例では、リード部35L〜38Lが、端子電極35〜38よりもX軸方向にはみ出し、表面に露出している。はみ出し量は、例えば50〜100μm程度である。なお、図3では不具合を分かりやすく説明するために、リード部35L〜38Lが実際の比率よりも大きくはみ出しているように図示してある。このようなチップ部品2は、全体としてのサイズが小さく、リード部35L〜38Lのはみ出しを外観による検査で検出することは困難である。   In the example shown in FIG. 3, the lead portions 35L to 38L protrude in the X-axis direction from the terminal electrodes 35 to 38 and are exposed on the surface. The amount of protrusion is, for example, about 50 to 100 μm. In FIG. 3, the lead portions 35 </ b> L to 38 </ b> L are illustrated so as to protrude beyond the actual ratio for easy understanding of the problem. Such a chip component 2 has a small size as a whole, and it is difficult to detect the protrusion of the lead portions 35L to 38L by inspection based on the appearance.

このようなチップ部品2は、実際の製品の使用環境下で受ける様々なストレスにより、リード部が表面に露出した部分から水分がチップ部品2の内部に入り込みやすい。その結果、図4に示す図1のIV−IV断面図のように、誘電体層間をまたぐようなヒビ(応力腐食割れ)40が発生している場合には、そのヒビ40の部分に水分が侵入し、ショート不良などの不具合を発生させやすい。本実施形態では、工場出荷後に発生するおそれのあるこのような不具合を未然に検出するため、以下に述べる耐湿負荷試験を行う。   In such a chip component 2, moisture tends to enter the chip component 2 from the portion where the lead portion is exposed on the surface due to various stresses received in the actual product use environment. As a result, when cracks (stress corrosion cracks) 40 that straddle the dielectric layers occur as shown in the IV-IV sectional view of FIG. 1 shown in FIG. It easily intrudes and causes problems such as short circuit defects. In this embodiment, in order to detect such a problem that may occur after shipment from the factory, a moisture resistance load test described below is performed.

耐湿負荷試験
まず、図1に示すチップ部品2を準備する。そして、図5に示す試験用基板4の表面4aに形成されるパッド部14(図6(A)に示す)にチップ部品2の端子電極31〜38を接続する。パッド部14は、試験用基板4のY軸方向の略中央に配置されることが好ましい。試験用基板4のY軸方向の中央において、たわみ量が大きいためである。チップ部品2が取付けられた位置で試験用基板4を大きく撓ませることで、チップ部品2に生じる応力を大きくすることができる。
Humidity resistance test First, a chip component 2 shown in FIG. 1 is prepared. And the terminal electrodes 31-38 of the chip component 2 are connected to the pad part 14 (shown in FIG. 6A) formed on the surface 4a of the test substrate 4 shown in FIG. It is preferable that the pad portion 14 is disposed at the approximate center in the Y-axis direction of the test substrate 4. This is because the amount of deflection is large at the center of the test substrate 4 in the Y-axis direction. The stress generated in the chip component 2 can be increased by largely bending the test substrate 4 at the position where the chip component 2 is attached.

試験用基板4は、図6(B)に示すように、チップ部品2のY軸方向の中心から距離L1の位置に、それぞれ試験端子18A,18Bを有している。チップ部品2および試験端子18A,18Bはそれぞれ、試験用基板4の表面4aのX軸方向に沿って複数配置してある。配置数については、特に限定されないが、5〜10個配置することが好ましい。   As shown in FIG. 6B, the test substrate 4 has test terminals 18A and 18B at positions of a distance L1 from the center of the chip component 2 in the Y-axis direction. A plurality of chip components 2 and test terminals 18A and 18B are arranged along the X-axis direction of the surface 4a of the test substrate 4 respectively. Although it does not specifically limit about the number of arrangement | positioning, It is preferable to arrange | position 5-10 pieces.

試験用基板4のサイズは、特に限定されないが、上述した距離L1は、チップ部品2の幅Wに対して30倍であることが好ましい。また、X軸方向における試験用端子間の距離L2は、チップ部品2の長さLに対して5倍であることが好ましい。   The size of the test substrate 4 is not particularly limited, but the distance L1 described above is preferably 30 times the width W of the chip component 2. Further, the distance L2 between the test terminals in the X-axis direction is preferably 5 times the length L of the chip component 2.

試験用基板4には、図6(A)に示すパッド部14と試験端子18A,18Bとを電気的に接続する配線16が施されている。パッド部14と端子電極群31〜34および端子電極群35〜38との接続は、ハンダ付け等によって行われる。これにより、チップ部品2は、試験用基板4に対して、電気的・機械的に接続され、試験用基板4に密着する。   The test substrate 4 is provided with a wiring 16 for electrically connecting the pad portion 14 and the test terminals 18A and 18B shown in FIG. The pad portion 14 is connected to the terminal electrode groups 31 to 34 and the terminal electrode groups 35 to 38 by soldering or the like. As a result, the chip component 2 is electrically and mechanically connected to the test substrate 4 and is in close contact with the test substrate 4.

配線16は、チップ部品2の端子電極31〜34と試験端子18Aとを、またチップ部品2の端子電極35〜38と試験端子18Bとを電気的に接続している。図6に示す配線16は、図5に示すように、測定装置23に接続されている。後述する試験の測定結果は、表示装置25に表示される。   The wiring 16 electrically connects the terminal electrodes 31 to 34 of the chip component 2 and the test terminal 18A, and electrically connects the terminal electrodes 35 to 38 of the chip component 2 and the test terminal 18B. The wiring 16 shown in FIG. 6 is connected to the measuring device 23 as shown in FIG. A measurement result of a test to be described later is displayed on the display device 25.

次に、図5に示すように、加圧部20を有する耐湿負荷試験機22の内部に配置される治具24の支持部26,26に、上述した試験用基板4のY軸方向における両端部4c,4cが接触するように配置する。この時、チップ部品2が取付けられた試験用基板4の表面4aが下向きになるように配置する。なお、耐湿負荷試験に用いられる治具24の構造上、図5における下方向とZ軸方向とは一致しているが、試験用基板4の表面4aが、後述する加圧方向を向いているのであれば、Z軸と一致しなくてよい。   Next, as shown in FIG. 5, both ends in the Y-axis direction of the test substrate 4 described above are attached to the support portions 26, 26 of the jig 24 arranged inside the moisture-proof load testing machine 22 having the pressurizing portion 20. It arrange | positions so that the parts 4c and 4c may contact. At this time, it arrange | positions so that the surface 4a of the board | substrate 4 for a test to which the chip component 2 was attached may face downward. Although the downward direction in FIG. 5 and the Z-axis direction coincide with each other in terms of the structure of the jig 24 used in the moisture resistance load test, the surface 4a of the test substrate 4 faces the pressurizing direction described later. In this case, it does not have to coincide with the Z axis.

なお、図5に示すZ軸方向から見て、加圧部20に比較してチップ部品2が小さく、また、加圧部20とチップ部品2とが重なる位置となるように、試験用基板を耐湿負荷試験機22の内部に配置することが好ましい。   Note that the test substrate is placed so that the chip component 2 is smaller than the pressurization unit 20 and the pressurization unit 20 and the chip component 2 overlap each other when viewed from the Z-axis direction shown in FIG. It is preferable to arrange inside the moisture resistance load tester 22.

次に、図5に示す入力装置21からたわみ量の条件が入力され、試験用基板4の裏面4bから、加圧部20で試験用基板4をZ軸方向に加圧する。加圧部20で試験用基板4を加圧することにより、チップ部品2が突出するように試験用基板4を所定量だけ撓ませる。図5に示す試験用基板4の中央でのたわみ量fは、0.5〜2.0mmとなるようにすることが好ましい。このように試験用基板4を撓ませた状態で、耐湿負荷試験機22を用いて加湿試験を行う。加湿試験の時間は、10〜100時間であることが好ましい。   Next, a deflection amount condition is input from the input device 21 shown in FIG. 5, and the test substrate 4 is pressed in the Z-axis direction by the pressurizing unit 20 from the back surface 4 b of the test substrate 4. By pressurizing the test substrate 4 with the pressurizing unit 20, the test substrate 4 is bent by a predetermined amount so that the chip component 2 protrudes. The amount of deflection f at the center of the test substrate 4 shown in FIG. 5 is preferably 0.5 to 2.0 mm. In the state where the test substrate 4 is bent as described above, the humidification test is performed using the moisture resistance load tester 22. The time for the humidification test is preferably 10 to 100 hours.

入力装置21にて湿度条件を入力すると、不図示の水蒸気導入口から、耐湿負荷試験機22の内部に水蒸気が送り込まれる。耐湿負荷試験機22の内部に配置される湿度センサ(不図示)によってリアルタイムに湿度が計測され、耐湿負荷試験機22の内部の湿度が一定に保持される。耐湿負荷試験機22の内部の相対湿度は、90〜100%RHとすることが好ましい。   When the humidity condition is input by the input device 21, the water vapor is sent into the inside of the moisture resistance load tester 22 from a water vapor introduction port (not shown). Humidity is measured in real time by a humidity sensor (not shown) arranged inside the moisture resistant load tester 22, and the humidity inside the moisture resistant load tester 22 is kept constant. The relative humidity inside the moisture resistance load tester 22 is preferably 90 to 100% RH.

また、耐湿負荷試験機22には不図示のヒーターおよび温度センサが配置してあり、耐湿負荷試験機22の内部の温度が一定に制御される。耐湿負荷試験機22の内部の温度は比較的高温で制御されることが好ましく、加湿試験中は60〜150度であることが好ましい。   The moisture resistance load tester 22 is provided with a heater and a temperature sensor (not shown), and the temperature inside the moisture resistance load tester 22 is controlled to be constant. The temperature inside the moisture resistance load tester 22 is preferably controlled at a relatively high temperature, and preferably 60 to 150 degrees during the humidification test.

加湿試験の所定の時間が経過した後に、図5および図6に示す試験端子18Aおよび18Bに電圧を印加する。印加電圧は、チップ部品2の定格電圧に対して0.8〜2.0倍が好ましい。チップ部品2の定格電圧よりも比較的に高い電圧であることが好ましい。そして、試験端子18Aと18Bとの間における電圧および電流値が、測定装置23によって測定され、チップ部品2の端子間の電気抵抗値が演算される。   After a predetermined time of the humidification test has elapsed, a voltage is applied to the test terminals 18A and 18B shown in FIGS. The applied voltage is preferably 0.8 to 2.0 times the rated voltage of the chip component 2. It is preferable that the voltage is relatively higher than the rated voltage of the chip component 2. Then, the voltage and current values between the test terminals 18A and 18B are measured by the measuring device 23, and the electric resistance value between the terminals of the chip component 2 is calculated.

測定されたチップ部品2の端子間の電気抵抗値が所定値以下である場合に、測定対象のチップ部品2はショート不良を起こしていると考えられ、チップ部品2の内部に、図4に示すようなクラック40が生じている可能性があると判定することができる。   When the measured electrical resistance value between the terminals of the chip component 2 is less than or equal to a predetermined value, it is considered that the chip component 2 to be measured has caused a short-circuit failure, and the chip component 2 is shown in FIG. It can be determined that such a crack 40 may have occurred.

すなわち、表示装置25に表示される電気抵抗値が所定値以下であれば、図3に示すように、チップ部品2のリード部31L〜38Lが端子電極31〜38から位置ずれしていると判定することができる。   That is, if the electrical resistance value displayed on the display device 25 is equal to or less than a predetermined value, it is determined that the lead portions 31L to 38L of the chip component 2 are displaced from the terminal electrodes 31 to 38 as shown in FIG. can do.

製品の実際の使用環境においては、基板が撓んだ状態でチップ部品が使用されることがある。従来の試験方法では、このような状態を想定していなかった。本実施形態では、耐湿負荷試験機22を用いて、試験用基板4を撓ませた状態で加湿試験を行う。すなわち、試験用基板4が曲げられてチップ部品2に応力が加わった状態でチップ部品の電気的特性の劣化の有無を評価する。したがって、将来的に製品に生じるおそれがある応力腐食による構造欠陥を未然に判別することができる。そのため、使用環境下で発生するおそれがあるチップ部品2の内部クラック40を有効に検出することが可能となる。   In an actual use environment of a product, a chip component may be used in a state where the substrate is bent. The conventional test method did not assume such a state. In the present embodiment, the humidity test is performed using the moisture resistance load tester 22 in a state where the test substrate 4 is bent. That is, whether or not the electrical characteristics of the chip component are deteriorated is evaluated in a state where the test substrate 4 is bent and stress is applied to the chip component 2. Therefore, structural defects due to stress corrosion that may occur in the product in the future can be determined in advance. Therefore, it becomes possible to effectively detect the internal crack 40 of the chip component 2 that may occur in the use environment.

チップ部品2に内部クラック40が発生していると、水分が内部クラック40に入り込みやすく、このような状態のチップ部品2に電圧を印加すると導通する。したがって、チップ部品2の電気抵抗特性を測定することにより、電気的特性の劣化の有無を判別することができる。   If the internal crack 40 is generated in the chip component 2, moisture easily enters the internal crack 40, and electrical conduction occurs when a voltage is applied to the chip component 2 in such a state. Therefore, by measuring the electrical resistance characteristics of the chip component 2, it is possible to determine whether or not the electrical characteristics have deteriorated.

また、本実施形態では、図5に示すZ軸方向から見て、加圧部20に比較してチップ部品2が小さく、また、加圧部20とチップ部品2とが重なる位置となるように、試験用基板を耐湿負荷試験機22の内部に配置する。このように配置することにより、配線基板4のたわみ量に応じて、チップ部品2に正確に応力を印加することができる。   Further, in the present embodiment, the chip component 2 is smaller than the pressurizing unit 20 as viewed from the Z-axis direction shown in FIG. 5, and the pressurizing unit 20 and the chip component 2 overlap each other. The test substrate is placed inside the moisture resistance load testing machine 22. By arranging in this way, stress can be accurately applied to the chip component 2 in accordance with the amount of deflection of the wiring board 4.

本実施形態では、上記の工程を用いて電気的特性の劣化の有無を評価するので、リード部31L〜38Lが端子電極31〜38から位置ずれして、電気的特性の劣化が生じ易いチップ部品2を、精度良く容易に検出することが可能となる。   In the present embodiment, since the presence or absence of deterioration of the electrical characteristics is evaluated using the above-described process, the lead parts 31L to 38L are displaced from the terminal electrodes 31 to 38, and the chip parts are likely to be deteriorated in electrical characteristics. 2 can be easily detected with high accuracy.

なお、上述した実施形態では、図5に示す測定装置23によって端子間の抵抗値を演算したが、抵抗値以外のパラメータを測定しても良い。具体的には、電流値等を測定しても良い。   In the above-described embodiment, the resistance value between the terminals is calculated by the measurement device 23 illustrated in FIG. 5, but a parameter other than the resistance value may be measured. Specifically, a current value or the like may be measured.

また、一つのロットから、ランダムに複数のチップ部品2を耐湿負荷試験し、試験済の全てのチップ部品についての電気抵抗値が所定値以下であれば、同一ロットの全チップ部品をOKと判断しても良い。また、所定個数以上、電気抵抗値が所定値以下の結果が出たチップ部品2が存在したら、同一ロットについて再試験を行っても良い。   In addition, a plurality of chip parts 2 are randomly tested from one lot in a moisture resistance load test, and if the electrical resistance values of all the tested chip parts are below a predetermined value, all chip parts in the same lot are determined to be OK. You may do it. Further, if there is a chip part 2 that has a predetermined number or more and an electrical resistance value of a predetermined value or less, the same lot may be retested.

また、上述した試験を行った後に、同一ロットの別チップ部品を用いて、図6(B)に示す試験用基板に実装するチップ部品2の方向を異ならせて試験を行ってもよい。すなわち、チップ部品2の長さL方向と、図6(B)に示すY軸方向とが一致するようにして試験を行っても良い。この場合に、チップ部品2の方向による試験の順は、逆でも良い。   In addition, after the above-described test is performed, the test may be performed by using different chip components in the same lot and changing the direction of the chip component 2 mounted on the test substrate shown in FIG. 6B. That is, the test may be performed so that the length L direction of the chip component 2 and the Y-axis direction shown in FIG. In this case, the test order according to the direction of the chip component 2 may be reversed.

以下、本発明を、さらに詳細な実施例に基づき説明するが、本発明は、これら実施例に限定されない。
実施例1
チップ部品2のサイズは、幅W=0.8mm、長さL=1.6mm、高さT=0.6mmのものを使用した。図1に示す複数の端子電極31〜38の材質は、Cuペースト焼付層/Niめっき層/Snめっき層であるものを使用した。図2に示す誘電体層12aの材質は、チタン酸バリウムを主成分とし、各誘電体層12aのZ軸方向における厚みは、2.0μmとした。
Hereinafter, although this invention is demonstrated based on a more detailed Example, this invention is not limited to these Examples.
Example 1
As the size of the chip component 2, a chip having a width W = 0.8 mm, a length L = 1.6 mm, and a height T = 0.6 mm was used. The material of the plurality of terminal electrodes 31 to 38 shown in FIG. 1 is a Cu paste baking layer / Ni plating layer / Sn plating layer. The material of the dielectric layer 12a shown in FIG. 2 is mainly composed of barium titanate, and the thickness of each dielectric layer 12a in the Z-axis direction is 2.0 μm.

上記のチップ部品2を、同一ロットからランダムに25個選択し、図6に示す試験用基板4のパッド部14にはんだ付けにより実装した。はんだとしては、Sn−Ag3−Cu0.5を使用した。試験用基板4は、FR−4のガラス布基材エポキシ樹脂製のものを使用した。試験用基板4のサイズは、図6(B)に示すX軸方向の幅40mm、Y軸方向の長さ100mm、厚さ1.6mmのものを使用した。図6(B)に示す距離L1=25mm、距離L2=5mmとした。   Twenty-five chip components 2 described above were randomly selected from the same lot and mounted on the pad portion 14 of the test substrate 4 shown in FIG. 6 by soldering. As the solder, Sn-Ag3-Cu0.5 was used. The test substrate 4 made of FR-4 glass cloth base epoxy resin was used. The size of the test substrate 4 was 40 mm in the X-axis direction, 100 mm in the Y-axis direction, and 1.6 mm in thickness as shown in FIG. The distance L1 = 25 mm and the distance L2 = 5 mm shown in FIG.

上記の試験用基板4を、図5に示す治具24に配置し、加圧部20で試験用基板4を加圧した。図5に示すたわみ量f=1mmとなるように加圧した。   The test substrate 4 was placed on the jig 24 shown in FIG. 5, and the test substrate 4 was pressurized by the pressure unit 20. The pressure was applied so that the deflection amount f = 1 mm shown in FIG.

上記の状態にて、80時間、加湿試験を行った。加湿試験の条件は、耐湿負荷試験機22内の相対湿度が95%RHであり、温度を121度とした。   In the above state, a humidification test was performed for 80 hours. The conditions of the humidification test were such that the relative humidity in the moisture resistance load tester 22 was 95% RH and the temperature was 121 degrees.

80時間経過後に、図5および図6に示す試験端子18Aおよび18Bに3.6Vの電圧を印加し、個々のチップ部品2について、電気抵抗値が1MΩ以下であるか否かの判定を行った。電気抵抗値が1MΩ以下である場合に、チップ部品2は不良品であると判定した。   After 80 hours, a voltage of 3.6 V was applied to the test terminals 18A and 18B shown in FIGS. 5 and 6 to determine whether or not the electrical resistance value of each chip component 2 was 1 MΩ or less. . When the electric resistance value was 1 MΩ or less, the chip component 2 was determined to be defective.

試験に用いたチップ部品の総計25個のうち、不良品の占める割合を、クラック発生率として求めた。その結果を表1に示す。   Of the total 25 chip parts used in the test, the proportion of defective products was determined as the crack occurrence rate. The results are shown in Table 1.

Figure 0005045742
Figure 0005045742

比較例1
図6に示す試験用基板4の加圧を行わない以外は、実施例1と同様にしてチップ部品2を加湿試験した。実施例1と同様にしてチップ部品2の端子間の電気抵抗値の測定を行い、試験に用いたチップ部品の総計25個のうち、不良品の占める割合を、クラック発生率として求めた。
Comparative Example 1
The chip component 2 was humidified in the same manner as in Example 1 except that the test substrate 4 shown in FIG. 6 was not pressurized. The electrical resistance value between the terminals of the chip component 2 was measured in the same manner as in Example 1, and the ratio of defective products out of the total 25 chip components used in the test was determined as the crack occurrence rate.

比較例2
図6に示す試験用基板4の加圧を10秒間のみ行い、加湿試験中は試験用基板4の加圧を行わない以外は、実施例1と同様にしてチップ部品2を加湿試験した。実施例1と同様にしてチップ部品2の端子間の電気抵抗値の測定を行い、試験に用いたチップ部品の総計25個のうち、不良品の占める割合を、クラック発生率として求めた。
Comparative Example 2
The chip component 2 was subjected to a humidification test in the same manner as in Example 1 except that the test substrate 4 shown in FIG. 6 was pressurized only for 10 seconds and that the test substrate 4 was not pressurized during the humidification test. The electrical resistance value between the terminals of the chip component 2 was measured in the same manner as in Example 1, and the ratio of defective products out of the total 25 chip components used in the test was determined as the crack occurrence rate.

表1に示す実験結果より、比較例1および比較例2においてはクラック発生率がそれぞれ0%および4%であるのに対し、実施例1において、36%と高い値を得た。したがって、比較例1および2では検出できないチップ部品2の内部クラックを実施例では有効に検出することが可能であることが判明した。   From the experimental results shown in Table 1, the crack occurrence rates in Comparative Example 1 and Comparative Example 2 were 0% and 4%, respectively, whereas in Example 1, a high value of 36% was obtained. Therefore, it was found that the internal cracks of the chip part 2 that cannot be detected in the comparative examples 1 and 2 can be effectively detected in the example.

2…チップ部品
4…試験用基板
4a…表面
4b…裏面
12…素子本体
16…配線
20…加圧部
22…耐湿評価試験機
31〜38…端子電極
31L〜38L…リード部
2 ... Chip component 4 ... Test substrate 4a ... Front surface 4b ... Back surface 12 ... Element body 16 ... Wiring 20 ... Pressure part 22 ... Moisture resistance evaluation tester 31-38 ... Terminal electrodes 31L-38L ... Lead part

Claims (3)

素子本体の長手方向に沿って複数の端子電極が形成された多端子構造のチップ部品を準備する工程と、
配線が施された試験用基板のパッド部と前記端子電極とを接続する工程と、
加圧部を有する耐湿負荷試験機内に前記試験用基板を配置し、前記試験用基板の裏面から前記加圧部で前記試験用基板を加圧して、前記チップ部品が取付けられた前記試験用基板の表面が突出するように前記試験用基板を撓ませる工程と、
前記試験用基板を撓ませた状態で、前記耐湿負荷試験機を用いて加湿試験を行い、電気的特性の劣化の有無を評価する工程とを有し、
加圧方向から見て、前記加圧部に比較して前記チップ部品が小さく、前記加圧部と前記チップ部品とが重なる位置となるように、前記試験用基板を前記耐湿負荷試験機内に配置し、
前記チップ部品の前記電気的特性の劣化の有無を評価することで、前記チップ部品のリード部が前記端子電極から位置ずれした前記チップ部品を検出する
ことを特徴とするチップ部品の良否判定方法。
Preparing a chip component having a multi-terminal structure in which a plurality of terminal electrodes are formed along the longitudinal direction of the element body ; and
Connecting the pad portion of the test substrate provided with wiring and the terminal electrode;
The test substrate on which the chip component is mounted by placing the test substrate in a moisture-proof load testing machine having a pressurizing unit, pressurizing the test substrate with the pressurizing unit from the back surface of the test substrate. Bending the test substrate so that the surface of the substrate protrudes;
With the test substrate bent, performing a humidification test using the moisture resistance load tester, and evaluating the presence or absence of deterioration of electrical characteristics ,
The test substrate is arranged in the moisture resistant load tester so that the chip part is smaller than the pressurizing part when viewed from the pressurizing direction, and the pressurizing part and the chip part overlap each other. And
A method for determining the quality of a chip component , wherein the chip component in which a lead portion of the chip component is displaced from the terminal electrode is detected by evaluating whether or not the electrical characteristics of the chip component are deteriorated .
前記チップ部品の電気抵抗特性を測定することにより、前記電気的特性の劣化の有無を評価することを特徴とする請求項1に記載のチップ部品の良否判定方法。   2. The chip part quality determination method according to claim 1, wherein presence / absence of deterioration of the electrical characteristics is evaluated by measuring electrical resistance characteristics of the chip parts. 3. 前記試験用基板の前記表面が下向きになるように、前記試験用基板を前記耐湿負荷試験機内に配置することを特徴とする請求項1または2に記載のチップ部品の良否判定方法。 Wherein as the surface of the test substrate faces downward, quality determination method of the chip component according to claim 1 or 2, characterized in placing the test substrate to the humidity load test machine.
JP2009296725A 2009-12-28 2009-12-28 Evaluation method for chip parts Active JP5045742B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009296725A JP5045742B2 (en) 2009-12-28 2009-12-28 Evaluation method for chip parts

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009296725A JP5045742B2 (en) 2009-12-28 2009-12-28 Evaluation method for chip parts

Publications (2)

Publication Number Publication Date
JP2011138854A JP2011138854A (en) 2011-07-14
JP5045742B2 true JP5045742B2 (en) 2012-10-10

Family

ID=44350016

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009296725A Active JP5045742B2 (en) 2009-12-28 2009-12-28 Evaluation method for chip parts

Country Status (1)

Country Link
JP (1) JP5045742B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107068405B (en) * 2017-04-27 2018-03-02 东莞首科电子科技有限公司 A kind of automatic chip mounting all-in-one of chip capacitor
JP7313218B2 (en) * 2019-07-22 2023-07-24 三菱電機株式会社 Multilayer Ceramic Capacitor Crack Detection Method and Multilayer Ceramic Capacitor Crack Detection Device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002323528A (en) * 2001-04-27 2002-11-08 Sony Corp Test method and testing fixture
JP4767001B2 (en) * 2005-11-28 2011-09-07 京セラ株式会社 Electronic components and circuit modules

Also Published As

Publication number Publication date
JP2011138854A (en) 2011-07-14

Similar Documents

Publication Publication Date Title
KR100277382B1 (en) Multilayer electronic components
US8514050B1 (en) Thermistor and method for manufacturing the same
CN108225963B (en) PCB design method based on BGA solder joint reliability test
TWI722244B (en) Electronic parts
JP2001076957A (en) Ceramic electronic component
CN101983004B (en) The graphic structure of pcb board finished product insulating reliability test and method thereof
TW201608244A (en) Test socket
WO2007034921A1 (en) Electrical contact and socket for electrical component
JP5045742B2 (en) Evaluation method for chip parts
JP2002203737A (en) Laminated ceramic electronic parts and its manufacturing method
US7937822B2 (en) Method for connecting tab pattern and lead wire
JP2004347591A (en) Probe card for integrated circuit
KR101064852B1 (en) Needle for probe card
JP4200182B2 (en) Circuit board inspection equipment
JP4757695B2 (en) Chip-type electronic component for inspection and mounting state inspection method
KR101412902B1 (en) Examination apparatus and method for bending strength of electronic parts
Al Ahmar et al. Fracture probability of MLCC in dependence of solder fillet height
KR20220084603A (en) Multilayered capacitor and board for mounting the same
KR100735491B1 (en) Drop test evaluation apparatus for device having external electrodes and drop test evaluation method therefor
JP2008157681A (en) Device for inspecting circuit board
Francisc Study of Ceramic Capacitor technology link to Electro Chemical Migration in Automotive Electronics
JPH06120094A (en) Micro electronic part assembly and checking method thereof
CN211206575U (en) Detection device for electronic chip
JP2014163765A (en) Contactor and inspection jig
US20210293645A1 (en) Ceramic based strain detector

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120619

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120702

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150727

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5045742

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150