JP5041627B2 - EL display device, electronic equipment - Google Patents

EL display device, electronic equipment Download PDF

Info

Publication number
JP5041627B2
JP5041627B2 JP2001140333A JP2001140333A JP5041627B2 JP 5041627 B2 JP5041627 B2 JP 5041627B2 JP 2001140333 A JP2001140333 A JP 2001140333A JP 2001140333 A JP2001140333 A JP 2001140333A JP 5041627 B2 JP5041627 B2 JP 5041627B2
Authority
JP
Japan
Prior art keywords
display device
tft
pixel
transistor
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001140333A
Other languages
Japanese (ja)
Other versions
JP2002032035A5 (en
JP2002032035A (en
Inventor
潤 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001140333A priority Critical patent/JP5041627B2/en
Publication of JP2002032035A publication Critical patent/JP2002032035A/en
Publication of JP2002032035A5 publication Critical patent/JP2002032035A5/ja
Application granted granted Critical
Publication of JP5041627B2 publication Critical patent/JP5041627B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Thin Film Transistor (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、EL(エレクトロルミネッセンス)素子を基板上に作り込んで形成された電子ディスプレイ(電気光学装置)に関する。特に半導体素子(半導体薄膜を用いた素子)を用いた表示装置に関する。またEL表示装置を表示部に用いた電子機器に関する。また、EL表示装置の検査方法に関する。
【0002】
なお、本明細書中において、EL素子とは、一重項励起子からの発光(蛍光)を利用するものと、三重項励起子からの発光(燐光)を利用するものの両方を示すものとする。
【0003】
【従来の技術】
近年、基板上に薄膜トランジスタ(以下、TFTと表記する)を形成する技術が大幅に進歩し、アクティブマトリクス型表示装置への応用開発が進められている。特に、ポリシリコン膜を用いたTFTは、従来のアモルファスシリコン膜を用いたTFTよりも電界効果移動度(モビリティともいう)が高いので、高速動作が可能である。そのため、従来、基板外の駆動回路で行っていた画素の制御を、画素と同一の基板上に形成した駆動回路で行うことが可能となっている。
【0004】
このようなアクティブマトリクス型表示装置は、同一基板上に様々な回路や素子を作り込むことで製造コストの低減、表示装置の小型化、歩留まりの上昇、スループットの低減など、様々な利点が得られる。
【0005】
そしてさらに、自発光型素子としてEL素子を有した、アクティブマトリクス型のEL表示装置の研究が活発化している。EL表示装置は有機ELディスプレイ(OELD:Organic EL Display)又は有機ライトエミッティングダイオード(OLED:Organic Light Emitting Diode)とも呼ばれている。
【0006】
EL表示装置は、液晶表示装置と異なり自発光型である。EL素子は、一対の電極(陽極と陰極)間にEL層が挟まれた構造となっているが、EL層は通常、積層構造となっている。代表的には、コダック・イーストマン・カンパニーのTangらが提案した「正孔輸送層/発光層/電子輸送層」という積層構造が挙げられる。この構造は非常に発光効率が高く、現在、研究開発が進められているEL表示装置は、ほとんどこの構造を採用している。
【0007】
また他にも、陽極上に正孔注入層/正孔輸送層/発光層/電子輸送層、または正孔注入層/正孔輸送層/発光層/電子輸送層/電子注入層の順に積層する構造でも良い。発光層に対して蛍光性色素等をドーピングしても良い。
【0008】
本明細書において、陰極と陽極の間に設けられる全ての層を総称してEL層と呼ぶ。よって上述した正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等は、全てEL層に含まれる。
【0009】
そして、上記構造でなるEL層に一対の電極から所定の電圧をかけ、それにより発光層においてキャリアの再結合が起こって発光する。なお本明細書においてEL素子が発光することを、EL素子が駆動すると呼ぶ。また、本明細書中では、陽極、EL層及び陰極で形成される発光素子をEL素子と呼ぶ。
【0010】
EL表示装置の駆動方法として、アナログ方式の駆動方法(アナログ駆動)が挙げられる。EL表示装置のアナログ駆動について、図10及び図11を用いて説明する。
【0011】
図10にアナログ駆動のEL表示装置の画素部の構造を示す。ゲート信号線駆動回路からの選択信号を入力するゲート信号線(G1〜Gy)は、各画素が有するスイッチング用TFT1801のゲート電極に接続されている。また各画素の有するスイッチング用TFT1801のソース領域とドレイン領域は、一方がアナログのビデオ信号を入力するソース信号線(データ信号線ともいう)(S1〜Sx)に、もう一方が各画素が有する駆動用TFT1804のゲート電極及び各画素が有するコンデンサ1808にそれぞれ接続されている。
【0012】
各画素が有する駆動用TFT1804のソース領域とドレイン領域は、一方は電源供給線(V1〜Vx)に、もう一方はEL素子1806に接続されている。電源供給線(V1〜Vx)の電位を電源電位と呼ぶ。また電源供給線(V1〜Vx)は、各画素が有するコンデンサ1808に接続されている。
【0013】
EL素子1806は陽極と、陰極と、陽極と陰極との間に設けられたEL層とを有する。EL素子1806の陽極が駆動用TFT1804のソース領域またはドレイン領域と接続している場合、EL素子1806の陽極が画素電極、陰極が対向電極となる。逆にEL素子1806の陰極が駆動用TFT1804のソース領域またはドレイン領域と接続している場合、EL素子1806の陽極が対向電極、陰極が画素電極となる。
【0014】
なお本明細書において、対向電極の電位を対向電位と呼ぶ。なお対向電極に対向電位を与える電源を対向電源と呼ぶ。画素電極の電位と対向電極の電位の電位差がEL駆動電圧であり、このEL駆動電圧がEL層にかかる。
【0015】
図10で示したEL表示装置を、アナログ方式で駆動させた場合のタイミングチャートを図11に示す。1つのゲート信号線が選択されてから、その次に別のゲート信号線が選択されるまでの期間を1ライン期間(L)と呼ぶ。また1つの画像が表示されてから次の画像が表示されるまでの期間が1フレーム期間(F)に相当する。図10のEL表示装置の場合、ゲート信号線はy本あるので、1フレーム期間中にy個のライン期間(L1〜Ly)が設けられている。
【0016】
解像度が高くなるにつれて1フレーム期間中のライン期間の数も増え、駆動回路を高い周波数で駆動しなければならなくなる。
【0017】
まず電源供給線(V1〜Vx)は一定の電源電位に保たれている。そして対向電極の電位である対向電位も一定の電位に保たれている。対向電位は、EL素子1806が発光する程度に電源電位との間に電位差を有している。
【0018】
第1のライン期間(L1)において、ゲート信号線G1にはゲート信号線駆動回路からの選択信号が入力される。そして、ソース信号線(S1〜Sx)に順にアナログのビデオ信号が入力される。ゲート信号線G1に接続された全てのスイッチング用TFT1801はオンの状態になるので、ソース信号線に入力されたアナログのビデオ信号は、スイッチング用TFT1801を介して駆動用TFT1804のゲート電極に入力される。
【0019】
ここでは、スイッチング用TFT1801及び駆動用TFT1804は、どちらもnチャネル型TFTを用いた場合のタイミングチャートを例に説明するが、スイッチング用TFT及び駆動用TFTは、nチャネル型TFTでもpチャネル型TFTでもどちらでもよい。
【0020】
なお、本明細書中において、TFTがオンの状態になるとは、TFTのゲート電圧が変化し、そのソース・ドレイン間が導通する状態を示すものとする。
【0021】
駆動用TFT1804のチャネル形成領域を流れる電流の量は、そのゲート電極に入力される信号の電位の高さ(電圧)によって制御される。よって、EL素子1806の画素電極にかかる電位は、駆動用TFT1804のゲート電極に入力されたアナログのビデオ信号の電位の高さによって決まる。そしてEL素子1806はアナログのビデオ信号の電位に制御されて発光を行う。
【0022】
上述した動作を繰り返し、ソース信号線(S1〜Sx)へのアナログのビデオ信号の入力が終了すると、第1のライン期間(L1)が終了する。なお、ソース信号線(S1〜Sx)へのアナログのビデオ信号の入力が終了するまでの期間と水平帰線期間とを合わせて1つのライン期間としても良い。そして次に第2のライン期間(L2)となりゲート信号線G2に選択信号が入力される。そして第1のライン期間(L1)と同様にソース信号線(S1〜Sx)に順にアナログのビデオ信号が入力される。
【0023】
そして全てのゲート信号線(G1〜Gy)に選択信号が入力されると、全てのライン期間(L1〜Ly)が終了する。全てのライン期間(L1〜Ly)が終了すると、1フレーム期間が終了する。1フレーム期間中において全ての画素が表示を行い、1つの画像が形成される。なお、全てのライン期間(L1〜Ly)と垂直帰線期間とを合わせて1フレーム期間としても良い。
【0024】
以上のように、アナログのビデオ信号によってEL素子1806の発光量が制御され、その発光量の制御によって階調表示がなされる。この方式はいわゆるアナログ階調と呼ばれる駆動方式であり、ソース信号線に入力されるアナログのビデオ信号の電位の変化で階調表示が行われる。
【0025】
【発明が解決しようとする課題】
従来のEL表示装置は、図10に示すように、画素部の駆動用TFT1804のドレイン領域は、EL素子1806に接続されているのみであった。
【0026】
ここで、画素TFT(スイッチング用TFT及び駆動用TFT)や、駆動回路(ソース信号線駆動回路及びゲート信号線駆動回路)を構成するTFTが、絶縁表面を有する基板上に形成され、その後、EL材料を成膜して、駆動用TFTとEL素子とが電気的に接続される。本明細書中では、このEL材料を成膜する前までの工程を、TFT工程と呼ぶことにする。
【0027】
よって、従来の表示装置においては、EL材料を成膜する前において、駆動用TFTのドレイン領域は回路上、オープン状態となっている。画素TFTが正常に動作するかどうかは、EL材料を成膜し、表示装置を完成させ、点灯検査を行うことによって初めて判断することが可能となる。そのため、画素TFTに異常があり、正常な表示ができないようなものが発生したとしても、最終工程までは検出ができずに、工程の無駄を発生させていた。
【0028】
以上に述べたように、従来のEL表示装置では、EL材料成膜の前工程において、画素TFTの動作確認ができず、不要な製造コストを発生させていた。
【0029】
本発明は、上記問題点を鑑みてなされたものであり、EL材料の成膜前に画素TFTの動作確認ができるようなアクティブマトリクス型のEL表示装置を提供することを課題とする。
【0030】
【課題を解決するための手段】
本発明者は、以上のような問題点を解決するため、EL材料を成膜する前に、駆動用TFT、スイッチング用TFTに問題が無いかどうかを検査し、問題のあったTFTを有する基板(以下、不良品と表記する)が、EL材料成膜工程に進まないようにして、製造ラインの無駄を削減することを考えた。
【0031】
以下に、本発明のEL表示装置の構成について記載する。
【0032】
本発明によって、
絶縁基板上に、複数のソース信号線と、複数のゲート信号線と、複数の電源供給線と、複数のスイッチング用薄膜トランジスタと、複数の駆動用薄膜トランジスタとを有するEL表示装置において、
一端を前記駆動用薄膜トランジスタのドレイン領域に接続し、他の一端を前記ゲート信号線に接続した検査容量を有し、
前記電源供給線はスイッチを介して、前記絶縁基板の外部に引き出していることを特徴とするEL表示装置が提供される。
【0033】
前記スイッチは、前記複数の電源供給線毎に配置され、
前記スイッチを順次駆動する駆動回路を、前記絶縁基板上に有することを特徴とするEL表示装置であってもよい。
【0034】
前記スイッチを順次駆動する前記駆動回路は、前記ソース信号線駆動回路と一部を共有していることを特徴としたEL表示装置であってもよい。
【0035】
前記検査容量は、0.05pF〜1pFの値をとることを特徴とするEL表示装置であってもよい。
【0036】
本発明によって、
絶縁基板上に、複数のソース信号線と、複数のゲート信号線と、複数の電源供給線と、複数のスイッチング用薄膜トランジスタと、複数の駆動用薄膜トランジスタと、前記駆動用薄膜トランジスタのドレイン領域に接続した検査容量とを有するEL表示装置の検査方法において、
前記駆動用薄膜トランジスタを動作させ、前記検査容量を一定電位に充電する手順と、
前記駆動用薄膜トランジスタをオフさせた後、前記電源供給線の電位を前記検査容量とは異なる電位に設定する手順と、
前記検査容量に充電された電荷を、画素毎に、前記電源供給線を介して外部に引き出し、電位変動を検出する手順とを有するEL表示装置の検査方法が提供される。
【0037】
前記表示装置を用いることを特徴とするコンピュータ、ビデオカメラ、ヘッドマウントディスプレイ、画像再生装置、携帯情報端末であってもよい。
【0038】
【発明の実施の形態】
以下に、本発明のEL表示装置の構造及びその検査方法について説明する。
【0039】
図1に、本発明の第一の実施形態を示す。図1は、本発明の表示装置の画素部の構成図である。
【0040】
電源供給線V1〜Vx、ソース信号線S1〜Sx、ゲート信号線G1〜Gy、スイッチング用TFT9102、駆動用TFT9106、保持容量9107、EL素子9105、検査容量9108によって構成されている。
【0041】
なお、スイッチング用TFT9102は、ダブルゲート構造で示しているが、本発明の表示装置の画素のスイッチング用TFTは、ダブルゲート構造に限らず、シングルゲート構造でも良いし、ダブルゲート以上のマルチゲート構造でも良い。
【0042】
また、駆動用TFT9106は、シングルゲート構造で示しているが、本発明の表示装置の画素の駆動用TFTは、ダブルゲート構造でも良いし、マルチゲート構造でも良い。
【0043】
ここで、駆動用TFT9106のドレイン領域は、EL素子9105だけでなく検査容量9108にも接続されている。この例では、検査容量9108は、駆動用TFT9106のドレイン領域とゲート信号線との間に挿入されているが、本発明の構成はこれに限定されない。前記ドレイン領域と、別の個別配線との間であっても良い。
【0044】
図2は、本発明の表示装置のブロック図である。
【0045】
ソース信号線駆動回路9201、ゲート信号線駆動回路9202、9203、検査用駆動回路9204、スイッチ9205、9206、ソース信号線9207〜9209、ゲート信号線9210〜9212、画素部電源供給線9213、9214、電源供給線引出し端子9215、外付け検査回路9216より構成されている。
【0046】
なお、図2においては、ソース信号線、ゲート信号線、電源供給線及びスイッチは、その一部を代表で示している。実際には、これらは、表示装置を構成する画素に対応する分、形成されている。
【0047】
従来と異なり、検査用駆動回路9204が追加されている。また、検査用駆動回路9204によって制御されているスイッチ9205、9206が、画素部電源供給線9213、9214と、電源供給線引出し端子9215との間に、画素部電源供給線ごとに挿入されている。電源供給線引出し端子は、外付け検査回路9216に接続されている。
【0048】
検査用駆動回路9204は、図2において、独立に配置されているが、ソース信号線駆動回路がアナログ方式の場合、両者を兼用することも可能である。(図示せず)
【0049】
次に、本発明で用いる検査方法について、説明する。
【0050】
なお説明では、図1及び図2を参照する。
【0051】
ここでは、TFT工程が終了した後の、EL材料成膜前の段階の基板の検査を想定するが、表示装置を構成するTFT同士、容量(保持容量、検査容量等)及び抵抗等との結線が終了していれば、この工程の段階に限定されない。
【0052】
ここで、図1においては、EL素子9105を示しているが、以下の検査を行う段階では、まだEL材料は成膜されておらず、EL素子9105は形成されていない。
【0053】
まず、第一の手順として、電源供給線に「Hi」の信号に対応する電圧、例えば10Vを加える。次に、各駆動回路(ソース信号線駆動回路9201及びゲート信号線駆動回路9202、9203)を順次走査し、各画素において、駆動用TFT9106をオンさせて、電源供給線V1〜Vxの電圧10Vを各検査容量9108に書き込む。
【0054】
なお、検査容量は、0.05pF〜1pFの値をとるとする。
【0055】
第二の手順として、以下のことを行う。ソース信号線駆動回路9201、ゲート信号線駆動回路9202、9203を動作させ、画素部の駆動用TFT9106をすべてオフにする。次に電源供給線V1〜Vxの電位を「Lo」の信号に対応する電圧に、例えば0Vに設定する。このときスイッチ9205,9206はオンしたままである。
【0056】
これによって画素部の電源供給線V1〜Vxは0Vになる。
【0057】
第三の手順として、以下のことを行う。
【0058】
図3の示すようなタイミングで、画素のひとつひとつの駆動用TFT9106を動作させていく。
【0059】
図3のタイミングチャートにおいては、スイッチング用TFTをnチャネル型TFTとし、駆動用TFTをpチャネル型TFTとした場合を示しているが、スイッチング用TFT及び駆動用TFTは、pチャネル型TFTでもnチャネル型TFTでもどちらでも良い。
【0060】
ソース信号線S1〜Sxを順に操作する。なお、ここでは、2本のソース信号線S1及びS2に対する操作を代表して図示し説明するが、全てのソース信号線S1〜Sxに対して同様の操作を行う。
【0061】
ソース信号線に「Lo」の信号が入力された画素において、ゲート信号線G1〜Gyに順に「Hi」の信号が入力されると、駆動用TFT9106がオンになる。
【0062】
また、すべての電源供給線V1〜Vxがつながっていると、配線容量が大きすぎ、電圧の検出が困難になる。そのため、電源供給線につながるスイッチは、画素1列ごと個別に、画素TFTの動作をチェックするために必要である。
【0063】
ここで、画素1列とは、同じソース信号線に接続されたスイッチング用TFTを有する画素を示すものとする。
【0064】
ソース信号線S1が選択されている間、ソース信号線S1にそのソース領域が接続されたスイッチング用TFTを有する画素に、電源を供給する電源供給線V1につながるスイッチは、オンの状態となる。なお、その他の画素に対応する電源供給線V2〜Vxにつながるスイッチは、全てオフの状態にある。
【0065】
次に、ソース信号線S2が選択されている間、ソース信号線S2にそのソース領域が接続されたスイッチング用TFTを有する画素に、電源を供給する電源供給線V2につながるスイッチは、オンの状態となる。なお、その他の画素に対応する電源供給線V1、V3〜Vxにつながるスイッチは、全てオフの状態にある。
【0066】
ここで、図3において、T1及びT2は、それぞれ電源供給線V1につながるスイッチ、電源供給線V2につながるスイッチを、オンもしくはオフさせる信号を示す。
【0067】
本実施例では、T1及びT2は、「Hi」の信号が入力されている場合、その電源供給線につながるスイッチはオンの状態となり、「Lo」の信号が入力されている場合は、そのスイッチは、オフの状態となる場合を示している。
【0068】
画素において、駆動用TFT9106がオンすると、検査容量9108に保持されていた電荷は電源供給線V1〜Vxに放電される。この放電によって、電源供給線V1〜Vxには電圧が発生する。
【0069】
この電圧は以下のように与えられる。画素部の電源供給線の配線容量値をC1、電源供給線引出し端子9215までの容量をC2、検査容量をC3とすると、発生する電圧Voutは、式1で与えられる。
【0070】
【式1】
out=10 x C3/(C1+C2+C3)
【0071】
C1=C2=10pF、C3=0.1pFとすると、電圧Voutは0.05Vとなる。
【0072】
この電圧Voutは小さいので、電源線供給線引出し端子9215に、外付けの検査回路9216をつけて検出を行う。
【0073】
画素TFTに不良があれば、充電または放電ができないので、電圧Voutは発生しない。
【0074】
図3に示すタイミングチャートにおいて、電源供給線引き出し端子9215には、電圧Voutが画素を選択するごとに発生するが、画素TFTに異常があれば9301のように電圧信号の欠落がみられ、欠陥が発生しているのがわかる。
【0075】
このようにして、すべての画素を順次選択することによって、画素TFTの検査が可能となる。
【0076】
【実施例】
以下に、本発明の実施例を説明する。
【0077】
(実施例1)
本実施例では、本発明の表示装置の検査用駆動回路の構成例を示す。
【0078】
図4において、検査用駆動回路は、DFF9401から構成されるシフトレジスタ9402と、NAND回路9403、9404、9405、インバータより構成されるバッファ回路9406、9407、9408より成り立っている。
【0079】
なお、図4では、検査用駆動回路の3本の電源供給線に対応する部分のみを示しているが、実際には、検査用駆動回路は、全ての電源供給線に対応する回路によって構成されてる。
【0080】
バッファ回路路9406、9407、9408の出力9409、9410、9411には、図2に示したスイッチ9205、9206等が接続され、画素部電源供給線と、電源供給線引出し端子を接続する。
【0081】
シフトレジスタ9402の入力端子9400に「Hi」の電圧を入力すれば、端子9409〜9411の出力は全て「Hi」に対応する信号になり、すべてのスイッチをオンとすることができる。
【0082】
(実施例2)
本実施例では、本発明の表示装置の外付け検査回路の構成例を示す。
【0083】
図5において、外付け検査回路9501は、接続を切り換えるスイッチ9502、信号検出を行うアンプ9505、電圧源9503、抵抗9504等によって、構成されている。
【0084】
スイッチ9502において、「Hi」の信号に対応する電圧、10Vの電圧源9503もしくは、「Lo」の信号に対応する電圧、0Vの電圧源9508もしくは、信号を増幅するアンプ9505との、3つの入力端子の接続が選択される。
【0085】
なお、電圧源9503、9508の電圧は、上記の値に限定されず、必要に応じて最適化を図ることは可能である。
【0086】
検査を行う表示装置の基板の電源供給線引き出し端子を、入力9507に接続し、実施の形態において示した手順によって検査を行う。検査の判断はアンプ9505の出力9506をモニターして行う。
【0087】
ここで用いるアンプ9505は、10倍から1000倍程度の電圧利得を持ち、電源供給線に発生する検出信号を増幅して検知する。アンプの利得は100倍程度が望ましい。
【0088】
本実施例は、実施例1と自由に組み合わせて実施することが可能である。
【0089】
(実施例3)
本発明において、駆動用TFT108はnチャネル型TFTでもpチャネル型TFTでもどちらでも用いることが可能であるが、EL素子110の陽極が画素電極で陰極が対向電極の場合、駆動用TFT108はpチャネル型TFTであることが好ましい。また逆にEL素子110の陽極が対向電極で陰極が画素電極の場合、駆動用TFT108はnチャネル型TFTであることが好ましい。
【0090】
本実施例は、実施例1〜実施例2のいずれともと自由に組み合わせて実施することが可能である。
【0091】
(実施例4)
本実施例では、本発明を用いてEL表示装置を作製した例について説明する。
【0092】
図6(A)は本発明を用いたEL表示装置の上面図である。図6(A)において、4010は基板、4011は画素部、4012はソース信号線駆動回路、4013a、4013bはゲート信号線駆動回路であり、それぞれの駆動回路は配線4014a、4014b、4015、4016を経てFPC4017に至り、外部機器へと接続される。
【0093】
なお、本実施例では、検査用駆動回路をソース信号線駆動回路4012で兼用している例を示すが、本発明はこの構成に限定されない。検査用駆動回路をソース信号線駆動回路とは別に設けても良い。
【0094】
ここで、少なくとも画素部、好ましくは駆動回路及び画素部を囲むようにしてカバー材6000、シーリング材(ハウジング材ともいう)7000、密封材(第2のシーリング材)7001が設けられている。
【0095】
また、図6(B)は、本実施例のEL表示装置の断面構造であり、基板4010、下地膜4021の上に駆動回路用TFT(但し、ここではnチャネル型TFTとpチャネル型TFTを組み合わせたCMOS回路を図示している。)4022及び画素部用TFT4023(但し、ここではEL素子への電流を制御する駆動用TFTだけ図示している。)が形成されている。これらのTFTは公知の構造(トップゲート構造またはボトムゲート構造)を用いれば良い。
【0096】
なお、図6(B)においては、駆動用TFTのドレイン電極に接続された検査容量等も図示していない。
【0097】
駆動回路用TFT4022、画素部用TFT4023が完成したら、樹脂材料でなる層間絶縁膜(平坦化膜)4026の上に画素部用TFT4023のドレインと電気的に接続する透明導電膜でなる画素電極4027を形成する。透明導電膜としては、酸化インジウムと酸化スズとの化合物(ITOと呼ばれる)または酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、画素電極4027を形成したら、絶縁膜4028を形成し、画素電極4027上に開口部を形成する。
【0098】
次に、EL層4029を形成する。EL層4029は公知のEL材料(正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層)を自由に組み合わせて積層構造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、EL材料には、低分子系材料と高分子系(ポリマー系)材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。
【0099】
本実施例では、シャドーマスクを用いて蒸着法によりEL層4029を形成する。シャドーマスクを用いて画素毎に波長の異なる発光が可能な発光層(赤色発光層、緑色発光層及び青色発光層)を形成することで、カラー表示が可能となる。その他にも、色変換層(CCM)とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。勿論、単色発光のEL表示装置とすることもできる。
【0100】
EL層4029を形成したら、その上に陰極4030を形成する。陰極4030とEL層4029の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中でEL層4029と陰極4030を連続成膜するか、EL層4029を不活性雰囲気で形成し、大気解放しないで陰極4030を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式(クラスターツール方式)の成膜装置を用いることで上述のような成膜を可能とする。
【0101】
なお、本実施例では陰極4030として、LiF(フッ化リチウム)膜とAl(アルミニウム)膜の積層構造を用いる。具体的にはEL層4029上に蒸着法で1nm厚のLiF(フッ化リチウム)膜を形成し、その上に300nm厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるMgAg電極を用いても良い。そして陰極4030は4031で示される領域において配線4016に接続される。配線4016は陰極4030に所定の電圧を与えるための電源線であり、導電性ペースト材料4032を介してFPC4017に接続される。
【0102】
4031に示された領域において陰極4030と配線4016とを電気的に接続するために、層間絶縁膜4026及び絶縁膜4028に、コンタクトホールを形成する必要がある。これらは層間絶縁膜4026のエッチング時(画素電極用コンタクトホールの形成時)や絶縁膜4028のエッチング時(EL層形成前の開口部の形成時)に形成しておけば良い。また、絶縁膜4028をエッチングする際に、層間絶縁膜4026まで一括でエッチングしても良い。この場合、層間絶縁膜4026と絶縁膜4028が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。
【0103】
このようにして形成されたEL素子の表面を覆って、パッシベーション膜6003、充填材6004、カバー材6000が形成される。
【0104】
さらに、EL素子部を囲むようにして、カバー材6000と基板4010の内側にシーリング材7000が設けられ、さらにシーリング材7000の外側には密封材(第2のシーリング材)7001が形成される。
【0105】
このとき、この充填材6004は、カバー材6000を接着するための接着剤としても機能する。充填材6004としては、PVC(ポリビニルクロライド)、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)またはEVA(エチレンビニルアセテート)を用いることができる。この充填材6004の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。
【0106】
また、充填材6004の中にスペーサーを含有させてもよい。このとき、スペーサーをBaOなどからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。
【0107】
スペーサーを設けた場合、パッシベーション膜6003はスペーサー圧を緩和することができる。また、パッシベーション膜6003とは別に、スペーサー圧を緩和する樹脂膜などを設けてもよい。
【0108】
また、カバー材6000としては、ガラス板、アルミニウム板、ステンレス板、FRP(Fiberglass−Reinforced Plastics)板、PVF(ポリビニルフルオライド)フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材6004としてPVBやEVAを用いる場合、数十μmのアルミニウムホイルをPVFフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。
【0109】
但し、EL素子からの発光方向(光の放射方向)によっては、カバー材6000が透光性を有する必要がある。
【0110】
また、配線4016は、シーリング材7000および密封材7001と基板4010との隙間を通って、FPC4017に電気的に接続される。なお、ここでは配線4016について説明したが、他の配線4014a、4014b、4015も同様にして、シーリング材7000および密封材7001と基板4010との隙間を通ってFPC4017に電気的に接続される。
【0111】
なお本実施例では、充填材6004を設けてからカバー材6000を接着し、充填材6004の側面(露呈面)を覆うようにシーリング材7000を取り付けているが、カバー材6000及びシーリング材7000を取り付けてから、充填材6004を設けても良い。この場合、基板4010、カバー材6000及びシーリング材7000で形成されている空隙に通じる充填材の注入口を設ける。そして前記空隙を真空状態(10-2Torr以下)にし、充填材の入っている水槽に注入口を浸してから、空隙の外の気圧を空隙の中の気圧よりも高くして、充填材を空隙の中に充填する。
【0112】
本実施例は、実施例1〜実施例3のいずれとも自由に組み合わせて実施することが可能である。
【0113】
(実施例5)
本実施例では、駆動を、従来例において説明したアナログ階調ではなく、デジタル時間階調にしたときの、ソース信号側駆動回路の構成について説明する。
【0114】
図7に本実施例で用いられるソース信号側駆動回路の一例を回路図で示す。
【0115】
なお、本発明においては、駆動方法は、アナログ階調、デジタル時間階調、デジタル面積階調などいずれにおいても適応が可能である。また、それらの階調方式を組み合わせた方式についても可能である。
【0116】
図7において、シフトレジスタ801、ラッチ(A)(802)、ラッチ(B)(803)、が図に示すように配置されている。
【0117】
なお本実施例では、1組のラッチ(A)(802)と1組のラッチ(B)(803)が、4本のソース信号線S_a〜S_dへの出力に対応している。そのため、外部より入力されるデジタル映像信号の入力線VDは4本あり、ソース信号線S_a〜S_dに入力される信号がそれぞれ入力されている。
【0118】
また本実施例では、信号が有する電圧の振幅の幅を変えるレベルシフタを設けなかったが、設計者が適宜設けるようにしても良い。
【0119】
クロック信号CLK、CLKの極性が反転したクロック信号CLKB、スタートパルス信号SP、駆動方向切り替え信号SL/Rはそれぞれ図に示した配線からシフトレジスタ801に入力される。また外部から入力されるデジタルデータ信号VDは図に示した配線からラッチ(A)(802)に入力される。ラッチ信号S_LAT、S_LATの極性が反転した信号S_LATbはそれぞれ図に示した配線からラッチ(B)(803)に入力される。
【0120】
ラッチ(A)(802)の詳しい構成について、ソース信号線S_aに対応するラッチ(A)(802)の一部804を例にとって説明する。ラッチ(A)(802)の一部804は、2つのクロックドインバータと、2つのインバータとを有している。
【0121】
ラッチ(A)(802)の一部804の上面図を図8に示す。831a、831bはそれぞれ、ラッチ(A)(802)の一部804が有するインバータの1つを形成するTFTの活性層であり、836は該インバータの1つを形成するTFTの共通のゲート電極である。また832a、832bはそれぞれ、ラッチ(A)(802)の一部804が有するもう1つのインバータを形成するTFTの活性層であり、837a、837bは活性層832a、832b上にそれぞれ設けられたゲート電極である。なおゲート電極837a、837bは電気的に接続されている。
【0122】
833a、833bはそれぞれ、ラッチ(A)(802)の一部804が有するクロックドインバータの1つを形成するTFTの活性層である。活性層833a上にはゲート電極838a、838bが設けられており、ダブルゲート構造となっている。また活性層833b上にはゲート電極838b、839が設けられており、ダブルゲート構造となっている。
【0123】
834a、834bはそれぞれ、ラッチ(A)(802)の一部804が有するもう1つのクロックドインバータを形成するTFTの活性層である。活性層834a上にはゲート電極839、840が設けられており、ダブルゲート構造となっている。また活性層834b上にはゲート電極840、841が設けられており、ダブルゲート構造となっている。
【0124】
本実施例は、実施例1〜実施例4のいずれとも自由に組み合わせて実施することが可能である。
【0125】
(実施例6)
本発明のEL表示装置において、EL素子が有するEL層に用いられる材料は、有機EL材料に限定されず、無機EL材料を用いても実施できる。但し、現在の無機EL材料は非常に駆動電圧が高いため、そのような駆動電圧に耐えうる耐圧特性を有するTFTを用いなければならない。
【0126】
または、将来的にさらに駆動電圧の低い無機EL材料が開発されれば、本発明に適用することは可能である。
【0127】
本実施例は、実施例1〜実施例5のいずれとも自由に組み合わせて実施することが可能である。
【0128】
(実施例7)
本発明を用いて形成された電子ディスプレイ、特にEL表示装置は様々な電子機器に用いることができる。以下に、本発明を用いて形成された電子ディスプレイを表示媒体として組み込んだ電子機器について説明する。
【0129】
その様な電子機器としては、ビデオカメラ、テレビ受像機、デジタルカメラ、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、ゲーム機、電話機、カーナビゲーション、パーソナルコンピュータ、画像再生装置、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)などが挙げられる。それらの一例を図9に示す。
【0130】
図9(A)はパーソナルコンピュータであり、本体2001、筐体2002、表示部2003、キーボード2004等を含む。本発明のEL表示装置はパーソナルコンピュータの表示部2003に用いることができる。
【0131】
図9(B)はビデオカメラであり、本体2101、表示部2102、音声入力部2103、操作スイッチ2104、バッテリー2105、受像部2106等を含む。本発明のEL表示装置はビデオカメラの表示部2102に用いることができる。
【0132】
図9(C)はヘッドマウントディスプレイの一部(右片側)であり、本体2301、信号ケーブル2302、頭部固定バンド2303、表示モニタ2304、光学系2305、表示部2306等を含む。本発明のEL表示装置はヘッドマウントディスプレイの表示部2306に用いることができる。
【0133】
図9(D)は記録媒体を備えた画像再生装置(具体的にはDVD再生装置)であり、本体2401、記録媒体(CD、LDまたはDVD等)2402、操作スイッチ2403、表示部(a)2404、表示部(b)2405等を含む。表示部(a)は主として画像情報を表示し、表示部(b)は主として文字情報を表示するが、本発明のEL表示装置は記録媒体を備えた画像再生装置の表示部(a)、(b)に用いることができる。なお、記録媒体を備えた画像再生装置としては、CD再生装置、ゲーム機器などに本発明を用いることができる。
【0134】
図9(E)は携帯型(モバイル)コンピュータであり、本体2501、カメラ部2502、受像部2503、操作スイッチ2504、表示部2505等を含む。本発明のEL表示装置は携帯型(モバイル)コンピュータの表示部2505に用いることができる。
【0135】
また、将来的にEL材料の発光輝度が高くなれば、フロント型若しくはリア型のプロジェクターに用いることも可能となる。
【0136】
本実施例の電子機器は、実施例1〜6のどのような組み合わせからなる構成を用いても実現することができる。
【0137】
(実施例8)
図12は携帯電話にEL表示装置を使用した例である。
【0138】
携帯電話は、筐体A1201と筐体B1202とアンテナ1205とによって構成され、筐体A1201の表面A1203には、表示部1200とマイク1209が形成され、筐体B1202の表面B1204には、スピーカー1206と操作キー1207と電源スイッチ1208等が形成されている。
【0139】
本発明のEL表示装置は、携帯電話の表示部1200に用いることができる。
【0140】
なお、スピーカー1206、操作キー1207、表示部1200、マイク1209、電源スイッチ1208は、上記配置に限らず、筐体A1201、筐体B1202のいずれの部分にも形成することができる。
【0141】
図12では、携帯電話を、2つの筐体部分(筐体A1201及び筐体B1202)より構成し、その一辺をちょうつがい(図示せず)にて接続している。このちょうつがいを閉じることによって、筐体A1201の表面A1203と、筐体B1202の表面B1204とを重ねることができる。なお、筐体A1201の表面A1203と筐体B1202の表面B1204とを重ねることを、二つ折りにするということにする。
【0142】
また、この携帯電話の例では、図13に示すような使用法が可能である。すなわち、スピーカー1206とマイク1209を別の筐体部分に配置し、その表面A1203と表面B1204との角度を変更することによって、耳1211の近くにスピーカー1206を置き、口元1212にマイク1209を置くことが可能となる。このような構成にすることによって、他人に通話中の口元1212を見られないという利点がある。また、口元1212とマイク1209が近くになるため、雑音の影響が少なくなり、良好な通話が可能となる、さらには、電話機内のノイズフィルタを削減できるなどの効果がある。また、操作キー1207の数を増やせば、携帯情報端末としても使用できる。
【0143】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例1〜6のどのような組み合わせからなる構成を用いても実現することができる。
【0144】
【発明の効果】
上記構成によって、EL層を成膜するまえに画素部TFTの検査が可能な表示装置を提供することができる。これにより、不良品をEL材料成膜まえに除去可能であり、製造費用の削減を図ることができる。
【図面の簡単な説明】
【図1】 本発明の表示装置の画素部の回路構成を示す図。
【図2】 本発明の表示装置のブロック図。
【図3】 本発明の表示装置の駆動方法を示すタイミングチャートを示す図。
【図4】 本発明の表示装置の検査用駆動回路の実施例を示す図。
【図5】 本発明の表示装置の外付け検査回路の実施例を示す図。
【図6】 本発明の表示装置の上面図及び断面図。
【図7】 本発明で表示装置のソース信号側駆動回路の回路図。
【図8】 本発明で表示装置のラッチの上面図。
【図9】 本発明の表示装置を用いた電子機器を示す図。
【図10】 従来の表示装置の画素部の回路図。
【図11】 表示装置のアナログ駆動方法を示すタイミングチャートを示す図。
【図12】 本発明を用いた携帯電話を示す図。
【図13】 本発明を用いた携帯電話の使用法を示す図。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an electronic display (electro-optical device) formed by forming an EL (electroluminescence) element on a substrate. In particular, the present invention relates to a display device using a semiconductor element (an element using a semiconductor thin film). The present invention also relates to an electronic device using an EL display device for a display portion. The present invention also relates to an inspection method for an EL display device.
[0002]
Note that in this specification, an EL element refers to both an element that uses light emission (fluorescence) from a singlet exciton and an element that uses light emission (phosphorescence) from a triplet exciton.
[0003]
[Prior art]
In recent years, a technique for forming a thin film transistor (hereinafter referred to as TFT) on a substrate has greatly advanced, and application development to an active matrix display device has been advanced. In particular, a TFT using a polysilicon film has higher field effect mobility (also referred to as mobility) than a conventional TFT using an amorphous silicon film, and thus can operate at high speed. For this reason, it is possible to control a pixel, which has been conventionally performed by a drive circuit outside the substrate, with a drive circuit formed on the same substrate as the pixel.
[0004]
Such an active matrix display device has various advantages such as a reduction in manufacturing cost, a reduction in size of the display device, an increase in yield, and a reduction in throughput by forming various circuits and elements on the same substrate. .
[0005]
In addition, active matrix EL display devices having EL elements as self-luminous elements have been actively researched. The EL display device is also called an organic EL display (OELD) or an organic light emitting diode (OLED).
[0006]
Unlike a liquid crystal display device, an EL display device is a self-luminous type. An EL element has a structure in which an EL layer is sandwiched between a pair of electrodes (anode and cathode), and the EL layer usually has a laminated structure. A typical example is a “hole transport layer / light emitting layer / electron transport layer” stacked structure proposed by Tang et al. Of Kodak Eastman Company. This structure has very high luminous efficiency, and most EL display devices currently under research and development employ this structure.
[0007]
In addition, the hole injection layer / hole transport layer / light emitting layer / electron transport layer, or hole injection layer / hole transport layer / light emitting layer / electron transport layer / electron injection layer are laminated in this order on the anode. Structure may be sufficient. You may dope a fluorescent pigment | dye etc. with respect to a light emitting layer.
[0008]
In this specification, all layers provided between the cathode and the anode are collectively referred to as an EL layer. Therefore, the above-described hole injection layer, hole transport layer, light emitting layer, electron transport layer, electron injection layer, and the like are all included in the EL layer.
[0009]
Then, a predetermined voltage is applied to the EL layer having the above structure from the pair of electrodes, whereby recombination of carriers occurs in the light emitting layer to emit light. Note that light emission of an EL element in this specification is referred to as driving of the EL element. In this specification, a light-emitting element formed using an anode, an EL layer, and a cathode is referred to as an EL element.
[0010]
As a driving method of the EL display device, an analog driving method (analog driving) can be given. Analog driving of the EL display device will be described with reference to FIGS.
[0011]
FIG. 10 shows a structure of a pixel portion of an analog drive EL display device. Gate signal lines (G1 to Gy) for inputting selection signals from the gate signal line driver circuit are connected to the gate electrode of the switching TFT 1801 included in each pixel. One of a source region and a drain region of the switching TFT 1801 included in each pixel is a source signal line (also referred to as a data signal line) (S1 to Sx) for inputting an analog video signal, and the other is a driving included in each pixel. The TFT 1804 is connected to a gate electrode and a capacitor 1808 included in each pixel.
[0012]
One of a source region and a drain region of the driving TFT 1804 included in each pixel is connected to a power supply line (V1 to Vx), and the other is connected to an EL element 1806. The potential of the power supply lines (V1 to Vx) is called a power supply potential. The power supply lines (V1 to Vx) are connected to a capacitor 1808 included in each pixel.
[0013]
The EL element 1806 includes an anode, a cathode, and an EL layer provided between the anode and the cathode. In the case where the anode of the EL element 1806 is connected to the source region or the drain region of the driving TFT 1804, the anode of the EL element 1806 serves as a pixel electrode and the cathode serves as a counter electrode. On the other hand, in the case where the cathode of the EL element 1806 is connected to the source region or the drain region of the driving TFT 1804, the anode of the EL element 1806 is a counter electrode and the cathode is a pixel electrode.
[0014]
Note that in this specification, the potential of the counter electrode is referred to as a counter potential. A power source that applies a counter potential to the counter electrode is referred to as a counter power source. A potential difference between the potential of the pixel electrode and the potential of the counter electrode is an EL drive voltage, and this EL drive voltage is applied to the EL layer.
[0015]
FIG. 11 shows a timing chart when the EL display device shown in FIG. 10 is driven in an analog manner. A period from when one gate signal line is selected to when another gate signal line is selected next is referred to as one line period (L). A period from when one image is displayed until the next image is displayed corresponds to one frame period (F). In the EL display device of FIG. 10, since there are y gate signal lines, y line periods (L1 to Ly) are provided in one frame period.
[0016]
As the resolution increases, the number of line periods in one frame period increases, and the drive circuit must be driven at a high frequency.
[0017]
First, the power supply lines (V1 to Vx) are kept at a constant power supply potential. The counter potential, which is the potential of the counter electrode, is also kept constant. The counter potential has a potential difference from the power supply potential to such an extent that the EL element 1806 emits light.
[0018]
In the first line period (L1), a selection signal from the gate signal line driver circuit is input to the gate signal line G1. Then, analog video signals are sequentially input to the source signal lines (S1 to Sx). Since all the switching TFTs 1801 connected to the gate signal line G1 are turned on, the analog video signal input to the source signal line is input to the gate electrode of the driving TFT 1804 via the switching TFT 1801. .
[0019]
Here, the switching TFT 1801 and the driving TFT 1804 will be described using timing charts in the case where both n-channel TFTs are used as an example. However, the switching TFT and the driving TFT may be n-channel TFTs or p-channel TFTs. But either is fine.
[0020]
Note that in this specification, when the TFT is turned on, the gate voltage of the TFT changes and the source and the drain are electrically connected.
[0021]
The amount of current flowing through the channel formation region of the driving TFT 1804 is controlled by the potential level (voltage) of the signal input to the gate electrode. Therefore, the potential applied to the pixel electrode of the EL element 1806 is determined by the height of the potential of the analog video signal input to the gate electrode of the driving TFT 1804. The EL element 1806 emits light by being controlled by the potential of the analog video signal.
[0022]
When the operation described above is repeated and the input of the analog video signal to the source signal lines (S1 to Sx) is finished, the first line period (L1) is finished. The period until the input of the analog video signal to the source signal lines (S1 to Sx) and the horizontal blanking period may be combined into one line period. Then, in the second line period (L2), a selection signal is input to the gate signal line G2. Similarly to the first line period (L1), analog video signals are sequentially input to the source signal lines (S1 to Sx).
[0023]
When selection signals are input to all the gate signal lines (G1 to Gy), all the line periods (L1 to Ly) are finished. When all the line periods (L1 to Ly) end, one frame period ends. All pixels display during one frame period, and one image is formed. All the line periods (L1 to Ly) and the vertical blanking period may be combined to form one frame period.
[0024]
As described above, the light emission amount of the EL element 1806 is controlled by the analog video signal, and gradation display is performed by controlling the light emission amount. This method is a so-called analog gradation driving method, and gradation display is performed by changing the potential of an analog video signal input to a source signal line.
[0025]
[Problems to be solved by the invention]
In the conventional EL display device, as shown in FIG. 10, the drain region of the driving TFT 1804 in the pixel portion is only connected to the EL element 1806.
[0026]
Here, pixel TFTs (switching TFTs and driving TFTs) and TFTs constituting a driving circuit (source signal line driving circuit and gate signal line driving circuit) are formed over a substrate having an insulating surface, and then EL The material is deposited, and the driving TFT and the EL element are electrically connected. In the present specification, a process before forming the EL material is referred to as a TFT process.
[0027]
Therefore, in the conventional display device, the drain region of the driving TFT is in an open state on the circuit before the EL material is deposited. Whether or not the pixel TFT operates normally can be determined only by depositing an EL material, completing a display device, and performing a lighting test. For this reason, even if a pixel TFT has an abnormality and cannot be displayed normally, it cannot be detected until the final process, and the process is wasted.
[0028]
As described above, in the conventional EL display device, the operation of the pixel TFT cannot be confirmed in the pre-process of forming the EL material, and an unnecessary manufacturing cost is generated.
[0029]
The present invention has been made in view of the above problems, and it is an object of the present invention to provide an active matrix EL display device in which operation of a pixel TFT can be confirmed before film formation of an EL material.
[0030]
[Means for Solving the Problems]
In order to solve the above problems, the inventor inspected whether there is no problem in the driving TFT and the switching TFT before forming the EL material, and the substrate having the problematic TFT. (Hereinafter, referred to as a defective product) was considered to reduce the waste of the production line by not proceeding to the EL material film forming process.
[0031]
The configuration of the EL display device of the present invention will be described below.
[0032]
According to the present invention,
In an EL display device having a plurality of source signal lines, a plurality of gate signal lines, a plurality of power supply lines, a plurality of switching thin film transistors, and a plurality of driving thin film transistors on an insulating substrate.
One end is connected to the drain region of the driving thin film transistor, and the other end is connected to the gate signal line.
An EL display device is provided in which the power supply line is drawn out of the insulating substrate through a switch.
[0033]
The switch is disposed for each of the plurality of power supply lines,
The EL display device may include a driving circuit that sequentially drives the switches on the insulating substrate.
[0034]
The EL display device may be characterized in that the driving circuit for sequentially driving the switches shares a part with the source signal line driving circuit.
[0035]
The inspection capacity may be an EL display device having a value of 0.05 pF to 1 pF.
[0036]
According to the present invention,
A plurality of source signal lines, a plurality of gate signal lines, a plurality of power supply lines, a plurality of switching thin film transistors, a plurality of driving thin film transistors, and a drain region of the driving thin film transistor are connected to an insulating substrate. In an inspection method for an EL display device having an inspection capacity,
A procedure for operating the driving thin film transistor and charging the inspection capacitor to a constant potential;
A procedure of setting the potential of the power supply line to a potential different from the inspection capacitance after turning off the driving thin film transistor;
There is provided an inspection method for an EL display device including a procedure for extracting charges charged in the inspection capacitor to the outside via the power supply line for each pixel and detecting a potential variation.
[0037]
A computer, a video camera, a head-mounted display, an image playback device, or a portable information terminal using the display device may be used.
[0038]
DETAILED DESCRIPTION OF THE INVENTION
The structure of the EL display device of the present invention and the inspection method thereof will be described below.
[0039]
FIG. 1 shows a first embodiment of the present invention. FIG. 1 is a configuration diagram of a pixel portion of a display device of the present invention.
[0040]
The power supply lines V1 to Vx, source signal lines S1 to Sx, gate signal lines G1 to Gy, switching TFT 9102, driving TFT 9106, holding capacitor 9107, EL element 9105, and inspection capacitor 9108 are included.
[0041]
Note that the switching TFT 9102 has a double-gate structure; however, the switching TFT of the pixel of the display device of the present invention is not limited to the double-gate structure, and may have a single-gate structure or a multi-gate structure with a double gate or more. But it ’s okay.
[0042]
In addition, although the driving TFT 9106 has a single gate structure, the driving TFT of the pixel of the display device of the present invention may have a double gate structure or a multi-gate structure.
[0043]
Here, the drain region of the driving TFT 9106 is connected not only to the EL element 9105 but also to the inspection capacitor 9108. In this example, the inspection capacitor 9108 is inserted between the drain region of the driving TFT 9106 and the gate signal line, but the structure of the present invention is not limited to this. It may be between the drain region and another individual wiring.
[0044]
FIG. 2 is a block diagram of the display device of the present invention.
[0045]
Source signal line drive circuit 9201, gate signal line drive circuits 9202 and 9203, test drive circuit 9204, switches 9205 and 9206, source signal lines 9207 to 9209, gate signal lines 9210 to 9212, pixel portion power supply lines 9213 and 9214, A power supply line lead terminal 9215 and an external inspection circuit 9216 are included.
[0046]
In FIG. 2, a part of the source signal line, the gate signal line, the power supply line, and the switch are shown as representatives. Actually, these are formed by the amount corresponding to the pixels constituting the display device.
[0047]
Unlike the prior art, an inspection drive circuit 9204 is added. In addition, switches 9205 and 9206 controlled by the inspection drive circuit 9204 are inserted between the pixel portion power supply lines 9213 and 9214 and the power supply line lead terminal 9215 for each pixel portion power supply line. . The power supply line lead terminal is connected to the external inspection circuit 9216.
[0048]
The test drive circuit 9204 is arranged independently in FIG. 2, but when the source signal line drive circuit is of an analog type, both can be used together. (Not shown)
[0049]
Next, the inspection method used in the present invention will be described.
[0050]
In the description, reference is made to FIG. 1 and FIG.
[0051]
Here, it is assumed that the substrate is inspected at the stage before the formation of the EL material after the TFT process is completed, but the connection between the TFTs constituting the display device, capacitance (retention capacitance, inspection capacitance, etc.), resistance, etc. If is completed, it is not limited to the stage of this process.
[0052]
Here, although the EL element 9105 is shown in FIG. 1, the EL material is not yet formed and the EL element 9105 is not formed at the stage of the following inspection.
[0053]
First, as a first procedure, a voltage corresponding to a “Hi” signal, for example, 10 V, is applied to the power supply line. Next, each driver circuit (the source signal line driver circuit 9201 and the gate signal line driver circuits 9202 and 9203) is sequentially scanned, and the driving TFT 9106 is turned on in each pixel, so that the voltage 10 V of the power supply lines V1 to Vx is applied. Write to each inspection capacity 9108.
[0054]
It is assumed that the inspection capacitance takes a value of 0.05 pF to 1 pF.
[0055]
As a second procedure, the following is performed. The source signal line driver circuit 9201 and the gate signal line driver circuits 9202 and 9203 are operated to turn off all the driving TFTs 9106 in the pixel portion. Next, the potentials of the power supply lines V1 to Vx are set to a voltage corresponding to the “Lo” signal, for example, 0V. At this time, the switches 9205 and 9206 remain on.
[0056]
As a result, the power supply lines V1 to Vx of the pixel portion become 0V.
[0057]
The third procedure is as follows.
[0058]
The driving TFT 9106 for each pixel is operated at the timing as shown in FIG.
[0059]
The timing chart of FIG. 3 shows the case where the switching TFT is an n-channel TFT and the driving TFT is a p-channel TFT. However, the switching TFT and the driving TFT are both n-channel TFTs and n-channel TFTs. Either channel TFT may be used.
[0060]
The source signal lines S1 to Sx are sequentially operated. Here, the operations for the two source signal lines S1 and S2 are shown and described as representatives, but the same operations are performed for all the source signal lines S1 to Sx.
[0061]
In the pixel in which the “Lo” signal is input to the source signal line, when the “Hi” signal is sequentially input to the gate signal lines G1 to Gy, the driving TFT 9106 is turned on.
[0062]
Further, if all the power supply lines V1 to Vx are connected, the wiring capacity is too large and it becomes difficult to detect the voltage. Therefore, a switch connected to the power supply line is necessary for checking the operation of the pixel TFT individually for each pixel column.
[0063]
Here, one pixel column means a pixel having a switching TFT connected to the same source signal line.
[0064]
While the source signal line S1 is selected, the switch connected to the power supply line V1 that supplies power to the pixel having the switching TFT whose source region is connected to the source signal line S1 is turned on. Note that all the switches connected to the power supply lines V2 to Vx corresponding to the other pixels are in an off state.
[0065]
Next, while the source signal line S2 is selected, the switch connected to the power supply line V2 for supplying power to the pixel having the switching TFT whose source region is connected to the source signal line S2 is in the ON state. It becomes. Note that all the switches connected to the power supply lines V1, V3 to Vx corresponding to the other pixels are in an off state.
[0066]
Here, in FIG. 3, T1 and T2 indicate signals for turning on or off the switch connected to the power supply line V1 and the switch connected to the power supply line V2, respectively.
[0067]
In this embodiment, when a “Hi” signal is input to T1 and T2, a switch connected to the power supply line is turned on, and when a “Lo” signal is input, the switch Indicates a case of being turned off.
[0068]
In the pixel, when the driving TFT 9106 is turned on, the charges held in the inspection capacitor 9108 are discharged to the power supply lines V1 to Vx. Due to this discharge, a voltage is generated in the power supply lines V1 to Vx.
[0069]
This voltage is given as follows. Assuming that the wiring capacity value of the power supply line of the pixel portion is C1, the capacity up to the power supply line lead terminal 9215 is C2, and the inspection capacity is C3, the generated voltage Vout is given by Equation 1.
[0070]
[Formula 1]
V out = 10 × C3 / (C1 + C2 + C3)
[0071]
If C1 = C2 = 10 pF and C3 = 0.1 pF, the voltage Vout is 0.05V.
[0072]
Since this voltage V out is small, detection is performed by attaching an external inspection circuit 9216 to the power supply line lead-out terminal 9215.
[0073]
If there is a defect in the pixel TFT, charging or discharging cannot be performed, and thus the voltage V out is not generated.
[0074]
In the timing chart shown in FIG. 3, the voltage V out is generated at the power supply line lead terminal 9215 every time a pixel is selected. However, if there is an abnormality in the pixel TFT, a voltage signal is missing as in 9301. It can be seen that a defect has occurred.
[0075]
In this way, the pixel TFT can be inspected by sequentially selecting all the pixels.
[0076]
【Example】
Examples of the present invention will be described below.
[0077]
Example 1
In this embodiment, a configuration example of a test drive circuit for a display device of the present invention is shown.
[0078]
In FIG. 4, the test drive circuit is composed of a shift register 9402 composed of DFF 9401, NAND circuits 9403, 9404, 9405, and buffer circuits 9406, 9407, 9408 composed of inverters.
[0079]
In FIG. 4, only the portion corresponding to the three power supply lines of the test drive circuit is shown, but in reality, the test drive circuit is configured by circuits corresponding to all the power supply lines. I'm.
[0080]
The switches 9205, 9206, and the like shown in FIG. 2 are connected to the outputs 9409, 9410, and 9411 of the buffer circuit paths 9406, 9407, and 9408 to connect the pixel portion power supply line and the power supply line lead terminal.
[0081]
If a voltage of “Hi” is input to the input terminal 9400 of the shift register 9402, all the outputs of the terminals 9409 to 9411 become signals corresponding to “Hi”, and all the switches can be turned on.
[0082]
(Example 2)
In this embodiment, a configuration example of an external inspection circuit of the display device of the present invention is shown.
[0083]
In FIG. 5, the external inspection circuit 9501 includes a switch 9502 for switching connection, an amplifier 9505 for performing signal detection, a voltage source 9503, a resistor 9504, and the like.
[0084]
The switch 9502 has three inputs: a voltage corresponding to the “Hi” signal, a 10 V voltage source 9503, a voltage corresponding to the “Lo” signal, a 0 V voltage source 9508, or an amplifier 9505 that amplifies the signal. Terminal connection is selected.
[0085]
Note that the voltages of the voltage sources 9503 and 9508 are not limited to the above values, and can be optimized as necessary.
[0086]
The power supply line lead terminal of the substrate of the display device to be inspected is connected to the input 9507, and the inspection is performed according to the procedure shown in the embodiment mode. The determination of the inspection is performed by monitoring the output 9506 of the amplifier 9505.
[0087]
The amplifier 9505 used here has a voltage gain of about 10 to 1000 times, and amplifies and detects a detection signal generated in the power supply line. The gain of the amplifier is preferably about 100 times.
[0088]
This embodiment can be implemented by freely combining with the first embodiment.
[0089]
(Example 3)
In the present invention, the driving TFT 108 can be either an n-channel TFT or a p-channel TFT. However, when the anode of the EL element 110 is a pixel electrode and the cathode is a counter electrode, the driving TFT 108 is a p-channel TFT. A type TFT is preferable. Conversely, when the anode of the EL element 110 is a counter electrode and the cathode is a pixel electrode, the driving TFT 108 is preferably an n-channel TFT.
[0090]
This embodiment can be implemented by freely combining with any of Embodiments 1 and 2.
[0091]
Example 4
In this embodiment, an example in which an EL display device is manufactured using the present invention will be described.
[0092]
FIG. 6A is a top view of an EL display device using the present invention. 6A, reference numeral 4010 denotes a substrate, 4011 denotes a pixel portion, 4012 denotes a source signal line driver circuit, 4013a and 4013b denote gate signal line driver circuits, and each driver circuit includes wirings 4014a, 4014b, 4015, and 4016. Then, it reaches the FPC 4017 and is connected to an external device.
[0093]
Note that in this embodiment, an example in which the test drive circuit is shared by the source signal line drive circuit 4012 is shown, but the present invention is not limited to this configuration. A test drive circuit may be provided separately from the source signal line drive circuit.
[0094]
Here, a cover material 6000, a sealing material (also referred to as a housing material) 7000, and a sealing material (second sealing material) 7001 are provided so as to surround at least the pixel portion, preferably the drive circuit and the pixel portion.
[0095]
FIG. 6B shows a cross-sectional structure of the EL display device of this embodiment. A driver circuit TFT (here, an n-channel TFT and a p-channel TFT are provided over a substrate 4010 and a base film 4021. A combined CMOS circuit is shown.) 4022 and a pixel portion TFT 4023 (however, only a driving TFT for controlling a current to an EL element is shown here) are formed. These TFTs may have a known structure (top gate structure or bottom gate structure).
[0096]
In FIG. 6B, the inspection capacitor connected to the drain electrode of the driving TFT is not shown.
[0097]
When the driving circuit TFT 4022 and the pixel portion TFT 4023 are completed, a pixel electrode 4027 made of a transparent conductive film electrically connected to the drain of the pixel portion TFT 4023 is formed on an interlayer insulating film (planarization film) 4026 made of a resin material. Form. As the transparent conductive film, a compound of indium oxide and tin oxide (referred to as ITO) or a compound of indium oxide and zinc oxide can be used. Then, after the pixel electrode 4027 is formed, an insulating film 4028 is formed, and an opening is formed over the pixel electrode 4027.
[0098]
Next, an EL layer 4029 is formed. The EL layer 4029 may have a stacked structure or a single-layer structure by freely combining known EL materials (a hole injection layer, a hole transport layer, a light-emitting layer, an electron transport layer, or an electron injection layer). A known technique may be used to determine the structure. The EL material includes a low molecular material and a high molecular (polymer) material. When a low molecular material is used, a vapor deposition method is used. When a high molecular material is used, a simple method such as a spin coating method, a printing method, or an ink jet method can be used.
[0099]
In this embodiment, the EL layer 4029 is formed by a vapor deposition method using a shadow mask. Color display is possible by forming a light emitting layer (a red light emitting layer, a green light emitting layer, and a blue light emitting layer) capable of emitting light having different wavelengths for each pixel using a shadow mask. In addition, there are a method in which a color conversion layer (CCM) and a color filter are combined, and a method in which a white light emitting layer and a color filter are combined, but either method may be used. Needless to say, an EL display device emitting monochromatic light can also be used.
[0100]
After the EL layer 4029 is formed, a cathode 4030 is formed thereon. It is desirable to remove moisture and oxygen present at the interface between the cathode 4030 and the EL layer 4029 as much as possible. Therefore, it is necessary to devise such that the EL layer 4029 and the cathode 4030 are continuously formed in a vacuum, or the EL layer 4029 is formed in an inert atmosphere and the cathode 4030 is formed without being released to the atmosphere. In this embodiment, the above-described film formation is possible by using a multi-chamber type (cluster tool type) film formation apparatus.
[0101]
In this embodiment, a stacked structure of a LiF (lithium fluoride) film and an Al (aluminum) film is used as the cathode 4030. Specifically, a 1 nm-thick LiF (lithium fluoride) film is formed on the EL layer 4029 by evaporation, and a 300 nm-thick aluminum film is formed thereon. Of course, you may use the MgAg electrode which is a well-known cathode material. The cathode 4030 is connected to the wiring 4016 in the region indicated by 4031. A wiring 4016 is a power supply line for applying a predetermined voltage to the cathode 4030 and is connected to the FPC 4017 through a conductive paste material 4032.
[0102]
In order to electrically connect the cathode 4030 and the wiring 4016 in the region indicated by 4031, it is necessary to form contact holes in the interlayer insulating film 4026 and the insulating film 4028. These may be formed when the interlayer insulating film 4026 is etched (when the pixel electrode contact hole is formed) or when the insulating film 4028 is etched (when the opening before the EL layer is formed). In addition, when the insulating film 4028 is etched, the interlayer insulating film 4026 may be etched all at once. In this case, if the interlayer insulating film 4026 and the insulating film 4028 are the same resin material, the shape of the contact hole can be improved.
[0103]
A passivation film 6003, a filler 6004, and a cover material 6000 are formed so as to cover the surface of the EL element thus formed.
[0104]
Further, a sealing material 7000 is provided inside the cover material 6000 and the substrate 4010 so as to surround the EL element portion, and a sealing material (second sealing material) 7001 is formed outside the sealing material 7000.
[0105]
At this time, the filler 6004 also functions as an adhesive for bonding the cover material 6000. As the filler 6004, PVC (polyvinyl chloride), epoxy resin, silicone resin, PVB (polyvinyl butyral) or EVA (ethylene vinyl acetate) can be used. It is preferable to provide a desiccant inside the filler 6004 because the moisture absorption effect can be maintained.
[0106]
In addition, a spacer may be included in the filler 6004. At this time, the spacer may be a granular material made of BaO or the like, and the spacer itself may be hygroscopic.
[0107]
In the case where a spacer is provided, the passivation film 6003 can relieve the spacer pressure. In addition to the passivation film 6003, a resin film for relaxing the spacer pressure may be provided.
[0108]
As the cover material 6000, a glass plate, an aluminum plate, a stainless steel plate, an FRP (Fiberglass-Reinforced Plastics) plate, a PVF (polyvinyl fluoride) film, a mylar film, a polyester film, or an acrylic film can be used. Note that when PVB or EVA is used as the filler 6004, it is preferable to use a sheet having a structure in which an aluminum foil of several tens of μm is sandwiched between PVF films or Mylar films.
[0109]
However, the cover material 6000 needs to have translucency depending on the light emission direction (light emission direction) from the EL element.
[0110]
The wiring 4016 is electrically connected to the FPC 4017 through a gap between the sealing material 7000 and the sealing material 7001 and the substrate 4010. Note that although the wiring 4016 has been described here, the other wirings 4014a, 4014b, and 4015 are also electrically connected to the FPC 4017 through the gap between the sealing material 7000 and the sealing material 7001 and the substrate 4010.
[0111]
In this embodiment, the filler material 6004 is provided and then the cover material 6000 is bonded, and the sealing material 7000 is attached so as to cover the side surface (exposed surface) of the filler material 6004. However, the cover material 6000 and the sealing material 7000 are attached. The filler 6004 may be provided after the attachment. In this case, a filler inlet that leads to a gap formed by the substrate 4010, the cover material 6000, and the sealing material 7000 is provided. Then, the space is evacuated (10 −2 Torr or less), the inlet is immersed in a water tank containing the filler, and the pressure outside the space is made higher than the pressure in the space, Fill in the void.
[0112]
This embodiment can be implemented by freely combining with any of Embodiments 1 to 3.
[0113]
(Example 5)
In the present embodiment, the configuration of the source signal side driver circuit when the driving is not the analog gradation described in the conventional example but the digital time gradation will be described.
[0114]
FIG. 7 is a circuit diagram showing an example of a source signal side driving circuit used in this embodiment.
[0115]
In the present invention, the driving method can be applied to any of analog gradation, digital time gradation, digital area gradation, and the like. Further, a method combining these gradation methods is also possible.
[0116]
In FIG. 7, a shift register 801, latches (A) (802), and latches (B) (803) are arranged as shown.
[0117]
In this embodiment, one set of latches (A) (802) and one set of latches (B) (803) correspond to outputs to the four source signal lines S_a to S_d. Therefore, there are four input lines VD for digital video signals input from the outside, and signals input to the source signal lines S_a to S_d are respectively input.
[0118]
In this embodiment, the level shifter for changing the amplitude range of the voltage of the signal is not provided. However, the designer may appropriately provide it.
[0119]
The clock signal CLKB, the clock signal CLKB in which the polarity of the CLK is inverted, the start pulse signal SP, and the drive direction switching signal SL / R are input to the shift register 801 from the wirings shown in the drawing, respectively. The digital data signal VD input from the outside is input to the latch (A) (802) from the wiring shown in the figure. The signals S_LATb in which the polarities of the latch signals S_LAT and S_LAT are inverted are respectively input to the latches (B) (803) from the wirings shown in the drawing.
[0120]
A detailed configuration of the latches (A) and (802) will be described using a part 804 of the latches (A) and (802) corresponding to the source signal line S_a as an example. A part 804 of the latch (A) (802) includes two clocked inverters and two inverters.
[0121]
A top view of a portion 804 of the latch (A) (802) is shown in FIG. Reference numerals 831a and 831b denote active layers of TFTs forming one of the inverters included in a part 804 of the latch (A) (802), respectively. Reference numeral 836 denotes a common gate electrode of the TFTs forming one of the inverters. is there. 832a and 832b are active layers of TFTs forming another inverter included in a part 804 of the latch (A) (802), and 837a and 837b are gates provided on the active layers 832a and 832b, respectively. Electrode. Note that the gate electrodes 837a and 837b are electrically connected.
[0122]
Reference numerals 833a and 833b denote active layers of TFTs that form one of the clocked inverters included in the part 804 of the latch (A) (802). Gate electrodes 838a and 838b are provided on the active layer 833a to form a double gate structure. Gate electrodes 838b and 839 are provided on the active layer 833b to form a double gate structure.
[0123]
Reference numerals 834a and 834b denote active layers of TFTs that form another clocked inverter included in the portion 804 of the latch (A) (802). Gate electrodes 839 and 840 are provided on the active layer 834a to form a double gate structure. Further, gate electrodes 840 and 841 are provided on the active layer 834b to form a double gate structure.
[0124]
This embodiment can be implemented in combination with any of Embodiments 1 to 4.
[0125]
(Example 6)
In the EL display device of the present invention, the material used for the EL layer of the EL element is not limited to the organic EL material, and the present invention can also be implemented using an inorganic EL material. However, since the current inorganic EL material has a very high driving voltage, a TFT having a withstand voltage characteristic that can withstand such a driving voltage must be used.
[0126]
Alternatively, if an inorganic EL material with a lower driving voltage is developed in the future, it can be applied to the present invention.
[0127]
This embodiment can be implemented by freely combining with any of Embodiments 1 to 5.
[0128]
(Example 7)
An electronic display formed using the present invention, particularly an EL display device, can be used for various electronic devices. Hereinafter, an electronic device incorporating an electronic display formed using the present invention as a display medium will be described.
[0129]
Such electronic devices include video cameras, television receivers, digital cameras, head mounted displays (goggles type displays), game consoles, telephones, car navigation systems, personal computers, image playback devices, and portable information terminals (mobile computers, mobile phones). Phone or electronic book). An example of them is shown in FIG.
[0130]
FIG. 9A illustrates a personal computer, which includes a main body 2001, a housing 2002, a display portion 2003, a keyboard 2004, and the like. The EL display device of the present invention can be used for the display portion 2003 of a personal computer.
[0131]
FIG. 9B shows a video camera, which includes a main body 2101, a display portion 2102, an audio input portion 2103, operation switches 2104, a battery 2105, an image receiving portion 2106, and the like. The EL display device of the present invention can be used for the display portion 2102 of the video camera.
[0132]
FIG. 9C illustrates a part (right side) of the head mounted display, which includes a main body 2301, a signal cable 2302, a head fixing band 2303, a display monitor 2304, an optical system 2305, a display unit 2306, and the like. The EL display device of the present invention can be used for the display unit 2306 of the head mounted display.
[0133]
FIG. 9D shows an image reproducing device (specifically, a DVD reproducing device) provided with a recording medium, which includes a main body 2401, a recording medium (CD, LD, DVD, etc.) 2402, an operation switch 2403, and a display unit (a). 2404, a display portion (b) 2405, and the like. The display unit (a) mainly displays image information, and the display unit (b) mainly displays character information. The EL display device of the present invention is a display unit (a), ( It can be used for b). Note that the present invention can be used for a CD playback device, a game machine, or the like as an image playback device including a recording medium.
[0134]
FIG. 9E illustrates a portable (mobile) computer, which includes a main body 2501, a camera portion 2502, an image receiving portion 2503, operation switches 2504, a display portion 2505, and the like. The EL display device of the present invention can be used for the display portion 2505 of a portable (mobile) computer.
[0135]
Further, if the emission luminance of the EL material is increased in the future, it can be used for a front type or rear type projector.
[0136]
The electronic apparatus according to the present embodiment can be realized by using a configuration including any combination of the first to sixth embodiments.
[0137]
(Example 8)
FIG. 12 shows an example in which an EL display device is used in a mobile phone.
[0138]
The cellular phone includes a housing A 1201, a housing B 1202, and an antenna 1205. A display portion 1200 and a microphone 1209 are formed on a surface A 1203 of the housing A 1201, and a speaker 1206 is formed on a surface B 1204 of the housing B 1202. An operation key 1207, a power switch 1208, and the like are formed.
[0139]
The EL display device of the present invention can be used for a display portion 1200 of a mobile phone.
[0140]
Note that the speaker 1206, the operation key 1207, the display portion 1200, the microphone 1209, and the power switch 1208 are not limited to the above arrangement, and can be formed in any portion of the housing A 1201 and the housing B 1202.
[0141]
In FIG. 12, the mobile phone is composed of two housing parts (housing A 1201 and housing B 1202), and one side thereof is connected by a hinge (not shown). By closing the hinge, the surface A1203 of the housing A1201 and the surface B1204 of the housing B1202 can overlap each other. Note that the surface A1203 of the housing A1201 and the surface B1204 of the housing B1202 are overlapped.
[0142]
Further, in this example of the mobile phone, the usage as shown in FIG. 13 is possible. That is, the speaker 1206 and the microphone 1209 are arranged in different housing parts, and the speaker 1206 is placed near the ear 1211 and the microphone 1209 is placed in the mouth 1212 by changing the angle between the surface A1203 and the surface B1204. Is possible. With such a configuration, there is an advantage that another person cannot see the mouth 1212 during a call. In addition, since the mouth 1212 and the microphone 1209 are close to each other, there is an effect that the influence of noise is reduced, a good call can be made, and noise filters in the telephone can be reduced. Further, if the number of operation keys 1207 is increased, it can be used as a portable information terminal.
[0143]
As described above, the application range of the present invention is extremely wide and can be applied to electronic devices in various fields. Moreover, the electronic device of a present Example is realizable even if it uses the structure which consists of what combination of Examples 1-6.
[0144]
【Effect of the invention】
With the above structure, a display device capable of inspecting the pixel portion TFT before forming the EL layer can be provided. Thereby, defective products can be removed before film formation of the EL material, and the manufacturing cost can be reduced.
[Brief description of the drawings]
FIG. 1 is a diagram showing a circuit configuration of a pixel portion of a display device of the present invention.
FIG. 2 is a block diagram of a display device of the present invention.
FIG. 3 is a timing chart showing a method for driving a display device of the present invention.
FIG. 4 is a diagram showing an embodiment of a test drive circuit for a display device of the present invention.
FIG. 5 is a diagram showing an embodiment of an external inspection circuit for a display device of the present invention.
6A and 6B are a top view and a cross-sectional view of a display device of the present invention.
FIG. 7 is a circuit diagram of a source signal side driver circuit of a display device according to the present invention.
FIG. 8 is a top view of a latch of a display device according to the present invention.
FIG 9 is a diagram showing an electronic device using the display device of the invention.
FIG. 10 is a circuit diagram of a pixel portion of a conventional display device.
FIG. 11 is a timing chart showing an analog driving method of a display device.
FIG. 12 is a diagram showing a mobile phone using the present invention.
FIG. 13 is a diagram showing a method of using a cellular phone using the present invention.

Claims (6)

1のトランジスタ、第2のトランジスタ、第1の容量及びEL素子が有する画素電極各画素に有し、
前記第1のトランジスタにおいて、ゲートはゲート線に電気的に接続され、ソース又はドレインの一方はソース線に電気的に接続され、ソース又はドレインの他方は前記第2のトランジスタのゲートに電気的に接続され、
前記第2のトランジスタにおいて、ソース又はドレインの一方は前記画素電極と前記第1の容量の一端と電気的に接続され、ソース又はドレインの他方は電源供給線に電気的に接続され、
前記第1の容量配線に電気的に接続されることを特徴とするEL表示装置。
Each pixel has a pixel electrode included in the first transistor, the second transistor , the first capacitor, and the EL element .
In the first transistor , the gate is electrically connected to the gate line, one of the source and the drain is electrically connected to the source line, and the other of the source and the drain is electrically connected to the gate of the second transistor. Connected,
In the second transistor , one of a source and a drain is electrically connected to the pixel electrode and one end of the first capacitor, and the other of the source and the drain is electrically connected to a power supply line.
The other end of the first volume, EL display devices, characterized in that it is electrically connected to the wiring.
第1のトランジスタ、第2のトランジスタ、第1の容量及びEL素子が有する画素電極を各画素に有し、Each pixel has a pixel electrode included in the first transistor, the second transistor, the first capacitor, and the EL element.
前記第1のトランジスタにおいて、ゲートはゲート線に電気的に接続され、ソース又はドレインの一方はソース線に電気的に接続され、ソース又はドレインの他方は前記第2のトランジスタのゲートに電気的に接続され、In the first transistor, the gate is electrically connected to the gate line, one of the source and the drain is electrically connected to the source line, and the other of the source and the drain is electrically connected to the gate of the second transistor. Connected,
前記第2のトランジスタにおいて、ソース又はドレインの一方は前記画素電極と前記第1の容量の一端とに電気的に接続され、ソース又はドレインの他方は電源供給線に電気的に接続され、In the second transistor, one of a source and a drain is electrically connected to the pixel electrode and one end of the first capacitor, and the other of the source and the drain is electrically connected to a power supply line.
前記第1の容量の他端は、配線に電気的に接続され、The other end of the first capacitor is electrically connected to the wiring;
前記第1のトランジスタはダブルゲート構造であることを特徴とするEL表示装置。The EL display device is characterized in that the first transistor has a double gate structure.
第1のトランジスタ、第2のトランジスタ、第1の容量及びEL素子が有する画素電極を各画素に有し、Each pixel has a pixel electrode included in the first transistor, the second transistor, the first capacitor, and the EL element.
前記第1のトランジスタにおいて、ゲートはゲート線に電気的に接続され、ソース又はドレインの一方はソース線に電気的に接続され、ソース又はドレインの他方は前記第2のトランジスタのゲートに電気的に接続され、In the first transistor, the gate is electrically connected to the gate line, one of the source and the drain is electrically connected to the source line, and the other of the source and the drain is electrically connected to the gate of the second transistor. Connected,
前記第2のトランジスタにおいて、ソース又はドレインの一方は前記画素電極と前記第1の容量の一端とに電気的に接続され、ソース又はドレインの他方は電源供給線に電気的に接続され、In the second transistor, one of a source and a drain is electrically connected to the pixel electrode and one end of the first capacitor, and the other of the source and the drain is electrically connected to a power supply line.
前記第1の容量の他端は、配線に電気的に接続され、The other end of the first capacitor is electrically connected to the wiring;
前記第1のトランジスタはマルチゲート構造であることを特徴とするEL表示装置。The EL display device is characterized in that the first transistor has a multi-gate structure.
請求項1乃至請求項3のいずれか一項において、In any one of Claims 1 thru | or 3,
前記第1のトランジスタはnチャネル型TFTであり、前記第2のトランジスタはpチャネル型TFTであることを特徴とするEL表示装置。The EL display device, wherein the first transistor is an n-channel TFT and the second transistor is a p-channel TFT.
請求項1乃至請求項3のいずれか一項において、In any one of Claims 1 thru | or 3,
前記第1のトランジスタはnチャネル型TFTであり、前記第2のトランジスタはnチャネル型TFTであることを特徴とするEL表示装置。2. The EL display device according to claim 1, wherein the first transistor is an n-channel TFT, and the second transistor is an n-channel TFT.
請求項1乃至請求項のいずれか一項に記載の前記EL表示装置を用いた電子機器。An electronic apparatus using the EL display device according to any one of claims 1 to 5 .
JP2001140333A 2000-05-12 2001-05-10 EL display device, electronic equipment Expired - Lifetime JP5041627B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001140333A JP5041627B2 (en) 2000-05-12 2001-05-10 EL display device, electronic equipment

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000140751 2000-05-12
JP2000-140751 2000-05-12
JP2000140751 2000-05-12
JP2001140333A JP5041627B2 (en) 2000-05-12 2001-05-10 EL display device, electronic equipment

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011155440A Division JP5298167B2 (en) 2000-05-12 2011-07-14 EL display device

Publications (3)

Publication Number Publication Date
JP2002032035A JP2002032035A (en) 2002-01-31
JP2002032035A5 JP2002032035A5 (en) 2008-05-22
JP5041627B2 true JP5041627B2 (en) 2012-10-03

Family

ID=26591814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001140333A Expired - Lifetime JP5041627B2 (en) 2000-05-12 2001-05-10 EL display device, electronic equipment

Country Status (1)

Country Link
JP (1) JP5041627B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013228756A (en) * 2000-05-12 2013-11-07 Semiconductor Energy Lab Co Ltd Display device

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3437152B2 (en) 2000-07-28 2003-08-18 ウインテスト株式会社 Apparatus and method for evaluating organic EL display
JP3701924B2 (en) 2002-03-29 2005-10-05 インターナショナル・ビジネス・マシーンズ・コーポレーション EL array substrate inspection method and inspection apparatus
JP4653775B2 (en) * 2002-04-26 2011-03-16 東芝モバイルディスプレイ株式会社 Inspection method for EL display device
JP3527726B2 (en) 2002-05-21 2004-05-17 ウインテスト株式会社 Inspection method and inspection device for active matrix substrate
JP4112300B2 (en) 2002-07-26 2008-07-02 株式会社半導体エネルギー研究所 Electrical inspection method and manufacturing method of semiconductor display device
JP2004294457A (en) * 2002-12-16 2004-10-21 Agilent Technologies Japan Ltd Active matrix display and its testing method
US7205986B2 (en) 2002-12-18 2007-04-17 Semiconductor Energy Laboratory Co., Ltd. Image display device and testing method of the same
JP4624109B2 (en) 2003-03-25 2011-02-02 株式会社半導体エネルギー研究所 Semiconductor device inspection circuit
JP3628014B1 (en) 2003-09-19 2005-03-09 ウインテスト株式会社 Display device and inspection method and device for active matrix substrate used therefor
JP4974517B2 (en) * 2004-12-06 2012-07-11 株式会社半導体エネルギー研究所 Inspection circuit
US7518602B2 (en) 2004-12-06 2009-04-14 Semiconductor Energy Laboratory Co., Ltd. Test circuit and display device having the same
CN102176299B (en) * 2005-12-02 2013-07-17 株式会社半导体能源研究所 Driving method of light emitting member
JP2008052111A (en) * 2006-08-25 2008-03-06 Mitsubishi Electric Corp Tft array substrate, inspection method for same, and display device
JP5224729B2 (en) * 2007-06-14 2013-07-03 株式会社ジャパンディスプレイウェスト Display device and pixel driving method
JP5218269B2 (en) 2009-05-13 2013-06-26 ソニー株式会社 Display device and drive control method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63246782A (en) * 1987-04-01 1988-10-13 松下電器産業株式会社 Defect detection of liquid crystal display device
JP2728748B2 (en) * 1989-10-30 1998-03-18 松下電子工業株式会社 Image display device and inspection method thereof
US5684365A (en) * 1994-12-14 1997-11-04 Eastman Kodak Company TFT-el display panel using organic electroluminescent media
JPH1092201A (en) * 1996-09-17 1998-04-10 Toshiba Corp Light emitting device, light emitting device driving method, and light emitting device array
JP3413043B2 (en) * 1997-02-13 2003-06-03 株式会社東芝 Liquid crystal display
JPH11219133A (en) * 1998-02-02 1999-08-10 Tdk Corp Image display unit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013228756A (en) * 2000-05-12 2013-11-07 Semiconductor Energy Lab Co Ltd Display device
JP2015148805A (en) * 2000-05-12 2015-08-20 株式会社半導体エネルギー研究所 display device

Also Published As

Publication number Publication date
JP2002032035A (en) 2002-01-31

Similar Documents

Publication Publication Date Title
JP6154522B2 (en) EL display device
US10998382B2 (en) Self-light emitting display unit and electronic device
KR100813082B1 (en) Display device
JP5041627B2 (en) EL display device, electronic equipment
JP4841754B2 (en) Active matrix light emitting device and electronic device
US7138975B2 (en) Display device and electric equipment using the same
JP2012238028A (en) Light-emitting device and electronic appliance
JP2002358048A (en) Display device and its driving method
KR20010098682A (en) Light emitting device
JP4034122B2 (en) Light emitting device and element substrate
JP2012078845A (en) Light-emitting device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080407

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080407

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120703

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120710

R150 Certificate of patent or registration of utility model

Ref document number: 5041627

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150720

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150720

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term