JP2002032035A - El display device and its inspecting method - Google Patents
El display device and its inspecting methodInfo
- Publication number
- JP2002032035A JP2002032035A JP2001140333A JP2001140333A JP2002032035A JP 2002032035 A JP2002032035 A JP 2002032035A JP 2001140333 A JP2001140333 A JP 2001140333A JP 2001140333 A JP2001140333 A JP 2001140333A JP 2002032035 A JP2002032035 A JP 2002032035A
- Authority
- JP
- Japan
- Prior art keywords
- display device
- power supply
- tft
- driving
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 38
- 238000007689 inspection Methods 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000010409 thin film Substances 0.000 claims description 18
- 238000012360 testing method Methods 0.000 claims description 13
- 239000003990 capacitor Substances 0.000 claims description 12
- 230000008859 change Effects 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 39
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 230000002950 deficient Effects 0.000 abstract description 5
- 239000011159 matrix material Substances 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 238000005401 electroluminescence Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 60
- 239000010408 film Substances 0.000 description 33
- 239000003566 sealing material Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 10
- 239000000945 filler Substances 0.000 description 9
- 238000002347 injection Methods 0.000 description 9
- 239000007924 injection Substances 0.000 description 9
- PQXKHYXIUOZZFA-UHFFFAOYSA-M lithium fluoride Chemical class [Li+].[F-] PQXKHYXIUOZZFA-UHFFFAOYSA-M 0.000 description 8
- 125000006850 spacer group Chemical group 0.000 description 6
- 230000005525 hole transport Effects 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- DQXBYHZEEUGOBF-UHFFFAOYSA-N but-3-enoic acid;ethene Chemical compound C=C.OC(=O)CC=C DQXBYHZEEUGOBF-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000005038 ethylene vinyl acetate Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 229920001200 poly(ethylene-vinyl acetate) Polymers 0.000 description 3
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 3
- 229920002620 polyvinyl fluoride Polymers 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920002799 BoPET Polymers 0.000 description 2
- 239000005041 Mylar™ Substances 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 229920000915 polyvinyl chloride Polymers 0.000 description 2
- 239000004800 polyvinyl chloride Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000010406 cathode material Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000002274 desiccant Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007850 fluorescent dye Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920006267 polyester film Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 239000002990 reinforced plastic Substances 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ＥＬ（エレクトロ
ルミネッセンス）素子を基板上に作り込んで形成された
電子ディスプレイ（電気光学装置）に関する。特に半導
体素子（半導体薄膜を用いた素子）を用いた表示装置に
関する。またＥＬ表示装置を表示部に用いた電子機器に
関する。また、ＥＬ表示装置の検査方法に関する。[0001] 1. Field of the Invention [0002] The present invention relates to an electronic display (electro-optical device) formed by forming an EL (electroluminescence) element on a substrate. In particular, the present invention relates to a display device using a semiconductor element (an element using a semiconductor thin film). Further, the present invention relates to an electronic device using the EL display device for a display portion. Further, the present invention relates to a method for inspecting an EL display device.
【０００２】なお、本明細書中において、ＥＬ素子と
は、一重項励起子からの発光（蛍光）を利用するもの
と、三重項励起子からの発光（燐光）を利用するものの
両方を示すものとする。[0002] In this specification, an EL element refers to both an element utilizing light emission (fluorescence) from a singlet exciton and an element utilizing light emission (phosphorescence) from a triplet exciton. And
【０００３】[0003]
【従来の技術】近年、基板上に薄膜トランジスタ（以
下、ＴＦＴと表記する）を形成する技術が大幅に進歩
し、アクティブマトリクス型表示装置への応用開発が進
められている。特に、ポリシリコン膜を用いたＴＦＴ
は、従来のアモルファスシリコン膜を用いたＴＦＴより
も電界効果移動度（モビリティともいう）が高いので、
高速動作が可能である。そのため、従来、基板外の駆動
回路で行っていた画素の制御を、画素と同一の基板上に
形成した駆動回路で行うことが可能となっている。2. Description of the Related Art In recent years, a technique for forming a thin film transistor (hereinafter, referred to as a TFT) on a substrate has been greatly advanced, and application development to an active matrix display device has been advanced. In particular, TFT using polysilicon film
Has higher field-effect mobility (also called mobility) than a TFT using a conventional amorphous silicon film,
High-speed operation is possible. Therefore, the control of the pixel, which has been conventionally performed by the drive circuit outside the substrate, can be performed by the drive circuit formed on the same substrate as the pixel.
【０００４】このようなアクティブマトリクス型表示装
置は、同一基板上に様々な回路や素子を作り込むことで
製造コストの低減、表示装置の小型化、歩留まりの上
昇、スループットの低減など、様々な利点が得られる。Such an active matrix type display device has various advantages such as reduction of manufacturing cost, downsizing of the display device, increase in yield, and reduction of throughput by forming various circuits and elements on the same substrate. Is obtained.
【０００５】そしてさらに、自発光型素子としてＥＬ素
子を有した、アクティブマトリクス型のＥＬ表示装置の
研究が活発化している。ＥＬ表示装置は有機ＥＬディス
プレイ（ＯＥＬＤ：Organic EL Display）又は有機ライ
トエミッティングダイオード（ＯＬＥＤ：Organic Ligh
t Emitting Diode）とも呼ばれている。Further, active matrix type EL display devices having an EL element as a self-luminous element have been actively researched. The EL display device is an organic EL display (OELD: Organic EL Display) or an organic light emitting diode (OLED: Organic Ligh).
t Emitting Diode).
【０００６】ＥＬ表示装置は、液晶表示装置と異なり自
発光型である。ＥＬ素子は、一対の電極（陽極と陰極）
間にＥＬ層が挟まれた構造となっているが、ＥＬ層は通
常、積層構造となっている。代表的には、コダック・イ
ーストマン・カンパニーのTangらが提案した「正孔輸送
層／発光層／電子輸送層」という積層構造が挙げられ
る。この構造は非常に発光効率が高く、現在、研究開発
が進められているＥＬ表示装置は、ほとんどこの構造を
採用している。[0006] The EL display device is of a self-luminous type unlike the liquid crystal display device. An EL element has a pair of electrodes (anode and cathode)
Although an EL layer is interposed therebetween, the EL layer usually has a laminated structure. A typical example is a laminated structure of “hole transport layer / light emitting layer / electron transport layer” proposed by Tang et al. Of Kodak Eastman Company. This structure has extremely high luminous efficiency, and almost all EL display devices currently under research and development adopt this structure.
【０００７】また他にも、陽極上に正孔注入層／正孔輸
送層／発光層／電子輸送層、または正孔注入層／正孔輸
送層／発光層／電子輸送層／電子注入層の順に積層する
構造でも良い。発光層に対して蛍光性色素等をドーピン
グしても良い。In addition, a hole injection layer / hole transport layer / light-emitting layer / electron transport layer, or a hole injection layer / hole transport layer / light-emitting layer / electron transport layer / electron injection layer may be provided on the anode. A structure in which layers are sequentially stacked may be used. The light emitting layer may be doped with a fluorescent dye or the like.
【０００８】本明細書において、陰極と陽極の間に設け
られる全ての層を総称してＥＬ層と呼ぶ。よって上述し
た正孔注入層、正孔輸送層、発光層、電子輸送層、電子
注入層等は、全てＥＬ層に含まれる。In this specification, all layers provided between a cathode and an anode are collectively called an EL layer. Therefore, the above-described hole injection layer, hole transport layer, light-emitting layer, electron transport layer, electron injection layer, and the like are all included in the EL layer.
【０００９】そして、上記構造でなるＥＬ層に一対の電
極から所定の電圧をかけ、それにより発光層においてキ
ャリアの再結合が起こって発光する。なお本明細書にお
いてＥＬ素子が発光することを、ＥＬ素子が駆動すると
呼ぶ。また、本明細書中では、陽極、ＥＬ層及び陰極で
形成される発光素子をＥＬ素子と呼ぶ。Then, a predetermined voltage is applied to the EL layer having the above structure from a pair of electrodes, whereby recombination of carriers occurs in the light emitting layer to emit light. Note that in this specification, emission of an EL element is referred to as driving of the EL element. In this specification, a light-emitting element including an anode, an EL layer, and a cathode is referred to as an EL element.
【００１０】ＥＬ表示装置の駆動方法として、アナログ
方式の駆動方法（アナログ駆動）が挙げられる。ＥＬ表
示装置のアナログ駆動について、図１０及び図１１を用
いて説明する。As a driving method of the EL display device, there is an analog driving method (analog driving). Analog driving of the EL display device will be described with reference to FIGS.
【００１１】図１０にアナログ駆動のＥＬ表示装置の画
素部の構造を示す。ゲート信号線駆動回路からの選択信
号を入力するゲート信号線（Ｇ１〜Ｇｙ）は、各画素が
有するスイッチング用ＴＦＴ１８０１のゲート電極に接
続されている。また各画素の有するスイッチング用ＴＦ
Ｔ１８０１のソース領域とドレイン領域は、一方がアナ
ログのビデオ信号を入力するソース信号線（データ信号
線ともいう）（Ｓ１〜Ｓｘ）に、もう一方が各画素が有
する駆動用ＴＦＴ１８０４のゲート電極及び各画素が有
するコンデンサ１８０８にそれぞれ接続されている。FIG. 10 shows a structure of a pixel portion of an analog drive EL display device. Gate signal lines (G1 to Gy) for inputting a selection signal from the gate signal line driving circuit are connected to a gate electrode of a switching TFT 1801 included in each pixel. The switching TF of each pixel
One of a source region and a drain region of T1801 is connected to a source signal line (also referred to as a data signal line) (S1 to Sx) for inputting an analog video signal, and the other is connected to a gate electrode of a driving TFT 1804 of each pixel and Each of the capacitors is connected to a capacitor 1808 included in the pixel.
【００１２】各画素が有する駆動用ＴＦＴ１８０４のソ
ース領域とドレイン領域は、一方は電源供給線（Ｖ１〜
Ｖｘ）に、もう一方はＥＬ素子１８０６に接続されてい
る。電源供給線（Ｖ１〜Ｖｘ）の電位を電源電位と呼
ぶ。また電源供給線（Ｖ１〜Ｖｘ）は、各画素が有する
コンデンサ１８０８に接続されている。One of a source region and a drain region of a driving TFT 1804 included in each pixel is connected to a power supply line (V1 to V1).
Vx), and the other is connected to the EL element 1806. The potential of the power supply lines (V1 to Vx) is called a power supply potential. The power supply lines (V1 to Vx) are connected to capacitors 1808 included in each pixel.
【００１３】ＥＬ素子１８０６は陽極と、陰極と、陽極
と陰極との間に設けられたＥＬ層とを有する。ＥＬ素子
１８０６の陽極が駆動用ＴＦＴ１８０４のソース領域ま
たはドレイン領域と接続している場合、ＥＬ素子１８０
６の陽極が画素電極、陰極が対向電極となる。逆にＥＬ
素子１８０６の陰極が駆動用ＴＦＴ１８０４のソース領
域またはドレイン領域と接続している場合、ＥＬ素子１
８０６の陽極が対向電極、陰極が画素電極となる。The EL element 1806 has an anode, a cathode, and an EL layer provided between the anode and the cathode. When the anode of the EL element 1806 is connected to the source region or the drain region of the driving TFT 1804, the EL element 180
The anode 6 is a pixel electrode, and the cathode is a counter electrode. Conversely, EL
When the cathode of the element 1806 is connected to the source region or the drain region of the driving TFT 1804, the EL element 1
An anode 806 is a counter electrode and a cathode is a pixel electrode.
【００１４】なお本明細書において、対向電極の電位を
対向電位と呼ぶ。なお対向電極に対向電位を与える電源
を対向電源と呼ぶ。画素電極の電位と対向電極の電位の
電位差がＥＬ駆動電圧であり、このＥＬ駆動電圧がＥＬ
層にかかる。In this specification, the potential of the counter electrode is called a counter potential. Note that a power supply that applies a counter potential to the counter electrode is referred to as a counter power supply. The potential difference between the potential of the pixel electrode and the potential of the counter electrode is the EL drive voltage.
Hang on layers.
【００１５】図１０で示したＥＬ表示装置を、アナログ
方式で駆動させた場合のタイミングチャートを図１１に
示す。１つのゲート信号線が選択されてから、その次に
別のゲート信号線が選択されるまでの期間を１ライン期
間（Ｌ）と呼ぶ。また１つの画像が表示されてから次の
画像が表示されるまでの期間が１フレーム期間（Ｆ）に
相当する。図１０のＥＬ表示装置の場合、ゲート信号線
はｙ本あるので、１フレーム期間中にｙ個のライン期間
（Ｌ１〜Ｌｙ）が設けられている。FIG. 11 shows a timing chart when the EL display device shown in FIG. 10 is driven in an analog system. A period from when one gate signal line is selected to when another gate signal line is selected next is called one line period (L). The period from the display of one image to the display of the next image corresponds to one frame period (F). In the case of the EL display device in FIG. 10, since there are y gate signal lines, y line periods (L1 to Ly) are provided in one frame period.
【００１６】解像度が高くなるにつれて１フレーム期間
中のライン期間の数も増え、駆動回路を高い周波数で駆
動しなければならなくなる。As the resolution increases, the number of line periods in one frame period increases, and the driving circuit must be driven at a high frequency.
【００１７】まず電源供給線（Ｖ１〜Ｖｘ）は一定の電
源電位に保たれている。そして対向電極の電位である対
向電位も一定の電位に保たれている。対向電位は、ＥＬ
素子１８０６が発光する程度に電源電位との間に電位差
を有している。First, the power supply lines (V1 to Vx) are maintained at a constant power supply potential. The counter potential, which is the potential of the counter electrode, is also kept at a constant potential. The opposing potential is EL
There is a potential difference between the element 1806 and the power supply potential to the extent that the element 1806 emits light.
【００１８】第１のライン期間（Ｌ１）において、ゲー
ト信号線Ｇ１にはゲート信号線駆動回路からの選択信号
が入力される。そして、ソース信号線（Ｓ１〜Ｓｘ）に
順にアナログのビデオ信号が入力される。ゲート信号線
Ｇ１に接続された全てのスイッチング用ＴＦＴ１８０１
はオンの状態になるので、ソース信号線に入力されたア
ナログのビデオ信号は、スイッチング用ＴＦＴ１８０１
を介して駆動用ＴＦＴ１８０４のゲート電極に入力され
る。In the first line period (L1), a selection signal from the gate signal line driving circuit is input to the gate signal line G1. Then, analog video signals are sequentially input to the source signal lines (S1 to Sx). All the switching TFTs 1801 connected to the gate signal line G1
Is turned on, the analog video signal input to the source signal line is switched to the switching TFT 1801.
Through the gate of the driving TFT 1804.
【００１９】ここでは、スイッチング用ＴＦＴ１８０１
及び駆動用ＴＦＴ１８０４は、どちらもｎチャネル型Ｔ
ＦＴを用いた場合のタイミングチャートを例に説明する
が、スイッチング用ＴＦＴ及び駆動用ＴＦＴは、ｎチャ
ネル型ＴＦＴでもｐチャネル型ＴＦＴでもどちらでもよ
い。Here, the switching TFT 1801
And the driving TFT 1804 are both n-channel TFTs.
Although a timing chart using an FT will be described as an example, the switching TFT and the driving TFT may be either an n-channel TFT or a p-channel TFT.
【００２０】なお、本明細書中において、ＴＦＴがオン
の状態になるとは、ＴＦＴのゲート電圧が変化し、その
ソース・ドレイン間が導通する状態を示すものとする。Note that, in this specification, the state where the TFT is turned on indicates a state where the gate voltage of the TFT changes and the source and the drain thereof conduct.
【００２１】駆動用ＴＦＴ１８０４のチャネル形成領域
を流れる電流の量は、そのゲート電極に入力される信号
の電位の高さ（電圧）によって制御される。よって、Ｅ
Ｌ素子１８０６の画素電極にかかる電位は、駆動用ＴＦ
Ｔ１８０４のゲート電極に入力されたアナログのビデオ
信号の電位の高さによって決まる。そしてＥＬ素子１８
０６はアナログのビデオ信号の電位に制御されて発光を
行う。The amount of current flowing through the channel forming region of the driving TFT 1804 is controlled by the height (voltage) of the signal input to the gate electrode. Therefore, E
The potential applied to the pixel electrode of the L element 1806 is equal to the driving TF
It depends on the level of the potential of the analog video signal input to the gate electrode of T1804. And the EL element 18
Reference numeral 06 emits light under the control of the potential of the analog video signal.
【００２２】上述した動作を繰り返し、ソース信号線
（Ｓ１〜Ｓｘ）へのアナログのビデオ信号の入力が終了
すると、第１のライン期間（Ｌ１）が終了する。なお、
ソース信号線（Ｓ１〜Ｓｘ）へのアナログのビデオ信号
の入力が終了するまでの期間と水平帰線期間とを合わせ
て１つのライン期間としても良い。そして次に第２のラ
イン期間（Ｌ２）となりゲート信号線Ｇ２に選択信号が
入力される。そして第１のライン期間（Ｌ１）と同様に
ソース信号線（Ｓ１〜Ｓｘ）に順にアナログのビデオ信
号が入力される。When the above operation is repeated and the input of the analog video signal to the source signal lines (S1 to Sx) ends, the first line period (L1) ends. In addition,
The period until the input of the analog video signal to the source signal lines (S1 to Sx) ends and the horizontal retrace period may be combined into one line period. Then, in the second line period (L2), a selection signal is input to the gate signal line G2. Then, analog video signals are sequentially input to the source signal lines (S1 to Sx) in the same manner as in the first line period (L1).
【００２３】そして全てのゲート信号線（Ｇ１〜Ｇｙ）
に選択信号が入力されると、全てのライン期間（Ｌ１〜
Ｌｙ）が終了する。全てのライン期間（Ｌ１〜Ｌｙ）が
終了すると、１フレーム期間が終了する。１フレーム期
間中において全ての画素が表示を行い、１つの画像が形
成される。なお、全てのライン期間（Ｌ１〜Ｌｙ）と垂
直帰線期間とを合わせて１フレーム期間としても良い。Then, all the gate signal lines (G1 to Gy)
When the selection signal is input to all the line periods (L1 to L1)
Ly) ends. When all the line periods (L1 to Ly) end, one frame period ends. All the pixels display during one frame period, and one image is formed. Note that all the line periods (L1 to Ly) and the vertical blanking period may be combined into one frame period.
【００２４】以上のように、アナログのビデオ信号によ
ってＥＬ素子１８０６の発光量が制御され、その発光量
の制御によって階調表示がなされる。この方式はいわゆ
るアナログ階調と呼ばれる駆動方式であり、ソース信号
線に入力されるアナログのビデオ信号の電位の変化で階
調表示が行われる。As described above, the amount of light emitted from the EL element 1806 is controlled by the analog video signal, and gradation is displayed by controlling the amount of light emitted. This method is a driving method called analog gray scale, and gray scale display is performed by a change in potential of an analog video signal input to a source signal line.
【００２５】[0025]
【発明が解決しようとする課題】従来のＥＬ表示装置
は、図１０に示すように、画素部の駆動用ＴＦＴ１８０
４のドレイン領域は、ＥＬ素子１８０６に接続されてい
るのみであった。As shown in FIG. 10, a conventional EL display device has a driving TFT 180 for a pixel portion.
The drain region No. 4 was only connected to the EL element 1806.
【００２６】ここで、画素ＴＦＴ（スイッチング用ＴＦ
Ｔ及び駆動用ＴＦＴ）や、駆動回路（ソース信号線駆動
回路及びゲート信号線駆動回路）を構成するＴＦＴが、
絶縁表面を有する基板上に形成され、その後、ＥＬ材料
を成膜して、駆動用ＴＦＴとＥＬ素子とが電気的に接続
される。本明細書中では、このＥＬ材料を成膜する前ま
での工程を、ＴＦＴ工程と呼ぶことにする。Here, the pixel TFT (switching TF)
T and driving TFTs) and TFTs forming driving circuits (source signal line driving circuit and gate signal line driving circuit)
An EL material is formed over a substrate having an insulating surface, and then a driving TFT and an EL element are electrically connected. In this specification, the steps before forming the EL material are referred to as TFT steps.
【００２７】よって、従来の表示装置においては、ＥＬ
材料を成膜する前において、駆動用ＴＦＴのドレイン領
域は回路上、オープン状態となっている。画素ＴＦＴが
正常に動作するかどうかは、ＥＬ材料を成膜し、表示装
置を完成させ、点灯検査を行うことによって初めて判断
することが可能となる。そのため、画素ＴＦＴに異常が
あり、正常な表示ができないようなものが発生したとし
ても、最終工程までは検出ができずに、工程の無駄を発
生させていた。Therefore, in the conventional display device, the EL
Before the material is formed, the drain region of the driving TFT is open in circuit. Normal operation of the pixel TFT can be determined only by forming an EL material, completing a display device, and performing a lighting test. For this reason, even if an abnormality occurs in the pixel TFT and a normal display cannot be performed, detection cannot be performed until the final step, resulting in waste of the process.
【００２８】以上に述べたように、従来のＥＬ表示装置
では、ＥＬ材料成膜の前工程において、画素ＴＦＴの動
作確認ができず、不要な製造コストを発生させていた。As described above, in the conventional EL display device, the operation of the pixel TFT could not be confirmed in the process prior to the EL material film formation, causing unnecessary manufacturing cost.
【００２９】本発明は、上記問題点を鑑みてなされたも
のであり、ＥＬ材料の成膜前に画素ＴＦＴの動作確認が
できるようなアクティブマトリクス型のＥＬ表示装置を
提供することを課題とする。The present invention has been made in view of the above problems, and has as its object to provide an active matrix type EL display device which can confirm the operation of a pixel TFT before forming an EL material. .
【００３０】[0030]
【課題を解決するための手段】本発明者は、以上のよう
な問題点を解決するため、ＥＬ材料を成膜する前に、駆
動用ＴＦＴ、スイッチング用ＴＦＴに問題が無いかどう
かを検査し、問題のあったＴＦＴを有する基板（以下、
不良品と表記する）が、ＥＬ材料成膜工程に進まないよ
うにして、製造ラインの無駄を削減することを考えた。In order to solve the above-mentioned problems, the present inventor inspects whether there is any problem in the driving TFT and the switching TFT before forming the EL material. , A substrate having a problematic TFT (hereinafter referred to as
(Represented as a defective product) so as not to proceed to the EL material film forming step, and to reduce waste of the production line.
【００３１】以下に、本発明のＥＬ表示装置の構成につ
いて記載する。Hereinafter, the configuration of the EL display device of the present invention will be described.
【００３２】本発明によって、絶縁基板上に、複数のソ
ース信号線と、複数のゲート信号線と、複数の電源供給
線と、複数のスイッチング用薄膜トランジスタと、複数
の駆動用薄膜トランジスタとを有するＥＬ表示装置にお
いて、一端を前記駆動用薄膜トランジスタのドレイン領
域に接続し、他の一端を前記ゲート信号線に接続した検
査容量を有し、前記電源供給線はスイッチを介して、前
記絶縁基板の外部に引き出していることを特徴とするＥ
Ｌ表示装置が提供される。According to the present invention, an EL display having a plurality of source signal lines, a plurality of gate signal lines, a plurality of power supply lines, a plurality of switching thin film transistors, and a plurality of driving thin film transistors on an insulating substrate. The device has a test capacitor having one end connected to the drain region of the driving thin film transistor and the other end connected to the gate signal line, and the power supply line is led out of the insulating substrate via a switch. E characterized by having
An L display device is provided.
【００３３】前記スイッチは、前記複数の電源供給線毎
に配置され、前記スイッチを順次駆動する駆動回路を、
前記絶縁基板上に有することを特徴とするＥＬ表示装置
であってもよい。The switch is provided for each of the plurality of power supply lines, and includes a driving circuit for sequentially driving the switches.
An EL display device may be provided over the insulating substrate.
【００３４】前記スイッチを順次駆動する前記駆動回路
は、前記ソース信号線駆動回路と一部を共有しているこ
とを特徴としたＥＬ表示装置であってもよい。The driving circuit for sequentially driving the switches may be an EL display device characterized in that a part of the driving circuit is shared with the source signal line driving circuit.
【００３５】前記検査容量は、０．０５ｐＦ〜１ｐＦの
値をとることを特徴とするＥＬ表示装置であってもよ
い。[0035] The EL display device may be characterized in that the inspection capacitance takes a value of 0.05 pF to 1 pF.
【００３６】本発明によって、絶縁基板上に、複数のソ
ース信号線と、複数のゲート信号線と、複数の電源供給
線と、複数のスイッチング用薄膜トランジスタと、複数
の駆動用薄膜トランジスタと、前記駆動用薄膜トランジ
スタのドレイン領域に接続した検査容量とを有するＥＬ
表示装置の検査方法において、前記駆動用薄膜トランジ
スタを動作させ、前記検査容量を一定電位に充電する手
順と、前記駆動用薄膜トランジスタをオフさせた後、前
記電源供給線の電位を前記検査容量とは異なる電位に設
定する手順と、前記検査容量に充電された電荷を、画素
毎に、前記電源供給線を介して外部に引き出し、電位変
動を検出する手順とを有するＥＬ表示装置の検査方法が
提供される。According to the present invention, a plurality of source signal lines, a plurality of gate signal lines, a plurality of power supply lines, a plurality of switching thin film transistors, a plurality of driving thin film transistors, a plurality of driving thin film transistors, EL having inspection capacitance connected to drain region of thin film transistor
In the method for inspecting a display device, a step of operating the driving thin film transistor to charge the inspection capacitance to a constant potential, and a method of setting the potential of the power supply line different from the inspection capacitance after the driving thin film transistor is turned off. There is provided an inspection method for an EL display device, comprising: a step of setting a potential; and a step of extracting a charge charged in the inspection capacitance to the outside for each pixel via the power supply line and detecting a potential change. You.
【００３７】前記表示装置を用いることを特徴とするコ
ンピュータ、ビデオカメラ、ヘッドマウントディスプレ
イ、画像再生装置、携帯情報端末であってもよい。A computer, a video camera, a head mounted display, an image reproducing device, or a portable information terminal using the display device may be used.
【００３８】[0038]
【発明の実施の形態】以下に、本発明のＥＬ表示装置の
構造及びその検査方法について説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The structure of an EL display device according to the present invention and a method for inspecting the same will be described below.
【００３９】図１に、本発明の第一の実施形態を示す。
図１は、本発明の表示装置の画素部の構成図である。FIG. 1 shows a first embodiment of the present invention.
FIG. 1 is a configuration diagram of a pixel portion of a display device of the present invention.
【００４０】電源供給線Ｖ１〜Ｖｘ、ソース信号線Ｓ１
〜Ｓｘ、ゲート信号線Ｇ１〜Ｇｙ、スイッチング用ＴＦ
Ｔ９１０２、駆動用ＴＦＴ９１０６、保持容量９１０
７、ＥＬ素子９１０５、検査容量９１０８によって構成
されている。Power supply lines V1 to Vx, source signal line S1
To Sx, gate signal lines G1 to Gy, switching TF
T9102, driving TFT 9106, storage capacitor 910
7, an EL element 9105, and a test capacitor 9108.
【００４１】なお、スイッチング用ＴＦＴ９１０２は、
ダブルゲート構造で示しているが、本発明の表示装置の
画素のスイッチング用ＴＦＴは、ダブルゲート構造に限
らず、シングルゲート構造でも良いし、ダブルゲート以
上のマルチゲート構造でも良い。The switching TFT 9102 is
Although a double gate structure is shown, the switching TFT of the pixel of the display device of the present invention is not limited to the double gate structure, and may have a single gate structure or a multi-gate structure with a double gate or more.
【００４２】また、駆動用ＴＦＴ９１０６は、シングル
ゲート構造で示しているが、本発明の表示装置の画素の
駆動用ＴＦＴは、ダブルゲート構造でも良いし、マルチ
ゲート構造でも良い。Although the driving TFT 9106 has a single gate structure, the driving TFT of the pixel of the display device of the present invention may have a double gate structure or a multi-gate structure.
【００４３】ここで、駆動用ＴＦＴ９１０６のドレイン
領域は、ＥＬ素子９１０５だけでなく検査容量９１０８
にも接続されている。この例では、検査容量９１０８
は、駆動用ＴＦＴ９１０６のドレイン領域とゲート信号
線との間に挿入されているが、本発明の構成はこれに限
定されない。前記ドレイン領域と、別の個別配線との間
であっても良い。Here, the drain region of the driving TFT 9106 is not only the EL element 9105 but also the inspection capacitor 9108.
Is also connected. In this example, the inspection capacity 9108
Is inserted between the drain region of the driving TFT 9106 and the gate signal line, but the configuration of the present invention is not limited to this. It may be between the drain region and another individual wiring.
【００４４】図２は、本発明の表示装置のブロック図で
ある。FIG. 2 is a block diagram of the display device of the present invention.
【００４５】ソース信号線駆動回路９２０１、ゲート信
号線駆動回路９２０２、９２０３、検査用駆動回路９２
０４、スイッチ９２０５、９２０６、ソース信号線９２
０７〜９２０９、ゲート信号線９２１０〜９２１２、画
素部電源供給線９２１３、９２１４、電源供給線引出し
端子９２１５、外付け検査回路９２１６より構成されて
いる。The source signal line driving circuit 9201, the gate signal line driving circuits 9202 and 9203, the inspection driving circuit 92
04, switches 9205 and 9206, source signal line 92
07-9209, gate signal lines 9210-9212, pixel portion power supply lines 9213 and 9214, power supply line lead terminals 9215, and an external inspection circuit 9216.
【００４６】なお、図２においては、ソース信号線、ゲ
ート信号線、電源供給線及びスイッチは、その一部を代
表で示している。実際には、これらは、表示装置を構成
する画素に対応する分、形成されている。In FIG. 2, a part of the source signal line, the gate signal line, the power supply line, and the switch is shown as a representative. Actually, these are formed corresponding to the pixels constituting the display device.
【００４７】従来と異なり、検査用駆動回路９２０４が
追加されている。また、検査用駆動回路９２０４によっ
て制御されているスイッチ９２０５、９２０６が、画素
部電源供給線９２１３、９２１４と、電源供給線引出し
端子９２１５との間に、画素部電源供給線ごとに挿入さ
れている。電源供給線引出し端子は、外付け検査回路９
２１６に接続されている。Unlike the related art, an inspection drive circuit 9204 is added. Further, switches 9205 and 9206 controlled by the inspection drive circuit 9204 are inserted between the pixel unit power supply lines 9213 and 9214 and the power supply line lead terminal 9215 for each pixel unit power supply line. . The power supply line lead terminal is connected to the external inspection circuit 9.
216.
【００４８】検査用駆動回路９２０４は、図２におい
て、独立に配置されているが、ソース信号線駆動回路が
アナログ方式の場合、両者を兼用することも可能であ
る。（図示せず）The test drive circuits 9204 are arranged independently in FIG. 2, but when the source signal line drive circuit is of the analog type, both can be used. (Not shown)
【００４９】次に、本発明で用いる検査方法について、
説明する。Next, regarding the inspection method used in the present invention,
explain.
【００５０】なお説明では、図１及び図２を参照する。In the description, reference is made to FIG. 1 and FIG.
【００５１】ここでは、ＴＦＴ工程が終了した後の、Ｅ
Ｌ材料成膜前の段階の基板の検査を想定するが、表示装
置を構成するＴＦＴ同士、容量（保持容量、検査容量
等）及び抵抗等との結線が終了していれば、この工程の
段階に限定されない。Here, E after the TFT process is completed.
It is assumed that the substrate is inspected at the stage before the L material is formed. If the connection between the TFTs constituting the display device, the capacitance (retention capacitance, inspection capacitance, etc.), the resistance, and the like has been completed, the stage of this process is assumed. It is not limited to.
【００５２】ここで、図１においては、ＥＬ素子９１０
５を示しているが、以下の検査を行う段階では、まだＥ
Ｌ材料は成膜されておらず、ＥＬ素子９１０５は形成さ
れていない。Here, in FIG. 1, the EL element 910
5 at the stage of performing the following inspection,
The L material is not formed, and the EL element 9105 is not formed.
【００５３】まず、第一の手順として、電源供給線に
「Ｈｉ」の信号に対応する電圧、例えば１０Ｖを加える。
次に、各駆動回路（ソース信号線駆動回路９２０１及び
ゲート信号線駆動回路９２０２、９２０３）を順次走査
し、各画素において、駆動用ＴＦＴ９１０６をオンさせ
て、電源供給線Ｖ１〜Ｖｘの電圧１０Ｖを各検査容量９
１０８に書き込む。First, as a first procedure, a voltage corresponding to the "Hi" signal, for example, 10 V, is applied to the power supply line.
Next, each of the driver circuits (the source signal line driver circuit 9201 and the gate signal line driver circuits 9202 and 9203) is sequentially scanned, and in each pixel, the driving TFT 9106 is turned on, and the voltage 10V of the power supply lines V1 to Vx is reduced. Each inspection capacity 9
Write to 108.
【００５４】なお、検査容量は、０．０５ｐＦ〜１ｐＦ
の値をとるとする。The inspection capacity is 0.05 pF to 1 pF.
And take the value of.
【００５５】第二の手順として、以下のことを行う。ソ
ース信号線駆動回路９２０１、ゲート信号線駆動回路９
２０２、９２０３を動作させ、画素部の駆動用ＴＦＴ９
１０６をすべてオフにする。次に電源供給線Ｖ１〜Ｖｘ
の電位を「Ｌｏ」の信号に対応する電圧に、例えば０Ｖ
に設定する。このときスイッチ９２０５，９２０６はオ
ンしたままである。As a second procedure, the following is performed. Source signal line driving circuit 9201, gate signal line driving circuit 9
The TFTs 202 and 9203 are operated to drive the pixel portion TFT 9.
Turn off all 106. Next, power supply lines V1 to Vx
To a voltage corresponding to the “Lo” signal, for example, 0V
Set to. At this time, the switches 9205 and 9206 remain on.
【００５６】これによって画素部の電源供給線Ｖ１〜Ｖ
ｘは０Ｖになる。As a result, the power supply lines V1 to V
x becomes 0V.
【００５７】第三の手順として、以下のことを行う。As a third procedure, the following is performed.
【００５８】図３の示すようなタイミングで、画素のひ
とつひとつの駆動用ＴＦＴ９１０６を動作させていく。The driving TFT 9106 of each pixel is operated at the timing shown in FIG.
【００５９】図３のタイミングチャートにおいては、ス
イッチング用ＴＦＴをｎチャネル型ＴＦＴとし、駆動用
ＴＦＴをｐチャネル型ＴＦＴとした場合を示している
が、スイッチング用ＴＦＴ及び駆動用ＴＦＴは、ｐチャ
ネル型ＴＦＴでもｎチャネル型ＴＦＴでもどちらでも良
い。The timing chart of FIG. 3 shows a case where the switching TFT is an n-channel TFT and the driving TFT is a p-channel TFT. However, the switching TFT and the driving TFT are p-channel TFTs. Either a TFT or an n-channel TFT may be used.
【００６０】ソース信号線Ｓ１〜Ｓｘを順に操作する。
なお、ここでは、２本のソース信号線Ｓ１及びＳ２に対
する操作を代表して図示し説明するが、全てのソース信
号線Ｓ１〜Ｓｘに対して同様の操作を行う。The source signal lines S1 to Sx are sequentially operated.
Here, the operation for the two source signal lines S1 and S2 is shown and described as a representative, but the same operation is performed for all the source signal lines S1 to Sx.
【００６１】ソース信号線に「Ｌｏ」の信号が入力され
た画素において、ゲート信号線Ｇ１〜Ｇｙに順に「Ｈｉ」
の信号が入力されると、駆動用ＴＦＴ９１０６がオンに
なる。In the pixel in which the signal of "Lo" is input to the source signal line, "Hi" is sequentially applied to the gate signal lines G1 to Gy.
Is input, the driving TFT 9106 is turned on.
【００６２】また、すべての電源供給線Ｖ１〜Ｖｘがつ
ながっていると、配線容量が大きすぎ、電圧の検出が困
難になる。そのため、電源供給線につながるスイッチ
は、画素１列ごと個別に、画素ＴＦＴの動作をチェック
するために必要である。When all the power supply lines V1 to Vx are connected, the wiring capacitance is too large, and it becomes difficult to detect the voltage. Therefore, a switch connected to the power supply line is necessary to check the operation of the pixel TFT individually for each column of pixels.
【００６３】ここで、画素１列とは、同じソース信号線
に接続されたスイッチング用ＴＦＴを有する画素を示す
ものとする。Here, one pixel column means a pixel having a switching TFT connected to the same source signal line.
【００６４】ソース信号線Ｓ１が選択されている間、ソ
ース信号線Ｓ１にそのソース領域が接続されたスイッチ
ング用ＴＦＴを有する画素に、電源を供給する電源供給
線Ｖ１につながるスイッチは、オンの状態となる。な
お、その他の画素に対応する電源供給線Ｖ２〜Ｖｘにつ
ながるスイッチは、全てオフの状態にある。While the source signal line S1 is selected, a switch connected to a power supply line V1 for supplying power to a pixel having a switching TFT whose source region is connected to the source signal line S1 is in an ON state. Becomes The switches connected to the power supply lines V2 to Vx corresponding to the other pixels are all in an off state.
【００６５】次に、ソース信号線Ｓ２が選択されている
間、ソース信号線Ｓ２にそのソース領域が接続されたス
イッチング用ＴＦＴを有する画素に、電源を供給する電
源供給線Ｖ２につながるスイッチは、オンの状態とな
る。なお、その他の画素に対応する電源供給線Ｖ１、Ｖ
３〜Ｖｘにつながるスイッチは、全てオフの状態にあ
る。Next, while the source signal line S2 is selected, a switch connected to a power supply line V2 for supplying power to a pixel having a switching TFT whose source region is connected to the source signal line S2 is: It turns on. The power supply lines V1 and V1 corresponding to the other pixels
The switches connected to 3-Vx are all off.
【００６６】ここで、図３において、Ｔ１及びＴ２は、
それぞれ電源供給線Ｖ１につながるスイッチ、電源供給
線Ｖ２につながるスイッチを、オンもしくはオフさせる
信号を示す。Here, in FIG. 3, T1 and T2 are:
Signals for turning on or off the switch connected to the power supply line V1 and the switch connected to the power supply line V2, respectively, are shown.
【００６７】本実施例では、Ｔ１及びＴ２は、「Ｈｉ」の
信号が入力されている場合、その電源供給線につながる
スイッチはオンの状態となり、「Ｌｏ」の信号が入力され
ている場合は、そのスイッチは、オフの状態となる場合
を示している。In this embodiment, when the signal of “Hi” is input, the switch connected to the power supply line is turned on at T 1 and T 2, and when the signal of “Lo” is input, , The switch is turned off.
【００６８】画素において、駆動用ＴＦＴ９１０６がオ
ンすると、検査容量９１０８に保持されていた電荷は電
源供給線Ｖ１〜Ｖｘに放電される。この放電によって、
電源供給線Ｖ１〜Ｖｘには電圧が発生する。In the pixel, when the driving TFT 9106 is turned on, the electric charge held in the inspection capacitor 9108 is discharged to the power supply lines V1 to Vx. With this discharge,
Voltage is generated on the power supply lines V1 to Vx.
【００６９】この電圧は以下のように与えられる。画素
部の電源供給線の配線容量値をＣ1、電源供給線引出し
端子９２１５までの容量をＣ２、検査容量をＣ３とする
と、発生する電圧Ｖoutは、式１で与えられる。This voltage is given as follows. Assuming that the wiring capacitance value of the power supply line of the pixel portion is C1, the capacitance up to the power supply line lead-out terminal 9215 is C2, and the inspection capacitance is C3, the generated voltage Vout is given by Expression 1.
【００７０】[0070]
【式１】 Ｖout＝１０ ｘ Ｃ３／（Ｃ１＋Ｃ２＋Ｃ
３）[Expression 1] V out = 10 × C3 / (C1 + C2 + C
3)
【００７１】Ｃ１＝Ｃ２＝１０ｐＦ、Ｃ３＝０．１ｐＦ
とすると、電圧Ｖoutは０．０５Ｖとなる。C1 = C2 = 10 pF, C3 = 0.1 pF
Then, the voltage V out becomes 0.05 V.
【００７２】この電圧Ｖoutは小さいので、電源線供給
線引出し端子９２１５に、外付けの検査回路９２１６を
つけて検出を行う。Since this voltage Vout is small, an external inspection circuit 9216 is attached to the power supply line supply terminal 9215 for detection.
【００７３】画素ＴＦＴに不良があれば、充電または放
電ができないので、電圧Ｖoutは発生しない。If the pixel TFT is defective, charging or discharging cannot be performed, so that no voltage Vout is generated.
【００７４】図３に示すタイミングチャートにおいて、
電源供給線引き出し端子９２１５には、電圧Ｖoutが画
素を選択するごとに発生するが、画素ＴＦＴに異常があ
れば９３０１のように電圧信号の欠落がみられ、欠陥が
発生しているのがわかる。In the timing chart shown in FIG.
The voltage Vout is generated at the power supply line lead terminal 9215 every time a pixel is selected. However, if there is an abnormality in the pixel TFT, the voltage signal is lost as shown in 9301, and a defect is generated. Understand.
【００７５】このようにして、すべての画素を順次選択
することによって、画素ＴＦＴの検査が可能となる。As described above, by sequentially selecting all the pixels, the inspection of the pixel TFT can be performed.
【００７６】[0076]
【実施例】以下に、本発明の実施例を説明する。Embodiments of the present invention will be described below.
【００７７】（実施例１）本実施例では、本発明の表示
装置の検査用駆動回路の構成例を示す。(Embodiment 1) In this embodiment, an example of the configuration of an inspection drive circuit of a display device of the present invention will be described.
【００７８】図４において、検査用駆動回路は、ＤＦＦ
９４０１から構成されるシフトレジスタ９４０２と、Ｎ
ＡＮＤ回路９４０３、９４０４、９４０５、インバータ
より構成されるバッファ回路９４０６、９４０７、９４
０８より成り立っている。In FIG. 4, the test drive circuit is a DFF
9401 comprising a shift register 9402 comprising
AND circuits 9403, 9404, 9405 and buffer circuits 9406, 9407, 94 composed of inverters
08.
【００７９】なお、図４では、検査用駆動回路の３本の
電源供給線に対応する部分のみを示しているが、実際に
は、検査用駆動回路は、全ての電源供給線に対応する回
路によって構成されてる。Although FIG. 4 shows only a portion corresponding to the three power supply lines of the inspection drive circuit, actually, the inspection drive circuit is a circuit corresponding to all the power supply lines. It is composed by
【００８０】バッファ回路路９４０６、９４０７、９４
０８の出力９４０９、９４１０、９４１１には、図２に
示したスイッチ９２０５、９２０６等が接続され、画素
部電源供給線と、電源供給線引出し端子を接続する。Buffer circuit paths 9406, 9407, 94
The switches 9205, 9206, etc. shown in FIG. 2 are connected to the outputs 9409, 9410, 9411 of 08, and connect the pixel portion power supply line and the power supply line lead terminal.
【００８１】シフトレジスタ９４０２の入力端子９４０
０に「Ｈｉ」の電圧を入力すれば、端子９４０９〜９４１
１の出力は全て「Ｈｉ」に対応する信号になり、すべての
スイッチをオンとすることができる。Input terminal 940 of shift register 9402
If a “Hi” voltage is input to 0, terminals 9409 to 941
All outputs of 1 become signals corresponding to "Hi", and all switches can be turned on.
【００８２】（実施例２）本実施例では、本発明の表示
装置の外付け検査回路の構成例を示す。(Embodiment 2) In this embodiment, a configuration example of an external inspection circuit of a display device of the present invention will be described.
【００８３】図５において、外付け検査回路９５０１
は、接続を切り換えるスイッチ９５０２、信号検出を行
うアンプ９５０５、電圧源９５０３、抵抗９５０４等に
よって、構成されている。In FIG. 5, external inspection circuit 9501
Is composed of a switch 9502 for switching connections, an amplifier 9505 for signal detection, a voltage source 9503, a resistor 9504, and the like.
【００８４】スイッチ９５０２において、「Ｈｉ」の信号
に対応する電圧、１０Ｖの電圧源９５０３もしくは、
「Ｌｏ」の信号に対応する電圧、０Ｖの電圧源９５０８も
しくは、信号を増幅するアンプ９５０５との、３つの入
力端子の接続が選択される。In the switch 9502, a voltage corresponding to the “Hi” signal, a 10 V voltage source 9503 or
The connection of the three input terminals to the voltage corresponding to the signal of “Lo”, the voltage source 9508 of 0 V, or the amplifier 9505 for amplifying the signal is selected.
【００８５】なお、電圧源９５０３、９５０８の電圧
は、上記の値に限定されず、必要に応じて最適化を図る
ことは可能である。The voltages of the voltage sources 9503 and 9508 are not limited to the above values, but can be optimized as needed.
【００８６】検査を行う表示装置の基板の電源供給線引
き出し端子を、入力９５０７に接続し、実施の形態にお
いて示した手順によって検査を行う。検査の判断はアン
プ９５０５の出力９５０６をモニターして行う。A power supply line lead terminal of a substrate of a display device to be inspected is connected to the input 9507, and the inspection is performed according to the procedure shown in the embodiment. The judgment of the inspection is made by monitoring the output 9506 of the amplifier 9505.
【００８７】ここで用いるアンプ９５０５は、１０倍か
ら１０００倍程度の電圧利得を持ち、電源供給線に発生
する検出信号を増幅して検知する。アンプの利得は１０
０倍程度が望ましい。The amplifier 9505 used here has a voltage gain of about 10 to 1000 times, and amplifies and detects a detection signal generated on the power supply line. Amplifier gain is 10
About 0 times is desirable.
【００８８】本実施例は、実施例１と自由に組み合わせ
て実施することが可能である。This embodiment can be implemented by freely combining with the first embodiment.
【００８９】（実施例３）本発明において、駆動用ＴＦ
Ｔ１０８はｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴ
でもどちらでも用いることが可能であるが、ＥＬ素子１
１０の陽極が画素電極で陰極が対向電極の場合、駆動用
ＴＦＴ１０８はｐチャネル型ＴＦＴであることが好まし
い。また逆にＥＬ素子１１０の陽極が対向電極で陰極が
画素電極の場合、駆動用ＴＦＴ１０８はｎチャネル型Ｔ
ＦＴであることが好ましい。(Embodiment 3) In the present invention, the driving TF
T108 is n-channel TFT or p-channel TFT
However, either of them can be used, but the EL element 1
When the anode 10 is a pixel electrode and the cathode is a counter electrode, the driving TFT 108 is preferably a p-channel TFT. Conversely, when the anode of the EL element 110 is a counter electrode and the cathode is a pixel electrode, the driving TFT 108 is an n-channel TFT.
Preferably, it is FT.
【００９０】本実施例は、実施例１〜実施例２のいずれ
ともと自由に組み合わせて実施することが可能である。This embodiment can be implemented by freely combining with any of Embodiments 1 and 2.
【００９１】（実施例４）本実施例では、本発明を用い
てＥＬ表示装置を作製した例について説明する。Embodiment 4 In this embodiment, an example in which an EL display device is manufactured by using the present invention will be described.
【００９２】図６（Ａ）は本発明を用いたＥＬ表示装置
の上面図である。図６（Ａ）において、４０１０は基
板、４０１１は画素部、４０１２はソース信号線駆動回
路、４０１３ａ、４０１３ｂはゲート信号線駆動回路で
あり、それぞれの駆動回路は配線４０１４ａ、４０１４
ｂ、４０１５、４０１６を経てＦＰＣ４０１７に至り、
外部機器へと接続される。FIG. 6A is a top view of an EL display device using the present invention. In FIG. 6A, reference numeral 4010 denotes a substrate, 4011 denotes a pixel portion, 4012 denotes a source signal line driver circuit, 4013a and 4013b denote gate signal line driver circuits, and respective driver circuits are wirings 4014a and 4014.
b, through 4015 and 4016 to FPC 4017,
Connected to an external device.
【００９３】なお、本実施例では、検査用駆動回路をソ
ース信号線駆動回路４０１２で兼用している例を示す
が、本発明はこの構成に限定されない。検査用駆動回路
をソース信号線駆動回路とは別に設けても良い。Although the present embodiment shows an example in which the inspection drive circuit is also used as the source signal line drive circuit 4012, the present invention is not limited to this configuration. The inspection driving circuit may be provided separately from the source signal line driving circuit.
【００９４】ここで、少なくとも画素部、好ましくは駆
動回路及び画素部を囲むようにしてカバー材６０００、
シーリング材（ハウジング材ともいう）７０００、密封
材（第２のシーリング材）７００１が設けられている。Here, the cover member 6000 is formed so as to surround at least the pixel portion, preferably the driving circuit and the pixel portion.
A sealing material (also referred to as a housing material) 7000 and a sealing material (a second sealing material) 7001 are provided.
【００９５】また、図６（Ｂ）は、本実施例のＥＬ表示
装置の断面構造であり、基板４０１０、下地膜４０２１
の上に駆動回路用ＴＦＴ（但し、ここではｎチャネル型
ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回
路を図示している。）４０２２及び画素部用ＴＦＴ４０
２３（但し、ここではＥＬ素子への電流を制御する駆動
用ＴＦＴだけ図示している。）が形成されている。これ
らのＴＦＴは公知の構造（トップゲート構造またはボト
ムゲート構造）を用いれば良い。FIG. 6B shows a cross-sectional structure of the EL display device of this embodiment.
A driving circuit TFT 4022 (here, a CMOS circuit combining an n-channel TFT and a p-channel TFT is illustrated) 4022 and a pixel portion TFT 40
23 (however, only the driving TFT for controlling the current to the EL element is shown here). These TFTs may use a known structure (top gate structure or bottom gate structure).
【００９６】なお、図６（Ｂ）においては、駆動用ＴＦ
Ｔのドレイン電極に接続された検査容量等も図示してい
ない。In FIG. 6B, the driving TF
The test capacitors and the like connected to the T drain electrode are not shown.
【００９７】駆動回路用ＴＦＴ４０２２、画素部用ＴＦ
Ｔ４０２３が完成したら、樹脂材料でなる層間絶縁膜
（平坦化膜）４０２６の上に画素部用ＴＦＴ４０２３の
ドレインと電気的に接続する透明導電膜でなる画素電極
４０２７を形成する。透明導電膜としては、酸化インジ
ウムと酸化スズとの化合物（ＩＴＯと呼ばれる）または
酸化インジウムと酸化亜鉛との化合物を用いることがで
きる。そして、画素電極４０２７を形成したら、絶縁膜
４０２８を形成し、画素電極４０２７上に開口部を形成
する。Driving circuit TFT 4022, pixel portion TF
When T4023 is completed, a pixel electrode 4027 made of a transparent conductive film electrically connected to the drain of the pixel portion TFT 4023 is formed on an interlayer insulating film (flattening film) 4026 made of a resin material. As the transparent conductive film, a compound of indium oxide and tin oxide (called ITO) or a compound of indium oxide and zinc oxide can be used. After the pixel electrode 4027 is formed, an insulating film 4028 is formed, and an opening is formed over the pixel electrode 4027.
【００９８】次に、ＥＬ層４０２９を形成する。ＥＬ層
４０２９は公知のＥＬ材料（正孔注入層、正孔輸送層、
発光層、電子輸送層または電子注入層）を自由に組み合
わせて積層構造または単層構造とすれば良い。どのよう
な構造とするかは公知の技術を用いれば良い。また、Ｅ
Ｌ材料には、低分子系材料と高分子系（ポリマー系）材
料がある。低分子系材料を用いる場合は蒸着法を用いる
が、高分子系材料を用いる場合には、スピンコート法、
印刷法またはインクジェット法等の簡易な方法を用いる
ことが可能である。Next, an EL layer 4029 is formed. The EL layer 4029 is formed of a known EL material (a hole injection layer, a hole transport layer,
A light-emitting layer, an electron transport layer, or an electron injection layer) may be freely combined to form a stacked structure or a single-layer structure. A known technique may be used to determine the structure. Also, E
The L material includes a low molecular material and a high molecular (polymer) material. When a low molecular material is used, an evaporation method is used, but when a high molecular material is used, a spin coating method,
A simple method such as a printing method or an inkjet method can be used.
【００９９】本実施例では、シャドーマスクを用いて蒸
着法によりＥＬ層４０２９を形成する。シャドーマスク
を用いて画素毎に波長の異なる発光が可能な発光層（赤
色発光層、緑色発光層及び青色発光層）を形成すること
で、カラー表示が可能となる。その他にも、色変換層
（ＣＣＭ）とカラーフィルターを組み合わせた方式、白
色発光層とカラーフィルターを組み合わせた方式がある
がいずれの方法を用いても良い。勿論、単色発光のＥＬ
表示装置とすることもできる。In this embodiment, the EL layer 4029 is formed by an evaporation method using a shadow mask. By forming a light-emitting layer (a red light-emitting layer, a green light-emitting layer, and a blue light-emitting layer) capable of emitting light having different wavelengths for each pixel using a shadow mask, color display becomes possible. In addition, there are a method in which a color conversion layer (CCM) and a color filter are combined, and a method in which a white light emitting layer and a color filter are combined, and any method may be used. Of course, monochromatic EL
It can also be a display device.
【０１００】ＥＬ層４０２９を形成したら、その上に陰
極４０３０を形成する。陰極４０３０とＥＬ層４０２９
の界面に存在する水分や酸素は極力排除しておくことが
望ましい。従って、真空中でＥＬ層４０２９と陰極４０
３０を連続成膜するか、ＥＬ層４０２９を不活性雰囲気
で形成し、大気解放しないで陰極４０３０を形成すると
いった工夫が必要である。本実施例ではマルチチャンバ
ー方式（クラスターツール方式）の成膜装置を用いるこ
とで上述のような成膜を可能とする。After forming the EL layer 4029, a cathode 4030 is formed thereon. Cathode 4030 and EL layer 4029
It is desirable to remove as much as possible moisture and oxygen existing at the interface. Therefore, the EL layer 4029 and the cathode 40 in vacuum
It is necessary to devise a method of continuously forming the film 30 or forming the EL layer 4029 in an inert atmosphere and forming the cathode 4030 without opening to the atmosphere. In this embodiment, the above-described film formation is made possible by using a multi-chamber type (cluster tool type) film formation apparatus.
【０１０１】なお、本実施例では陰極４０３０として、
ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜
の積層構造を用いる。具体的にはＥＬ層４０２９上に蒸
着法で１ｎｍ厚のＬｉＦ（フッ化リチウム）膜を形成
し、その上に３００ｎｍ厚のアルミニウム膜を形成す
る。勿論、公知の陰極材料であるＭｇＡｇ電極を用いて
も良い。そして陰極４０３０は４０３１で示される領域
において配線４０１６に接続される。配線４０１６は陰
極４０３０に所定の電圧を与えるための電源線であり、
導電性ペースト材料４０３２を介してＦＰＣ４０１７に
接続される。In this embodiment, the cathode 4030 is
A laminated structure of a LiF (lithium fluoride) film and an Al (aluminum) film is used. Specifically, a 1-nm-thick LiF (lithium fluoride) film is formed over the EL layer 4029 by a vapor deposition method, and a 300-nm-thick aluminum film is formed thereover. Of course, a MgAg electrode which is a known cathode material may be used. The cathode 4030 is connected to the wiring 4016 in a region indicated by 4031. A wiring 4016 is a power supply line for applying a predetermined voltage to the cathode 4030,
It is connected to FPC 4017 through conductive paste material 4032.
【０１０２】４０３１に示された領域において陰極４０
３０と配線４０１６とを電気的に接続するために、層間
絶縁膜４０２６及び絶縁膜４０２８に、コンタクトホー
ルを形成する必要がある。これらは層間絶縁膜４０２６
のエッチング時（画素電極用コンタクトホールの形成
時）や絶縁膜４０２８のエッチング時（ＥＬ層形成前の
開口部の形成時）に形成しておけば良い。また、絶縁膜
４０２８をエッチングする際に、層間絶縁膜４０２６ま
で一括でエッチングしても良い。この場合、層間絶縁膜
４０２６と絶縁膜４０２８が同じ樹脂材料であれば、コ
ンタクトホールの形状を良好なものとすることができ
る。In the region indicated by 4031, the cathode 40
In order to electrically connect the wiring 30 and the wiring 3016, it is necessary to form a contact hole in the interlayer insulating film 4026 and the insulating film 4028. These are interlayer insulating films 4026
May be formed at the time of etching (at the time of forming the contact hole for the pixel electrode) or at the time of etching the insulating film 4028 (at the time of forming the opening before the EL layer is formed). When the insulating film 4028 is etched, etching may be performed at a time up to the interlayer insulating film 4026. In this case, if the interlayer insulating film 4026 and the insulating film 4028 are made of the same resin material, the shape of the contact hole can be improved.
【０１０３】このようにして形成されたＥＬ素子の表面
を覆って、パッシベーション膜６００３、充填材６００
４、カバー材６０００が形成される。The passivation film 6003 and the filler 600 cover the surface of the EL element thus formed.
4. The cover material 6000 is formed.
【０１０４】さらに、ＥＬ素子部を囲むようにして、カ
バー材６０００と基板４０１０の内側にシーリング材７
０００が設けられ、さらにシーリング材７０００の外側
には密封材（第２のシーリング材）７００１が形成され
る。Further, a sealing material 7 is provided inside the cover material 6000 and the substrate 4010 so as to surround the EL element portion.
000 is provided, and a sealing material (second sealing material) 7001 is formed outside the sealing material 7000.
【０１０５】このとき、この充填材６００４は、カバー
材６０００を接着するための接着剤としても機能する。
充填材６００４としては、ＰＶＣ（ポリビニルクロライ
ド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビ
ニルブチラル）またはＥＶＡ（エチレンビニルアセテー
ト）を用いることができる。この充填材６００４の内部
に乾燥剤を設けておくと、吸湿効果を保持できるので好
ましい。At this time, the filler 6004 also functions as an adhesive for bonding the cover material 6000.
As the filler 6004, PVC (polyvinyl chloride), epoxy resin, silicone resin, PVB (polyvinyl butyral), or EVA (ethylene vinyl acetate) can be used. It is preferable to provide a desiccant inside the filler 6004 because a moisture absorbing effect can be maintained.
【０１０６】また、充填材６００４の中にスペーサーを
含有させてもよい。このとき、スペーサーをＢａＯなど
からなる粒状物質とし、スペーサー自体に吸湿性をもた
せてもよい。A spacer may be contained in the filler 6004. At this time, the spacer may be a granular substance made of BaO or the like, and the spacer itself may have hygroscopicity.
【０１０７】スペーサーを設けた場合、パッシベーショ
ン膜６００３はスペーサー圧を緩和することができる。
また、パッシベーション膜６００３とは別に、スペーサ
ー圧を緩和する樹脂膜などを設けてもよい。When a spacer is provided, the passivation film 6003 can reduce the spacer pressure.
In addition to the passivation film 6003, a resin film or the like for relaxing a spacer pressure may be provided.
【０１０８】また、カバー材６０００としては、ガラス
板、アルミニウム板、ステンレス板、ＦＲＰ（Ｆｉｂｅ
ｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃ
ｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、
マイラーフィルム、ポリエステルフィルムまたはアクリ
ルフィルムを用いることができる。なお、充填材６００
４としてＰＶＢやＥＶＡを用いる場合、数十μｍのアル
ミニウムホイルをＰＶＦフィルムやマイラーフィルムで
挟んだ構造のシートを用いることが好ましい。Further, as the cover material 6000, a glass plate, an aluminum plate, a stainless steel plate, FRP (Fiber)
rglass-Reinforced Plastic
s) plate, PVF (polyvinyl fluoride) film,
Mylar film, polyester film or acrylic film can be used. The filling material 600
When PVB or EVA is used as 4, it is preferable to use a sheet having a structure in which aluminum foil of several tens of μm is sandwiched between PVF films or Mylar films.
【０１０９】但し、ＥＬ素子からの発光方向（光の放射
方向）によっては、カバー材６０００が透光性を有する
必要がある。However, depending on the direction of light emission (the direction of light emission) from the EL element, the cover material 6000 needs to have translucency.
【０１１０】また、配線４０１６は、シーリング材７０
００および密封材７００１と基板４０１０との隙間を通
って、ＦＰＣ４０１７に電気的に接続される。なお、こ
こでは配線４０１６について説明したが、他の配線４０
１４ａ、４０１４ｂ、４０１５も同様にして、シーリン
グ材７０００および密封材７００１と基板４０１０との
隙間を通ってＦＰＣ４０１７に電気的に接続される。Further, the wiring 4016 is formed of the sealing material 70.
00 and the gap between the sealing material 7001 and the substrate 4010, and is electrically connected to the FPC 4017. Although the wiring 4016 has been described here, the other wiring 4016
Similarly, 14a, 4014b, and 4015 are electrically connected to the FPC 4017 through the gap between the sealing material 7000 and the sealing material 7001 and the substrate 4010.
【０１１１】なお本実施例では、充填材６００４を設け
てからカバー材６０００を接着し、充填材６００４の側
面（露呈面）を覆うようにシーリング材７０００を取り
付けているが、カバー材６０００及びシーリング材７０
００を取り付けてから、充填材６００４を設けても良
い。この場合、基板４０１０、カバー材６０００及びシ
ーリング材７０００で形成されている空隙に通じる充填
材の注入口を設ける。そして前記空隙を真空状態（１０
-2Ｔｏｒｒ以下）にし、充填材の入っている水槽に注入
口を浸してから、空隙の外の気圧を空隙の中の気圧より
も高くして、充填材を空隙の中に充填する。In this embodiment, the cover material 6000 is adhered after the filling material 6004 is provided, and the sealing material 7000 is attached so as to cover the side surface (exposed surface) of the filling material 6004. Lumber 70
After attaching 00, the filler 6004 may be provided. In this case, an injection port for a filler is provided to communicate with a space formed by the substrate 4010, the cover material 6000, and the sealing material 7000. Then, the gap is vacuumed (10
-2 Torr or less), immerse the injection port in the water tank containing the filler, and then fill the gap with the filler by setting the pressure outside the gap higher than the pressure inside the gap.
【０１１２】本実施例は、実施例１〜実施例３のいずれ
とも自由に組み合わせて実施することが可能である。This embodiment can be implemented by freely combining with any of Embodiments 1 to 3.
【０１１３】（実施例５）本実施例では、駆動を、従来
例において説明したアナログ階調ではなく、デジタル時
間階調にしたときの、ソース信号側駆動回路の構成につ
いて説明する。(Embodiment 5) In this embodiment, a description will be given of the configuration of a source signal side driving circuit when driving is performed not in the analog gray scale described in the conventional example but in digital time gray scale.
【０１１４】図７に本実施例で用いられるソース信号側
駆動回路の一例を回路図で示す。FIG. 7 is a circuit diagram showing an example of the source signal side drive circuit used in this embodiment.
【０１１５】なお、本発明においては、駆動方法は、ア
ナログ階調、デジタル時間階調、デジタル面積階調など
いずれにおいても適応が可能である。また、それらの階
調方式を組み合わせた方式についても可能である。In the present invention, the driving method can be applied to any of analog gray scale, digital time gray scale, digital area gray scale and the like. Further, a method combining these gradation methods is also possible.
【０１１６】図７において、シフトレジスタ８０１、ラ
ッチ（Ａ）（８０２）、ラッチ（Ｂ）（８０３）、が図
に示すように配置されている。In FIG. 7, a shift register 801, latches (A) (802), and latches (B) (803) are arranged as shown in the figure.
【０１１７】なお本実施例では、１組のラッチ（Ａ）
（８０２）と１組のラッチ（Ｂ）（８０３）が、４本の
ソース信号線Ｓ＿ａ〜Ｓ＿ｄへの出力に対応している。
そのため、外部より入力されるデジタル映像信号の入力
線ＶＤは４本あり、ソース信号線Ｓ＿ａ〜Ｓ＿ｄに入力
される信号がそれぞれ入力されている。In this embodiment, one set of latches (A)
(802) and one set of latches (B) (803) correspond to outputs to the four source signal lines S_a to S_d.
Therefore, there are four input lines VD for digital video signals input from the outside, and the signals input to the source signal lines S_a to S_d are respectively input.
【０１１８】また本実施例では、信号が有する電圧の振
幅の幅を変えるレベルシフタを設けなかったが、設計者
が適宜設けるようにしても良い。In this embodiment, the level shifter for changing the amplitude of the voltage of the signal is not provided. However, the level shifter may be provided as appropriate.
【０１１９】クロック信号ＣＬＫ、ＣＬＫの極性が反転
したクロック信号ＣＬＫＢ、スタートパルス信号ＳＰ、
駆動方向切り替え信号ＳＬ／Ｒはそれぞれ図に示した配
線からシフトレジスタ８０１に入力される。また外部か
ら入力されるデジタルデータ信号ＶＤは図に示した配線
からラッチ（Ａ）（８０２）に入力される。ラッチ信号
Ｓ＿ＬＡＴ、Ｓ＿ＬＡＴの極性が反転した信号Ｓ＿ＬＡ
Ｔｂはそれぞれ図に示した配線からラッチ（Ｂ）（８０
３）に入力される。The clock signals CLK, the clock signal CLKB whose polarity is inverted, the start pulse signal SP,
The driving direction switching signals SL / R are input to the shift register 801 from the wirings shown in the figure. A digital data signal VD input from the outside is input to the latch (A) (802) from the wiring shown in the figure. Latch signal S_LAT, signal S_LA with inverted polarity of S_LAT
Tb is calculated from the wiring shown in FIG.
Input to 3).
【０１２０】ラッチ（Ａ）（８０２）の詳しい構成につ
いて、ソース信号線Ｓ＿ａに対応するラッチ（Ａ）（８
０２）の一部８０４を例にとって説明する。ラッチ
（Ａ）（８０２）の一部８０４は、２つのクロックドイ
ンバータと、２つのインバータとを有している。Regarding the detailed structure of the latches (A) (802), the latches (A) (8) corresponding to the source signal line S_a
02) will be described as an example. A part 804 of the latch (A) (802) has two clocked inverters and two inverters.
【０１２１】ラッチ（Ａ）（８０２）の一部８０４の上
面図を図８に示す。８３１ａ、８３１ｂはそれぞれ、ラ
ッチ（Ａ）（８０２）の一部８０４が有するインバータ
の１つを形成するＴＦＴの活性層であり、８３６は該イ
ンバータの１つを形成するＴＦＴの共通のゲート電極で
ある。また８３２ａ、８３２ｂはそれぞれ、ラッチ
（Ａ）（８０２）の一部８０４が有するもう１つのイン
バータを形成するＴＦＴの活性層であり、８３７ａ、８
３７ｂは活性層８３２ａ、８３２ｂ上にそれぞれ設けら
れたゲート電極である。なおゲート電極８３７ａ、８３
７ｂは電気的に接続されている。FIG. 8 is a top view of a part 804 of the latch (A) (802). Reference numerals 831a and 831b denote active layers of TFTs forming one of the inverters included in a part 804 of the latch (A) (802), and reference numeral 836 denotes a common gate electrode of the TFT forming one of the inverters. is there. Reference numerals 832a and 832b denote active layers of TFTs forming another inverter included in a part 804 of the latch (A) (802).
37b is a gate electrode provided on each of the active layers 832a and 832b. Note that the gate electrodes 837a and 83
7b is electrically connected.
【０１２２】８３３ａ、８３３ｂはそれぞれ、ラッチ
（Ａ）（８０２）の一部８０４が有するクロックドイン
バータの１つを形成するＴＦＴの活性層である。活性層
８３３ａ上にはゲート電極８３８ａ、８３８ｂが設けら
れており、ダブルゲート構造となっている。また活性層
８３３ｂ上にはゲート電極８３８ｂ、８３９が設けられ
ており、ダブルゲート構造となっている。Each of 833a and 833b is an active layer of a TFT forming one of the clocked inverters included in a part 804 of the latch (A) (802). Gate electrodes 838a and 838b are provided on the active layer 833a, and have a double gate structure. On the active layer 833b, gate electrodes 838b and 839 are provided to form a double gate structure.
【０１２３】８３４ａ、８３４ｂはそれぞれ、ラッチ
（Ａ）（８０２）の一部８０４が有するもう１つのクロ
ックドインバータを形成するＴＦＴの活性層である。活
性層８３４ａ上にはゲート電極８３９、８４０が設けら
れており、ダブルゲート構造となっている。また活性層
８３４ｂ上にはゲート電極８４０、８４１が設けられて
おり、ダブルゲート構造となっている。Reference numerals 834a and 834b denote active layers of a TFT forming another clocked inverter included in a part 804 of the latch (A) (802). Gate electrodes 839 and 840 are provided on the active layer 834a to form a double gate structure. Further, gate electrodes 840 and 841 are provided on the active layer 834b to form a double gate structure.
【０１２４】本実施例は、実施例１〜実施例４のいずれ
とも自由に組み合わせて実施することが可能である。This embodiment can be implemented by freely combining with any of Embodiments 1 to 4.
【０１２５】（実施例６）本発明のＥＬ表示装置におい
て、ＥＬ素子が有するＥＬ層に用いられる材料は、有機
ＥＬ材料に限定されず、無機ＥＬ材料を用いても実施で
きる。但し、現在の無機ＥＬ材料は非常に駆動電圧が高
いため、そのような駆動電圧に耐えうる耐圧特性を有す
るＴＦＴを用いなければならない。(Embodiment 6) In the EL display device of the present invention, the material used for the EL layer included in the EL element is not limited to the organic EL material, but may be an inorganic EL material. However, since a current inorganic EL material has a very high driving voltage, a TFT having a withstand voltage characteristic capable of withstanding such a driving voltage must be used.
【０１２６】または、将来的にさらに駆動電圧の低い無
機ＥＬ材料が開発されれば、本発明に適用することは可
能である。Alternatively, if an inorganic EL material having a further lower driving voltage is developed in the future, it can be applied to the present invention.
【０１２７】本実施例は、実施例１〜実施例５のいずれ
とも自由に組み合わせて実施することが可能である。This embodiment can be implemented by freely combining with any of Embodiments 1 to 5.
【０１２８】（実施例７）本発明を用いて形成された電
子ディスプレイ、特にＥＬ表示装置は様々な電子機器に
用いることができる。以下に、本発明を用いて形成され
た電子ディスプレイを表示媒体として組み込んだ電子機
器について説明する。Embodiment 7 An electronic display, particularly an EL display, formed by using the present invention can be used for various electronic devices. Hereinafter, electronic devices incorporating an electronic display formed using the present invention as a display medium will be described.
【０１２９】その様な電子機器としては、ビデオカメ
ラ、テレビ受像機、デジタルカメラ、ヘッドマウントデ
ィスプレイ（ゴーグル型ディスプレイ）、ゲーム機、電
話機、カーナビゲーション、パーソナルコンピュータ、
画像再生装置、携帯情報端末（モバイルコンピュータ、
携帯電話または電子書籍等）などが挙げられる。それら
の一例を図９に示す。Such electronic devices include a video camera, a television receiver, a digital camera, a head mounted display (goggle type display), a game machine, a telephone, a car navigation, a personal computer,
Image playback devices, mobile information terminals (mobile computers,
A mobile phone or an electronic book). One example is shown in FIG.
【０１３０】図９（Ａ）はパーソナルコンピュータであ
り、本体２００１、筐体２００２、表示部２００３、キ
ーボード２００４等を含む。本発明のＥＬ表示装置はパ
ーソナルコンピュータの表示部２００３に用いることが
できる。FIG. 9A shows a personal computer, which includes a main body 2001, a housing 2002, a display portion 2003, a keyboard 2004, and the like. The EL display device of the present invention can be used for the display portion 2003 of a personal computer.
【０１３１】図９（Ｂ）はビデオカメラであり、本体２
１０１、表示部２１０２、音声入力部２１０３、操作ス
イッチ２１０４、バッテリー２１０５、受像部２１０６
等を含む。本発明のＥＬ表示装置はビデオカメラの表示
部２１０２に用いることができる。FIG. 9B shows a video camera,
101, display unit 2102, voice input unit 2103, operation switch 2104, battery 2105, image receiving unit 2106
And so on. The EL display device of the present invention can be used for the display portion 2102 of a video camera.
【０１３２】図９（Ｃ）はヘッドマウントディスプレイ
の一部（右片側）であり、本体２３０１、信号ケーブル
２３０２、頭部固定バンド２３０３、表示モニタ２３０
４、光学系２３０５、表示部２３０６等を含む。本発明
のＥＬ表示装置はヘッドマウントディスプレイの表示部
２３０６に用いることができる。FIG. 9C shows a part (one side on the right) of the head mounted display.
4, including an optical system 2305, a display unit 2306, and the like. The EL display device of the present invention can be used for the display portion 2306 of a head mounted display.
【０１３３】図９（Ｄ）は記録媒体を備えた画像再生装
置（具体的にはＤＶＤ再生装置）であり、本体２４０
１、記録媒体（ＣＤ、ＬＤまたはＤＶＤ等）２４０２、
操作スイッチ２４０３、表示部（ａ）２４０４、表示部
（ｂ）２４０５等を含む。表示部（ａ）は主として画像
情報を表示し、表示部（ｂ）は主として文字情報を表示
するが、本発明のＥＬ表示装置は記録媒体を備えた画像
再生装置の表示部（ａ）、（ｂ）に用いることができ
る。なお、記録媒体を備えた画像再生装置としては、Ｃ
Ｄ再生装置、ゲーム機器などに本発明を用いることがで
きる。FIG. 9D shows an image reproducing apparatus (specifically, a DVD reproducing apparatus) provided with a recording medium.
1, recording medium (CD, LD, DVD, etc.) 2402,
An operation switch 2403, a display unit (a) 2404, a display unit (b) 2405, and the like are included. The display unit (a) mainly displays image information, and the display unit (b) mainly displays character information. However, the EL display device of the present invention employs the display units (a), ( b) can be used. Note that as an image reproducing apparatus provided with a recording medium, C
The present invention can be used for a D playback device, a game machine, and the like.
【０１３４】図９（Ｅ）は携帯型（モバイル）コンピュ
ータであり、本体２５０１、カメラ部２５０２、受像部
２５０３、操作スイッチ２５０４、表示部２５０５等を
含む。本発明のＥＬ表示装置は携帯型（モバイル）コン
ピュータの表示部２５０５に用いることができる。FIG. 9E shows a portable computer, which includes a main body 2501, a camera section 2502, an image receiving section 2503, operation switches 2504, a display section 2505, and the like. The EL display device of the present invention can be used for the display portion 2505 of a portable computer.
【０１３５】また、将来的にＥＬ材料の発光輝度が高く
なれば、フロント型若しくはリア型のプロジェクターに
用いることも可能となる。Further, if the emission luminance of the EL material becomes higher in the future, it can be used for a front type or rear type projector.
【０１３６】本実施例の電子機器は、実施例１〜６のど
のような組み合わせからなる構成を用いても実現するこ
とができる。The electronic apparatus of this embodiment can be realized by using any combination of the first to sixth embodiments.
【０１３７】（実施例８）図１２は携帯電話にＥＬ表示
装置を使用した例である。(Embodiment 8) FIG. 12 shows an example in which an EL display device is used in a mobile phone.
【０１３８】携帯電話は、筐体Ａ１２０１と筐体Ｂ１２
０２とアンテナ１２０５とによって構成され、筐体Ａ１
２０１の表面Ａ１２０３には、表示部１２００とマイク
１２０９が形成され、筐体Ｂ１２０２の表面Ｂ１２０４
には、スピーカー１２０６と操作キー１２０７と電源ス
イッチ１２０８等が形成されている。[0138] The portable telephone has a housing A1201 and a housing B12.
02 and an antenna 1205, and the housing A1
A display unit 1200 and a microphone 1209 are formed on a surface A 1203 of the housing 201, and a surface B 1204 of a housing B 1202 is formed.
Are formed with a speaker 1206, operation keys 1207, a power switch 1208, and the like.
【０１３９】本発明のＥＬ表示装置は、携帯電話の表示
部１２００に用いることができる。The EL display device of the present invention can be used for a display section 1200 of a mobile phone.
【０１４０】なお、スピーカー１２０６、操作キー１２
０７、表示部１２００、マイク１２０９、電源スイッチ
１２０８は、上記配置に限らず、筐体Ａ１２０１、筐体
Ｂ１２０２のいずれの部分にも形成することができる。The speaker 1206 and the operation keys 12
07, the display portion 1200, the microphone 1209, and the power switch 1208 can be formed in any part of the housing A 1201 and the housing B 1202 without being limited to the above arrangement.
【０１４１】図１２では、携帯電話を、２つの筐体部分
（筐体Ａ１２０１及び筐体Ｂ１２０２）より構成し、そ
の一辺をちょうつがい（図示せず）にて接続している。
このちょうつがいを閉じることによって、筐体Ａ１２０
１の表面Ａ１２０３と、筐体Ｂ１２０２の表面Ｂ１２０
４とを重ねることができる。なお、筐体Ａ１２０１の表
面Ａ１２０３と筐体Ｂ１２０２の表面Ｂ１２０４とを重
ねることを、二つ折りにするということにする。In FIG. 12, the portable telephone is composed of two housing parts (a housing A 1201 and a housing B 1202), and one side thereof is connected by a hinge (not shown).
By closing the hinge, the housing A120 is closed.
1 and the surface B120 of the housing B1202.
4 can be overlapped. Note that overlapping the front surface A1203 of the housing A1201 and the front surface B1204 of the housing B1202 is referred to as folding in two.
【０１４２】また、この携帯電話の例では、図１３に示
すような使用法が可能である。すなわち、スピーカー１
２０６とマイク１２０９を別の筐体部分に配置し、その
表面Ａ１２０３と表面Ｂ１２０４との角度を変更するこ
とによって、耳１２１１の近くにスピーカー１２０６を
置き、口元１２１２にマイク１２０９を置くことが可能
となる。このような構成にすることによって、他人に通
話中の口元１２１２を見られないという利点がある。ま
た、口元１２１２とマイク１２０９が近くになるため、
雑音の影響が少なくなり、良好な通話が可能となる、さ
らには、電話機内のノイズフィルタを削減できるなどの
効果がある。また、操作キー１２０７の数を増やせば、
携帯情報端末としても使用できる。Further, in the example of this portable telephone, the usage as shown in FIG. 13 is possible. That is, the speaker 1
It is possible to place the speaker 1206 near the ear 1211 and the microphone 1209 at the mouth 1212 by arranging the microphone 206 and the microphone 1209 in different housing parts and changing the angle between the surface A 1203 and the surface B 1204. Become. With such a configuration, there is an advantage that another person cannot see the mouth 1212 during a call. Also, since the mouth 1212 and the microphone 1209 are close to each other,
The effect of noise is reduced, good communication is enabled, and furthermore, there is an effect that a noise filter in the telephone can be reduced. Also, if the number of operation keys 1207 is increased,
It can also be used as a portable information terminal.
【０１４３】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に適用することが可能であ
る。また、本実施例の電子機器は実施例１〜６のどのよ
うな組み合わせからなる構成を用いても実現することが
できる。As described above, the applicable range of the present invention is extremely wide, and can be applied to electronic devices in all fields. Further, the electronic apparatus according to the present embodiment can be realized by using any combination of the embodiments 1 to 6.
【０１４４】[0144]
【発明の効果】上記構成によって、ＥＬ層を成膜するま
えに画素部ＴＦＴの検査が可能な表示装置を提供するこ
とができる。これにより、不良品をＥＬ材料成膜まえに
除去可能であり、製造費用の削減を図ることができる。According to the above configuration, it is possible to provide a display device capable of inspecting a pixel portion TFT before an EL layer is formed. As a result, defective products can be removed before the EL material is formed, and manufacturing costs can be reduced.
【図１】 本発明の表示装置の画素部の回路構成を示
す図。FIG. 1 is a diagram illustrating a circuit configuration of a pixel portion of a display device of the present invention.
【図２】 本発明の表示装置のブロック図。FIG. 2 is a block diagram of a display device of the present invention.
【図３】 本発明の表示装置の駆動方法を示すタイミ
ングチャートを示す図。FIG. 3 is a timing chart illustrating a method for driving a display device of the present invention.
【図４】 本発明の表示装置の検査用駆動回路の実施
例を示す図。FIG. 4 is a diagram showing an embodiment of an inspection drive circuit of the display device of the present invention.
【図５】 本発明の表示装置の外付け検査回路の実施
例を示す図。FIG. 5 is a diagram showing an embodiment of an external inspection circuit of the display device of the present invention.
【図６】 本発明の表示装置の上面図及び断面図。FIG. 6 is a top view and a cross-sectional view of a display device of the present invention.
【図７】 本発明で表示装置のソース信号側駆動回路
の回路図。FIG. 7 is a circuit diagram of a source signal side driver circuit of a display device according to the present invention.
【図８】 本発明で表示装置のラッチの上面図。FIG. 8 is a top view of a latch of the display device according to the present invention.
【図９】 本発明の表示装置を用いた電子機器を示す
図。FIG. 9 illustrates an electronic device using the display device of the present invention.
【図１０】 従来の表示装置の画素部の回路図。FIG. 10 is a circuit diagram of a pixel portion of a conventional display device.
【図１１】 表示装置のアナログ駆動方法を示すタイミ
ングチャートを示す図。FIG. 11 is a timing chart illustrating an analog driving method of a display device.
【図１２】 本発明を用いた携帯電話を示す図。FIG. 12 illustrates a mobile phone using the present invention.
【図１３】 本発明を用いた携帯電話の使用法を示す
図。FIG. 13 is a diagram showing how to use a mobile phone according to the present invention.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６８０ Ｇ０９Ｇ 3/20 ６８０Ａ ６８０Ｇ ６８０Ｓ ６８０Ｔ ６８０Ｖ 3/30 3/30 Ｚ Ｈ０５Ｂ 33/10 Ｈ０５Ｂ 33/10 33/14 33/14 Ａ Ｆターム(参考） 3K007 AB18 BA06 BB01 BB04 BB05 DA01 DB03 EB00 FA00 5C080 AA06 BB05 DD15 DD28 FF11 JJ03 JJ04 JJ06 5C094 AA42 AA43 BA03 BA27 CA19 DA09 DA13 DB01 DB02 DB04 EA03 EA04 FA01 FB01 FB12 FB14 FB15 GB10 HA10 JA02 5G435 AA17 BB05 CC09 EE37 KK05 KK10 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) G09G 3/20 680 G09G 3/20 680A 680G 680S 680T 680V 3/30 3/30 Z H05B 33/10 H05B 33 / 10 33/14 33/14 A F term (reference) 3K007 AB18 BA06 BB01 BB04 BB05 DA01 DB03 EB00 FA00 5C080 AA06 BB05 DD15 DD28 FF11 JJ03 JJ04 JJ06 5C094 AA42 AA43 BA03 BA27 CA19 DA09 DA13 DB01 DB04 FB03 EA03 EA03 EA03 FB15 GB10 HA10 JA02 5G435 AA17 BB05 CC09 EE37 KK05 KK10
Claims (10)
数のゲート信号線と、複数の電源供給線と、複数のスイ
ッチング用薄膜トランジスタと、複数の駆動用薄膜トラ
ンジスタとを有するＥＬ表示装置において、 一端を前記駆動用薄膜トランジスタのドレイン領域に接
続し、他の一端を前記ゲート信号線に接続した検査容量
を有し、 前記電源供給線はスイッチを介して、前記絶縁基板の外
部に引き出していることを特徴とするＥＬ表示装置。1. An EL display device having a plurality of source signal lines, a plurality of gate signal lines, a plurality of power supply lines, a plurality of switching thin film transistors, and a plurality of driving thin film transistors on an insulating substrate. A test capacitor having one end connected to the drain region of the driving thin film transistor and the other end connected to the gate signal line; and the power supply line is led out of the insulating substrate via a switch. An EL display device.
上に有することを特徴とするＥＬ表示装置。2. The EL display device according to claim 1, wherein the switch is provided for each of the plurality of power supply lines, and has a drive circuit for sequentially driving the switches on the insulating substrate.
ス信号線駆動回路と一部を共有していることを特徴とし
たＥＬ表示装置。3. The EL display device according to claim 2, wherein the drive circuit for sequentially driving the switches shares a part with the source signal line drive circuit.
いて、 前記検査容量は、０．０５ｐＦ〜１ｐＦの値をとること
を特徴とするＥＬ表示装置。4. The EL display device according to claim 1, wherein the test capacitance has a value of 0.05 pF to 1 pF.
数のゲート信号線と、複数の電源供給線と、複数のスイ
ッチング用薄膜トランジスタと、複数の駆動用薄膜トラ
ンジスタと、前記駆動用薄膜トランジスタのドレイン領
域に接続した検査容量とを有するＥＬ表示装置の検査方
法において、 前記駆動用薄膜トランジスタを動作させ、前記検査容量
を一定電位に充電する手順と、 前記駆動用薄膜トランジスタをオフさせた後、前記電源
供給線の電位を前記検査容量とは異なる電位に設定する
手順と、 前記検査容量に充電された電荷を、画素毎に、前記電源
供給線を介して外部に引き出し、電位変動を検出する手
順とを有するＥＬ表示装置の検査方法。5. An insulating substrate, comprising: a plurality of source signal lines; a plurality of gate signal lines; a plurality of power supply lines; a plurality of switching thin film transistors; a plurality of driving thin film transistors; A method for testing an EL display device having a test capacitor connected to a drain region, the method comprising: activating the driving thin film transistor to charge the test capacitor to a constant potential; and turning off the driving thin film transistor; A step of setting a potential of a supply line to a potential different from the test capacitance; and a step of extracting a charge charged in the test capacitance to the outside for each pixel via the power supply line and detecting a potential change. An inspection method for an EL display device having:
載の前記ＥＬ表示装置を用いることを特徴とするコンピ
ュータ。6. A computer using the EL display device according to any one of claims 1 to 4.
載の前記ＥＬ表示装置を用いることを特徴とするビデオ
カメラ。7. A video camera using the EL display device according to any one of claims 1 to 4.
載の前記ＥＬ表示装置を用いることを特徴とするヘッド
マウントディスプレイ。8. A head-mounted display using the EL display device according to any one of claims 1 to 4.
載の前記ＥＬ表示装置を用いることを特徴とする画像再
生装置。9. An image reproducing apparatus using the EL display device according to claim 1. Description:
記載の前記ＥＬ表示装置を用いることを特徴とする携帯
情報端末。10. A portable information terminal using the EL display device according to any one of claims 1 to 4.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001140333A JP5041627B2 (en) | 2000-05-12 | 2001-05-10 | EL display device, electronic equipment |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000-140751 | 2000-05-12 | ||
| JP2000140751 | 2000-05-12 | ||
| JP2000140751 | 2000-05-12 | ||
| JP2001140333A JP5041627B2 (en) | 2000-05-12 | 2001-05-10 | EL display device, electronic equipment |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011155440A Division JP5298167B2 (en) | 2000-05-12 | 2011-07-14 | EL display device |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002032035A true JP2002032035A (en) | 2002-01-31 |
| JP2002032035A5 JP2002032035A5 (en) | 2008-05-22 |
| JP5041627B2 JP5041627B2 (en) | 2012-10-03 |
Family
ID=26591814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001140333A Expired - Lifetime JP5041627B2 (en) | 2000-05-12 | 2001-05-10 | EL display device, electronic equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5041627B2 (en) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6633135B2 (en) | 2000-07-28 | 2003-10-14 | Wintest Corporation | Apparatus and method for evaluating organic EL display |
| WO2004055772A1 (en) * | 2002-12-16 | 2004-07-01 | Agilent Technologies, Inc. | Active matrix display and its testing method |
| US6815975B2 (en) | 2002-05-21 | 2004-11-09 | Wintest Corporation | Inspection method and inspection device for active matrix substrate, inspection program used therefor, and information storage medium |
| US6930505B2 (en) | 2002-03-29 | 2005-08-16 | International Business Machines Corporation | Inspection method and apparatus for EL array substrate |
| JP2006189809A (en) * | 2004-12-06 | 2006-07-20 | Semiconductor Energy Lab Co Ltd | Testing circuit and display apparatus having the testing circuit |
| US7187204B2 (en) | 2003-03-25 | 2007-03-06 | Semiconductor Energy Laboratory Co., Ltd. | Circuit for inspecting semiconductor device and inspecting method |
| US7199602B2 (en) | 2003-09-19 | 2007-04-03 | Wintest Corporation | Inspection method and inspection device for display device and active matrix substrate used for display device |
| US7205986B2 (en) | 2002-12-18 | 2007-04-17 | Semiconductor Energy Laboratory Co., Ltd. | Image display device and testing method of the same |
| JP2007256958A (en) * | 2002-04-26 | 2007-10-04 | Toshiba Matsushita Display Technology Co Ltd | Method of driving el display panel |
| JP2008052111A (en) * | 2006-08-25 | 2008-03-06 | Mitsubishi Electric Corp | Tft array substrate, inspection method for same, and display device |
| US7385413B2 (en) | 2002-07-26 | 2008-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Electrical inspection method and method of fabricating semiconductor display devices |
| JP2008310033A (en) * | 2007-06-14 | 2008-12-25 | Sony Corp | Display device and pixel-driving method |
| US7518602B2 (en) | 2004-12-06 | 2009-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Test circuit and display device having the same |
| JP2010266554A (en) * | 2009-05-13 | 2010-11-25 | Sony Corp | Display device and drive control method |
| JP2014178692A (en) * | 2005-12-02 | 2014-09-25 | Semiconductor Energy Lab Co Ltd | Display device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6762735B2 (en) * | 2000-05-12 | 2004-07-13 | Semiconductor Energy Laboratory Co., Ltd. | Electro luminescence display device and method of testing the same |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63246782A (en) * | 1987-04-01 | 1988-10-13 | 松下電器産業株式会社 | Defect detection of liquid crystal display device |
| JPH03142499A (en) * | 1989-10-30 | 1991-06-18 | Matsushita Electron Corp | Image display device and inspection method thereof |
| JPH08234683A (en) * | 1994-12-14 | 1996-09-13 | Eastman Kodak Co | Tft- el display panel using organic electroluminescent medium |
| JPH1092201A (en) * | 1996-09-17 | 1998-04-10 | Toshiba Corp | Light emitting device, light emitting device driving method, and light emitting device array |
| JPH10228009A (en) * | 1997-02-13 | 1998-08-25 | Toshiba Corp | Liquid crystal display device |
| JPH11219133A (en) * | 1998-02-02 | 1999-08-10 | Tdk Corp | Image display unit |
-
2001
- 2001-05-10 JP JP2001140333A patent/JP5041627B2/en not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63246782A (en) * | 1987-04-01 | 1988-10-13 | 松下電器産業株式会社 | Defect detection of liquid crystal display device |
| JPH03142499A (en) * | 1989-10-30 | 1991-06-18 | Matsushita Electron Corp | Image display device and inspection method thereof |
| JPH08234683A (en) * | 1994-12-14 | 1996-09-13 | Eastman Kodak Co | Tft- el display panel using organic electroluminescent medium |
| JPH1092201A (en) * | 1996-09-17 | 1998-04-10 | Toshiba Corp | Light emitting device, light emitting device driving method, and light emitting device array |
| JPH10228009A (en) * | 1997-02-13 | 1998-08-25 | Toshiba Corp | Liquid crystal display device |
| JPH11219133A (en) * | 1998-02-02 | 1999-08-10 | Tdk Corp | Image display unit |
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6633135B2 (en) | 2000-07-28 | 2003-10-14 | Wintest Corporation | Apparatus and method for evaluating organic EL display |
| US6930505B2 (en) | 2002-03-29 | 2005-08-16 | International Business Machines Corporation | Inspection method and apparatus for EL array substrate |
| JP2007256958A (en) * | 2002-04-26 | 2007-10-04 | Toshiba Matsushita Display Technology Co Ltd | Method of driving el display panel |
| US6815975B2 (en) | 2002-05-21 | 2004-11-09 | Wintest Corporation | Inspection method and inspection device for active matrix substrate, inspection program used therefor, and information storage medium |
| KR100939188B1 (en) | 2002-05-21 | 2010-01-28 | 윈테스트 가부시키가이샤 | Inspection method and inspection device for active matrix substrate, computer readable medium recorded inspection program used therefor |
| US7385413B2 (en) | 2002-07-26 | 2008-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Electrical inspection method and method of fabricating semiconductor display devices |
| US7622943B2 (en) | 2002-07-26 | 2009-11-24 | Semiconductor Energy Laboratory Co., Ltd. | Electrical inspection method and method of fabricating semiconductor display devices |
| WO2004055772A1 (en) * | 2002-12-16 | 2004-07-01 | Agilent Technologies, Inc. | Active matrix display and its testing method |
| US7528817B2 (en) | 2002-12-18 | 2009-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Image display device and testing method of the same |
| US8203519B2 (en) | 2002-12-18 | 2012-06-19 | Semiconductor Energy Laboratory Co., Ltd. | Image display device and testing method of the same |
| US7834838B2 (en) | 2002-12-18 | 2010-11-16 | Semiconductor Energy Laboratory Co., Ltd. | Image display device and testing method of the same |
| US7205986B2 (en) | 2002-12-18 | 2007-04-17 | Semiconductor Energy Laboratory Co., Ltd. | Image display device and testing method of the same |
| US7187204B2 (en) | 2003-03-25 | 2007-03-06 | Semiconductor Energy Laboratory Co., Ltd. | Circuit for inspecting semiconductor device and inspecting method |
| US7554359B2 (en) | 2003-03-25 | 2009-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Circuit for inspecting semiconductor device and inspecting method |
| KR100993507B1 (en) | 2003-09-19 | 2010-11-10 | 윈테스트 가부시키가이샤 | Inspection method and inspection device for display device and active matrix substrate used for display device |
| US7199602B2 (en) | 2003-09-19 | 2007-04-03 | Wintest Corporation | Inspection method and inspection device for display device and active matrix substrate used for display device |
| US7518602B2 (en) | 2004-12-06 | 2009-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Test circuit and display device having the same |
| JP2006189809A (en) * | 2004-12-06 | 2006-07-20 | Semiconductor Energy Lab Co Ltd | Testing circuit and display apparatus having the testing circuit |
| JP2014178692A (en) * | 2005-12-02 | 2014-09-25 | Semiconductor Energy Lab Co Ltd | Display device |
| US9276037B2 (en) | 2005-12-02 | 2016-03-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
| KR100873534B1 (en) * | 2006-08-25 | 2008-12-11 | 미쓰비시덴키 가부시키가이샤 | Tft array substrate, tft array testing method, and display unit |
| JP2008052111A (en) * | 2006-08-25 | 2008-03-06 | Mitsubishi Electric Corp | Tft array substrate, inspection method for same, and display device |
| JP2008310033A (en) * | 2007-06-14 | 2008-12-25 | Sony Corp | Display device and pixel-driving method |
| JP2010266554A (en) * | 2009-05-13 | 2010-11-25 | Sony Corp | Display device and drive control method |
| US8665256B2 (en) | 2009-05-13 | 2014-03-04 | Sony Corporation | Display apparatus and driving controlling method with temporary lowering of power supply potential during mobility correction |
| US8797312B2 (en) | 2009-05-13 | 2014-08-05 | Sony Corporation | Display apparatus and driving controlling method with temporary lowering of power supply potential during mobility correction |
| US8890858B2 (en) | 2009-05-13 | 2014-11-18 | Sony Corporation | Display apparatus and driving controlling method with temporary lowering of power supply potential during mobility correction |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5041627B2 (en) | 2012-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6154522B2 (en) | EL display device | |
| US10998382B2 (en) | Self-light emitting display unit and electronic device | |
| KR100813082B1 (en) | Display device | |
| JP4841754B2 (en) | Active matrix light emitting device and electronic device | |
| TW573144B (en) | Self light emitting type display device | |
| JP5546057B2 (en) | Driving method of light emitting device | |
| JP5041627B2 (en) | EL display device, electronic equipment | |
| KR101159785B1 (en) | Display device and electronic device | |
| CN108122951B (en) | Ultra-high density transparent flat panel display | |
| JP2002358048A (en) | Display device and its driving method | |
| KR20010098682A (en) | Light emitting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080407 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080407 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110328 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110531 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110714 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120703 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120710 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5041627 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150720 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150720 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |