JP5036105B2 - 高周波半導体集積回路 - Google Patents
高周波半導体集積回路 Download PDFInfo
- Publication number
- JP5036105B2 JP5036105B2 JP2001172363A JP2001172363A JP5036105B2 JP 5036105 B2 JP5036105 B2 JP 5036105B2 JP 2001172363 A JP2001172363 A JP 2001172363A JP 2001172363 A JP2001172363 A JP 2001172363A JP 5036105 B2 JP5036105 B2 JP 5036105B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- semiconductor integrated
- pad
- frequency semiconductor
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/38—Impedance-matching networks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、性能または用途に応じて複数の回路の組合わせを変更し、良好な高周波特性を実現する高周波半導体集積回路に関するものである。
【０００２】
【従来の技術】
図２２を参照して、従来の高周波半導体集積回路６００は、主回路６１０と回路ブロック６２０とを備える。
【０００３】
主回路６１０は、入力端子６１０１と、トランジスタ６１０２と、伝送線路６１０３，６１０４と、出力端子６１０５とを含む。トランジスタ６１０２は、ゲート端子が入力端子６１０１に接続され、ソース端子が接地ノード７に接続され、ドレイン端子が伝送線路６１０３に接続される。トランジスタ６１０２は、具体的には、ＭＯＳトランジスタ等の電界効果型トランジスタ、およびＧａＡｓを用いたＭＥＳ ＦＥＴ（Ｍｅｔａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＦｉｅｌｄＥｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ），ＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ），ＨＢＴ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）から成る。
【０００４】
伝送線路６１０３，６１０４は、トランジスタ６１０２のドレイン端子と出力端子６１０５との間に直列に接続される。また、伝送線路６１０３，６１０４は、所定の長さおよび所定の幅を有する配線であり、高周波半導体集積回路６００の作製時にパターニングによって形成される。
【０００５】
回路ブロック６２０は、受動回路６２０１，６２０２およびキャパシタ６２０３を含む。受動回路６２０１，６２０２およびキャパシタ６２０３は、主回路６１０のノード６１０６と接地ノード７との間に直列に接続される。受動回路６２０１，６２０２は、たとえば、受動素子である抵抗、コイル、およびキャパシタを直列または並列に接続した回路から成る。つまり、受動回路６２０１，６２０２は、主回路６１０において、入力端子６１０１から入力された入力信号を出力端子６１０５から出力するときに、キャパシタ６２０３も含めて出力整合、効率整合、利得整合、および歪整合が取れるように抵抗、コイルおよびキャパシタを適宜組合わせて構成した回路を含む。
【０００６】
主回路６１０は、マイクロ波またはミリ波の範囲の周波数を有する入力信号を入力端子６１０１から受け、その受けた入力信号をトランジスタ６１０２、および伝送線路６１０３，６１０４を介して出力端子６１０５から出力する。
【０００７】
そして、回路ブロック６２０の受動回路６２０１，６２０２が出力整合を取るように最適化された受動素子によって構成されているとき、主回路６１０は、入力端子６１０１から入力された入力信号を、出力整合を取って出力端子６１０５から出力する。また、回路ブロック６２０の受動回路６２０１，６２０２が効率整合を取るように最適化された受動素子によって構成されているとき、主回路６１０は、入力端子６１０１から入力された入力信号を、効率整合を取って出力端子６１０５から出力する。
【０００８】
【発明が解決しようとする課題】
しかし、従来の高周波半導体集積回路６００においては、回路ブロック６２０は、主回路６１０のノード６１０６に接続されているため、主回路６１０のみを使用したいとき、または、異なる性能を有する高周波半導体集積回路が要求されるとき、別々の回路パターンを作製しなければならないという問題が生じる。すなわち、出力整合を取るように最適化された受動素子から成る受動回路６２０１，６２０２を回路ブロック６２０に作製すれば、主回路６１０のみを使用することができず、また、高周波半導体集積回路６００を、効率整合を取るための高周波半導体集積回路に変更することはできない。
【０００９】
また、一度、半導体基板上に回路パターンを作製すると、能動素子の性能がばらついた場合、回路ブロックを調整することができず、高周波半導体集積回路の歩留まりが低下するという問題も生じる。
【００１０】
そこで、本発明は、かかる問題を解決するためになされたものであり、その目的は、各種の性能、および用途を実現可能な高周波半導体集積回路を提供することである。
【００１１】
また、本発明の別の目的は、高周波特性を良好にするための回路調整が可能な高周波半導体集積回路を提供することである。
【００１２】
【課題を解決するための手段】
この発明によれば、高周波半導体集積回路は、能動素子と第１のパッドとを含む主回路と、受動素子から成る回路ブロックと、回路ブロックに接続された第２のパッドと、第１のパッドを前記第２のパッドに接続するためのワイヤとを備える。
【００１３】
好ましくは、主回路は、入力端子と出力端子との間に能動素子および第１のパッドを含む。
【００１４】
好ましくは、回路ブロックは、入力端子から入力される入力信号の周波数が高くなるに従ってインピーダンスが小さくなる受動素子を含む。
【００１５】
好ましくは、回路ブロックは、第２のパッドに接続された配線を含み、ワイヤの長さと配線の長さとの和は、入力端子から入力される高周波信号の波長の４分の１に等しい。
【００１６】
また、この発明によれば、高周波半導体集積回路は、能動素子と主パッドとを含む主回路と、各々が受動素子から成る複数の回路ブロックと、複数の回路ブロックに対応して設けられた複数の接続用パッドと、主パッドを複数の接続用パッドのいずれかに接続するためのワイヤとを備える。
【００１７】
好ましくは、主回路は、入力端子と出力端子との間に能動素子および主パッドを含む。
【００１８】
好ましくは、複数の回路ブロックは、主回路のインピーダンスを第１のインピーダンスに調整するための第１の回路ブロックと、主回路のインピーダンスを第２のインピーダンスに調整するための第２の回路ブロックと、主回路のインピーダンスを第３のインピーダンスに調整するための第３の回路ブロックとから成る。
【００１９】
好ましくは、第１の回路ブロックは、一方端が接地ノードに接続され、他方端が第１の接続用パッドに接続された第１の容量を有する第１のキャパシタから成り、第２の回路ブロックは、一方端が接地ノードに接続され、他方端が第２の接続用パッドに接続された第２の容量を有する第２のキャパシタから成り、第３の回路ブロックは、一方端が接地ノードに接続され、他方端が第３の接続用パッドに接続された第３の容量を有する第３のキャパシタから成る。
【００２０】
また、この発明によれば、高周波半導体集積回路は、第１の高周波半導体集積回路と、第２の高周波半導体集積回路と、第１の高周波半導体集積回路を第２の高周波半導体集積回路に接続するための主ワイヤとを備える。
【００２１】
好ましくは、第１の高周波半導体集積回路は、能動素子を有する主回路と受動素子を有する回路ブロックとを含み、第２の高周波半導体集積回路は、能動素子を有する主回路のみを含む。
【００２２】
好ましくは、第２の高周波半導体集積回路は、第１の能動素子と第１のパッドとを有する第１の主回路を含み、第１の高周波半導体集積回路は、受動素子を有する回路ブロックと、回路ブロックに接続された第２のパッドと、第１のパッドおよび第２のパッドと接続するための第３のパッドと第２の能動素子とを有する第２の主回路と、第２のパッドを第３のパッドに接続するためのワイヤとを含み、主ワイヤは、第１のパッドを第３のパッドに接続する。
【００２３】
好ましくは、第１の主回路は、一方端が第１のパッドに接続され、他方端が能動素子に接続された配線と、能動素子が接続された出力端子とをさらに含み、第２の主回路は、一方端が第３のパッドに接続され、他方端が能動素子に接続された配線と、能動素子が接続された入力端子とをさらに含む。
【００２４】
好ましくは、回路ブロックは、第１の主回路のインピーダンスと第２の主回路のインピーダンスとの整合を取るための受動素子を含む。
【００２５】
好ましくは、第１の高周波半導体集積回路は、能動素子を有する主回路のみを含み、第２の高周波半導体集積回路は、受動素子を有する回路ブロックのみを含む。
【００２６】
好ましくは、第１の高周波半導体集積回路は、能動素子と主パッドとを有する主回路を含み、第２の高周波半導体集積回路は、各々が受動素子を有する複数の回路ブロックと、複数の回路ブロックに対応して設けられた複数の接続用パッドとを含み、主ワイヤは、主パッドを前記複数の接続用パッドのいずれかに接続する。
【００２７】
【発明の実施の形態】
本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。
【００２８】
［実施の形態１］
図１を参照して、実施の形態１による高周波半導体集積回路１００は、主回路１０と、回路ブロック２０と、パッド３０と、ワイヤ４０とを備える。主回路１０、回路ブロック２０、およびパッド３０は、１つの半導体基板上に作製される。
【００２９】
主回路１０は、入力端子１と、トランジスタ２と、伝送線路３，５と、パッド４と、出力端子６とを含む。トランジスタ２は、ゲート端子が入力端子１に接続され、ソース端子が接地ノード７に接続され、ドレイン端子が伝送線路３に接続される。伝送線路３は、トランジスタ２のドレイン端子とパッド４との間に配置される。伝送線路５は、パッド４と出力端子との間に配置される。
【００３０】
回路ブロック２０は、受動回路２１とキャパシタ２２とを含む。受動回路２１およびキャパシタ２２は、パッド３０と接地ノード７との間に直列に接続される。パッド３０は、回路ブロック２０の近くに配置される。ワイヤ４０は、パッド３０を主回路１０に含まれるパッド４に接続する。したがって、回路ブロック２０は、主回路１０の入力端子１から出力端子６までの回路に対して並列に接続される。
【００３１】
図２を参照して、伝送線路３，５は、金（Ａｕ）から成る配線３１によって構成される。配線３１は、長さＬ１および幅Ｗ１を有する。したがって、伝送線路３，５は、入力信号の周波数に対して並列共振点を有するインピーダンス特性を有する。
【００３２】
図３を参照して、受動回路２１は、たとえば、コイル２１０とキャパシタ２１１とから成る。コイル２１０およびキャパシタ２１１は、並列に接続される。したがって、回路ブロック２０は、入力信号の周波数に対して、１つの直列共振点と１つの並列共振点とを有し、最終的に零に近づくインピーダンス特性を有する。キャパシタ２２の容量をＣ１［Ｆ］、キャパシタ２１１の容量をＣ２［Ｆ］、入力信号の周波数をｆ［Ｈｚ］としたとき、キャパシタ２２のインピーダンスは１／（２πｆＣ１）によって決定され、キャパシタ２１１のインピーダンスは１／（２πｆＣ２）によって決定されるため、周波数ｆが高周波になるに従ってキャパシタ２２，２１１のインピーダンスは零に近づく。したがって、回路ブロック２０は、入力信号の周波数が高周波になるとインピーダンスが零に近づく。なお、入力信号の周波数ｆは、マイクロ波またはミリ波の範囲である。
【００３３】
上述したように、主回路１０は能動素子を含む回路であり、回路ブロック２０は、受動素子から成る回路である。
【００３４】
再び、図１を参照して、主回路１０においては、入力端子１から入力された入力信号は、トランジスタ２および伝送線路３を介してパッド４まで伝送される。そして、パッド４は、入力信号を伝送線路５およびワイヤ４０へ伝達する。伝送線路５へ出力された入力信号は伝送線路５を伝送して出力端子６から出力される。
【００３５】
一方、ワイヤ４０へ伝達された入力信号は、ワイヤ４０を伝送し、パッド３０を介して回路ブロック２０へ入力される。この場合、ワイヤ４０は、コイルとキャパシタとの並列回路が複数段接続された等価回路として入力信号に対して機能する。したがって、入力信号の周波数が高いときワイヤ４０のインピーダンスが零に近づく。その結果、パッド４から見たワイヤ４０および回路ブロック２０はオープン状態に近づき、入力端子１から入力された入力信号は、伝送漏れを少なくして主回路１０中を伝送され、出力端子６から出力される。この場合、主回路１０は、入力信号の周波数以外の周波数を有する信号を出力しない。
【００３６】
図４を参照して、回路ブロック２０は、配線２２０によって構成されていてもよい。配線２２０は、回路ブロック２０を作製するときに形成され、長さＬ２、および幅Ｗ２を有する。この場合、ワイヤ４０の長さをＬｗ、入力信号の波長をλとすると、λ／４＝Ｌｗ＋Ｌ２となるようにワイヤ４０の長さＬｗおよび配線２２０の長さＬ２が決定される。λ／４＝Ｌｗ＋Ｌ２が成り立つとき、パッド４からワイヤ４０およびパッド３０を介して配線２２０に伝達される入力信号は、配線２２０の一方端２２１において振幅が零になる。つまり、ワイヤ４０および配線２２０から成る回路は、ショートした回路になる。したがって、パッド４から見たワイヤ４０および回路ブロック２０はオープン状態になり、入力端子１から入力された入力信号は、伝送漏れを少なくして主回路１０中を伝送され、出力端子６から出力される。この場合、主回路１０は、入力信号の周波数以外の周波数を有する信号を出力しない。
【００３７】
上述したように、回路ブロック２０として図３に示す受動回路２１とキャパシタ２２とを直列に接続した回路を用いたとき、または図４に示す配線２２０を用いたとき、入力信号の伝送漏れを防止して主回路１０中を伝送可能な高周波半導体集積回路１００を作製できる。そして、高周波半導体集積回路１００の主回路１０のみを使用したいときは、ワイヤ４０を切断すればよく、主回路１０のみから成る高周波半導体集積回路を別途、作製する必要がない。このように、回路ブロック２０をワイヤ４０を用いて主回路１０に接続することによって入力信号の伝送漏れを防止して入力信号を伝送可能な高周波半導体集積回路として機能させるとともに、主回路１０のみから成る高周波半導体集積回路としても機能させることができる。そして、本発明においては、上述したようにワイヤ４０を高周波の入力信号を伝送する１つの回路として機能させることを特徴とする。
【００３８】
実施の形態１によれば、高周波半導体集積回路は、ワイヤによって接続された主回路と回路ブロックとを備えるので、ワイヤによる接続の有無によって複数の性能を有する高周波半導体集積回路を実現できる。
【００３９】
［実施の形態２］
図５を参照して、実施の形態２による高周波半導体集積回路２００は、主回路１０と、ワイヤ４０と、回路ブロック５０，６０，７０と、パッド５５，６５，７５とを備える。主回路１０については、上述したとおりである。パッド５５，６５，７５は、それぞれ、回路ブロック５０，６０，７０に対応して設けられる。ワイヤ４０は、主回路１０に含まれるパッド４をパッド５５，６５，７５のいずれかに接続する。
【００４０】
図６を参照して、回路ブロック５０はキャパシタ５１を含む。キャパシタ５１の一方の電極は接地ノード７に接続され、他方の電極はパッド５５に接続される。キャパシタ５１は、容量Ｃ３［Ｆ］を有する。
【００４１】
図７を参照して、回路ブロック６０は、キャパシタ６１を含む。キャパシタ６１の一方の電極は接地ノード７に接続され、他方の電極はパッド６５に接続される。キャパシタ６１は、容量Ｃ４［Ｆ］を有する。
【００４２】
図８を参照して、回路ブロック７０は、キャパシタ７１を含む。キャパシタ７１の一方の電極は接地ノード７に接続され、他方の電極はパッド７５に接続される。キャパシタ７１は、容量Ｃ５［Ｆ］を有する。
【００４３】
再び、図５を参照して、ワイヤ４０は、上述したようにコイルとキャパシタとの並列回路を複数段接続した等価回路として入力信号に対して機能するので、ワイヤ４０を、それぞれ、パッド５５，６５，７５に接続することによって異なる性能を有する高周波半導体集積回路を実現できる。トランジスタの出力インピーダンスが図９に示すインピーダンスを有するとき、ワイヤ４０によって主回路１０のパッド４にパッド５５を接続することによって図１０に示すインピーダンスを有する高周波半導体集積回路を実現できる。この場合、回路ブロック５０に含まれるキャパシタ５１の容量Ｃ３は、ワイヤ４０および回路ブロック５０によるリアクタンスが零になるように決定される。つまり、ワイヤ４０および回路ブロック５０によるインピーダンスが図１０に示すスミスチャートにおいて実軸上に位置するようにキャパシタ５１の容量Ｃ３が決定される。そして、ワイヤ４０によって主回路１０に回路ブロック５０を接続し、インピーダンス変換器から成る他の回路ブロックをパッド４から出力端子６側に配置することにより高周波半導体集積回路２００を、利得整合を取った高周波半導体集積回路として機能させることができる。
【００４４】
また、ワイヤ４０によって主回路１０に回路ブロック６０を接続することによって図１１に示すスミスチャートにおいてＡ点のインピーダンスを有する高周波半導体集積回路を実現できる。この場合、回路ブロック６０に含まれるキャパシタ６１の容量Ｃ４は、ワイヤ４０および回路ブロック６０によるインピーダンスが実軸よりも上側のＡ点に来るように決定される。
【００４５】
さらに、ワイヤ４０によって主回路１０に回路ブロック７０を接続することによって図１１に示すスミスチャートにおいてＢ点のインピーダンスを有する高周波半導体集積回路を実現できる。この場合、回路ブロック７０に含まれるキャパシタ７１の容量Ｃ５は、ワイヤ４０および回路ブロック７０によるインピーダンスが実軸よりも上側のＢ点に来るように決定される。
【００４６】
図１０に示すスミスチャート上の円は、等出力円を示すものであり、回路ブロック５０に含まれるキャパシタ５１の容量Ｃ３を変化させることによって得られる。したがって、回路ブロック５０に含まれるキャパシタ５１の容量Ｃ３を変化させることによってインピーダンスが図１０に示す等出力円上を移動する高周波半導体集積回路を実現できる。また、図１１に示すスミスチャート上の円は、等効率円を示すものであり、回路ブロック６０，７０に含まれるキャパシタ６１，７１の容量Ｃ４，Ｃ５を変化させることによって得られる。したがって、回路ブロック６０，７０に含まれるキャパシタ６１，７１の容量Ｃ４，Ｃ５を変化させることによってインピーダンスが図１１に示す等効率円上を移動する高周波半導体集積回路を実現できる。
【００４７】
上述したように、主回路１０は、能動素子を含む回路であり、回路ブロック５０，６０，７０は、受動素子から成る回路である。
【００４８】
高周波半導体集積回路２００においても、ワイヤ４０を切断することによって主回路１０のみから成る高周波半導体集積回路として機能させることができるとともに、回路ブロック５０，６０，７０を主回路１０に接続することによって上述した各種の性能を有する高周波半導体集積回路として機能させることができる。
【００４９】
上記においては、回路ブロック５０，６０，７０は、１つのキャパシタを含むとして説明したが、回路ブロック５０，６０，７０は、複数のキャパシタを含み、その複数のキャパシタのいずれかを選択できるようにしてもよい。これによって、主回路１０に含まれる能動素子（トランジスタ）の特性がばらついたとき、回路ブロック５０，６０，７０に含まれるキャパシタを選択することによって能動素子の特性のばらつきを調整できる。この場合、トランジスタとしては、ＭＯＳトランジスタ等の電界効果型トランジスタ、およびＧａＡｓを用いたＭＥＳ ＦＥＴ，ＨＥＭＴ，ＨＢＴが想定される。
【００５０】
また、回路ブロックは、トランジスタの出力側だけではなく、入力側および入力側と出力側の両側に配置されてもよい。
【００５１】
また、上記においては、主回路１０には、１つの回路ブロックをワイヤ４０によって接続するとして説明したが、回路ブロックを複数選択して直列または並列に接続してもよい。
【００５２】
実施の形態２によれば、高周波半導体集積回路は、主回路と、ワイヤによって主回路に接続可能な複数の回路ブロックとを備えるので、ワイヤによって主回路に接続する回路ブロックを選択することにより複数の性能を実現可能な高周波半導体集積回路を作製することができる。
【００５３】
［実施の形態３］
図１２を参照して、実施の形態３による高周波半導体集積回路３００は、高周波半導体集積回路３１０と、高周波半導体集積回路３２０と、ワイヤ３３０とを備える。
【００５４】
高周波半導体集積回路３１０は、主回路３０１と、回路ブロック３０２と、パッド３０３と、ワイヤ３０４とを含む。主回路３０１は、入力端子３０１０と、トランジスタ３０１１と、伝送線路３０１２と、パッド３０１３とから成る。トランジスタ３０１１は、ゲート端子が入力端子３０１０に接続され、ソース端子が接地ノード７に接続され、ドレイン端子が伝送線路３０１２に接続される。伝送線路３０１２は、トランジスタ３０１１のドレイン端子とパッド３０１３との間に接続される。
【００５５】
パッド３０３は、回路ブロック３０２の近くに設けられる。ワイヤ３０４は、パッド３０３を主回路３０１のパッド３０１３に接続することによって回路ブロック３０２を主回路３０１に接続する。
【００５６】
高周波半導体集積回路３２０は、パッド３２００と、伝送線路３２０１と、トランジスタ３２０２と、出力端子３２０３とを含む。伝送線路３２０１は、パッド３２００とトランジスタ３２０２のゲート端子との間に接続される。トランジスタ３２０２は、ゲート端子が伝送線路３２０１に接続され、ソース端子が接地ノード７に接続され、ドレイン端子が出力端子３２０３に接続される。つまり、高周波半導体集積回路３２０は、高周波半導体集積回路３１０の主回路３０１と同じように能動素子を含む回路である。
【００５７】
ワイヤ３３０は、高周波半導体集積回路３１０の主回路３０１に含まれるパッド３０１３を高周波半導体集積回路３２０のパッド３２００に接続する。
【００５８】
図１３の（ａ）を参照して、伝送線路３０１２は、配線３０１４から成る。配線３０１４は、長さＬ３および幅Ｗ３を有する。また、図１３の（ｂ）を参照して、伝送線路３２０１は、配線３２０４から成る。配線３２０４は、長さＬ４および幅Ｗ４を有する。したがって、高周波半導体集積回路３１０の主回路３０１は、高周波半導体集積回路３２０のインピーダンスと異なるインピーダンスを有する。
【００５９】
図１４を参照して、回路ブロック３０２は、配線３０２０から成る。配線３０２０は、長さＬ５および幅Ｗ５を有する。ワイヤ３０４の長さをＬｗ、入力信号の波長をλとしたとき、λ／４＝Ｌｗ+Ｌ５となり、かつ、主回路３０１のインピーダンスが高周波半導体集積回路３２０のインピーダンスに整合するように配線３０２０の長さＬ５およびワイヤ３０４の長さＬｗが決定される。この場合、配線３０２０の一方端３０２１において入力信号の振幅が零になり、ショートした状態になる。したがって、パッド３０１３から見たワイヤ３０４および回路ブロック３０２によるインピーダンスは零になる。そうすると、入力端子３０１０から入力された入力信号は、トランジスタ３０１１、および伝送線路３０１２を介してパッド３０１３に伝達され、パッド３０１３によってワイヤ３０４，３３０に伝達される。ワイヤ３０４および回路ブロック３０２によるインピーダンスが零であり、主回路３０１のインピーダンスは高周波半導体集積回路３２０のインピーダンスと整合が取れているため、入力信号は、損失することなくワイヤ３３０を介してパッド３２００へ伝達される。そして、入力信号は、伝送線路３２０１およびトランジスタ３２０２を介して出力端子３２０３から出力される。
【００６０】
上述したように、主回路３０１は、能動素子を含む回路であり、回路ブロック３０２は、受動素子から成る回路である。また、高周波半導体集積回路３２０は、主回路３０１と同じように能動素子を含む回路から成る。
【００６１】
高周波半導体集積回路３００においては、回路ブロック３０２は、主回路３０１のインピーダンスを高周波半導体集積回路３２０のインピーダンスに整合させる機能を果たす。また、パッド３０１３は、主回路３０１に回路ブロック３０２を接続させる機能と、高周波半導体集積回路３１０に高周波半導体集積回路３２０を接続させる機能とを果たす。このように、１つのパッドを用いて主回路に回路ブロックを接続するとともに、異なる半導体基板上に形成された集積回路を接続することによって高周波半導体集積回路３００のチップサイズを小さくできる。
【００６２】
また、ワイヤ３３０を切断することによって高周波半導体集積回路３１０と高周波半導体集積回路３２０とを別個独立に動作させることができる。さらに、高周波半導体集積回路３１０において、ワイヤ３０４を切断することによって高周波半導体集積回路３００を、主回路３０１のみから成る高周波半導体集積回路として動作させることも可能である。
【００６３】
実施の形態３によれば、高周波半導体集積回路は、２つの高周波半導体集積回路をワイヤで接続することによって作製され、一方の高周波半導体集積回路においてワイヤによって回路ブロックを主回路に接続するパッドを、２つの高周波半導体集積回路を接続するために併用するので、高周波半導体集積回路のチップサイズを小さくできる。
【００６４】
［実施の形態４］
図１５を参照して、実施の形態４による高周波半導体集積回路４００は、高周波半導体集積回路４１０と、高周波半導体集積回路４２０と、ワイヤ４３０とを備える。高周波半導体集積回路４１０は、入力端子４１０１と、トランジスタ４１０２と、伝送線路４１０３と、パッド４１０４とを含む。トランジスタ４１０２は、ゲート端子が入力端子４１０１に接続され、ソース端子が接地ノード７に接続され、ドレイン端子が伝送線路４１０３に接続される。伝送線路４１０３は、トランジスタ４１０２のドレイン端子とパッド４１０４との間に接続される。伝送線路４１０３としては、たとえば、図１３の（ａ）に示す配線３０１４が用いられる。
【００６５】
高周波半導体集積回路４２０は、回路ブロック４２１〜４２４と、パッド４２５〜４２８とを含む。パッド４２５〜４２８は、それぞれ、回路ブロック４２１〜４２４に対応して設けられる。
【００６６】
ワイヤ４３０は、高周波半導体集積回路４１０のパッド４１０４を、高周波半導体集積回路４２０のパッド４２５〜４２８のいずれかに接続する。
【００６７】
図１６を参照して、回路ブロック４２１は、パッド４２１１と、伝送線路４２１２と、コイル４２１３と、キャパシタ４２１４とを含む。伝送線路４２１２は、パッド４２１１とパッド４２５との間に接続される。伝送線路４２１２としては、所定の長さおよび所定の幅を有する配線が用いられる。コイル４２１３とキャパシタ４２１４は、ノード４２１５と接地ノード７との間に並列に接続される。ワイヤ４３０がパッド４２５に接続されたとき、入力信号は、パッド４２５を介して回路ブロック４２１に伝送される。コイル４２１３とキャパシタ４２１４との並列回路は、高周波数の信号に対して零に近いインピーダンスとして作用するため、入力信号は、この並列回路によって殆ど損失せずに伝送線路４２１２を伝達してパッド４２１１から出力される。また、入力信号の周波数以外の周波数を有する信号は、この並列回路により損失されて伝送線路４２１２を伝達してパッド４２１１から出力される。
【００６８】
図１７を参照して、回路ブロック４２２は、パッド４２２１と、伝送線路４２２２と、キャパシタ４２２３とを含む。伝送線路４２２２は、パッド４２２１とパッド４２６との間に接続される。伝送線路４２２２は、所定の長さおよび所定の幅を有する配線から成る。キャパシタ４２２３は、ノード４２２４と接地ノード７との間に接続される。キャパシタ４２２３は、高周波数の信号に対してインピーダンスとして作用しないので、ノード４２２４、キャパシタ４２２３、および接地ノード７から成る回路は、ショートした回路になる。ワイヤ４３０がパッド４２６に接続されたとき、高周波半導体集積回路４００は、高周波半導体集積回路２００においてワイヤ４０をパッド５５に接続したのと同じ回路になる。したがって、パッド４２２１を出力端子として用いれば、高周波半導体集積回路４００は、図１０に示すインピーダンスを有する高周波半導体集積回路として機能する。
【００６９】
図１８を参照して、回路ブロック４２３は、パッド４２３１と、伝送線路４２３２と、キャパシタ４２３３とを含む。伝送線路４２３２は、パッド４２３１とパッド４２７との間に接続される。伝送線路４２３２は、所定の長さおよび所定の幅を有する配線から成る。キャパシタ４２３３は、ノード４２３４と接地ノード７との間に接続される。キャパシタ４２３３は、高周波数の信号に対してインピーダンスとして作用しないので、ノード４２３４、キャパシタ４２３３、および接地ノード７から成る回路は、ショートした回路になる。ワイヤ４３０がパッド４２７に接続されたとき、高周波半導体集積回路４００は、高周波半導体集積回路２００においてワイヤ４０をパッド６５に接続したのと同じ回路になる。したがって、パッド４２３１を出力端子として用いれば、高周波半導体集積回路４００は、図１１に示すＡ点のインピーダンスを有する高周波半導体集積回路として機能する。
【００７０】
図１９を参照して、回路ブロック４２４は、パッド４２４１と、伝送線路４２４２と、キャパシタ４２４３とを含む。伝送線路４２４２は、パッド４２４１とパッド４２８との間に接続される。伝送線路４２４２は、所定の長さおよび所定の幅を有する配線から成る。キャパシタ４２４３は、ノード４２４４と接地ノード７との間に接続される。キャパシタ４２４３は、高周波数の信号に対してインピーダンスとして作用しないので、ノード４２４４、キャパシタ４２４３、および接地ノード７から成る回路は、ショートした回路になる。ワイヤ４３０がパッド４２８に接続されたとき、高周波半導体集積回路４００は、高周波半導体集積回路２００においてワイヤ４０をパッド７５に接続したのと同じ回路になる。したがって、パッド４２４１を出力端子として用いれば、高周波半導体集積回路４００は、図１１に示すＢ点のインピーダンスを有する高周波半導体集積回路として機能する。
【００７１】
再び、図１５を参照して、ワイヤ４３０によってパッド４１０４を高周波半導体集積回路４２０のパッド４２５〜４２８のいずれかに接続することによって高周波半導体集積回路４００を各種の性能を有する高周波半導体集積回路として機能させることができる。
【００７２】
高周波半導体集積回路４００においては、高周波半導体集積回路４１０は、主回路のみから成り、高周波半導体集積回路４２０は、回路ブロックのみから成る。このように、主回路と回路ブロックとを別々の半導体基板上に作製することによって主回路が形成された半導体基板におけるチップ数を増加させることができる。
【００７３】
実施の形態４による高周波半導体集積回路は、図２０に示す高周波半導体集積回路５００であってもよい。高周波半導体集積回路５００は、高周波半導体集積回路４１０と、ワイヤ４３０と、高周波半導体集積回路４４０とを備える。高周波半導体集積回路４１０については、上述したとおりである。
【００７４】
高周波半導体集積回路４４０は、回路ブロック４３１〜４３５と、パッド４４１〜４４６と、ワイヤ４５１〜４５３とを備える。パッド４４１〜４４５は、それぞれ、回路ブロック４３１〜４３５に対応して設けられる。
【００７５】
回路ブロック４３５は、配線４３５１と、パッド４３５２〜４３５５とを含む。パッド４４５，４４６は、回路ブロック４３５の配線４３５１に接続される。ワイヤ４５１は、パッド４４１を回路ブロック４３５のパッド４３５２に接続する。ワイヤ４５２は、パッド４４３を回路ブロック４３５のパッド４３５３に接続する。ワイヤ４５３は、パッド４４４を回路ブロック４３５のパッド４３５５に接続する。
【００７６】
ワイヤ４３０は、高周波半導体集積回路４１０のパッド４１０４を高周波半導体集積回路４４０のパッド４４５に接続する。これによって、高周波半導体集積回路４１０の入力端子４１０１から入力された入力信号は、トランジスタ４１０２、伝送線路４１０３、パッド４１０４、およびワイヤ４３０を介して高周波半導体集積回路４４０のパッド４４５に入力される。そして、入力信号は、回路ブロック４３５の配線４３５１を伝搬してパッド４４６から出力される。
【００７７】
図２１を参照して、高周波半導体集積回路４４０について詳細に説明する。回路ブロック４３１は、配線４３１０と、ブロック４３１１〜４３１３とを含む。配線４３１０は、一方端がパッド４４１に接続されている。また、配線４３１０は、長さＬ６および幅Ｗ６を有する金属から成る。ブロック４３１１は、配線４３１０の他方端から所定の距離だけ離れて配置される。ブロック４３１２は、ブロック４３１１から所定の距離だけ離れて配置される。ブロック４３１３は、ブロック４３１２から所定の距離だけ離れて配置される。ブロック４３１１〜４３１３は、配線４３１０と同じ幅Ｗ６を有し、配線４３１０と同じ金属から成る。ブロック４３１１は、ワイヤによって配線４３１０に接続可能であり、ブロック４３１２は、ワイヤによってブロック４３１１に接続可能であり、ブロック４３１３は、ワイヤによってブロック４３１２に接続可能である。
【００７８】
配線４３１０の長さＬ６は、入力信号の波長をλとしたとき、λ／４＝Ｌ６になるように決定される。これによって、入力信号は、配線４３１０の他方端４３１４において振幅が最大（オープン）になり、回路ブロック４３１は、入力信号に対してショートした回路として作用する。ブロック４３１１〜４３１３は、入力信号の周波数が変化した場合に、配線４３１０がショートした回路として機能するように配線４３１０の長さＬ６を調整するために用いられる。
【００７９】
回路ブロック４３３は、配線４３３０と、ブロック４３３１〜４３３３とを含む。配線４３３０は、一方端がパッド４４３に接続されている。また、配線４３３０は、長さＬ７および幅Ｗ７を有する金属から成る。ブロック４３３１は、配線４３３０の他方端から所定の距離だけ離れて配置される。ブロック４３３２は、ブロック４３３１から所定の距離だけ離れて配置される。ブロック４３３３は、ブロック４３３２から所定の距離だけ離れて配置される。ブロック４３３１〜４３３３は、配線４３３０と同じ幅Ｗ７を有し、配線４３３０と同じ金属から成る。ブロック４３３１は、ワイヤによって配線４３３０に接続可能であり、ブロック４３３２は、ワイヤによってブロック４３３１に接続可能であり、ブロック４３３３は、ワイヤによってブロック４３３２に接続可能である。
【００８０】
配線４３３０の長さＬ７は、入力信号の波長をλとしたとき、λ／４＝Ｌ７になるように決定される。これによって、入力信号は、配線４３３０の他方端４３３４において振幅が最大（オープン）になり、回路ブロック４３３は、入力信号に対してショートした回路として作用する。ブロック４３３１〜４３３３は、入力信号の周波数が変化した場合に、配線４３３０がショートした回路として機能するように配線４３３０の長さＬ７を調整するために用いられる。
【００８１】
回路ブロック４３２は、配線４３２１と、ブロック４３２２と、ワイヤ４３２３とを含む。配線４３２１は、一方端がパッド４４２に接続される。ブロック４３２２は、配線４３２１の他方端から所定の距離だけ離れて配置され、ワイヤ４３２３によって配線４３２１に接続可能である。配線４３２１の長さは、他方端での信号の振幅が零になるように決定される。つまり、回路ブロック４３２は、入力信号に対してショートした回路として作用する。
【００８２】
回路ブロック４３４は、配線４３４１，４３４２と、ブロック４３４３と、ワイヤ４３４４，４３４５とを含む。配線４３４１の一方端はパッド４４４に接続される。配線４３４２の一方端は、配線４３４１の他方端から所定の距離だけ離れて配置される。配線４３４２は、ワイヤ４３４４によって配線４３４１に接続される。ブロック４３４３は、配線４３４２の他方端から所定の距離だけ離れて配置され、ワイヤ４３４５によって配線４３４２に接続される。回路ブロック４３４は、入力信号に対してコイルとキャパシタとが直列に接続された回路として作用する。
【００８３】
再び、図２０を参照して、高周波半導体集積回路４１０は、入力端子４１０１から入力信号が入力されると、トランジスタ４１０２、伝送線路４１０３、およびパッド４１０４を介して入力信号を伝搬させ、ワイヤ４３０を介して高周波半導体集積回路４４０へ入力信号を出力する。そして、高周波半導体集積回路４４０は、パッド４４５から入力された入力信号を回路ブロック４３５の配線４３５１を介して伝搬させ、パッド４４６から出力する。この場合、回路ブロック４３１，４３３は、入力信号に対してショートした回路として作用するため、入力信号は、配線４３５１および回路ブロック４３４によって決定されるインピーダンスを受けてパッド４４６から出力される。この場合、入力信号が回路ブロック４３１，４３３から受ける損失は少ない。
【００８４】
高周波半導体集積回路４４０においては、ワイヤによってパッド４４２を回路ブロック４３５のパッド４３５４に接続することによって入力信号の伝搬特性を変化させることができる。
【００８５】
実施の形態４によれば、高周波半導体集積回路は、主回路のみから成る高周波半導体集積回路を、ワイヤによって回路ブロックのみから成る高周波半導体集積回路に接続することによって作製されるので、主回路が形成された半導体基板におけるチップ数を増加させることができる。
【００８６】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【図１】 実施の形態１による高周波半導体集積回路の回路図である。
【図２】 図１に示す伝送線路の平面図である。
【図３】 図１に示す回路ブロックに含まれる受動回路を構成する配線の平面図である。
【図４】 図１に示す回路ブロックに含まれる受動回路の他の例を示す平面図である。
【図５】 実施の形態２による高周波半導体集積回路のブロック図および回路図である。
【図６】 図５に示す回路ブロックの回路図である。
【図７】 図５に示す他の回路ブロックの回路図である。
【図８】 図５に示すさらに他の回路ブロックの回路図である。
【図９】 スミスチャートである。
【図１０】 等出力円を示すスミスチャートである。
【図１１】 等効率円を示すスミスチャートである。
【図１２】 実施の形態３による高周波半導体集積回路のブロック図および回路図である。
【図１３】 図１２に示す伝送線路の平面図である。
【図１４】 図１２に示す回路ブロックの例を示す平面図である。
【図１５】 実施の形態４による高周波半導体集積回路のブロック図および回路図である。
【図１６】 図１５に示す回路ブロックの回路図である。
【図１７】 図１５に示す他の回路ブロックの回路図である。
【図１８】 図１５に示すさらに他の回路ブロックの回路図である。
【図１９】 図１５に示すさらに他の回路ブロックの回路図である。
【図２０】 実施の形態４による高周波半導体集積回路の他のブロック図および回路図である。
【図２１】 図２０に示す２つの高周波半導体集積回路のうちの一方の高周波半導体集積回路の具体例を示す平面図である。
【図２２】 従来の高周波半導体集積回路の回路図である。
【符号の説明】
１，３０１０，４１０１，６１０１ 入力端子、２，３０１１，３２０２，４１０２，６１０２ トランジスタ、３，５，３０１２，３２０１，４１０３，４２１２，４２２２，４２３２，４２４２，６１０３，６１０４ 伝送線路、４，３０，５５，６５，７５，３０３，４２５〜４２８，４４１〜４４６，３０１３，３２００，４１０４，４２１１，４２２１，４２３１，４２４１，４３５２〜４３５５ パッド、６，３２０３，６２０５ 出力端子、７ 接地ノード、１０，３０１，６１０ 主回路、２０，５０，６０，７０，３０２，４２１〜４２４，４３１〜４３５，６２０ 回路ブロック、２１，６２０１，６２０２ 受動回路、２２，５１，６１，７１，２１１，４２１４，４２２３，４２３３，４２４３，６２０３ キャパシタ、３１，２２０，３０１４，３０２０，３２０４，４３１０，４３２１，４３３０，４３４１，４３４２，４３５１ 配線、４０，３０４，３３０，４３０，４５１〜４５３，４３２３，４３４４，４３４５ ワイヤ、１００，２００，３００，３１０，３２０，４００，４１０，４２０，４４０，５００，６００ 高周波半導体集積回路、２１０，４２１３ コイル、２２１，４３１４，４３３４ 端、４２１５，４２２４，４２３４，４２４４，６１０６ ノード、４３１１〜４３１３，４３２２，４３３１〜４３３３，４３４３ブロック。
【発明の属する技術分野】
この発明は、性能または用途に応じて複数の回路の組合わせを変更し、良好な高周波特性を実現する高周波半導体集積回路に関するものである。
【０００２】
【従来の技術】
図２２を参照して、従来の高周波半導体集積回路６００は、主回路６１０と回路ブロック６２０とを備える。
【０００３】
主回路６１０は、入力端子６１０１と、トランジスタ６１０２と、伝送線路６１０３，６１０４と、出力端子６１０５とを含む。トランジスタ６１０２は、ゲート端子が入力端子６１０１に接続され、ソース端子が接地ノード７に接続され、ドレイン端子が伝送線路６１０３に接続される。トランジスタ６１０２は、具体的には、ＭＯＳトランジスタ等の電界効果型トランジスタ、およびＧａＡｓを用いたＭＥＳ ＦＥＴ（Ｍｅｔａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＦｉｅｌｄＥｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ），ＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ），ＨＢＴ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）から成る。
【０００４】
伝送線路６１０３，６１０４は、トランジスタ６１０２のドレイン端子と出力端子６１０５との間に直列に接続される。また、伝送線路６１０３，６１０４は、所定の長さおよび所定の幅を有する配線であり、高周波半導体集積回路６００の作製時にパターニングによって形成される。
【０００５】
回路ブロック６２０は、受動回路６２０１，６２０２およびキャパシタ６２０３を含む。受動回路６２０１，６２０２およびキャパシタ６２０３は、主回路６１０のノード６１０６と接地ノード７との間に直列に接続される。受動回路６２０１，６２０２は、たとえば、受動素子である抵抗、コイル、およびキャパシタを直列または並列に接続した回路から成る。つまり、受動回路６２０１，６２０２は、主回路６１０において、入力端子６１０１から入力された入力信号を出力端子６１０５から出力するときに、キャパシタ６２０３も含めて出力整合、効率整合、利得整合、および歪整合が取れるように抵抗、コイルおよびキャパシタを適宜組合わせて構成した回路を含む。
【０００６】
主回路６１０は、マイクロ波またはミリ波の範囲の周波数を有する入力信号を入力端子６１０１から受け、その受けた入力信号をトランジスタ６１０２、および伝送線路６１０３，６１０４を介して出力端子６１０５から出力する。
【０００７】
そして、回路ブロック６２０の受動回路６２０１，６２０２が出力整合を取るように最適化された受動素子によって構成されているとき、主回路６１０は、入力端子６１０１から入力された入力信号を、出力整合を取って出力端子６１０５から出力する。また、回路ブロック６２０の受動回路６２０１，６２０２が効率整合を取るように最適化された受動素子によって構成されているとき、主回路６１０は、入力端子６１０１から入力された入力信号を、効率整合を取って出力端子６１０５から出力する。
【０００８】
【発明が解決しようとする課題】
しかし、従来の高周波半導体集積回路６００においては、回路ブロック６２０は、主回路６１０のノード６１０６に接続されているため、主回路６１０のみを使用したいとき、または、異なる性能を有する高周波半導体集積回路が要求されるとき、別々の回路パターンを作製しなければならないという問題が生じる。すなわち、出力整合を取るように最適化された受動素子から成る受動回路６２０１，６２０２を回路ブロック６２０に作製すれば、主回路６１０のみを使用することができず、また、高周波半導体集積回路６００を、効率整合を取るための高周波半導体集積回路に変更することはできない。
【０００９】
また、一度、半導体基板上に回路パターンを作製すると、能動素子の性能がばらついた場合、回路ブロックを調整することができず、高周波半導体集積回路の歩留まりが低下するという問題も生じる。
【００１０】
そこで、本発明は、かかる問題を解決するためになされたものであり、その目的は、各種の性能、および用途を実現可能な高周波半導体集積回路を提供することである。
【００１１】
また、本発明の別の目的は、高周波特性を良好にするための回路調整が可能な高周波半導体集積回路を提供することである。
【００１２】
【課題を解決するための手段】
この発明によれば、高周波半導体集積回路は、能動素子と第１のパッドとを含む主回路と、受動素子から成る回路ブロックと、回路ブロックに接続された第２のパッドと、第１のパッドを前記第２のパッドに接続するためのワイヤとを備える。
【００１３】
好ましくは、主回路は、入力端子と出力端子との間に能動素子および第１のパッドを含む。
【００１４】
好ましくは、回路ブロックは、入力端子から入力される入力信号の周波数が高くなるに従ってインピーダンスが小さくなる受動素子を含む。
【００１５】
好ましくは、回路ブロックは、第２のパッドに接続された配線を含み、ワイヤの長さと配線の長さとの和は、入力端子から入力される高周波信号の波長の４分の１に等しい。
【００１６】
また、この発明によれば、高周波半導体集積回路は、能動素子と主パッドとを含む主回路と、各々が受動素子から成る複数の回路ブロックと、複数の回路ブロックに対応して設けられた複数の接続用パッドと、主パッドを複数の接続用パッドのいずれかに接続するためのワイヤとを備える。
【００１７】
好ましくは、主回路は、入力端子と出力端子との間に能動素子および主パッドを含む。
【００１８】
好ましくは、複数の回路ブロックは、主回路のインピーダンスを第１のインピーダンスに調整するための第１の回路ブロックと、主回路のインピーダンスを第２のインピーダンスに調整するための第２の回路ブロックと、主回路のインピーダンスを第３のインピーダンスに調整するための第３の回路ブロックとから成る。
【００１９】
好ましくは、第１の回路ブロックは、一方端が接地ノードに接続され、他方端が第１の接続用パッドに接続された第１の容量を有する第１のキャパシタから成り、第２の回路ブロックは、一方端が接地ノードに接続され、他方端が第２の接続用パッドに接続された第２の容量を有する第２のキャパシタから成り、第３の回路ブロックは、一方端が接地ノードに接続され、他方端が第３の接続用パッドに接続された第３の容量を有する第３のキャパシタから成る。
【００２０】
また、この発明によれば、高周波半導体集積回路は、第１の高周波半導体集積回路と、第２の高周波半導体集積回路と、第１の高周波半導体集積回路を第２の高周波半導体集積回路に接続するための主ワイヤとを備える。
【００２１】
好ましくは、第１の高周波半導体集積回路は、能動素子を有する主回路と受動素子を有する回路ブロックとを含み、第２の高周波半導体集積回路は、能動素子を有する主回路のみを含む。
【００２２】
好ましくは、第２の高周波半導体集積回路は、第１の能動素子と第１のパッドとを有する第１の主回路を含み、第１の高周波半導体集積回路は、受動素子を有する回路ブロックと、回路ブロックに接続された第２のパッドと、第１のパッドおよび第２のパッドと接続するための第３のパッドと第２の能動素子とを有する第２の主回路と、第２のパッドを第３のパッドに接続するためのワイヤとを含み、主ワイヤは、第１のパッドを第３のパッドに接続する。
【００２３】
好ましくは、第１の主回路は、一方端が第１のパッドに接続され、他方端が能動素子に接続された配線と、能動素子が接続された出力端子とをさらに含み、第２の主回路は、一方端が第３のパッドに接続され、他方端が能動素子に接続された配線と、能動素子が接続された入力端子とをさらに含む。
【００２４】
好ましくは、回路ブロックは、第１の主回路のインピーダンスと第２の主回路のインピーダンスとの整合を取るための受動素子を含む。
【００２５】
好ましくは、第１の高周波半導体集積回路は、能動素子を有する主回路のみを含み、第２の高周波半導体集積回路は、受動素子を有する回路ブロックのみを含む。
【００２６】
好ましくは、第１の高周波半導体集積回路は、能動素子と主パッドとを有する主回路を含み、第２の高周波半導体集積回路は、各々が受動素子を有する複数の回路ブロックと、複数の回路ブロックに対応して設けられた複数の接続用パッドとを含み、主ワイヤは、主パッドを前記複数の接続用パッドのいずれかに接続する。
【００２７】
【発明の実施の形態】
本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。
【００２８】
［実施の形態１］
図１を参照して、実施の形態１による高周波半導体集積回路１００は、主回路１０と、回路ブロック２０と、パッド３０と、ワイヤ４０とを備える。主回路１０、回路ブロック２０、およびパッド３０は、１つの半導体基板上に作製される。
【００２９】
主回路１０は、入力端子１と、トランジスタ２と、伝送線路３，５と、パッド４と、出力端子６とを含む。トランジスタ２は、ゲート端子が入力端子１に接続され、ソース端子が接地ノード７に接続され、ドレイン端子が伝送線路３に接続される。伝送線路３は、トランジスタ２のドレイン端子とパッド４との間に配置される。伝送線路５は、パッド４と出力端子との間に配置される。
【００３０】
回路ブロック２０は、受動回路２１とキャパシタ２２とを含む。受動回路２１およびキャパシタ２２は、パッド３０と接地ノード７との間に直列に接続される。パッド３０は、回路ブロック２０の近くに配置される。ワイヤ４０は、パッド３０を主回路１０に含まれるパッド４に接続する。したがって、回路ブロック２０は、主回路１０の入力端子１から出力端子６までの回路に対して並列に接続される。
【００３１】
図２を参照して、伝送線路３，５は、金（Ａｕ）から成る配線３１によって構成される。配線３１は、長さＬ１および幅Ｗ１を有する。したがって、伝送線路３，５は、入力信号の周波数に対して並列共振点を有するインピーダンス特性を有する。
【００３２】
図３を参照して、受動回路２１は、たとえば、コイル２１０とキャパシタ２１１とから成る。コイル２１０およびキャパシタ２１１は、並列に接続される。したがって、回路ブロック２０は、入力信号の周波数に対して、１つの直列共振点と１つの並列共振点とを有し、最終的に零に近づくインピーダンス特性を有する。キャパシタ２２の容量をＣ１［Ｆ］、キャパシタ２１１の容量をＣ２［Ｆ］、入力信号の周波数をｆ［Ｈｚ］としたとき、キャパシタ２２のインピーダンスは１／（２πｆＣ１）によって決定され、キャパシタ２１１のインピーダンスは１／（２πｆＣ２）によって決定されるため、周波数ｆが高周波になるに従ってキャパシタ２２，２１１のインピーダンスは零に近づく。したがって、回路ブロック２０は、入力信号の周波数が高周波になるとインピーダンスが零に近づく。なお、入力信号の周波数ｆは、マイクロ波またはミリ波の範囲である。
【００３３】
上述したように、主回路１０は能動素子を含む回路であり、回路ブロック２０は、受動素子から成る回路である。
【００３４】
再び、図１を参照して、主回路１０においては、入力端子１から入力された入力信号は、トランジスタ２および伝送線路３を介してパッド４まで伝送される。そして、パッド４は、入力信号を伝送線路５およびワイヤ４０へ伝達する。伝送線路５へ出力された入力信号は伝送線路５を伝送して出力端子６から出力される。
【００３５】
一方、ワイヤ４０へ伝達された入力信号は、ワイヤ４０を伝送し、パッド３０を介して回路ブロック２０へ入力される。この場合、ワイヤ４０は、コイルとキャパシタとの並列回路が複数段接続された等価回路として入力信号に対して機能する。したがって、入力信号の周波数が高いときワイヤ４０のインピーダンスが零に近づく。その結果、パッド４から見たワイヤ４０および回路ブロック２０はオープン状態に近づき、入力端子１から入力された入力信号は、伝送漏れを少なくして主回路１０中を伝送され、出力端子６から出力される。この場合、主回路１０は、入力信号の周波数以外の周波数を有する信号を出力しない。
【００３６】
図４を参照して、回路ブロック２０は、配線２２０によって構成されていてもよい。配線２２０は、回路ブロック２０を作製するときに形成され、長さＬ２、および幅Ｗ２を有する。この場合、ワイヤ４０の長さをＬｗ、入力信号の波長をλとすると、λ／４＝Ｌｗ＋Ｌ２となるようにワイヤ４０の長さＬｗおよび配線２２０の長さＬ２が決定される。λ／４＝Ｌｗ＋Ｌ２が成り立つとき、パッド４からワイヤ４０およびパッド３０を介して配線２２０に伝達される入力信号は、配線２２０の一方端２２１において振幅が零になる。つまり、ワイヤ４０および配線２２０から成る回路は、ショートした回路になる。したがって、パッド４から見たワイヤ４０および回路ブロック２０はオープン状態になり、入力端子１から入力された入力信号は、伝送漏れを少なくして主回路１０中を伝送され、出力端子６から出力される。この場合、主回路１０は、入力信号の周波数以外の周波数を有する信号を出力しない。
【００３７】
上述したように、回路ブロック２０として図３に示す受動回路２１とキャパシタ２２とを直列に接続した回路を用いたとき、または図４に示す配線２２０を用いたとき、入力信号の伝送漏れを防止して主回路１０中を伝送可能な高周波半導体集積回路１００を作製できる。そして、高周波半導体集積回路１００の主回路１０のみを使用したいときは、ワイヤ４０を切断すればよく、主回路１０のみから成る高周波半導体集積回路を別途、作製する必要がない。このように、回路ブロック２０をワイヤ４０を用いて主回路１０に接続することによって入力信号の伝送漏れを防止して入力信号を伝送可能な高周波半導体集積回路として機能させるとともに、主回路１０のみから成る高周波半導体集積回路としても機能させることができる。そして、本発明においては、上述したようにワイヤ４０を高周波の入力信号を伝送する１つの回路として機能させることを特徴とする。
【００３８】
実施の形態１によれば、高周波半導体集積回路は、ワイヤによって接続された主回路と回路ブロックとを備えるので、ワイヤによる接続の有無によって複数の性能を有する高周波半導体集積回路を実現できる。
【００３９】
［実施の形態２］
図５を参照して、実施の形態２による高周波半導体集積回路２００は、主回路１０と、ワイヤ４０と、回路ブロック５０，６０，７０と、パッド５５，６５，７５とを備える。主回路１０については、上述したとおりである。パッド５５，６５，７５は、それぞれ、回路ブロック５０，６０，７０に対応して設けられる。ワイヤ４０は、主回路１０に含まれるパッド４をパッド５５，６５，７５のいずれかに接続する。
【００４０】
図６を参照して、回路ブロック５０はキャパシタ５１を含む。キャパシタ５１の一方の電極は接地ノード７に接続され、他方の電極はパッド５５に接続される。キャパシタ５１は、容量Ｃ３［Ｆ］を有する。
【００４１】
図７を参照して、回路ブロック６０は、キャパシタ６１を含む。キャパシタ６１の一方の電極は接地ノード７に接続され、他方の電極はパッド６５に接続される。キャパシタ６１は、容量Ｃ４［Ｆ］を有する。
【００４２】
図８を参照して、回路ブロック７０は、キャパシタ７１を含む。キャパシタ７１の一方の電極は接地ノード７に接続され、他方の電極はパッド７５に接続される。キャパシタ７１は、容量Ｃ５［Ｆ］を有する。
【００４３】
再び、図５を参照して、ワイヤ４０は、上述したようにコイルとキャパシタとの並列回路を複数段接続した等価回路として入力信号に対して機能するので、ワイヤ４０を、それぞれ、パッド５５，６５，７５に接続することによって異なる性能を有する高周波半導体集積回路を実現できる。トランジスタの出力インピーダンスが図９に示すインピーダンスを有するとき、ワイヤ４０によって主回路１０のパッド４にパッド５５を接続することによって図１０に示すインピーダンスを有する高周波半導体集積回路を実現できる。この場合、回路ブロック５０に含まれるキャパシタ５１の容量Ｃ３は、ワイヤ４０および回路ブロック５０によるリアクタンスが零になるように決定される。つまり、ワイヤ４０および回路ブロック５０によるインピーダンスが図１０に示すスミスチャートにおいて実軸上に位置するようにキャパシタ５１の容量Ｃ３が決定される。そして、ワイヤ４０によって主回路１０に回路ブロック５０を接続し、インピーダンス変換器から成る他の回路ブロックをパッド４から出力端子６側に配置することにより高周波半導体集積回路２００を、利得整合を取った高周波半導体集積回路として機能させることができる。
【００４４】
また、ワイヤ４０によって主回路１０に回路ブロック６０を接続することによって図１１に示すスミスチャートにおいてＡ点のインピーダンスを有する高周波半導体集積回路を実現できる。この場合、回路ブロック６０に含まれるキャパシタ６１の容量Ｃ４は、ワイヤ４０および回路ブロック６０によるインピーダンスが実軸よりも上側のＡ点に来るように決定される。
【００４５】
さらに、ワイヤ４０によって主回路１０に回路ブロック７０を接続することによって図１１に示すスミスチャートにおいてＢ点のインピーダンスを有する高周波半導体集積回路を実現できる。この場合、回路ブロック７０に含まれるキャパシタ７１の容量Ｃ５は、ワイヤ４０および回路ブロック７０によるインピーダンスが実軸よりも上側のＢ点に来るように決定される。
【００４６】
図１０に示すスミスチャート上の円は、等出力円を示すものであり、回路ブロック５０に含まれるキャパシタ５１の容量Ｃ３を変化させることによって得られる。したがって、回路ブロック５０に含まれるキャパシタ５１の容量Ｃ３を変化させることによってインピーダンスが図１０に示す等出力円上を移動する高周波半導体集積回路を実現できる。また、図１１に示すスミスチャート上の円は、等効率円を示すものであり、回路ブロック６０，７０に含まれるキャパシタ６１，７１の容量Ｃ４，Ｃ５を変化させることによって得られる。したがって、回路ブロック６０，７０に含まれるキャパシタ６１，７１の容量Ｃ４，Ｃ５を変化させることによってインピーダンスが図１１に示す等効率円上を移動する高周波半導体集積回路を実現できる。
【００４７】
上述したように、主回路１０は、能動素子を含む回路であり、回路ブロック５０，６０，７０は、受動素子から成る回路である。
【００４８】
高周波半導体集積回路２００においても、ワイヤ４０を切断することによって主回路１０のみから成る高周波半導体集積回路として機能させることができるとともに、回路ブロック５０，６０，７０を主回路１０に接続することによって上述した各種の性能を有する高周波半導体集積回路として機能させることができる。
【００４９】
上記においては、回路ブロック５０，６０，７０は、１つのキャパシタを含むとして説明したが、回路ブロック５０，６０，７０は、複数のキャパシタを含み、その複数のキャパシタのいずれかを選択できるようにしてもよい。これによって、主回路１０に含まれる能動素子（トランジスタ）の特性がばらついたとき、回路ブロック５０，６０，７０に含まれるキャパシタを選択することによって能動素子の特性のばらつきを調整できる。この場合、トランジスタとしては、ＭＯＳトランジスタ等の電界効果型トランジスタ、およびＧａＡｓを用いたＭＥＳ ＦＥＴ，ＨＥＭＴ，ＨＢＴが想定される。
【００５０】
また、回路ブロックは、トランジスタの出力側だけではなく、入力側および入力側と出力側の両側に配置されてもよい。
【００５１】
また、上記においては、主回路１０には、１つの回路ブロックをワイヤ４０によって接続するとして説明したが、回路ブロックを複数選択して直列または並列に接続してもよい。
【００５２】
実施の形態２によれば、高周波半導体集積回路は、主回路と、ワイヤによって主回路に接続可能な複数の回路ブロックとを備えるので、ワイヤによって主回路に接続する回路ブロックを選択することにより複数の性能を実現可能な高周波半導体集積回路を作製することができる。
【００５３】
［実施の形態３］
図１２を参照して、実施の形態３による高周波半導体集積回路３００は、高周波半導体集積回路３１０と、高周波半導体集積回路３２０と、ワイヤ３３０とを備える。
【００５４】
高周波半導体集積回路３１０は、主回路３０１と、回路ブロック３０２と、パッド３０３と、ワイヤ３０４とを含む。主回路３０１は、入力端子３０１０と、トランジスタ３０１１と、伝送線路３０１２と、パッド３０１３とから成る。トランジスタ３０１１は、ゲート端子が入力端子３０１０に接続され、ソース端子が接地ノード７に接続され、ドレイン端子が伝送線路３０１２に接続される。伝送線路３０１２は、トランジスタ３０１１のドレイン端子とパッド３０１３との間に接続される。
【００５５】
パッド３０３は、回路ブロック３０２の近くに設けられる。ワイヤ３０４は、パッド３０３を主回路３０１のパッド３０１３に接続することによって回路ブロック３０２を主回路３０１に接続する。
【００５６】
高周波半導体集積回路３２０は、パッド３２００と、伝送線路３２０１と、トランジスタ３２０２と、出力端子３２０３とを含む。伝送線路３２０１は、パッド３２００とトランジスタ３２０２のゲート端子との間に接続される。トランジスタ３２０２は、ゲート端子が伝送線路３２０１に接続され、ソース端子が接地ノード７に接続され、ドレイン端子が出力端子３２０３に接続される。つまり、高周波半導体集積回路３２０は、高周波半導体集積回路３１０の主回路３０１と同じように能動素子を含む回路である。
【００５７】
ワイヤ３３０は、高周波半導体集積回路３１０の主回路３０１に含まれるパッド３０１３を高周波半導体集積回路３２０のパッド３２００に接続する。
【００５８】
図１３の（ａ）を参照して、伝送線路３０１２は、配線３０１４から成る。配線３０１４は、長さＬ３および幅Ｗ３を有する。また、図１３の（ｂ）を参照して、伝送線路３２０１は、配線３２０４から成る。配線３２０４は、長さＬ４および幅Ｗ４を有する。したがって、高周波半導体集積回路３１０の主回路３０１は、高周波半導体集積回路３２０のインピーダンスと異なるインピーダンスを有する。
【００５９】
図１４を参照して、回路ブロック３０２は、配線３０２０から成る。配線３０２０は、長さＬ５および幅Ｗ５を有する。ワイヤ３０４の長さをＬｗ、入力信号の波長をλとしたとき、λ／４＝Ｌｗ+Ｌ５となり、かつ、主回路３０１のインピーダンスが高周波半導体集積回路３２０のインピーダンスに整合するように配線３０２０の長さＬ５およびワイヤ３０４の長さＬｗが決定される。この場合、配線３０２０の一方端３０２１において入力信号の振幅が零になり、ショートした状態になる。したがって、パッド３０１３から見たワイヤ３０４および回路ブロック３０２によるインピーダンスは零になる。そうすると、入力端子３０１０から入力された入力信号は、トランジスタ３０１１、および伝送線路３０１２を介してパッド３０１３に伝達され、パッド３０１３によってワイヤ３０４，３３０に伝達される。ワイヤ３０４および回路ブロック３０２によるインピーダンスが零であり、主回路３０１のインピーダンスは高周波半導体集積回路３２０のインピーダンスと整合が取れているため、入力信号は、損失することなくワイヤ３３０を介してパッド３２００へ伝達される。そして、入力信号は、伝送線路３２０１およびトランジスタ３２０２を介して出力端子３２０３から出力される。
【００６０】
上述したように、主回路３０１は、能動素子を含む回路であり、回路ブロック３０２は、受動素子から成る回路である。また、高周波半導体集積回路３２０は、主回路３０１と同じように能動素子を含む回路から成る。
【００６１】
高周波半導体集積回路３００においては、回路ブロック３０２は、主回路３０１のインピーダンスを高周波半導体集積回路３２０のインピーダンスに整合させる機能を果たす。また、パッド３０１３は、主回路３０１に回路ブロック３０２を接続させる機能と、高周波半導体集積回路３１０に高周波半導体集積回路３２０を接続させる機能とを果たす。このように、１つのパッドを用いて主回路に回路ブロックを接続するとともに、異なる半導体基板上に形成された集積回路を接続することによって高周波半導体集積回路３００のチップサイズを小さくできる。
【００６２】
また、ワイヤ３３０を切断することによって高周波半導体集積回路３１０と高周波半導体集積回路３２０とを別個独立に動作させることができる。さらに、高周波半導体集積回路３１０において、ワイヤ３０４を切断することによって高周波半導体集積回路３００を、主回路３０１のみから成る高周波半導体集積回路として動作させることも可能である。
【００６３】
実施の形態３によれば、高周波半導体集積回路は、２つの高周波半導体集積回路をワイヤで接続することによって作製され、一方の高周波半導体集積回路においてワイヤによって回路ブロックを主回路に接続するパッドを、２つの高周波半導体集積回路を接続するために併用するので、高周波半導体集積回路のチップサイズを小さくできる。
【００６４】
［実施の形態４］
図１５を参照して、実施の形態４による高周波半導体集積回路４００は、高周波半導体集積回路４１０と、高周波半導体集積回路４２０と、ワイヤ４３０とを備える。高周波半導体集積回路４１０は、入力端子４１０１と、トランジスタ４１０２と、伝送線路４１０３と、パッド４１０４とを含む。トランジスタ４１０２は、ゲート端子が入力端子４１０１に接続され、ソース端子が接地ノード７に接続され、ドレイン端子が伝送線路４１０３に接続される。伝送線路４１０３は、トランジスタ４１０２のドレイン端子とパッド４１０４との間に接続される。伝送線路４１０３としては、たとえば、図１３の（ａ）に示す配線３０１４が用いられる。
【００６５】
高周波半導体集積回路４２０は、回路ブロック４２１〜４２４と、パッド４２５〜４２８とを含む。パッド４２５〜４２８は、それぞれ、回路ブロック４２１〜４２４に対応して設けられる。
【００６６】
ワイヤ４３０は、高周波半導体集積回路４１０のパッド４１０４を、高周波半導体集積回路４２０のパッド４２５〜４２８のいずれかに接続する。
【００６７】
図１６を参照して、回路ブロック４２１は、パッド４２１１と、伝送線路４２１２と、コイル４２１３と、キャパシタ４２１４とを含む。伝送線路４２１２は、パッド４２１１とパッド４２５との間に接続される。伝送線路４２１２としては、所定の長さおよび所定の幅を有する配線が用いられる。コイル４２１３とキャパシタ４２１４は、ノード４２１５と接地ノード７との間に並列に接続される。ワイヤ４３０がパッド４２５に接続されたとき、入力信号は、パッド４２５を介して回路ブロック４２１に伝送される。コイル４２１３とキャパシタ４２１４との並列回路は、高周波数の信号に対して零に近いインピーダンスとして作用するため、入力信号は、この並列回路によって殆ど損失せずに伝送線路４２１２を伝達してパッド４２１１から出力される。また、入力信号の周波数以外の周波数を有する信号は、この並列回路により損失されて伝送線路４２１２を伝達してパッド４２１１から出力される。
【００６８】
図１７を参照して、回路ブロック４２２は、パッド４２２１と、伝送線路４２２２と、キャパシタ４２２３とを含む。伝送線路４２２２は、パッド４２２１とパッド４２６との間に接続される。伝送線路４２２２は、所定の長さおよび所定の幅を有する配線から成る。キャパシタ４２２３は、ノード４２２４と接地ノード７との間に接続される。キャパシタ４２２３は、高周波数の信号に対してインピーダンスとして作用しないので、ノード４２２４、キャパシタ４２２３、および接地ノード７から成る回路は、ショートした回路になる。ワイヤ４３０がパッド４２６に接続されたとき、高周波半導体集積回路４００は、高周波半導体集積回路２００においてワイヤ４０をパッド５５に接続したのと同じ回路になる。したがって、パッド４２２１を出力端子として用いれば、高周波半導体集積回路４００は、図１０に示すインピーダンスを有する高周波半導体集積回路として機能する。
【００６９】
図１８を参照して、回路ブロック４２３は、パッド４２３１と、伝送線路４２３２と、キャパシタ４２３３とを含む。伝送線路４２３２は、パッド４２３１とパッド４２７との間に接続される。伝送線路４２３２は、所定の長さおよび所定の幅を有する配線から成る。キャパシタ４２３３は、ノード４２３４と接地ノード７との間に接続される。キャパシタ４２３３は、高周波数の信号に対してインピーダンスとして作用しないので、ノード４２３４、キャパシタ４２３３、および接地ノード７から成る回路は、ショートした回路になる。ワイヤ４３０がパッド４２７に接続されたとき、高周波半導体集積回路４００は、高周波半導体集積回路２００においてワイヤ４０をパッド６５に接続したのと同じ回路になる。したがって、パッド４２３１を出力端子として用いれば、高周波半導体集積回路４００は、図１１に示すＡ点のインピーダンスを有する高周波半導体集積回路として機能する。
【００７０】
図１９を参照して、回路ブロック４２４は、パッド４２４１と、伝送線路４２４２と、キャパシタ４２４３とを含む。伝送線路４２４２は、パッド４２４１とパッド４２８との間に接続される。伝送線路４２４２は、所定の長さおよび所定の幅を有する配線から成る。キャパシタ４２４３は、ノード４２４４と接地ノード７との間に接続される。キャパシタ４２４３は、高周波数の信号に対してインピーダンスとして作用しないので、ノード４２４４、キャパシタ４２４３、および接地ノード７から成る回路は、ショートした回路になる。ワイヤ４３０がパッド４２８に接続されたとき、高周波半導体集積回路４００は、高周波半導体集積回路２００においてワイヤ４０をパッド７５に接続したのと同じ回路になる。したがって、パッド４２４１を出力端子として用いれば、高周波半導体集積回路４００は、図１１に示すＢ点のインピーダンスを有する高周波半導体集積回路として機能する。
【００７１】
再び、図１５を参照して、ワイヤ４３０によってパッド４１０４を高周波半導体集積回路４２０のパッド４２５〜４２８のいずれかに接続することによって高周波半導体集積回路４００を各種の性能を有する高周波半導体集積回路として機能させることができる。
【００７２】
高周波半導体集積回路４００においては、高周波半導体集積回路４１０は、主回路のみから成り、高周波半導体集積回路４２０は、回路ブロックのみから成る。このように、主回路と回路ブロックとを別々の半導体基板上に作製することによって主回路が形成された半導体基板におけるチップ数を増加させることができる。
【００７３】
実施の形態４による高周波半導体集積回路は、図２０に示す高周波半導体集積回路５００であってもよい。高周波半導体集積回路５００は、高周波半導体集積回路４１０と、ワイヤ４３０と、高周波半導体集積回路４４０とを備える。高周波半導体集積回路４１０については、上述したとおりである。
【００７４】
高周波半導体集積回路４４０は、回路ブロック４３１〜４３５と、パッド４４１〜４４６と、ワイヤ４５１〜４５３とを備える。パッド４４１〜４４５は、それぞれ、回路ブロック４３１〜４３５に対応して設けられる。
【００７５】
回路ブロック４３５は、配線４３５１と、パッド４３５２〜４３５５とを含む。パッド４４５，４４６は、回路ブロック４３５の配線４３５１に接続される。ワイヤ４５１は、パッド４４１を回路ブロック４３５のパッド４３５２に接続する。ワイヤ４５２は、パッド４４３を回路ブロック４３５のパッド４３５３に接続する。ワイヤ４５３は、パッド４４４を回路ブロック４３５のパッド４３５５に接続する。
【００７６】
ワイヤ４３０は、高周波半導体集積回路４１０のパッド４１０４を高周波半導体集積回路４４０のパッド４４５に接続する。これによって、高周波半導体集積回路４１０の入力端子４１０１から入力された入力信号は、トランジスタ４１０２、伝送線路４１０３、パッド４１０４、およびワイヤ４３０を介して高周波半導体集積回路４４０のパッド４４５に入力される。そして、入力信号は、回路ブロック４３５の配線４３５１を伝搬してパッド４４６から出力される。
【００７７】
図２１を参照して、高周波半導体集積回路４４０について詳細に説明する。回路ブロック４３１は、配線４３１０と、ブロック４３１１〜４３１３とを含む。配線４３１０は、一方端がパッド４４１に接続されている。また、配線４３１０は、長さＬ６および幅Ｗ６を有する金属から成る。ブロック４３１１は、配線４３１０の他方端から所定の距離だけ離れて配置される。ブロック４３１２は、ブロック４３１１から所定の距離だけ離れて配置される。ブロック４３１３は、ブロック４３１２から所定の距離だけ離れて配置される。ブロック４３１１〜４３１３は、配線４３１０と同じ幅Ｗ６を有し、配線４３１０と同じ金属から成る。ブロック４３１１は、ワイヤによって配線４３１０に接続可能であり、ブロック４３１２は、ワイヤによってブロック４３１１に接続可能であり、ブロック４３１３は、ワイヤによってブロック４３１２に接続可能である。
【００７８】
配線４３１０の長さＬ６は、入力信号の波長をλとしたとき、λ／４＝Ｌ６になるように決定される。これによって、入力信号は、配線４３１０の他方端４３１４において振幅が最大（オープン）になり、回路ブロック４３１は、入力信号に対してショートした回路として作用する。ブロック４３１１〜４３１３は、入力信号の周波数が変化した場合に、配線４３１０がショートした回路として機能するように配線４３１０の長さＬ６を調整するために用いられる。
【００７９】
回路ブロック４３３は、配線４３３０と、ブロック４３３１〜４３３３とを含む。配線４３３０は、一方端がパッド４４３に接続されている。また、配線４３３０は、長さＬ７および幅Ｗ７を有する金属から成る。ブロック４３３１は、配線４３３０の他方端から所定の距離だけ離れて配置される。ブロック４３３２は、ブロック４３３１から所定の距離だけ離れて配置される。ブロック４３３３は、ブロック４３３２から所定の距離だけ離れて配置される。ブロック４３３１〜４３３３は、配線４３３０と同じ幅Ｗ７を有し、配線４３３０と同じ金属から成る。ブロック４３３１は、ワイヤによって配線４３３０に接続可能であり、ブロック４３３２は、ワイヤによってブロック４３３１に接続可能であり、ブロック４３３３は、ワイヤによってブロック４３３２に接続可能である。
【００８０】
配線４３３０の長さＬ７は、入力信号の波長をλとしたとき、λ／４＝Ｌ７になるように決定される。これによって、入力信号は、配線４３３０の他方端４３３４において振幅が最大（オープン）になり、回路ブロック４３３は、入力信号に対してショートした回路として作用する。ブロック４３３１〜４３３３は、入力信号の周波数が変化した場合に、配線４３３０がショートした回路として機能するように配線４３３０の長さＬ７を調整するために用いられる。
【００８１】
回路ブロック４３２は、配線４３２１と、ブロック４３２２と、ワイヤ４３２３とを含む。配線４３２１は、一方端がパッド４４２に接続される。ブロック４３２２は、配線４３２１の他方端から所定の距離だけ離れて配置され、ワイヤ４３２３によって配線４３２１に接続可能である。配線４３２１の長さは、他方端での信号の振幅が零になるように決定される。つまり、回路ブロック４３２は、入力信号に対してショートした回路として作用する。
【００８２】
回路ブロック４３４は、配線４３４１，４３４２と、ブロック４３４３と、ワイヤ４３４４，４３４５とを含む。配線４３４１の一方端はパッド４４４に接続される。配線４３４２の一方端は、配線４３４１の他方端から所定の距離だけ離れて配置される。配線４３４２は、ワイヤ４３４４によって配線４３４１に接続される。ブロック４３４３は、配線４３４２の他方端から所定の距離だけ離れて配置され、ワイヤ４３４５によって配線４３４２に接続される。回路ブロック４３４は、入力信号に対してコイルとキャパシタとが直列に接続された回路として作用する。
【００８３】
再び、図２０を参照して、高周波半導体集積回路４１０は、入力端子４１０１から入力信号が入力されると、トランジスタ４１０２、伝送線路４１０３、およびパッド４１０４を介して入力信号を伝搬させ、ワイヤ４３０を介して高周波半導体集積回路４４０へ入力信号を出力する。そして、高周波半導体集積回路４４０は、パッド４４５から入力された入力信号を回路ブロック４３５の配線４３５１を介して伝搬させ、パッド４４６から出力する。この場合、回路ブロック４３１，４３３は、入力信号に対してショートした回路として作用するため、入力信号は、配線４３５１および回路ブロック４３４によって決定されるインピーダンスを受けてパッド４４６から出力される。この場合、入力信号が回路ブロック４３１，４３３から受ける損失は少ない。
【００８４】
高周波半導体集積回路４４０においては、ワイヤによってパッド４４２を回路ブロック４３５のパッド４３５４に接続することによって入力信号の伝搬特性を変化させることができる。
【００８５】
実施の形態４によれば、高周波半導体集積回路は、主回路のみから成る高周波半導体集積回路を、ワイヤによって回路ブロックのみから成る高周波半導体集積回路に接続することによって作製されるので、主回路が形成された半導体基板におけるチップ数を増加させることができる。
【００８６】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【図１】 実施の形態１による高周波半導体集積回路の回路図である。
【図２】 図１に示す伝送線路の平面図である。
【図３】 図１に示す回路ブロックに含まれる受動回路を構成する配線の平面図である。
【図４】 図１に示す回路ブロックに含まれる受動回路の他の例を示す平面図である。
【図５】 実施の形態２による高周波半導体集積回路のブロック図および回路図である。
【図６】 図５に示す回路ブロックの回路図である。
【図７】 図５に示す他の回路ブロックの回路図である。
【図８】 図５に示すさらに他の回路ブロックの回路図である。
【図９】 スミスチャートである。
【図１０】 等出力円を示すスミスチャートである。
【図１１】 等効率円を示すスミスチャートである。
【図１２】 実施の形態３による高周波半導体集積回路のブロック図および回路図である。
【図１３】 図１２に示す伝送線路の平面図である。
【図１４】 図１２に示す回路ブロックの例を示す平面図である。
【図１５】 実施の形態４による高周波半導体集積回路のブロック図および回路図である。
【図１６】 図１５に示す回路ブロックの回路図である。
【図１７】 図１５に示す他の回路ブロックの回路図である。
【図１８】 図１５に示すさらに他の回路ブロックの回路図である。
【図１９】 図１５に示すさらに他の回路ブロックの回路図である。
【図２０】 実施の形態４による高周波半導体集積回路の他のブロック図および回路図である。
【図２１】 図２０に示す２つの高周波半導体集積回路のうちの一方の高周波半導体集積回路の具体例を示す平面図である。
【図２２】 従来の高周波半導体集積回路の回路図である。
【符号の説明】
１，３０１０，４１０１，６１０１ 入力端子、２，３０１１，３２０２，４１０２，６１０２ トランジスタ、３，５，３０１２，３２０１，４１０３，４２１２，４２２２，４２３２，４２４２，６１０３，６１０４ 伝送線路、４，３０，５５，６５，７５，３０３，４２５〜４２８，４４１〜４４６，３０１３，３２００，４１０４，４２１１，４２２１，４２３１，４２４１，４３５２〜４３５５ パッド、６，３２０３，６２０５ 出力端子、７ 接地ノード、１０，３０１，６１０ 主回路、２０，５０，６０，７０，３０２，４２１〜４２４，４３１〜４３５，６２０ 回路ブロック、２１，６２０１，６２０２ 受動回路、２２，５１，６１，７１，２１１，４２１４，４２２３，４２３３，４２４３，６２０３ キャパシタ、３１，２２０，３０１４，３０２０，３２０４，４３１０，４３２１，４３３０，４３４１，４３４２，４３５１ 配線、４０，３０４，３３０，４３０，４５１〜４５３，４３２３，４３４４，４３４５ ワイヤ、１００，２００，３００，３１０，３２０，４００，４１０，４２０，４４０，５００，６００ 高周波半導体集積回路、２１０，４２１３ コイル、２２１，４３１４，４３３４ 端、４２１５，４２２４，４２３４，４２４４，６１０６ ノード、４３１１〜４３１３，４３２２，４３３１〜４３３３，４３４３ブロック。
Claims (7)
- 能動素子と第１のパッドとを含む主回路と、
受動素子から成る回路ブロックと、
前記回路ブロックに接続された第２のパッドと、
前記第１のパッドを前記第２のパッドに接続するためのワイヤとを備え、
前記主回路は、入力端子と出力端子との間に前記能動素子および前記第１のパッドを含み、
前記回路ブロックは、前記第２のパッドに接続された配線を含み、
前記ワイヤの長さと前記配線の長さとの和は、前記入力端子から入力される高周波信号の波長の４分の１に等しい、高周波半導体集積回路。 - 第１の高周波半導体集積回路と、
第２の高周波半導体集積回路と、
前記第１の高周波半導体集積回路を前記第２の高周波半導体集積回路に接続するための主ワイヤとを備え、
前記第１の高周波半導体集積回路は、能動素子を有する主回路と受動素子を有する回路ブロックとを含み、
前記第２の高周波半導体集積回路は、能動素子を有する主回路のみを含む、高周波半導体集積回路。 - 前記第２の高周波半導体集積回路は、
第１の能動素子と第１のパッドとを有する第１の主回路を含み、
前記第１の高周波半導体集積回路は、
受動素子を有する回路ブロックと、
前記回路ブロックに接続された第２のパッドと、
前記第１のパッドおよび前記第２のパッドと接続するための第３のパッドと第２の能動素子とを有する第２の主回路と、
前記第２のパッドを前記第３のパッドに接続するためのワイヤとを含み、
前記主ワイヤは、前記第１のパッドを前記第３のパッドに接続する、請求項２に記載の高周波半導体集積回路。 - 前記第１の主回路は、
一方端が前記第１のパッドに接続され、他方端が前記能動素子に接続された配線と、
前記能動素子が接続された出力端子とをさらに含み、
前記第２の主回路は、
一方端が前記第３のパッドに接続され、他方端が前記能動素子に接続された配線と、
前記能動素子が接続された入力端子とをさらに含む、請求項３に記載の高周波半導体集積回路。 - 前記回路ブロックは、前記第１の主回路のインピーダンスと前記第２の主回路のインピーダンスとの整合を取るための受動素子を含む、請求項４に記載の高周波半導体集積回路。
- 第１の高周波半導体集積回路と、
第２の高周波半導体集積回路と、
前記第１の高周波半導体集積回路を前記第２の高周波半導体集積回路に接続するための主ワイヤとを備え、
前記第１の高周波半導体集積回路は、能動素子を有する主回路のみを含み、
前記第２の高周波半導体集積回路は、受動素子を有する回路ブロックのみを含む、高周波半導体集積回路。 - 前記第１の高周波半導体集積回路は、
能動素子と主パッドとを有する主回路を含み、
前記第２の高周波半導体集積回路は、
各々が受動素子を有する複数の回路ブロックと、
前記複数の回路ブロックに対応して設けられた複数の接続用パッドとを含み、
前記主ワイヤは、前記主パッドを前記複数の接続用パッドのいずれかに接続する、請求項６に記載の高周波半導体集積回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001172363A JP5036105B2 (ja) | 2001-06-07 | 2001-06-07 | 高周波半導体集積回路 |
| US09/972,955 US6888428B2 (en) | 2001-06-07 | 2001-10-10 | High frequency semiconductor integrated circuit capable of switching between characteristics |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001172363A JP5036105B2 (ja) | 2001-06-07 | 2001-06-07 | 高周波半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002368158A JP2002368158A (ja) | 2002-12-20 |
| JP5036105B2 true JP5036105B2 (ja) | 2012-09-26 |
Family
ID=19013995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001172363A Expired - Fee Related JP5036105B2 (ja) | 2001-06-07 | 2001-06-07 | 高周波半導体集積回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6888428B2 (ja) |
| JP (1) | JP5036105B2 (ja) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55102292A (en) * | 1979-01-29 | 1980-08-05 | Nippon Electric Co | High frequency high output transistor amplifier |
| US4479100A (en) * | 1982-05-27 | 1984-10-23 | Raytheon Company | Impedance matching network comprising selectable capacitance pads and selectable inductance strips or pads |
| JPS6437859A (en) | 1987-08-03 | 1989-02-08 | Nec Corp | Semiconductor integrated circuit |
| JPH05226574A (ja) * | 1992-02-18 | 1993-09-03 | Mitsubishi Materials Corp | 混成集積回路モジュール及びその構成方法 |
| US5880657A (en) * | 1997-05-29 | 1999-03-09 | Lucent Technologies, Inc. | Printed wiring board modified gull wing signal lead connection |
| JP3123484B2 (ja) * | 1997-10-29 | 2001-01-09 | 日本電気株式会社 | マイクロ波増幅器 |
| JP3590523B2 (ja) * | 1998-03-06 | 2004-11-17 | 三菱電機株式会社 | マイクロ波増幅器 |
| JP2001284992A (ja) * | 2000-03-28 | 2001-10-12 | Toshiba Corp | 高周波増幅器及び高周波半導体装置 |
-
2001
- 2001-06-07 JP JP2001172363A patent/JP5036105B2/ja not_active Expired - Fee Related
- 2001-10-10 US US09/972,955 patent/US6888428B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20020186089A1 (en) | 2002-12-12 |
| US6888428B2 (en) | 2005-05-03 |
| JP2002368158A (ja) | 2002-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10673387B2 (en) | Amplifiers with in-package radial stub harmonic traps | |
| US7800448B2 (en) | Doherty amplifier | |
| CA2175087C (en) | Coplanar waveguide mounted flip chip | |
| TWI822757B (zh) | 混合功率放大器電路或系統及其操作方法 | |
| EP0834985A1 (en) | Power amplifier and chip carrier | |
| KR20050046731A (ko) | 고전력 도허티 증폭기 회로 및 고전력 도허티 증폭기 회로패키지 | |
| JP2005318093A (ja) | 高周波スイッチ回路 | |
| JP2005516515A (ja) | 半導体増幅器素子用の出力回路 | |
| WO2009060264A1 (en) | Integrated circuit having harmonic termination circuitry | |
| JP3350457B2 (ja) | マイクロ波可変減衰回路 | |
| EP4113831A1 (en) | Multiple-stage doherty power amplifiers implemented with multiple semiconductor technologies | |
| WO1998015064A1 (en) | Slotline-mounted flip chip | |
| JPH0870207A (ja) | インピーダンス整合回路 | |
| JP3798855B2 (ja) | 信号切換えスイッチ | |
| US6710426B2 (en) | Semiconductor device and transceiver apparatus | |
| JP5036105B2 (ja) | 高周波半導体集積回路 | |
| JP2001501418A (ja) | スロットライン取り付け式フリップ・チップ | |
| JP2567976B2 (ja) | 高周波低雑音半導体装置 | |
| JP3147019B2 (ja) | 高周波回路 | |
| WO2019008751A1 (ja) | 電力増幅器 | |
| JPH0650809B2 (ja) | モノリシツクマイクロ波集積回路用バイアス回路 | |
| KR20010037874A (ko) | 코드 분할 다중 접속 시스템의 쌍대역 동시 정합을 위한 증폭기 및 그의 부하 접지 방법 | |
| JP2005210473A (ja) | 高周波増幅回路 | |
| JPH0936384A (ja) | 集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080520 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110531 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110707 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120306 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120419 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120626 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120703 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |