JP5026660B2 - 直接メモリアクセス(dma)転送バッファプロセッサ - Google Patents
直接メモリアクセス(dma)転送バッファプロセッサ Download PDFInfo
- Publication number
- JP5026660B2 JP5026660B2 JP2003551647A JP2003551647A JP5026660B2 JP 5026660 B2 JP5026660 B2 JP 5026660B2 JP 2003551647 A JP2003551647 A JP 2003551647A JP 2003551647 A JP2003551647 A JP 2003551647A JP 5026660 B2 JP5026660 B2 JP 5026660B2
- Authority
- JP
- Japan
- Prior art keywords
- descriptor
- dxb
- memory access
- host
- direct memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Multi Processors (AREA)
- Information Transfer Systems (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
本発明においてはDMA(直接メモリアクセス)交換ブロック(DXB)プロセッサは、例えば周辺コンポーネント相互接続拡張(PCI−X)バスのようなバスによって、ローカルメモリからホストメモリへデータを書込むための受信プロセッサと、バスによってホストメモリから検索されるデータをローカルメモリへ書込むための送信プロセッサとを含んでいる。各プロセッサは高い優先順位の待ち行列と通常の優先順位の待ち行列を含んでいる。制御プログラムはDXBを発生し、これらはそれぞれ制御プログラムにより割当てられるタグと、直接メモリアクセス動作に対応するメモリ記述子を含んでいる。このメモリ記述子はホストメモリ記述子(アドレス/長さ)および1以上のローカルメモリ記述子を含んでいる。制御プログラムはDXBをキャッシュラインスピル動作の待ち行列の1つに書込む。転送プロセッサは2つのチャンネルレジスタを含み、プロセッサが2つのPCI/Xデータ転送を同時に行うことを可能にしている。
タグ=0であり、バンクカウント<開始しきい値であるならば、PCI DMA動作は開始しない。
タグカウント=0であり、ワードカウント<開始しきい値であるならば、PCI DMA動作を開始しない。
タグカウント>0であるならば、PCI DMA動作を開始する。
タグカウント=0であり、ワードカウント>開始しきい値であるならば、PCI DMA動作を開始し、タグカウント=0であり、ワードカウント<停止しきい値であるならば、PCI DMA動作を停止し、また、タグカウント=1であるならば、PCI DMA動作を継続する。
Claims (22)
- ホストメモリを有するホストと、そのホストメモリにアクセスするためにバスによりホストに接続されている入力/出力装置との間でデータを転送するために直接メモリアクセスを行う方法において、
入力/出力装置とホストとの間の単一の直接メモリアクセス動作のために、記述子を前記入力/出力装置において発生し、
前記記述子を入力/出力装置内の待ち行列に書込み、
前記記述子の優先順位に基づいて待ち行列から前記記述子をフェッチし、
ホスト中のホストメモリと入力/出力装置中のローカルメモリとの間でデータを転送する直接メモリアクセス動作を実行するステップを含んでおり、
前記入力/出力装置において発生する記述子はメモリ記述子と前記直接メモリアクセス動作を識別するタグとを含んでおり、
臨界的な直接メモリアクセス動作に対しては、記述子は通常の優先順位より高い優先順位が与えられる、ことを特徴とする直接メモリアクセスを行う方法。 - さらに、直接メモリアクセス動作の実行に応答して、直接メモリアクセス動作に対する状態情報と共にタグを記憶するステップを含んでいる請求項1記載の方法。
- 前記状態情報は直接メモリアクセス動作が適切に完了したことを示す請求項2記載の方法。
- 前記状態情報はエラー情報を含んでいる請求項2記載の方法。
- 前記記述子はキャッシュラインに対応するサイズを有している請求項1記載の方法。
- 前記記述子の書込みはキャッシュラインスピル動作を含んでいる請求項5記載の方法。
- 前記入力/出力装置内の待ち行列は複数の待ち行列を含み、前記優先順位はそれら複数の待ち行列の各待ち行列の有する優先順位である請求項1記載の方法。
- 待ち行列は先入れ先出し(FIFO)バッファに記憶され、前記優先順位はバッファ中に記憶される記述子の位置に基づいている請求項1記載の方法。
- メモリ記述子はメモリのブロックのアドレスと長さ情報とを含んでいる請求項1記載の方法。
- メモリ記述子は直接メモリアクセス動作でアクセスされるホストメモリ位置に対するホストメモリアドレスを含んでいる請求項1記載の方法。
- メモリ記述子は直接メモリアクセス動作でアクセスされるローカルメモリ位置の対応する数の複数のローカルメモリアドレスを含んでいる請求項1記載の方法。
- 前記複数のローカルメモリ位置は互いに隣接しないメモリ位置として配置されている請求項11記載の方法。
- さらに、直接メモリアクセス動作でメモリに書込まれるデータと共にタグおよびアドレスおよび長さ情報をバッファに記憶するステップを含んでいる請求項9記載の方法。
- 直接メモリアクセス動作はPCI/X(周辺コンポーネントインターフェース拡張)バスで行われる請求項1記載の方法。
- 直接メモリアクセス動作はバスを介して行われ、さらに、
直接メモリアクセス動作でバスから受信されたリトルエンディアンフォーマットのデータをビッグエンディアンフォーマットに変換し、
そのビッグエンディアンフォーマットのデータをでローカルメモリに記憶するステップを含んでいる請求項1記載の方法。 - マシン実効可能な命令を含んでいるマシン読取り可能な媒体を具備する物品において、
前記命令は、
メモリ記述子と前記直接メモリアクセス動作を識別するタグとを含んでいる記述子を、入力/出力装置とホストとの間の単一の直接メモリアクセス動作のためにバス介してホストに接続されている入力/出力装置内で発生させ、
前記記述子を入力/出力装置内で待ち行列に書込み、
記述子の優先順位に基づいて待ち行列から前記記述子をフェッチし、
直接メモリアクセス動作を実行してホスト中のホステメモリと入力/出力装置内のローカルメモリとの間でデータを転送させるようにマシンに動作を行わせ、
臨界的な直接メモリアクセス動作に対しては通常の優先順位より高い優先順位が記述子に与えられている物品。 - さらに、直接メモリアクセス動作の実行に応答して、直接メモリアクセス動作のためにマシンに状態情報と共にタグを記憶させるように動作する命令を含んでいる請求項16記載の物品。
- 前記状態情報は直接メモリアクセス動作が適切に完了したことを示す請求項17記載の物品。
- 前記状態情報はエラー情報を含んでいる請求項17記載の物品。
- 記述子はキャッシュラインに対応するサイズを有している請求項16記載の物品。
- マシンに記述子を書込ませるように動作する命令は、マシンにキャッシュラインスピル動作を実行させるように動作させる命令を含んでいる請求項20記載の物品。
- 待ち行列は複数の待ち行列の1つであり、前記優先順位は前記複数の待ち行列の他の待ち行列に関する前記待ち行列の優先順位を含んでいる請求項16記載の物品。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US33918701P | 2001-12-10 | 2001-12-10 | |
US60/339,187 | 2001-12-10 | ||
US10/179,816 US7159048B2 (en) | 2001-12-10 | 2002-06-24 | Direct memory access (DMA) transfer buffer processor |
US10/179,816 | 2002-06-24 | ||
PCT/US2002/039551 WO2003050655A2 (en) | 2001-12-10 | 2002-12-10 | Direct memory access (dma) transfer buffer processor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005513594A JP2005513594A (ja) | 2005-05-12 |
JP5026660B2 true JP5026660B2 (ja) | 2012-09-12 |
Family
ID=26875713
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003551647A Expired - Fee Related JP5026660B2 (ja) | 2001-12-10 | 2002-12-10 | 直接メモリアクセス(dma)転送バッファプロセッサ |
Country Status (6)
Country | Link |
---|---|
US (1) | US7159048B2 (ja) |
EP (1) | EP1466254A4 (ja) |
JP (1) | JP5026660B2 (ja) |
KR (1) | KR100979825B1 (ja) |
CA (1) | CA2467707A1 (ja) |
WO (1) | WO2003050655A2 (ja) |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10300030A1 (de) * | 2003-01-03 | 2004-07-22 | Micronas Gmbh | DMA-Modul und Betriebsverfahren hierfür |
US7093037B2 (en) * | 2003-09-22 | 2006-08-15 | Emulex Design & Manufacturing Corporation | Generalized queue and specialized register configuration for coordinating communications between tightly coupled processors |
JP4536361B2 (ja) * | 2003-11-28 | 2010-09-01 | 株式会社日立製作所 | データ転送装置、記憶デバイス制御装置、記憶デバイス制御装置の制御方法 |
US7334091B1 (en) * | 2004-01-05 | 2008-02-19 | Marvell Semiconductor Israel Ltd. | Queue memory management |
US7493427B2 (en) * | 2004-07-14 | 2009-02-17 | International Business Machines Corporation | Apparatus and method for supporting received data processing in an offload of network protocol processing |
US7533176B2 (en) * | 2004-07-14 | 2009-05-12 | International Business Machines Corporation | Method for supporting connection establishment in an offload of network protocol processing |
US7930422B2 (en) * | 2004-07-14 | 2011-04-19 | International Business Machines Corporation | Apparatus and method for supporting memory management in an offload of network protocol processing |
JP4576323B2 (ja) | 2004-12-10 | 2010-11-04 | 富士通株式会社 | データ転送装置およびデータ転送方法 |
KR100621631B1 (ko) | 2005-01-11 | 2006-09-13 | 삼성전자주식회사 | 반도체 디스크 제어 장치 |
JP4563829B2 (ja) | 2005-01-27 | 2010-10-13 | 富士通株式会社 | ダイレクトメモリアクセス制御方法、ダイレクトメモリアクセス制御装置、情報処理システム、プログラム |
US7546392B2 (en) * | 2005-05-13 | 2009-06-09 | Texas Instruments Incorporated | Data transfer with single channel controller controlling plural transfer controllers |
US7546391B2 (en) * | 2005-05-13 | 2009-06-09 | Texas Instruments Incorporated | Direct memory access channel controller with quick channels, event queue and active channel memory protection |
US7664889B2 (en) * | 2005-09-29 | 2010-02-16 | Intel Corporation | DMA descriptor management mechanism |
US7676604B2 (en) * | 2005-11-22 | 2010-03-09 | Intel Corporation | Task context direct indexing in a protocol engine |
US8265169B2 (en) * | 2006-12-29 | 2012-09-11 | Intel Corporation | Video block memory read request translation and tagging |
KR100841796B1 (ko) * | 2007-10-25 | 2008-06-27 | 김해영 | 도로구조물의 신축이음부 시공방법 |
CN101482853B (zh) * | 2008-01-10 | 2010-10-27 | 松翰科技股份有限公司 | 直接存储器访问系统及方法 |
US8200857B2 (en) * | 2009-11-30 | 2012-06-12 | Lsi Corporation | Coalescing multiple contexts into a single data transfer in a media controller architecture |
US8286004B2 (en) * | 2009-10-09 | 2012-10-09 | Lsi Corporation | Saving encryption keys in one-time programmable memory |
US8555141B2 (en) * | 2009-06-04 | 2013-10-08 | Lsi Corporation | Flash memory organization |
US8166258B2 (en) * | 2009-07-24 | 2012-04-24 | Lsi Corporation | Skip operations for solid state disks |
US8219776B2 (en) * | 2009-09-23 | 2012-07-10 | Lsi Corporation | Logical-to-physical address translation for solid state disks |
US8321639B2 (en) * | 2009-12-30 | 2012-11-27 | Lsi Corporation | Command tracking for direct access block storage devices |
US20100306451A1 (en) * | 2009-06-01 | 2010-12-02 | Joshua Johnson | Architecture for nand flash constraint enforcement |
US8245112B2 (en) * | 2009-06-04 | 2012-08-14 | Lsi Corporation | Flash memory organization |
US8984195B2 (en) * | 2011-12-02 | 2015-03-17 | Atmel Corporation | Microcontroller including alternative links between peripherals for resource sharing |
KR101993187B1 (ko) | 2012-11-26 | 2019-06-27 | 삼성전자주식회사 | 메모리 컨트롤러 및 메모리 컨트롤러의 동작 방법 |
US9558129B2 (en) * | 2014-06-10 | 2017-01-31 | Xilinx, Inc. | Circuits for and methods of enabling the access to data |
KR102330389B1 (ko) | 2014-07-24 | 2021-11-24 | 삼성전자주식회사 | 데이터 저장 장치 및 그것의 데이터 처리 방법 |
KR101667602B1 (ko) * | 2015-09-07 | 2016-10-19 | (주) 유파인스 | 태깅 및 언태깅의 제어가 가능한 선입선출 메모리 장치 및 이를 이용한 데이터 출력 방법 |
KR102367359B1 (ko) | 2017-04-17 | 2022-02-25 | 에스케이하이닉스 주식회사 | 직렬 시스템 버스 인터페이스 및 직접메모리액세스 컨트롤러를 갖는 전자 시스템 및 그 동작 방법 |
US11347667B2 (en) * | 2018-01-10 | 2022-05-31 | Qualcomm Incorporated | Bus controller and related methods |
CN111290979B (zh) * | 2020-03-23 | 2021-08-17 | 优刻得科技股份有限公司 | 数据传输方法、装置及系统 |
CN115754971B (zh) * | 2023-01-10 | 2023-09-15 | 湖南傲英创视信息科技有限公司 | 一种基于离散dma技术的雷达数据采集存储方法和系统 |
CN117076353B (zh) * | 2023-10-16 | 2024-02-02 | 苏州元脑智能科技有限公司 | 描述符的配置方法和描述符的配置装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69328320T2 (de) * | 1992-01-09 | 2000-11-30 | Cabletron Systems Inc | Vorrichtung und Verfahren zur Datenübertragung zu und von einem Wirtrechnersystem |
US5392406A (en) * | 1992-09-18 | 1995-02-21 | 3Com Corporation | DMA data path aligner and network adaptor utilizing same |
JPH06119282A (ja) * | 1992-10-05 | 1994-04-28 | Mitsubishi Electric Corp | デバイス制御装置及びその優先処理方式 |
US5881313A (en) * | 1994-11-07 | 1999-03-09 | Digital Equipment Corporation | Arbitration system based on requester class and relative priority including transmit descriptor valid bit for a shared resource having multiple requesters |
US5634099A (en) * | 1994-12-09 | 1997-05-27 | International Business Machines Corporation | Direct memory access unit for transferring data between processor memories in multiprocessing systems |
SG82563A1 (en) * | 1995-07-07 | 2001-08-21 | Sun Microsystems Inc | An apparatus and method for packetizing and segmenting mpeg packets |
US6131144A (en) * | 1997-04-01 | 2000-10-10 | Sun Microsystems, Inc. | Stack caching method with overflow/underflow control using pointers |
US6049842A (en) * | 1997-05-01 | 2000-04-11 | International Business Machines Corporation | Efficient data transfer mechanism for input/output devices |
US6212593B1 (en) * | 1998-06-01 | 2001-04-03 | Advanced Micro Devices, Inc. | Method and apparatus for generating interrupts on a buffer by buffer basis in buffer descriptor ring direct memory access system |
US6202107B1 (en) * | 1998-11-19 | 2001-03-13 | Sun Microsystems, Inc. | Host controller interface descriptor fetching unit |
US6674751B1 (en) * | 1999-06-03 | 2004-01-06 | Fujitsu Network Communications, Inc. | Serialized bus communication and control architecture |
-
2002
- 2002-06-24 US US10/179,816 patent/US7159048B2/en not_active Expired - Lifetime
- 2002-12-10 JP JP2003551647A patent/JP5026660B2/ja not_active Expired - Fee Related
- 2002-12-10 WO PCT/US2002/039551 patent/WO2003050655A2/en not_active Application Discontinuation
- 2002-12-10 CA CA002467707A patent/CA2467707A1/en not_active Abandoned
- 2002-12-10 KR KR1020047008863A patent/KR100979825B1/ko active IP Right Grant
- 2002-12-10 EP EP02795815A patent/EP1466254A4/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
US20030110325A1 (en) | 2003-06-12 |
EP1466254A2 (en) | 2004-10-13 |
US7159048B2 (en) | 2007-01-02 |
JP2005513594A (ja) | 2005-05-12 |
EP1466254A4 (en) | 2005-09-14 |
KR100979825B1 (ko) | 2010-09-02 |
WO2003050655A2 (en) | 2003-06-19 |
KR20040078110A (ko) | 2004-09-08 |
CA2467707A1 (en) | 2003-06-19 |
WO2003050655A3 (en) | 2003-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5026660B2 (ja) | 直接メモリアクセス(dma)転送バッファプロセッサ | |
US6279051B1 (en) | Host adapter having paged payload buffers for simultaneously transferring data between a computer bus and a peripheral bus | |
EP0607412B1 (en) | Network adapter with host indication optimization | |
US5740467A (en) | Apparatus and method for controlling interrupts to a host during data transfer between the host and an adapter | |
KR0161101B1 (ko) | 호스트 인터럽트 및 지시운용을 가지는 네트워크 어댑터 | |
US5471488A (en) | Clock fault detection circuit | |
US8271700B1 (en) | Logical address direct memory access with multiple concurrent physical ports and internal switching | |
US7058735B2 (en) | Method and apparatus for local and distributed data memory access (“DMA”) control | |
US7320056B2 (en) | Multi-processor system | |
KR100962769B1 (ko) | 수퍼차지 메시지 교환기 | |
US6170030B1 (en) | Method and apparatus for restreaming data that has been queued in a bus bridging device | |
JP4317365B2 (ja) | 周辺デバイスからホスト・コンピュータ・システムに割込みを転送する方法および装置 | |
WO2004088462A2 (en) | Hardware assisted firmware task scheduling and management | |
JPH07288535A (ja) | プロセッサ・チャネル及び交換機構の間に設けられたアダプタ装置 | |
US6205509B1 (en) | Method for improving interrupt response time | |
WO1999041864A1 (en) | Method and apparatus for minimizing asynchronous transmit fifo under-run and receive fifo over-run conditions | |
US7962676B2 (en) | Debugging multi-port bridge system conforming to serial advanced technology attachment (SATA) or serial attached small computer system interface (SCSI) (SAS) standards using idle/scrambled dwords | |
US6330631B1 (en) | Data alignment between buses | |
US7610415B2 (en) | System and method for processing data streams | |
WO2004088461A2 (en) | Local emulation of data ram utilizing write-through cache hardware within a cpu module | |
JP3600536B2 (ja) | 書き込みデータの破壊を制限する方法及びシステムとpciバス・システム | |
JP3873589B2 (ja) | プロセッサシステム | |
US6665750B1 (en) | Input/output device configured for minimizing I/O read operations by copying values to system memory | |
US7039747B1 (en) | Selective smart discards with prefetchable and controlled-prefetchable address space | |
JPH03127154A (ja) | 転送制御システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081216 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090316 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100106 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100114 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100406 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100803 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120621 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150629 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5026660 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |