JP5022408B2 - Element inspection method for electrical contact structure - Google Patents

Element inspection method for electrical contact structure Download PDF

Info

Publication number
JP5022408B2
JP5022408B2 JP2009145165A JP2009145165A JP5022408B2 JP 5022408 B2 JP5022408 B2 JP 5022408B2 JP 2009145165 A JP2009145165 A JP 2009145165A JP 2009145165 A JP2009145165 A JP 2009145165A JP 5022408 B2 JP5022408 B2 JP 5022408B2
Authority
JP
Japan
Prior art keywords
probe
electrode
semiconductor device
electrical contact
probe pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009145165A
Other languages
Japanese (ja)
Other versions
JP2009204625A (en
Inventor
道修 谷岡
義彦 根本
克通 伊東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Renesas Electronics Corp
Original Assignee
NEC Corp
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Renesas Electronics Corp filed Critical NEC Corp
Priority to JP2009145165A priority Critical patent/JP5022408B2/en
Publication of JP2009204625A publication Critical patent/JP2009204625A/en
Application granted granted Critical
Publication of JP5022408B2 publication Critical patent/JP5022408B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、半導体装置であるLSI(Large Scale Integration)又は裸のLSI(ベアチップ)の電極(パッド若しくはバンプ)に接触する電気接点構造に関し、特に電極材料が酸化膜を有しかつ電極ピッチが狭いLSIやベアチップの検査に適する検査プローブの電気接点構造及びその形成方法と素子検査方法に関する。   The present invention relates to an electrical contact structure that contacts an electrode (pad or bump) of an LSI (Large Scale Integration) or a bare LSI (bare chip) that is a semiconductor device, and in particular, the electrode material has an oxide film and the electrode pitch is narrow. The present invention relates to an electrical contact structure of an inspection probe suitable for LSI or bare chip inspection, a method for forming the same, and an element inspection method.

従来、検査対象である半導体装置の外部端子電極に検査基板のプローブを接触させて、半導体装置と検査基板間との電気的接触を得ることにより半導体装置の検査を実施している。プローブは、フレキシブル基板に支持された金属リード、リジット基板に支持された金属リード、シリコンウィスカにめっきを施したピン、金属ピンなどが用いられている。金属リード(TAB)付きのメンブレンシート方式と、リジット基板に支持された金属リード方式と、シリコンウィスカを用いた方式とが、提案されている。これらについて説明する。   Conventionally, a semiconductor device is inspected by bringing a probe of an inspection substrate into contact with an external terminal electrode of a semiconductor device to be inspected to obtain electrical contact between the semiconductor device and the inspection substrate. As the probe, a metal lead supported on a flexible substrate, a metal lead supported on a rigid substrate, a pin obtained by plating a silicon whisker, a metal pin, or the like is used. A membrane sheet system with a metal lead (TAB), a metal lead system supported on a rigid substrate, and a system using silicon whiskers have been proposed. These will be described.

(1)金属リード(TAB)付きのメンブレンシート方式
特許文献1〜4に記載されている。これらは、半導体装置の外部電極に対向した位置に金属リードを有するフレキシブル基板を用いた方式のプローブ構造である。代表例として、図17に特許文献1のプローブカードの構造図を示す。フレキシブルなフィルム30の片面に所望の検査回路パターン、プローブピン1が形成されており、このプローブピン1が半導体装置10の外部電極と接触を行う構造である。
(1) Membrane sheet system with metal lead (TAB) Patent Documents 1-4 describe. These are probe structures using a flexible substrate having a metal lead at a position facing an external electrode of a semiconductor device. As a representative example, FIG. 17 shows a structure diagram of a probe card of Patent Document 1. A desired inspection circuit pattern and probe pins 1 are formed on one side of the flexible film 30, and the probe pins 1 are in contact with the external electrodes of the semiconductor device 10.

フレキシブル基板7が薄いから、単体では所望の接触力を得ることができないので、フレキシブル基板7の両面を支持するクランパ32及び支持体36を備えている。これにより、プローブピン1として所望の接触を得る構造を採っている。   Since the flexible substrate 7 is thin, a desired contact force cannot be obtained by itself, so the clamper 32 and the support 36 that support both surfaces of the flexible substrate 7 are provided. Thereby, the structure which obtains a desired contact as the probe pin 1 is taken.

(2)リジット基板に支持された金属リード方式
特許文献5〜7に記載されている。これらは、半導体装置の外部電極に対向した位置に金属リードを有するリジット基板を用いた方式のプローブ構造である。代表例として、図18、19に特許文献6,7のプローブユニット及びその製造方法の構造図を示す。図18がプローブユニットの全体構造を示している。リジット基板(特許文献8の第4欄第40〜44行に基板材料としてガラス基板、合成樹脂板、セラミックス板、絶縁材料を積層したシリコン、金属板などが記載されている。)片面に所望のリード3と円弧状のプローブピン1又は円弧状の頂上部に突起39が形成されており、このプローブピン1が半導体装置の外部電極と接触を行う構造である。
(2) Metal lead system supported on rigid substrate. These are probe structures using a rigid substrate having a metal lead at a position facing an external electrode of a semiconductor device. As a representative example, FIGS. 18 and 19 show structural diagrams of the probe unit and the manufacturing method thereof in Patent Documents 6 and 7, respectively. FIG. 18 shows the overall structure of the probe unit. Rigid substrate (Glass substrate, synthetic resin plate, ceramic plate, silicon laminated with insulating material, metal plate, etc. are described as substrate materials in column 4, lines 40 to 44 of Patent Document 8) Desired on one side A protrusion 39 is formed on the lead 3 and the arc-shaped probe pin 1 or the arc-shaped top, and the probe pin 1 is in contact with the external electrode of the semiconductor device.

プローブピン自身が弾性を有しており、所定の弾性変形領域内の押し込み量、荷重でもって半導体装置の電極と接触を得る構造を採っている。   The probe pin itself has elasticity, and adopts a structure in which contact is made with the electrode of the semiconductor device by a push amount and a load within a predetermined elastic deformation region.

図19は、半導体電極との接触部になるプローブピン先端の形状を示している。先端部分に尖塔状又はナイフエッジ状の突起部41,43,45と突起部を支持する突起支持部40,42,44から構成されている。   FIG. 19 shows the shape of the tip of the probe pin that becomes a contact portion with the semiconductor electrode. The tip portion is composed of a spire-shaped or knife-edge-shaped protrusion 41, 43, 45 and a protrusion support 40, 42, 44 that supports the protrusion.

(3)シリコンウィスカを用いた方式
特許文献9〜11に記載されている。代表例として、図25に特許文献9のプローブピン及びそれを有するコンタクターの構造図を示す。これらは、シリコンの針状単結晶53を成長させたものにNi下地膜54、Au膜55、先端にPd膜56を形成した構造のプローブピン1を用いた方式のプローブ構造である。シリコン基板52上にAuの種を配置し、VLS成長させることによりシリコンの針状単結晶53が形成できる。この表面に導電膜を設けた半導体計測用プローブであり、先端部のみを接点材料により被覆したプローブピン構造である。
(3) System using silicon whisker It is described in Patent Documents 9-11. As a typical example, FIG. 25 shows a structural diagram of a probe pin of Patent Document 9 and a contactor having the probe pin. These are probe structures using a probe pin 1 having a structure in which a Ni base film 54, an Au film 55, and a Pd film 56 are formed on the tip of a silicon needle-like single crystal 53 grown. A needle-like single crystal 53 of silicon can be formed by arranging Au seeds on the silicon substrate 52 and performing VLS growth. The probe for semiconductor measurement is provided with a conductive film on the surface, and has a probe pin structure in which only the tip is covered with a contact material.

(4)金属ピンを用いた方式
特許文献12のプローブ装置は、図26に示される。タングステン等の金属ピンを極細線に加工したワイヤープローブ針57と水晶プローブ針60を併用するプローブ構造であり、狭ピッチ化と低コスト化を兼ね備えた構造である。プリント基板34に例えば、半導体装置10の電極ピッチが広い(300〜400μmピッチ)部分にタングステンよりなるワイヤープローブ針57を設けると共に前記半導体装置10の電極ピッチが狭い(45〜65μmピッチ)部分は水晶プローブ針60を用いる。水晶プローブ針60は水晶板58の先端部をエッチングしてその表面に金めっき処理することにより電極パターンを形成して構成される。水晶プローブ針60を用いているため40μmピッチレベルの微細ピッチ対応が可能であり、かつ電極ピッチによりプローブを使い分けることにより、全面水晶プローブを使用した場合と比較して低コスト化を図ることができる。
(4) Method Using Metal Pin The probe device of Patent Document 12 is shown in FIG. This is a probe structure in which a wire probe needle 57 and a crystal probe needle 60 in which a metal pin such as tungsten is processed into an ultrathin wire are used in combination, and has a structure having both a narrow pitch and a low cost. For example, a wire probe needle 57 made of tungsten is provided on a portion of the printed circuit board 34 where the electrode pitch of the semiconductor device 10 is wide (300 to 400 μm pitch), and a portion where the electrode pitch of the semiconductor device 10 is narrow (45 to 65 μm pitch) is quartz. A probe needle 60 is used. The crystal probe needle 60 is configured by forming an electrode pattern by etching the tip of the crystal plate 58 and performing gold plating on the surface thereof. Since the quartz probe needle 60 is used, it is possible to cope with a fine pitch of 40 μm pitch level, and by using different probes according to the electrode pitch, the cost can be reduced as compared with the case of using a full-face quartz probe. .

特開平6−334006号公報JP-A-6-334006 特開平6−334005号公報JP-A-6-334005 特開平6−331655号公報JP-A-6-331655 特開平6−324081号公報JP-A-6-324081 特開2002−286755号公報JP 2002-286755 A 特開2002−286758号公報JP 2002-286758 A 特開2003−185674号公報JP 2003-185664 A 特開2003−121466号公報JP 2003-121466 A 特開平10−038918号公報Japanese Patent Laid-Open No. 10-038918 特開2002−257859号公報Japanese Patent Laid-Open No. 2002-257859 特開平5−198636号公報JP-A-5-198636 特開平6−140482号公報JP-A-6-140482 特開2003−207521号公報JP 2003-207521 A 特開2003−322664号公報JP 2003-322664 A

特許文献1のプローブカードは、基材としてフィルム状のフレキシブル材料を用いた構成であるため、(1)フィルム基板製造プロセスの熱履歴により、40μmピッチ以下の微細ピッチの場合、金属リードピッチ方向の位置精度を所望の値(±1.0μm以下)に制御することが困難であること。(2)ウエハ状態で80〜100℃の高温検査を行う場合、半導体装置材料のシリコンの熱膨張係数(2〜3ppm)に比較してフィルム材料の熱膨張係数(数十ppm)が大きいため、金属リードと半導体装置の電極間で位置ずれが生じる。さらに、重要な課題としてプローブピンは弾性を有する金属材料である単一の材料で形成されており、半導体電極がアルミニウムや銅といった酸化膜を有する材料の場合に、(3)良好な接触特性を得ることが困難である。という問題点がある。   Since the probe card of Patent Document 1 has a configuration using a film-like flexible material as a base material, (1) due to the thermal history of the film substrate manufacturing process, in the case of a fine pitch of 40 μm pitch or less, the metal lead pitch direction It is difficult to control the position accuracy to a desired value (± 1.0 μm or less). (2) When performing a high temperature inspection at 80 to 100 ° C. in a wafer state, the thermal expansion coefficient (several tens of ppm) of the film material is larger than the thermal expansion coefficient (2 to 3 ppm) of silicon of the semiconductor device material. Misalignment occurs between the metal lead and the electrode of the semiconductor device. Furthermore, as an important issue, the probe pin is formed of a single material that is a metal material having elasticity, and (3) good contact characteristics when the semiconductor electrode is a material having an oxide film such as aluminum or copper. It is difficult to obtain. There is a problem.

特許文献6のプローブユニット及びその製造方法は、基板材料としてガラス、合成樹脂板、セラミックス板、絶縁材料を積層したシリコン、金属板などを使用するため、合成樹脂板を除く材料は、比較的熱膨張係数がシリコンに近いため、製造時の熱履歴による精度劣化や高温テスト時の位置ずれの発生は、非常に小さく問題になるレベルではなく、特許文献1記載の(1)と(2)の問題点を解決している。   Since the probe unit and the manufacturing method thereof in Patent Document 6 use glass, a synthetic resin plate, a ceramic plate, silicon laminated with an insulating material, a metal plate, or the like as a substrate material, the material excluding the synthetic resin plate is relatively hot. Since the expansion coefficient is close to that of silicon, accuracy degradation due to thermal history during manufacturing and occurrence of misalignment during high temperature testing are not very small and problematic, and are described in (1) and (2) described in Patent Document 1. The problem is solved.

また、特許文献6記載の円弧状頂上部に形成する突起や、特許文献7記載の尖塔状又はナイフエッジ状の突起部も、半導体電極が酸化膜を有する材料の場合にあっても、この酸化膜を突き破る効果を有している。   Further, the protrusion formed on the arcuate top described in Patent Document 6 and the spire-shaped or knife-edge-shaped protrusion described in Patent Document 7 are not oxidized even when the semiconductor electrode is made of a material having an oxide film. Has the effect of breaking through the membrane.

しかしながら、酸化膜を突き破るためには、尖塔状又はナイフエッジ状の突起部は、一定レベル以下の曲率半径を有している必要がある。特に半導体電極のピッチが、40μm以下の超微小ピッチになった場合、プローブピン自身がサイズ縮小されるため、プローブピンが塑性変形しないオーバードライブ量(電極に対するプローブの押し込み量:以下OD量と略す)が小さくなるため、接触部分に加えることのできる力が非常に微小になる。よって、(1)従来以上に微小曲率半径の制御すなわち製造技術が必要とされ、これを満足するプローブピンを製造する場合、大幅に製造コストが上昇する。さらに、(2)尖塔状又はナイフエッジ状の突起部を形成するためには、ナイフエッジ部分の端から一定のエリアが必要になり、最終形状として尖塔状又はナイフエッジ状の突起部を形成するエリアは、他の部分より、材料厚さが薄くなる。この薄厚部分に接触時点の応力が集中し、薄厚部分の根元で塑性変形が発生するという問題点を有していた。これらの問題点について具体例を挙げて説明する。図20に20μmピッチのプローブピン先端のSEM写真を示す。また、このプローブピンを用いた場合の接触特性計測結果を図21に示す。OD量50μm以上で全ピン導通を得ることができるが、高抵抗箇所が存在していることがわかる。高抵抗箇所が発生した部分は、プローブピン先端が図22に示すように丸みを帯びた形状49を有している。従って、半導体電極表面で滑りが発生し、電極表面とプローブ間の接触部分に酸化膜が介在する状態となり、高抵抗が発生したことが十分推察できる。これを解決するためにはナイフエッジ状の突起部を低抵抗箇所48と同レベルの先端半径0.36μm以下に制御する必要がある。図23に本プローブの先端部分近傍の観察写真と断面寸法を、図24に本プローブを使用した場合の接触状態の写真を示す。図23から明らかにわかるようにナイフエッジ状の部分と母材部分の間に薄厚部が存在し、この薄厚部の根元から変形が発生していることがわかる。最終的には、数回の接触によりこの部分から塑性変形が発生し、プローブピンの機能を損なうという問題が発生していた。本問題点もナイフエッジ状部を形成する前の工程を改善することにより、薄厚部の距離を短くすることはできるが、0にすることは製造上不可能である。また、薄厚部の距離を最短化した場合
、製造コストの大幅な上昇を招くことが避けられない。
However, in order to break through the oxide film, the spire-shaped or knife-edge-shaped protrusion needs to have a curvature radius of a certain level or less. In particular, when the pitch of the semiconductor electrode is an ultra-fine pitch of 40 μm or less, the probe pin itself is reduced in size, so the probe pin does not plastically deform (the amount by which the probe is pushed into the electrode: hereinafter referred to as the OD amount) The force that can be applied to the contact portion becomes very small. Therefore, (1) a control of a small curvature radius, that is, a manufacturing technique is required more than in the past, and when manufacturing a probe pin that satisfies this, the manufacturing cost increases significantly. Furthermore, (2) in order to form a spire-shaped or knife-edge-shaped protrusion, a certain area is required from the end of the knife-edge portion, and a spire-shaped or knife-edge-shaped protrusion is formed as the final shape. The area has a thinner material thickness than the other parts. There is a problem that stress at the time of contact is concentrated in the thin portion, and plastic deformation occurs at the base of the thin portion. These problems will be described with specific examples. FIG. 20 shows an SEM photograph of the tip of the probe pin with a pitch of 20 μm. Further, FIG. 21 shows the contact characteristic measurement results when this probe pin is used. Although all pin continuity can be obtained with an OD amount of 50 μm or more, it can be seen that there are high resistance portions. The portion where the high resistance portion is generated has a rounded shape 49 as shown in FIG. Accordingly, it can be presumed that high resistance is generated because slipping occurs on the surface of the semiconductor electrode, and an oxide film is interposed at the contact portion between the electrode surface and the probe. In order to solve this, it is necessary to control the knife-edge-like protrusion to a tip radius of 0.36 μm or less, which is the same level as the low resistance portion 48. FIG. 23 shows an observation photograph and a cross-sectional dimension in the vicinity of the tip of the probe, and FIG. 24 shows a photograph of a contact state when the probe is used. As can be clearly seen from FIG. 23, it can be seen that there is a thin portion between the knife-edge portion and the base material portion, and deformation has occurred from the base of the thin portion. Eventually, plastic deformation occurred from this portion due to several times of contact, resulting in a problem that the function of the probe pin was impaired. Although this problem can also reduce the distance of a thin part by improving the process before forming a knife edge-like part, it is impossible to make it zero. In addition, when the distance between the thin portions is minimized, it is inevitable that the manufacturing cost is significantly increased.

本実例により、特許文献6、特許文献7記載の前記2つの問題点を容易にかつ明確に理解することができる。   According to this example, the two problems described in Patent Document 6 and Patent Document 7 can be easily and clearly understood.

特許文献9は、半導体装置の外部電極との接触をシリコンの針状単結晶にめっきを施したピンで行う構造であるため、40μmピッチ以下に適合する径、例えば20μmピッチであればピン直径10μm程度のピンを形成した場合、ピン成長させる前のSiメサへ金バンプを搭載する技術が飛躍的に困難になること、金属膜を付与したときの応力やピン形成後の先端トリミング工程によるダメージ発生により、(1)半導体装置の電極ピッチに対応した位置精度の確保が困難である。(2)ピン直径が、極細線になっているため、オーバードライブをかけた時にピン強度の不足により、ピンの破壊が発生する。また、導通を得るためにSiピンの全面に金属膜を形成し、さらに先端に金属膜を形成するため(3)コスト高になるという問題点が有る。   Since Patent Document 9 has a structure in which contact with an external electrode of a semiconductor device is performed by a pin obtained by plating a silicon needle-like single crystal, a diameter suitable for a pitch of 40 μm or less, for example, a pin diameter of 10 μm if the pitch is 20 μm. If a pin of a certain size is formed, the technology to mount gold bumps on the Si mesa before the pin growth becomes extremely difficult, the stress when applying the metal film and the damage caused by the tip trimming process after pin formation Therefore, (1) it is difficult to ensure position accuracy corresponding to the electrode pitch of the semiconductor device. (2) Since the pin diameter is a very thin wire, the pin breaks due to insufficient pin strength when overdrive is applied. In addition, a metal film is formed on the entire surface of the Si pin to obtain conduction, and a metal film is further formed on the tip, and (3) there is a problem that the cost is increased.

特許文献12は、半導体装置の外部電極との接触を電極ピッチの大小に応じてタングステンのワイヤープローブピンと水晶プローブを併用する構造であり、電極ピッチの小さい部分、例えば、40μmピッチ以下の場合、ワイヤープローブピン径は、20μm以下にする必要があるため、(1)製造が非常に困難である。仮に製造できたとしても精度良くピンを配列することが困難である。さらに、ピンの耐久性が不足するという問題点がある。水晶プローブも特許文献9のシリコンピンと同様に金属膜を付与した時の応力により(2)半導体装置の電極ピッチに対応した位置精度の確保が困難である。(3)ピン直径が、極細線になっているため、オーバードライブをかけた時にピン強度の不足により、ピンの破壊が発生する。さらに、水晶プローブを全面に使用した場合、(4)コスト高になるという問題点がある。さらに、特許文献9と共通する問題点として、ピン破壊が発生しないオーバードライブで使用した場合でも(5)実用レベルの耐久性を確保することができないという問題点がある。   Patent Document 12 is a structure in which a tungsten wire probe pin and a quartz probe are used in combination with an external electrode of a semiconductor device in accordance with the size of the electrode pitch. When the electrode pitch is small, for example, 40 μm pitch or less, the wire Since the probe pin diameter needs to be 20 μm or less, (1) production is very difficult. Even if it can be manufactured, it is difficult to accurately arrange the pins. Furthermore, there is a problem that the durability of the pin is insufficient. Similarly to the silicon pin of Patent Document 9, it is difficult to ensure the positional accuracy corresponding to the electrode pitch of the semiconductor device due to the stress when the metal film is applied to the crystal probe. (3) Since the pin diameter is an extra fine wire, the pin breaks due to insufficient pin strength when overdrive is applied. Further, when the crystal probe is used on the entire surface, (4) there is a problem that the cost is increased. Further, as a problem common to Patent Document 9, there is a problem that (5) durability at a practical level cannot be ensured even when used in an overdrive in which pin destruction does not occur.

そこで、本発明の目的は、狭ピッチかつ酸化皮膜を形成する材料の外部端子を備える半導体装置の検査に適する実用性のある検査プローブの電気接点構造とその形成方法及び検査方法を提供することである。   Therefore, an object of the present invention is to provide an electrical contact structure of a practical inspection probe suitable for inspection of a semiconductor device having an external terminal of a material that forms a narrow pitch and an oxide film, a method for forming the inspection contact method, and an inspection method. is there.

本発明は、前記課題を解決するため、次の手段を採用する。   The present invention employs the following means in order to solve the above problems.

プローブピン1と半導体装置10の電極11との接触を得る場合において、前記プローブピンが前記半導体装置の電極に接触し、所望の押し込みを与えた段階で、プローブピン又は半導体装置のいずれかに振動エネルギーを印加することにより、前記半導体装置の電極上酸化膜を除去し、前記プローブピンと前記半導体装置の電極間の電気接触を得る電気接点構造の素子検査方法。   When obtaining contact between the probe pin 1 and the electrode 11 of the semiconductor device 10, the probe pin contacts the electrode of the semiconductor device and vibrates either the probe pin or the semiconductor device when a desired push is applied. An element inspection method having an electrical contact structure in which an oxide film on an electrode of the semiconductor device is removed by applying energy to obtain electrical contact between the probe pin and the electrode of the semiconductor device.

明細書の記載から明らかなように、本発明は、次の効果を奏する。   As is apparent from the description of the specification, the present invention has the following effects.

1.本発明の電気接点構造によれば、プローブピンと半導体装置電極の良好な接触特性が得られる。   1. According to the electrical contact structure of the present invention, good contact characteristics between the probe pin and the semiconductor device electrode can be obtained.

2.プローブピンの耐久性が向上する。   2. The durability of the probe pin is improved.

3.電気接点構造及びその形成方法と素子検査方法は、構成が簡素であり、また、操作が容易である。   3. The electrical contact structure, its formation method, and element inspection method have a simple configuration and are easy to operate.

4.電気接点構造及びその形成方法は、コストが安価である。   4). The electrical contact structure and the method for forming the electrical contact structure are inexpensive.

本発明の実施例1(電気接点構造)とこれを適用した検査プローブ構造例1である。It is Example 1 (electrical contact structure) of this invention, and the test probe structure example 1 which applied this. 本発明の実施例2のプローブ先端構造及び配線層の構成である。It is the structure of the probe tip structure and wiring layer of Example 2 of this invention. 本発明の電気接点構造(微細凹凸の形状)である。It is an electrical contact structure (shape of fine unevenness) of the present invention. 本発明の電気接点部の微細凹凸(例1)である。It is the fine unevenness | corrugation (Example 1) of the electrical contact part of this invention. 本発明の電気接点部の微細凹凸(例2)である。It is the fine unevenness | corrugation (Example 2) of the electrical contact part of this invention. 本発明を適用した検査プローブ構造例2である。It is inspection probe structure example 2 to which the present invention is applied. 本発明を適用した検査プローブ構造例3である。It is inspection probe structure example 3 to which the present invention is applied. 本発明のプロービング模式図である。It is a probing schematic diagram of the present invention. 本発明のプロービング時のスクラブ量である。This is the amount of scrub during probing according to the present invention. 本発明の電気接点形成方法その1である。It is the electrical contact formation method 1 of this invention. 本発明の電気接点形成方法その2である。It is the electrical contact formation method 2 of this invention. 本発明の電気接点形成に使用する材料である。It is a material used for electrical contact formation of this invention. 本発明を適用した第1例のプローブ製造方法と微細凹凸形成段階である。It is a probe manufacturing method of the first example to which the present invention is applied and a fine unevenness forming stage. 本発明を適用した第2例のプローブ製造方法と微細凹凸形成段階である。It is a probe manufacturing method of the second example to which the present invention is applied and a fine unevenness forming stage. 本発明の検査方法フロー図である。It is an inspection method flowchart of the present invention. 本発明の検査方法実施例である。It is an inspection method embodiment of the present invention. 従来技術の第1例である。It is a 1st example of a prior art. 従来技術の第2例の1である。It is 1 of the 2nd example of a prior art. 従来技術の第2例の2である。It is 2 of the 2nd example of a prior art. 従来技術の第2例の具体例である。It is a specific example of the 2nd example of a prior art. 従来技術の第2例の具体例の基本性能計測結果である。It is a basic performance measurement result of the specific example of the second example of the prior art. 従来技術の第2例の具体例の接触後の状態観察図である。It is a state observation figure after contact of the example of the 2nd example of conventional technology. 従来技術の第2例の具体例のプローブピン先端部外観図である。It is a probe pin front-end | tip external view of the specific example of the 2nd example of a prior art. 従来技術の第2例の具体例のプロービング状態である。It is the probing state of the specific example of the 2nd example of a prior art. 従来技術の第3例である。It is a 3rd example of a prior art. 従来技術の第4例である。It is a 4th example of a prior art. 従来技術と本発明の接触特性計測結果のグラフである。It is a graph of the contact characteristic measurement result of a prior art and this invention. 従来技術と本発明の接触特性計測結果のグラフである。It is a graph of the contact characteristic measurement result of a prior art and this invention. 本発明の硫酸過水処理時間の影響を確認したグラフである。It is the graph which confirmed the influence of the sulfuric acid perwater treatment time of this invention.

本発明の諸実施例について図面を参照して説明する。   Embodiments of the present invention will be described with reference to the drawings.

図1は、本発明の電気接点構造の第一の実施形態を示す断面図と電気接点部分となるプローブ先端に形成した微細凹凸の外観SEM写真とこれを適用した検査プローブの一例である。なお、検査プローブに関しては、特許文献13と特願2003−109843に詳細が開示されている。図1の下側に示すように本発明の実施例の電気接点構造を有するプローブ構造は、被検査物である半導体装置10の外部端子電極11に接触するプローブピン1と電極ピッチを拡張するための配線層3を有するセラミックス、ガラスセラミックス、ガラス、シリコンに絶縁材料をコーティングした材料等をベースとする基板2と前記基材を設置するバックアップ板9と検査基板8とポリイミドをベースとする柔軟性を有するFPC(Flexible Printed Circuit)7とで構成されている。   FIG. 1 is an example of a cross-sectional view showing a first embodiment of the electrical contact structure of the present invention, an external SEM photograph of fine irregularities formed at the tip of a probe to be an electrical contact portion, and an inspection probe to which this is applied. Details of the inspection probe are disclosed in Patent Document 13 and Japanese Patent Application No. 2003-109843. As shown in the lower side of FIG. 1, the probe structure having the electrical contact structure according to the embodiment of the present invention extends the probe pin 1 that contacts the external terminal electrode 11 of the semiconductor device 10 as an object to be inspected and the electrode pitch. Substrate 2 based on ceramics, glass ceramics, glass having a wiring layer 3, glass or silicon coated with an insulating material, etc., backup plate 9 on which the base material is installed, inspection substrate 8 and flexibility based on polyimide FPC (Flexible Printed Circuit) 7 having

プローブピン1及びピッチ拡張配線層3の構成は、図1の上側を用いて説明する。弾性を有する金属層(例えばニッケル、ニッケル/鉄合金、ニッケル/コバルト合金、ニッケル/マンガン合金)でプローブピン1とピッチ拡張配線層3部分を同時に電気めっきにより形成し、ピッチ拡張配線層3の上に重ねて固有抵抗値の低い金属層5(例えば、金/パラジウム合金)を電気めっき又はスパッタ法により形成する。   The configuration of the probe pin 1 and the pitch expansion wiring layer 3 will be described using the upper side of FIG. The probe pin 1 and the pitch extension wiring layer 3 are simultaneously formed by electroplating with an elastic metal layer (for example, nickel, nickel / iron alloy, nickel / cobalt alloy, nickel / manganese alloy) A metal layer 5 (for example, a gold / palladium alloy) having a low specific resistance value is formed by electroplating or sputtering method.

この後、図13、14に示す金属層形成2の工程の後に図12に示す微細金属粒子を有するラッピングシート(研磨紙)、適正な空孔率を有するセラミック基板や適正な凹凸を事前に形成したシリコン基板に、プローブピン1の先端を押し付け加圧する、又は加圧した状態で前後、左右、斜め方向に移動することにより、微細凹凸6を形成する。   Thereafter, after the step of forming the metal layer 2 shown in FIGS. 13 and 14, a wrapping sheet (abrasive paper) having fine metal particles shown in FIG. 12, a ceramic substrate having an appropriate porosity, and appropriate irregularities are formed in advance. Fine tips 6 are formed by pressing and pressing the tip of the probe pin 1 against the silicon substrate, or by moving in the front-rear, left-right, and diagonal directions in a pressurized state.

なお、この微細凹凸を形成する工程は、後述の製造方法で詳述するが、図13、図14に示すレジスト除去工程後、図14に示す定盤から取り外し後、図13、14に示す検査基板取り付け後のいずれの段階でも形成可能である。   In addition, although the process of forming this fine unevenness | corrugation is explained in full detail by the below-mentioned manufacturing method, after the resist removal process shown in FIG.13, FIG.14, after removing from the surface plate shown in FIG.14, inspection shown in FIG.13,14 It can be formed at any stage after the substrate is attached.

微細凹凸の形成領域は、例えばコンタクト対象が、20μmピッチ、電極サイズ12μmであり、検査プローブの接触角度15°、OD量70μmとした場合、プローブピン1の長手方向は、スクラブ量(電極に対するプローブの移動量:14μm)と電極サイズ(12μm)とプローブピン1の長手方向位置公差(±5μm)と半導体装置10の電極11の位置公差(±1μm)を合算した長さ、すなわち38μm以上必要になる。幅方向はプローブピン1の幅と同等であることが好ましい。   For example, when the contact object has a pitch of 20 μm and an electrode size of 12 μm, the contact angle of the inspection probe is 15 °, and the OD amount is 70 μm, the longitudinal direction of the probe pin 1 is the scrub amount (probe to the electrode). Of 14 μm), the electrode size (12 μm), the positional tolerance of the probe pin 1 in the longitudinal direction (± 5 μm), and the positional tolerance of the electrode 11 of the semiconductor device 10 (± 1 μm), ie, a length of 38 μm or more is required. Become. The width direction is preferably equal to the width of the probe pin 1.

長手方向に必要な長さについて各々説明を加える。図9に接触点とOD量70μmの半導体装置10の電極11とプローブピン1の状態を側面から観察した図を示す。図からわかるようにスクラブ量は、電極11にプローブピン1が接触してから電極上をプローブピン1が擦りながら移動する量である。電極サイズは、OD終了時(検査時点)にプローブピン1と接触する部分である。プローブピン1の長手方向位置と電極位置各々の公差は、電極11とプローブピン1の初期の位置関係を維持するために考慮する必要がある。もちろん、プローブピン1の長手方向の位置精度を考慮して、最初から電極の半分程度(6μm)プローブピン1を突出させておくことも可能である。   Each of the lengths required in the longitudinal direction will be described. FIG. 9 shows a view of the contact point and the state of the electrode 11 and the probe pin 1 of the semiconductor device 10 having an OD amount of 70 μm as viewed from the side. As can be seen from the figure, the scrub amount is an amount by which the probe pin 1 moves while rubbing on the electrode after the probe pin 1 contacts the electrode 11. The electrode size is a portion that contacts the probe pin 1 at the end of OD (inspection time). The tolerances between the longitudinal position of the probe pin 1 and the electrode position must be considered in order to maintain the initial positional relationship between the electrode 11 and the probe pin 1. Of course, considering the positional accuracy of the probe pin 1 in the longitudinal direction, the probe pin 1 can be protruded from the beginning by about half (6 μm) of the electrode.

検査プローブの接触角度は、0〜90°の範囲で可能である。   The contact angle of the inspection probe can be in the range of 0-90 °.

微細凹凸6を上記のエリアに形成した後、この部分に貴金属層4をめっき又はスパッタ法により形成する。ピッチ拡張配線層3上への低抵抗金属層5は、微細凹凸6形成前、微細凹凸6形成後のいずれの段階においても形成可能である。また、プローブピン先端の微細凹凸6部分の貴金属層4とピッチ拡張層3に形成される低抵抗金属層5は、同一材料であってもよく、異種材料であってもよい。例えば、ピッチ拡張配線層3上の低抵抗金属層5に純金(99.99%金)を形成し、微細凹凸6上に金合金を形成することも可能であり、微細凹凸6上とピッチ拡張配線層3上の両者に金合金を形成することも可能である。   After the fine irregularities 6 are formed in the above-described area, the noble metal layer 4 is formed on this portion by plating or sputtering. The low resistance metal layer 5 on the pitch extended wiring layer 3 can be formed at any stage before or after the formation of the fine irregularities 6. Further, the noble metal layer 4 and the low resistance metal layer 5 formed on the pitch expansion layer 3 at the fine irregularities 6 at the tip of the probe pin may be made of the same material or different materials. For example, it is possible to form pure gold (99.99% gold) on the low resistance metal layer 5 on the pitch extension wiring layer 3 and to form a gold alloy on the fine irregularities 6. It is also possible to form a gold alloy on both of the wiring layers 3.

当然ながら、同一材料で形成する場合は、図1に示すように貴金属層4と低抵抗金属層5を同時に形成できるため、工程を省略することができる。異種材料で構成する場合は、図2に示すように貴金属層4形成エリアと低抵抗金属層5形成エリアを分割することも可能であるし、この方が製造上容易であると考えられる。   Needless to say, when the same material is used, the noble metal layer 4 and the low resistance metal layer 5 can be formed simultaneously as shown in FIG. In the case of using a different material, it is possible to divide the noble metal layer 4 formation area and the low resistance metal layer 5 formation area as shown in FIG. 2, and this is considered easier to manufacture.

微細凹凸6上への貴金属層の厚さは、凹凸形状が引き継がれ消滅しないレベルで形成する必要があり、0.05〜3μmの間で形成することが好ましい。図4に図1に示した電気接点構造の微細凹凸寸法を測定した結果を示す。測定は、非接触の3次元レーザ測定機を用いて□の枠内エリアをX,Y方向ともに0.1μmステップで走査させて実施した。84点の抜き取りであるが、0.01〜0.67μmの微細凹凸を有していることがわかる。図5に20μmピッチ用のプローブ先端に形成した微細凹凸の測定結果を示す。0.04〜0.62μmの微細凹凸を有していることがわかる。このように、今回の測定で用いた電解めっき後にCMP加工した銅電極の場合は、酸化膜厚が46Åであり、この場合は、1μm以下の凹凸サイズが適正である。当然ながら、電極に形成される酸化膜の厚さ、性質により微細凹凸の寸法適正値は変わるが、目安として酸化膜厚さの10倍の微細凹凸が適正と考えられる。   The thickness of the noble metal layer on the fine irregularities 6 needs to be formed at a level at which the irregular shape is inherited and does not disappear, and is preferably formed between 0.05 and 3 μm. FIG. 4 shows the result of measuring the fine irregularities of the electrical contact structure shown in FIG. The measurement was carried out by scanning the area within the square with a non-contact three-dimensional laser measuring machine in 0.1 μm steps in both the X and Y directions. Although 84 points are extracted, it can be seen that they have fine irregularities of 0.01 to 0.67 μm. FIG. 5 shows the measurement results of the fine irregularities formed on the tip of the probe for 20 μm pitch. It turns out that it has the fine unevenness | corrugation of 0.04-0.62 micrometer. Thus, in the case of the copper electrode processed by CMP after electrolytic plating used in this measurement, the oxide film thickness is 46 mm, and in this case, the uneven size of 1 μm or less is appropriate. Naturally, although the dimensional appropriate value of the fine unevenness varies depending on the thickness and property of the oxide film formed on the electrode, it is considered that the fine unevenness 10 times the oxide film thickness is appropriate as a guide.

微細凹凸形状は、図3に示すようにスクラブ方向と同一方向に形成するタイプ、スクラブ方向と垂直方向に形成するタイプ、両者を垂直方向に組合せ碁盤目状に形成するタイプ、斜め方向に組合せやすり目状に形成するタイプとランダムに形成するタイプ等の様々な形を採る事が可能である。半導体電極と本発明の電気接点部がコンタクトした後の、電極の屑発生を考慮すると、スクラブ方向と同一方向に形成するタイプが、最も好ましいと考えられる。   As shown in FIG. 3, the fine concavo-convex shape is a type that is formed in the same direction as the scrub direction, a type that is formed in the direction perpendicular to the scrub direction, a type that is formed by combining both in the vertical direction, and a combination file in the oblique direction. It is possible to adopt various shapes such as a type that is formed in an eye shape and a type that is formed randomly. In consideration of the generation of electrode debris after contact between the semiconductor electrode and the electrical contact portion of the present invention, the type formed in the same direction as the scrubbing direction is considered most preferable.

次にプローブピン先端の電気接点部分を微細凹凸6とし貴金属層4をコーティングすることと半導体電極清浄化処理の有効性について実験結果を用いて説明する。   Next, the effect of the precious metal layer 4 coating with the electrical contact portion at the tip of the probe pin as the fine irregularities 6 and the effectiveness of the semiconductor electrode cleaning process will be described using experimental results.

最初に、プロービングのメカニズムについて図8のプロービングの模式図を用いて説明する。図8の左側は、コンタクト対象を金属突起電極11とした場合のプロービング前後の側面図と上面図、右側は斜視図である。プローブピン1はOD量(押し込み)をかけることにより、ピン自身が弾性変形し金属突起電極11上にスクラブが発生し電気接触を得ることができる。   First, the probing mechanism will be described with reference to the schematic diagram of probing in FIG. The left side of FIG. 8 is a side view and a top view before and after probing when the metal projection electrode 11 is a contact target, and the right side is a perspective view. When the probe pin 1 is subjected to an OD amount (push-in), the pin itself is elastically deformed and scrubbing is generated on the metal protruding electrode 11 to obtain electrical contact.

このようなメカニズムで接触を得るプローブ構造において、半導体装置電極材料が酸化膜を有する銅を用いた場合のOD量に対する接触抵抗値の測定結果を図27に示す。図左側が、従来技術の電気接点(プローブピンの母材材料でフラット形状)を用いたときの測定結果である。OD量60μm以上で導通を得ることはできるが、抵抗値の絶対値は10〜40Ωであり、ばらつきが大きく不安定な接触状態になっていることが明らかである。図中央は、本発明の微細凹凸をプローブピン1の母材上に形成したプローブの接触抵抗値の測定結果である。OD量40μm以上で導通を得ることができ、1Ω以下の安定した接触が得られている。図右側は、本発明の微細凹凸構造と半導体電極の清浄化処理を実施した場合の実験結果であり、使用したプローブは先述の母材上に微細凹凸を形成したものである。OD量20μm以上で導通が得られ、OD量60μm以上で0.4Ωの安定した接触性を示している。図28に本発明の電気接点構造(プローブピン母材上に微細凹凸形成し、金合金めっきを形成)を有するプローブを用い、半導体電極の清浄化処理条件を適正化した場合の実験結果を示す。OD量20μm以上で0.3Ωの非常に良好な安定した接触を実現していることがわかる。なお、清浄化処理条件に関しては、検査方法の項目で後述する。   FIG. 27 shows the measurement result of the contact resistance value with respect to the OD amount when the semiconductor device electrode material uses copper having an oxide film in the probe structure that obtains contact by such a mechanism. The left side of the figure is a measurement result when using a conventional electrical contact (a flat shape of the base material of the probe pin). Although continuity can be obtained when the OD amount is 60 μm or more, the absolute value of the resistance value is 10 to 40Ω, and it is clear that the contact state has a large variation and is unstable. The center of the figure is the measurement result of the contact resistance value of the probe in which the fine irregularities of the present invention are formed on the base material of the probe pin 1. Conductivity can be obtained when the OD amount is 40 μm or more, and stable contact of 1Ω or less is obtained. The right side of the figure shows the experimental results when the fine concavo-convex structure of the present invention and the cleaning process of the semiconductor electrode are performed, and the probe used is one in which the fine concavo-convex is formed on the base material described above. Conductivity is obtained when the OD amount is 20 μm or more, and stable contact properties of 0.4Ω are exhibited when the OD amount is 60 μm or more. FIG. 28 shows the experimental results when the probe having the electrical contact structure of the present invention (fine irregularities are formed on the probe pin base material and gold alloy plating is formed) and the cleaning process conditions of the semiconductor electrode are optimized. . It can be seen that a very good and stable contact of 0.3Ω is realized at an OD amount of 20 μm or more. The cleaning process condition will be described later in the item of the inspection method.

以上の実験結果が示すようにプローブピン先端部分に適正な微細凹凸形状を形成し、この部分に1層以上の貴金属層を配置した電気接点構造を有するプローブにより、1Ω以下の安定した接触性が得られ、更に半導体電極を清浄化することにより、OD量20μm以上で0.3Ωという非常に良好な接触特性を実現できる。従って、プローブピン先端部分へ微細凹凸、貴金属層形成した電気接点構造を有するプローブと半導体電極清浄化を実施し、組合せることにより非常に大きい効果を得ることができる。   As shown in the above experimental results, a probe having an electrical contact structure in which an appropriate fine concavo-convex shape is formed at the tip portion of the probe pin and one or more noble metal layers are arranged in this portion can provide stable contact of 1Ω or less. Furthermore, by cleaning the semiconductor electrode, it is possible to realize a very good contact characteristic of 0.3Ω with an OD amount of 20 μm or more. Therefore, a probe electrode having an electrical contact structure in which fine irregularities and a noble metal layer are formed on the tip portion of the probe pin is cleaned and combined with the semiconductor electrode, and a great effect can be obtained.

図6は、本発明の電気接点構造を適用した検査プローブ構造の第2例である。本プローブ構造も特許文献14に詳細が開示されている。実施例1の場合、図1に示す構造体に組み上げるときに4枚の基板の位置を高精度に合わせる必要があることや、バックアップ板9に非常に高い精度が必要となる。そこで、本実施例2に示す構造を採ることにより、更に接触信頼性を向上させるとともに、実施例1の構造体組立て容易化を図ることができる。また、バックアップ板9の精度緩和も可能になり、低コスト化を図ることができるものである。当然ながらプローブピン1先端部分と低抵抗金属層5の構造は、実施例1と同様の構成である。   FIG. 6 is a second example of an inspection probe structure to which the electrical contact structure of the present invention is applied. Details of this probe structure are also disclosed in Patent Document 14. In the case of the first embodiment, when assembling the structure shown in FIG. 1, it is necessary to align the positions of the four substrates with high accuracy, and the backup plate 9 needs very high accuracy. Therefore, by adopting the structure shown in the second embodiment, it is possible to further improve the contact reliability and facilitate the assembly of the structure of the first embodiment. Further, the accuracy of the backup plate 9 can be reduced, and the cost can be reduced. Of course, the structure of the tip portion of the probe pin 1 and the low resistance metal layer 5 is the same as that of the first embodiment.

実施例1との構成の違いは、特許文献14に詳細が開示されているので、ここでは簡単に説明する。ペリフェラル配置のプローブピン1を有する基板2を一括製造し、この基板2を100μm程度まで薄化処理し、その外周部にサポート基板13を接着材12で貼り付け、これを検査基板8に取り付ける。検査基板8中央部分には、凸形状の支持板15が取り付けられており、この端面で支持する。この支持点とプローブ基板2の曲げ起点により、半導体装置10の電極11に対するプローブピン1の角度を所望の値が得られるように調整できる構成である。実施例1と異なり、四辺に一括でプローブピン1を形成し、これを検査基板8へ装着するため、組立て後のプローブピン1の位置精度を高めることが可能であること、プローブピン1に損傷が生じた場合、プローブ基板2ごと交換できリペア性に優れる等のメリットを有している。   The difference in configuration from the first embodiment is disclosed in detail in Japanese Patent Application Laid-Open No. 2004-228620, and will be briefly described here. A substrate 2 having probe pins 1 with a peripheral arrangement is manufactured in a lump, the substrate 2 is thinned to about 100 μm, a support substrate 13 is attached to the outer periphery thereof with an adhesive 12, and this is attached to an inspection substrate 8. A convex support plate 15 is attached to the central portion of the inspection substrate 8 and is supported by this end face. With this support point and the bending start point of the probe substrate 2, the angle of the probe pin 1 with respect to the electrode 11 of the semiconductor device 10 can be adjusted to obtain a desired value. Unlike the first embodiment, the probe pins 1 are collectively formed on the four sides and mounted on the inspection board 8, so that the positional accuracy of the assembled probe pins 1 can be increased, and the probe pins 1 are damaged. If this occurs, the entire probe board 2 can be exchanged and has an advantage such as excellent repairability.

このプローブ構造に本発明の電気接点構造と半導体装置電極の清浄化処理を適用することにより、酸化膜を有する電極材料(例えば、アルミニウム、銅、アルミニウム/シリコン/銅合金等)でペリフェラル配置の超微細ピッチ電極に対して、さらに優れた接触性能を確保することができる。   By applying the electrical contact structure and the semiconductor device electrode cleaning process of the present invention to this probe structure, an electrode material having an oxide film (for example, aluminum, copper, aluminum / silicon / copper alloy, etc.) can be used for the superposition of the peripheral arrangement. Further excellent contact performance can be ensured for the fine pitch electrode.

図7は、本発明の実施例の電気接点構造を適用した検査プローブ構造の第3例である。本プローブ構造も特許文献6に類似構造が開示されている。しかし、本構造は、実施例2で示したプローブ構造を改良したものであり、特許文献6とは異なる。すなわち、ピッチ拡張配線層を有する基板2のピッチ拡張した最外周部分に貫通電極孔をレーザを用いて所望の形状(250μmピッチの場合、φ100〜150μm程度の孔を形成する。その後、金属をスパッタ、電解又は無電解めっき法により充填する。この貫通電極16裏面にバンプ17を形成し、このバンプ17を検査基板の接続パッドと接続する。又は、異方性導電シートを挟み込み、上部から一定の圧力で保持できる機構を設ける。本構造は、短距離配線が可能であるため、高周波領域における信号伝送特性に有利であることや、FPC7が不要になるため、製造コストの低減を図ることができるというメリットを有する。   FIG. 7 shows a third example of the inspection probe structure to which the electrical contact structure of the embodiment of the present invention is applied. A similar structure is also disclosed in Patent Document 6 for this probe structure. However, this structure is an improvement of the probe structure shown in Example 2 and is different from Patent Document 6. That is, a through-electrode hole is formed in the outermost peripheral portion of the substrate 2 having the pitch-extended wiring layer with the pitch extended by using a laser to form a desired shape (for a pitch of 250 μm, a hole with a diameter of about 100 μm to 150 μm. The bumps 17 are formed on the back surface of the through electrodes 16 and connected to the connection pads of the inspection substrate, or an anisotropic conductive sheet is sandwiched between the upper and lower surfaces. A mechanism that can be held by pressure is provided.This structure is advantageous in terms of signal transmission characteristics in a high-frequency region because short-distance wiring is possible, and the FPC 7 is unnecessary, so that the manufacturing cost can be reduced. It has the merit that.

(微細凹凸形成方法と形成段階について)
次に図1〜5に示す本発明の電気接点構造の製造方法について図10〜14を参照して詳細に説明する。
(About micro unevenness formation method and formation stage)
Next, the manufacturing method of the electrical contact structure of the present invention shown in FIGS. 1 to 5 will be described in detail with reference to FIGS.

本発明の電気接点構造の製造方法は、2種類存在する。第一の方法は、図10に示すようにプローブピン母材が形成された状態にあるものを吸着ステージ18に搭載し、図12に示す表面に凹凸を有する材料20,21,22をコレット19に吸着した状態で、加圧することにより20,21,22の凹凸をプローブピン1先端の所望のエリアに転写する方式である。もちろん、加圧した後に前後、左右、斜め方向にコレット19を移動して形成することも可能である。   There are two types of methods for manufacturing the electrical contact structure of the present invention. In the first method, as shown in FIG. 10, a probe pin base material formed is mounted on the suction stage 18, and the materials 20, 21, 22 having irregularities on the surface shown in FIG. In this state, pressurization is performed in a state where the projections 20, 21, and 22 are transferred to a desired area at the tip of the probe pin 1. Of course, it is also possible to move the collet 19 in the forward / backward, left / right, and oblique directions after pressurization.

次に、この工程をプローブ製造工程のどの段階で実施するかについて説明する。図13に一連の製造工程を示しており、これを簡単に説明する。基板2に座ぐり23を形成し、座ぐり23部に銅の犠牲層を電気めっきにより充填し、スパッタによりシード層を形成し、レジスト塗布、パターン形成を行う。この後、電気めっきによりプローブピン1の母材を形成し、基板2の配線層部分に低抵抗金属層5を電解又は無電解めっき、スパッタにより形成する。そして、ウエットエッチでレジスト除去、犠牲層除去を行い、外形カットする。この段階で一辺にプローブピン1を有する一つのユニットが完成する。このユニットにFPC7接続を行った状態で、四個のユニットを検査基板8に取り付けて全工程が完了する。   Next, it will be described at which stage of the probe manufacturing process this process is performed. FIG. 13 shows a series of manufacturing steps, which will be briefly described. A counterbore 23 is formed on the substrate 2, a copper sacrificial layer is filled in the counterbore 23 by electroplating, a seed layer is formed by sputtering, and resist coating and pattern formation are performed. Thereafter, the base material of the probe pin 1 is formed by electroplating, and the low resistance metal layer 5 is formed on the wiring layer portion of the substrate 2 by electrolytic or electroless plating and sputtering. Then, resist removal and sacrificial layer removal are performed by wet etching, and the outer shape is cut. At this stage, one unit having the probe pin 1 on one side is completed. With the FPC 7 connected to this unit, four units are attached to the inspection board 8 to complete the entire process.

この工程中で、プローブピン母材表面が露出しており、かつ犠牲層が存在している段階、すなわち、金属層形成、金属層形成2、レジスト除去後に実施することが最適である。図6のプローブ構造の製造工程(図14)におけるプローブピン先端への微細凹凸転写工程を追加する段階も、先述の図13と同様プローブピン母材表面が露出しており、かつ犠牲層が存在している段階と考えれば、金属層形成、金属層形成2、レジスト除去後に実施することが最適である。さらに、本プローブ構造では、基材裏面薄化処理、定盤から取り外した後の段階も好適である。   In this process, it is optimal that the surface of the probe pin base material is exposed and the sacrificial layer is present, that is, after metal layer formation, metal layer formation 2, and resist removal. In the step of adding the fine unevenness to the tip of the probe pin in the manufacturing process of the probe structure of FIG. 6 (FIG. 14), the surface of the probe pin base material is exposed and a sacrificial layer is present as in FIG. In view of this stage, it is optimal to carry out after metal layer formation, metal layer formation 2, and resist removal. Furthermore, in the present probe structure, the stage after the substrate backside thinning process and removal from the surface plate are also suitable.

第二の形成方法は、プローブカード構造が完成した段階で微細凹凸を形成するという方式である。これについて、図11を用いて説明する。プローブカード完成後に図12に示す表面に微細凹凸を有する材料を吸着ステージ18に固定した状態で、図11右に示すようにプローブピンと接触させ一定のオーバードライブ(押し込み)をかける。この状態で吸着ステージ18を前後、左右、斜め方向に往復移動することにより、機械的に微細凹凸を形成する。例えば、図12A)に示すラッピングシートの#2000を吸着ステージ18に固定し、20μmピッチプローブに70μmのオーバードライブを負荷した状態で、300μmの移動量でプローブピンの長手方向に50回往復することにより、図5に示す微細凹凸の形成が可能である。なお、微細凹凸形成後の貴金属層形成は、プローブ母材表面の酸化防止効果があるため、無電解若しくは電解めっき、又はスパッタ法により1層以上、0.01μm以上の厚さで形成する。   The second forming method is a method of forming fine irregularities when the probe card structure is completed. This will be described with reference to FIG. After the probe card is completed, a material having fine irregularities on the surface shown in FIG. 12 is fixed to the suction stage 18 and brought into contact with the probe pin as shown in the right of FIG. In this state, the unevenness is mechanically formed by reciprocating the suction stage 18 back and forth, right and left, and obliquely. For example, when the # 2000 wrapping sheet shown in FIG. 12A) is fixed to the suction stage 18 and a 20 μm pitch probe is loaded with a 70 μm overdrive, the probe pin is reciprocated 50 times in the longitudinal direction of the probe pin with a movement amount of 300 μm. Thus, the fine unevenness shown in FIG. 5 can be formed. The formation of the noble metal layer after forming the fine irregularities has an effect of preventing oxidation on the surface of the probe base material. Therefore, the noble metal layer is formed with a thickness of one layer or more and 0.01 μm or more by electroless or electrolytic plating or sputtering.

(検査方法について)
次に、図15,16を用いて本発明の素子検査方法について説明する。図15は本発明の素子検査方法を具体的にフローチャートで示した4つの例である。図16は、本発明の電気接点構造を適用した実施例2で示した検査プローブを用いた場合の振動エネルギーを印加する手法の断面図である。
(About inspection method)
Next, the element inspection method of the present invention will be described with reference to FIGS. FIG. 15 shows four specific examples of the device inspection method of the present invention shown in flowcharts. FIG. 16 is a cross-sectional view of a technique for applying vibration energy when using the inspection probe shown in the second embodiment to which the electrical contact structure of the present invention is applied.

図15を用いて4例を各々説明する。A(図左上)は本発明の電気接点構造を有するプローブを単純に用いる場合のフローである。事前に本発明の電気接点を形成したプローブを検査装置(プローバ)に装着しておき、半導体装置電極にプロービングして電気検査を実施し、終了後にプローブを半導体装置の電極から離すというフローである。B(図左下)は、半導体装置の電極を予め清浄化処理した後に、本発明の電気接点構造を有するプローブでコンタクトして電気検査を実施するフローである。この時の表面清浄化手法の一例として、硫酸過水を用いることが考えられる。例えば、96%の濃度の硫酸と30〜35.5%濃度の過酸化水素水と純水を1:1:100の体積比で混合した液に常温状態で5分浸漬した後に、純水で表面を洗浄してドライエアー又は窒素ガスによりブローする。体積比は、1:1:100〜1000の範囲で可能である。この方式は、硫酸に酸化力の有る過酸化水素を加えることにより、安定した金属である銅を酸化膜と同時に薄皮1枚溶かすという原理である。式(1)〜(4)に各々の工程で起こる化学反応式を示す。   Each of the four examples will be described with reference to FIG. A (upper left in the figure) is a flow when the probe having the electrical contact structure of the present invention is simply used. This is a flow in which a probe in which an electrical contact according to the present invention is formed in advance is attached to an inspection device (prober), probed to a semiconductor device electrode to perform an electrical inspection, and after completion, the probe is separated from the electrode of the semiconductor device. . B (lower left in the figure) is a flow in which an electrical inspection is carried out by making a contact with the probe having the electrical contact structure of the present invention after cleaning the electrodes of the semiconductor device in advance. As an example of the surface cleaning method at this time, it is conceivable to use sulfuric acid / hydrogen peroxide. For example, after immersing in a mixed solution of sulfuric acid having a concentration of 96%, hydrogen peroxide solution having a concentration of 30 to 35.5% and pure water at a volume ratio of 1: 1: 100 at room temperature for 5 minutes, The surface is cleaned and blown with dry air or nitrogen gas. The volume ratio can be in the range of 1: 1: 100-1000. This method is based on the principle that copper, which is a stable metal, is melted simultaneously with an oxide film to add one thin skin by adding hydrogen peroxide having oxidizing power to sulfuric acid. Formulas (1) to (4) show chemical reaction formulas occurring in each step.

過酸化水素の酸化力・・・H2O2→H2O+(O)・・・・・・・式(1)
銅を酸化する・・・Cu+(O)→CuO・・・・・・・・・・・式(2)
中和反応・・・CuO+H2SO4→CuSO4+H2O・・・・・・・・式(3)
CuO+H2SO4 +H2O2 →CuSO4+2H2O・・・・・・・・・・・式(4)
Oxidizing power of hydrogen peroxide: H2O2 → H2O + (O) ... Formula (1)
Copper is oxidized ... Cu + (O)-> CuO ... Formula (2)
Neutralization reaction ・ ・ ・ CuO + H2SO4 → CuSO4 + H2O ・ ・ ・ ・ ・ ・ ・ ・ Formula (3)
CuO + H2SO4 + H2O2 → CuSO4 + 2H2O ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ Formula (4)

C(図右上)は、振動エネルギーを印加する場合のフローである。図16に示すように振動エネルギーの発生装置を組み込んだ半導体の検査装置(プローバ)を用い、本発明の電気接点構造を有するプローブを半導体装置電極にプロービングさせた後、左右、前後、斜め方向いずれかの振動を半導体装置に伝播させることにより、半導体装置電極を左右、前後、斜め方向に振動させ、本発明の微細凹凸で酸化皮膜を破壊するというメカニズムである。プローブピンの配列と電極形状を考慮すると、斜め方向に動作させることが最適である。D(図右下)は、予め半導体電極の清浄化を行い、本構造の電気接点構造を有するプローブを用いてコンタクトした後に、振動エネルギーを印加するフローである。   C (upper right in the figure) is a flow when vibration energy is applied. As shown in FIG. 16, after using a semiconductor inspection apparatus (prober) incorporating a vibration energy generator and probing a probe having an electrical contact structure of the present invention to a semiconductor device electrode, any of left, right, front, back, and diagonal directions This is a mechanism in which the semiconductor device electrode is vibrated in the left-right, front-back, and diagonal directions by propagating such vibration to the semiconductor device, and the oxide film is broken by the fine unevenness of the present invention. Considering the arrangement of the probe pins and the electrode shape, it is optimal to operate in an oblique direction. D (lower right in the figure) is a flow in which vibration energy is applied after the semiconductor electrode is cleaned in advance and contacted using a probe having the electrical contact structure of this structure.

半導体装置の電極ピッチが、20μmレベルであれば、Bのフローで良好な接触を実現できると考えられるが、20μmピッチ以下の更なる微細ピッチ領域において、有効な手段となり得る。   If the electrode pitch of the semiconductor device is at a level of 20 μm, it is considered that good contact can be realized with the flow of B, but it can be an effective means in a further fine pitch region of 20 μm pitch or less.

硫酸過水処理時間の影響の確認データを図29に示す。硫酸過水処理は1〜10分、純水洗浄は5秒〜3分が、それぞれ適切であることを実験により確認した。   FIG. 29 shows confirmation data of the influence of the sulfuric acid / hydrogen peroxide treatment time. It was confirmed by experiments that 1 to 10 minutes for sulfuric acid / hydrogen peroxide treatment and 5 seconds to 3 minutes for washing with pure water were appropriate.

1 プローブピン
2 基板
3 ピッチ拡張配線層
4 貴金属層
5 金属層
6 微細凹凸
7 FPC
8 検査基板
9 バックアップ板
10 半導体装置
11 外部端子電極
12 接着層
13 サポート基板
14 貫通孔
15 支持板
16 貫通電極
17 バンプ
18 吸着ステージ
19 コレット
20 ラッピングシート(研磨紙)
21 アルミナセラミックス
22 シリコン加工基板
23 座ぐり
24 犠牲層
25 シード層
26 レジスト
27 ワックス
28 定盤
29 振動エネルギー発生装置
30 フィルム
31 絶縁シート
32 クランパ
33 ボルト
34 プリント基板
35 補強プレート
36 支持体
37 金属
38 導通孔
39 突起
40、42、44 突起支持部
41、43、45 突起部
46 ナイフエッジ部
47 薄厚部
48 低抵抗箇所のプローブピン先端
49 高抵抗箇所のプローブピン先端
50 半導体装置電極上のスクラブマーク(低抵抗箇所)
51 半導体装置電極上のスクラブマーク(高抵抗箇所)
52 シリコン基板
53 針状単結晶
54 Ni下地膜
55 Au膜
56 Pd膜
57 ワイヤープローブ針
58 水晶板
59 覗き窓
60 水晶プローブ針
61 コンタクトピン
62 Y軸調整部
DESCRIPTION OF SYMBOLS 1 Probe pin 2 Board | substrate 3 Pitch expansion wiring layer 4 Noble metal layer 5 Metal layer 6 Fine unevenness 7 FPC
DESCRIPTION OF SYMBOLS 8 Inspection board 9 Backup board 10 Semiconductor device 11 External terminal electrode 12 Adhesive layer 13 Support board 14 Through-hole 15 Support plate 16 Through-electrode 17 Bump 18 Adsorption stage 19 Collet 20 Lapping sheet (abrasive paper)
DESCRIPTION OF SYMBOLS 21 Alumina ceramics 22 Silicon processed substrate 23 Counterbore 24 Sacrificial layer 25 Seed layer 26 Resist 27 Wax 28 Surface plate 29 Vibration energy generator 30 Film 31 Insulation sheet 32 Clamper 33 Bolt 34 Printed circuit board 35 Reinforcement plate 36 Support body 37 Metal 38 Conduction Hole 39 Protrusion 40, 42, 44 Protrusion support portion 41, 43, 45 Protrusion portion 46 Knife edge portion 47 Thin portion 48 Probe pin tip at low resistance location 49 Probe pin tip at high resistance location 50 Scrub mark on semiconductor device electrode ( Low resistance location)
51 Scrubbing mark (high resistance point) on semiconductor device electrode
52 Silicon substrate 53 Needle-shaped single crystal 54 Ni base film 55 Au film 56 Pd film 57 Wire probe needle 58 Crystal plate 59 Viewing window 60 Crystal probe needle 61 Contact pin 62 Y-axis adjustment section

Claims (6)

プローブピンと半導体装置の電極との接触を得る場合において、前記プローブピンが前記半導体装置の電極に接触し、所望の押し込みを与えた段階で、プローブピン又は半導体装置のいずれかに振動エネルギーを印加することにより、前記半導体装置の電極上酸化膜を除去し、前記プローブピンと前記半導体装置の電極間の電気接触を得る電気接点構造の素子検査方法であって、
前記プローブピン先端に微細凹凸を有する検査プローブを用いて半導体装置の電極との接触を得る場合には、前記半導体装置の電極部を予め清浄化し、
前記半導体装置の電極の清浄化方法として硫酸過水処理を酸化膜除去に要する時間施した後、純水洗浄処理とドライエアー又は窒素ガスブローを施したことを特徴とする電気接点構造の素子検査方法。
When obtaining contact between the probe pin and the electrode of the semiconductor device, vibration energy is applied to either the probe pin or the semiconductor device when the probe pin comes into contact with the electrode of the semiconductor device and gives a desired push. An element inspection method with an electrical contact structure that removes an oxide film on the electrode of the semiconductor device and obtains electrical contact between the probe pin and the electrode of the semiconductor device ,
When obtaining contact with the electrode of the semiconductor device using an inspection probe having fine irregularities at the tip of the probe pin, the electrode part of the semiconductor device is cleaned in advance,
A method for inspecting an element of an electrical contact structure characterized in that, as a method for cleaning an electrode of the semiconductor device, a sulfuric acid / hydrogen peroxide treatment is performed for a time required for removing an oxide film, and then a pure water cleaning process and a dry air or nitrogen gas blow are performed. .
振動エネルギーの印加方向が前記プローブピンに対して0,45,90°のいずれかであることを特徴とする請求項1記載の電気接点構造の素子検査方法。   2. The element inspection method for an electrical contact structure according to claim 1, wherein a direction in which vibration energy is applied is 0, 45, or 90 degrees with respect to the probe pin. 請求項1又は2記載の電気接点構造の素子検査方法において、検査プローブを用い、半導体装置側に振動エネルギーを印加することを特徴とする電気接点構造の素子検査方法。   3. The element inspection method for an electric contact structure according to claim 1, wherein vibration energy is applied to the semiconductor device side using an inspection probe. 振動エネルギーが超音波振動であることを特徴とする請求項1〜3のいずれか1項記載の電気接点構造の素子検査方法。   4. The element inspection method for an electrical contact structure according to claim 1, wherein the vibration energy is ultrasonic vibration. 前記硫酸過水の組成が、硫酸:過酸化水素水:水=1:1:100〜1000の体積比であることを特徴とする請求項記載の電気接点構造の素子検査方法。 The composition of the SPM is sulfuric acid: hydrogen peroxide: water = 1: 1: device testing method of electrical contact structure of claim 1, wherein it is a volume ratio of 100-1000. 前記硫酸過水処理と純水洗浄時間が各々1〜10分と5秒〜3分であることを特徴とする請求項記載の電気接点構造の素子検査方法。 6. The element inspection method for an electrical contact structure according to claim 5, wherein the sulfuric acid / hydrogen peroxide treatment and the pure water cleaning time are 1 to 10 minutes and 5 seconds to 3 minutes, respectively.
JP2009145165A 2009-06-18 2009-06-18 Element inspection method for electrical contact structure Expired - Fee Related JP5022408B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009145165A JP5022408B2 (en) 2009-06-18 2009-06-18 Element inspection method for electrical contact structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009145165A JP5022408B2 (en) 2009-06-18 2009-06-18 Element inspection method for electrical contact structure

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004081275A Division JP2005265720A (en) 2004-03-19 2004-03-19 Electric contact structure, and forming method therefor, and element inspection method

Publications (2)

Publication Number Publication Date
JP2009204625A JP2009204625A (en) 2009-09-10
JP5022408B2 true JP5022408B2 (en) 2012-09-12

Family

ID=41147016

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009145165A Expired - Fee Related JP5022408B2 (en) 2009-06-18 2009-06-18 Element inspection method for electrical contact structure

Country Status (1)

Country Link
JP (1) JP5022408B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6301243B2 (en) * 2014-12-11 2018-03-28 三菱電機株式会社 Semiconductor evaluation apparatus and semiconductor evaluation method

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5569058A (en) * 1978-11-20 1980-05-24 Fujitsu Ltd Contact method for probe
JPS5773948A (en) * 1980-10-27 1982-05-08 Hitachi Ltd Contact type testing method and tester
JPS58169068A (en) * 1982-03-31 1983-10-05 Toshiba Corp Characteristic measurement of semiconductor device
JPH0371069A (en) * 1989-08-10 1991-03-26 Tokyo Electron Ltd Inspecting device
JP3096235B2 (en) * 1995-11-08 2000-10-10 日東電工株式会社 Probe structure and method of manufacturing the same
JPH1167702A (en) * 1997-08-25 1999-03-09 Mitsubishi Electric Corp Method and device for cleaning semiconductor electrode
JP2001174514A (en) * 1999-12-15 2001-06-29 Nec Corp Semiconductor integrated circuit, method of manufacturing semiconductor integrated circuit, and method of inspecting electric characteristic of semiconductor wafer
JP3601697B2 (en) * 1999-12-27 2004-12-15 Hoya株式会社 PROBE STRUCTURE AND METHOD OF MANUFACTURING THE SAME, AND WALK BULK CONTACT BOARD AND METHOD OF MANUFACTURING THE SAME

Also Published As

Publication number Publication date
JP2009204625A (en) 2009-09-10

Similar Documents

Publication Publication Date Title
JP2005265720A (en) Electric contact structure, and forming method therefor, and element inspection method
JP4323055B2 (en) Semiconductor device testing contactor and method of manufacturing the same
WO2004092749A1 (en) Inspection probe
JP2013007700A (en) Electric contact
JP3737683B2 (en) Contact sheet
JP2012173263A (en) Electrical contact and electrical contact unit
WO2003062837A1 (en) Probe card and method for manufacturing probe card
JP2009139298A (en) Probe card
JP5022408B2 (en) Element inspection method for electrical contact structure
JP4919365B2 (en) Manufacturing method of semiconductor integrated circuit
JP2008233022A (en) Contact probe
JP2007212472A (en) Manufacturing method of semiconductor integrated circuit, and probe card
JP5643477B2 (en) Contact probe
JP2010002391A (en) Contact probe and method of forming the same
JP2010038803A (en) Contact probe and method for manufacturing the same
WO2013084874A1 (en) Membrane sheet with bumps for probe card, probe card and method for manufacturing membrane sheet with bumps for probe card
JP2015021851A (en) Probe card and manufacturing method thereof
JP2007171138A (en) Probe, probe card, probe manufacturing method, and method for manufacturing probe support substrate
JP3730418B2 (en) Semiconductor test equipment
JP6208486B2 (en) Probe card and manufacturing method thereof
JP5276836B2 (en) Probe card
JP2008164317A (en) Probe card
JP2007147518A (en) Electrode probe device
JP2009047565A (en) Sheetlike probe and method of manufacturing the same
TWI601959B (en) Proximity patch for probe card, method for manufacturing patch for probe card and probe card

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090618

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20090708

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090708

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120328

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120606

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120615

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees