JP5017346B2 - 電力増幅装置 - Google Patents

電力増幅装置 Download PDF

Info

Publication number
JP5017346B2
JP5017346B2 JP2009240605A JP2009240605A JP5017346B2 JP 5017346 B2 JP5017346 B2 JP 5017346B2 JP 2009240605 A JP2009240605 A JP 2009240605A JP 2009240605 A JP2009240605 A JP 2009240605A JP 5017346 B2 JP5017346 B2 JP 5017346B2
Authority
JP
Japan
Prior art keywords
signal
input
amplifier
gain
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009240605A
Other languages
English (en)
Other versions
JP2011087246A (ja
Inventor
直孝 冨田
徹 来島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009240605A priority Critical patent/JP5017346B2/ja
Priority to US12/849,379 priority patent/US8405374B2/en
Publication of JP2011087246A publication Critical patent/JP2011087246A/ja
Application granted granted Critical
Publication of JP5017346B2 publication Critical patent/JP5017346B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

この発明は、高周波信号などを増幅する電力増幅装置に係わり、特に電力増幅装置の高効率化と低歪化に関する技術である。
高周波信号を増幅する電力増幅装置には高効率化と低歪化の二律背反の要求がある。D級増幅器、E級増幅器、F級増幅器などのスイッチング増幅器は、理論効率は100%であるが、振幅情報を出力信号に乗せるためには電圧変調により電源電圧を変えるか、スイッチングのON/OFFのタイミングや割合を変える必要がある。
近年、高周波で高効率化と低歪化の両立を目指して各種の方式が開発されているが、スイッチング増幅器の電源電圧を一定にした方式が注目を浴びている。例えば、特許文献１の方式では、高周波で高効率なE級やF級のスイッチング増幅器の歪を負帰還で補償しており、スイッチング増幅器のパルス入力信号を高周波誤差信号の電圧が負から正になる時にOFFにして一定時間経過後にONに復帰するシーケンサーで生成している。しかしながら、バックオフ時には出力側同調回路を最適化した最大出力電力でのONとOFFのタイミングや割合から大幅に外れるので帯域外雑音が多く、高周波では効率が大幅に下がるという問題がある。
そこで、特許文献２の方式では、この短所を改善するために、スイッチング増幅器の電源電圧を高周波入力信号の包絡線に応じて変えるようにしている。この方式では、ONとOFFのタイミングや割合が出力側同調回路を最適化した状態に近付くので、上記特許文献１より帯域外雑音が少なく、またスイッチング増幅器の効率が高くなる。
しかしながら、特許文献１及び２の方式では、スイッチング増幅器の出力側同調回路の共振現象と同期できないという問題がある。このため、高周波では効率が低下し、量子化雑音が帯域外雑音として残ってしまうため、大電力の出力側に帯域外雑音成分を阻止するための帯域通過濾波器が必要となる。
米国特許第７３５２２３７号明細書 米国特許第７４７４１４９号明細書
上述したように、スイッチング増幅器の歪を負帰還で補償する電力増幅装置において、スイッチング増幅器のパルス入力信号を高周波誤差信号の電圧が負から正になる時にOFFにして一定の時間の後にONに復帰する方式で生成すると、スイッチング増幅器の出力側同調回路の共振現象と同期できないので、高周波では効率が低下し、帯域外雑音を無くす事ができないので大電力の出力側に帯域外雑音成分を阻止するための帯域通過濾波器が必要になる。
この発明は上記事情に着目してなされたもので、その目的とするところは、高周波において高効率化と低歪化を実現する電力増幅装置を提供することにある。
上記目的を達成するために、本発明の一態様は、入力される高周波の入力信号をスイッチング増幅して高周波の出力信号にして出力する電力増幅装置において、前記出力信号の一部を帰還信号として出力する帰還信号出力手段と、前記入力信号と前記帰還信号が入力され、その差分を誤差信号として出力する減算器と、前記誤差信号が入力され、前記誤差信号を所定の閾値電圧と比較してオン、オフのパルス信号を出力するコンパレータと、出力側に前記入力信号の周波数に同調する出力側同調回路を備え、電源から一定の電源電圧を供給され、前記パルス信号に基くスイッチング信号が入力され、前記スイッチング信号のオン・オフに従ってスイッチング増幅した前記出力信号を出力するＥ級増幅器と、前記入力信号の包絡線を検出して包絡線信号を出力する包絡線検出器と、前記包絡線信号が入力され、前記包絡線信号のレベルに対応して前記増幅器に供給される電源電圧を調整する第１の制御部と、前記増幅器の受電端の電源電圧、及び前記入力信号の包絡線信号のうち少なくとも１つを示す情報を入力し、前記情報の入力条件に対して予め設定された動作条件に基づいて、前記パルス信号の立上の閾値電圧及び立下の閾値電圧を制御する第２の制御部とを具備する電力増幅装置を提供する。
したがってこの発明によれば、高周波において高効率化と低歪化を実現する電力増幅装置を提供することができる。
本発明に係る電力増幅装置の第１の実施形態を示す回路構成図。 第１の実施形態における各信号の波形を示す図。 一般的なC級動作を示す図。 高利得なC級動作を示す図。 第１の実施形態の回路構成の模式図。 E級増幅器の等価回路の例を示す図。 E級増幅器の波形の一例（fo、DF=50%）を示す図。 E級増幅器の波形の他の例（fo、DF=40%）を示す図。 Ve/Vtに対するDFの一例を示す図。 DFに対するVo/Vomの一例を示す図。 Ve/Vtに対するVo/Vomの一例を示す図。 DFに対するθ、τg/Tの一例を示す図。 Ve/Vtに対するθ、τg/Tの一例を示す図。 Vo/Vomに対するθ、τg/Tの一例を示す図。 本発明に係る電力増幅装置の第２の実施形態を示す回路構成図。 第２の実施形態における各信号の波形を示す図。 本発明の振幅歪補償の波形の一例を示す図。 本発明の振幅歪補償のVe/Vtに対するVo/Vomの一例を示す図。 本発明の振幅歪補償のDFに対するτ/Tの一例を示す図。 本発明の振幅歪補償のVe/Vtに対するVo/Vomの一例を示す図。 第２の実施形態のτ生成回路の構成例を示す図。 負帰還回路の構成例を示す図。 ナイキスト線図の一例（foでAo・β=22dB、τg/T=0）を示す図。 閉ループ利得や歪改善量などの一例（foでAo・β=22dB、τg/T=0）を示す図。 ナイキスト線図の他の例（foでAo・β=22dB、τg/T=3）を示す図。 閉ループ利得や歪改善量などの他の例（foでAo・β=22dB、τg/T=3）を示す図。 ナイキスト線図の他の例（foで|Ao・β|=22+1dBτg/T=3+0.05）を示す図。 閉ループ利得や歪改善量などの他の例（foで|Ao・β|=22+1dB、τg/T=3+0.05）を示す図。 本発明に係る電力増幅装置の第３の実施形態を示す回路構成図。 本発明に係る電力増幅装置の第４の実施形態を示す回路構成図。 第４の実施形態の他の構成を示す回路構成図。 本発明に係る電力増幅装置の第５の実施形態を示す回路構成図。 本発明に係る電力増幅装置の第６の実施形態を示す回路構成図。 本発明に係る電力増幅装置の第７の実施形態を示す回路構成図。 本発明に係る電力増幅装置の第８の実施形態を示す回路構成図。 本発明に係る電力増幅装置の第９の実施形態を示す回路構成図。 第２実施形態の制御方法の一例（Vt1≠Vt2、τ=0）を示す図。 第２実施形態の制御方法の他の例（Vt1=Vt2=Vt、τ≠0）を示す図。 第２実施形態の制御方法の他の例（Vt1=Vt2=Vt、τ≠0）を示す図。 上記各実施形態における各信号の波形の他の例を示す図。 A級、B級増幅器の例を示す図。
以下、図面を参照しながら本発明の実施の形態を詳細に説明する。なお、以下の図において、同符号は同一部分または対応部分を示す。
（第１の実施形態）
図１は、本発明に係る電力増幅装置の第１の実施形態を示す回路構成図である。この電力増幅装置は、高周波入力端101、減算器105、負帰還用帯域通過濾波器106、コンパレータ108、スイッチング増幅器109、第１の結合器118、及び高周波出力端120を備える。スイッチング増幅器109は、スイッチング素子110と電力増幅装置に入力される高周波信号と同調する出力側同調回路117とを備え、電源116から供給される電源電圧によってスイッチング増幅する。図１は、スイッチング素子110をGaN HEMT（High Electron Mobility Transistor）とし、E級増幅器を用いた回路構成を示したものである。
高周波入力端101に高周波入力信号（vi）102を入力し、減算器105で高周波入力信号102が小さくなる位相関係で高周波帰還信号（vb）103を減算する。その出力の高周波誤差信号（ve）104を負帰還用帯域通過濾波器106を経由させてから、コンパレータ108に入力する。コンパレータ108の閾値電圧（Vt）107は、コンパレータの出力がOFF状態にある時は第１の閾値電圧（Vt1）として入力電圧が低い方から高い方に交差する時にOFFからONとなり、ON状態にある時は第２の閾値電圧（Vt2）として入力電圧が高い方から低い方に交差する時にONからOFFとなるパルスを出力する様に設定されたコンパレータである。
このパルス信号をスイッチング素子110のゲート電圧（vg）111とし、ドレイン電圧（vd）112やドレイン電流（id）113や電源電流（Idd）115が、電源116の電圧（Vdd）114と出力側同調回路117で決まるスイッチング増幅器109を駆動する。スイッチング増幅器109の出力の高周波出力信号（vo）119を高周波出力端120から出力し、それに対応した高周波帰還信号103を第１の結合器118から出力する。
第１、第２の閾値電圧（Vt1）、（Vt2）は、例えば、入力バイアス特性、出力直線性等のスイッチング素子110の特性を勘案した設計値（固定値）で設定された基準電圧回路（図示せず）から供給される。また、後述の様に基準値を電力増幅装置の種々の監視データから補正した基準電圧を出力する基準電圧回路（図示せず）から供給されるものであっても良い。
更に、両閾値は、第１の閾値電圧（Vt1）＞第２の閾値電圧（Vt2）と設定されたヒステリシスコンパレータの場合と同一にした単純なコンパレータとする場合がある。また、第１の閾値電圧（Vt1）＜第２の閾値電圧（Vt2）と設定されるものであっても良い。これらのコンパレータの設定は、電力増幅装置の目的、特性によって適宜選択される。
図２に、第１の実施形態における各信号の波形を示す。図２（ａ）には、減算器105に入力される高周波入力信号viと高周波帰還信号vbとを示す。図２（ｂ）には、減算器105から出力される誤差信号veと、コンパレータ108の第１の閾値電圧Vt１及び第２の閾値電圧Vt2と、コンパレータ108から出力されるゲート電圧vgとを示す。なお、高周波入力信号の周波数fの一周期をT=1/f、コンパレータがONの時間をTonとする。また、図１の第１の結合器118はE級増幅器の出力側同調回路117の外側なので、高周波帰還信号（vb）103は高調波成分を殆ど含まない。
ここで、Vt1=Vt2としたヒステリシスの無い場合のパルス波形は高利得C級動作の電流波形に相当する事を図３及び図４を用いて説明する。図３は一般的なC級動作の一例で、ソース接地のドレイン電圧Vdsに対するドレイン電流Idsのゲート電圧Vgs依存性は５極管特性で、Vgs=-3Vでカットオフ、Vgs=-2V〜0Vで線形、Vgs=+1Vで飽和電流（Isat）となる増幅素子とする。そのバイアス点を-4Vとすると、高周波入力電圧が1Vpeak（=-3V-(-4V)）になるまでは電流が流れず、以降5Vpeak（=+1V-(-4V)）になるまではほぼ正弦波の一部を切り出した波形の電流になり、高周波入力電圧が5Vpeakを超える時間領域において飽和電流Isatで平坦になる。
一方、図４は高利得C級動作の場合で、Vgs=-0.3Vでカットオフ、Vgs=-0.2V〜0Vで線形、Vgs=+0.1VでIsatとなる増幅素子とする。そのバイアス点を-4Vとすると、高周波入力電圧が3.7Vpeak（=-0.3V-(-4V)）になるまでは電流が流れず、以降4.1Vpeak（=+0.1V-(-4V)）になるまではほぼ正弦波の一部を切り出した波形の電流になり、高周波入力電圧が4.1Vpeakを超える時間領域においてIsatで平坦になる。つまり、ほぼ正弦波の一部を切り出した波形になる領域が狭いので、上記図２に示した様な矩形波に近付く。
以上から、図１の電力増幅装置は、図５に示すアナログ負帰還増幅器の最終段素子110を高効率なスイッチング増幅器にし、それを駆動する高利得C級増幅器121とその素子電流検出器122とをコンパレータ108で置き換えたアナログ負帰還増幅器と理解できる。
従って、コンパレータが出力するパルスのON、OFFに対応してスイッチング駆動をする上記第１の実施形態では、スイッチングのONとOFFのタイミングや割合を量子化しておらず、出力側同調回路117からの同調出力と殆ど誤差無く同期するので、高周波でも効率の低下が少ない。その結果、帯域外雑音を大幅に低減できるので大電力の出力側の帯域外雑音成分を阻止する為の帯域通過濾波器の仕様を大幅に緩和できるか不要にできる。
なお、上記図２のゲート電圧vgは0V〜+1Vであるが、GaN HEMTが例えばVgs=-3Vでカットオフ、Vgs=+1Vで飽和電流Isatになる様な場合は、スイッチング素子110へ入力されるパルス電圧を調整するパルス増幅器が必要であるが、上記図１では説明を簡単にするため、省略している。
ここで、E級増幅器の動作を図６の等価回路を用いて説明する。図６はスイッチング素子110の出力側を理想スイッチ123とドレイン−ソース間容量（Cds）124だけに単純化し、負荷抵抗（R）125以外のCds、Ls、L、Cを出力側同調回路117とする。なお、周波数fの角周波数をω=2・π・f、デューティ・ファクタをDF=Ton/Tとする。中心周波数fo、Vdd、DF=50%でE級動作の条件、すなわちスイッチがOFFからONになる直前に、(1)vd=0（Cdsの放電による損失なし）、(2)dvd/dt=0（実際のスイッチング素子は切換時に中途半端な抵抗値になるが、ON直後はid=Cds・dvd/dt=0なので損失が少ない）を満足する回路定数は、例えばQ=ωo・L/R=4.4、その時の電源電流をIddoとすると、R=1.3・Vdd/Iddo、Cds=0.69/(ωo・R)、C=0.24/(ωo・R)、Ls=0.86・R/ωoとなる。例えば、DF=50%、fo=2GHz、Vdd=50V、Iddo=6Aとすると、R=11Ω、Cds=5.0pF、C=1.7pF、Ls=0.75nH、L=3.8nHとなる。この時、損失は無いので高周波出力電力は消費電力Vdd・Iddo=1.3・Vdd2/Rと同じである。図６の単純化モデルではCdsなどで決まる負荷インピーダンスは電源電圧が変化しても変わらないので、DF=50%ならば電源電圧がVdd'に変化しても損失は無く、高周波出力電力は1.3・Vdd' 2/Rになる。
図７に、DF=50%の場合のE級増幅器の波形を示す。図７に示す様にドレイン電圧vdは前記条件の(1)と(2)を満足し、出力信号voは高調波成分を殆ど含まない（図７では２倍波／消費電力で1%以下）。また、スイッチONの中央から約T/2後にvoが最大になっているので、入力のvgと出力のvoはほぼ逆相になっている。従って、上記図１においてスイッチング増幅器109と負帰還用帯域通過濾波器106以外の群遅延時間が零ならば、減算器105を加算器に置き換えればほぼ負帰還になる。
次に、DF=40%の場合のE級増幅器の波形を図８に示す。t/T=0.05でスイッチがOFFからONに切り換わる直前のvdが零でないのでCdsの放電による損失が発生し、dvd/dtすなわちON直後のidも零でないので切換時の中途半端な抵抗値による損失も増える。ここで、出力信号voの基本波成分をsin(ω・t+θ+π)に比例するとして通過位相θを定義するとθ=22度である。上記図７のDF=50%の時はθ=6度なので、通過位相がDFに依存する所謂、位相歪が発生する。歪は負帰還で補償するが、負帰還を安定にする為には歪を抑えておく必要がある。ここで、図８において、帰還信号vbの振幅を出力信号voと同じとして、その基本波成分vb'と入力信号viと誤差信号ve=vi-vb'を重ねて書くと、スイッチがOFFからONに切り換わるt/T=0.05のveを第１の閾値電圧Vt1、ONからOFFに切り換わるt/T=0.45のveを第２の閾値電圧Vt2と設定すれば、歪を補償できる。以降、実際のE級増幅器の歪を補償する具体的な方法を図６の単純化モデルの歪を使って説明する。
先ず、E級増幅器の振幅歪（AM-AM）を説明する。例えば、第１、第２の閾値電圧を同じにしたVt1=Vt2=Vtの場合、高周波誤差信号veの基本波成分の振幅Ve(Vpeak)と閾値電圧Vt(V)との比Ve/Vtに対するDF(%)は、Vt=Ve・cos(π・DF)の関係式から図９の様になる。当然では有るが、VeをDFに変換できるのはVe/Vt≧1の領域だけである。また、DFをVe/Vtで微分すると常に正で、その微分係数はVe/Vtが大きくなると小さくなる（二回微分が負）。
DF=50%の出力信号の基本波成分の振幅Vom(Vpeak)に対するDFを変えた時のVo(Vpeak)の比のVo/Vomを図１０に示す。図１０は、上記図７や図８と同様に、0.99・fo、1.00・fo、1.01・foで出力波形を計算し、FFT（Fast Fourier Transform）で基本波成分の振幅と位相を計算したものである。Vo/VomをDFで微分すると、1.01・foのDF=45%〜50%を除き正である。この微分係数が負になる1.01・foのDF=45%〜50%の領域は負帰還に適さないが、DF=45%のVo/Vomは図１０の中で一番低い0.99・foでも0.98（0.2dBバックオフ）なので、DFの上限を45%としても許容できる。また、Vo/Vom=0.2〜0.7（DF=10〜30%）の領域で上記微分係数は増えているが（二回微分が正）、それ以上では減っている（二回微分が負）。
図１１は、上記図９と図１０を使って求めたコンパレータ入力からスイッチング増幅器出力までの振幅特性を示したものである。図９の曲線部分と図１０の曲線部分とがキャンセルされて、Vo/Vom=0.2〜0.7（14dB〜3dBバックオフ）でほぼ直線、すなわち微小変化に対してほぼ線形になる。従って、DF=50%の最大出力電力から14dBバックオフした時にDF=10%程度となる様に閾値電圧Vtを設定すればダイナミックレンジ11dBに亘ってほぼ線形になる。しかし、Vo/Vomが0.7以上では利得が下がり負帰還による歪改善量が減る。一方、0.2以下では利得が上がり負帰還が不安定になる。ここで、DF=50%におけるVomとVddとの関係を表す近似式を説明する。消費電力と基本波の電力が等しいと近似すると、Vdd・Iddo=1.3・Vdd2/R=Vom2/(2・R)となり、Vdd=0.61・Vomとなる。
次に、E級増幅器の位相歪（AM-PM）を説明する。上記図８で定義した位相θがDFで変化する位相特性を図１２に示す。DFが5%から大きくなるとθは大きくなりDF=15%程度で最大の約40度になり、それ以上では小さくなる。また、入力振幅Ve/Vtに対するθの変化を図１３に示す。Ve/Vtが1から大きくなるとθは大きくなり約1.1で最大の約40度になり、それ以上では小さくなる。最後に、出力振幅Vo/Vomに対するθを図１４に示す。Vo/Vomが約0.3で最大の約40度になり、Vo/Vomが約0.9以上で急激に小さくなりfoではVo/Vom=1で約6度になる。なお、群遅延時間τg=dθ/dωは、ディジタル増幅器と異なり、出力側同調回路117があるために長い。そして、τgは振幅が大きくなると長くなり、Vo/Vom=1でτg=T程度になる。
（第２の実施形態）
図１５は、本発明に係る電力増幅装置の第２の実施形態を示す回路構成図である。図１５は、上記第１の実施形態における図１に示した構成に、第２の結合器126、包絡線検出器127、制御部128、ワンショット回路129、OR回路130、第１の可変減衰器131、第１の位相制御回路132、第２の可変減衰器133、第２の位相制御回路134、第１の帯域通過濾波器135、第２の帯域通過濾波器136、第３の帯域通過濾波器137、第４の帯域通過濾波器138、及び電力検出器139を追加したものである。制御部128は、以下の動作説明に示すように電力増幅装置およびその構成要素を監視・制御することにより歪等、諸特性を改善する。
制御部128は、入力信号（vi）や出力信号（vo）のデータ等、以下に説明する監視（モニタ）信号を所要の構成要素から入力し、それに応じた制御信号や、基準信号等を出力する。各モニタ・制御信号は、それぞれ専用回路で処理されるか、又はディジタル処理された信号を内部バス等を介して入出力するプロセッサが処理するものであっても良い。後者は、言い換えれば、予めモニタ信号等の情報を入力条件とし、入力情報に対応して動作制御する処理手順を参照テーブルや関数等にして内部メモリに記憶して制御するものであって、以下では、その制御機能実現手段として取り扱う。なお、以降の実施形態は主にテーブルで説明する。
制御部128への信号（情報）の入力端子（ポート）を140-1、入力信号をCiと表し、制御部128からの出力端子（ポート）を140-2、出力信号をCoで表す。入力信号のCiは、例えば、包絡線検出器127から入力される包絡線信号の様に電力増幅装置の各構成要素、および外部から入力される信号、データ、情報の総称である。また、出力信号のCoは、同様に各構成要素を制御する信号等の総称で、Ciに対するCoを設定したものが参照テーブルである。なお、上記図１と同一部分には同一符号を付し詳しい説明は省略する。
上記第１の実施形態において図１１に示したように、電力増幅装置がほぼ線形であるダイナミックレンジは11dBであるが、高周波ではバックオフ量が大きい時はスイッチング素子の損失が増大する。そこで、図１５に示す様に第２の結合器126の出力の入力モニタ信号を包絡線検出器127に入力し、包絡線検出器127で検出された包絡線信号をCiとして制御部128に入力する。制御部128は、この包絡線信号をもとに、高周波入力信号102の包絡線信号のレベルに対応して電源116を制御する信号Coを出力して電源電圧114を変える。
また、上記図１１のほぼ直線になる領域であっても、その傾きが高周波入力信号の周波数で異なる場合やスイッチング増幅器109の温度で変動する場合がある。そこで、上記図１５に示す構成では、上記周波数及び温度のうち少なくとも１つを示す情報を制御部128に入力する。即ち、例えば、外部から設定される送信する周波数の周波数情報、および図示されない温度センサから温度情報の少なくとも一つがCiとして制御部128に入力される。制御部128は、入力された情報と、入力条件に対して動作条件が設定されたテーブルとを照合し、周波数及び温度のうち少なくとも１つに対応して電源116を制御して電源電圧114を変化させる。
図１６に、第２の実施形態における各信号の波形を示す。図１６（ａ）には、減算器105に入力される高周波入力信号vi'と高周波帰還信号vb'とを示す。図１６（ｂ）には、減算器105から出力される誤差信号ve'と、コンパレータ108の第１の閾値電圧Vt1'及び第２の閾値電圧Vt2'と、コンパレータ108から出力されるvgとを示す。また、図１６には、上記図２のvi、vb、及びveを破線で示す。
図１６に示すように、入力信号viがvi'まで小さくなれば出力信号も小さくなり、帰還信号vbもvb'まで小さくなるので、誤差信号veもve'まで小さくなる。その為、閾値電圧のVt1やVt2が一定ではTonが零になり、負帰還が掛からない。また、上記図１１のVo/Vom＜0.2では傾きが急で利得が高いので負帰還が不安定になる。一方、電源電圧が変われば最大出力電力が変わるので、同じ出力電力でもDFが変わってくる。更に、高周波入力信号の周波数やスイッチング増幅器109の温度で最適な閾値電圧が変化する場合は、これらの変化にも対応する必要がある。
そこで、図１５に示すように、スイッチング増幅器109の受電端での電源電圧（Vdd：以下、単に電源電圧Vddと呼ぶ。）114を検出器（図示せず）で監視したモニタ信号のCiを制御部128に入力する。制御部128は、テーブルを参照することにより、入力された電源電圧Vdd、包絡線信号、及び高周波入力信号の周波数の情報、温度の情報のうち少なくとも１つに対応して、閾値電圧107（第１の閾値電圧Vt1、第２の閾値電圧Vt2）を変える閾値制御信号Coを生成してコンパレータ108に出力する。
また、上記図１１においてVo/Vom=0.7（3dBバックオフ）以上では利得が下がるので、負帰還による歪改善量が減る。Vo/Vom=0.7以上の利得を高くする為に、図１５のように、コンパレータ108の後にワンショット回路129とOR回路130とが接続される。制御部128は、図１７に示すようにコンパレータ108の出力がONからOFFになる時に、ワンショット回路129の出力をOFFからONにして、一定の時間τの経過後にONからOFFにする。そして、コンパレータ108がONになる時間Tonと一定の時間τとの和（Ton＋τ）のパルス幅時間にするOR回路130の出力vgでスイッチング増幅器109をON/OFF動作させる。
図１８に示すように、例えば、foでτ/T=0.1とすると、Vo/Vom=0.9（0.9dBバックオフ）での傾きは0.44となり、τ/T=0の時の傾きの0.14の約３倍になる。あるいは、上記図１５のOR回路130の出力を直接ゲート電圧111とせず、ゲート電圧111をONの電圧とOFFの電圧のいずれか１つの電圧に切り換えるスイッチをOR回路130の出力で制御する等の第１のディジタル回路としても良い。
しかしながら、図１８のように、τ/T=0.1一定において、Vo/Vomが小さい領域では傾きが急で利得が高くなるので負帰還が不安定になる。そこで、上記図１５のように、コンパレータ108から出力されるパルス信号を制御部128に入力する。制御部128は、入力されるパルス信号をもとに、例えば図１９に示すようにDF＜22%ではτ=0、DF＞22%ではDFの２次関数とするτを設定する制御信号Coを生成する。そしてワンショット回路129にCoを出力して、ワンショット回路129をONとする時間τを制御する。その結果、図２０のようにVo/Vom=0.2〜0.9（14〜0.9dBバックオフ）に亘ってほぼ線形になる。
図２１に、このτを生成する制御部128内の回路構成例を示す。コンパレータ108の出力パルスv1をGm1-C１回路で積分してv2とし、v2がV2t以上でONとなる図２１中のコンパレータの出力をv3とする。このv3をGm2-C2回路で積分してv4とし、v4をGm3-C3回路で積分してv5とする。コンパレータ108の出力パルスv1がOFFの時に開となるスイッチSWでv5をホールドし、v5でワンショット回路129のτを制御する。
このようにすることで、リアルタイムに各周期内でτを制御して振幅歪補償ができる。そして、これは入力情報に対応して動作制御する専用回路の一例である。なお、図２１では、上記基本動作の説明に必要な構成要素以外は省略している。更に、τをDFの高次の関数にすれば、上記図１０の1.01・foの微分係数が負の領域を避けた上限DF=45%（0.2dBバックオフ）までほぼ線形にできる。
また、電源電圧Vdd、包絡線信号、高周波入力信号の周波数、及びスイッチング増幅器109の温度によって出力信号の振幅歪みが影響を受ける。言い換えれば、図２０のVe/Vtに対するVo/Vomが変化する場合は、制御部128は、テーブルを参照することにより、これら、入力される周波数変化や温度変化等に対応してτを変える調整信号を生成してワンショット回路129に出力して振幅歪補償をする。
上述したように、ワンショット回路129でτを与えることによって振幅歪補償をする場合、上記図１７のOR出力vgはTonの中心からτ/2だけ遅れる。この遅れは上記図１４に示すVo/Vomが約0.3以上ではVo/Vomが大きくなるとθが小さくなる位相歪を助長する。
そこで、上記図１５のように、減算器105とコンパレータ108との間に、第１の可変減衰器131及び第１の位相制御回路132を挿入する。制御部128は、予め定められたモニタ入力信号Ciとしてコンパレータ108から出力されるパルス信号、電源電圧Vdd、包絡線信号、高周波入力信号の周波数、及びスイッチング増幅器109の温度のうち少なくとも１つを示す情報を入力する。
そして、これらの入力条件に対する歪みを補正する調整量を記憶したテーブルを参照することにより、入力された情報に対応して第１の可変減衰器131の減衰量及び第１の位相制御回路132の通過位相のうち少なくとも１つを変化させるCoを出力して調整する。（このCi等の入力条件に対する調整手順や量は、予め制御部128の内部でプログラム化されて出力される。）なお、第１の可変“減衰器”131は代わりに第１の可変“利得増幅器”としても良い。
また、図１５に示すように、第１の結合器118と減算器105との間に、第２の可変減衰器133及び第２の位相制御回路134を挿入する。第１の結合器118や減算器105が高周波入力信号の周波数やスイッチング増幅器109の温度により変動する場合、以下に説明する帰還率βが変動するので電力増幅装置の利得や通過位相が変動する。この変動を抑える為には、帰還率βの周波数特性や温度特性を記憶して補償する必要がある。
即ち、予め電力増幅装置の利得や通過位相が設定される場合を考える。制御部128は、指定された高周波入力信号の周波数、スイッチング増幅器109の温度のうち少なくとも１つの情報が入力される。予め設定される利得、または通過位相を得る様、これらの入力される情報に対応して、第２の可変減衰器133、第２の位相調整回路134を調整するデータがテーブルになり記憶されている。制御部128は、入力される情報とテーブルとを照合することにより第２の可変減衰器133、第２の位相制御回路134に減衰量、通過位相を調整する制御信号を出力して、電力増幅装置の利得や通過位相を所定値にする。この調整の結果、帰還率βも所定の帰還率になる。
また、第２の可変“減衰”器133は、代わりに第２の可変“利得増幅器”としても良い。なお、利得に関わる情報は、後述の様に、入力信号電力、誤差信号電力、出力信号（帰還信号）電力の測定値が制御部128に入力され、制御部128はこれらの電力値を利得情報として利得を算出する。この利得の算出に当っても、電力の測定に関る例えば電力検出器139が高周波入力信号の周波数やスイッチング増幅器109の温度により変動する場合は同様に補償しても良い。
次に、負帰還による歪改善量などを説明する。図２２に、負帰還回路の構成例を示す。図２２において、開ループ利得A=Ao・(1+δ)、歪δ、帰還率β、ループ利得A・β、入力信号Vi、誤差信号Ve、雑音Ni、出力信号Voとすると、Vo/Vi及びVe/Viは、次のようにそれぞれ表すことができる。
Vo/Vi=(A+Ni/Vi)/(1+A・β)
Ve/Vi=(1-β・Ni/Vi)/(1+A・β)
ここで、δ<<1、Ni/Vi<<1とすると、
Vo/Vi={1+δ/(1+Ao・β)}・Ao/(1+Ao・β)+Ni/Vi/(1+Ao・β)
Ve/Vi={1-δ・Ao・β/(1+Ao・β)}/(1+Ao・β)-Ni/Vi・β/(1+Ao・β)
となり、更に、Ao・β>>1とすると、以下のようになる。
Vo/Vi={1+δ/(Ao・β)}/β+Ni/Vi/(Ao・β)
Ve/Vi=(1-δ)/(Ao・β)-Ni/Vi/Ao
以上により、Ao・β→∞の時、出力信号の歪や雑音の負帰還による改善量は共に(1+Ao・β)→Ao・βとなり、閉ループ利得はAo/(1+Ao・β)→1/βとなる。また、入力信号に対する誤差信号の利得Ve/Viは、1/(1+Ao・β)→1/(Ao・β)となる。
図１５の構成において、ループを構成する減算器105、第１の可変減衰器131、第１の位相制御回路132、負帰還用帯域通過濾波器106、コンパレータ108、ワンショット回路129、OR回路130、スイッチング増幅器109、第１の結合器118、第２の位相制御回路134、及び第２の可変減衰器133の中で、負帰還用帯域通過濾波器106を除くと、群遅延時間が長いのは出力側同調回路117を有するスイッチング増幅器109であり、上記図１４のVo/Vom=1（0dBバックオフ）では約Tである。他の回路はディジタル回路か広帯域なアナログ回路なので群遅延時間を短くできる。従って、負帰還用帯域通過濾波器106を除くループの群遅延時間を例えばτg=3・T程度にすることは容易である。
例えば、負帰還用帯域通過濾波器106をQ=270の直列共振回路、foでAo=62dB∠0度、β=-40dB∠0度として、先ず負帰還用帯域通過濾波器106以外の群遅延時間がτg/T=0の場合のAo・βのナイキスト線図を図２３に示す。破線の全体図において周波数を低周波から高くすると(0,0)から上に向って右回りに半径6.2の円を描き、foで(12.4,0)を通過して(0,0)に戻る。そして、実線の拡大図において、(-1,0)の周りを右回りに回っていないので安定である。次に、閉ループ利得や歪改善量などを図２４に示す。|Ao・β|=0dBとなる周波数は、fo±0.05・fo程度で角度は∠Ao・β=±85度で位相余裕95度と安定である。比帯域幅BW/fo=0.0１で閉ループ利得|Ao/(1+Ao・β)|は約39dBで最大、歪改善量|1+Ao・β|は約18dB〜約22dBである。そして、帯域外も歪改善量|1+Ao・β|が0dB以上なので、入力信号に対する誤差信号の利得|Ve/Vi|=1/|1+Ao・β|は0dB以下である。なお、負帰還用帯域通過濾波器106の群遅延時間はfoでτgf/T=43と長い。
次に、τg/T=3の場合のナイキスト線図を図２５に示す。破線の全体図のfo近傍は図２３で示したτg/T=0の場合と殆ど同じである。実線の拡大図において、(-1,0)の周りを右回りに回っていないので安定である。そして、閉ループ利得や歪改善量などを図２６に示す。|Ao・β|=0dBとなる周波数はfo±0.05・fo程度で角度は∠Ao・β=±135度で位相余裕45度と安定である。比帯域幅BW/fo=0.01で閉ループ利得|Ao/(1+Ao・β)|は約39dB、歪改善量|1+Ao・β|は約18dB〜約22dBでτg/T=0と殆ど同じである。ただし、fo±0.07・fo程度で閉ループ利得|Ao/(1+Ao・β)|が約44dB、歪改善量|1+Ao・β|が約-7dBになる。その為に、入力信号に対する誤差信号の利得|Ve/Vi|=1/|1+Ao・β|は、約+7dBで正の利得になる。なお、負帰還用帯域通過濾波器106の群遅延時間はfoでτgf/T=46（=43+3）と長い。
ここで、利得が+1dB増えてfoで|Ao・β|=23dB、群遅延時間が+0.05・T（foのθが-18度）長くなりτg/T=3.05の場合のナイキスト線図を図２7に示す。破線の全体図は右下がりになりfoで(13.3,-4.1)を通過している。実線の拡大図において、高域が(-1,0)に近付いているが、まだ(-1,0)の周りを右回りに回っていないので安定である。そして、閉ループ利得や歪改善量などを図２8に示す。|Ao・β|=0dBとなる周波数は低域ではfo-0.050・foで角度は∠Ao・β=+124度で位相余裕56度であるが、高域ではfo+0.053・foで角度は∠Ao・β=-161で位相余裕19度と余裕が少ない。比帯域幅BW/fo=0.01で閉ループ利得|Ao/(1+Ao・β)|は約39dBで図２６と殆ど変らないが、歪改善量|1+Ao・β|は約19dB〜約23dBで図２6より約1dB増える。また、閉ループ利得|Ao/(1+Ao・β)|はfo-0.076・foで約42.3dB、fo+0.063・foで約52.6dB、歪改善量|1+Ao・β|はfo-0.087・foで約-6.6dB、fo+0.063・foで約-14.1dBになる。その為に、入力信号に対する誤差信号の利得|Ve/Vi|=1/|1+Ao・β|は、fo+0.063・foで約+14.1dBで正の利得になる。なお、負帰還用帯域通過濾波器106の群遅延時間は、foでτgf/T=46程度で図２６と殆ど同じである。以上、帯域外の閉ループ利得あるいは誤差信号の利得をモニタして制御すれば負帰還を安定にできる。
さらに利得が増えると、あるいは群遅延時間が長くなると負帰還が不安定になるので、例えば図１５に示すように、減算器105の入力端に接続される第１の帯域通過濾波器135及び第２の帯域通過濾波器136と、減算器105の出力端に接続される第３の帯域通過濾波器137及び第４の帯域通過濾波器138と、第１から第４の帯域通過濾波器の出力の各電力を検出する電力検出器139とを追加し、以下の様に各帯域での利得を測定する。
第１の帯域通過濾波器135は、高周波入力信号102の周波数より低い低域帯の信号（vi）を通過させ、第２の帯域通過濾波器136は、高周波入力信号102の周波数より高い高域帯の信号（vi）を通過させる。第３の帯域通過濾波器137は、減算器105からの誤差信号（ve）の中の高周波入力信号102の周波数より低い低域帯の信号を通過させ、第４の帯域通過濾波器138は、減算器105からの誤差信号（ve）の中の高周波入力信号102の周波数より高い高域帯の信号を通過させる。
制御部128は、電力検出器139で検出された各電力の情報Ciを入力して、減算器105の入力端の電力に対する減算器105の出力端の電力の比、ve／viの誤差信号利得を低域帯と高域帯とのそれぞれで求める。制御部128は、高域帯の利得が低域帯の利得より高い時は通過位相を小さくし、逆の時は大きくして両者の利得が等しくなるように、両者の利得が一定の利得より大きい時に減衰量を増加させ、逆の時は減少させて両者の利得が共に一定の利得になる調整信号Coを出力して第１の可変減衰器131と第１の位相制御回路132とを制御する。
ここで、図２６、２８を参照する。ここで信号周波数は、規格化（f/f0）された＝１に相当し、例えば、第１、第３の帯域通過濾波器135，137は、規格化された1.05付近に通過帯域を持ち、第２、第４の帯域通過濾波器136，138は、0.95付近に通過帯域を持っている。図２８では、誤差信号の利得の逆数の|1+Ao・β|の値が規格化周波数1.05付近では谷状に下がり、0.95付近では概ね平坦である。そこで、制御部128は、第１の可変減衰器131と第１の位相制御回路132とを制御し、|1+Ao・β|の特性を図２６に示される様に揃える。
これは誤差信号の利得の場合であるが、入力信号に対する出力信号の電力比（vo/vi、又は、vb/viでも良い。）についての閉ループ利得でも同様に測定すればよい。即ち、制御部128は、出力信号（vo）（又は、減算器105に入力される帰還信号（vb））の電力情報を入力してその帯域毎について利得を測定する。この場合の帯域通過濾波器の図示等説明は省略する。
なお、利得調整手段としては、第１の可変“減衰器”131の代わりに第１の可変“利得増幅器”としても良い。
そして、増幅器の受電端の電源電圧、入力信号包絡線、高周波入力信号の周波数、及びスイッチング増幅器109の温度によって最適な一定の利得が変化する場合は、予め調整時に記憶された情報に基いて、制御部128は、これらに対応して一定の利得を変えることにより負帰還を安定にする。
（第３の実施形態）
図２９は、本発明に係る電力増幅装置の第３の実施形態を示す回路構成図である。図２９において、第１の位相制御回路132の通過位相を180度以上変えなければならない場合、OR回路130の出力を入力とするインバータ141と、OR回路130及びインバータ141のいずれか１つの出力端をスイッチング増幅器109の入力端に接続する切換スイッチ142とを追加し、制御部128が切換スイッチ142を切り換える制御信号Coを切換スイッチ142に出力して通過位相を180度変える。こうすれば、第１の位相制御回路132が変えなければならない通過位相を減らすことができる。また、インバータ141及び切換スイッチ142の代わりに、例えばEXOR（Exclusive-OR）回路など第２のディジタル回路としても良い。
さらに、図２９において、上記切換スイッチ142の出力が1Vと0VのON/OFFパルスで、スイッチング素子110のGaN HEMTがVgs=-3Vでカットオフ、Vgs=+1Vで飽和する（Isat）ならば、スイッチング増幅器109の前段にレベルシフトを兼ねたパルス増幅器143を挿入する。
（第４の実施形態）
図３０及び図３１は、本発明に係る電力増幅装置の第４の実施形態を示す回路構成図である。E級増幅器は中心周波数foから外れるとOFF時にドレイン電圧が負になる場合があるので、ショットキー接合のGaN HEMTのゲートに高い順方向電流が流れないようにOFF時はゲートバイアスを深くする必要がある。その為にゲートを駆動する回路（コンパレータ108）の難易度が高くなる。しかし、図３０に示すようにスイッチング素子110の出力端に直列にダイオード150を順方向に挿入、あるいは図３１のようにスイッチング素子110の出力端と接地の間にダイオード153を逆方向に接続すれば、ゲートバイアスを深くする必要が無くなる。
また、高周波の帯域通過濾波器の損失を低減する為には形状寸法や質量が大きくなるが、中間周波数ならば小型なSiのICで実現できる。そこで、例えば図３０に示すように、負帰還用帯域通過濾波器106の動作帯域を中間周波数とするために、高周波数と中間周波数との間のインターフェースに周波数変換器144、145を挿入し、それぞれのローカル信号146、147を発生するローカル信号生成器148,149を追加する。これは、上記図１や図１５に示した負帰還用帯域通過濾波器106、第１の帯域通過濾波器135、第２の帯域通過濾波器136、第３の帯域通過濾波器137、第４の帯域通過濾波器138、電力検出器139、第１の可変減衰器131、第２の可変減衰器133、第１の位相制御回路132、第２の位相制御回路133、減算器105、包絡線検出器127の中の１つを中間周波数にする場合である。以降の他の実施形態についても、説明を複雑にしない為に、一部だけで説明する。
また、図３１のように、減算器105の動作帯域も中間周波数とし、高周波入力信号102を入力とする高周波入力端101を、中間周波入力信号152を入力とする中間周波入力端151に置き換え、高周波数と中間周波数との間のインターフェースに周波数変換器144、145を挿入する。
（第５の実施形態）
図３２は、本発明に係る電力増幅装置の第５の実施形態を示す回路構成図である。変調帯域幅が広い場合でもI/Q（同相／直交位相）の中間周波数にすれば周波数を下げることができるので、ICの高性能化の難易度が下がる。そこで、例えば、図３２に示すように、負帰還用帯域通過濾波器106、及び周波数変換器154、155の動作帯域をI/Qの中間周波数とする。
（第６の実施形態）
図３３は、本発明に係る電力増幅装置の第６の実施形態を示す回路構成図である。例えば図３３の様に減算器105の動作帯域も、I/Qの中間周波数にする場合、入力端をI/Qの中間周波入力端156、入力信号をI/Qの中間周波入力信号157とする。例えば図３２のI/Qの中間周波数を0Hzとする。例えば図３３のI/Qの中間周波数を0Hzとして図３４の様に入力端をI/Qのベースバンド入力端158、入力信号をI/Qのベースバンド入力信号159とする。つまり、I/Qのベースバンド信号を直接入力できる。なお、I/Qの中間周波数を0Hzとしてベースバンド信号で使う場合の負帰還用帯域通過濾波器106は低域通過濾波器に置き換える。
（第７の実施形態）
図３４は、本発明に係る電力増幅装置の第７の実施形態を示す回路構成図である。ローカル信号発生器148，149のローカル周波数の情報を制御部128に入力し、制御部128がローカル信号発生器148を制御し、ローカル信号の周波数を変える。例えば、図３４の第１のローカル信号146や第２のローカル信号147の位相を変える様に制御部128が第１のローカル信号発生器148や第２のローカル信号発生器149を制御すれば、上記図１５の第１の位相制御回路132や第２の位相制御回路134の代わりに通過位相を変えることができる。例えば、前述のワンショット回路129でτを与えることによって振幅歪補償をする場合、上記図１７のOR出力vgはTonの中心からτ/2だけ遅れるので、制御部128は第１のローカル信号発生器148のフェーズ・ロック・ループ・シンセサイザの位相を制御して誤差信号の位相を進める。
なお、ローカル信号発生器148の代わりに、外部からローカル信号が入力されても良く、その場合も上記のローカル信号発生器を用いる場合に準じて調整すればよい。あるいは、図示は省略するが、ローカル信号発生器と周波数変換器の間に移相器を挿入し、制御部128が移相器を制御し、ローカル信号の位相を変えるようにしても良い。例えば、前述の帰還率βの位相の温度特性が問題になる場合、その温度特性を参照テーブルに予め記憶させ、図３４の制御部128は、スイッチング増幅器109の温度に対応して、第２のローカル信号発生器149と周波数変換器155の間に挿入した移相器（図示せず）を制御して、帰還率βの位相の温度補償をする。
（第８の実施形態）
図３５は、本発明に係る電力増幅装置の第８の実施形態を示す回路構成図である。例えば電源116の応答速度が遅い場合、図３５において包絡線検出器127からの包絡線信号を受けて制御部128が電源116を制御すると遅れが生じる。そこで、本構成では、高周波入力端101と減算器105との間に信号処理部160を挿入することにより遅延時間を補正してスイッチングする制御を行う。
信号処理部160は、内部を図示しないが、高周波の入力信号をベースバンド、もしくは中間周波信号等の信号処理用信号に変換する周波数変換機能と、変換された信号を元の高周波信号に戻す周波数再変換機能と、信号処理用信号に遅延を与える遅延付加機能と、入力信号を検波してその包絡線を出力する包絡線出力機能とを備える。ここで行われる信号処理は、制御部128との間で入出力されるCi、Coにより監視・制御される。
制御部128は、図１５に示されるような包絡線検出器127からの包絡線信号を受けて電源116を制御する時に所要の電源電圧に到達する遅延時間tdの値を内部メモリに記憶する。この遅延時間tdは、予め調整時にオペレータにより測定されて書き込まれるか、又は、制御部128が運用時にスイッチング増幅器109の受電端の電源電圧VddをCiとして監視し、制御部128が電源116へ出力した制御信号Coと比較し、遅延時間tdを算出して記憶される。
信号処理部160は、入力信号の包絡線信号をCiとして制御部128に出力する。制御部128は、信号処理部160が前述の遅延時間tdだけ遅れて再変換した信号を減算器105への入力信号（vi'）161として出力するための遅延制御信号Coを信号処理部160に出力して遅延補正を行うことができる。
この信号処理部160においては、包絡線信号を出力すると共に、例えば、送信電波の周波数の高周波信号である入力信号を、中間周波信号、I/Qの中間周波信号、あるいはI/Qのベースバンド信号である処理用信号に変換する。そして、ベースバンド信号の様な低い周波数での信号処理を行い遅延時間tdを追加した後に、信号処理用信号を元の高周波信号に戻して出力すれば、遅延時間tdの精度を高くする難易度が下がる。なお、遅延時間tdは、回路の応答特性により予め定めた設計、又は測定値を用いてもよいし、前述のように回路動作を監視して動的に変化させるようにしてもよい。
（第９の実施形態）
図３６は、本発明に係る電力増幅装置の第９の実施形態を示す回路構成図である。例えば図３６のようにI/Qのベースバンド信号（vi）159を入力することにより処理用変換回路を削除する。こうすれば、I/Qのベースバンド信号を直接入力することができる。
ここまでに説明した各実施形態を組み合わせれば各種の制御を実施できる。その基礎となる処理の流れを図３７に示す。この図３７の例ではVt1≠Vt2、τ=0とするので、上記図１５で不要となる回路は削除しても良い。
先ず、制御部128は、利得が高く負帰還が不安定になるVo/Vom＜0.2にならないように、電源電圧を変えるものとする。ステップＳ１ａにおいて包絡線信号からVi(Vpeak)を求め、ステップＳ２ａおいてfo、δ=0、Ni=0として、Vo=Vi・|Ao/(1+Ao・β)|(Vpeak)、Ve=Vi/|1+Ao・β|(Vpeak)を求める。なお、Aoやβは、テーブルに予め記憶されているものとする。ステップＳ３ａにおいて（設定したバックオフ量）0.5の(Vom/Vo)sとVoから設定する電源電圧のVdds=0.61・Vo・(Vom/Vo)sを求めて電源116を制御する。ステップＳ４ａにおいてスイッチング増幅器109の受電端の電源電圧のVddとVoから実際のVo/Vom=0.61・Vo/Vddを求め、Vo/Vom＜0.2ならば上記ステップＳ１ａへ戻る。一方、Vo/Vom≧0.2ならば、ステップＳ５ａにおいて、Vo/Vomをもとに上記図１０からDFを求め、上記図８からこのDFでのVt1/Ve、Vt2/Veを求める。そして、ステップＳ６ａにおいて、Vt1/Ve、Vt2/VeとVeからVt1、Vt2を求めてコンパレータ108を制御する。この制御方法は、振幅歪と位相歪を同時に補償できるが、バックオフ量が大きい時に誤動作する場合があるので、その時は他の制御方法に切り替える。なお、切り替える場合は、その時のVo/Vomを使って他の制御方法の初期値を求める。例えば、図３７のステップＳ４ａでVo/Vom＞0.2であるが上記の誤動作をする場合に、次に説明する図３８の手順に切り替えるならば、ステップＳ５ｂにジャンプする。
図３８は、Vt1=Vt2=Vt、τ≠0とした場合の制御部128の処理の一例を表したフローチャートである。図３８において、ステップＳ１ｂ〜ステップＳ４ｂまでは、図３７のステップＳ１ａ〜ステップＳ４ａと同じであるため、説明を省略する。ステップＳ５ｂにおいて、Vo/Vomと上記図２０からVe/Vtを求め、Ve/VtとVeからVtを求めてコンパレータ108を制御する。ステップＳ６ｂにおいて、コンパレータ108から出力される信号からτを求めてワンショット回路129を制御し、ステップＳ７ｂにおいて、Vo/Vomをもとに上記図１４からθを求め、θ+π・τ/Tとなるように第１の位相制御回路132を制御する。
図３９は、Vt1=Vt2=Vt、τ≠0とした場合の制御部128の処理の他の例を表したフローチャートである。図３９において、ステップＳ１ｂ〜ステップＳ７ｂまでは、図３８のステップＳ１ｂ〜ステップＳ７ｂと同じであるため、説明を省略する。ステップＳ８ｃにおいて、制御部128は、低域帯の利得と高域帯の利得が一定の利得になるように、第１の可変減衰器133と第１の位相制御回路132とを制御する。
上記図３７のステップＳ１ａからステップＳ６ａまで、図３８のステップＳ１ｂからステップＳ７ｂまで、図３９のステップＳ１ｃからステップＳ７ｃまでの応答速度が速い方が負帰還は安定になる。しかし、図３９のステップＳ８ｃの応答速度は最適化する必要がある。そして、これらの制御の遅れや誤差の為に発生する歪は負帰還で補償する。
上記図３７から図３９では、Vo/Vom＜0.2にならないように電源電圧を変えるとしたが、包絡線信号が小さくなってきて零を過ぎる時も電源電圧を追従させるためには、高速に応答する電源が必要であり、その電源効率は低い。一方、高効率で入力包絡線が大きい時に設定したバックオフ量の範囲に入る程度の応答速度の電源を使うと、包絡線信号が小さくなってきて零を過ぎる時の実際の電源電圧は高く、Vo/Vomは0.2より小さくなる。Vo/Vom＜0.2の時は負帰還が不安定になるが、上記図３９のステップＳ４ｃにおいて、Vo/Vom＜0.2ならばステップＳ１ｃへ戻るとし、負帰還を安定にする制御をホールドするので、例えばVo/Vom=0.2程度の状態とコンパレータ108がONしない状態との間を揺れ動き、平均するとVo/Vomは0.2より小さくなる。Vo/Vom＞0.2ではVt＜Ve=Vi/|1+Ao・β|であるが、Viが小さくなってもViがホールドしたVtより大きい間はコンパレータ108がONになる時があり追従する。そして、Vi＜VtになるとコンパレータがONしない状態が続いてVoは零になる。従って、歪改善量|1+Ao・β|を大きくすれば小信号から追従しダイナミックレンジを広くすることができる。
更に、例えばステップＳ１ｃへ戻る場合は、Vo/Vomをもとに図１４からθを求め第１の位相制御回路132を制御する。そして、不安定領域を回避し、コンパレータ108がONしない状態が少し続くと、出力信号が小さくなり帰還信号も小さくなるので、入力信号から帰還信号を減算する誤差信号は大きくなり一瞬Ve/Vt＞1となる様に、Ve/Vt=0.95一定として、Ve/VtとVeとからVtを求めてコンパレータ108を制御すれば、不安定領域を回避でき、小信号でも歪改善量が低下しないようにできる。また、これらの制御方法にDPD（Digital PreDistortion）を組み合わせても良い。
以上述べたように、負帰還が不安定になるVo/Vom＜0.2の領域でも、コンパレータ108のOFFが続けば開ループ利得が零になるので、平均して負帰還が掛かり歪を補償できる。この状態では、スイッチング増幅器109の出力側同調回路117の共振現象と完全には同期しないために、帯域外雑音が発生する。しかし、包絡線信号が小さくなってきて零を過ぎる時だけなので、特許文献２と比べれば、出力側同調回路117の共振現象との同期は大幅に改善し、高周波でも効率の低下が少なく、帯域外雑音を大幅に低減できるので大電力の出力側の帯域外雑音成分を阻止する為の帯域通過濾波器の仕様を大幅に緩和できるか不要にできる。
なお、本発明は、上記各実施形態に限定されるものではない。例えば、上記各実施形態では、上記図６に示した単純化モデルのE級動作の歪で説明したが、制御部128は、実際のスイッチング増幅器109の歪など制御に必要な情報を入力あるいは記憶あるいは学習する必要がある。
また、本発明は、上記図３７乃至３９に示した制御方法は一例であり、例えば高周波入力周波数やスイッチング増幅器109の温度などの変動要因が無視できない場合はそれらに基づく制御を追加するとか、例えばCdsの電源電圧依存性が無視できない場合は上記図８をDF別だけでなくVdd別にも用意するようにしても良い。
なお、各信号の波形が図４０に示すような位相関係の場合には、コンパレータ108の閾値電圧をOFF状態の時は第１の閾値電圧として入力電圧が高い方から低い方に交差する時にOFFからON、ON状態の時は第２の閾値電圧として入力電圧が低い方から高い方に交差する時にONからOFFとする。
また、ONをOFF、OFFをONに置き換えて、例えばOR回路130をAND回路に置き換えれば逆相になるが、第１の位相制御回路132で位相を180度変えれば負帰還になる。
また、上記各実施形態では、スイッチング増幅器109にE級増幅器を用いて説明したが、出力側同調回路を偶数調波は短絡、奇数調波は開放として電圧を矩形波に近付けて高効率にするF級増幅器や、出力側同調回路を偶数調波は開放、奇数調波は短絡として電流を矩形波に近付けて高効率にする逆F級増幅器でも同様に実施できる。
また、E、F、逆F級増幅器より広帯域なA級、AB級、B級増幅器はスイッチング増幅器ではないが、以下の改造をすれば同様に実施できる。図４１（ａ）はA級、AB級、B級増幅器の等価回路の例で、出力側同調回路117は基本波に同調しており、高調波に対する増幅素子164の負荷インピーダンスは短絡である。また、入力側同調回路162も同様に基本波に同調している。増幅素子164のゲート電圧vg−ドレイン電流id特性を示す図４１（ｂ）において、A級増幅器ではゲート側の電源電圧（Vgg）163をid=0となるカットオフ電圧の半分にする事により、全周期にドレイン電流が流れるので、過入力で無い範囲の最大出力時の理論効率は50%である。一方、B級増幅器では（Vgg）163をピンチオフ電圧にする事により、半周期だけドレイン電流が流れるので、過入力で無い範囲の最大出力時の理論効率は79%である。なお、AB級はA級とB級の中間である。図４１（ａ）の高周波入力端101にスイッチング信号を入力しても入力側同調回路162が高調波を短絡するので、ゲート電圧（vg）111は基本波だけになる。従って、過入力にしない限り、飽和状態かカットオフ状態でない時間が短いスイッチング動作にならない。一方、過入力にすると過大なゲート電流が流れて信頼性の問題が発生する。
そこで、入力側同調回路162を外して、例えば上記図２９のパルス増幅器143の出力端を増幅素子164の入力端に接続し、ONの時に飽和状態、OFFの時にカットオフ状態となる様にパルス増幅器143の出力電圧を設定すれば、広帯域で高効率な電力増幅装置ができる。
また、スイッチング素子110は、GaN HEMTに限らず、Si、SiGe、GaAs、GaP、SiCなどを使ったバイポーラトランジスタ、ＨＢＴ（Hetero-junction Bipolar Transistor）、MOS FET（Metal-Oxide-Semiconductor Field-Effect Transistor）、ＬＤＭＯＳ（Lateral Doped Metal-Oxide-Semiconductor Field Effect Transistor）、MIS FET（Metal Insulator Semiconductor Field Effect Transistor）、MES FET（Metal-Semiconductor Field Effect Transistor）、HFET（Heterojunction Field Effect Transistor）など他の増幅素子にも適用できる。
なお、この発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
１０１…高周波入力端、１０２…高周波入力信号、１０３…高周波帰還信号、１０４…高周波誤差信号、１０５…減算器、１０６…負帰還用帯域通過濾波器、１０７…閾値電圧、１０８…コンパレータ、１０９…スイッチング増幅器、１１０…スイッチング素子、１１１…ゲート電圧、１１２…ドレイン電圧、１１３…ドレイン電流、１１４…スイッチング増幅器の電源電圧、１１５…スイッチング増幅器の電源電流、１１６…スイッチング増幅器の電源、１１７…出力側同調回路、１１８…第１の結合器、１１９…高周波出力信号、１２０…高周波出力端、１２６…第２の結合器、１２７…包絡線検出器、１２８…制御部、１２９…ワンショット回路、１３０…OR回路、１３１…第１の可変減衰器、１３２…第１の位相制御回路、１３３…第２の可変減衰器、１３４…第２の位相制御回路、１３５…第１の帯域通過濾波器、１３６…第２の帯域通過濾波器、１３７…第３の帯域通過濾波器、１３８…第４の帯域通過濾波器、１３９…電力検出器、１４０−１…制御部への入力端、１４０−２…制御部からの出力端、１４１…インバータ、１４２…切換スイッチ、１４３…パルス増幅器、１４４…中間周波数から高周波数への周波数変換器、１４５…高周波数から中間周波数への周波数変換器、１４６…第１のローカル信号、１４７…第２のローカル信号、１４８…第１のローカル信号発生器、１４９…第２のローカル信号発生器、１５０…順方向ダイオード、１５１…中間周波入力端、１５２…中間周波入力信号、１５３…逆方向ダイオード、１５４…I/Qの中間周波数から高周波数への周波数変換器、１５５…高周波数からI/Qの中間周波数への周波数変換器、１５６…I/Qの中間周波入力端、１５７…I/Qの中間周波入力信号、１５８…I/Qのベースバンド入力端、１５９…I/Qのベースバンド入力信号、１６０…信号処理部、１６１…減算器の入力信号。１６２・・・入力側同調回路、１６３・・・ゲート側の電源電圧、１６４・・・増幅素子。

Claims (13)

  1. 入力される高周波の入力信号をスイッチング増幅して高周波の出力信号にして出力する電力増幅装置において、
    前記出力信号の一部を帰還信号として出力する帰還信号出力手段と、
    前記入力信号と前記帰還信号が入力され、その差分を誤差信号として出力する減算器と、
    前記誤差信号が入力され、前記誤差信号を所定の閾値電圧と比較してオン、オフのパルス信号を出力するコンパレータと、
    出力側に前記入力信号の周波数に同調する出力側同調回路を備え、電源から一定の電源電圧を供給され、前記パルス信号に基くスイッチング信号が入力され、前記スイッチング信号のオン・オフに従ってスイッチング増幅した前記出力信号を出力するＥ級増幅器と、
    前記入力信号の包絡線を検出して包絡線信号を出力する包絡線検出器と、
    前記包絡線信号が入力され、前記包絡線信号のレベルに対応して前記増幅器に供給される電源電圧を調整する第１の制御部と、
    前記増幅器の受電端の電源電圧、及び前記入力信号の包絡線信号のうち少なくとも１つを示す情報を入力し、前記情報の入力条件に対して予め設定された動作条件に基づいて、前記パルス信号の立上の閾値電圧及び立下の閾値電圧を制御する第２の制御部と
    を具備することを特徴とする電力増幅装置。
  2. 前記第１の制御部は、前記入力信号の周波数及び前記増幅器の温度のうち少なくとも１つを示す情報が入力され、前記情報の入力条件に対して予め設定された動作条件に基づいて前記電源電圧を制御することをさらに特徴とする請求項１に記載の電力増幅装置。
  3. 前記第２の制御部は、前記入力信号の周波数、及び前記増幅器の温度のうち少なくとも１つを示す情報が入力され、前記情報の入力条件に対して予め設定された動作条件に基づいて、前記閾値電圧を制御することをさらに特徴とする請求項１に記載の電力増幅装置。
  4. 前記コンパレータの後段に、前記パルス信号の立下りタイミングをトリガとして一定期間オン状態となるワンショット回路をさらに具備し、
    前記増幅器は、前記パルス信号と前記ワンショット回路の出力信号との論理和を前記スイッチング信号とすることを特徴とする請求項１に記載の電力増幅装置。
  5. 前記パルス信号、前記増幅器の受電端の電源電圧、前記入力信号の包絡線信号、前記入力信号の周波数、及び前記増幅器の温度のうち少なくとも１つを示す情報が入力され、前記情報の入力条件に対して予め設定された動作条件に基づいて、前記一定期間オンとなる時間を調整する第３の制御部をさらに具備することを特徴とする請求項４記載の電力増幅装置。
  6. 前記誤差信号の利得を調整する第１の利得制御回路と、
    前記パルス信号、前記増幅器の受電端の電源電圧、前記入力信号の包絡線信号、前記入力信号の周波数、及び前記増幅器の温度のうち少なくとも１つを示す情報を入力し、前記情報の入力条件に対して予め設定された動作条件に基づいて前記第１の利得制御回路を制御する第４の制御部と
    をさらに具備することを特徴とする請求項１に記載の電力増幅装置。
  7. 前記誤差信号の位相を調整する第１の位相制御回路と、
    前記パルス信号、前記増幅器の受電端の電源電圧、前記入力信号の包絡線信号、前記入力信号の周波数、及び前記増幅器の温度のうち少なくとも１つを示す情報を入力し、前記情報の入力条件に対して予め設定された動作条件に基づいて前記第１の位相制御回路を制御する第５の制御部と
    をさらに具備することを特徴とする請求項１に記載の電力増幅装置。
  8. 前記帰還信号の利得を調整する第２の利得制御回路と、
    前記入力信号の周波数、及び前記増幅器の温度のうち少なくとも１つを示す情報を入力し、前記情報の入力条件に対して予め設定された動作条件に基づいて前記第２の利得制御回路を制御する第６の制御部と
    をさらに具備することを特徴とする請求項１に記載の電力増幅装置。
  9. 前記帰還信号の位相を調整する第２の位相制御回路と、
    前記入力信号の周波数、及び前記増幅器の温度のうち少なくとも１つを示す情報を入力し、前記情報の入力条件に対して予め設定された動作条件に基づいて、前記第２の位相制御回路を制御する第７の制御部と
    をさらに具備することを特徴とする請求項１に記載の電力増幅装置。
  10. 前記誤差信号の利得を調整する第１の利得制御回路と、
    前記誤差信号の位相を調整する第１の位相制御回路と、
    前記入力信号の中心よりも高い所定の高域帯を通過させる第１の帯域通過濾波器と、
    前記入力信号の中心よりも低い所定の低域帯を通過させる第２の帯域通過濾波器と、
    前記誤差信号又は前記出力信号の中心よりも高い所定の高域帯を通過させる第３の帯域通過濾波器と、
    前記誤差信号又は前記出力信号の中心よりも低い所定の低域帯を通過させる第４の帯域通過濾波器と、
    前記第１乃至第４の帯域通過濾波器の出力の各電力を検出する電力検出器と、
    前記入力信号に対する前記誤差信号又は前記出力信号の電力比の利得を前記高域帯と前記低域帯とで求め、前記高域帯の利得が前記低域帯の利得より高い時に前記位相を小さくし、前記高域帯の利得が前記低域帯の利得より小さい時に前記位相を大きくして、前記高域帯の利得と前記低域帯の利得とが等しくなるように前記第１の位相制御回路を制御し、前記高域帯の利得と前記低域帯の利得とが基準利得となるように前記第１の利得制御回路を制御する第８の制御部とをさらに具備することを特徴とする請求項１に記載の電力増幅装置。
  11. 前記第８の制御部は、前記増幅器の受電端での電源電圧、前記入力信号の包絡線信号、前記入力信号の周波数、及び前記増幅器の温度のうち少なくとも１つを示す情報を入力し、前記情報の入力条件に対して予め設定された動作条件に基づいて前記基準利得を変化させることを特徴とする請求項１０に記載の電力増幅装置。
  12. 前記スイッチング信号が入力され、その極性を反転して出力するインバータと、
    前記インバータの出力信号と前記スイッチング信号とを切り替え出力する切替器と、
    前記切替器を制御して前記スイッチング信号の位相を１８０度変化させる第９の制御部と
    をさらに具備することを特徴とする請求項１に記載の電力増幅装置。
  13. 前記増幅器の前段に、前記スイッチング信号を増幅するパルス増幅器をさらに具備することを特徴とする請求項１に記載の電力増幅装置。
JP2009240605A 2009-10-19 2009-10-19 電力増幅装置 Expired - Fee Related JP5017346B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009240605A JP5017346B2 (ja) 2009-10-19 2009-10-19 電力増幅装置
US12/849,379 US8405374B2 (en) 2009-10-19 2010-08-03 Power amplification device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009240605A JP5017346B2 (ja) 2009-10-19 2009-10-19 電力増幅装置

Publications (2)

Publication Number Publication Date
JP2011087246A JP2011087246A (ja) 2011-04-28
JP5017346B2 true JP5017346B2 (ja) 2012-09-05

Family

ID=43878800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009240605A Expired - Fee Related JP5017346B2 (ja) 2009-10-19 2009-10-19 電力増幅装置

Country Status (2)

Country Link
US (1) US8405374B2 (ja)
JP (1) JP5017346B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8975960B2 (en) 2011-02-01 2015-03-10 Mediatek Singapore Pte. Ltd. Integrated circuit wireless communication unit and method for providing a power supply
US9166538B2 (en) 2011-02-01 2015-10-20 Mediatek Singapore Pte. Ltd. Integrated circuit wireless communication unit and method for providing a power supply
KR101373769B1 (ko) * 2011-02-15 2014-03-14 성균관대학교산학협력단 고효율 가변전력 전송 장치 및 방법
JP2013004750A (ja) * 2011-06-16 2013-01-07 Fujitsu Ltd 化合物半導体装置及びその製造方法
US8773101B2 (en) * 2011-08-04 2014-07-08 Hamilton Sundstrand Corporation Power management for loads supplied with power from wild sources
WO2013031609A1 (ja) * 2011-08-26 2013-03-07 住友電気工業株式会社 増幅装置及び無線通信装置
JP5978575B2 (ja) * 2011-09-13 2016-08-24 富士電機株式会社 スイッチング電源装置の制御回路およびスイッチング電源装置
US8929843B2 (en) * 2011-09-20 2015-01-06 Qualcomm Incorporated Antenna power coupler having a variable coupling factor
US9031567B2 (en) * 2012-12-28 2015-05-12 Spreadtrum Communications Usa Inc. Method and apparatus for transmitter optimization based on allocated transmission band
KR101738730B1 (ko) 2013-04-23 2017-05-22 스카이워크스 솔루션즈, 인코포레이티드 전력 증폭기 시스템에서의 엔벨로프 정형화 장치 및 방법
KR101860930B1 (ko) 2013-04-30 2018-05-28 주식회사 에이스테크놀로지 갈륨나이트라이드(ＧａＮ) 트랜지스터를 이용한 전력증폭기의 바이어스회로
WO2015003098A1 (en) * 2013-07-05 2015-01-08 Mediatek Singapore Pte. Ltd. Integrated circuit wireless communication unit and method for providing a power supply

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58130617A (ja) * 1982-01-29 1983-08-04 Nippon Gakki Seizo Kk パルス幅変調回路
US4607323A (en) * 1984-04-17 1986-08-19 Sokal Nathan O Class E high-frequency high-efficiency dc/dc power converter
US6246283B1 (en) * 1999-03-09 2001-06-12 Tripath Technology, Inc. Power efficient line driver
US7180758B2 (en) * 1999-07-22 2007-02-20 Mks Instruments, Inc. Class E amplifier with inductive clamp
US6813319B1 (en) * 1999-10-08 2004-11-02 M/A-Com Eurotec System and method for transmitting digital information using interleaved delta modulation
US7319763B2 (en) * 2001-07-11 2008-01-15 American Technology Corporation Power amplification for parametric loudspeakers
EP1499011A1 (en) * 2003-07-18 2005-01-19 Stichting Voor De Technische Wetenschappen Amplifying circuit comprising an envelope modulated limit cycles modulator circuit
US7023267B2 (en) 2004-02-17 2006-04-04 Prophesi Technologies, Inc. Switching power amplifier using a frequency translating delta sigma modulator
US7474149B2 (en) 2005-03-25 2009-01-06 Pulsewave Rf, Inc. Radio frequency power amplifier and method using a controlled supply
US7352237B2 (en) 2005-03-25 2008-04-01 Pulsewave Rf, Inc. Radio frequency power amplifier and corresponding method
US7729670B2 (en) * 2006-09-29 2010-06-01 Broadcom Corporation Method and system for minimizing power consumption in a communication system
WO2009014740A2 (en) 2007-07-25 2009-01-29 Pwrf Inc. Reduced distortion radio frequency amplifiers

Also Published As

Publication number Publication date
JP2011087246A (ja) 2011-04-28
US20110089921A1 (en) 2011-04-21
US8405374B2 (en) 2013-03-26

Similar Documents

Publication Publication Date Title
JP5017346B2 (ja) 電力増幅装置
Ali et al. A 28GHz 41%-PAE linear CMOS power amplifier using a transformer-based AM-PM distortion-correction technique for 5G phased arrays
JP3590571B2 (ja) 歪補償装置
Lavrador et al. The linearity-efficiency compromise
US7477102B1 (en) High efficiency linear microwave power amplifier
JP4033794B2 (ja) 高効率線形電力増幅器
US7755425B2 (en) Method and apparatus for reducing frequency memory effects in RF power amplifiers
US20090184761A1 (en) Amplifier modulation method and apparatus
JP5779725B2 (ja) 歪み補償回路および歪み補償回路と高周波電力増幅器を用いた送信装置
US9407209B2 (en) Harmonics cancellation circuit for a power amplifier
Zheng et al. A CMOS WCDMA/WLAN digital polar transmitter with AM replica feedback linearization
US8417197B2 (en) Pre-distortion method and device to enhance the power utility of power amplifiers in wireless digital communication applications
US7839213B2 (en) Amplifier architecture for polar modulation
JP2014217058A (ja) 非線形ドライバを用いる増幅器
US7064613B2 (en) Amplifier bias system and method
JP3985649B2 (ja) 送信方法及び送信装置
US10027288B2 (en) Amplifier
CN111030605A (zh) 一种射频功率放大器的增益压缩补偿电路
JPWO2006046294A1 (ja) リニアライザ
WO2011058197A1 (en) An adaptive digital pre-distortion method and device to enhance the power utility of power amplifiers in wireless digital communication applications
JP2011101111A (ja) 増幅装置
CN109150117B (zh) 一种用于cmos pa的自适应偏置电路
US10637415B1 (en) Linearity improving system and linearity improving method
JP2002076784A (ja) 歪補償回路
JP2011015239A (ja) 増幅回路及び該増幅回路に用いられるバイアス調整方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120515

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120611

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees