JP5009424B2 - Game machine - Google Patents

Game machine Download PDF

Info

Publication number
JP5009424B2
JP5009424B2 JP2011067281A JP2011067281A JP5009424B2 JP 5009424 B2 JP5009424 B2 JP 5009424B2 JP 2011067281 A JP2011067281 A JP 2011067281A JP 2011067281 A JP2011067281 A JP 2011067281A JP 5009424 B2 JP5009424 B2 JP 5009424B2
Authority
JP
Japan
Prior art keywords
control unit
clear signal
main control
unit
game
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011067281A
Other languages
Japanese (ja)
Other versions
JP2011115668A (en
Inventor
充宏 竹田
猛 草野
政美 荒巻
Original Assignee
株式会社藤商事
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社藤商事 filed Critical 株式会社藤商事
Priority to JP2011067281A priority Critical patent/JP5009424B2/en
Publication of JP2011115668A publication Critical patent/JP2011115668A/en
Application granted granted Critical
Publication of JP5009424B2 publication Critical patent/JP5009424B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、コンピュータ回路を備えて構成される遊技機に関し、特に、不正遊技を有効に排除できる遊技機に関する。   The present invention relates to a gaming machine that includes a computer circuit, and more particularly to a gaming machine that can effectively eliminate fraudulent games.
パチンコ機などの弾球遊技機は、遊技盤に設けた図柄始動口と、複数の表示図柄による一連の図柄変動態様を表示する図柄表示部と、開閉板が開閉される大入賞口などを備えて構成されている。そして、図柄始動口に設けられた検出スイッチが遊技球の通過を検出すると入賞状態となり、遊技球が賞球として払出された後、図柄表示部では表示図柄が所定時間変動される。その後、7−7−7などの所定の態様で図柄が停止すると大当り状態となり、大入賞口が繰返し開放されて、遊技者に有利な利益状態を発生させている。但し、実際には、遊技球の入賞に基づく大当り抽選処理によって、大当り状態か否かが予め決定されており、図柄表示部では、専ら遊技者を盛上げるために図柄変動動作を行っている。   A ball game machine such as a pachinko machine has a symbol start opening provided on the game board, a symbol display section for displaying a series of symbol variation patterns by a plurality of display symbols, and a big winning opening for opening and closing the opening and closing plate. Configured. When the detection switch provided at the symbol start port detects the passage of the game ball, the winning state is entered, and after the game ball is paid out as a prize ball, the display symbol is changed for a predetermined time in the symbol display section. Thereafter, when the symbol is stopped in a predetermined manner such as 7-7-7, a big hit state is established, and the big winning opening is repeatedly opened to generate a profit state advantageous to the player. However, in actuality, whether or not the big hit state is determined in advance by the big hit lottery process based on the winning of the game ball, and the symbol display section performs the symbol changing operation exclusively to increase the player.
大当り抽選処理では、所定時間毎に更新されるカウンタ変数CT(大当りカウンタ)が使用され、遊技球の図柄始動口への入賞時に取得された大当りカウンタCTの値(乱数値RND)が、当選値Hitと比較されて大当り状態か否かが決定される。なお、遊技球が入賞すると、図柄始動口から主制御基板に供給される入賞スイッチ信号SGがON状態になる。   In the big hit lottery process, a counter variable CT (big hit counter) that is updated every predetermined time is used, and the value of the big hit counter CT (random number value RND) acquired when winning the symbol at the game start of the game ball is the winning value. It is compared with Hit to determine whether or not it is a big hit state. When the game ball wins, a winning switch signal SG supplied from the symbol starting port to the main control board is turned on.
大当りカウンタCTは、電源投入時の係員による初期化スイッチSWのON操作があれば、RAMクリア処理によって揮発性メモリたるRAMの他の領域と共にゼロクリアされ、その後、所定時間毎に実行されるインクリメント演算などによって所定の数値範囲を循環する。   The jackpot counter CT is cleared to zero together with other areas of the volatile memory RAM by a RAM clear process if the initialization switch SW is turned on by a staff member when the power is turned on, and then incremented by a predetermined time. Cycle through a predetermined numerical range.
特開2003−033532号公報JP 2003-033532 A 特開2003−205161号公報Japanese Patent Laid-Open No. 2003-205161
ところで、上記した当選値Hitや大当りカウンタCTの更新規則は、遊技機を入手して制御プログラムを解析すれば判明する。そのため、電源投入直後であって、RAMクリア処理がされた後における、大当りカウンタCTの循環動作の一巡目であれば、不正基板を用いることで当選状態を意図的に発生させることも不可能ではない。   By the way, the above-mentioned rules for updating the winning value Hit and the big hit counter CT can be found by obtaining a gaming machine and analyzing the control program. Therefore, if it is the first round of the circulation operation of the big hit counter CT immediately after the power is turned on and after the RAM clear process, it is impossible to intentionally generate a winning state by using an illegal board. Absent.
例えば、電源基板から主制御基板に対して、システムリセット信号SYSとRAMクリア信号CLRとが供給される遊技機(図10参照)であれば、主制御基板のコネクタに不正基板(ぶら下げ基板)を装着して、意図的にシステムリセット信号SYSとRAMクリア信号CLRとを主制御基板に供給すると共に、その後、大当りカウンタCTが当選値Hitに一致するタイミングを狙って、ONレベルの入賞スイッチ信号SGを主制御基板に供給することが考えられる。   For example, if the gaming machine (see FIG. 10) is supplied with the system reset signal SYS and the RAM clear signal CLR from the power supply board to the main control board, an unauthorized board (hanging board) is connected to the connector of the main control board. Attach and intentionally supply the system reset signal SYS and the RAM clear signal CLR to the main control board, and then, at the timing when the big hit counter CT coincides with the winning value Hit, the ON level winning switch signal SG May be supplied to the main control board.
なお、特許文献1、特許文献2には、RAMがゼロクリアされたことを液晶ディスプレイで報知することが提案されているが、それだけでは十分な対策とは言えない。   Note that Patent Documents 1 and 2 propose that a liquid crystal display notifies that the RAM has been cleared to zero, but that alone is not a sufficient measure.
本発明は、上記の問題点に鑑みてなされたものであって、RAMを不正にゼロクリアしたところで、不正遊技を有効に排除できる遊技機を提供することを目的とする。   The present invention has been made in view of the above-described problems, and an object of the present invention is to provide a gaming machine that can effectively eliminate unauthorized games when the RAM is illegally cleared to zero.
上記の目的を達成するため、請求項1に係る発明は、遊技者に有利な遊技状態を発生させるか否かの抽選処理の抽選結果を、所定の遊技動作に関連して決定して、遊技動作を中心統括的に担う第一コンピュータ回路を有する主制御部と、主制御部から受けた制御コマンドに基づいて個別的な制御動作を実行する第二コンピュータ回路を有する第一サブ制御部と、外部電源を受けて装置各部に必要な電圧を供給する電源部とを有し、外部電源が途絶えた後も、第一と第二のコンピュータ回路の揮発性メモリの記憶内容を維持するバックアップ機能を設けた遊技機であって、主制御部は、制御回路基板を封印するケースから操作部が露出するよう配置された単一の初期化スイッチのON操作に対応して、外部信号に基づくことなく、自らONレベルのクリア信号を生成するよう構成され、生成されたクリア信号は、主制御部のバッファ回路を経由して、第一サブ制御部に伝送され、ONレベルのクリア信号を受けた第一サブ制御部は、第二コンピュータ回路の揮発性メモリの記憶内容を強制的に消去するよう構成され、主制御部には、第一コンピュータ回路の電源起動時に、初期化スイッチがON操作されたか否かを、クリア信号がONレベルか否かに基づいて判定する操作判定手段と、操作判定手段によって初期化スイッチON操作されたと判定されると、第一コンピュータ回路の揮発性メモリの記憶内容を強制的に消去する消去手段と、消去手段が機能する場合に、表示装置を制御する第二サブ制御部に制御コマンドを送信して、報知画面を表示させる報知指示手段と、初期化スイッチがON操作状態であるか否かを、クリア信号がONレベルか否かに基づいて再判定する再判定手段と、を有して構成される。 In order to achieve the above object, the invention according to claim 1 determines a lottery result of a lottery process for determining whether or not a game state advantageous to a player is generated in relation to a predetermined game operation, A main control unit having a first computer circuit responsible for operation centrally , a first sub-control unit having a second computer circuit for executing an individual control operation based on a control command received from the main control unit ; A power supply unit that receives an external power supply and supplies necessary voltages to each part of the device, and has a backup function that maintains the stored contents of the volatile memory of the first and second computer circuits even after the external power supply is interrupted In accordance with the ON operation of a single initialization switch arranged so that the operation unit is exposed from the case for sealing the control circuit board , the main control unit is not based on an external signal. , himself ON level Is configured to generate a clear signal, generated clear signal, via the buffer circuit of the main control unit, it is transmitted to the first sub-control unit, the first sub-control unit which receives the clear signal ON level Is configured to forcibly erase the stored contents of the volatile memory of the second computer circuit, and the main control unit determines whether or not the initialization switch has been turned ON when the first computer circuit is powered on. The operation determining means for determining based on whether or not the clear signal is ON level, and if the operation determining means determines that the initialization switch has been turned ON , the stored contents of the volatile memory of the first computer circuit are forcibly and erasing means for erasing, if the erasing means to function, by sending a control command to the second sub-control unit for controlling the display device, a notification indicating means for displaying a notification screen, the initial Kas Whether pitch is ON operation state, configured to have a re-determining redetermination unit, a based on whether clear signal or ON level.
請求項2に係る発明は、遊技者に有利な遊技状態を発生させるか否かの抽選処理の抽選結果を、所定の遊技動作に関連して決定して、遊技動作を中心統括的に担う第一コンピュータ回路を有する主制御部と、主制御部から受けた制御コマンドに基づいて個別的な制御動作を実行する第二コンピュータ回路を有する第一サブ制御部と、外部電源を受けて装置各部に必要な電圧を供給する電源部とを有し、外部電源が途絶えた後も、第一と第二のコンピュータ回路の揮発性メモリの記憶内容を維持するバックアップ機能を設けた遊技機であって、主制御部の第一コンピュータ回路には、単一の初期化スイッチのON操作に対応して生成された原始クリア信号を受ける第一入力部と、原始クリア信号を受けた第一サブ制御部から出力される転送クリア信号を受ける第二入力部とが設けられ、主制御部には、第一コンピュータ回路の電源起動時に、初期化スイッチがON操作されたか否かを、原始クリア信号がONレベルであって、且つ、転送クリア信号がONレベルか否かに基づいて判定する操作判定手段と、操作判定手段によって初期化スイッチがON操作されたと判定されると、第一コンピュータ回路の揮発性メモリの記憶内容を強制的に消去する消去手段と、消去手段が機能する場合に、表示装置を制御する第二サブ制御部に制御コマンドを送信して、報知画面を表示させる報知指示手段と、初期化スイッチがON操作状態であるか否かを、原始クリア信号及び/又は転送クリア信号がONレベルか否かに基づいて再判定する再判定手段と、を有して構成される。
上記何れの発明でも、2つのコンピュータ回路の揮発性メモリを同期して消去することができる。
In the invention according to claim 2, the lottery result of the lottery process for determining whether or not a game state advantageous to the player is generated is determined in relation to a predetermined game operation, and the game operation is centrally handled . A main control unit having one computer circuit, a first sub-control unit having a second computer circuit for executing an individual control operation based on a control command received from the main control unit, and an external power supply to each unit of the device A game machine having a backup function for maintaining the storage contents of the volatile memory of the first and second computer circuits even after the external power supply is interrupted, The first computer circuit of the main control unit includes a first input unit that receives a source clear signal generated in response to a single initialization switch ON operation, and a first sub control unit that receives the source clear signal. Output transfer clip A second input unit is provided for receiving the signal, the main control unit, the power supply startup of the first computer circuit, whether the initialization switch is turned ON, the primitive clear signal an ON level and The operation determination means for determining based on whether or not the transfer clear signal is at the ON level, and when the operation determination means determines that the initialization switch has been turned ON, the stored contents of the volatile memory of the first computer circuit are forced Erasing means for erasing automatically, and when the erasing means functions, a notification command means for sending a control command to the second sub-control unit for controlling the display device to display a notice screen, and an initialization switch being turned on Re-determination means for re- determining whether or not it is in a state based on whether or not the primitive clear signal and / or the transfer clear signal is at the ON level .
In any of the above inventions , the volatile memories of the two computer circuits can be erased synchronously.
また、前記主制御部には、電源起動後に、電源遮断を経ることなく前記コンピュータ回路が再起動されたことを検出する異常検出手段が更に設けられ、前記コンピュータ回路の再起動が検出された場合にも、前記揮発性メモリの記憶内容が強制的に消去されるよう構成されるのが好ましい。ここで、「コンピュータ回路が再起動されたことを検出する」とは、再起動を正しく検出する場合に限らず、再起動された可能性がある場合も含まれる。何れの場合でも、本来、生じない筈の異常事態が発生していることになるので、揮発メモリの内容を消去することで、その後の異常事態を未然に防止することができる。   Further, the main control unit is further provided with an abnormality detection means for detecting that the computer circuit has been restarted without shutting off the power after the power is turned on, and when the restart of the computer circuit is detected In addition, it is preferable that the content stored in the volatile memory is forcibly erased. Here, “detecting that the computer circuit has been restarted” includes not only a case where the restart is correctly detected, but also a case where there is a possibility that the computer circuit has been restarted. In any case, since an abnormal situation that does not occur originally has occurred, it is possible to prevent the abnormal situation thereafter by deleting the contents of the volatile memory.
異常検出手段の構成は、特に限定されないが、例えば、コンピュータ回路の揮発性メモリに、電圧降下信号を受ける電源遮断時に実行される所定処理の後に規定値にセットされ、定常動作時にはリセットされるバックアップフラグが設けられる場合には、前記異常検出手段は、前記操作判定手段が、前記初期化スイッチのON操作を検出せず、且つ、前記バックアップフラグが規定値でない場合に、前記コンピュータ回路が再起動されたと判定するのが好適である。   The configuration of the abnormality detection means is not particularly limited. For example, the backup is reset in a volatile memory of a computer circuit to a prescribed value after a predetermined process executed when a power supply that receives a voltage drop signal is interrupted, and reset in a steady operation. When the flag is provided, the abnormality detection unit restarts the computer circuit when the operation determination unit does not detect the ON operation of the initialization switch and the backup flag is not a specified value. It is preferable to determine that it has been done.
また、コンピュータ回路の揮発性メモリに、電圧降下信号を受ける電源遮断時に実行される所定処理の演算結果が記憶される格納領域が設けられる場合には、前記異常検出手段は、前記操作判定手段が、前記初期化スイッチのON操作を検出せず、且つ、前記所定処理と同一演算の実行結果が前記格納領域の値に一致しない場合に、前記コンピュータ回路が再起動されたと判定するのが好適である。なお、何れの実施形態でも、再起動された可能性があると判定も含まれるのは先に説明した通りである。   Further, when the volatile memory of the computer circuit is provided with a storage area for storing a calculation result of a predetermined process executed when the power supply receiving the voltage drop signal is shut down, the abnormality detection unit is configured so that the operation determination unit It is preferable to determine that the computer circuit has been restarted when the ON operation of the initialization switch is not detected and the execution result of the same operation as the predetermined processing does not match the value in the storage area. is there. In any of the embodiments, as described above, the determination that there is a possibility of being restarted is also included.
第二サブ制御部は、制御コマンドの受信に対応して、それまでの遊技機の表示画面を変化させることができる。それまでの表示画面としては、初期化スイッチのON操作を促す画面を設けるべきである。 The second sub-control unit can change the display screen of the gaming machine so far in response to reception of the control command. As a display screen until then, a screen for prompting the ON operation of the initialization switch should be provided.
前記制御コマンドの伝送処理の後、予め設定されているランダムな消費時間だけ、時間消費処理を実行するのが好適である。この場合には、仮に、制御コマンドの伝送タイミングを盗用した不正遊技を不能にすることができる。   After the transmission process of the control command, it is preferable to execute the time consumption process for a preset random consumption time. In this case, it is possible to disable an illegal game in which the transmission timing of the control command is stolen.
また、前記消去手段が機能した後、前記抽選結果に使用されるカウンタ値がランダムな初期値に設定するよう構成すれば、事実上、不正遊技が不可能となる。なお、前記消費時間又は前記初期値は、前記消去手段の動作に先行して、CPUの内部レジスタに格納される数値で決定されるのが好ましい。   Further, if the counter value used for the lottery result is set to a random initial value after the erasing means functions, it is practically impossible to play illegal games. The consumption time or the initial value is preferably determined by a numerical value stored in an internal register of the CPU prior to the operation of the erasing means.
上記した通り、本発明によれば、RAMをゼロクリアしたところで、不正遊技を効果的に排除できる遊技機を実現できる。   As described above, according to the present invention, it is possible to realize a gaming machine that can effectively eliminate fraudulent games when the RAM is cleared to zero.
実施態様に係るパチンコ機の正面図である。It is a front view of the pachinko machine concerning an embodiment. 図1のパチンコ機の遊技盤の正面図である。It is a front view of the game board of the pachinko machine of FIG. 図1のパチンコ機の全体構成を示すブロック図である。It is a block diagram which shows the whole structure of the pachinko machine of FIG. 電源基板と主制御基板と払出制御基板の接続関係を図示したものである。The connection relationship among a power supply board, a main control board, and a payout control board is illustrated. 電源基板と主制御基板と払出制御基板の別の接続関係を図示したものである。6 shows another connection relationship among a power supply board, a main control board, and a payout control board. 主制御部のメイン処理を示すフローチャートである。It is a flowchart which shows the main process of a main control part. 主制御部のタイマ割込み処理を示すフローチャートである。It is a flowchart which shows the timer interruption process of a main control part. 図7の一部である電源監視処理を示すフローチャートである。It is a flowchart which shows the power supply monitoring process which is a part of FIG. 主制御部のメイン処理の別の実施形態を示すフローチャートである。It is a flowchart which shows another embodiment of the main process of a main control part. 従来技術の問題点を説明する図面である。It is drawing explaining the problem of a prior art.
以下、本発明の実施態様について詳細に説明する。図1は、本実施形態に係るパチンコ機GMを示す正面図である。図示のパチンコ機GMは、島構造体に着脱可能に装着される矩形枠状の木製外枠1と、外枠1に固着されたヒンジ2を介して開閉可能に枢着される前枠3とで構成されている。この前枠3には、遊技盤5が表側から着脱自在に装着され、その前側には、ガラス扉6と前面板7とが夫々開閉自在に枢着されている。   Hereinafter, embodiments of the present invention will be described in detail. FIG. 1 is a front view showing a pachinko machine GM according to the present embodiment. The illustrated pachinko machine GM includes a rectangular frame-shaped wooden outer frame 1 that is detachably mounted on an island structure, and a front frame 3 that is pivotably mounted via a hinge 2 fixed to the outer frame 1. It consists of A game board 5 is detachably attached to the front frame 3 from the front side, and a glass door 6 and a front plate 7 are pivotally attached to the front side so as to be opened and closed.
前面板7には発射用の遊技球を貯留する上皿8が装着され、前枠3の下部には、上皿8から溢れ出し又は抜き取った遊技球を貯留する下皿9と、発射ハンドル10とが設けられている。発射ハンドル10は発射モータと連動しており、発射ハンドル10の回動角度に応じて動作する打撃槌によって遊技球が発射される。   An upper plate 8 for storing game balls for launch is mounted on the front plate 7, and a lower plate 9 for storing game balls overflowing from or extracted from the upper plate 8 and a launch handle 10 are mounted at the bottom of the front frame 3. And are provided. The launch handle 10 is interlocked with the launch motor, and a game ball is launched by a striking rod that operates according to the rotation angle of the launch handle 10.
上皿8のほぼ中央には、ランプを内蔵する楕円形のプッシュボタン11が設けられている。プッシュボタン11は、遊技者の左手で操作できる位置に設けられており、遊技者は、発射ハンドル10から右手を離すことなくプッシュボタン11を操作できる。このプッシュボタン11は、通常時には機能していないが、ゲーム状態が例えば「ボタンチャンス状態」となると内蔵ランプが点灯されて操作可能となる。   An elliptical push button 11 with a built-in lamp is provided at the approximate center of the upper plate 8. The push button 11 is provided at a position where it can be operated with the left hand of the player, and the player can operate the push button 11 without releasing the right hand from the firing handle 10. This push button 11 does not function normally, but when the game state becomes, for example, a “button chance state”, the built-in lamp is turned on and can be operated.
上皿8の右部には、カード式球貸し機に対する球貸し操作用の操作パネル12が設けられ、カード残額を3桁の数字で表示する残額表示部12aと、所定金額分の遊技球の球貸しを指示する球貸しスイッチ12bと、ゲーム終了時にカードの返却を指令する返却スイッチ12cとが設けられている。   On the right side of the upper plate 8, an operation panel 12 for ball lending operation for the card-type ball lending machine is provided, a remaining amount display unit 12a for displaying the remaining amount of the card with a three-digit number, and a predetermined amount of game balls A ball lending switch 12b for instructing ball lending and a return switch 12c for instructing the return of the card at the end of the game are provided.
図2に示すように、遊技盤5には、金属製の外レールと内レールとからなるガイドレール13が環状に設けられ、その内側の遊技領域5aの略中央には、液晶カラーディスプレイDISPが配置され、その上部には、7セグメントLEDによる抽選結果表示部14と、2個のLEDランプ19が配置されている。   As shown in FIG. 2, the game board 5 is provided with a guide rail 13 formed of a metal outer rail and an inner rail in an annular shape, and a liquid crystal color display DISP is provided at the approximate center of the game area 5a inside. The lottery result display section 14 by 7 segment LED and the two LED lamps 19 are arranged at the upper part.
液晶ディスプレイDISPは、大当り状態に係わる特別図柄と直接関連する演出図柄(例えば、3桁の演出図柄「7・7・7」)を変動表示する演出図柄表示部として機能する部分であり、背景画像や各種のキャラクタなども併せてアニメーション的に表示する。一方、抽選結果表示部14は、特別図柄表示部として機能する部分であり、液晶ディスプレイDISPの変動表示動作に同期して点滅動作などをした後、液晶ディスプレイDISPの停止動作に合わせて抽選処理の当否結果を確定的に表示する。   The liquid crystal display DISP is a part that functions as an effect symbol display unit that variably displays an effect symbol (for example, a three-digit effect symbol “7, 7, 7”) directly related to the special symbol related to the big hit state, and a background image And various characters are also displayed in animation. On the other hand, the lottery result display unit 14 functions as a special symbol display unit. After the blinking operation is performed in synchronization with the variation display operation of the liquid crystal display DISP, the lottery processing is performed in accordance with the stop operation of the liquid crystal display DISP. The result of success / failure is displayed deterministically.
この実施形態では大当り状態は、確変大当りと、ノーマル大当りとに区分されているが、液晶ディスプレイDISPは、確変大当りか、ノーマル大当りか、ハズレかを、停止状態の演出図柄の配列によって報知するのに対して、抽選結果表示部14では、これを所定の停止模様によって報知している。具体的には、液晶ディスプレイDISPは、確変大当りか、ノーマル大当りか、ハズレかに応じて、それぞれ「7・7・7」、「6・6・6」、「2・5・2」などの演出図柄を停止表示するのに合わせて、抽選結果表示部14では、例えば2個の7セグメントLEDを設けた場合には「77」、「66」、「−−」の停止図柄を表示する。なお、確変大当りとは、ノーマル大当りの場合と同様の特別遊技状態が終了した後、大当りの当選確率が増加した遊技(確変状態の遊技)が開始される大当り状態を意味する。   In this embodiment, the big hit state is divided into a probable big hit and a normal big hit, but the liquid crystal display DISP informs whether the probable big hit, normal big hit or lost by the arrangement of the production symbols in the stopped state. On the other hand, the lottery result display unit 14 notifies this by a predetermined stop pattern. Specifically, the liquid crystal display DISP has “7, 7, 7”, “6, 6, 6”, “2, 5, 2”, etc., depending on whether it is probable big hit, normal big hit or lost. In accordance with the stop display of the effect symbol, the lottery result display unit 14 displays stop symbols of “77”, “66”, and “-” when two 7-segment LEDs are provided, for example. The probability variation jackpot means a jackpot state in which a game in which the winning probability of the jackpot is increased (a game in the probability variation state) is started after the special gaming state similar to the case of the normal jackpot is completed.
一方、2個のLEDランプ19は、普通図柄表示部として機能する部分であり、ゲート18を通過した遊技球が検出されると、表示内容が所定時間だけ変動し、その後、遊技球のゲート18の通過時点において抽選された抽選用乱数値に基づいて決定される当否状態を表示するようになっている。この実施例では、2つのLEDランプが共に点灯状態で停止すると当り状態となり、何れか一方、又は2つのLEDランプが消灯状態で停止するとハズレ状態となる。   On the other hand, the two LED lamps 19 are portions that normally function as symbol display units. When a game ball that has passed through the gate 18 is detected, the display content fluctuates for a predetermined time. The success / failure state determined on the basis of the random number for lottery drawn at the time of passing is displayed. In this embodiment, when both of the two LED lamps are turned on and stopped, a hit state is obtained, and when one or two of the LED lamps are stopped in an unlit state, a lost state is obtained.
図2に示すように、遊技盤5の遊技領域5aの適所には、図柄始動口15、大入賞口16、4つの普通入賞口17、左右の通過口であるゲート18が配設されている。   As shown in FIG. 2, a design starting port 15, a big winning port 16, four normal winning ports 17, and a gate 18 that is a left and right passing port are arranged at appropriate positions in the game area 5 a of the game board 5. .
これらの入賞口15〜17及びゲート18は、それぞれ内部に検出スイッチを有しており、遊技球の通過を検出できるようになっている。   Each of the winning holes 15 to 17 and the gate 18 has a detection switch inside, so that the passage of the game ball can be detected.
本実施形態では、図柄始動口15は、一対の開閉爪を備えた電動式チューリップで拡大縮小され、普通図柄表示部たるLEDランプ19の変動後の停止状態で当り表示をした場合には、開閉爪が所定時間だけ拡大されるようになっている。そして、この図柄始動口15に遊技球が入賞すると、演出図柄表示部たる液晶ディスプレイDISPと、特別図柄表示部たる抽選結果表示部14の表示図柄が所定時間だけ変動し、図柄始動口15への遊技球の入賞タイミングに応じた抽選結果に基づいて決定される停止図柄で停止する。   In the present embodiment, the symbol start opening 15 is enlarged and reduced by an electric tulip having a pair of opening and closing claws, and is opened and closed when a hit display is made in a stopped state after the LED lamp 19 which is a normal symbol display portion changes. The nail is enlarged for a predetermined time. When a game ball wins the symbol start opening 15, the display symbols on the liquid crystal display DISP as the effect symbol display portion and the lottery result display portion 14 as the special symbol display portion change for a predetermined time, and It stops at the stop symbol determined based on the lottery result corresponding to the winning timing of the game ball.
大入賞口16は、前方に開放可能な開閉板16aで開閉されるが、演出図柄表示部DISPの変動停止後の図柄が「6・6・6」「7・7・7」などの整列した演出図柄のとき(抽選結果表示部14では、「66」又は「77」を表示)、「大当り」と称される特別遊技状態が開始され、開閉板16aが開放されるようになっている。   The big prize opening 16 is opened and closed by an opening / closing plate 16a that can be opened forward, but the symbols after the change stop of the production symbol display portion DISP are arranged such as “6, 6, 6”, “7, 7, 7”, etc. When it is an effect symbol ("66" or "77" is displayed on the lottery result display unit 14), a special game state called "big hit" is started, and the opening / closing plate 16a is opened.
大入賞口16の開閉板16aが開放された後、所定時間が経過し、又は所定数(例えば10個)の遊技球が入賞すると開閉板16aが閉じる。このような開閉動作が、例えば最
大16回まで特別遊技が継続され、遊技者に有利な状態に制御される。
After the opening / closing plate 16a of the big prize opening 16 is opened, the opening / closing plate 16a is closed when a predetermined time elapses or when a predetermined number (for example, 10) of game balls wins. Such opening and closing operations are controlled to a state advantageous to the player, for example, the special game is continued up to 16 times.
図3は、上記した各動作を実現するパチンコ機GMの全体回路構成を示すブロック図である。図示の通り、このパチンコ機GMは、AC24Vを受けて各種の直流電圧やシステムリセット信号SYSや電圧降下信号ABNなどを出力する電源基板20と、遊技制御動作を中心統括的に担う主制御基板21と、主制御基板21から受けた制御コマンドCMDに基づいてランプ演出及び音声演出を実行する演出制御基板22と、演出制御基板22から受けた制御コマンドCMD’に基づいて液晶ディスプレイDISPを駆動する液晶制御基板23と、主制御基板21から受けた制御コマンドCMD”に基づいて払出モータMを制御して遊技球を払い出す払出制御基板24と、遊技者の操作に応答して遊技球を発射させる発射制御基板25と、を中心に構成されている。   FIG. 3 is a block diagram showing an overall circuit configuration of the pachinko machine GM that realizes the above-described operations. As shown in the figure, this pachinko machine GM receives AC24V and outputs various DC voltages, a system reset signal SYS, a voltage drop signal ABN, and the like, and a main control board 21 that is centrally responsible for game control operations. And an effect control board 22 that executes a lamp effect and a sound effect based on the control command CMD received from the main control board 21, and a liquid crystal that drives the liquid crystal display DISP based on the control command CMD ′ received from the effect control board 22. The control board 23, the payout control board 24 for controlling the payout motor M based on the control command CMD "received from the main control board 21 and paying out the game ball, and the game ball is fired in response to the player's operation. The launch control board 25 is mainly configured.
但し、この実施形態では、主制御基板21が出力する制御コマンドCMDは、コマンド中継基板26を経由して、演出制御基板22に伝送される。また、演出制御基板22が出力する制御コマンドCMD’は、演出インタフェイス基板27を経由して、液晶制御基板23に伝送される。   However, in this embodiment, the control command CMD output from the main control board 21 is transmitted to the effect control board 22 via the command relay board 26. The control command CMD ′ output from the effect control board 22 is transmitted to the liquid crystal control board 23 via the effect interface board 27.
これら主制御基板21、演出制御基板22、液晶制御基板23、及び払出制御基板24には、ワンチップマイコンを備えるコンピュータ回路がそれぞれ搭載されている。   The main control board 21, the effect control board 22, the liquid crystal control board 23, and the payout control board 24 are each equipped with a computer circuit including a one-chip microcomputer.
そこで、これらの制御基板21〜24に搭載された回路、及びその回路によって実現される動作を機能的に総称して、本明細書では、主制御部21、演出制御部22、液晶制御部23、及び払出制御部24と言うことがある。なお、演出制御部22、液晶制御部23、及び払出制御部24の全部又は一部がサブ制御部である。   Accordingly, the circuits mounted on the control boards 21 to 24 and the operations realized by the circuits are collectively referred to as a function. In this specification, the main control unit 21, the effect control unit 22, and the liquid crystal control unit 23 are used. , And the payout control unit 24. All or part of the effect control unit 22, the liquid crystal control unit 23, and the payout control unit 24 is a sub-control unit.
図3に示す通り、電源基板20は、システムリセット信号SYSと電圧降下信号ABNとを、バックアップ電源BUや他の直流電圧と共に、主制御部21と払出制御部24に出力している。ここで、システムリセット信号SYSは、電源基板20に交流電源24Vが投入されたことを示す信号であり、この信号SYSによって、各制御部21,24に搭載されたワンチップマイコンとIC素子とが電源リセットされるようになっている。なお、システムリセット信号SYSは、他の制御部22,23のワンチップマイコンやIC素子にも、同様に供給されている。   As shown in FIG. 3, the power supply board 20 outputs the system reset signal SYS and the voltage drop signal ABN to the main control unit 21 and the payout control unit 24 together with the backup power supply BU and other DC voltages. Here, the system reset signal SYS is a signal indicating that the AC power supply 24V has been turned on to the power supply board 20, and the one-chip microcomputer and the IC element mounted in each of the control units 21 and 24 by this signal SYS. The power is reset. The system reset signal SYS is similarly supplied to the one-chip microcomputers and IC elements of the other control units 22 and 23.
電圧降下信号ABNは、交流電源24Vが降下し始めたことを示す信号であり、この電圧降下信号ABNを受けることによって、主制御部21及び払出制御部24では、停電や営業終了に先立って、必要な終了処理を開始するようになっている。また、バックアップ電源BUは、営業終了や停電により交流電源24Vが遮断された後も、主制御部21と払出制御部24のワンチップマイコンの内蔵RAMのデータを保持するDC5Vの直流電源である。したがって、主制御部21と払出制御部25は、電源遮断前の遊技動作を電源投入後に再開できることになる(電源バックアップ機能)。   The voltage drop signal ABN is a signal indicating that the AC power supply 24V has started to drop. By receiving this voltage drop signal ABN, the main control unit 21 and the payout control unit 24 prior to a power failure or business termination, Necessary termination processing is started. The backup power source BU is a DC 5V DC power source that retains data in the built-in RAM of the one-chip microcomputer of the main control unit 21 and the payout control unit 24 even after the AC power source 24V is cut off due to business termination or power failure. Therefore, the main control unit 21 and the payout control unit 25 can resume the game operation before power-off after power-on (power backup function).
このパチンコ機では少なくとも数日は、各ワンチップマイコンのRAMの記憶内容が保持されるよう設計されている。   This pachinko machine is designed to retain the stored contents of the RAM of each one-chip microcomputer for at least several days.
ところで、本実施形態では、RAMクリア信号CLRは、主制御基板21において生成され、これが主制御基板21から払出制御基板24に供給される構成を採っている。ここでRAMクリア信号CLRは、各制御部21,24のワンチップマイコンの内蔵RAMの全領域を初期設定するか否かを決定する信号であって、係員が操作する初期化スイッチSWのON/OFF状態に対応した値を有している。   By the way, in this embodiment, the RAM clear signal CLR is generated in the main control board 21 and is supplied from the main control board 21 to the payout control board 24. Here, the RAM clear signal CLR is a signal for determining whether or not to initialize all the areas of the built-in RAM of the one-chip microcomputer of each of the control units 21 and 24. It has a value corresponding to the OFF state.
初期化スイッチSWは、跳ね返り型のプッシュスイッチであって、遊技機GMの背面に厳重に封印して配置される主制御基板21に、その頭部だけが露出するよう配置されている(図4(b)参照)。このように、本実施形態では、RAMクリア信号CLRは、遊技機を開錠して、その背面側の初期化スイッチSWを押さない限り生成されず、言い換えると、主制御基板21は、他の回路基板からRAMクリア信号CLRを受けることがないので、不正行為の未然防止に効果的である(その理由は更に後述する)。   The initialization switch SW is a rebound-type push switch, and is arranged so that only its head is exposed on the main control board 21 arranged strictly sealed on the back of the gaming machine GM (FIG. 4). (See (b)). Thus, in this embodiment, the RAM clear signal CLR is not generated unless the gaming machine is unlocked and the initialization switch SW on the back side is pressed, in other words, the main control board 21 Since the RAM clear signal CLR is not received from the circuit board, it is effective in preventing illegal acts (the reason will be described later).
主制御基板21で生成されたRAMクリア信号CLRは、出力バッファBUFを経由して払出制御基板24に供給されている(図4(a)参照)。したがって、主制御部21が初期状態にリセットされるのに合わせて、払出制御部24についても初期状態にリセットすることができる。そのため、例えば、前日の営業終了時に賞球の払出動作が完了していないような場合でも、初期化スイッチSWのON操作によって、翌日の無意味な賞球払出動作を回避することができる。   The RAM clear signal CLR generated by the main control board 21 is supplied to the payout control board 24 via the output buffer BUF (see FIG. 4A). Therefore, the payout controller 24 can be reset to the initial state as the main controller 21 is reset to the initial state. Therefore, for example, even if the prize ball payout operation is not completed at the end of the previous day's business, the meaningless prize ball payout operation of the next day can be avoided by turning on the initialization switch SW.
このように本実施形態では、主制御基板21からRAMクリア信号CLRが出力されるものの、出力バッファBUFを経由しているので、仮に、違法基板を設けてRAMクリア信号線をグランド電位に落としても、その影響を主制御基板21に及ぼすことはできない。逆に、もし出力バッファBUFを設けないと、RAMクリア信号線をグランド電位に落とすだけで、LレベルのRAMクリア信号CLRが、主制御基板21のワンチップマイコンの入力ポートINに供給されてしまう。   As described above, in this embodiment, although the RAM clear signal CLR is output from the main control board 21, it passes through the output buffer BUF, so that an illegal board is provided to drop the RAM clear signal line to the ground potential. However, the influence cannot be exerted on the main control board 21. On the contrary, if the output buffer BUF is not provided, the L-level RAM clear signal CLR is supplied to the input port IN of the one-chip microcomputer of the main control board 21 only by dropping the RAM clear signal line to the ground potential. .
図3に戻って主制御部21に関連して説明を補足すると、主制御部21は、遊技盤中継基板29を経由して、遊技盤5の各遊技部品に接続されている。そして、遊技盤上の各入賞口16〜18に内蔵された検出スイッチのスイッチ信号を受ける一方、電動チューリップなどのソレノイド類を駆動している。   Returning to FIG. 3 and supplementing the explanation related to the main control unit 21, the main control unit 21 is connected to each game component of the game board 5 via the game board relay board 29. And while receiving the switch signal of the detection switch built in each winning opening 16-18 on a game board, solenoids, such as an electric tulip, are driven.
主制御部21は、遊技盤中継基板29を経由して、図柄表示基板33にも接続されており、LED群を直接的に点灯駆動している。このLED群には、抽選結果表示部14を構成する7セグメントLEDと、普通図柄表示部19を構成する2個のLEDランプとが含まれている。また、ゲート18や、図柄始動口15に、連続して遊技球が通過した場合に待機状態となる抽選保留数や、大当たりラウンド数などを表示するLEDについても、主制御部21によって直接的に点灯制御されている。   The main control unit 21 is also connected to the symbol display board 33 via the game board relay board 29 and directly drives the LED group to light. This LED group includes a 7-segment LED constituting the lottery result display unit 14 and two LED lamps constituting the normal symbol display unit 19. In addition, the main control unit 21 also directly displays an LED for displaying the number of lottery holds, the number of jackpot rounds, and the like that are in a standby state when a game ball passes through the gate 18 or the symbol start port 15 continuously. The lighting is controlled.
また、主制御部21は、払出制御部25に制御コマンドCMD”を送信する一方、払出制御部25からは、遊技球の払出動作を示す賞球計数信号や、払出動作の異常に係わるステイタス信号CONを受信している。ステイタス信号CONには、例えば、補給切れ信号、払出不足エラー信号、下皿満杯信号が含まれる。   The main control unit 21 transmits a control command CMD ″ to the payout control unit 25, while the payout control unit 25 receives a prize ball count signal indicating a payout operation of game balls and a status signal related to an abnormality in the payout operation. The status signal CON includes, for example, an out-of-supply signal, an insufficient payout error signal, and a lower plate full signal.
図4は、電源基板20と、主制御基板21と、払出制御基板24との関係を整理して図示したものである。   FIG. 4 shows the relationship among the power supply board 20, the main control board 21, and the payout control board 24 in an organized manner.
電源基板20に設けられた電圧監視部では、交流電源(24V)の投入時に、システムリセット信号SYSが生成され、交流電源が降下すると電圧降下信号ABNが生成される。そして、システムリセット信号SYSは、主制御部21及び払出制御部24の各ワンチップマイコンのリセット端子RSETに供給され、各CPUコアが、電源リセットされるようになっている。なお、CPUコアは、Z80CPU(Zilog社)の同等品で構成されている。   The voltage monitoring unit provided on the power supply board 20 generates a system reset signal SYS when the AC power supply (24 V) is turned on, and generates a voltage drop signal ABN when the AC power supply drops. The system reset signal SYS is supplied to the reset terminals RSET of the one-chip microcomputers of the main control unit 21 and the payout control unit 24, and the power of each CPU core is reset. The CPU core is composed of an equivalent product of Z80CPU (Zilog).
また、電圧降下信号ABNは、各ワンチップマイコンに内蔵された入力ポートINに供給される。そして、各CPUが、入力ポートINのデータを定期的にチェックすることで
、各制御部21,24において、電源降下状態が把握される。
The voltage drop signal ABN is supplied to an input port IN built in each one-chip microcomputer. Then, each CPU periodically checks the data of the input port IN, so that the control unit 21 and 24 can grasp the power-down state.
一方、初期化スイッチSWは、プルアップ状態で主制御基板21に配置され、初期化スイッチSWのON操作によって生成されたRAMクリア信号CLRは、直接的に、主制御部21のワンチップマイコンの入力ポートINに供給される。また、このRAMクリア信号CLRは、出力バッファBUFを経由して、主制御基板21から払出制御基板24に出力され、払出制御部24のワンチップマイコンの入力ポートINにも供給される。したがって、各制御部21,24では、該当する入力ポートINのデータをチェックすることで、RAMクリア信号CLRを把握することになる。   On the other hand, the initialization switch SW is arranged on the main control board 21 in a pull-up state, and the RAM clear signal CLR generated by the ON operation of the initialization switch SW is directly transmitted to the one-chip microcomputer of the main control unit 21. Supplied to the input port IN. The RAM clear signal CLR is output from the main control board 21 to the payout control board 24 via the output buffer BUF, and is also supplied to the input port IN of the one-chip microcomputer of the payout control unit 24. Accordingly, the control units 21 and 24 grasp the RAM clear signal CLR by checking the data of the corresponding input port IN.
また、図柄始動口15から得られる入賞スイッチ信号SGは、主制御部21のワンチップマイコンの入力ポートINに供給される一方、主制御部21の出力ポートから出力される制御コマンドは、出力先に対応する出力バッファBUFを経由して、対応する制御部に伝送される。なお、図4における網掛け部は、不正基板が装着される可能性のある箇所を示しており、システムリセット信号SYSの偽装、入賞スイッチ信号SGの偽装、制御コマンドCMDの送信タイミングの盗用などが懸念されるところである。   The winning switch signal SG obtained from the symbol start port 15 is supplied to the input port IN of the one-chip microcomputer of the main control unit 21, while the control command output from the output port of the main control unit 21 is an output destination. Is transmitted to the corresponding control unit via the output buffer BUF corresponding to. Note that the shaded portions in FIG. 4 indicate places where illegal boards may be mounted. For example, the system reset signal SYS is disguised, the winning switch signal SG is disguised, and the transmission timing of the control command CMD is stolen. There is concern.
続いて、主制御部2のワンチップマイコンの動作内容を説明する。主制御部21の動作は、CPUがリセットされると開始されるメイン処理(図6)と、所定時間毎(4mS)に起動されて遊技動作を進行させるタイマ割込み処理(図7)とで実現されている。   Subsequently, the operation content of the one-chip microcomputer of the main control unit 2 will be described. The operation of the main control unit 21 is realized by a main process (FIG. 6) that is started when the CPU is reset and a timer interrupt process (FIG. 7) that is started every predetermined time (4 mS) and advances the game operation. Has been.
先ず、図6を参照しつつ、主制御部21のメイン処理について説明する。メイン処理が開始されるのは、停電状態からの復旧時のように初期化スイッチSWが操作されずに電源がON状態になる場合と、初期化スイッチSWがON操作されて電源がON状態になる場合とがある。   First, the main process of the main control unit 21 will be described with reference to FIG. The main process starts when the power is turned on without the initialization switch SW being operated, such as when recovering from a power failure, and when the initialization switch SW is turned on and the power is turned on. There is a case.
何れの場合でも、Z80CPUは、最初に自らを割込み禁止状態に設定すると共に(ST1)、割込みモード2に設定する(ST2)。また、CPU内部のスタックポインタSPの値を、スタック領域の最終アドレスに初期設定する(ST3)。次に、ワンチップマイコンの各部を含めて内部レジスタの値を初期設定する(ST4)。   In any case, the Z80 CPU first sets itself to the interrupt disabled state (ST1) and sets to the interrupt mode 2 (ST2). Further, the value of the stack pointer SP in the CPU is initialized to the final address of the stack area (ST3). Next, the internal register values including each part of the one-chip microcomputer are initialized (ST4).
この実施形態では、ステップST4の処理において、Z80CPUの内部レジスタのうち、HLレジスタとDEレジスタとをランダムな値に初期設定している。具体的には、内蔵RAMのワーク領域の所定アドレス(例えばSUM番地)の内容を、HLレジスタに格納すると共に、別のアドレスの内容を、DEレジスタに格納している。   In this embodiment, in the process of step ST4, among the internal registers of the Z80 CPU, the HL register and the DE register are initialized to random values. Specifically, the contents of a predetermined address (for example, SUM address) in the work area of the built-in RAM are stored in the HL register, and the contents of another address are stored in the DE register.
なお、使用する内部レジスタや、内部レジスタに格納されるランダム値は、上記の例に限定されず、適宜に変更できるのは勿論である。   Note that the internal register to be used and the random value stored in the internal register are not limited to the above example, and can be changed as appropriate.
そして、例えばHLレジスタに設定されるランダム値は、大当りカウンタCTの初期値に使用され(ST13)、例えばDEレジスタに設定されるランダム値は、ステップST14における消費時間を決定している。   For example, the random value set in the HL register is used as the initial value of the jackpot counter CT (ST13), and the random value set in the DE register, for example, determines the consumption time in step ST14.
このようにしてステップST4が終われば、入力ポートをアクセスして、主制御基板で生成されるRAMクリア信号CLRのレベルが判定される(ST5)。ここで、電源投入時に初期化スイッチSWがON操作された場合には、RAMクリア信号CLRがONレベルであるので、RAMクリア処理を実行する(ST9)。その結果、内蔵RAMの全領域がゼロクリアされ、大当りカウンタCTの値や、電源遮断時にセットされたバックアップフラグBFLの値は、他のチェックサム値などと共にゼロとなる。   When step ST4 is completed in this manner, the input port is accessed to determine the level of the RAM clear signal CLR generated by the main control board (ST5). Here, when the initialization switch SW is turned on when the power is turned on, since the RAM clear signal CLR is at the ON level, the RAM clear process is executed (ST9). As a result, the entire area of the built-in RAM is cleared to zero, and the value of the big hit counter CT and the value of the backup flag BFL set when the power is turned off become zero together with other checksum values.
一方、停電状態からの復旧時も含め、初期化スイッチSWが操作されない場合には、RAMクリア信号CLRはOFFレベルである。そして、このような場合には、ステップST5の判定に続いて、バックアップフラグBFLの内容が判定される(ST6)。   On the other hand, when the initialization switch SW is not operated, including when recovering from the power failure state, the RAM clear signal CLR is at the OFF level. In such a case, the content of the backup flag BFL is determined following the determination in step ST5 (ST6).
バックアップフラグBFLは、電源遮断時に5AHにセットされ、電源復帰後の最初のタイマ割込み処理の処理でゼロにリセットされるよう構成されている。   The backup flag BFL is set to 5AH when the power is shut off, and is reset to zero in the first timer interrupt processing after the power is restored.
したがって、電源投入時や、停電状態からの復旧時である場合には、バックアップフラグBFLの内容が5AHの筈である。但し、何らかの理由で電源遮断までに所定の処理が完了しなかったような場合には、バックアップフラグBFL=00Hである。   Therefore, when the power is turned on or when recovering from the power failure state, the content of the backup flag BFL is 5AH. However, the backup flag BFL = 00H if the predetermined processing is not completed before the power is shut off for some reason.
また、遊技動作中に、違法基板によって違法なシステムリセット信号SYSが供給された場合にも(図4(a)参照)、CPUがリセットされた後、OFFレベルのRAMクリア信号CLRが判定されるタイミングでは(ST6)、バックアップフラグBFL=00Hである。   Further, even when an illegal system reset signal SYS is supplied by an illegal board during a game operation (see FIG. 4A), after the CPU is reset, an OFF level RAM clear signal CLR is determined. At the timing (ST6), the backup flag BFL = 00H.
このような違法行為の場合も含め、BFL≠5AH(通常はBFL=00H)の場合には、ステップST6からステップST9に移行して、大当りカウンタCTの値がゼロとなるので、この意味では、違法遊技者の思惑通りとなる。   In the case of BFL ≠ 5AH (normally BFL = 00H) including the case of such illegal acts, the process proceeds from step ST6 to step ST9, and the value of the big hit counter CT becomes zero. As the illegal player thinks.
一方、バックアップフラグBFL=5AHであれば、チェックサム値を算出するためのチェックサム演算が実行される(ST7)。ここで、チェックサム演算とは、内蔵RAMのワーク領域を対象とする8ビット加算演算である。そして、チェックサム値が算出されたら、この演算結果を、RAMのSUM番地の記憶値と比較をする(ST8)。   On the other hand, if the backup flag BFL = 5AH, a checksum operation for calculating a checksum value is executed (ST7). Here, the checksum operation is an 8-bit addition operation for the work area of the built-in RAM. When the checksum value is calculated, the calculation result is compared with the stored value at the SUM address in the RAM (ST8).
SUM番地には、電源遮断時に、同じチェックサム演算によるチェックサム値が記憶されている。そして、記憶された演算結果は、内蔵RAMの他のデータと共に、バックアップ電源によって維持されている。したがって、本来は、ステップST8の判定によって両者が一致する筈である。   The SUM address stores a checksum value obtained by the same checksum calculation when the power is shut off. The stored calculation results are maintained by a backup power source together with other data in the built-in RAM. Therefore, the two should be matched by the determination in step ST8.
しかし、電源遮断時にチェックサム演算が実行できなかった場合や、実行できても、その後、メイン処理のチェックサム演算(ST7)の実行時までの間に、ワーク領域のデータが破損している場合もあり、このような場合にはステップST8の判定結果は不一致となる。判定結果の不一致によりデータ破損が検出された場合には、ステップST9の処理に移行させてRAMクリア処理を実行し、遊技機の動作を初期状態に戻す。一方、ステップST8の判定において、チェックサム演算(ST7)によるチェックサム値と、SUM番地の記憶値とが一致する場合には、ステップST15の処理に移行する。   However, if the checksum calculation cannot be executed when the power is turned off, or if the data in the work area is damaged after the execution of the checksum calculation (ST7) of the main process even if it can be executed In such a case, the determination result in step ST8 is inconsistent. If data corruption is detected due to a discrepancy between the determination results, the process proceeds to step ST9 to execute a RAM clear process, and the operation of the gaming machine is returned to the initial state. On the other hand, if it is determined in step ST8 that the checksum value obtained by the checksum calculation (ST7) matches the stored value at the SUM address, the process proceeds to step ST15.
ところで、違法行為による場合も含め、RAMクリア処理(ST9)が実行されると、次に、RAM領域がゼロクリアされたことを報知するための制御コマンドが出力される(ST10)。この制御コマンド(RAMクリアコマンド)は、演出制御部22を経由して液晶制御部23に伝送されるが、本実施形態では、RAMクリアコマンドを受けた液晶制御部23は、液晶ディスプレイDISPに、「係員による初期化スイッチSWのON操作を促す画面」を表示させる。   By the way, when the RAM clear process (ST9) is executed including the case of illegal action, next, a control command for notifying that the RAM area is cleared to zero is output (ST10). This control command (RAM clear command) is transmitted to the liquid crystal control unit 23 via the effect control unit 22, but in the present embodiment, the liquid crystal control unit 23 that has received the RAM clear command is sent to the liquid crystal display DISP. The “screen for prompting the operator to turn on the initialization switch SW” is displayed.
この表示動作に対応して、主制御部21では、RAMクリア信号CLRがONレベルになるのを待つ(ST11)。したがって、係員が、初期化スイッチSWをON操作しない限り、遊技が開始されないことになり、不正遊技を防止する上で有効である。   In response to this display operation, the main control unit 21 waits for the RAM clear signal CLR to become ON level (ST11). Therefore, unless the clerk turns ON the initialization switch SW, the game is not started, which is effective in preventing illegal games.
なお、電源投入時に初期化スイッチSWをON操作した係員は、その遊技機が正常に起
動されるまで、その場所に待機している。したがって、ステップST10の報知を受けて、再度、初期化スイッチSWをON操作するか、或いは、最初にON操作した初期化スイッチSWを、ステップST11のタイミングまで維持すれば足り、係員に煩雑感を与えることはないと思われる。
Note that the staff member who has turned on the initialization switch SW when the power is turned on is waiting at the place until the gaming machine is normally started. Therefore, upon receiving the notification in step ST10, it is sufficient to turn on the initialization switch SW again, or to maintain the initialization switch SW that has been turned on first until the timing of step ST11. It seems not to give.
何れにしても、RAMクリア信号CLRがONレベルになれば、サブ制御部22,23に、RAMクリア処理(ST9)が正常終了したことを示す制御コマンドが伝送される(ST12)。その結果、液晶ディスプレイDISPでは、それまでの表示画面に代えて、デモ画面などの通常の初期画面が表示される。   In any case, if the RAM clear signal CLR becomes ON level, a control command indicating that the RAM clear process (ST9) is normally completed is transmitted to the sub-control units 22 and 23 (ST12). As a result, on the liquid crystal display DISP, a normal initial screen such as a demo screen is displayed instead of the previous display screen.
次に、HLレジスタの値に基づいて、大当りカウンタCTの初期値をランダムな値に設定する(ST13)。先に説明した通り、この実施形態では、HLレジスタには、ステップST4の処理によって、SUM番地のデータが格納されている。なお、ステップST10〜ST12の処理においてHLレジスタを使用する場合には、HLレジスタの値を、RAMクリア処理後のRAMワーク領域に保存しておけばよい。   Next, the initial value of the big hit counter CT is set to a random value based on the value of the HL register (ST13). As described above, in this embodiment, the data of the SUM address is stored in the HL register by the process of step ST4. When the HL register is used in the processes of steps ST10 to ST12, the value of the HL register may be stored in the RAM work area after the RAM clear process.
このように、本実施形態では、ステップST13のタイミングで大当りカウンタCTの値がランダムな値に初期設定される。したがって、万一、遊技動作中に、遊技機を違法開錠した不正遊技者が、初期化スイッチSWをON操作した状態で、違法基板によってシステムリセット信号SYSを生成させたり、或いは、電源スイッチをOFF→ON操作したとしても、違法遊技を成功させることはできない。   Thus, in the present embodiment, the value of the big hit counter CT is initially set to a random value at the timing of step ST13. Therefore, in the unlikely event that the illegal player unlocks the gaming machine during the game operation, the system reset signal SYS is generated by the illegal board while the initialization switch SW is turned on, or the power switch is turned on. Even if an OFF → ON operation is performed, illegal games cannot be made successful.
続いて、本実施形態では、DEレジスタの値で決まる時間だけ、時間浪費処理を実行している(ST14)。DEレジスタには、ステップST4の処理によって、ランダムな値が格納されているので、ステップST14の処理時間は、ランダムな値となる。なお、ステップST10〜ST12の処理においてDEレジスタを使用する場合には、DEレジスタの値は、RAMクリア処理後のRAMワーク領域に保存されている。   Subsequently, in this embodiment, the time wasting process is executed only for the time determined by the value of the DE register (ST14). Since a random value is stored in the DE register by the process of step ST4, the processing time of step ST14 becomes a random value. When the DE register is used in the processes of steps ST10 to ST12, the value of the DE register is stored in the RAM work area after the RAM clear process.
本実施形態では、ステップST14の処理を設けているので、万一、違法遊技者が、大当りカウンタCTの初期値を特定することができ、且つ、ステップST12のコマンド送信タイミングを、違法基板(図4の網かけ参照)で把握したとしても、その後の大当りタイミングを狙うことは全く不可能となる。なお、この実施形態では、タイマ割込み周期が4mSであることから、ステップST14の処理における消費時間は、タイマ割込み周期より十分に長い、1秒程度のランダムな時間とするのが好ましい。   In the present embodiment, since the process of step ST14 is provided, an illegal player should be able to specify the initial value of the jackpot counter CT, and the command transmission timing of step ST12 is set to an illegal board (see FIG. Even if it is grasped in 4), it is impossible to aim at the subsequent big hit timing. In this embodiment, since the timer interruption period is 4 mS, it is preferable that the consumption time in the process of step ST14 is a random time of about 1 second that is sufficiently longer than the timer interruption period.
以上の処理が終われば、タイマ割込み信号を出力する、ワンチップマイコンに内蔵されたCTC(Z80 counter timer circuit)を初期設定する(ST15)。また、CPUを割
込み禁止状態にセットした状態で(ST16)、各種のカウンタついて更新処理を実行し(ST17)、その後、CPUを割込み許可状態に戻して(ST19)ステップST16に戻る。
When the above processing is completed, a CTC (Z80 counter timer circuit) built in the one-chip microcomputer, which outputs a timer interrupt signal, is initialized (ST15). Also, with the CPU set to the interrupt disabled state (ST16), update processing is executed for various counters (ST17), and then the CPU is returned to the interrupt enabled state (ST19) and the process returns to step ST16.
なお、以上説明したメイン処理において、ステップST6の処理と、ステップST7,ST8の処理は、何れか一方を省略しても良い。また、ステップST5の処理も含め、これらの処理ST5〜ST8の実行順序は、適宜に変更されて良い。続いて、無限ループ処理(ST16〜ST19)を中断させて4mS毎に開始されるタイマ割込み処理プログラム(図7)を説明する。タイマ割込みが生じると、最初に、電源監視処理が実行される(ST31)。なお、タイマ割込みは、ステップST19の実行後にのみ起動されるので、タイマ割込み処理の最初に、CPUの内部レジスタの値がスタック領域に退避されることはない。   In the main process described above, one of the process in step ST6 and the processes in steps ST7 and ST8 may be omitted. In addition, the execution order of these processes ST5 to ST8 including the process of step ST5 may be changed as appropriate. Next, a timer interrupt processing program (FIG. 7) started every 4 mS by interrupting the infinite loop processing (ST16 to ST19) will be described. When a timer interrupt occurs, first, a power supply monitoring process is executed (ST31). Since the timer interrupt is started only after execution of step ST19, the value of the internal register of the CPU is not saved in the stack area at the beginning of the timer interrupt process.
図8(a)は、電源監視処理の内容を具体的に示すフローチャートである。先ず、ワンチップマイコンの入力ポートから電圧降下信号ABNを取得し(ST51)、そのレベルを判定する(ST52)。そして、電圧降下信号ABNが正常レベルであれば、そのままサブルーチン処理を終える。一方、電圧降下信号ABNが異常レベルであれば、交流電源AC24Vが遮断状態であると判断する。そして、メイン処理のステップST7と同様のチェックサム演算を実行する(ST53)。具体的には、内蔵RAMのワーク領域に対して、連続して8ビット加算を実行し、その加算結果をチェックサム値としてSUM番地に記憶する。   FIG. 8A is a flowchart specifically showing the contents of the power supply monitoring process. First, the voltage drop signal ABN is acquired from the input port of the one-chip microcomputer (ST51), and its level is determined (ST52). If the voltage drop signal ABN is at a normal level, the subroutine processing is finished as it is. On the other hand, if voltage drop signal ABN is at an abnormal level, it is determined that AC power supply AC24V is in a cut-off state. Then, the same checksum calculation as in step ST7 of the main process is executed (ST53). Specifically, 8-bit addition is continuously performed on the work area of the built-in RAM, and the addition result is stored as a checksum value at the SUM address.
その後、BFL番地にフラグ値5AHを記憶した後(ST54)、RAMのアクセスを禁止して電源電圧が降下してCPUが非動作状態になるのを待つ(ST55)。   Thereafter, after storing the flag value 5AH at the address BFL (ST54), access to the RAM is prohibited, and the CPU waits for the power supply voltage to drop and the CPU to become inoperative (ST55).
その後、CPUは非動作状態となるが、RAMにはバックアップ電源BUが供給されているので、バックアップされたデータがそのまま維持される。   After that, the CPU becomes inoperative, but the backed up data is maintained as it is because the backup power BU is supplied to the RAM.
図8(b)に示す通り、電源遮断時のスタック領域には、タイマ割込み終了時の戻り番地(HHLL)と、電源監視処理のサブルーチンの次のアドレス(XXYY)が格納されているが、電源投入後のスタックポインタSPの初期設定処理(ST3)において、事実上、全て消滅する。   As shown in FIG. 8B, the return address (HHLL) at the end of the timer interrupt and the next address (XXYY) of the subroutine of the power monitoring process are stored in the stack area when the power is shut off. In the initial setting process (ST3) of the stack pointer SP after the insertion, virtually all disappears.
しかし、タイマ割込み処理ではCPUの内部レジスタを保存しないので(保存する必要がない)、何ら問題が生じない。また、本実施形態では、電源投入後は、最初に、必ず、電源監視処理から実行されるので、例えば、停電からの電源復旧時などに電源が安定しないことがあっても、そのことによるトラブルの発生を防止できる。なお、電源電圧の不安定さのために、万一、電源投入状態のままステップST55の無限ループに陥ることがあっても、主制御部に搭載されたウォッチドッグタイマ(不図示)が機能することでCPUがリセットされる。   However, the timer interrupt processing does not save the CPU internal register (it is not necessary to save), so no problem occurs. Also, in this embodiment, after power is turned on, it is always executed first from the power monitoring process. For example, even if the power supply is not stable at the time of power recovery from a power failure, the trouble caused by that Can be prevented. Note that a watchdog timer (not shown) mounted on the main control unit functions even if the power supply voltage is unstable and the power supply is turned on and falls into an infinite loop in step ST55. This resets the CPU.
以上、タイマ割込み処理の先頭で実行される電源監視処理(ST31)について説明したが、通常は、電圧降下信号ABNがHレベルであるから、直ちに、ST31ステップST4の処理に移5行して乱数作成処理が実行される(ST32)。乱数作成処理には、普
通図柄処理ST40や特別図柄処理ST45における抽選動作で使用される、当り用カウンタRGや大当たりカウンタCTの更新処理を含んでいる。なお、大当りカウンタCTの初期値は、ランダムな値に設定されているので(ST13)、違法行為を成功させることはできない。
The power supply monitoring process (ST31) executed at the head of the timer interrupt process has been described above. Normally, however, since the voltage drop signal ABN is at the H level, the process immediately proceeds to the process of ST31 step ST4 and the random number is changed. Creation processing is executed (ST32). The random number generation processing includes update processing of the winning counter RG and the big hit counter CT used in the lottery operation in the normal symbol processing ST40 and the special symbol processing ST45. Since the initial value of the jackpot counter CT is set to a random value (ST13), the illegal action cannot be made successful.
乱数作成処理(ST32)が終わると、各遊技動作の時間を管理しているタイマについて、タイマ減算処理が行なわれる(ST33)。ここで減算されるタイマは、主として、電動チューリップや大入賞口の開放時間やその他の遊技演出時間を管理するために使用される。また、このとき、ウォッチドッグタイマにクリア信号を供給して、CPUが強制的にリセットされることを防止する。   When the random number generation process (ST32) ends, a timer subtraction process is performed for the timer that manages the time of each game operation (ST33). The timer to be subtracted here is mainly used for managing the opening time of the electric tulip and the special winning opening and other game effect times. At this time, a clear signal is supplied to the watchdog timer to prevent the CPU from being forcibly reset.
続いて、図柄始動口15や大入賞口16の入賞検出スイッチを含む各種スイッチ類のON/OFF信号が入力され、ワーク領域にON/OFF信号が記憶される(ST34)。そして、万一、不合理なON信号が検出されたら、不正入賞コマンドが送信される(ST35)。不正入賞コマンドが送信されるのは、例えば、特別遊技中でもないのに、大入賞口16の検出スイッチからON信号が得られたような場合である。   Subsequently, ON / OFF signals of various switches including a winning detection switch of the symbol start opening 15 and the big winning opening 16 are inputted, and the ON / OFF signals are stored in the work area (ST34). If an unreasonable ON signal is detected, an illegal winning command is transmitted (ST35). The illegal winning command is transmitted, for example, when an ON signal is obtained from the detection switch of the special winning opening 16 even though the special game is not being performed.
次に、エラー管理処理が行われる(ST36)。エラー管理処理は、遊技球の補給が停止したり、遊技球が詰まっていないかなど、機器内部に異常が生じていないかの判定であ
る。次に、払出制御基板向けの制御コマンドを作成した後(ST37)、上記の各処理で生成されている制御コマンドを該当するサブ制御基板に伝送する(ST38)。
Next, error management processing is performed (ST36). The error management process is a determination as to whether or not an abnormality has occurred inside the device, such as whether or not the supply of game balls has stopped or the game balls are clogged. Next, after creating a control command for the payout control board (ST37), the control command generated in each of the above processes is transmitted to the corresponding sub-control board (ST38).
次に、現在が当り中の動作モードでないことを条件に、普通図柄処理を行う(ST40)。普通図柄処理とは、電動チューリップなど、普通電動役物を作動させるか否かの判定を意味する。具体的には、ステップST34のスイッチ入力結果によって遊技球がゲートを通過していると判定された場合に、乱数生成処理(ST32)で更新された当り用カウンタRGを、当り当選値と対比して行われる。そして、対比結果が当選状態であれば当り中の動作モードに変更する。また、当り中となれば、電動チューリップなど、普通電動役物の作動に向けた処理を行う(ST42)。   Next, normal symbol processing is performed on the condition that the current operation mode is not the hit mode (ST40). The normal symbol processing means determination as to whether or not to operate an ordinary electric accessory such as an electric tulip. Specifically, when it is determined that the game ball has passed the gate based on the switch input result in step ST34, the winning counter RG updated in the random number generation process (ST32) is compared with the winning winning value. Done. If the comparison result is a winning state, the operation mode is changed to the winning operation mode. Further, if it is hit, a process for operating an ordinary electric accessory such as an electric tulip is performed (ST42).
続いて、必要な制御コマンドを該当するサブ制御基板に伝送し(ST43)、現在が大当り中の動作モードでないことを条件に、特別図柄処理を行う(ST45)。特別図柄処理とは、大入賞口16など、特別電動役物を作動させるか否かの判定である。   Subsequently, necessary control commands are transmitted to the corresponding sub control board (ST43), and special symbol processing is performed on the condition that the current operation mode is not a big hit (ST45). The special symbol process is a determination as to whether or not to operate a special electric accessory such as the special prize opening 16.
具体的には、ステップST34のスイッチ入力結果によって遊技球が図柄始動口を通過していると判定された場合に、乱数生成処理(ST32)で更新された大当り用カウンタCTを、大当り当選値Hitと対比して行われる。そして、対比結果が当選状態であれば大当り中の動作モードに変更する。また、大当り中となれば、大入賞口など特別電動役物の作動に向けた処理を行う(ST47)。   Specifically, when it is determined from the switch input result in step ST34 that the game ball has passed the symbol start port, the big hit counter CT updated in the random number generation process (ST32) is used as the big win winning value Hit. In contrast to. Then, if the comparison result is a winning state, the operation mode is changed to the big hit mode. If it is a big hit, a process for operating a special electric accessory such as a big prize opening is performed (ST47).
その後、上記の各処理で生成された制御コマンドを該当するサブ制御基板に伝送して割込み処理を終える(ST48)。その結果、割込み処理ルーチンからメイン処理の無限ループ処理(図6のST16)に戻ることになる。   Thereafter, the control command generated in each of the above processes is transmitted to the corresponding sub control board, and the interrupt process is completed (ST48). As a result, the process returns from the interrupt process routine to the infinite loop process (ST16 in FIG. 6) of the main process.
以上、上記の実施形態では、弾球遊技機について説明したが、パチンコ機、アレンジボール機、雀球遊技機のみならず、メダルを用いる回胴遊技機や、遊技球を用いる回胴遊技機にも適用できるのは勿論である。また、回路構成や処理内容も、具体的な記載内容に特に限定されない。   As described above, in the above embodiment, the ball game machine has been described. However, the present invention is not limited to pachinko machines, arrange ball machines, and sparrow ball game machines, but also to revolving game machines using medals and revolving game machines using game balls. Of course, it is also applicable. Further, the circuit configuration and processing contents are not particularly limited to specific description contents.
例えば、初期化スイッチSWを電源基板20に配置し、そこで生成されたRAMクリア信号CLRを、主制御部21と払出制御部24に供給する構成(図5参照)が禁止されるものではない。但し、この場合には、電源基板から主制御部21への経路とは別に、払出制御部24から主制御部21にRAMクリア信号CLRを転送するのが好ましい。以下、便宜上、電源基板20から受けるRAMクリア信号CLR1と区別して、払出制御部24から受けるRAMクリア信号を転送クリア信号CLR2と称する。   For example, the configuration (see FIG. 5) in which the initialization switch SW is arranged on the power supply board 20 and the RAM clear signal CLR generated there is supplied to the main control unit 21 and the payout control unit 24 is not prohibited. However, in this case, it is preferable to transfer the RAM clear signal CLR from the payout control unit 24 to the main control unit 21 separately from the path from the power supply board to the main control unit 21. Hereinafter, for the sake of convenience, the RAM clear signal received from the payout control unit 24 is referred to as a transfer clear signal CLR2 in distinction from the RAM clear signal CLR1 received from the power supply board 20.
図9は、このような構成を採った場合の主制御部21のメイン処理を示すフローチャートである。この実施形態では、RAMクリア処理(ST9)に先立って、転送クリア信号CLR2がONレベルであるか否かを判定する(ST99)。   FIG. 9 is a flowchart showing a main process of the main control unit 21 when such a configuration is adopted. In this embodiment, prior to the RAM clear process (ST9), it is determined whether or not the transfer clear signal CLR2 is at the ON level (ST99).
次に、図6の場合と同様の処理(ST9〜ST10)を経て、RAMクリア信号がOFFレベルになるのを待ち(ST100)、RAMクリア信号がOFFレベルになれば、そのRAMクリア信号が再度ONレベルになるのを待つ(ST11)。なお、ここで判定されるRAMクリア信号は、本来のRAMクリア信号CLR1であっても、転送クリア信号CLR2であっても良い。   Next, the same processing (ST9 to ST10) as in FIG. 6 is performed, and it waits for the RAM clear signal to become the OFF level (ST100). If the RAM clear signal becomes the OFF level, the RAM clear signal is again transmitted. Wait until it becomes ON level (ST11). The RAM clear signal determined here may be the original RAM clear signal CLR1 or the transfer clear signal CLR2.
いずれの場合であっても、CPUリセット後、RAMクリア信号がON→OFF→ON→OFFのように変化しない限り、ステップST12の処理に移行しないので、不正遊技の排除に有効である。すなわち、係員は、最初にON操作した初期化スイッチSWから手
を離した後、再度、ON操作するだけで足りるのに対して、同じ信号を不正基板で生成するのは煩雑である。なお、ステップST11を通過できたとしても、ステップST13,ST14の処理が有効に機能するので不正遊技が事実上不可能となる。
In any case, after the CPU reset, unless the RAM clear signal changes from ON → OFF → ON → OFF, the process does not proceed to step ST12, which is effective in eliminating illegal games. That is, the clerk only has to release the initialization switch SW that was initially turned on and then turn it on again, but it is troublesome to generate the same signal on the illegal board. Even if the process can pass through step ST11, the processes in steps ST13 and ST14 function effectively, so that illegal gaming is virtually impossible.
なお、図5の回路構成では、転送クリア信号CLR2を使用するなど、防犯効果を極限的に高めた結果、断線やノイズなどの影響で、違法遊技とは無関係に遊技機が立ち上がらない弊害も懸念される。そこで、例えば、図9(b)に示す通り、ステップST99の判定において、ONレベルの転送クリア信号CLR2が検出できない場合には、ホールコンピュータに通報して処理を進行させるのも好適である(ST200)。   In the circuit configuration of FIG. 5, the crime prevention effect is extremely enhanced by using the transfer clear signal CLR2, and as a result, there is a concern that the gaming machine will not start up regardless of illegal games due to the influence of disconnection or noise. Is done. Therefore, for example, as shown in FIG. 9B, if the ON level transfer clear signal CLR2 cannot be detected in the determination in step ST99, it is also preferable to notify the hall computer and proceed with the process (ST200). ).
そして、例えば、チェックサム値が異常な場合だけ、異常処理を実行して遊技動作を停止すれば良い(ST204)。   For example, only when the checksum value is abnormal, the abnormal process may be executed to stop the gaming operation (ST204).
そして、チェックサム値が正常な場合には、大当り状態を示すフラグや、遊技者に有利な状態である確変などを示す状態フラグをクリアした上で、通常の遊技動作に移行させる(ST203)。これは、図9(c)に示す第3実施形態では、ONレベルの転送クリア信号CLR2が検出できない限り、RAMクリア処理が実行されないことに対応したものであり、如何なる場合にも、前日の大当り状態や確変状態などを解消するためである。   When the checksum value is normal, the flag indicating the big hit state and the state flag indicating the probability change that is advantageous to the player are cleared, and then the normal game operation is performed (ST203). In the third embodiment shown in FIG. 9C, this corresponds to the fact that the RAM clear process is not executed unless the ON level transfer clear signal CLR2 can be detected. This is to eliminate the state and the probability variation state.
GM 遊技機
20 電源部
21 主制御部
24 サブ制御部
CLR クリア信号
SYS システムリセット信号
ABN 電圧降下信号
SW 初期化スイッチ
GM gaming machine 20 power supply unit 21 main control unit 24 sub control unit CLR clear signal SYS system reset signal ABN voltage drop signal SW initialization switch

Claims (5)

  1. 遊技者に有利な遊技状態を発生させるか否かの抽選処理の抽選結果を、所定の遊技動作に関連して決定して、遊技動作を中心統括的に担う第一コンピュータ回路を有する主制御部と、主制御部から受けた制御コマンドに基づいて個別的な制御動作を実行する第二コンピュータ回路を有する第一サブ制御部と、外部電源を受けて装置各部に必要な電圧を供給する電源部とを有し、外部電源が途絶えた後も、第一と第二のコンピュータ回路の揮発性メモリの記憶内容を維持するバックアップ機能を設けた遊技機であって、
    主制御部は、制御回路基板を封印するケースから操作部が露出するよう配置された単一の初期化スイッチのON操作に対応して、外部信号に基づくことなく、自らONレベルのクリア信号を生成するよう構成され、
    生成されたクリア信号は、主制御部のバッファ回路を経由して、第一サブ制御部に伝送され、ONレベルのクリア信号を受けた第一サブ制御部は、第二コンピュータ回路の揮発性メモリの記憶内容を強制的に消去するよう構成され、
    主制御部には、
    第一コンピュータ回路の電源起動時に、初期化スイッチがON操作されたか否かを、クリア信号がONレベルか否かに基づいて判定する操作判定手段と、
    操作判定手段によって初期化スイッチON操作されたと判定されると、第一コンピュータ回路の揮発性メモリの記憶内容を強制的に消去する消去手段と、
    消去手段が機能する場合に、表示装置を制御する第二サブ制御部に制御コマンドを送信して、報知画面を表示させる報知指示手段と、
    初期化スイッチがON操作状態であるか否かを、クリア信号がONレベルか否かに基づいて再判定する再判定手段と、
    を有して構成されたことを特徴とする遊技機。
    A main control unit having a first computer circuit that determines a lottery result of a lottery process for determining whether or not to generate a gaming state advantageous to a player in relation to a predetermined game operation, and plays a central role in the game operation A first sub-control unit having a second computer circuit that executes individual control operations based on a control command received from the main control unit, and a power supply unit that receives an external power supply and supplies necessary voltages to each unit A game machine provided with a backup function for maintaining the storage contents of the volatile memory of the first and second computer circuits even after the external power supply is interrupted,
    In response to the ON operation of a single initialization switch arranged so that the operation unit is exposed from the case sealing the control circuit board , the main control unit itself generates an ON level clear signal without being based on an external signal. Configured to generate,
    The generated clear signal is transmitted to the first sub-control unit via the buffer circuit of the main control unit, and the first sub-control unit that has received the ON level clear signal is the volatile memory of the second computer circuit. Configured to forcibly erase the stored content of
    The main control unit
    Operation determining means for determining whether or not the initialization switch has been turned ON when the first computer circuit is powered on, based on whether or not the clear signal is ON level ;
    If it is determined by the operation determination means that the initialization switch has been turned ON , the erasure means for forcibly erasing the stored contents of the volatile memory of the first computer circuit ;
    When the erasing unit functions, a notification instruction unit that transmits a control command to the second sub-control unit that controls the display device and displays a notification screen;
    Re-determination means for re- determining whether the initialization switch is in the ON operation state based on whether the clear signal is at the ON level ;
    A gaming machine characterized by having a structure.
  2. 遊技者に有利な遊技状態を発生させるか否かの抽選処理の抽選結果を、所定の遊技動作に関連して決定して、遊技動作を中心統括的に担う第一コンピュータ回路を有する主制御部と、主制御部から受けた制御コマンドに基づいて個別的な制御動作を実行する第二コンピュータ回路を有する第一サブ制御部と、外部電源を受けて装置各部に必要な電圧を供給する電源部とを有し、外部電源が途絶えた後も、第一と第二のコンピュータ回路の揮発性メモリの記憶内容を維持するバックアップ機能を設けた遊技機であって、
    主制御部の第一コンピュータ回路には、単一の初期化スイッチのON操作に対応して生成された原始クリア信号を受ける第一入力部と、原始クリア信号を受けた第一サブ制御部から出力される転送クリア信号を受ける第二入力部とが設けられ、
    主制御部には、
    第一コンピュータ回路の電源起動時に、初期化スイッチがON操作されたか否かを、原始クリア信号がONレベルであって、且つ、転送クリア信号がONレベルか否かに基づいて判定する操作判定手段と、
    操作判定手段によって初期化スイッチがON操作されたと判定されると、第一コンピュータ回路の揮発性メモリの記憶内容を強制的に消去する消去手段と、
    消去手段が機能する場合に、表示装置を制御する第二サブ制御部に制御コマンドを送信して、報知画面を表示させる報知指示手段と
    初期化スイッチがON操作状態であるか否かを、原始クリア信号及び/又は転送クリア信号がONレベルか否かに基づいて再判定する再判定手段と、
    を有して構成されたことを特徴とする遊技機。
    A main control unit having a first computer circuit that determines a lottery result of a lottery process for determining whether or not to generate a gaming state advantageous to a player in relation to a predetermined game operation, and plays a central role in the game operation A first sub-control unit having a second computer circuit that executes individual control operations based on a control command received from the main control unit, and a power supply unit that receives an external power supply and supplies necessary voltages to each unit A game machine provided with a backup function for maintaining the storage contents of the volatile memory of the first and second computer circuits even after the external power supply is interrupted,
    The first computer circuit of the main control unit includes a first input unit that receives a source clear signal generated in response to a single initialization switch ON operation, and a first sub control unit that receives the source clear signal. A second input unit that receives the output transfer clear signal is provided,
    The main control unit
    Operation determining means for determining whether or not the initialization switch has been turned ON when the first computer circuit is powered on, based on whether the primitive clear signal is ON level and the transfer clear signal is ON level. When,
    If it is determined by the operation determination means that the initialization switch has been turned ON, the erasure means for forcibly erasing the stored contents of the volatile memory of the first computer circuit;
    When the erasing unit functions, a notification instruction unit that transmits a control command to the second sub-control unit that controls the display device and displays a notification screen ;
    Re-determination means for re- determining whether or not the initialization switch is in the ON operation state based on whether or not the primitive clear signal and / or the transfer clear signal is at the ON level ;
    A gaming machine characterized by having a structure.
  3. 再判定手段によって初期化スイッチがON操作状態であると判定されると、表示装置を制御する第二サブ制御部に制御コマンドを送信して、報知画面とは別の報知画面を表示させるよう動作する移行手段を設けた請求項1又は2に記載の遊技機。 When it is determined by the re-determination means that the initialization switch is in the ON operation state, a control command is transmitted to the second sub-control unit that controls the display device so that a notification screen different from the notification screen is displayed. The gaming machine according to claim 1, further comprising a transition unit that performs the above-described transition .
  4. 消去手段が機能するまでに、第一コンピュータ回路のCPUの第一レジスタに第一設定値を設定する第一手段を設け、
    移行手段によって制御コマンドが送信された後、第一設定値に基づいて、ランダムな消費時間だけ時間消費処理が実行される請求項3に記載の遊技機。
    A first means for setting a first set value in the first register of the CPU of the first computer circuit until the erasing means functions;
    4. The gaming machine according to claim 3, wherein after the control command is transmitted by the shift means, the time consumption process is executed for a random consumption time based on the first set value .
  5. 消去手段が機能するまでに、第一コンピュータ回路のCPUの第二レジスタに第二設定値を設定する第二手段を設け、
    移行手段によって制御コマンドが送信された後、抽選処理に使用されるカウンタ値が、第二設定値に基づいて、ランダムな初期値に設定されるよう構成された請求項3又は4に記載の遊技機。
    A second means for setting a second set value in the second register of the CPU of the first computer circuit until the erasing means functions;
    The game according to claim 3 or 4, wherein the counter value used for the lottery process is set to a random initial value based on the second set value after the control command is transmitted by the shift means. Machine.
JP2011067281A 2011-03-25 2011-03-25 Game machine Active JP5009424B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011067281A JP5009424B2 (en) 2011-03-25 2011-03-25 Game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011067281A JP5009424B2 (en) 2011-03-25 2011-03-25 Game machine

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008054273A Division JP4764442B2 (en) 2008-03-05 2008-03-05 Game machine

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012119552A Division JP5450713B2 (en) 2012-05-25 2012-05-25 Game machine

Publications (2)

Publication Number Publication Date
JP2011115668A JP2011115668A (en) 2011-06-16
JP5009424B2 true JP5009424B2 (en) 2012-08-22

Family

ID=44281658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011067281A Active JP5009424B2 (en) 2011-03-25 2011-03-25 Game machine

Country Status (1)

Country Link
JP (1) JP5009424B2 (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4686815B2 (en) * 1999-12-14 2011-05-25 株式会社三洋物産 Game machine
JP3665532B2 (en) * 2000-05-12 2005-06-29 株式会社藤商事 Game machine
JP3941931B2 (en) * 2002-06-04 2007-07-11 株式会社藤商事 Game machine
JP4314821B2 (en) * 2002-12-25 2009-08-19 株式会社大一商会 Game machine
JP4691907B2 (en) * 2004-06-04 2011-06-01 株式会社三洋物産 Game machine
JP2008036245A (en) * 2006-08-09 2008-02-21 Daiman:Kk Pachinko machine

Also Published As

Publication number Publication date
JP2011115668A (en) 2011-06-16

Similar Documents

Publication Publication Date Title
JP4764442B2 (en) Game machine
JP4907608B2 (en) Game machine
JP4789862B2 (en) Game machine
JP4712649B2 (en) Game machine
JP5341140B2 (en) Game machine
JP4587997B2 (en) Game machine
JP3859129B2 (en) Game machine
JP5851125B2 (en) Game machine
JP4805968B2 (en) Game machine
JP4031018B2 (en) Game machine
JP4588054B2 (en) Game machine
JP5661906B2 (en) Game machine
JP5009424B2 (en) Game machine
JP2015037659A (en) Game machine
JP5450713B2 (en) Game machine
JP6010091B2 (en) Game machine
JP4990311B2 (en) Game machine
JP5475024B2 (en) Game machine
JP5074566B2 (en) Game machine
JP6839136B2 (en) Game machine
JP6907159B2 (en) Pachinko machine
JP2021035646A (en) Game machine
JP6905491B2 (en) Pachinko machine
JP6058776B2 (en) Game machine
JP5395222B2 (en) Game machine

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110325

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120530

R150 Certificate of patent or registration of utility model

Ref document number: 5009424

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150608

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250