JP5004270B2 - Group III nitride semiconductor device and manufacturing method thereof - Google Patents
Group III nitride semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP5004270B2 JP5004270B2 JP2006182363A JP2006182363A JP5004270B2 JP 5004270 B2 JP5004270 B2 JP 5004270B2 JP 2006182363 A JP2006182363 A JP 2006182363A JP 2006182363 A JP2006182363 A JP 2006182363A JP 5004270 B2 JP5004270 B2 JP 5004270B2
- Authority
- JP
- Japan
- Prior art keywords
- group iii
- iii nitride
- nitride semiconductor
- semiconductor layer
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 378
- 150000004767 nitrides Chemical class 0.000 title claims description 311
- 238000004519 manufacturing process Methods 0.000 title claims description 38
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 192
- 229910052757 nitrogen Inorganic materials 0.000 claims description 95
- 239000013078 crystal Substances 0.000 claims description 51
- 229910052751 metal Inorganic materials 0.000 claims description 36
- 239000002184 metal Substances 0.000 claims description 36
- 238000005530 etching Methods 0.000 claims description 28
- 239000012535 impurity Substances 0.000 claims description 27
- 239000007789 gas Substances 0.000 claims description 12
- 230000001681 protective effect Effects 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 234
- 238000000034 method Methods 0.000 description 21
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 19
- 229910002601 GaN Inorganic materials 0.000 description 18
- 230000005533 two-dimensional electron gas Effects 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 239000010936 titanium Substances 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7788—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
本発明は、高耐圧デバイスあるいは高周波デバイス等に使用されるIII族窒化物半導体装置とその製造方法に関する。 The present invention relates to a group III nitride semiconductor device used for a high voltage device or a high frequency device and a manufacturing method thereof.
III族窒化物半導体を利用する半導体装置では、p型不純物を含むIII族窒化物半導体層(以下ではp型III族窒化物半導体層ということがある)の表面に形成されている層をエッチングすることによって、p型III族窒化物半導体層の表面の少なくとも一部を露出させ、露出したp型III族窒化物半導体層の表面に金属電極を形成することがある。また、n型不純物を含むIII族窒化物半導体層(以下ではn型III族窒化物半導体層ということがある)又はi型のIII族窒化物半導体層の表面に形成されている層をエッチングすることによって、n型又はi型のIII族窒化物半導体層の表面の少なくとも一部を露出させ、露出したn型又はi型のIII族半導体層の表面に金属電極を形成することがある。
特許文献1のIII族窒化物半導体装置では、p型III族窒化物半導体層の表面にn型又はi型のIII族窒化物半導体層を形成し、n型又はi型のIII族窒化物半導体層の表面にゲート絶縁膜を形成する。ゲート絶縁膜をエッチングしてn型又はi型のIII族窒化物半導体層の表面の一部を露出させ、さらに、n型又はi型のIII族窒化物半導体層をエッチングしてp型III族窒化物半導体層の表面の一部を露出させている。その後、p型III族窒化物半導体層の露出表面とn型又はi型のIII族窒化物半導体層の露出表面の各々に金属電極を形成している。
p型III族窒化物半導体層の表面に金属電極を形成すると、p型III族窒化物半導体層の電位を安定化させることができる。その結果、p型III族窒化物半導体層とn型又はi型のIII族窒化物半導体層の間に安定した空乏層を形成させることができ、ノーマリオフの特性を実現することができる。n型又はi型のIII族窒化物半導体層の表面に金属電極を形成すると、半導体装置に電流を流すことができる。
In a semiconductor device using a group III nitride semiconductor, a layer formed on the surface of a group III nitride semiconductor layer containing a p-type impurity (hereinafter sometimes referred to as a p-type group III nitride semiconductor layer) is etched. In some cases, at least a part of the surface of the p-type group III nitride semiconductor layer is exposed, and a metal electrode is formed on the exposed surface of the p-type group III nitride semiconductor layer. In addition, a group III nitride semiconductor layer containing n-type impurities (hereinafter sometimes referred to as an n-type group III nitride semiconductor layer) or a layer formed on the surface of an i-type group III nitride semiconductor layer is etched. In some cases, at least part of the surface of the n-type or i-type group III nitride semiconductor layer is exposed, and a metal electrode is formed on the exposed surface of the n-type or i-type group III semiconductor layer.
In the group III nitride semiconductor device of Patent Document 1, an n-type or i-type group III nitride semiconductor layer is formed by forming an n-type or i-type group III nitride semiconductor layer on the surface of the p-type group III nitride semiconductor layer. A gate insulating film is formed on the surface of the layer. The gate insulating film is etched to expose part of the surface of the n-type or i-type group III nitride semiconductor layer, and the n-type or i-type group III nitride semiconductor layer is further etched to form a p-type group III A part of the surface of the nitride semiconductor layer is exposed. Thereafter, a metal electrode is formed on each of the exposed surface of the p-type group III nitride semiconductor layer and the exposed surface of the n-type or i-type group III nitride semiconductor layer.
When a metal electrode is formed on the surface of the p-type group III nitride semiconductor layer, the potential of the p-type group III nitride semiconductor layer can be stabilized. As a result, a stable depletion layer can be formed between the p-type group III nitride semiconductor layer and the n-type or i-type group III nitride semiconductor layer, and a normally-off characteristic can be realized. When a metal electrode is formed on the surface of the n-type or i-type group III nitride semiconductor layer, a current can flow through the semiconductor device.
特許文献1の技術では、p型III族窒化物半導体層の表面に形成されている表面層をエッチングすることによってp型III族窒化物半導体層の表面を露出させる。このとき、表面層をエッチングするためのエネルギーがp型III族窒化物半導体層の表面に作用し、p型III族窒化物半導体層の表面の結晶構造から窒素(N)が抜けてしまうことがある。III族窒化物半導体層では、窒素が抜けたN空孔はドナーとして作用することが広く知られている。このため、表面の導電型がp型からn型に反転する現象が生じることがある。表面がn型に反転したp型III族窒化物半導体層の表面に金属電極を形成しても、p型III族窒化物半導体層と金属電極の間に良好なオーミックコンタクト特性が得られない。
非特許文献1には、表面の結晶構造から窒素が抜けたp型III族窒化物半導体層の表面に窒素プラズマ照射を行うことによって、p型III族窒化物半導体層の表面の結晶構造中の窒素量を、p型III族窒化物半導体層の表面以外の結晶構造中の窒素量と同じレベルにまで回復する技術が開示されている。非特許文献1の技術によると、p型III族窒化物半導体層の表面がn型に反転していないため、p型III族窒化物半導体層と金属電極を良好に接続することができる。
In the technique of Patent Document 1, the surface of the p-type group III nitride semiconductor layer is exposed by etching the surface layer formed on the surface of the p-type group III nitride semiconductor layer. At this time, energy for etching the surface layer acts on the surface of the p-type group III nitride semiconductor layer, and nitrogen (N) may escape from the crystal structure of the surface of the p-type group III nitride semiconductor layer. is there. In group III nitride semiconductor layers, it is widely known that N vacancies from which nitrogen has been released act as donors. For this reason, a phenomenon may occur in which the surface conductivity type is inverted from p-type to n-type. Even if a metal electrode is formed on the surface of the p-type group III nitride semiconductor layer whose surface is inverted to n-type, good ohmic contact characteristics cannot be obtained between the p-type group III nitride semiconductor layer and the metal electrode.
Non-Patent Document 1 discloses that the surface of the p-type group III nitride semiconductor layer is irradiated with nitrogen plasma on the surface of the p-type group III nitride semiconductor layer from which nitrogen has escaped from the surface crystal structure. A technique for recovering the amount of nitrogen to the same level as the amount of nitrogen in the crystal structure other than the surface of the p-type group III nitride semiconductor layer is disclosed. According to the technique of Non-Patent Document 1, since the surface of the p-type group III nitride semiconductor layer is not inverted to n-type, the p-type group III nitride semiconductor layer and the metal electrode can be connected well.
従来の技術では、p型III族窒化物半導体層のみならず、n型又はi型のIII族窒化物半導体層の表面の結晶構造からも窒素が抜けてしまう。n型又はi型のIII族窒化物半導体層から窒素が抜けると、n型又はi型のIII族窒化物半導体層中の電子量が増大し、n型又はi型のIII族窒化物半導体層と金属電極との間の接触抵抗が小さくなる。すなわち、n型又はi型のIII族窒化物半導体層の表面に金属電極を形成する場合には、n型又はi型のIII族窒化物半導体層の表面から窒素が抜けていることが有利に作用する。しかしながら、従来の技術では、p型III族窒化物半導体層の表面に窒素を供給(補償)するときに、同時にn型又はi型のIII族窒化物半導体層にも窒素を供給してしまう。 In the conventional technique, nitrogen escapes not only from the p-type group III nitride semiconductor layer but also from the crystal structure of the surface of the n-type or i-type group III nitride semiconductor layer. When nitrogen escapes from the n-type or i-type group III nitride semiconductor layer, the amount of electrons in the n-type or i-type group III nitride semiconductor layer increases, and the n-type or i-type group III nitride semiconductor layer The contact resistance between the metal electrode and the metal electrode is reduced. That is, when a metal electrode is formed on the surface of an n-type or i-type group III nitride semiconductor layer, it is advantageous that nitrogen escapes from the surface of the n-type or i-type group III nitride semiconductor layer. Works. However, in the conventional technique, when nitrogen is supplied (compensated) to the surface of the p-type group III nitride semiconductor layer, nitrogen is also supplied to the n-type or i-type group III nitride semiconductor layer at the same time.
本発明では、p型III族窒化物半導体層の表面の結晶構造中の窒素量は、p型III族窒化物半導体層の表面以外の結晶構造中の窒素量と同じレベルあり、かつ、n型又はi型のIII族窒化物半導体層の表面の一部の結晶構造中の窒素量は、その表面の一部以外の結晶構造中の窒素量よりも少ないという両特性を備えている半導体装置を実現する。 In the present invention, the amount of nitrogen in the crystal structure of the surface of the p-type group III nitride semiconductor layer is the same level as the amount of nitrogen in the crystal structure other than the surface of the p-type group III nitride semiconductor layer, and n-type Or a semiconductor device having both characteristics that the amount of nitrogen in a part of the crystal structure on the surface of the i-type group III nitride semiconductor layer is smaller than the amount of nitrogen in the crystal structure other than part of the surface. Realize.
III族窒化物半導体層では、半導体層の表面の所定領域に金属電極を形成するために、半導体層の全表面に保護層を形成し、その保護層の所定領域をエッチングして除去することによって、その所定領域において半導体層の表面を露出させることが多い。表面保護層をエッチングしてIII族窒化物半導体層の表面を露出させると、III族窒化物半導体層の表面の結晶構造から窒素が抜けていることが知られている。III族窒化物半導体層の表面の結晶構造から窒素が抜けると、半導体装置が予定している動作をしないことがある。この問題に対処するために、従来の常識では、III族窒化物半導体層の表面から窒素が抜けたことを補償する。結晶構造中に窒素を供給し、III族窒化物半導体層の表面の結晶構造中の窒素量をエッチング前の窒素量にまで回復させる。従来の技術では、n型又はi型のIII族窒化物半導体層の表面から窒素が抜けると有利に作用することを考慮しておらず、窒素を供給することによって有利な効果を殺してしまっている。
そこで、本発明の一つの方式では、p型III族窒化物半導体層の表面については、窒素が抜けた結晶構造中に窒素を補償し、n型又はi型のIII族窒化物半導体層の表面については、窒素が抜けた結晶構造中に窒素を補償しない。
本発明の他の方式では、p型III族窒化物半導体層の表面層をエッチングする際にはp型III族窒化物半導体層から窒素が抜けないようにエッチングする一方、n型又はi型のIII族窒化物半導体層の表面層をエッチングする際にはn型又はi型のIII族窒化物半導体層から窒素が抜けるようにエッチングする。
本発明では、n型又はi型のIII族窒化物半導体層の表面から窒素が抜けることによって特性が改善されることを積極的に利用する。一方、p型のIII族窒化物半導体層の表面から窒素が抜けることによって特性が低下することには対策する。
In the group III nitride semiconductor layer, in order to form a metal electrode in a predetermined region on the surface of the semiconductor layer, a protective layer is formed on the entire surface of the semiconductor layer, and the predetermined region of the protective layer is removed by etching. In many cases, the surface of the semiconductor layer is exposed in the predetermined region. It is known that when the surface protective layer is etched to expose the surface of the group III nitride semiconductor layer, nitrogen is released from the crystal structure of the surface of the group III nitride semiconductor layer. If nitrogen escapes from the crystal structure on the surface of the group III nitride semiconductor layer, the semiconductor device may not operate as intended. In order to cope with this problem, the conventional common sense compensates for the loss of nitrogen from the surface of the group III nitride semiconductor layer. Nitrogen is supplied into the crystal structure, and the amount of nitrogen in the crystal structure on the surface of the group III nitride semiconductor layer is recovered to the amount of nitrogen before etching. The prior art does not consider that nitrogen works favorably when nitrogen escapes from the surface of the n-type or i-type group III nitride semiconductor layer, and kills the beneficial effects by supplying nitrogen. Yes.
Therefore, in one system of the present invention, the surface of the p-type group III nitride semiconductor layer is compensated for nitrogen in the crystal structure from which nitrogen is eliminated, and the surface of the n-type or i-type group III nitride semiconductor layer is compensated. Does not compensate for nitrogen in the crystal structure from which nitrogen is lost.
In another method of the present invention, when etching the surface layer of the p-type group III nitride semiconductor layer, etching is performed so that nitrogen does not escape from the p-type group III nitride semiconductor layer. When the surface layer of the group III nitride semiconductor layer is etched, etching is performed so that nitrogen is released from the n-type or i-type group III nitride semiconductor layer.
In the present invention, the fact that the characteristics are improved by the removal of nitrogen from the surface of the n-type or i-type group III nitride semiconductor layer is positively utilized. On the other hand, measures are taken to prevent the characteristics from deteriorating due to nitrogen desorption from the surface of the p-type group III nitride semiconductor layer.
本発明のIII族窒化物半導体装置の製造方法では、p型不純物を含む第1のIII族窒化物半導体層の表面に形成されている層を、窒素元素を含まないガスでエッチングすることによって、第1のIII族窒化物半導体層の表面の少なくとも一部を露出させる工程と、n型不純物を含むか又はi型の第2のIII族窒化物半導体層の表面に形成されている層を、窒素元素を含まないガスでエッチングすることによって、第2のIII族窒化物半導体層の表面の少なくとも一部を露出させる工程を備えている。さらに、第2のIII族窒化物半導体層の露出表面には窒素を供給せず、第1のIII族窒化物半導体層の露出表面に窒素を供給する選択供給工程を備えている。 In the method for manufacturing a group III nitride semiconductor device of the present invention, by etching a layer formed on the surface of the first group III nitride semiconductor layer containing a p-type impurity with a gas not containing nitrogen element, A step of exposing at least a part of the surface of the first group III nitride semiconductor layer, and a layer containing an n-type impurity or formed on the surface of the i-type second group III nitride semiconductor layer, A step of exposing at least a part of the surface of the second group III nitride semiconductor layer by etching with a gas containing no nitrogen element is provided. Further, there is a selective supply step of supplying nitrogen to the exposed surface of the first group III nitride semiconductor layer without supplying nitrogen to the exposed surface of the second group III nitride semiconductor layer.
上記の製造方法によると、p型不純物を含む第1のIII族窒化物半導体層には、エッチングすることによって抜けた窒素が供給される。第1のIII族窒化物半導体層の露出表面の結晶構造中の窒素量を、第1のIII族窒化物半導体層の露出表面以外の結晶構造中の窒素量と同程度に回復することができる。抜けた窒素が補償されたp型不純物を含む第1のIII族窒化物半導体層の露出表面に金属電極を形成すると、第1のIII族窒化物半導体層と金属電極の間に良好なオーミックコンタクト特性が得られる。抜けた窒素を回復する程度は、要求されるオーミックコンタクト特性によって調整するべきであり、抜けた窒素の一部を補償すればよいこともあれば、抜けた分以上に補償することが好ましいこともある。
一方、n型不純物を含むか又はi型の第2のIII族窒化物半導体層の露出表面では、結晶構造から窒素が抜けており、存在する電子量が増えている。第2のIII族窒化物半導体層の露出表面に金属電極を形成すると、第2のIII族窒化物半導体層と金属電極の間の接触抵抗が小さくなる。
本製造方法によると、n型又はi型のIII族窒化物半導体層では窒素が抜けることを積極的に利用することができ、p型のIII族窒化物半導体層では窒素が抜けることに対して対策することができ、半導体装置の特性を向上させることができる。
According to the above manufacturing method, the nitrogen removed through the etching is supplied to the first group III nitride semiconductor layer containing the p-type impurity. The amount of nitrogen in the crystal structure of the exposed surface of the first group III nitride semiconductor layer can be recovered to the same extent as the amount of nitrogen in the crystal structure other than the exposed surface of the first group III nitride semiconductor layer. . When a metal electrode is formed on the exposed surface of the first group III nitride semiconductor layer containing the p-type impurity compensated for the nitrogen that has escaped, a good ohmic contact is provided between the first group III nitride semiconductor layer and the metal electrode. Characteristics are obtained. The degree to which the lost nitrogen is recovered should be adjusted according to the required ohmic contact characteristics. It may be necessary to compensate for a part of the missing nitrogen, or it may be preferable to compensate more than the missing nitrogen.
On the other hand, on the exposed surface of the i-type second group III nitride semiconductor layer containing n-type impurities or nitrogen, nitrogen is released from the crystal structure, and the amount of electrons present is increased. When the metal electrode is formed on the exposed surface of the second group III nitride semiconductor layer, the contact resistance between the second group III nitride semiconductor layer and the metal electrode is reduced.
According to the present manufacturing method, it is possible to positively utilize the elimination of nitrogen in the n-type or i-type group III nitride semiconductor layer, and to eliminate the nitrogen in the p-type group III nitride semiconductor layer. Countermeasures can be taken and the characteristics of the semiconductor device can be improved.
本発明の製造方法では、第2のIII族窒化物半導体層の露出表面を保護膜で被覆し、第1のIII族窒化物半導体層の露出表面を保護膜で被覆しない状態で、III族窒化物半導体層の全体に窒素プラズマを照射することが好ましい。
上記の製造方法によると、第1のIII族窒化物半導体層の露出表面には窒素が補償される。一方、第2のIII族窒化物半導体層の露出表面に窒素が補償されない。またIII族窒化物半導体層の表面の狭い範囲にだけ窒素プラズマを照射するという高度な技術が必要とされない。半導体装置の製造コストを低くすることができる。
In the manufacturing method of the present invention, the exposed surface of the second group III nitride semiconductor layer is covered with a protective film, and the exposed surface of the first group III nitride semiconductor layer is not covered with the protective film. It is preferable to irradiate the whole semiconductor layer with nitrogen plasma.
According to the above manufacturing method, nitrogen is compensated for the exposed surface of the first group III nitride semiconductor layer. On the other hand, nitrogen is not compensated for the exposed surface of the second group III nitride semiconductor layer. Further, an advanced technique of irradiating nitrogen plasma only on a narrow area of the surface of the group III nitride semiconductor layer is not required. The manufacturing cost of the semiconductor device can be reduced.
本発明は、上記以外の製造方法をも提供する。その製造方法は、p型不純物を含む第1のIII族窒化物半導体層の表面に形成されている層を、窒素元素を含むガスでエッチングすることによって、第1のIII族窒化物半導体層の表面の少なくとも一部を露出させる工程と、n型不純物を含むか又はi型の第2のIII族窒化物半導体層の表面に形成されている層を、窒素元素を含まないガスでエッチングすることによって、第2のIII族窒化物半導体層の表面の少なくとも一部を露出させる工程を有している。 The present invention also provides manufacturing methods other than those described above. In the manufacturing method, the layer formed on the surface of the first group III nitride semiconductor layer containing the p-type impurity is etched with a gas containing nitrogen element, whereby the first group III nitride semiconductor layer is etched. A step of exposing at least a part of the surface, and etching a layer containing n-type impurities or formed on the surface of the i-type second group III nitride semiconductor layer with a gas not containing nitrogen element To expose at least part of the surface of the second group III nitride semiconductor layer.
上記の製造方法によると、p型のIII族窒化物半導体層の表面に形成されている層をエッチングしてp型のIII族窒化物半導体層の表面を露出させる工程では、p型のIII族窒化物半導体層の表面の結晶構造から窒素が抜けない。厳密にいうと、表面の結晶構造から窒素が抜ける現象と、表面の結晶構造に窒素を補償する現象が同時に起こる。p型のIII族窒化物半導体層と金属電極の間に良好なオーミックコンタクト特性が得られる。上記の製造方法によると、p型のIII族窒化物半導体層の表面に形成されている層をエッチングしてp型のIII族窒化物半導体層の表面を露出させた段階で、p型のIII族窒化物半導体層の表面から窒素が抜ける程度を減少させることができる。半導体層の表面を露出させる工程と、露出表面に窒素を補償する工程を同時に実施することができる。窒素の選択供給工程が不必要となるので、半導体装置の製造コストを低くすることができる。
また、n型又はi型のIII族窒化物半導体層の表面に形成されている層をエッチングしてn型又はi型のIII族窒化物半導体層の表面の一部を露出させる工程では、n型又はi型のIII族窒化物半導体層の表面の結晶構造から窒素が抜ける。n型又はi型のIII族窒化物半導体層の露出表面では、電子量が増大する。n型又はi型のIII族窒化物半導体層の露出表面と金属電極の間の接触抵抗を小さくすることができる。
According to the above manufacturing method, in the step of etching the layer formed on the surface of the p-type group III nitride semiconductor layer to expose the surface of the p-type group III nitride semiconductor layer, the p-type group III Nitrogen does not escape from the crystal structure of the surface of the nitride semiconductor layer. Strictly speaking, a phenomenon in which nitrogen escapes from the surface crystal structure and a phenomenon in which nitrogen is compensated for in the surface crystal structure occur simultaneously. Good ohmic contact characteristics are obtained between the p-type group III nitride semiconductor layer and the metal electrode. According to the above manufacturing method, the p-type III-nitride semiconductor layer is exposed at the stage where the layer formed on the surface of the p-type III-nitride semiconductor layer is etched to expose the surface of the p-type III-nitride semiconductor layer. The extent to which nitrogen escapes from the surface of the group nitride semiconductor layer can be reduced. The step of exposing the surface of the semiconductor layer and the step of compensating nitrogen on the exposed surface can be performed simultaneously. Since the selective supply process of nitrogen is unnecessary, the manufacturing cost of the semiconductor device can be reduced.
In the step of etching a layer formed on the surface of the n-type or i-type group III nitride semiconductor layer to expose a part of the surface of the n-type or i-type group III nitride semiconductor layer, n Nitrogen escapes from the crystal structure of the surface of the type- or i-type group III nitride semiconductor layer. The amount of electrons increases on the exposed surface of the n-type or i-type group III nitride semiconductor layer. The contact resistance between the exposed surface of the n-type or i-type group III nitride semiconductor layer and the metal electrode can be reduced.
本発明の半導体装置は、p型不純物を含む第1のIII族窒化物半導体層と、第1のIII族窒化物半導体層の表面側の一部に形成されているとともに、n型不純物を含むか又はi型の第2のIII族窒化物半導体層を有している。第2のIII族窒化物半導体層が形成されていない領域における第1のIII族窒化物半導体層の表面の結晶構造中の窒素量は、その領域外の結晶構造中の窒素量と同程度であり、しかも、第2のIII族窒化物半導体層の表面の一部の領域における結晶構造中の窒素量は、その一部の領域以外の結晶構造中の窒素量よりも少ない。 The semiconductor device of the present invention is formed on a part of the first group III nitride semiconductor layer containing the p-type impurity and on the surface side of the first group III nitride semiconductor layer, and contains the n-type impurity. Or an i-type second group III nitride semiconductor layer. The amount of nitrogen in the crystal structure of the surface of the first group III nitride semiconductor layer in the region where the second group III nitride semiconductor layer is not formed is approximately the same as the amount of nitrogen in the crystal structure outside the region. In addition, the nitrogen amount in the crystal structure in a partial region of the surface of the second group III nitride semiconductor layer is smaller than the nitrogen amount in the crystal structure other than the partial region.
上記の半導体装置によると、n型又はi型のIII族窒化物半導体層が形成されていない領域において、p型のIII族窒化物半導体層の表面に金属電極を形成することができる。p型のIII族窒化物半導体層の表面は充分な窒素を含んでおり、第1のIII族窒化物半導体層と金属電極の間に良好なオーミックコンタクト特性を得ることができる。
また、n型又はi型のIII族窒化物半導体層の表面の一部に金属電極を形成することができる。n型又はi型のIII族窒化物半導体層の表面から窒素が抜けており、第2のIII族窒化物半導体層と金属電極の間の接触抵抗を小さくすることができる。
According to the semiconductor device described above, the metal electrode can be formed on the surface of the p-type group III nitride semiconductor layer in the region where the n-type or i-type group III nitride semiconductor layer is not formed. The surface of the p-type group III nitride semiconductor layer contains sufficient nitrogen, and good ohmic contact characteristics can be obtained between the first group III nitride semiconductor layer and the metal electrode.
In addition, a metal electrode can be formed on part of the surface of the n-type or i-type group III nitride semiconductor layer. Nitrogen is released from the surface of the n-type or i-type group III nitride semiconductor layer, and the contact resistance between the second group III nitride semiconductor layer and the metal electrode can be reduced.
本発明の半導体装置では、第2のIII族窒化物半導体層が形成されていない領域において第1のIII族窒化物半導体層の表面に形成されている金属電極と、第2のIII族窒化物半導体層の前記一部の領域において第2のIII族窒化物半導体層の表面に形成されている金属電極が形成されており、その一対の金属電極が分離されていることが好ましい。
上記の半導体装置によると、必要に応じて、第1のIII族窒化物半導体層の表面に形成されている金属電極と、第2のIII族窒化物半導体層の表面に形成されている金属電極の組成を異ならせることができる。各々に適した組成の金属電極を選択することができる。
In the semiconductor device of the present invention, the metal electrode formed on the surface of the first group III nitride semiconductor layer in the region where the second group III nitride semiconductor layer is not formed, and the second group III nitride A metal electrode formed on the surface of the second group III nitride semiconductor layer is preferably formed in the partial region of the semiconductor layer, and the pair of metal electrodes are preferably separated.
According to the above semiconductor device, the metal electrode formed on the surface of the first group III nitride semiconductor layer and the metal electrode formed on the surface of the second group III nitride semiconductor layer as necessary The composition of can be different. A metal electrode having a composition suitable for each can be selected.
本発明では、第1のIII族窒化物半導体層のバンドギャップよりも第2のIII族窒化物半導体層のバンドギャップの方が大きい半導体装置を提供することができる。
上記の半導体装置によると、第1のIII族窒化物半導体層と第2のIII族窒化物半導体層によって、ヘテロ接合が構成される。ヘテロ接合が構成されることによって、第1のIII族窒化物半導体層と第2のIII族窒化物半導体層の間に、2次元電子ガス領域が形成される。その2次元電子ガス領域を電子が移動できる。
The present invention can provide a semiconductor device in which the band gap of the second group III nitride semiconductor layer is larger than the band gap of the first group III nitride semiconductor layer.
According to the above semiconductor device, the first group III nitride semiconductor layer and the second group III nitride semiconductor layer form a heterojunction. By forming the heterojunction, a two-dimensional electron gas region is formed between the first group III nitride semiconductor layer and the second group III nitride semiconductor layer. Electrons can move in the two-dimensional electron gas region.
本発明では、第1のIII族窒化物半導体層の表面の一部にn型不純物を含むか又はi型の第3のIII族窒化物半導体層が形成されており、第3のIII族窒化物半導体層の表面に第2のIII族窒化物半導体層が形成されており、第3のIII族窒化物半導体層のバンドギャップよりも第2のIII族窒化物半導体層のバンドギャップの方が大きい半導体装置を提供することができる。 In the present invention, a part of the surface of the first group III nitride semiconductor layer includes an n-type impurity or an i-type third group III nitride semiconductor layer is formed. The second group III nitride semiconductor layer is formed on the surface of the semiconductor semiconductor layer, and the band gap of the second group III nitride semiconductor layer is greater than the band gap of the third group III nitride semiconductor layer. A large semiconductor device can be provided.
上記の半導体装置によると、第3のIII族窒化物半導体層と第2のIII族窒化物半導体層によって、ヘテロ結合が形成される。ヘテロ接合が構成されることによって、第2のIII族窒化物半導体層と第3のIII族窒化物半導体層の間に、2次元電子ガス領域が形成される。n型又はi型半導体領域内に2次元電子ガス領域が形成されるため、電子の移動抵抗が小さくなり、半導体装置のオン抵抗を小さくすることができる。 According to the above semiconductor device, a hetero bond is formed by the third group III nitride semiconductor layer and the second group III nitride semiconductor layer. By forming the heterojunction, a two-dimensional electron gas region is formed between the second group III nitride semiconductor layer and the third group III nitride semiconductor layer. Since the two-dimensional electron gas region is formed in the n-type or i-type semiconductor region, the electron transfer resistance is reduced, and the on-resistance of the semiconductor device can be reduced.
本発明によると、p型III族窒化物半導体層と金属電極の間に良好なオーミック特性が確保されており、かつ、n型又はi型III族窒化物半導体層と金属電極の間の接触抵抗が低い半導体装置を提供することができる。 According to the present invention, good ohmic characteristics are ensured between the p-type group III nitride semiconductor layer and the metal electrode, and the contact resistance between the n-type or i-type group III nitride semiconductor layer and the metal electrode. It is possible to provide a semiconductor device with low resistance.
実施例の主要な特徴を列記する。
(第1実施形態) n−型のIII族窒化物半導体層26の表面に、複数個のp+型のIII族窒化物半導体領域28が島状に形成されている。
(第2実施形態) n−型のIII族窒化物半導体領域34の表面に、n−型のIII族窒化物半導体領域34のバンドギャップよりも大きなバンドギャップを有するn−型のIII族窒化物半導体領域36が形成されている。
(第3実施形態) n−型のIII族窒化物半導体領域34とn−型のIII族窒化物半導体領域36の両端部分に、n+型のIII族窒化物半導体領域34a,36aが形成されている。
(第4実施形態) n+型のIII族窒化物半導体領域34a,36aに接続するソース電極56が形成されている。
(第5実施形態) p+型のIII族半導体領域28に接続するボディ電極54が形成されている。
(第6実施形態) III族窒化物半導体領域36の表面に、ゲート絶縁膜86を介してゲート電極44が形成されている。ゲート電極44は、少なくともp+型のIII族窒化物半導体領域28に対向する位置に形成されている。
The main features of the examples are listed.
First Embodiment A plurality of p + -type group III
(Second Embodiment) n - on the surface of the mold of the group III
(Third Embodiment) n - -type III
Fourth Embodiment
Fifth Embodiment
Sixth Embodiment
図面を参照して以下に実施例を詳細に説明する。
(第1実施例)
図1に、ヘテロ接合を有する縦型のIII族窒化物半導体装置10の要部断面図を模式的に示す。図1は、半導体装置10の単位構造を示し、この単位構造が実際には紙面左右方向に繰返されている。
半導体装置10の裏面に、チタン(Ti)とアルミニウム(Al)が積層しているドレイン電極22が形成されている。ドレイン電極22の表面に、窒化ガリウム(GaN)を主材料とするn+型のIII族窒化物半導体層24が形成されている。III族窒化物半導体層24の不純物には、シリコン(Si)または酸素(O)が用いられており、そのキャリア濃度は約3×1018cm−3に調整されている。
III族窒化物半導体層24の表面に、窒化ガリウムを主材料とするn−型の低濃度III族窒化物半導体層26が形成されている。III族窒化物半導体層26の不純物にはシリコンが用いられており、そのキャリア濃度は約1×1016cm−3に調整されている。
III族窒化物半導体層26の上部に、窒化ガリウムを主材料とするp+型のIII族窒化物半導体領域(第1のIII族窒化物半導体領域)28が島状に分散して形成されている。III族窒化物半導体領域28の不純物にはマグネシウム(Mg)が用いられており、そのキャリア濃度は約1×1018cm−3に調整されている。複数のIII族窒化物半導体領域28が、III族窒化物半導体層26の上部に分散して形成されており、隣接するIII族窒化物半導体領域28の間は、III族窒化物半導体層26によって隔てられている。図1に示すように、本実施例では、紙面左右に2つのIII族窒化物半導体領域28が形成されている。平面視したときに、III族窒化物半導体領域28は紙面奥行き方向に長く伸びており、複数のIII族窒化物半導体領域28がストライプ状に配置されている。
Embodiments will be described in detail below with reference to the drawings.
(First embodiment)
FIG. 1 schematically shows a cross-sectional view of an essential part of a vertical group III
A
On the surface of the group III
A p + -type group III nitride semiconductor region (first group III nitride semiconductor region) 28 mainly composed of gallium nitride is formed in an island shape on the group III
III族窒化物半導体層26の表面とIII族窒化物半導体領域28,28の一部の表面に、窒化ガリウムを主材料とするn−型のIII族窒化物半導体領域(第3のIII族窒化物半導体層)34が形成されている。III族窒化物半導体領域34の不純物にはシリコンが用いられており、そのキャリア濃度は約1×1016cm−3に調整されている。
III族窒化物半導体領域34上に、窒化ガリウム・アルミニウム(Al0.3Ga0.7N)を主材料とするn−型のIII族窒化物半導体領域(第2のIII族窒化物半導体領域)36が形成されている。III族窒化物半導体領域36の不純物にはシリコンが用いられており、そのキャリア濃度は約1×1016cm−3に調整されている。III族窒化物半導体領域36の結晶構造にはアルミニウムが含まれており、III族窒化物半導体領域34のバンドギャップよりもIII族窒化物半導体領域36の方が大きなバンドギャップを有している。III族窒化物半導体領域34とIII族窒化物半導体領域36によってヘテロ接合が構成されている。
An n − -type group III nitride semiconductor region (third group III nitride) mainly composed of gallium nitride is formed on the surface of group III
On the group III
窒化ガリウムを主材料とするn+型のソース領域34a,36aが、III族窒化物半導体領域34とIII族窒化物半導体領域36の紙面左右方向の両端に形成されている。ソース領域34a,36aは、平面視したときに、低濃度III族窒化物半導体層26がIII族窒化物半導体領域34に接する範囲(紙面中央側)のIII族窒化物半導体領域34とIII族窒化物半導体領域36には接していない。ソース領域34a,36aの不純物にはシリコンが用いられており、そのキャリア濃度は約3×1018cm−3に調整されている。また、ソース領域36aの後述するソース電極56と接する表面では、ソース電極56が接していない領域と比較して、窒化ガリウムの結晶構造中の窒素が少ない。ソース領域34a,36aの表面に、チタンとアルミニウムの積層からなるソース電極56が形成されている。
N + -
III族窒化物半導体領域36の表面に、窒化アルミニウム(AlN)を主材料とするゲート絶縁膜86が形成されている。ゲート絶縁膜86の表面に、ニッケル(Ni)を主材料とするゲート電極44が形成されている。なお、本実施例では、ゲート絶縁膜86及びゲート電極44は、III族窒化物半導体領域34及びIII族窒化物半導体領域36のほぼ全範囲に対向して形成されているが、ゲート絶縁膜86およびゲート電極44は、III族窒化物半導体領域28に対向する位置にさえ形成されていればよい。すなわち、III族窒化物半導体領域28、III族窒化物半導体領域34、およびIII族窒化物半導体領域36が積層されている部分にだけ、ゲート絶縁膜86とゲート電極44が形成されていてもよい。
A
III族窒化物半導体領域34,36とソース領域34a,36aが形成されていないIII族窒化物半導体領域28の表面に、ニッケルを主材料とするボディ電極54が形成されている。ボディ電極54と、ソース領域34a,36aとソース電極56は、窒化アルミニウムを主材料とする絶縁膜86aによって、互いに分離して形成されている。
On the surface of group III
次に、半導体装置10の動作を説明する。
p型のIII族窒化物半導体領域28が、n型のIII族窒化物半導体領域34に接している。ゲート電極44に電圧を印加していない状態では、III族窒化物半導体領域28からIII族窒化物半導体領域34,36に向けて空乏層が形成される。このとき、ボディ電極54に所定の電圧を印加することによって、III族半導体領域28の電位を安定化させることができ、安定した空乏層を形成することができる。すなわち、空乏層はIII族窒化物半導体領域34とIII族窒化物半導体領域36のヘテロ接合面にまで伸びて形成される。ヘテロ接合面の伝導帯のエネルギー準位はフェルミ準位よりも上側に存在することになり、2次元電子ガス層がヘテロ接合面に存在することができない。すなわち、ゲート電極44に電圧が印加されていない状態では電子の走行が停止され、半導体装置10はオフとなる。半導体装置10は、ノーマリオフの動作を行う。
Next, the operation of the
The p-type group III
ゲート電極44に正の電圧が印加されている状態では、III族窒化物半導体領域28からIII族窒化物半導体領域34,36に向けて形成されていた空乏層が消失し、III族窒化物半導体領域34とIII族窒化物半導体領域36のヘテロ接合面に2次元電子ガス層が形成される。よって、2次元電子ガス層の伝導帯のエネルギー準位がフェルミ準位よりも下側に存在することになり、ヘテロ接合面のポテンシャル井戸内に2次元電子ガス層が存在する状態が作り出される。この結果、2次元電子ガス層内を電子が走行し、半導体装置10はオンとなる。
ソース領域34a,36aからIII族窒化物半導体領域34とIII族窒化物半導体領域36のヘテロ接合面の2次元電子ガス層に沿って横方向に走行してきた電子は、III族窒化物半導体層26の凸部(III族窒化物半導体層26がIII族窒化物半導体領域34に接する部分)を縦方向に流れ、III族窒化物半導体層26及びIII族窒化物半導体層24を経由してドレイン電極22まで流れる。ソース電極56とドレイン電極22の間が導通する。
In a state where a positive voltage is applied to the
The electrons that have traveled laterally along the two-dimensional electron gas layer at the heterojunction surface of the group III
上記したように、半導体装置10のオン・オフの制御は、III族窒化物半導体領域28、III族窒化物半導体領域34、及びIII族窒化物半導体領域36が積層している部分で行われている。すなわち、ゲート電極44に印加する電圧によって、III族窒化物半導体領域34に形成される空乏層の厚みを制御することにより、半導体装置10のオン・オフが制御される。ボディ電極54とIII族窒化物半導体領域28が、良好なオーミックコンタクト特性を示すため、空乏層の厚みが安定化する。所定のゲート電圧を印加することによって、半導体装置10が確実にオンし、ゲート電圧を印加しないと半導体装置10が確実にオフする。また、ソース電極56とソース領域の接触抵抗が小さいため、半導体装置10のオン抵抗は小さい。
As described above, the on / off control of the
半導体装置10の製造方法を説明する。
(第1製造方法)図1〜図11を参照して半導体装置10の製造方法を説明する。なお、図中の各構成については、実際のサイズの縮尺を正確に表すものではない。分かり易さのために、適宜変更している。
まず、図2に示すように、n+型の窒化ガリウムを主材料とするIII族窒化物半導体基板24を用意する。III族窒化物半導体基板24の厚みは約200μmである。
次に、図3に示すように、MOCVD(Metal Organic Chemical Vapor Deposition)法を利用して、III族窒化物半導体基板24上にn−型のIII族窒化物半導体領域26を結晶成長させる。III族窒化物半導体領域26の厚みは6μmである。さらに、MOCVD法を利用して、III族窒化物半導体領域26上にp+型の第1のIII族窒化物半導体領域28を結晶成長させる。次いで、III族窒化物半導体領域28上に第1マスク層32を成膜する。第1マスク層32の厚みは約0.5μmである。第1マスク層32は酸化シリコンで形成する。
A method for manufacturing the
(First Manufacturing Method) A method for manufacturing the
First, as shown in FIG. 2, a group III
Next, as shown in FIG. 3, an n − type group III
次に、図4に示すように、第1マスク層32の一部をエッチングして開孔を形成した後に、RIE(Reactive Ion Etching)法で第1マスク層32の開孔からIII族窒化物半導体領域28をエッチングし、III族窒化物半導体領域28の一部を貫通してIII族窒化物半導体領域26に達する溝72を形成する。
次に、図5に示すように、MOCVD法を利用して、溝72の底面の露出しているIII族窒化物半導体領域26から、窒化ガリウムを結晶成長させる。窒化ガリウムの結晶成長は、III族窒化物半導体領域28をエッチングした部分を埋めるまで続ける。次に、第1マスク層32を除去した後に、MOCVD法を利用して、窒化ガリウムを結晶成長させることにより、III族窒化物半導体領域28の表面とIII族窒化物半導体領域26の一部の表面に窒化ガリウム層34が均一に形成される。結晶成長する窒化ガリウム層の不純物量は、低濃度半導体領域26と同一量に調整されている。すなわち、結晶成長した窒化ガリウム層34とIII族窒化物半導体領域26は連続した一つの領域と評価することができる。III族窒化物半導体領域28の表面に堆積した半導体領域の厚みは約100nmである。
なお、III族窒化物半導体領域28,28の間に結晶成長した窒化ガリウム層と、III族窒化物半導体領域28の表面に結晶成長した窒化ガリウム層は連続しているが、図1に示す半導体装置10と整合させるために、以下の説明では、前者はIII族窒化物半導体領域26の一部とし、後者は第3のIII族窒化物半導体領域34として説明する。
Next, as shown in FIG. 4, after forming a hole by etching a part of the
Next, as shown in FIG. 5, gallium nitride is crystal-grown from the group III
Although the gallium nitride layer crystal-grown between the group III
次に、図6に示すように、MOCVD法を利用して、III族窒化物半導体領域34上にIII族窒化物半導体領域(第2のIII族窒化物半導体層)36を結晶成長する。III族窒化物半導体領域36の厚みは25nmである。この段階でヘテロ接合が形成される。
次に、CVD法を利用して、III族窒化物半導体領域36の表面に二酸化シリコンを成膜して第2マスク層82を形成する。第2マスク層82は、III族窒化物半導体層36の表面の全面に形成した後に、リソグラフィー技術とエッチング技術を利用して、ソース領域を形成する部分が除去される。
次に、イオン注入を実施してソース領域34a,36a(図7を参照)を形成する。イオン注入は、シリコンをドーズ量1×1015cm−2、加速電圧65eVで注入する。なお、図中の矢印は、イオン注入が実施される範囲を示している。
次いで、第2マスク層82の除去した部分に、再度二酸化シリコンを成膜して、第3マスク層83(図7を参照)を形成する。すなわち、III族窒化物半導体層36の表面の全面に第3マスク層83を形成する。次に、窒素雰囲気中で1300℃で5分間アニールする。アニールすることによって、イオン注入した不純物(シリコン)を活性化させる。ソース領域34a,36aが完成する。
Next, as shown in FIG. 6, a group III nitride semiconductor region (second group III nitride semiconductor layer) 36 is crystal-grown on the group III
Next, a
Next, ion implantation is performed to form
Next, silicon dioxide is deposited again on the portion where the
次に、図7に示すように、ソース電極とボディ電極を形成する領域の第3マスク層83をドライエッチングして除去する。この段階で、ソース領域36aの表面の一部がエッチングガスに晒され、結晶構造中から窒素が抜ける。図中の×は、ドライエッチングによって、ソース領域36aの表面の結晶構造中から窒素が抜けたことを示している。
次に、第3マスク層83の除去した部分に、再度二酸化シリコンを成膜して、第4マスク層84(図8を参照)を形成する。すなわち、III族窒化物半導体層36の表面とソース領域34a,36aの表面にマスク層を形成する。
Next, as shown in FIG. 7, the
Next, silicon dioxide is formed again on the portion where the
次に、図8に示すように、ボディ電極が形成される部分の第4マスク層84をエッチングして除去した後に、RIE法を利用して、ソース領域34a,36aの一部をエッチングし、III族窒化物半導体層28の表面の一部を露出させる。この段階で、III族窒化物半導体層28の表面の一部がエッチングガスに晒され、結晶構造中から窒素が抜ける。図中の×は、エッチングによって、III族窒化物半導体層28の表面の結晶構造中から窒素が抜けたことを示している。
Next, as shown in FIG. 8, after the
次に、弗化水素水溶液を利用して、第4マスク層84を除去する。次いで、図9に示すように、III族窒化物半導体層36の表面とソース領域36aの表面とIII族窒化物半導体層28の露出された表面に、ゲート絶縁膜86を形成する。III族窒化物半導体層36の表面のゲート絶縁膜86の厚さは、50nmに調整されている。
Next, the
次に、図10に示すように、RIE法を利用して、ソース電極が形成される領域とボディ電極が形成される領域においてゲート絶縁膜86をエッチングして除去する。このときにも、エッチングによって露出されたソース領域36aの表面の結晶構造中と、エッチングによって露出されたIII族窒化物半導体層28の表面の結晶構造中から窒素が抜けてしまう。この段階で、III族窒化物半導体層36の表面にゲート絶縁膜86(図1を参照)が形成され、III族窒化物半導体層28の表面に絶縁膜86aが形成される。
次に、図11に示すように、ソース領域36aの露出された表面上に、レジスト32を塗布する。このとき、III族窒化物半導体層28の露出された表面上には、レジストを塗布しない。レジスト32を塗布する代わりに、ソース領域36aの露出された表面上にソース電極56を直接形成してしまってもよい。
次いで、ECR(Electron Cyclotron Resonance)法を利用して、III族窒化物半導体層28の露出された表面に窒素プラズマを照射する。図中の矢印は、窒素プラズマ処を照射していることを示している。この段階で、III族窒化物半導体層28の露出された表面の結晶構造中に窒素が補償される。III族窒化物半導体層28の露出された表面の結晶構造中の窒素量が、それ以外の領域におけるIII族窒化物半導体層28の結晶構造中と窒素量と同程度となるまで回復される。一方、ソース領域36aの露出された表面は、レジスト32で被覆されているために、結晶構造中の窒素が抜けたままである。すなわち、ソース領域36aの露出された表面の結晶構造中では、ソース領域36aの露出された表面以外の結晶構造中よりも窒素量が少ないままである。
Next, as shown in FIG. 10, the
Next, as shown in FIG. 11, a resist 32 is applied on the exposed surface of the
Next, the exposed surface of the group III
次に、図1に示すように、レジスト剥離材でレジスト32を除去する。次いで、チタンとアルミを蒸着して、ソース領域36aの表面にソース電極56を形成する。次いで、ニッケルを蒸着して、III族窒化物半導体層28の露出された表面にボディ電極54を形成する。次いで、チタンとアルミを蒸着して、III族窒化物半導体層24の裏面にドレイン電極22を形成する。次に、窒素雰囲気中で500℃で2分間アニールする。アニールによって、ソース電極56とソース領域36a、ボディ電極54とIII族窒化物半導体層28、ドレイン電極22とIII族窒化物半導体層24の接触抵抗を低減させる。次に、ゲート絶縁膜86の表面にニッケルを蒸着してゲート電極44を形成する。
上記の工程を経て、図1に示す半導体装置10を得ることができる。
Next, as shown in FIG. 1, the resist 32 is removed with a resist stripping material. Next, titanium and aluminum are vapor-deposited to form the
Through the above steps, the
(第2製造方法)図12〜図13を参照して半導体装置10の別の製造方法を示す。ここでは、第1製造方法と相違する部分のみを説明する。
第2製造方法では、図9の状態が得られた後に、図12に示すようにボディ電極が形成される位置のゲート絶縁膜86をドライエッチングで除去する。このときに、エッチングガス中に窒素ガスを混入させる。この段階で、III族窒化物半導体層28の表面の結晶構造中に窒素が補償される。
次いで、図13に示すように、ソース電極が形成される部分をドライエッチングで除去する。このときは、エッチングガス中に窒素ガスを混入させない。
次いで、第1製造方法で述べたように、ソース電極とボディ電極とドレイン電極とゲート電極を形成して、半導体装置10を得ることができる。
(Second Manufacturing Method) Another method for manufacturing the
In the second manufacturing method, after the state of FIG. 9 is obtained, as shown in FIG. 12, the
Next, as shown in FIG. 13, the portion where the source electrode is formed is removed by dry etching. At this time, nitrogen gas is not mixed in the etching gas.
Next, as described in the first manufacturing method, the
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
上記実施例では、ソース電極とボディ電極が分離して形成されている。しかしながら、ソース電極が、ソース領域とp+型のIII族窒化物半導体層の両方に接続するように形成してもよい。その場合は、二酸化シリコン等のマスク層でソース領域とp+型のIII族窒化物半導体層を覆った後に、ソース電極が形成されるソース領域の表面の結晶構造中の窒素量が、ソース電極が形成されないソース領域の結晶構造中の窒素量よりも少ない状態を完成するとともに、p+型のIII族窒化物半導体層のソース電極が形成される表面の結晶構造中の窒素量が、ソース電極が形成されないp+型のIII族窒化物半導体層の結晶構造中の窒素量と同程度である状態を完成させる。次いで、弗化水素水溶液を利用して、マスク層を除去した後、ソース電極を形成すればよい。
上記実施例では、p+型のIII族窒化物半導体領域をエッチングした部分を埋めるまでn−型のIII族窒化物半導体領域から窒化ガリウムを結晶成長し、その後、マスク層を除去した後に、p+型のIII族窒化物半導体領域の全表面に、窒化ガリウムを均一に結晶成長している。しかしながら、マスク層を除去しないで、p+型のIII族窒化物半導体領域の表面を覆うまでn−型のIII族窒化物半導体領域から窒化ガリウムを結晶成長してもよい。
上記実施例では、ソース電極を形成し、次いでボディ電極を形成し、次いでドレイン電極を形成している。しかしながら、上記金属電極を形成する順番は、実施例の順番に限定されない。所望する金属電極が確実に形成されていればよい。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.
In the above embodiment, the source electrode and the body electrode are formed separately. However, the source electrode may be formed so as to be connected to both the source region and the p + -type group III nitride semiconductor layer. In that case, after covering the source region and the p + -type group III nitride semiconductor layer with a mask layer such as silicon dioxide, the amount of nitrogen in the crystal structure of the surface of the source region where the source electrode is formed is The state in which the amount of nitrogen in the crystal structure of the surface of the source region of the p + -type group III nitride semiconductor layer is formed is less than the amount of nitrogen in the crystal structure of the source region where no source is formed. A state in which the amount of nitrogen in the crystal structure of the p + -type group III nitride semiconductor layer in which no is formed is the same is completed. Next, the source electrode may be formed after removing the mask layer using an aqueous hydrogen fluoride solution.
In the above embodiment, gallium nitride is crystal-grown from the n − type group III nitride semiconductor region until the etched portion of the p + type group III nitride semiconductor region is filled, and then the mask layer is removed, and then p Gallium nitride is uniformly grown on the entire surface of the + -type group III nitride semiconductor region. However, gallium nitride may be grown from the n − type group III nitride semiconductor region until the surface of the p + type group III nitride semiconductor region is covered without removing the mask layer.
In the above embodiment, the source electrode is formed, then the body electrode is formed, and then the drain electrode is formed. However, the order of forming the metal electrodes is not limited to the order of the examples. The desired metal electrode should just be formed reliably.
The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings can achieve a plurality of objects at the same time, and has technical usefulness by achieving one of the objects.
22:ドレイン電極
24:n+型のIII族窒化物半導体領域
26:n−型の低濃度III族窒化物半導体層
28:第1のIII族窒化物半導体領域
34:第3のIII族窒化物半導体領域
36:第2のIII族窒化物半導体領域
44:ゲート電極
54:ボディ電極
56:ソース電極
86:ゲート絶縁膜
22: Drain electrode 24: n + type group III nitride semiconductor region 26: n − type low concentration group III nitride semiconductor layer 28: first group III nitride semiconductor region 34: third group III nitride Semiconductor region 36: second group III nitride semiconductor region 44: gate electrode 54: body electrode 56: source electrode 86: gate insulating film
Claims (7)
n型不純物を含むか又はi型の第2のIII族窒化物半導体層の表面に形成されている層を、窒素元素を含まないガスでエッチングすることによって、第2のIII族窒化物半導体層の表面の少なくとも一部を露出させる工程と、
第2のIII族窒化物半導体層の露出表面には窒素を供給せず、第1のIII族窒化物半導体層の露出表面に窒素を供給する選択的供給工程と、
を備えていることを特徴とするIII族窒化物半導体装置の製造方法。 By etching the layer formed on the surface of the first group III nitride semiconductor layer containing the p-type impurity with a gas not containing nitrogen element, at least one of the surfaces of the first group III nitride semiconductor layer is etched. Exposing the part,
A second group III nitride semiconductor layer is formed by etching a layer containing an n-type impurity or formed on the surface of an i-type second group III nitride semiconductor layer with a gas not containing a nitrogen element. Exposing at least a portion of the surface of
A selective supply step of supplying nitrogen to the exposed surface of the first group III nitride semiconductor layer without supplying nitrogen to the exposed surface of the second group III nitride semiconductor layer;
A method of manufacturing a group III nitride semiconductor device comprising:
n型不純物を含むか又はi型の第2のIII族窒化物半導体層の表面に形成されている層を、窒素元素を含まないガスでエッチングすることによって、第2のIII族窒化物半導体層の表面の少なくとも一部を露出させる工程、
を備えていることを特徴とするIII族窒化物半導体装置の製造方法。 At least part of the surface of the first group III nitride semiconductor layer is formed by etching a layer formed on the surface of the first group III nitride semiconductor layer containing the p-type impurity with a gas containing nitrogen element. A step of exposing
A second group III nitride semiconductor layer is formed by etching a layer containing an n-type impurity or formed on the surface of an i-type second group III nitride semiconductor layer with a gas not containing a nitrogen element. Exposing at least a portion of the surface of
A method of manufacturing a group III nitride semiconductor device comprising:
第1のIII族窒化物半導体層の表面側の一部に形成されているとともに、n型不純物を含むか又はi型の第2のIII族窒化物半導体層を有し、
第2のIII族窒化物半導体層が形成されていない領域における第1のIII族窒化物半導体層の表面の結晶構造中の窒素量は、その領域外の結晶構造中の窒素量と同程度であり、
第2のIII族窒化物半導体層の表面の一部の領域における結晶構造中の窒素量は、その一部の領域以外の結晶構造中の窒素量よりも少ないことを特徴とするIII族窒化物半導体装置。 a first group III nitride semiconductor layer containing a p-type impurity;
The first group III nitride semiconductor layer is formed on a part of the surface side of the first group III nitride semiconductor layer and includes an n-type impurity or i-type second group III nitride semiconductor layer,
The amount of nitrogen in the crystal structure of the surface of the first group III nitride semiconductor layer in the region where the second group III nitride semiconductor layer is not formed is approximately the same as the amount of nitrogen in the crystal structure outside the region. Yes,
The group III nitride characterized in that the nitrogen amount in the crystal structure in a partial region of the surface of the second group III nitride semiconductor layer is smaller than the nitrogen amount in the crystal structure other than the partial region Semiconductor device.
第2のIII族窒化物半導体層の前記一部の領域において第2のIII族窒化物半導体層の表面に形成されている金属電極を備えており、
前記の一対の金属電極同士が分離されていることを特徴とする請求項4の半導体装置。 A metal electrode formed on the surface of the first group III nitride semiconductor layer in a region where the second group III nitride semiconductor layer is not formed;
A metal electrode formed on the surface of the second group III nitride semiconductor layer in the partial region of the second group III nitride semiconductor layer;
5. The semiconductor device according to claim 4, wherein the pair of metal electrodes are separated from each other.
第3のIII族窒化物半導体層の表面に、第2のIII族窒化物半導体層が形成されており、
第3のIII族窒化物半導体層のバンドギャップよりも第2のIII族窒化物半導体層のバンドギャップの方が大きいことを特徴とする請求項4又は5の半導体装置。 A part of the surface of the first group III nitride semiconductor layer includes an n-type impurity or an i-type third group III nitride semiconductor layer,
A second group III nitride semiconductor layer is formed on the surface of the third group III nitride semiconductor layer,
6. The semiconductor device according to claim 4, wherein the band gap of the second group III nitride semiconductor layer is larger than the band gap of the third group III nitride semiconductor layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006182363A JP5004270B2 (en) | 2006-06-30 | 2006-06-30 | Group III nitride semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006182363A JP5004270B2 (en) | 2006-06-30 | 2006-06-30 | Group III nitride semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008010781A JP2008010781A (en) | 2008-01-17 |
JP5004270B2 true JP5004270B2 (en) | 2012-08-22 |
Family
ID=39068691
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006182363A Expired - Fee Related JP5004270B2 (en) | 2006-06-30 | 2006-06-30 | Group III nitride semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5004270B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5545653B2 (en) * | 2010-08-31 | 2014-07-09 | 富士電機株式会社 | Nitride semiconductor device |
JP2012084739A (en) * | 2010-10-13 | 2012-04-26 | Sumitomo Electric Ind Ltd | Semiconductor device and method of manufacturing the same |
JP2012178406A (en) * | 2011-02-25 | 2012-09-13 | Toyota Motor Corp | Semiconductor device including group-iii nitride semiconductor layer |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3309905B2 (en) * | 1999-03-05 | 2002-07-29 | サンケン電気株式会社 | Semiconductor device including field effect transistor |
JP2001185717A (en) * | 1999-12-22 | 2001-07-06 | Toshiba Corp | Semiconductor device and method of manufacturing it |
JP4479222B2 (en) * | 2002-11-22 | 2010-06-09 | 沖電気工業株式会社 | Method for surface treatment of compound semiconductor layer and method for manufacturing semiconductor device |
JP4645034B2 (en) * | 2003-02-06 | 2011-03-09 | 株式会社豊田中央研究所 | Semiconductor device having group III nitride semiconductor |
JP4128117B2 (en) * | 2003-08-22 | 2008-07-30 | 株式会社日立製作所 | Semiconductor device |
JP2005243719A (en) * | 2004-02-24 | 2005-09-08 | Yasuo Ono | Field effect transistor and its manufacturing method |
-
2006
- 2006-06-30 JP JP2006182363A patent/JP5004270B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008010781A (en) | 2008-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI578530B (en) | Semiconductor device and manufacturing method thereof | |
JP4645034B2 (en) | Semiconductor device having group III nitride semiconductor | |
JP3733420B2 (en) | Heterojunction field effect transistor using nitride semiconductor material | |
US9269577B2 (en) | Method for manufacturing nitride semiconductor device | |
WO2010074275A1 (en) | High electron mobility transistor, method for producing high electron mobility transistor, and electronic device | |
JP5234927B2 (en) | Manufacturing method of semiconductor device | |
JP2007005764A (en) | Semiconductor device and method of manufacturing the same | |
US8350297B2 (en) | Compound semiconductor device and production method thereof | |
JP2007165431A (en) | Field effect transistor, and method of fabrication same | |
JP5641821B2 (en) | Method for manufacturing heterojunction field effect transistor | |
JP2013115362A (en) | Nitride semiconductor diode | |
JP4517077B2 (en) | Heterojunction field effect transistor using nitride semiconductor material | |
CN114175219A (en) | Semiconductor device and method for manufacturing the same | |
JP2016100450A (en) | Heterojunction field effect transistor and manufacturing method of the same | |
JP5004270B2 (en) | Group III nitride semiconductor device and manufacturing method thereof | |
JP2005311028A (en) | Nitride semiconductor device and manufacturing method therefor | |
JP2013149732A (en) | Hetero junction field effect transistor and manufacturing method of the same | |
JP2013055224A (en) | Semiconductor device and manufacturing method therefor | |
JP4748501B2 (en) | High electron mobility transistor | |
JP2006059956A (en) | Manufacturing method of semiconductor device | |
JP2007103727A (en) | Silicon carbide semiconductor device and method of manufacturing same | |
JP2009289827A (en) | Semiconductor device having heterojunction and manufacturing method thereof | |
JP4869576B2 (en) | Nitride semiconductor device and manufacturing method thereof | |
JP4917308B2 (en) | Manufacturing method of nitride semiconductor device | |
JP2015073002A (en) | Compound semiconductor device and manufacturing method of the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090209 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120423 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120501 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120518 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150601 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5004270 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150601 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |