JP4998791B2 - Semiconductor test equipment - Google Patents

Semiconductor test equipment Download PDF

Info

Publication number
JP4998791B2
JP4998791B2 JP2007277491A JP2007277491A JP4998791B2 JP 4998791 B2 JP4998791 B2 JP 4998791B2 JP 2007277491 A JP2007277491 A JP 2007277491A JP 2007277491 A JP2007277491 A JP 2007277491A JP 4998791 B2 JP4998791 B2 JP 4998791B2
Authority
JP
Japan
Prior art keywords
test head
center
dut
prober
performance board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007277491A
Other languages
Japanese (ja)
Other versions
JP2009103642A (en
Inventor
芳一 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2007277491A priority Critical patent/JP4998791B2/en
Publication of JP2009103642A publication Critical patent/JP2009103642A/en
Application granted granted Critical
Publication of JP4998791B2 publication Critical patent/JP4998791B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、テストヘッドをプローバに搭載する半導体試験装置に関し、特に、テストヘッドが大型化しても外形的制限を受けずにプローバに搭載することができるテストヘッドを備えた半導体試験装置に関する。   The present invention relates to a semiconductor test apparatus in which a test head is mounted on a prober, and more particularly, to a semiconductor test apparatus having a test head that can be mounted on a prober without being restricted by external dimensions even when the test head is enlarged.

一般に、半導体試験装置は、プローバに載置された被試験対象(以下DUTともいう)であるIC、LSI等に試験信号を与えることにより得られるDUTの出力に基づき、DUTの良否の判定を行なうものである。このような半導体試験装置に関連する先行技術文献には次のようなものがある。   In general, a semiconductor test apparatus determines the quality of a DUT based on the output of the DUT obtained by giving a test signal to an IC, LSI, or the like, which is an object to be tested (hereinafter also referred to as a DUT) mounted on a prober. Is. Prior art documents related to such a semiconductor test apparatus include the following.

特開2005―321238号公報JP 2005-321238 A

ところで、半導体試験装置は、コントロールステーション(テスタ本体)とテストヘッドで構成される。これらのうちテストヘッドはプローバに搭載され(ドッキング)、パフォーマンスボードやプローブカードを介してDUTに接触することにより測定が行われる。そこで、以下の説明においては、テストヘッドの概略的構造を説明すると共に、このテストヘッドがプローバに対してどのようにドッキングされるかについて説明する。 By the way, the semiconductor test apparatus includes a control station (tester body) and a test head. Among these, the test head is mounted on a prober (docking), and measurement is performed by contacting the DUT via a performance board or a probe card. Therefore, in the following description, a schematic structure of the test head will be described, and how the test head is docked with respect to the prober will be described.

図4は半導体検査装置のテストヘッドの斜視図である。テストヘッド1は直方体で内部には図示しない計測モジュールが実装されている。パフォーマンスボード2はテストヘッド1の上面に取り付けられる。 FIG. 4 is a perspective view of a test head of the semiconductor inspection apparatus. The test head 1 is a rectangular parallelepiped, and a measurement module (not shown) is mounted inside. The performance board 2 is attached to the upper surface of the test head 1.

図5は、従来技術による半導体試験装置のテストヘッドを背面から見たときの内部断面図である。コンタクトプローブ3は、リジッド(rigid)な機械的構造でパフォーマンスボード2と電気的に接続される。ケーブル4は一端がコンタクトプローブ3と接続され、他端が後述するコネクタ5と接続される。 FIG. 5 is an internal sectional view of a test head of a semiconductor test apparatus according to the prior art when viewed from the back. The contact probe 3 is electrically connected to the performance board 2 with a rigid mechanical structure. The cable 4 has one end connected to the contact probe 3 and the other end connected to a connector 5 described later.

コネクタ5は、ケーブル4と接続されると共に計測モジュール基板6の端部に実装される。計測モジュール基板6にはコネクタ5の他、DUTを試験するために必要な電気部品が実装されている。なお、信号の流れとしては、計測モジュール基板6から出力された信号は、コネクタ5、ケーブル4、コンタクトプローブ3、パフォーマンスボード2の順に伝達され、図示しないDUTに出力される。 The connector 5 is connected to the cable 4 and is mounted on the end of the measurement module substrate 6 . In addition to the connector 5, electrical components necessary for testing the DUT are mounted on the measurement module substrate 6 . As a signal flow, the signal output from the measurement module board 6 is transmitted in the order of the connector 5, the cable 4, the contact probe 3, and the performance board 2, and is output to a DUT (not shown).

また、図5のテストヘッド1はテストヘッドの中心(TH中心)とDUTの中心(DUT中心)が丁度一致しており、テストヘッドの両端までの距離はそれぞれAである。 Further, in the test head 1 of FIG. 5, the center of the test head (TH center) and the center of the DUT (DUT center) are exactly the same, and the distances to both ends of the test head are A, respectively.

図6は、従来技術による半導体試験装置のテストヘッドがプローバに搭載されている状態の説明図である。図6においてテストヘッド1は、図4および図5のテストヘッド1と同一のものであるが、後述するテストヘッド旋回軸21を支点にテストヘッド1が旋回しているため、パフォーマンスボード2がテストヘッド1の下面に来るような位置関係で、プローバ30に搭載されている。 FIG. 6 is an explanatory diagram of a state in which a test head of a semiconductor test apparatus according to the prior art is mounted on a prober. In FIG. 6, the test head 1 is the same as the test head 1 of FIGS. 4 and 5, but since the test head 1 is swiveling around a test head turning shaft 21 described later, the performance board 2 is tested. The prober 30 is mounted in such a positional relationship as to come to the lower surface of the head 1.

位置決め機構20はテストヘッド旋回軸21を支点としてテストヘッド1を旋回し、テストヘッド1をプローバ30にドッキングさせる。プローバ30には、図示しないDUTが載置される。また、プローバの右端上部にはウエハカセット31が設けられている。なお、旋回したテストヘッド1はプローバ30とドッキングしているが、DUTを出し入れする空間は存在する。 The positioning mechanism 20 turns the test head 1 with the test head turning shaft 21 as a fulcrum, and docks the test head 1 to the prober 30. A DUT (not shown) is placed on the prober 30. A wafer cassette 31 is provided at the upper right end of the prober. Although the swiveled test head 1 is docked with the prober 30, there is a space for taking in and out the DUT.

このように、従来の半導体試験装置のテストヘッドは、テストヘッドの中心とDUTの中心が同じ軸をとると共に、テストヘッドの幅もプローバ本体30の幅とほぼ同等であった。 As described above, in the test head of the conventional semiconductor test apparatus, the center of the test head and the center of the DUT have the same axis, and the width of the test head is substantially equal to the width of the prober body 30.

しかし、近年のDUTのピン数の増加に伴って半導体試験装置も多ピン化が必要となり、テストヘッド1を大型化する必要が生じている。また、テストヘッド1は、図6のように、通常プローバ30にドッキングして使用されるため、設計可能な大きさが自ずと定められる。 However, as the number of pins of the DUT increases in recent years, it is necessary to increase the number of pins in the semiconductor test apparatus, and it is necessary to increase the size of the test head 1. Further, since the test head 1 is used by being normally docked to the prober 30 as shown in FIG. 6, the size that can be designed is naturally determined.

特に、プローバの「DUT中心」からプローバを正面から見て右端上部に位置するウエハカセット31までの間隔(図6のNの距離)がプローバ30にテストヘッド1を搭載するときの外形制限となっている。 In particular, the distance from the “DUT center” of the prober to the wafer cassette 31 located at the upper right end when viewed from the front of the prober (the distance of N in FIG. 6) is an outer shape limitation when the test head 1 is mounted on the prober 30. ing.

したがって、多ピン化により、横幅がAからA´に大型化されたテストヘッドを、そのままプローバに30に搭載しようとすると、図7のようにウエハカセット31に接触し、搭載することができない。 Therefore, if the test head whose width is increased from A to A ′ due to the increase in the number of pins is to be mounted on the prober 30 as it is, it cannot be mounted on the wafer cassette 31 as shown in FIG.

本発明は、これらの問題点に鑑みてなされたものであり、テストヘッドが大型化してもプローバに搭載することができるテストヘッドを備えた半導体試験装置を提供することを目的とする。   The present invention has been made in view of these problems, and an object thereof is to provide a semiconductor test apparatus including a test head that can be mounted on a prober even if the test head is enlarged.

このような課題を達成するために請求項1記載の発明は、
ウエハカセットが設けられたプローバの上面に旋回してドッキングされるテストヘッドを備え、DUTを試験する半導体試験装置において、
前記テストヘッドの内部には計測モジュール基板が実装されて上面にはカバーとパフォーマンスボードがスライド可能に搭載され、
前記テストヘッドを前記プローバとドッキングするように旋回させた状態で前記カバーとパフォーマンスボードの中心が前記DUTの中心と一致するように、前記カバーとパフォーマンスボードを所定の方向にスライドさせることを特徴とする。
In order to achieve such a problem, the invention described in claim 1
In a semiconductor test apparatus for testing a DUT, comprising a test head that is pivoted and docked on an upper surface of a prober provided with a wafer cassette.
A measurement module board is mounted inside the test head, and a cover and a performance board are slidably mounted on the upper surface.
The cover and the performance board are slid in a predetermined direction so that the center of the cover and the performance board coincides with the center of the DUT when the test head is swung so as to be docked with the prober. To do.

請求項2記載の発明は、請求項1記載の半導体試験装置において、前記カバーとパフォーマンスボードの中心が前記DUTの中心と一致した状態で、前記カバーを前記テストヘッドにねじ締結することを特徴とする。 According to a second aspect of the present invention, in the semiconductor test apparatus according to the first aspect, the cover and the performance board are screw-fastened to the test head in a state where the center of the cover and the performance board coincides with the center of the DUT. To do.

また、請求項3記載の発明は、請求項1または請求項2記載の半導体試験装置において、前記計測モジュール基板とコンタクトプローブ間はケーブルで接続されていることを特徴とする。 According to a third aspect of the present invention, in the semiconductor test apparatus according to the first or second aspect, the measurement module substrate and the contact probe are connected by a cable.

本発明では、次のような効果がある。DUTの中心に合わせてテストヘッドに搭載するカバーとパフォーマンスボードの位置をスライドさせたので、テストヘッドが大型化してもプローバに搭載することができる。   The present invention has the following effects. Since the position of the cover and performance board mounted on the test head is slid in accordance with the center of the DUT, it can be mounted on the prober even if the test head is enlarged.

以下、本発明の半導体試験装置の構成例を説明する。図1は本発明によるテストヘッドを背面から見たときの内部断面図である。図1では、テストヘッド11の大型化に伴い、パフォーマンスボード2とカバー7を右に距離Yだけ移動させているため、テストヘッド中心(TH中心)とパフォーマンスボード2の中央(DUT中心)は距離Yだけ離れている。 Hereinafter, a configuration example of the semiconductor test apparatus of the present invention will be described. FIG. 1 is an internal cross-sectional view of a test head according to the present invention when viewed from the back. In FIG. 1, since the performance board 2 and the cover 7 are moved to the right by a distance Y as the test head 11 becomes larger, the center of the test head (TH center) and the center of the performance board 2 (DUT center) are distances. Y apart.

すなわち、計測モジュール基板6とコンタクトプローブ3間はケーブル4で接続されているため、計測モジュール基板6とパフォーマンスボード2の相対位置を図の矢印方向にスライドさせることが可能である。また、この時のDUT中心からテストヘッド右端面までの距離をXとすると、 That is, since the measurement module substrate 6 and the contact probe 3 are connected by the cable 4, the relative position of the measurement module substrate 6 and the performance board 2 can be slid in the direction of the arrow in the figure. In addition, when the distance from the DUT center to the right end surface of the test head at this time is X,

図5の距離A=距離X<距離(X+Y)   Distance A = distance X <distance (X + Y) in FIG.

という関係となり、テストヘッド11が大型化しても、DUT中心からテストヘッド右端面までの距離は従来と同様にすることができる。 Therefore, even if the test head 11 is enlarged, the distance from the center of the DUT to the right end surface of the test head can be made the same as the conventional one.

なお、テストヘッド11を大型化させることにより、DUTの多ピン化に対応することができる他、次のイ〜ハに示すように設計上の柔軟性が生まれる。 In addition, by increasing the size of the test head 11, it is possible to cope with the increase in the number of pins of the DUT, and design flexibility is created as shown in the following a to c.

イ 複数の計測モジュール基板6の間隔を広くし、大型の部品を実装すること
ロ パフォーマンスボード2に接続される計測モジュール基板6の枚数を増やすこと
ハ パフォーマンスボート2とは直に接続されない他のプリント基板を実装すること
(B) Widen the intervals between multiple measurement module boards 6 and mount large components. (B) Increase the number of measurement module boards 6 connected to the performance board 2. (c) Other prints that are not directly connected to the performance boat 2. Mounting the board

ここでは話を単純化するために、計測モジュール6の間隔や枚数(つまり上述のイ、ロ)には変化を加えず、ハで説明したパフォーマンスボード2とは電気的に直接接続されないプリント基板(図示せず)が実装されたことにより、テストヘッド11が大型化しているものとする。したがって、パフォーマンスボード2、コンタクトプローブ3、ケーブル4、コネクタ5、計測モジュール6については図5と同様であるとし、これらの説明は省略する。 Here, in order to simplify the story, there is no change in the interval and the number of the measurement modules 6 (that is, the above-mentioned A and B), and the printed circuit board (which is not electrically connected directly to the performance board 2 described in C) ( It is assumed that the test head 11 is increased in size by mounting (not shown). Therefore, the performance board 2, the contact probe 3, the cable 4, the connector 5, and the measurement module 6 are assumed to be the same as those in FIG.

図2は、本発明による半導体試験装置のテストヘッドがプローバに搭載されている状態の説明図である。なお、図2は正面図であるため、背面から見たときの内部断面図である図1とはパフォーマンスボードの位置が逆に見えている。すなわち、図2ではテストヘッド11の中央よりパフォーマンスボード2の位置が左に寄って見えているが両者は同じものであるとする。図2において、距離Bはプローバ30に載置されたDUTの中心とテストヘッドの旋回軸21間の距離である。 FIG. 2 is an explanatory diagram showing a state in which a test head of a semiconductor test apparatus according to the present invention is mounted on a prober. Since FIG. 2 is a front view, the position of the performance board is seen opposite to FIG. 1 which is an internal cross-sectional view when viewed from the back. That is, in FIG. 2, the position of the performance board 2 is seen from the center of the test head 11 to the left, but both are the same. In FIG. 2, the distance B is the distance between the center of the DUT placed on the prober 30 and the turning shaft 21 of the test head.

位置決め機構20はテストヘッド回転軸21を利用してテストヘッド11を矢印の方向に旋回させ、テストヘッド11をプローバ30にドッキングさせる。そうすると、図1に示すようにテストヘッド11の幅が距離X+Yではウエハカセット31に接触するような大きさのテストヘッドであっても、DUTの中心とウエハカセット31側のテストヘッドの端までの距離は従来と変わらなくすることができるので、従来と同じように両者をドッキングすることができる。   The positioning mechanism 20 uses the test head rotating shaft 21 to turn the test head 11 in the direction of the arrow, and docks the test head 11 to the prober 30. Then, as shown in FIG. 1, even if the test head 11 is a test head having a size such that the width of the test head 11 is in contact with the wafer cassette 31 at the distance X + Y, the distance between the center of the DUT and the end of the test head on the wafer cassette 31 side. Since the distance can be kept unchanged, both can be docked in the same way as in the past.

なお、図3は、テストヘッドがさらに大型化してもプローバに搭載することができることを説明する図面である。図3は図2と比較してB´>Bである点が異なる。この場合であってもスライドさせる距離を大きくし、DUTの中心からテストヘッドの端までの距離をXに抑えれば両者をドッキングさせることができる。 FIG. 3 is a diagram for explaining that the test head can be mounted on a prober even if the test head is further enlarged. FIG. 3 differs from FIG. 2 in that B ′> B. Even in this case, if the distance to be slid is increased and the distance from the center of the DUT to the end of the test head is suppressed to X, both can be docked.

なお、カバーの可動範囲内で頻繁にスライドさせる必要がない場合には、例えばカバーとパフォーマンスボードの中心がDUTの中心と一致している状態で、カバー7をテストヘッド11にねじ締結しても良い。

If it is not necessary to slide frequently within the movable range of the cover, for example, the cover 7 may be screwed to the test head 11 with the cover and the center of the performance board aligned with the center of the DUT. good.

このように、DUTの中心に合わせてテストヘッド11に搭載するカバー7とパフォーマンスボード2の位置をスライドさせたので、テストヘッドが大型化してもプローバに搭載することができる。 As described above, since the positions of the cover 7 and the performance board 2 mounted on the test head 11 are slid in accordance with the center of the DUT, it can be mounted on the prober even if the test head is enlarged.

本発明によるテストヘッドを背面から見たときの内部断面図である。It is an internal sectional view when the test head according to the present invention is viewed from the back. 本発明による半導体試験装置のテストヘッドがプローバに搭載されている状態の説明図である。It is explanatory drawing of the state by which the test head of the semiconductor testing apparatus by this invention is mounted in the prober. テストヘッドがさらに大型化してもプローバに搭載することができることを説明する図面である。It is drawing explaining that a test head can be mounted on a prober even if the test head is further enlarged. 従来技術による半導体試験装置のテストヘッドの斜視図である。It is a perspective view of the test head of the semiconductor testing apparatus by a prior art. 従来技術による半導体試験装置のテストヘッドを背面から見たときの内部断面図である。It is internal sectional drawing when the test head of the semiconductor testing apparatus by a prior art is seen from the back surface. 従来技術による半導体試験装置のテストヘッドがプローバに搭載されている状態の説明図である。It is explanatory drawing of the state by which the test head of the semiconductor testing apparatus by a prior art is mounted in the prober. テストヘッドが大型化した場合の問題点の説明図である。It is explanatory drawing of the problem when a test head enlarges.

符号の説明Explanation of symbols

2 パフォーマンスボード
7 カバー
11 テストヘッド
2 Performance board 7 Cover 11 Test head

Claims (3)

ウエハカセットが設けられたプローバの上面に旋回してドッキングされるテストヘッドを備え、DUTを試験する半導体試験装置において、
前記テストヘッドの内部には計測モジュール基板が実装されて上面にはカバーとパフォーマンスボードがスライド可能に搭載され、
前記テストヘッドを前記プローバとドッキングするように旋回させた状態で前記カバーとパフォーマンスボードの中心が前記DUTの中心と一致するように、前記カバーとパフォーマンスボードを所定の方向にスライドさせることを特徴とする半導体試験装置。
In a semiconductor test apparatus for testing a DUT, comprising a test head that is pivoted and docked on an upper surface of a prober provided with a wafer cassette.
A measurement module board is mounted inside the test head, and a cover and a performance board are slidably mounted on the upper surface.
The cover and the performance board are slid in a predetermined direction so that the center of the cover and the performance board coincides with the center of the DUT when the test head is swung so as to be docked with the prober. Semiconductor testing equipment.
前記カバーとパフォーマンスボードの中心が前記DUTの中心と一致した状態で、前記カバーを前記テストヘッドにねじ締結することを特徴とする請求項1記載の半導体試験装置。 2. The semiconductor test apparatus according to claim 1, wherein the cover and the performance board are screw-fastened to the test head in a state where the center of the cover and the performance board coincides with the center of the DUT . 前記計測モジュール基板とコンタクトプローブ間はケーブルで接続されていることを特徴とする請求項1または請求項2記載の半導体試験装置。The semiconductor test apparatus according to claim 1, wherein the measurement module substrate and the contact probe are connected by a cable.
JP2007277491A 2007-10-25 2007-10-25 Semiconductor test equipment Active JP4998791B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007277491A JP4998791B2 (en) 2007-10-25 2007-10-25 Semiconductor test equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007277491A JP4998791B2 (en) 2007-10-25 2007-10-25 Semiconductor test equipment

Publications (2)

Publication Number Publication Date
JP2009103642A JP2009103642A (en) 2009-05-14
JP4998791B2 true JP4998791B2 (en) 2012-08-15

Family

ID=40705442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007277491A Active JP4998791B2 (en) 2007-10-25 2007-10-25 Semiconductor test equipment

Country Status (1)

Country Link
JP (1) JP4998791B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5462938B2 (en) * 2010-04-27 2014-04-02 株式会社ヒロテック Processing equipment

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62263647A (en) * 1986-05-12 1987-11-16 Tokyo Electron Ltd Prober for wafer
JPH0666364B2 (en) * 1986-08-26 1994-08-24 東京エレクトロン株式会社 Probe device
JP2967860B2 (en) * 1994-11-15 1999-10-25 株式会社東京精密 Wafer prober

Also Published As

Publication number Publication date
JP2009103642A (en) 2009-05-14

Similar Documents

Publication Publication Date Title
JP4972418B2 (en) Test equipment and probe card
US10114070B2 (en) Substrate inspection apparatus
US20140327462A1 (en) Test socket providing mechanical stabilization for pogo pin connections
JPWO2020110960A1 (en) Probe fitting structure and probe
JPWO2005083773A1 (en) Probe card and manufacturing method thereof
JP6339834B2 (en) Board inspection equipment
JP4998791B2 (en) Semiconductor test equipment
KR100751508B1 (en) Pcb test system
JP4820394B2 (en) Test socket
JP5538107B2 (en) Circuit board inspection probe unit and circuit board inspection apparatus
JP4725219B2 (en) Inspection socket and magnetic sensor inspection method
JP2008268124A (en) Test head
KR20210006285A (en) Electrical inspection device and holding unit
JP5047322B2 (en) Probe card and manufacturing method thereof
TWI788963B (en) Circuit board testing equipment
WO2023276769A1 (en) Scanner device and electrical inspection device
JP2008014733A (en) System for inspecting semiconductor device
US11158969B2 (en) Connectors for integrated circuit packages
JP6214919B2 (en) Coaxial probe holding mechanism and electrical characteristic inspection device
JP2011129350A (en) Connector mounting substrate and manufacturing method of connector mounting substrate
KR100654492B1 (en) Seesaw type probe unit
JP2007085801A (en) High-frequency device measurement tool
KR20240013658A (en) Automatic test equipment and interface equipment thereof
JP2010217055A (en) Semiconductor testing apparatus
JP4898600B2 (en) A connector that enables efficient dimensional inspection.

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100922

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120419

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120502

R150 Certificate of patent or registration of utility model

Ref document number: 4998791

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150525

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20170525

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20170525

Year of fee payment: 5

S201 Request for registration of exclusive licence

Free format text: JAPANESE INTERMEDIATE CODE: R314201

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20170525

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250