JP4997841B2 - CONNECTION COMPONENT, SEMICONDUCTOR DEVICE USING THE SAME, CONNECTION COMPONENT MOUNTING STRUCTURE, AND CONNECTION COMPONENT MANUFACTURING METHOD AND MOUNTING METHOD - Google Patents

CONNECTION COMPONENT, SEMICONDUCTOR DEVICE USING THE SAME, CONNECTION COMPONENT MOUNTING STRUCTURE, AND CONNECTION COMPONENT MANUFACTURING METHOD AND MOUNTING METHOD Download PDF

Info

Publication number
JP4997841B2
JP4997841B2 JP2006171297A JP2006171297A JP4997841B2 JP 4997841 B2 JP4997841 B2 JP 4997841B2 JP 2006171297 A JP2006171297 A JP 2006171297A JP 2006171297 A JP2006171297 A JP 2006171297A JP 4997841 B2 JP4997841 B2 JP 4997841B2
Authority
JP
Japan
Prior art keywords
layer
substrate
connection component
conductor layer
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006171297A
Other languages
Japanese (ja)
Other versions
JP2008004676A (en
Inventor
公一 遠澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006171297A priority Critical patent/JP4997841B2/en
Publication of JP2008004676A publication Critical patent/JP2008004676A/en
Application granted granted Critical
Publication of JP4997841B2 publication Critical patent/JP4997841B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Description

基板間を接続する接続部品に関し、特に、キャパシタ又はレジスタとして機能し、実装面積を低減し実装効率を向上させることできる、接続部品とそれを用いた半導体装置及び接続部品の搭載構造、並びに、接続部品の製造方法及び実装方法に関するものである。   With regard to connection parts for connecting between substrates, in particular, the connection parts functioning as capacitors or resistors, reducing the mounting area and improving the mounting efficiency, the mounting structure of the semiconductor device using the same and the connection parts, and the connection The present invention relates to a component manufacturing method and a mounting method.

近年、高性能化が顕著な携帯電話に代表される小型携帯機器等の電子機器に使用される部品数は非常に増大し、電子機器の小型化の要求を満たすために、限定された小さいな空間内に多数の部品を収納することが要求されている。電子機器は、半導体チップ、受動素子(インダクタ、キャパシタ、レジスタ)等の多数の部品で構成されている。電子機器の小型化のため、一般に、これらの部品のうち集積化できる部品は、実装基板やパッケージに搭載されモジュール化されて使用される。   In recent years, the number of parts used in electronic devices such as small portable devices typified by mobile phones with remarkable performance has increased greatly, and in order to meet the demand for miniaturization of electronic devices, the number of parts has been limited. It is required to store a large number of parts in the space. Electronic devices are composed of a large number of components such as semiconductor chips and passive elements (inductors, capacitors, resistors). In order to reduce the size of electronic devices, generally, of these components, components that can be integrated are mounted on a mounting substrate or a package and used as a module.

しかし、実装基板の大きさによる制約のため、多数の受動素子を実装するには限界があり、実装基板を増やす必要があり、コスト、実装面積が増大し、小型化の障害となっている。小型化、低コスト化を実現するためには、小型の受動部品を用いて、小さい面積に実装できるのが望ましい。   However, due to the limitation due to the size of the mounting substrate, there are limits to mounting a large number of passive elements, and it is necessary to increase the mounting substrate, which increases the cost and mounting area, and is an obstacle to miniaturization. In order to achieve miniaturization and cost reduction, it is desirable that a small area can be mounted using small passive components.

小型化、低コスト化の要求に答えるための実装技術として、複数の受動部品、半導体チップを1つのパッケージに搭載するSiP(System in Package)技術がある。また、再配線、電極端子形成等の全ての工程をウエハレベルで行うウエハレベルプロセス(WLP:Wafer-level Process)技術があり、ウエハを個片化することによってチップ形態の部品を安価に得ることができる。   There is SiP (System in Package) technology in which a plurality of passive components and semiconductor chips are mounted in one package as a mounting technology to meet the demands for miniaturization and cost reduction. In addition, there is a wafer level process (WLP) technology that performs all processes such as rewiring and electrode terminal formation at the wafer level, and chip parts can be obtained at low cost by separating the wafer into individual pieces. Can do.

以下、半導体チップの接続技術に関する従来技術について説明する。   Hereinafter, a conventional technique related to a semiconductor chip connection technique will be described.

「半導体装置並びにその製造方法及び実装方法」と題する後記の特許文献1には、以下の記載がある。   Patent Document 1 described later entitled “Semiconductor Device and Manufacturing Method and Mounting Method thereof” includes the following description.

図13(A)、図13(B)、図13(C)、図13(D)はそれぞれ、特許文献1に記載の図1、図2、図3、図4であり、第1実施形態による半導体装置の構造及び製造工程を説明するための断面図である。   13A, FIG. 13B, FIG. 13C, and FIG. 13D are respectively FIG. 1, FIG. 2, FIG. 3, and FIG. 2 is a cross-sectional view for explaining the structure and manufacturing process of the semiconductor device according to FIG.

半導体装置100では、図13(A)に図示するように、複数のポスト(柱状電極)106を備えるとともに、BGA(Ball Grid Array)実装に用いられるバンプを形成する為、半田粉末とペースト状フラックスとを混合したクリーム半田108を各ポスト106の端面に、例えば、印刷によって設け、それら各ポスト106の内、所要のポスト106(第2の柱状電極)の端面に、後述する半田ボール110と略同一の高さを有する球形チップ部品109を、それ以外のポスト106(第1の柱状電極)の端面に、例えば、球形状に形成された半田ボール110を、チップマウンター用いて載置する。   As shown in FIG. 13A, the semiconductor device 100 includes a plurality of posts (columnar electrodes) 106 and also forms solder bumps and paste-like flux in order to form bumps used for BGA (Ball Grid Array) mounting. Is provided on the end face of each post 106 by, for example, printing, and a solder ball 110 to be described later is abbreviated on the end face of a required post 106 (second columnar electrode) among the posts 106. A spherical chip component 109 having the same height is placed on the other end face of the post 106 (first columnar electrode), for example, a solder ball 110 formed in a spherical shape using a chip mounter.

なお、後述する半田ボール110とポスト106との接合工程において、ポスト106の端面上にクリーム半田108を設けずとも接合が可能である場合は、球形チップ部品109が載置されるポスト106の端面上のみクリーム半田108を設けるようにしてもよい。   Note that, in the bonding step between the solder ball 110 and the post 106, which will be described later, when bonding is possible without providing the cream solder 108 on the end surface of the post 106, the end surface of the post 106 on which the spherical chip component 109 is placed. The cream solder 108 may be provided only on the top.

球形チップ部品109とは、通常、角柱状に形成される周知のチップ部品(例えば、抵抗やコンデンサ等の受動部品、あるいはトランジスタ等の能動素子)を、バンプ形状に用いる半田ボール110と略同一に成形したものである。球形チップ部品109は、例えば、抵抗やコンデンサ等の受動部品を成す素子部109aと素子部109aに接続され、球の両極部に各々形成される端子T(導電層)とから構成される。素子部109aの周囲には、半田と濡れ性がない絶縁膜がコーティングされている。   The spherical chip component 109 is generally the same as the solder ball 110 that uses a well-known chip component (for example, a passive component such as a resistor or a capacitor, or an active element such as a transistor) formed in a prismatic shape. Molded. The spherical chip component 109 includes, for example, an element portion 109a that forms a passive component such as a resistor and a capacitor, and a terminal T (conductive layer) that is connected to the element portion 109a and formed at both pole portions of the sphere. An insulating film having no wettability with solder is coated around the element portion 109a.

所要のポスト106の端面に載置される球形チップ部品109は球形である為、図13(A)に図示する通り、チップマウンターを用いて載置された状態では、必ずしも端子Tがポスト106の端面に対向して配置されるとは限らない。そこで、図13(A)に図示する状態のまま、半田リフローもしくはオーブン加熱によって、ポスト106の端面に設けられたクリーム半田108を溶融させる。すると、溶融された半田は、素子部109aをコーティングする絶縁膜をはじき、これによって球形チップ部品109自ら回転して自然に端子Tがポスト106の端面に対向する向きとなり、かくして端子Tがポスト106と接合される。   Since the spherical chip component 109 placed on the end face of the required post 106 is spherical, as shown in FIG. 13A, the terminal T is not necessarily placed on the post 106 when placed using the chip mounter. It is not always arranged to face the end face. Therefore, the cream solder 108 provided on the end face of the post 106 is melted by solder reflow or oven heating in the state shown in FIG. Then, the melted solder repels the insulating film that coats the element portion 109a, thereby rotating the spherical chip component 109 itself so that the terminal T naturally faces the end face of the post 106, and thus the terminal T becomes the post 106. Joined with.

また、同時に、ポスト106の端面上に載置された半田ボール110が溶融されて、半田ボール110がポスト106と接合される。なお、溶融半田が素子部109aの絶縁膜をはじき球形チップ部品109自ら回転して自然に端子Tが、ポスト106の端面に対向する向きとなる作用をセルフアライメント作用と称する。   At the same time, the solder ball 110 placed on the end face of the post 106 is melted, and the solder ball 110 is joined to the post 106. Note that the operation in which the molten solder repels the insulating film of the element portion 109a and the spherical chip component 109 itself rotates so that the terminal T faces the end face of the post 106 is called a self-alignment operation.

セルフアライメント作用によって球形チップ部品109の端子Tが、ポスト106の端面に対向して接合されると、図13(B)に図示するように、端面は通常の半田ボール110によるバンプが設けられた複数のポスト106(第1の柱状電極)及び球形チップ部品109によるバンプが設けられた複数のポスト106(第2の柱状電極)を備える半導体装置100が形成される。なお、球形チップ部品109の高さは、溶融されてポスト106上に接合された状態の半田ボール110の高さと略同一にすることが好ましい。   When the terminal T of the spherical chip component 109 is bonded to the end face of the post 106 by self-alignment, the end face is provided with a bump by a normal solder ball 110 as shown in FIG. 13B. The semiconductor device 100 including the plurality of posts 106 (first columnar electrodes) and the plurality of posts 106 (second columnar electrodes) provided with bumps formed by the spherical chip component 109 is formed. The height of the spherical chip component 109 is preferably substantially the same as the height of the solder ball 110 in a state where it is melted and bonded onto the post 106.

特許文献1の第1実施形態による半導体装置100は以下のようにして実装することができる。即ち、半導体装置100の向きを反転させて、図13(C)に図示するように各バンプを配線基板200の接続パッド102に対向させ、少なくとも球形チップ部品109に対向する接続パッド102上には、クリーム半田108を、例えば、印刷によって設け、次いで、図13(D)に図示するように、配線基板200の接続パッド102上に半導体装置100の各バンプを載置し、この状態で半田リフロー等により各半田を溶融させことにより、半導体装置100の各バンプを配線基板200の接続パッド102に接合する。   The semiconductor device 100 according to the first embodiment of Patent Document 1 can be mounted as follows. That is, the direction of the semiconductor device 100 is reversed so that each bump faces the connection pad 102 of the wiring board 200 as shown in FIG. 13C, and at least on the connection pad 102 facing the spherical chip component 109. The solder paste 108 is provided by, for example, printing, and then, as shown in FIG. 13D, each bump of the semiconductor device 100 is placed on the connection pad 102 of the wiring board 200, and in this state, solder reflow is performed. Each solder is melted by, for example, bonding the bumps of the semiconductor device 100 to the connection pads 102 of the wiring board 200.

このように、第1実施形態では、球形チップ部品109を半導体装置100のポスト106上に直接実装しており、これを配線基板200に実装する場合においても、半導体装置100のポスト106と配線基板200の接続パッド102との間に、チップ部品109を積層して実装することができるので、従来、必須としていたチップ部品の実装面積を省略し、配線基板200における実装効率を向上させることが可能になる。しかも、球形チップ部品109は、半導体装置100と直に接続される為、チップ部品と半導体装置100との間の配線距離を最短化でき、これ故、浮遊容量成分などを抑え、回路の周波数特性を向上させ得る、という効果も奏する。   As described above, in the first embodiment, the spherical chip component 109 is directly mounted on the post 106 of the semiconductor device 100, and the post 106 and the wiring substrate of the semiconductor device 100 are mounted even when the spherical chip component 109 is mounted on the wiring substrate 200. Since the chip component 109 can be stacked and mounted between the 200 connection pads 102, the mounting area of the chip component which has been conventionally required can be omitted, and the mounting efficiency on the wiring board 200 can be improved. become. In addition, since the spherical chip component 109 is directly connected to the semiconductor device 100, the wiring distance between the chip component and the semiconductor device 100 can be minimized, so that the stray capacitance component and the like can be suppressed and the frequency characteristics of the circuit can be reduced. The effect that it can improve is also show | played.

「接続部品」と題する後記の特許文献2には、以下の記載がある。   Japanese Patent Application Laid-Open No. 2004-259259, entitled “Connecting Parts”, has the following description.

特許文献2の実施例では、電気回路を構成する部品どうしの接続部の一例として、半導体チップ(若しくは半導体パッケージ)と配線基板の接続部を用いて説明する。   In the example of Patent Document 2, a description will be given using a connection part between a semiconductor chip (or a semiconductor package) and a wiring board as an example of a connection part between components constituting an electric circuit.

図14(A)、図14(B)はそれぞれ、特許文献2に記載の図1、図2であり、図14(A)は半導体チップ(若しくは半導体パッケージ)を接続部品を通じて配線基板に実装して形成された電気回路の説明図、図14(B)は球状の接続部品の製造工程を示す説明図である。   FIGS. 14A and 14B are FIGS. 1 and 2 described in Patent Document 2, respectively. FIG. 14A shows a semiconductor chip (or a semiconductor package) mounted on a wiring board through connection parts. FIG. 14B is an explanatory diagram showing a manufacturing process of a spherical connecting component.

301は半導体チップ(若しくは半導体パッケージ)であり、端子面302を除いて樹脂封止されている。303は実装用の配線基板(プリント配線板)であり、基板両面に信号層304が形成され、内部に電源層305やグランド層306が形成されている。信号層304と電源層305やグランド層306とは、スルーホールメッキ層307により電気的に接続している。尚、半導体チップ(若しくは半導体パッケージ)301の接続のため、接続部品308との間にインターポーザ(サブストレート配線基板)が用いられてもよい。   Reference numeral 301 denotes a semiconductor chip (or a semiconductor package), which is resin-sealed except for the terminal surface 302. Reference numeral 303 denotes a mounting wiring board (printed wiring board), in which a signal layer 304 is formed on both surfaces of the board, and a power supply layer 305 and a ground layer 306 are formed inside. The signal layer 304 and the power supply layer 305 and the ground layer 306 are electrically connected by a through-hole plating layer 307. An interposer (substrate wiring board) may be used between the semiconductor chip (or semiconductor package) 301 and the connection component 308.

接続部品308は抵抗、コンデンサ等の受動素子や、ダイオード、発光ダイオード、トランジスタなどの能動素子を有する電子部品により構成されている。この接続部品308は、半田ボールのように球状のものやバンプのように柱状のものが好適に用いられる。接続部品308は、半導体チップ301側と配線基板303側との間に形成される電気回路309の一部を形成している。尚、接続部品308の形状は、接続端子としては球状や柱状のものが多用されているが、電気回路309の接続部としてはこれらの形状に限定されず、例えば、シート状のものでもよい。また、配線基板303側のランド部にはACF(異方導電性樹脂)やクリ-ム半田などが塗布されていてもよい。   The connection component 308 is composed of electronic components having passive elements such as resistors and capacitors, and active elements such as diodes, light emitting diodes, and transistors. As the connection component 308, a spherical shape such as a solder ball or a columnar shape such as a bump is preferably used. The connection component 308 forms a part of an electric circuit 309 formed between the semiconductor chip 301 side and the wiring substrate 303 side. The connection component 308 has a spherical shape or a column shape as the connection terminal. However, the connection portion of the electric circuit 309 is not limited to these shapes, and may be a sheet shape, for example. Further, ACF (anisotropic conductive resin), cream solder, or the like may be applied to the land portion on the wiring board 303 side.

接続部品308は、受動素子や能動素子を備え、上下に設けられた電極部を通じて半導体チップ301と配線基板303の端子部に接続するようになっている。以下、この接続部品308の構成について説明する。図14(B)の(d)は球状の接続部品308の構成を示す。接続部品308の一例としてコンデンサについて説明する。球状のセラミック基材310の表面には誘電体若しくは絶縁体を用いた絶縁被膜311が形成されている。この絶縁被膜311の周面に電極部312が形成されている。   The connection component 308 includes a passive element and an active element, and is connected to the terminal portion of the semiconductor chip 301 and the wiring substrate 303 through upper and lower electrode portions. Hereinafter, the configuration of the connection component 308 will be described. (D) of FIG. 14 (B) shows the structure of the spherical connection component 308. FIG. A capacitor will be described as an example of the connection component 308. An insulating coating 311 using a dielectric or an insulator is formed on the surface of the spherical ceramic substrate 310. An electrode portion 312 is formed on the peripheral surface of the insulating coating 311.

また、他の接続部品308の形態としては、球状の絶縁基材の表面に電極部312が形成され、該電極部312に電気的に接続された抵抗などの受動素子若しくはダイオードなどの能動素子が、絶縁基材に内蔵されていてもよい(図14(A)参照)。   As another form of the connection component 308, an electrode portion 312 is formed on the surface of a spherical insulating substrate, and a passive element such as a resistor or an active element such as a diode is electrically connected to the electrode portion 312. Further, it may be incorporated in the insulating base material (see FIG. 14A).

次に、球状の接続部品308の一例としてコンデンサの製造工程について、図14(B)の(a)〜(d)を参照して説明する。図14(B)の(a)において、セラミック基材310を球状に成形する。具体的には、チタン酸バリウム(BaTiO3)や2酸化シリコン(SiO2)等の誘電体をボール状に形成する。次に、図14(B)の(b)において、球状に成形したセラミック基材310の周面に絶縁被膜311、例えば、ポリイミドなどの誘電体薄膜を被着させる。これら図14(B)の(a)、(b)の工程を複数回繰返してもよい。 Next, a manufacturing process of a capacitor as an example of the spherical connecting component 308 will be described with reference to (a) to (d) of FIG. In FIG. 14B (a), the ceramic substrate 310 is formed into a spherical shape. Specifically, a dielectric such as barium titanate (BaTiO 3 ) or silicon dioxide (SiO 2 ) is formed in a ball shape. Next, in (b) of FIG. 14B, an insulating coating 311, for example, a dielectric thin film such as polyimide is applied to the peripheral surface of the ceramic substrate 310 formed into a spherical shape. These steps (a) and (b) in FIG. 14B may be repeated a plurality of times.

次に、図14(B)の(c)において、絶縁被膜311上にフォトレジスト313を塗布或いは貼り付けて電極パターン以外の部位を覆う。次に、図14(B)の(d)において、フォトレジスト313で覆われていない絶縁被膜311上に、スパッタリング、半田メッキ、半田ディップなどにより金属層を形成する。そして、最後にフォトレジスト313をエッチングにより除去或いは剥離することにより電極部312を形成する。これにより、接続部品(受動部品)308の一例であるコンデンサが形成される。   Next, in (c) of FIG. 14B, a photoresist 313 is applied or pasted on the insulating film 311 to cover a portion other than the electrode pattern. Next, in FIG. 14D, a metal layer is formed on the insulating film 311 not covered with the photoresist 313 by sputtering, solder plating, solder dip, or the like. Finally, the electrode portion 312 is formed by removing or peeling the photoresist 313 by etching. Thereby, a capacitor which is an example of the connection component (passive component) 308 is formed.

尚、接続部品(受動部品)308の他例として、図14(B)の(b)において、セラミック基材310の替わりに、ニッケル合金を基材として用いれば抵抗を形成することも可能である。また、基材の表面に誘電体、絶縁体、磁性体、抵抗体、半導体、導体から選択された1種又は2種以上の組合せによる被膜を形成し、該被膜の周面に電極部を形成することにより、抵抗、コンデンサ、インダクタ、半導体などの電子部品を製造することも可能である。   As another example of the connection component (passive component) 308, in FIG. 14B (b), it is also possible to form a resistor if a nickel alloy is used as the substrate instead of the ceramic substrate 310. . In addition, a film made of one or a combination of two or more selected from dielectrics, insulators, magnetic substances, resistors, semiconductors, and conductors is formed on the surface of the substrate, and an electrode portion is formed on the peripheral surface of the film By doing so, it is also possible to manufacture electronic components such as resistors, capacitors, inductors, and semiconductors.

特許文献2の発明の接続部品を用いれば、半導体パッケージや配線基板等の電子部品におけるコンデンサや抵抗などのディスクリート受動素子の数を減少させ、高密度実装が可能となる。また、端子部分の受動部品化若しくは能動素子化により、配線基板側の配線パターンを経由するバイパス接続を、減らすことができるので受動部品の配線長を短縮化できる。   By using the connection component of the invention of Patent Document 2, the number of discrete passive elements such as capacitors and resistors in electronic components such as semiconductor packages and wiring boards can be reduced, and high-density mounting becomes possible. Further, by making the terminal part a passive component or an active element, it is possible to reduce the bypass connection via the wiring pattern on the wiring board side, so that the wiring length of the passive component can be shortened.

また、電気回路を構成する部品どうしの接続部として半導体チップ、半導体パッケージなどの直近にコンデンサや抵抗を配置できるので、半導体チップ、半導体パッケージ及び電気回路の電気的特性を向上させることもできる。また、ディスクリート受動部品に比べて、低インダクタンスであり、基板内に内蔵した内臓受動部品に比べて抵抗値やキャパシタンスの値を大きく取ることができ、かつ公差も厳しくすることができる。   In addition, since a capacitor and a resistor can be arranged in the immediate vicinity of a semiconductor chip, a semiconductor package, or the like as a connection portion between components constituting the electric circuit, the electrical characteristics of the semiconductor chip, the semiconductor package, and the electric circuit can be improved. In addition, the inductance is lower than that of the discrete passive component, the resistance value and the capacitance value can be increased as compared with the built-in passive component built in the substrate, and the tolerance can be tightened.

また、ディスクリート受動部品を用いた場合に比べて、半田接続箇所を減らせるので、接続信頼性を向上させることも可能である。また、内臓受動部品に比べて、様々な受動素子若しくは能動素子を接続部に配置することができるので、回路設計上の自由度を確保でき、更には、内臓受動部品に比べて試験方法も簡略化できる。また、接続部品は接続端子に限らず電気回路を構成する接続部に適用できるので、極めて汎用性の高いデバイスを供給することができる。   In addition, since the number of solder connection locations can be reduced as compared with the case where discrete passive components are used, connection reliability can be improved. Compared to internal passive components, various passive elements or active elements can be arranged in the connection section, so that the degree of freedom in circuit design can be secured, and the test method is simpler than internal passive components. Can be In addition, since the connection component can be applied not only to the connection terminal but also to a connection portion that constitutes an electric circuit, a highly versatile device can be supplied.

「「省エネ・環境調和型半導体接続技術(超微細コアボール)の開発」成果報告」と題する後記の非特許文献1には、以下の記載がある。   Non-patent document 1 below entitled “Development of“ Energy Saving / Environmentally Harmonized Semiconductor Connection Technology (Ultra Fine Core Ball) ”” includes the following description.

高熱伝導率・低電気抵抗の銅(Cu)をコアとして、表面に低融点かつ接合性に優れた鉛フリー半田コーティングを施したマイクロCuコアボールを提供することを考えた。そして種々の検討の結果、Cuコアボールを100μmφ程度の微細粒にしても、高密度・省エネ接続ができることを見出した。   It was considered to provide a micro Cu core ball having a high thermal conductivity and low electrical resistance copper (Cu) as a core and a lead-free solder coating having a low melting point and excellent bonding property on the surface. As a result of various studies, it was found that high-density and energy-saving connection can be achieved even if the Cu core ball is made as fine as about 100 μmφ.

300μmφ以下の微細なCuボールを要望に応じた直径で精度良く、効率的に、大量生産する、均一液滴振動造粒法(UDS)による連続Cuコアボール製造技術の開発を行った。   We have developed a continuous Cu core ball manufacturing technology based on the uniform droplet vibration granulation method (UDS), which enables mass production of fine Cu balls of 300 μmφ or less with high precision and efficiency at the required diameter.

特開2002−353275号公報(段落0022〜0027、図1、図2、図3、図4)JP 2002-353275 A (paragraphs 0022 to 0027, FIGS. 1, 2, 3, and 4) 特開2003−124593号公報(段落0009〜0015、段落0020、図1、図2)JP 2003-124593 A (paragraphs 0009 to 0015, paragraph 0020, FIGS. 1 and 2) JRCM NEWS No.230(2005.12)(p.2−p.3)JRCM NEWS No. 230 (2005.12) (p.2-p.3)

単に電気的な接続を行う半田ボールのような接続部品を半導体基板等の基板に搭載する際には、接続部品を基板の端子電極に所望の位置精度の範囲で搭載すればよい。接続部品が受動素子又は能動素子の機能を内蔵している場合には、実装効率を向上させることができる。接続部品が受動素子の機能を内蔵している場合には、受動素子を正常に動作させるために、接続部品の接続の方向、即ち、接続後の極性が正確に保持されるように、この接続部品を基板に搭載する必要がある。   When mounting a connecting component such as a solder ball that simply performs electrical connection on a substrate such as a semiconductor substrate, the connecting component may be mounted on a terminal electrode of the substrate within a range of desired positional accuracy. When the connection component has a function of a passive element or an active element, the mounting efficiency can be improved. If the connection component incorporates the function of a passive element, this connection is made so that the direction of connection of the connection component, that is, the polarity after connection is accurately maintained in order for the passive element to operate normally. It is necessary to mount components on the board.

即ち、接続部品が受動素子又は能動素子の機能を内蔵している場合、基板の端子電極に接続部品を搭載する際には、基板の端子電極に搭載する接続部品における2つの接続用電極のいずれの電極であるかの識別判定、及び、識別判定された接続用電極の基板の端子電極に対する位置精度の確保を行わなければならない。   That is, when the connection component has a function of a passive element or an active element, when mounting the connection component on the terminal electrode of the substrate, whichever of the two connection electrodes in the connection component mounted on the terminal electrode of the substrate It is necessary to identify and determine whether the electrode is an electrode and to secure the positional accuracy of the connection electrode thus identified and determined with respect to the terminal electrode of the substrate.

特許文献2に記載の基板間を接続する受動素子又は能動素子を内蔵する接続部品は、球状であるため、接続部品の上下に設けられた電極部を基板の端子電極に配置する際に、接続部品における上下の電極部の極性(正負の方向)を考慮して、電極部を識別してこれを基板の端子電極に位置決めを行わなければならないという問題がある。また、接続部品を基板の端子電極に配置する際に、接続部品がどのような素子を内蔵するかを識別判定して、基板の端子電極に位置決めを行わなければならないという問題がある。   Since the connection component containing the passive element or the active element for connecting between the substrates described in Patent Document 2 is spherical, the connection parts are arranged when the electrode portions provided above and below the connection component are arranged on the terminal electrodes of the substrate. Considering the polarities (positive and negative directions) of the upper and lower electrode parts in the component, there is a problem that the electrode parts must be identified and positioned on the terminal electrodes of the board. Further, when the connection component is arranged on the terminal electrode of the substrate, there is a problem that it is necessary to identify and determine what element the connection component contains and to position the terminal electrode of the substrate.

また、受動素子又は能動素子の機能をもつ接続部品が、基板間を電気的に接続する接続部品として、実用的レベルで使用されるためには、既存の確立された生産技術、既存の生産設備によって、信頼性の高い部品として安価に製造可能でなければならない。   In addition, in order for a connection component having the function of a passive element or an active element to be used at a practical level as a connection component for electrically connecting substrates, existing established production technology, existing production equipment Therefore, it should be possible to manufacture as a highly reliable part at low cost.

また、受動素子又は能動素子の機能をもつ接続部品は、接続部品の基板へ搭載するために特殊な搭載装置を必要としたり、基板間の電気的接続態様が、特定の態様に限定されたりするものであれば、汎用性に乏しくなってしまう。従って、受動素子又は能動素子の機能をもつ接続部品は、安価に製造可能であり、特殊な搭載装置を必要とせずに基板への搭載が可能であり、複数の電気的接続態様で、基板間を接続できることが望ましい。   In addition, the connection component having the function of the passive element or the active element requires a special mounting device for mounting the connection component on the substrate, or the electrical connection mode between the substrates is limited to a specific mode. If it is a thing, it will be less versatile. Therefore, a connection component having the function of a passive element or an active element can be manufactured at low cost, can be mounted on a substrate without requiring a special mounting device, and can be connected between substrates in a plurality of electrical connection modes. It is desirable to be able to connect.

本発明は、上述したような課題を解決するためになされたものであって、その目的は、キャパシタ又はレジスタとして機能し、基板間を電気的に接続することができ、実装面積を低減し実装効率を向上させることできる、接続部品とそれを用いた半導体装置及び接続部品の搭載構造、並びに、接続部品の製造方法及び実装方法を提供することにある。   The present invention has been made in order to solve the above-described problems. The object of the present invention is to function as a capacitor or a resistor so that the substrates can be electrically connected, reducing the mounting area and mounting. It is an object of the present invention to provide a connection component, a semiconductor device using the connection component, a mounting structure for the connection component, a manufacturing method and a mounting method for the connection component, which can improve efficiency.

即ち、本発明は、第1の導電体層と、前記第1の導電体層の表面上に被着された誘電体層又は抵抗体層と、前記誘電体層又は抵抗体層の表面上に被着された第2の導電体層と、前記誘電体層又は抵抗体層、前記第1の導電体層及び前記第2の導電体層のそれぞれの一部が同一面上に露出して形成された平坦部とを有し、前記平坦部が電気的接続面を構成している、接続部品に係るものである。   That is, the present invention provides a first conductor layer, a dielectric layer or resistor layer deposited on the surface of the first conductor layer, and a surface of the dielectric layer or resistor layer. The deposited second conductor layer, the dielectric layer or resistor layer, the first conductor layer and the second conductor layer are partially exposed on the same surface. And a flat part, and the flat part constitutes an electrical connection surface.

また、本発明は、上記の接続部品によって、第1の基板と第2の基板とが電気的に接続された半導体装置に係るものである。   The present invention also relates to a semiconductor device in which a first substrate and a second substrate are electrically connected by the connection component described above.

また、本発明は、上記の接続部品が、前記平坦部において基板上に搭載されている、接続部品搭載構造に係るものである。   The present invention also relates to a connection component mounting structure in which the connection component is mounted on a substrate in the flat portion.

また、本発明は、上記の接続部品の製造方法あって、第1の導電体層素材の表面上に誘電体層又は抵抗体層を形成する第1工程と、前記誘電体層又は抵抗体層の表面上に第2の導電体層を形成して積層体を形成する第2工程と、前記誘電体層又は抵抗体層、前記第1の導電体層及び前記第2の導電体層のそれぞれの一部を一方の側で除去して同一面上に露出させ、平坦部を形成して接続部品を得る第3工程とを有する、接続部品の製造方法に係るものである。   The present invention also relates to a method for manufacturing the connection component, wherein the first step of forming a dielectric layer or a resistor layer on the surface of the first conductor layer material, and the dielectric layer or the resistor layer A second step of forming a second conductor layer on the surface of the substrate to form a laminate, and each of the dielectric layer or resistor layer, the first conductor layer, and the second conductor layer And a third step of removing a part of the substrate on one side and exposing the same on the same surface to form a flat portion to obtain a connection component.

また、本発明は、上記の接続部品の実装方法あって、第1の導電体層素材の表面上に誘電体層又は抵抗体層を形成する第1工程と、前記誘電体層又は抵抗体層の表面上に第2の導電体層を形成して積層体を形成する第2工程と、前記誘電体層又は抵抗体層、前記第1の導電体層及び前記第2の導電体層のそれぞれの一部を一方の側で除去して同一面上に露出させ、平坦部を形成して接続部品を得る第3工程と、前記平坦部の形成後に前記接続部品を基板上に搭載する第4工程とを有する、接続部品実装方法に係るものである。   The present invention also provides a method for mounting the above-described connecting component, the first step of forming a dielectric layer or a resistor layer on the surface of the first conductor layer material, and the dielectric layer or the resistor layer. A second step of forming a second conductor layer on the surface of the substrate to form a laminate, and each of the dielectric layer or resistor layer, the first conductor layer, and the second conductor layer A third step of removing a part of the substrate on one side and exposing the same on the same surface to form a flat part to obtain a connection part; and a fourth step of mounting the connection part on the substrate after the flat part is formed. And a connecting component mounting method.

本発明の接続部品によれば、前記第1の導電体層の表面上に被着された誘電体層又は抵抗体層と、前記誘電体層又は抵抗体層の表面上に被着された第2の導電体層と、前記誘電体層又は抵抗体層、前記第1の導電体層及び前記第2の導電体層のそれぞれの一部が同一面上に露出して形成された平坦部とを有し、前記平坦部が電気的接続面を構成しているので、キャパシタ(容量素子)又はレジスタ(抵抗素子)として機能し、基板間を電気的に複数態様で接続することができ、実装面積を低減し実装効率を向上させることできる。   According to the connecting component of the present invention, the dielectric layer or resistor layer deposited on the surface of the first conductor layer, and the first layer deposited on the surface of the dielectric layer or resistor layer. Two conductor layers, and a flat portion formed by exposing a part of each of the dielectric layer or resistor layer, the first conductor layer, and the second conductor layer on the same surface; Since the flat portion constitutes an electrical connection surface, it functions as a capacitor (capacitance element) or a resistor (resistance element), and the substrates can be electrically connected in a plurality of modes. The area can be reduced and the mounting efficiency can be improved.

また、本発明の半導体装置によれば、前記接続部品の前記電気的接続面を構成する前記平坦部が第1の基板の接続用電極に搭載された第1の基板と、第2の基板とをフリップチップ接続させるので、同じ形状と構成をもつ前記接続部品を用い、上記接続用電極のパターンの形状によって、2つの基板間を電気的に複数態様で接続することができ、実装面積を低減し実装効率を向上させることできる。   Further, according to the semiconductor device of the present invention, the first substrate in which the flat portion constituting the electrical connection surface of the connection component is mounted on the connection electrode of the first substrate, the second substrate, Flip-chip connection enables the connection parts having the same shape and configuration to be used, and the connection electrode pattern shape allows the two substrates to be electrically connected in a plurality of modes, thereby reducing the mounting area. Mounting efficiency can be improved.

また、本発明の接続部品搭載構造によれば、前記接続部品の前記電気的接続面を構成する前記平坦部が前記基板上の接続用電極に搭載され、前記接続部品の使用形態は、搭載される基板の接続用電極パターンの形状によって特徴付けることができるので、同じ形状と構成をもつ前記接続部品を用い、接続用電極パターンの形状を変更することによって、接続部品を異なる態様で使用することができ、同じ前記接続部品を複数態様で使用することができる。   According to the connection component mounting structure of the present invention, the flat portion constituting the electrical connection surface of the connection component is mounted on the connection electrode on the substrate, and the usage form of the connection component is mounted. Since the connection parts having the same shape and configuration are used and the shape of the connection electrode pattern is changed, the connection parts can be used in different modes. The same connection component can be used in a plurality of modes.

また、本発明の接続部品の製造方法によれば、第1の導電体層素材の表面上に誘電体層又は抵抗体層を形成し、前記誘電体層又は抵抗体層の表面上に第2の導電体層を形成して積層体を形成し、前記誘電体層又は抵抗体層、前記第1の導電体層及び前記第2の導電体層のそれぞれの一部を一方の側で除去して同一面上に露出させ、平坦部を形成して接続部品を得るので、複雑な工程及び設備を必要とせず、複数態様で使用可能な、同じ形状と構成をもつ接続部品を低コストで製造することができる。   According to the method for manufacturing a connection component of the present invention, the dielectric layer or the resistor layer is formed on the surface of the first conductor layer material, and the second layer is formed on the surface of the dielectric layer or resistor layer. A conductor layer is formed to form a laminate, and a part of each of the dielectric layer or resistor layer, the first conductor layer, and the second conductor layer is removed on one side. Because it is exposed on the same surface and a flat part is formed to obtain a connection part, it is possible to manufacture connection parts with the same shape and configuration that can be used in multiple modes without requiring complicated processes and equipment. can do.

また、本発明の接続部品実装方法によれば、第1の導電体層素材の表面上に誘電体層又は抵抗体層を形成し、前記誘電体層又は抵抗体層の表面上に第2の導電体層を形成して積層体を形成し、前記誘電体層又は抵抗体層、前記第1の導電体層及び前記第2の導電体層のそれぞれの一部を一方の側で除去して同一面上に露出させ、平坦部を形成して接続部品を得て、この平坦部の形成後に、前記接続部品の平坦部が基板上に搭載され、接続部品の使用形態は、接続部品が搭載される基板の接続用電極パターンの形状によって特徴付けることができるので、接続用電極パターンの形状を変更することによって、接続部品を異なる態様で使用することができ、同じ形状と構成をもつ前記接続部品を複数態様で使用することができる接続部品実装方法を提供することができる。   According to the connection component mounting method of the present invention, the dielectric layer or the resistor layer is formed on the surface of the first conductor layer material, and the second layer is formed on the surface of the dielectric layer or the resistor layer. A conductor layer is formed to form a laminate, and a part of each of the dielectric layer or resistor layer, the first conductor layer, and the second conductor layer is removed on one side. It is exposed on the same surface, and a flat part is formed to obtain a connection part. After the flat part is formed, the flat part of the connection part is mounted on the substrate. Since the shape of the connecting electrode pattern of the substrate can be characterized, the connecting component can be used in different modes by changing the shape of the connecting electrode pattern, and the connecting component having the same shape and configuration Can be used in multiple modes It is possible to provide.

本発明の接続部品では、外形状が、球状体の一部を平面によって切り欠いた形状をもつ球冠状体、又は、柱状体をなす構成とするのがよい。前記第1及び第2の導電層に接する誘電体層又は抵抗体層の面積をより大きくすることができるので、平行平板型のキャパシタ又はレジスタに比較すると、大きなキャパシタンス又はレジスタンスをもつ接続部品を実現することができる。   In the connecting component of the present invention, the outer shape may be a spherical crown or columnar shape having a shape obtained by cutting out a part of the spherical body by a plane. Since the area of the dielectric layer or resistor layer in contact with the first and second conductive layers can be increased, a connecting component having a large capacitance or resistance can be realized as compared with a parallel plate type capacitor or resistor. can do.

また、前記第1の導電体層の溶融温度が、前記第2の導電体層の溶融温度よりも高い構成とするのがよい。接続部品によって基板間をフリップチップ接続する際に、前記第2の導電層が溶融状態となった場合に、前記誘電体層又は抵抗体層が溶融状態になり変形しない限り、前記第1の導電体層が変形してキャパシタンス又はレジスタンスが変化しないようにすることができ、キャパシタンス又はレジスタンスが一定の値に保持され、また、基板間の間隙距離も一定の値に保持することができる。   The melting temperature of the first conductor layer may be higher than the melting temperature of the second conductor layer. When the second conductive layer is in a molten state when flip-chip connection is performed between the substrates by the connecting component, the first conductive layer does not deform unless the dielectric layer or the resistor layer is in a molten state. The body layer can be deformed so that the capacitance or resistance does not change, the capacitance or resistance can be maintained at a constant value, and the gap distance between the substrates can also be maintained at a constant value.

また、前記第2の導電体層が半田層である構成とするのがよい。接続部品によって基板間をフリップチップ接続する際に、従来の接続装置を使用することができ、特殊な接続装置を必要とすることがない。   The second conductor layer may be a solder layer. A conventional connection device can be used when flip-chip connection between the substrates using the connection component, and a special connection device is not required.

本発明の半導体装置では、前記平坦部の前記第1の導電体層と前記第1の基板の電極とが電気的に接続され、前記第2の導電体層と前記第2の基板の電極とが電気的に接続されている構成とするのがよい。接続部品によって基板間をフリップチップ接続する際に、前記第2の導電体層は溶融状態で前記第2の基板の電極と接触し、前記第1の導電体層の平坦部が前記第1の基板の電極と平面同士で接触し、それぞれ確実に電気的な接続を行うことができ、前記第1の基板と前記第2の基板とを確実に電気的に接続することができる。   In the semiconductor device of the present invention, the first conductor layer of the flat portion and the electrode of the first substrate are electrically connected, and the second conductor layer and the electrode of the second substrate are Are preferably electrically connected. When flip-chip connection is performed between the substrates by the connecting component, the second conductor layer is in contact with the electrode of the second substrate in a molten state, and the flat portion of the first conductor layer is the first conductor layer. The electrodes of the substrate are in contact with each other in a plane, and electrical connection can be reliably performed, and the first substrate and the second substrate can be reliably electrically connected.

また前記平坦部の前記第2の導電体層と前記第1の基板の環状パッドとが電気的に接続され、前記第1の基板の電極と前記第2の基板の電極との間にキャパシタ又はレジスタが直列に形成されている構成とするのがよい。前記第1の基板、キャパシタ又はレジスタ、前記第2の基板を直列に電気的に接続することができる。   In addition, the second conductor layer of the flat portion and the annular pad of the first substrate are electrically connected, and a capacitor or an electrode is provided between the electrode of the first substrate and the electrode of the second substrate. It is preferable that the registers are formed in series. The first substrate, the capacitor or resistor, and the second substrate can be electrically connected in series.

また、前記平坦部の前記第2の導電体層と前記第1の基板の環状パッドとが電気的に接続され、前記第1の導電体層が前記環状パッドとは電気的に絶縁された状態で前記環状パッド内に配置された前記第1の基板の電極と電気的に接続され、前記第1の基板の電極と前記第2の基板の電極との間にキャパシタ又はレジスタが直列に形成されている構成とするのがよい。前記第1の基板と前記第2の基板とを電気的に直接に接続する共に、前記第1の基板、キャパシタ又はレジスタ、前記第2の基板を直列に電気的に接続し、前記第1の基板と前記第2の基板とを、2つの電気的経路によって並列に接続することができる。   In addition, the second conductor layer of the flat portion is electrically connected to the annular pad of the first substrate, and the first conductor layer is electrically insulated from the annular pad. And electrically connected to the electrode of the first substrate disposed in the annular pad, and a capacitor or a resistor is formed in series between the electrode of the first substrate and the electrode of the second substrate. It is good to have a configuration. The first substrate and the second substrate are electrically connected directly, and the first substrate, the capacitor or the resistor, and the second substrate are electrically connected in series, and the first substrate and the second substrate are electrically connected in series. The substrate and the second substrate can be connected in parallel by two electrical paths.

本発明の接続部品搭載構造では、前記第1の導電体層が前記基板の電極に電気的に接続された構成とするのがよい。前記第1の導電体層の平坦部が前記基板の電極と平面同士で接触し確実に電気的な接続を行うことができる。   In the connection component mounting structure of the present invention, it is preferable that the first conductor layer is electrically connected to the electrode of the substrate. The flat portion of the first conductor layer is in contact with the electrode of the substrate at a flat surface, and electrical connection can be reliably performed.

また、前記平坦部の前記第2の導電体層と前記基板の環状パッドとが電気的に接続された構成とするのがよい。前記接続部品を異なる態様で使用することができ、同じ形状と構成をもつ前記接続部品を複数態様で使用することができる。   The second conductor layer of the flat portion may be electrically connected to the annular pad of the substrate. The connecting parts can be used in different modes, and the connecting parts having the same shape and configuration can be used in a plurality of modes.

本発明の接続部品の製造方法では、前記第2工程後に、前記接続部品の搭載位置に対応した位置に前記積層体を配置し、この状態で前記第3工程を行う構成とするのがよい。前記第3工程の後には、前記接続部品の搭載位置に対応した位置に、前記積層体に前記平坦部が形成された状態の前記接続部品が得られるので、搭載位置に対応した位置に配置され保持された前記接続部品を、基板搭載時にそのままの配置で使用して、前記接続部品の基板への搭載を行うことができる。   In the connection component manufacturing method of the present invention, it is preferable that after the second step, the stacked body is arranged at a position corresponding to a mounting position of the connection component, and the third step is performed in this state. After the third step, the connection component in a state where the flat portion is formed in the stacked body is obtained at a position corresponding to the mounting position of the connection component, so that the connection component is disposed at a position corresponding to the mounting position. The held connection component can be used as it is when the substrate is mounted, and the connection component can be mounted on the substrate.

本発明の接続部品実装方法では、前記積層体を前記接続部品の搭載位置に対応した位置に冶具によって保持し、前記第3工程後に、前記接続部品を保持したまま前記冶具を前記基板上に位置させ、この基板上に前記接続部品を搭載する構成とするのがよい。前記第3工程の後には、前記接続部品の搭載位置に対応した位置に、前記積層体に前記平坦部が形成された状態の前記接続部品が冶具に保持された状態で得られるので、前記接続部品を搭載位置に対応した位置に保持したままの前記冶具を、短時間で、前記基板上に位置合わせして、前記接続部品を基板へ搭載することができる。   In the connection component mounting method of the present invention, the laminate is held by a jig at a position corresponding to the mounting position of the connection component, and the jig is positioned on the substrate while holding the connection component after the third step. It is preferable that the connection component is mounted on the substrate. After the third step, the connection component in a state where the flat portion is formed in the laminated body at a position corresponding to the mounting position of the connection component is obtained in a state where the connection component is held by a jig. The jig with the component held at the position corresponding to the mounting position can be positioned on the substrate in a short time, and the connecting component can be mounted on the substrate.

以下、図面を参照しながら本発明による実施の形態について詳細に説明する。   Hereinafter, embodiments according to the present invention will be described in detail with reference to the drawings.

本実施の形態では、中心核とする金属球上に誘電体層又は抵抗体層を第1殻として形成し、この誘電体層又は抵抗体層上に下地金属層を第2殻として形成し、この下地金属層上に半田層を第3殻として形成することによって、積層球体を形成する。   In the present embodiment, a dielectric layer or a resistor layer is formed as a first shell on a metal sphere serving as a central core, and a base metal layer is formed as a second shell on the dielectric layer or resistor layer, A laminated sphere is formed by forming a solder layer as a third shell on the underlying metal layer.

この積層球体の一部を平坦に研磨して、金属球、誘電体層又は抵抗体層、下地金属層、半田層のそれぞれの一部が、同一面上に露出する平坦部を形成して、キャパシタ又はレジスタの機能を有する接続部品とすることができる。平坦部は、中心核、第1殻、第2殻、第3殻のそれぞれの一部によって形成される。接続部品は、この平坦部と第3殻である半田層とによる外面をもっている。   A portion of this laminated sphere is polished flatly to form a flat portion where each of the metal sphere, dielectric layer or resistor layer, base metal layer, and solder layer is exposed on the same surface, It can be a connection part having a function of a capacitor or a resistor. The flat portion is formed by a part of each of the central core, the first shell, the second shell, and the third shell. The connecting component has an outer surface by the flat portion and the solder layer which is the third shell.

接続部品は、平坦部をもつ第1殻(金属球)からなる第1の導電体層、平坦部をもつ第2殻(下地金属層)及び第3殻(半田層)からなる第2の導電体層、第1の導電体層と第2の導電体層とによって挟まれ、平坦部をもつ誘電体層又は抵抗体層の3層から構成される。   The connecting component includes a first conductor layer composed of a first shell (metal sphere) having a flat part, a second conductor composed of a second shell (base metal layer) and a third shell (solder layer) having a flat part. The body layer is composed of three layers of a dielectric layer or a resistor layer sandwiched between the first conductor layer and the second conductor layer and having a flat portion.

接続部品によって基板間をフリップチップ接続する際に、第1の導電体層が変形してキャパシタンス又はレジスタンスが変化しないようにして、キャパシタンス又はレジスタンスが一定となるように、また、基板間の間隙距離を一体に保持するために、第1の導電体層の溶融温度は第2の導電体層の溶融温度より高くなるように、第1の導電体層及び第2の導電体層の材質が選ばれ、また、誘電体層又は抵抗体層の溶融温度が第2の導電体層の溶融温度より高くなるように、誘電体層又は抵抗体層、及び、第2の導電体層の材質が選ばれる。   When the flip-chip connection is performed between the substrates by the connecting component, the capacitance or the resistance is not changed by the deformation of the first conductive layer so that the capacitance or the resistance is constant, and the gap distance between the substrates is In order to hold the substrate integrally, the material of the first conductor layer and the second conductor layer is selected so that the melting temperature of the first conductor layer is higher than the melting temperature of the second conductor layer. In addition, the material of the dielectric layer or resistor layer and the second conductor layer is selected so that the melting temperature of the dielectric layer or resistor layer is higher than the melting temperature of the second conductor layer. It is.

接続部品が搭載される基板に形成されるパッドのパターン形状によって、接続部品は、単に電気的な接続を行う部品、或いは、キャパシタ又はレジスタの機能をもち電気的な接続を行う部品として使用することができ、同じ形状と構成をもつ接続部品によって基板間を複数の電気的接続態様で接続することができる。   Depending on the pattern shape of the pad formed on the board on which the connection component is mounted, the connection component should be used as a component that simply performs electrical connection, or a component that functions as a capacitor or resistor and that performs electrical connection. In addition, the connection parts having the same shape and configuration can connect the substrates in a plurality of electrical connection modes.

即ち、この接続部品が搭載される基板のパッドのパターン形状によって、第1の基板と第2の基板との間の接続を、(1)第1及び第2の基板の直接電気的接続、(2)キャパシタ又はレジスタが直列に接続された電気的接続(第1の基板、キャパシタ又はレジスタ、第2の基板の直列接続である。)、(3)(1)及び(2)の接続(第1及び第2の基板の直接電気的接続と、第1の基板、キャパシタ又はレジスタ、第2の基板の直列接続とによって、第1の基板と第2の基板とを並列接続する。)、の何れかの態様で行うことができる。接続部品の使用形態は、接続部品が搭載される基板の接続端子電極(パッド)のパターンの形状によって特徴付けることができる。パッドパターンの形状によって、同じ形状と構成をもつ接続部品を、全く異なる用途で使うことができる。   That is, depending on the pattern shape of the pads on the board on which the connection component is mounted, the connection between the first board and the second board is (1) direct electrical connection between the first and second boards, 2) Electrical connection in which capacitors or resistors are connected in series (series connection of the first substrate, capacitor or resistor, and second substrate), (3) Connection of (1) and (2) (first The first board and the second board are connected in parallel by the direct electrical connection of the first and second boards and the series connection of the first board, the capacitor or the resistor, and the second board. This can be done in any manner. The usage form of the connection component can be characterized by the shape of the pattern of the connection terminal electrode (pad) of the substrate on which the connection component is mounted. Depending on the shape of the pad pattern, connecting parts having the same shape and configuration can be used in completely different applications.

この接続部品は、その極性を意識する必要がなく、接続部品の平坦部を基板の接続端子電極面(パッド)に搭載することができる。接続部品は、キャパシタ又はレジスタとして機能すると共に、基板間を電気的に接続することできるので、キャパシタ又はレジスタをパッド上に搭載することができ、実装スペースを削減することができる。また、配線距離を短縮できるので浮遊容量を抑えることができ、電気回路の電気的特性を向上させることができる。   This connection component does not need to be conscious of its polarity, and the flat portion of the connection component can be mounted on the connection terminal electrode surface (pad) of the substrate. Since the connection component functions as a capacitor or a resistor and can electrically connect between the substrates, the capacitor or the resistor can be mounted on the pad, and the mounting space can be reduced. In addition, since the wiring distance can be shortened, stray capacitance can be suppressed and the electrical characteristics of the electric circuit can be improved.

以下の説明では、キャパシタの機能をもった接続部品について説明する。なお、各図において、図を簡略とするために、接続部品が搭載される基板については、接続部品が搭載される近傍部分だけを示している。   In the following description, a connection component having a capacitor function will be described. In each figure, for the sake of simplification, only the vicinity of the board on which the connection parts are mounted is shown for the board on which the connection parts are mounted.

図1は、本発明の実施の形態における、キャパシタとして機能する接続部品4の構造と、接続部品4の使用状態を説明する図であり、図1(A)は接続部品4の斜視図、図1(B)は基板間の接続部分における、xy面又はyz面による断面図である。なお、以下で示す各図における断面図は、図1(B)と同様に、中心核である金属球の中心軸、又は核とする金属柱の中心軸を通る平面による断面図を示している。   FIG. 1 is a diagram for explaining the structure of a connection component 4 functioning as a capacitor and a use state of the connection component 4 in an embodiment of the present invention. FIG. 1 (A) is a perspective view of the connection component 4. 1B is a cross-sectional view taken along the xy plane or the yz plane at a connection portion between the substrates. In addition, the cross-sectional view in each figure shown below is a cross-sectional view by a plane passing through the central axis of the metal sphere as the central core or the central axis of the metal column as the core, as in FIG. 1B. .

図1(A)に示すように、キャパシタの機能を有する接続部品4は、金属球(中心核)10上に、順次、誘電体層(第1殻)12、下地金属層(第2殻)14、半田層(第3殻)16が形成された積層球体(後述する。)の一部を、平坦に研磨して平坦部を形成することによって、製造することができる。接続部品4は、積層球体の一部を、平面によって切り欠いた球冠状の形状をもっている。平面によって切り取られた後に残った平坦部には、金属球10、誘電体層12、下地金属層14、半田層16のそれぞれの一部が、同一面上に露出している。接続部品4は、この平坦部と、半田層16とによる球面状の面とからなる外面をもっている。   As shown in FIG. 1A, the connecting component 4 having the function of a capacitor has a dielectric layer (first shell) 12 and a base metal layer (second shell) on a metal sphere (central core) 10 in order. 14. A part of a laminated sphere (described later) on which a solder layer (third shell) 16 is formed can be manufactured by polishing it flatly to form a flat part. The connection component 4 has a spherical crown shape in which a part of the laminated sphere is cut out by a plane. A part of each of the metal sphere 10, the dielectric layer 12, the base metal layer 14, and the solder layer 16 is exposed on the same surface in the flat portion remaining after being cut off by the plane. The connection component 4 has an outer surface composed of this flat portion and a spherical surface formed by the solder layer 16.

図1(B)に示すように、接続部品4の平坦部が第1の基板20に搭載される。この時、第1の基板20に形成された円形状のパッド28、円環状のパッド30のそれぞれに、接続部品4の金属球10、半田層16の平坦部が対応するように、接続部品4と第1の基板20とが位置決めされる。第1の基板20に形成された円形状のパッド28、円環状のパッド30は、円環状の絶縁層32(この一部は空気層で構成されてもよい。)によって電気的に分離されている。また、第1の基板20の円形状のパッド28は円形状の柱状電極24と電気的に接続されている。   As shown in FIG. 1B, the flat portion of the connection component 4 is mounted on the first substrate 20. At this time, the connection component 4 is arranged such that the metal ball 10 of the connection component 4 and the flat portion of the solder layer 16 correspond to each of the circular pad 28 and the annular pad 30 formed on the first substrate 20. And the first substrate 20 are positioned. The circular pad 28 and the annular pad 30 formed on the first substrate 20 are electrically separated by an annular insulating layer 32 (a part of which may be composed of an air layer). Yes. In addition, the circular pad 28 of the first substrate 20 is electrically connected to the circular columnar electrode 24.

接続部品4が搭載された第1の基板20と、第2の基板22とが、フリップチップ接続によって、電気的に接続される。第2の基板22に形成された円形状のパッド26と、半田層16の球面をなす部分とが電気的に接続される。なお、第2の基板22の円形状のパッド26は円形状の柱状電極24と電気的に接続されている。   The first substrate 20 on which the connection component 4 is mounted and the second substrate 22 are electrically connected by flip chip connection. The circular pad 26 formed on the second substrate 22 is electrically connected to the spherical portion of the solder layer 16. Note that the circular pad 26 of the second substrate 22 is electrically connected to the circular columnar electrode 24.

図2は、本発明の実施の形態における、キャパシタとして機能する接続部品4の製造工程及び基板への搭載工程を説明するフロー図である。
である。
FIG. 2 is a flowchart for explaining a manufacturing process and a mounting process on the substrate of the connection component 4 functioning as a capacitor in the embodiment of the present invention.
It is.

図3は、本発明の実施の形態におけるキャパシタとして機能する接続部品4の製造工程を説明する断面図であり、図3(A)は誘電体層の形成、図3(B)は下地金属層の形成、図3(C)は半田層の形成を説明する図である。   3A and 3B are cross-sectional views illustrating a manufacturing process of the connection component 4 functioning as a capacitor in the embodiment of the present invention. FIG. 3A is a formation of a dielectric layer, and FIG. FIG. 3C is a diagram for explaining the formation of a solder layer.

図4は、本発明の実施の形態におけるキャパシタとして機能する接続部品4の製造工程及び基板への搭載工程を説明する断面図であり、図4(A)は研磨による平坦部の形成、図4(B)は基板への搭載、図4(C)は半田付けを説明する断面図である。   FIG. 4 is a cross-sectional view for explaining a manufacturing process and a mounting process on the substrate of the connection component 4 functioning as a capacitor in the embodiment of the present invention. FIG. FIG. 4B is a cross-sectional view for explaining mounting on a substrate, and FIG.

図5は、本発明の実施の形態におけるキャパシタとして機能する接続部品4を搭載する基板に形成される接続用パッド及び柱状電極を説明する図であり、図5(A)は平面図、図5(B)は断面図、図5(c)は接続部品4を基板に搭載した状態を示す断面図である。   FIG. 5 is a diagram for explaining connection pads and columnar electrodes formed on a substrate on which the connection component 4 functioning as a capacitor in the embodiment of the present invention is mounted. FIG. 5 (A) is a plan view, FIG. FIG. 5B is a cross-sectional view, and FIG. 5C is a cross-sectional view showing a state in which the connection component 4 is mounted on the substrate.

なお、図4、図5では、先述のように、図を簡略とするために、第1の基板20のうち2つの接続部品4が搭載される近傍部分だけを示している。   In FIGS. 4 and 5, as described above, only the vicinity of the first substrate 20 where the two connection components 4 are mounted is shown in order to simplify the drawing.

以下、図2に示す各工程S1〜S6について図3〜図5を参照しながら、キャパシタとして機能する接続部品4の製造工程と、接続部品4の基板への搭載工程について説明する。   Hereinafter, the manufacturing process of the connection component 4 functioning as a capacitor and the mounting process of the connection component 4 on the substrate will be described with reference to FIGS. 3 to 5 for the steps S1 to S6 shown in FIG.

S1:中心核とする金属球の表面に第1殻とする誘電体層を形成する。   S1: A dielectric layer serving as a first shell is formed on the surface of a metal sphere serving as a central nucleus.

図3(A)に示すように、200μmφ〜300μmφの銅(Cu)球10を用意し(市販品を購入することができる。)、反応性スパッタリング工程によって、100nm〜1000nm(0.1μm〜1μm)のTaOxを、Cu球10の表面全体にデポジットして、誘電体層12を形成する。この形成の際、Cu球10上の誘電体層12の膜厚が均一になるように、スパッターチャンバー内でCu球10を揺動しながらスパッタによってTaOxを形成することが好ましい。TaOxとして、例えば、Ta25(比誘電率は27.9である。)を形成する。 As shown in FIG. 3A, a copper (Cu) sphere 10 of 200 μmφ to 300 μmφ is prepared (commercially available product can be purchased), and 100 nm to 1000 nm (0.1 μm to 1 μm) by a reactive sputtering process. ) TaO x is deposited on the entire surface of the Cu sphere 10 to form the dielectric layer 12. In this formation, it is preferable to form TaO x by sputtering while swinging the Cu sphere 10 in the sputtering chamber so that the film thickness of the dielectric layer 12 on the Cu sphere 10 becomes uniform. For example, Ta 2 O 5 (relative dielectric constant is 27.9) is formed as TaO x .

誘電体層12は、TaOxの代わりに、例えば、比誘電率が100のTiO2、比誘電率が39〜43のLi2TaO3、比誘電率が8.8のAlN、比誘電率が9.5のAl23、比誘電率が3.9のSiO2、比誘電率が6.5のSiON、比誘電率が約50のLi2TiO3、比誘電率が約7.5のSi34、等々の材料によって形成することもできる。 The dielectric layer 12 is made of, for example, TiO 2 having a relative permittivity of 100, Li 2 TaO 3 having a relative permittivity of 39 to 43, AlN having a relative permittivity of 8.8, or a relative permittivity instead of TaO x. 9.5 Al 2 O 3 , SiO 2 having a relative dielectric constant of 3.9, SiON having a relative dielectric constant of 6.5, Li 2 TiO 3 having a relative dielectric constant of about 50, and a relative dielectric constant of about 7.5 Si 3 N 4 , etc. can also be used.

S2:誘電体層の表面に第2殻とする下地金属層を形成する。   S2: A base metal layer serving as a second shell is formed on the surface of the dielectric layer.

図3(B)に示すように、次に、メッキ槽内で、誘電体層12が形成されたCu球10を揺動しながら、無電解メッキによって誘電体層12上に、厚さ3μm〜7μmのニッケルを下地金属層14として形成する。   Next, as shown in FIG. 3B, the thickness of 3 μm to 3 μm is formed on the dielectric layer 12 by electroless plating while swinging the Cu sphere 10 on which the dielectric layer 12 is formed in the plating tank. 7 μm of nickel is formed as the base metal layer 14.

S3:下地金属層の表面に第3殻とする半田層を形成し、中心核、第1殻、第2殻、第3殻からなる積層球体を完成させる。   S3: A solder layer as a third shell is formed on the surface of the base metal layer, and a laminated sphere composed of the central core, the first shell, the second shell, and the third shell is completed.

図3(C)に示すように、次に、下地金属層14上に電解メッキ法によって、厚さ230μm〜280μmの半田層16を形成する。ここでは、半田層16はSnAg半田(Sn98%、Ag2%の組成をもち、0.98Sn0.02Agとも示される。)によって構成されている。半田メッキの膜厚が均一になるように、図3(B)に示すメッキ槽内で下地金属層14が形成されたCu球を揺動することが望ましい。   Next, as shown in FIG. 3C, a solder layer 16 having a thickness of 230 μm to 280 μm is formed on the base metal layer 14 by electrolytic plating. Here, the solder layer 16 is composed of SnAg solder (having a composition of Sn98% and Ag2%, which is also indicated as 0.98Sn0.02Ag). It is desirable to swing the Cu sphere on which the base metal layer 14 is formed in the plating tank shown in FIG. 3B so that the film thickness of the solder plating becomes uniform.

以上のようにして、金属球10、誘電体層12、下地電極層14、半田層16から構成される積層球体2が形成される。この積層球体2の大きさは、誘電体層12と下地金属層14の厚さを無視すれば、760μmφである。本実施の形態による接続部品4は、この積層球体2から形成される。   As described above, the laminated sphere 2 including the metal sphere 10, the dielectric layer 12, the base electrode layer 14, and the solder layer 16 is formed. The size of the laminated sphere 2 is 760 μmφ if the thicknesses of the dielectric layer 12 and the base metal layer 14 are ignored. The connection component 4 according to the present embodiment is formed from the laminated sphere 2.

S4:中心核、第1殻、第2殻のそれぞれの一部が露出する平坦部を研磨によって形成する。   S4: A flat portion where a part of each of the central core, the first shell, and the second shell is exposed is formed by polishing.

例えば、300μmφ〜500μmφの径をもつ吸引孔44が形成された冶具42を用いて、上記の積層球体2を吸引孔44に吸引して保持する。この冶具42において吸引孔44の配列位置は、基板に搭載される接続部品4の配置位置に対応させるものとする。   For example, the laminated sphere 2 is sucked and held in the suction hole 44 using the jig 42 in which the suction hole 44 having a diameter of 300 μmφ to 500 μmφ is formed. In this jig 42, the arrangement positions of the suction holes 44 correspond to the arrangement positions of the connection components 4 mounted on the substrate.

次に、図4(A)に示すように、例えば、所定の粒度の研磨砥粒がコーティングされた研磨用ベルト40をもつ研磨機(サンダー)を使用して、積層球体2を研磨して、平坦部を形成する。ローラ43によって回転される研磨用ベルト40に上記の積層球体2を押し付けて、その一部を一方の側から300μmだけ研磨する。この研磨によって、中心核、第1殻、第2殻、第3殻のそれぞれの一部が、同一面上に露出する平坦部が形成される。   Next, as shown in FIG. 4A, for example, by using a polishing machine (sander) having a polishing belt 40 coated with abrasive grains of a predetermined particle size, the laminated sphere 2 is polished, A flat part is formed. The laminated sphere 2 is pressed against the polishing belt 40 rotated by the roller 43, and a part thereof is polished by 300 μm from one side. By this polishing, a flat portion is formed in which a part of each of the central core, the first shell, the second shell, and the third shell is exposed on the same surface.

この研磨は2段階で行い、#100〜#400の研磨砥粒で粗研磨を行い、次に、#1000〜#3000研磨砥粒で仕上げ研磨を行うのが好ましい。研磨の終了後、研磨粒子を洗浄又はエアーブローで除去しておくことが好ましい。   This polishing is preferably performed in two stages, and rough polishing is performed with # 100 to # 400 polishing abrasive grains, and then final polishing is preferably performed with # 1000 to # 3000 polishing abrasive grains. After the polishing is completed, the abrasive particles are preferably removed by washing or air blowing.

このようにして、金属球10、誘電体層12、下地金属層14、半田層16のそれぞれの一部が、同一面上に露出する平坦部が形成され、接続部品4が完成する。この時、接続部品4は、平坦部を下方として冶具42に保持された状態にある。   In this way, a flat portion is formed in which a part of each of the metal sphere 10, the dielectric layer 12, the base metal layer 14, and the solder layer 16 is exposed on the same surface, and the connection component 4 is completed. At this time, the connection component 4 is in a state of being held by the jig 42 with the flat portion being downward.

S5:研磨によって形成された平坦部を基板に搭載する。   S5: The flat part formed by polishing is mounted on the substrate.

図4(B)に示すように、次に、接続部品4を冶具42に吸引保持された状態で第1の基板20に搭載する。接続部品4が搭載される第1の基板20のパッド上には、半田クリームが印刷されている。   Next, as shown in FIG. 4B, the connection component 4 is mounted on the first substrate 20 while being sucked and held by the jig 42. Solder cream is printed on the pads of the first substrate 20 on which the connection component 4 is mounted.

第1の基板20の左側には、円形状パッド28とこれに電気的に繋がっている断面が円形状の柱状電極24、円環状のパッド30とこれに電気的に繋がっている配線用のパッド電極36、円形状パッド28と円環状のパッド30とを電気的に絶縁する円環状の絶縁層32が形成されている。   On the left side of the first substrate 20, a circular pad 28 and a columnar electrode 24 having a circular cross section electrically connected thereto, an annular pad 30, and a wiring pad electrically connected thereto An annular insulating layer 32 that electrically insulates the electrode 36, the circular pad 28, and the annular pad 30 is formed.

また、第1の基板20の右側には、円形状パッド28とこれに電気的に繋がっている断面が円形状の柱状電極24、円形状のパッド26が形成されている。   Further, on the right side of the first substrate 20, a circular pad 28, a columnar electrode 24 having a circular cross section electrically connected thereto, and a circular pad 26 are formed.

配線用のパッド電極36は任意の目的に使用可能である。円形状のパッド26に電気的に繋がっている配線用のパッド電極36を設けてもよい。   The pad electrode 36 for wiring can be used for any purpose. A pad electrode 36 for wiring that is electrically connected to the circular pad 26 may be provided.

図4(B)に示す例では、接続部品4の平坦部の金属球10と円形状パッド28、接続部品4の平坦部の半田層16と円環状のパッド30とが対応するように、また、接続部品4の平坦部の金属球10及び半田層16と円形状のパッド26とが対応するように、冶具42が第1の基板20に対して位置決めされる。接続部品4の吸引を解除して冶具42を外せば、接続部品4の第1の基板20への搭載は完了する。   In the example shown in FIG. 4B, the flat metal ball 10 and the circular pad 28 of the connection component 4, the solder layer 16 of the flat portion of the connection component 4 and the annular pad 30 correspond to each other. The jig 42 is positioned with respect to the first substrate 20 so that the metal balls 10 and the solder layer 16 in the flat part of the connection component 4 correspond to the circular pad 26. When the suction of the connection component 4 is released and the jig 42 is removed, the mounting of the connection component 4 on the first substrate 20 is completed.

なお、冶具42を用いて接続部品4を保持して、WLP(Wafer-level Process)技術によってウエハ(基板)に形成された電極端子(パッド)に、接続部品4を搭載することができる。また、個片化されたチップのパッドに接続部品4を搭載してもよい。   The connecting component 4 can be held using the jig 42 and mounted on the electrode terminal (pad) formed on the wafer (substrate) by the WLP (Wafer-level Process) technique. Further, the connection component 4 may be mounted on a pad of a chip that has been separated.

S6:平坦部の導体と基板の導体(パッド)との半田付けを行う。   S6: Soldering between the conductor of the flat part and the conductor (pad) of the substrate.

図4(C)に示すように、次に、リフローによって接続部品4の平坦部の導体と基板のパッドを半田付けする。このリフロー処理の結果、接続部品4の平坦部の金属球10と円形状パッド28、接続部品4の平坦部の半田層16と円環状のパッド30とがそれぞれ、半田付けされ、また、接続部品4の平坦部の金属球10及び半田層16と円形状のパッド26とが半田付けされる。   Next, as shown in FIG. 4C, the conductor of the flat portion of the connection component 4 and the pad of the substrate are soldered by reflow. As a result of the reflow process, the metal ball 10 and the circular pad 28 in the flat part of the connection component 4, the solder layer 16 and the annular pad 30 in the flat part of the connection component 4 are respectively soldered, and the connection component The flat metal balls 10 and the solder layer 16 and the circular pads 26 are soldered.

以上の工程によって得られた、接続部品4が搭載された第1の基板20は、第2の基板22とのフリップチップ接続に使用される。   The first substrate 20 on which the connection component 4 is mounted obtained by the above process is used for flip chip connection with the second substrate 22.

ここで、接続部品4が搭載される第1の基板20に形成される接続用パッドについて説明する。   Here, the connection pads formed on the first substrate 20 on which the connection component 4 is mounted will be described.

図5(A)、図5(B)に示すように、第1の基板20の表面には、円環状の絶縁層32を挟んで円形状のパッド28と円環状のパッド30が形成され、配線用のパッド36が円環状のパッド30に接続して形成されており、また、円形状のパッド26が形成されている。第1の基板20を貫通し、円形状のパッド26、28が電気的に接続する、断面が円形状の柱状電極が形成されている。   As shown in FIGS. 5A and 5B, a circular pad 28 and an annular pad 30 are formed on the surface of the first substrate 20 with an annular insulating layer 32 interposed therebetween. A wiring pad 36 is formed to connect to the annular pad 30, and a circular pad 26 is formed. A columnar electrode having a circular cross section is formed through the first substrate 20 and the circular pads 26 and 28 are electrically connected.

図5(A)、図5(B)に示す接続用パッドに、先述のようにして、接続部品4が、図5(C)に示すように、搭載され半田付けされる。   As described above, the connection component 4 is mounted and soldered to the connection pads shown in FIGS. 5 (A) and 5 (B) as shown in FIG. 5 (C).

図6は、本発明の実施の形態におけるキャパシタとして機能する接続部品4による接続形態を説明する断面図であり、図6(A)は第1の接続形態、図6(B)は第2の接続形態を示す図である。   FIGS. 6A and 6B are cross-sectional views for explaining a connection form by the connection component 4 functioning as a capacitor in the embodiment of the present invention. FIG. 6A is a first connection form, and FIG. 6B is a second connection form. It is a figure which shows a connection form.

図7は、本発明の実施の形態におけるキャパシタとして機能する接続部品4による接続形態を説明する図であり、図7(A)は第3の接続形態を示す断面図及び平面図、図7(B)は第4の接続形態を示す断面図である。   FIG. 7 is a diagram for explaining a connection form by the connection component 4 functioning as a capacitor in the embodiment of the present invention. FIG. 7A is a cross-sectional view and a plan view showing the third connection form. B) is a sectional view showing a fourth connection configuration.

図6(A)に示すように、接続部品4の平坦部と第1の基板20の平面部分とが接触し、金属球10の平坦部は第1の基板20の円形状パッド28と、半田層16の平坦部と第1の基板20の円環状パッド30とがそれぞれ、電気的に接続され、半田層16の球面部と第2の基板22の円形状パッド26とが、電気的に接続される。この結果、第1の基板20の円形状パッド28と、第2の基板22の円形状パッド26との間にキャパシタが形成され、第1の基板20と第2の基板22とが電気的に接続される。   As shown in FIG. 6A, the flat part of the connection component 4 and the flat part of the first substrate 20 are in contact with each other, and the flat part of the metal ball 10 is connected to the circular pad 28 of the first substrate 20 and the solder. The flat portion of the layer 16 and the annular pad 30 of the first substrate 20 are electrically connected, and the spherical portion of the solder layer 16 and the circular pad 26 of the second substrate 22 are electrically connected. Is done. As a result, a capacitor is formed between the circular pad 28 of the first substrate 20 and the circular pad 26 of the second substrate 22, and the first substrate 20 and the second substrate 22 are electrically connected. Connected.

図6(B)に示すように、接続部品4の平坦部と第1の基板20との平面部分が接触し、金属球10の平坦部は第1の基板20の円形状パッド26とが電気的に接続され、半田層16の球面部と第2の基板の円形状パッド26とが、電気的に接続される。この結果、第1の基板20と第2の基板22とが、直接、電気的に接続される。   As shown in FIG. 6B, the flat portion of the connection component 4 and the flat portion of the first substrate 20 are in contact with each other, and the flat portion of the metal ball 10 is electrically connected to the circular pad 26 of the first substrate 20. The spherical surface portion of the solder layer 16 and the circular pad 26 of the second substrate are electrically connected. As a result, the first substrate 20 and the second substrate 22 are directly electrically connected.

図7(A)の(a)、(b)、(c)、(d)に示すように、接続部品4の平坦部と第1の基板20との平面部分が接触し、金属球10の平坦部は第1の基板20の円形状パッド28と、半田層16の平坦部と第1の基板20の円環状パッド30とがそれぞれ、電気的に接続され、半田層16の球面部と第2の基板の円形状パッド26とが、電気的に接続され、円形状パッド28に電気的に接続され断面が円形の柱状電極は接地される。   As shown in (a), (b), (c), and (d) of FIG. 7A, the flat part of the connection component 4 and the flat part of the first substrate 20 are in contact with each other, and the metal ball 10 In the flat portion, the circular pad 28 of the first substrate 20, the flat portion of the solder layer 16 and the annular pad 30 of the first substrate 20 are electrically connected to each other, and the spherical portion of the solder layer 16 and the The circular pad 26 of the second substrate is electrically connected, and the columnar electrode having a circular cross section is electrically connected to the circular pad 28 and grounded.

この結果、第1の基板20の円形状パッド28と、第2の基板22の円形状パッド26との間に、キャパシタが形成され、第1の基板20の円環状パッド30と第2の基板22の円形状パッド26とが、電気的に接続される。そして、キャパシタの一方の側の電極は接地される。従って、第1の基板と第2の基板とは、キャパシタを介した円形状パッド28と円形状パッド26との間の第1の接続、円環状パッド30と円形状パッド26とを繋ぐ第2の接続によって、並列接続される。   As a result, a capacitor is formed between the circular pad 28 of the first substrate 20 and the circular pad 26 of the second substrate 22, and the annular pad 30 and the second substrate of the first substrate 20. Twenty-two circular pads 26 are electrically connected. The electrode on one side of the capacitor is grounded. Therefore, the first substrate and the second substrate are the first connection between the circular pad 28 and the circular pad 26 via the capacitor, the second connection connecting the annular pad 30 and the circular pad 26. Are connected in parallel.

図7(B)に示すように、図7(A)に示す例では、キャパシタの一方の側の電極を接地しているが、接地せずに、能動素子、受動素子等から構成される一般の電子回路38に接続してもよい。   As shown in FIG. 7 (B), in the example shown in FIG. 7 (A), the electrode on one side of the capacitor is grounded, but it is generally composed of active elements, passive elements, etc. without grounding. The electronic circuit 38 may be connected.

なお、図6、図7に示す例では、円形状パッド26、28には、断面が円形状の柱状電極24が接続され、円環状パッド30には、配線用パッド電極36と円環状の柱状電極34とが接続されている。また、円環状の柱状電極34は完全に閉じた円環をなさないように形成してもよい。また、円形状の柱状電極24、円環状の柱状電極34を、第1の基板20に開口された孔の内部に絶縁層を介して形成してもよい。   In the example shown in FIGS. 6 and 7, the circular electrodes 26 and 28 are connected to the columnar electrodes 24 having a circular cross section, and the annular pad 30 is connected to the wiring pad electrode 36 and the circular columnar columns. The electrode 34 is connected. The annular columnar electrode 34 may be formed so as not to form a completely closed ring. In addition, the circular columnar electrode 24 and the annular columnar electrode 34 may be formed inside the hole opened in the first substrate 20 via an insulating layer.

図8は、本発明の実施の形態におけるキャパシタとして機能する接続部品4の寸法例を示す図であり、図8(A)は斜視図、図8(B)は断面図である。   FIGS. 8A and 8B are diagrams showing examples of dimensions of the connecting component 4 that functions as a capacitor in the embodiment of the present invention, FIG. 8A is a perspective view, and FIG. 8B is a cross-sectional view.

図8に示すように、R3、R2、R1はそれぞれ、図3(C)における、積層球体2の半径、下地層14の半径、中心球10の半径を示す。図8に示す例では、接続部品4の各層の寸法は、金属球10の半径250μm、誘電体層12の厚さ0.5μm、下地金属層14の厚さ5μm、半田層16の厚さ249.5μmであり、接続部品4の平坦部を形成する前の積層球体2の直径は760μmである。   As shown in FIG. 8, R3, R2, and R1 respectively indicate the radius of the laminated sphere 2, the radius of the base layer 14, and the radius of the central sphere 10 in FIG. In the example shown in FIG. 8, the dimensions of each layer of the connection component 4 are as follows: the radius of the metal sphere 10 is 250 μm, the thickness of the dielectric layer 12 is 0.5 μm, the thickness of the base metal layer 14 is 5 μm, and the thickness 249 of the solder layer 16. The diameter of the laminated sphere 2 before forming the flat part of the connecting component 4 is 760 μm.

接続部品4は、積層球体2の直径の約1/2.5(300μm)が研磨によって除去され、直径743μmの平坦部が円として形成されて、形成されている。なお、積層球体2の直径の約1/3を研磨によって除去し、平坦部を形成してもよい。   The connection component 4 is formed by removing about 1 / 2.5 (300 μm) of the diameter of the laminated sphere 2 by polishing and forming a flat portion having a diameter of 743 μm as a circle. In addition, about 1/3 of the diameter of the laminated sphere 2 may be removed by polishing to form a flat portion.

図9は、本発明の実施の形態におけるキャパシタとして機能する接続部品4を搭載する基板に形成される接続用パッドの寸法例を示す図であり、図9(A)は平面図、図9(B)は断面図である。   FIG. 9 is a diagram showing a dimension example of a connection pad formed on a substrate on which the connection component 4 functioning as a capacitor in the embodiment of the present invention is mounted. FIG. 9 (A) is a plan view, and FIG. B) is a cross-sectional view.

図9に示すような接続用パッドが形成された第1の基板20に、図8に示す接続部品4が搭載される。なお、図9に示す接続用パッドの形状は、図5に示す左側の接続用パッドの形状と同じである。   The connection component 4 shown in FIG. 8 is mounted on the first substrate 20 on which the connection pads as shown in FIG. 9 are formed. The shape of the connection pad shown in FIG. 9 is the same as that of the left connection pad shown in FIG.

図10は、本発明の実施の形態におけるキャパシタとして機能する接続部品4のキャパシタンスのシミュレーション結果を説明する図であり、図10(A)はキャパシタの誘電体層の誘電率に対する変化、図10(B)はキャパシタの誘電体層の厚さに対する変化を示す図である。シミュレーションは図8に示す接続部品4を対象として行った。   FIG. 10 is a diagram for explaining a simulation result of the capacitance of the connection component 4 functioning as a capacitor in the embodiment of the present invention. FIG. 10A shows a change with respect to the dielectric constant of the dielectric layer of the capacitor. B) is a diagram showing a change with respect to the thickness of the dielectric layer of the capacitor. The simulation was performed on the connection component 4 shown in FIG.

シミュレーションによるキャパシタンスの計算結果は、誘電体層12の比誘電率、厚さ、形状をそれぞれ入力して3次元形状で大きさを作成し、境界要素法による3次元準静電磁界解析シミュレータ(アンソフト社のQ3D Ver6.01を使用した。)用いて行った解析結果である。   The capacitance calculation result by simulation is obtained by inputting the relative permittivity, thickness, and shape of the dielectric layer 12 to create a size in a three-dimensional shape, and a three-dimensional quasi-electrostatic magnetic field analysis simulator (an This is an analysis result obtained using Q3D Ver 6.01 of Soft Corp.).

図10(A)に示すように、誘電体層12の厚さを一定の値0.5μmとして、誘電体層12の材質を変化させた時、誘電体層12の比誘電率に対するキャパシタンスの変化は、比誘電率が1の増加に対して8.8pF増加している。   As shown in FIG. 10A, when the thickness of the dielectric layer 12 is set to a constant value of 0.5 μm and the material of the dielectric layer 12 is changed, the capacitance changes with respect to the relative dielectric constant of the dielectric layer 12. Is increased by 8.8 pF relative to an increase of 1.

また、図10(B)に示すように、誘電体層12の材質を一定、即ち、比誘電率を一定とし、誘電体層12の厚さを変化させた時、誘電体層12の厚さに対するキャパシタンスの変化は、誘電体層12の厚さが2倍になるとキャパシタンスは60%低下した値となっている。   As shown in FIG. 10B, when the material of the dielectric layer 12 is constant, that is, when the relative dielectric constant is constant and the thickness of the dielectric layer 12 is changed, the thickness of the dielectric layer 12 is changed. The change in capacitance with respect to the value is that the capacitance is reduced by 60% when the thickness of the dielectric layer 12 is doubled.

図1に示すように、接続部品4は、図3(C)に示す積層球体2の一部を研磨して平坦部を形成し、金属球10、誘電体層12、下地金属層14、半田層16のそれぞれの一部が、平坦部で露出する構造をもっているので、接続部品4における誘電体層12は球状殻の一部をなし、接続部品4は、平行平板型のキャパシタと比較して、より大きな面積をもった誘電体層を有しており、高容量化が可能となり、例えば、図10に示すように、誘電体層12の比誘電率が3の場合26.2pF、比誘電率が7の場合61.2のキャパシタンスをもつ接続部品4を得ることができる。   As shown in FIG. 1, the connection component 4 is formed by polishing a part of the laminated sphere 2 shown in FIG. 3C to form a flat portion, and a metal sphere 10, a dielectric layer 12, a base metal layer 14, a solder Since each part of the layer 16 has a structure exposed at the flat part, the dielectric layer 12 in the connection component 4 forms a part of a spherical shell, and the connection component 4 is compared with a parallel plate type capacitor. , Having a dielectric layer with a larger area, enabling higher capacity. For example, as shown in FIG. 10, when the relative dielectric constant of the dielectric layer 12 is 3, the dielectric constant is 26.2 pF. When the ratio is 7, it is possible to obtain the connection component 4 having a capacitance of 61.2.

図11は、本発明の実施の形態におけるキャパシタとして機能する接続部品4の製造工程の変形例を説明する図であり、図11(A)は固定用樹脂(ワックス)への固定、図11(B)は研磨による平坦部の形成、図11(C)は固定用樹脂(ワックス)の除去と洗浄を示す図である。   FIG. 11 is a diagram for explaining a modified example of the manufacturing process of the connection component 4 functioning as a capacitor in the embodiment of the present invention. FIG. 11 (A) shows fixing to a fixing resin (wax), and FIG. FIG. 11B is a diagram showing formation of a flat portion by polishing, and FIG. 11C is a diagram showing removal of a fixing resin (wax) and cleaning.

図11(A)に示すように、図3(C)に示す積層球体2の多数個を、平滑面をもつ平滑面冶具48の平滑面に並べて、積層球体2が平滑面に接する状態で固定用樹脂(加熱によって軟化する性質、有機溶媒に溶け易い性質をもつワックス。)46を用いて、平滑面冶具48に固定する。   As shown in FIG. 11 (A), a large number of the laminated spheres 2 shown in FIG. 3 (C) are arranged on the smooth surface of a smooth surface jig 48 having a smooth surface, and fixed in a state where the laminated sphere 2 is in contact with the smooth surface. It is fixed to a smooth surface jig 48 using a resin 46 (a wax having a property of being softened by heating and a property of being easily dissolved in an organic solvent) 46.

次に、図11(B)に示すように、平滑面から所望の高さを残すように積層球体2の研磨を行う。次に、洗浄によって固定用樹脂46を除去して、先述と同様の構造をもち、平坦部と所望の高さをもつ接続部品4を形成することができる。このようにして、積層球体2の多数個を同時に研磨するので、多数個の接続部品4を1回の作業工程で精度良く低コストで製造することができる。   Next, as shown in FIG. 11B, the laminated sphere 2 is polished so as to leave a desired height from the smooth surface. Next, the fixing resin 46 is removed by washing, and the connecting component 4 having the same structure as described above and having a flat portion and a desired height can be formed. In this way, since a large number of the laminated spheres 2 are polished simultaneously, a large number of connecting parts 4 can be manufactured with high accuracy and low cost in a single work process.

こうして、形成された接続部品4を、図4(A)に示す冶具42に吸引保持させて、先述と同様にして第1の基板20に搭載できることは言うまでもない。   It goes without saying that the connection component 4 thus formed can be sucked and held by the jig 42 shown in FIG. 4A and mounted on the first substrate 20 in the same manner as described above.

以上の説明では、図3(C)に示す積層球体2に基づいて形成される球冠状の形状をもつ接続部品4について説明したが、接続部品4の形状は球冠状に限定されるものではない。   In the above description, the connection component 4 having a spherical crown shape formed based on the laminated sphere 2 shown in FIG. 3C has been described, but the shape of the connection component 4 is not limited to the spherical crown shape. .

接続部品4が、高融点の金属から構成される核となる第1の導電体層と、この第1の導電体層の表面上に形成された誘電体層又は抵抗体層と、この誘電体層又は抵抗体層の表面上に形成された第2の導電体層と、誘電体層又は抵抗体層、第1の導電体層及び前記第2の導電体層のそれぞれの一部が、同一面上に露出して形成された平坦部とを有し、この平坦部の面と、第2の導電体層の平坦部を除く面とによる外面をもっており、平坦部が電気的接続面を構成していれば、先述のように、同じ形状と構成をもつ接続部品4によって、2つの基板間を電気的に複数態様で接続することができるので、接続部品4の形状が、柱の軸に垂直な断面が任意の形状である、例えば、円柱、角柱等の柱状体であってもよい。   The connection component 4 includes a first conductor layer serving as a nucleus composed of a high melting point metal, a dielectric layer or a resistor layer formed on the surface of the first conductor layer, and the dielectric The second conductor layer formed on the surface of the layer or the resistor layer, the dielectric layer or the resistor layer, the first conductor layer, and a part of each of the second conductor layers are the same A flat portion exposed on the surface, and has an outer surface including a surface of the flat portion and a surface excluding the flat portion of the second conductor layer, and the flat portion constitutes an electrical connection surface If so, as described above, the connection parts 4 having the same shape and configuration can be used to electrically connect the two substrates in a plurality of modes, so that the shape of the connection parts 4 is aligned with the axis of the column. The vertical section may be an arbitrary shape, for example, a columnar body such as a cylinder or a prism.

図12は、本発明の実施の形態における、キャパシタとして機能する接続部品4の変形例を説明する断面図である。   FIG. 12 is a cross-sectional view illustrating a modified example of connection component 4 functioning as a capacitor in the embodiment of the present invention.

図12に示すように、柱状の接続部品4は、柱の軸に垂直な断面が任意の形状である、金属柱50上に形成された誘電体層52と、この誘電体層52上に形成された下地金属層54と、この下地金属層54上に形成された半田層56と、金属柱50、誘電体層52、下地金属層54、半田層56のそれぞれの一部が、同一面上に露出する平坦部とによって、構成されている。平坦部は第1の基板20との電気的接続面となり、接続部品4は、平坦部の面と、平坦部を除く半田層56の面とによる外面をもっている。   As shown in FIG. 12, the columnar connecting component 4 is formed on the dielectric layer 52 formed on the metal column 50 and having a cross section perpendicular to the axis of the column having an arbitrary shape. The base metal layer 54 formed, the solder layer 56 formed on the base metal layer 54, and the metal pillar 50, the dielectric layer 52, the base metal layer 54, and a part of the solder layer 56 are on the same plane. And the flat portion exposed to the surface. The flat portion serves as an electrical connection surface with the first substrate 20, and the connection component 4 has an outer surface including a flat portion surface and a solder layer 56 surface excluding the flat portion.

図12に示す第1の基板20の左側に示すように、平坦部に露出する、金属柱50、半田層56はそれぞれ、第1の基板20に形成されたパッド58、環状のパッド60に電気的に接続される。パッド58と環状のパッド60は、環状の絶縁層62によって電気的に分離されている。   As shown on the left side of the first substrate 20 shown in FIG. 12, the metal pillar 50 and the solder layer 56 exposed on the flat portion are electrically connected to the pad 58 and the annular pad 60 formed on the first substrate 20, respectively. Connected. The pad 58 and the annular pad 60 are electrically separated by an annular insulating layer 62.

また、図12に示す第1の基板20の右側に示すように、金属柱50、半田層56は、パッド66に電気的に接続される。パッド58、66には柱状電極64が電気的に接続されている。   Further, as shown on the right side of the first substrate 20 shown in FIG. 12, the metal pillar 50 and the solder layer 56 are electrically connected to the pad 66. A columnar electrode 64 is electrically connected to the pads 58 and 66.

なお、パッド58、環状のパッド60、柱状電極64、パッド66の形状はそれぞれ、上記の柱状の接続部品4の平坦部の外形状に相似であればよい。   The shapes of the pad 58, the annular pad 60, the columnar electrode 64, and the pad 66 may be similar to the outer shape of the flat portion of the columnar connection component 4.

また、周知の多層膜の形成技術を用いて、第1の基板20の面上に、金属柱50、誘電体層52、下地金属層54、半田層56のそれぞれを、順次形成することによって、第1の基板20上に形成された接続用パッド上に、上記の柱状の接続部品4を形成することができる。   Further, by using the well-known multilayer film forming technique, the metal pillar 50, the dielectric layer 52, the base metal layer 54, and the solder layer 56 are sequentially formed on the surface of the first substrate 20, The columnar connection component 4 can be formed on the connection pad formed on the first substrate 20.

或いは、金属柱50上に順次、電体層52、下地金属層54、半田層56を形成し柱状積層体を形成し、この柱状積層体を研磨して、金属柱50、電体層52、下地金属層54、半田層56のそれぞれの一部が、同一面上に露出する平坦部を形成して、柱状の接続部品4とすることもできる。   Alternatively, the metal layer 50, the base metal layer 54, and the solder layer 56 are sequentially formed on the metal column 50 to form a columnar laminated body, and the columnar laminated body is polished to obtain the metal column 50, the electric body layer 52, A part of each of the base metal layer 54 and the solder layer 56 may form a flat portion exposed on the same surface to form the columnar connection component 4.

以上の説明では、第1の基板20、第2の基板22を、半導体チップ基板としたが、これらの一方の基板を、無機又は有機材料で構成された実装基板としてもよいことは言うまでもない。   In the above description, the first substrate 20 and the second substrate 22 are semiconductor chip substrates, but it goes without saying that one of these substrates may be a mounting substrate made of an inorganic or organic material.

以上説明したように、接続部品の製造方法は、特別な工程及び設備を必要とせず、従来の設備を用いて、接続部品を低コストで製造することが可能であり、接続部品の基板への搭載も従来の搭載装置を利用することができる。   As described above, the connection component manufacturing method does not require special processes and equipment, and can use conventional equipment to manufacture the connection parts at low cost. For mounting, a conventional mounting device can be used.

また、以上の説明では、キャパシタの機能をもつ接続部品について説明したが、誘電体層を抵抗体層に置き換えることによって、レジスタ(抵抗素子)の機能をもった接続部品を得ることができることは言うまでもない。   In the above description, the connection component having a capacitor function has been described. However, it goes without saying that a connection component having a resistor (resistive element) function can be obtained by replacing the dielectric layer with a resistor layer. Yes.

また、誘電体層を複数層形成し、例えば、金属球10、第1誘電体層12、下地電極層14、中間電極層、第2誘電体層12、下地電極層14、半田層16からなる積層球体2を形成して、上述の実施の形態と同様にして、平坦部を形成することによって、直列接続された2つのキャパシタをもった接続部品4を形成することもできる。この構成において、誘電体層を抵抗体層に置き換えることによって、直列接続された2つのレジスタをもった接続部品4を形成することもできることは言うまでもない。   In addition, a plurality of dielectric layers are formed, and include, for example, a metal sphere 10, a first dielectric layer 12, a base electrode layer 14, an intermediate electrode layer, a second dielectric layer 12, a base electrode layer 14, and a solder layer 16. By forming the laminated sphere 2 and forming the flat portion in the same manner as in the above-described embodiment, it is possible to form the connection component 4 having two capacitors connected in series. In this configuration, it goes without saying that the connection component 4 having two resistors connected in series can be formed by replacing the dielectric layer with a resistor layer.

更に、誘電体層と抵抗体層とを有し、キャパシタとレジスタとが直列接続された接続部品4を形成することもできる。例えば、金属球10、誘電体層12、下地電極層14、中間電極層、抵抗体層、下地電極層14、半田層16からなる積層球体2を形成して、上述の実施の形態と同様にして、平坦部を形成することによって、直列接続されたキャパシタ、レジスタをもった接続部品4を形成することもできる。なお、誘電体層12及び抵抗体層を形成する位置と層の数は任意である。   Furthermore, it is possible to form a connection component 4 that has a dielectric layer and a resistor layer, and in which a capacitor and a resistor are connected in series. For example, the laminated sphere 2 including the metal sphere 10, the dielectric layer 12, the base electrode layer 14, the intermediate electrode layer, the resistor layer, the base electrode layer 14, and the solder layer 16 is formed, and the same as in the above-described embodiment. Thus, by forming the flat portion, the connection component 4 having capacitors and resistors connected in series can be formed. The positions and the number of layers for forming the dielectric layer 12 and the resistor layer are arbitrary.

金属球10は高融点の金属又は合金で形成されていればよく、上記のCu(融点1083℃)の他に、例えば、Au(融点1063℃)、Fe(融点1535℃)、Ag(融点1980℃)等、これら金属を含む合金が使用可能である。   The metal sphere 10 only needs to be formed of a metal or alloy having a high melting point. In addition to the above-mentioned Cu (melting point 1083 ° C.), for example, Au (melting point 1063 ° C.), Fe (melting point 1535 ° C.), Ag (melting point 1980). Alloys containing these metals can be used.

半田層16は低融点の金属又は合金からなる金属層で形成されていればよく、上記の他に、例えば、Sn、Sn−Ag、Sn−Cu、Sn−Au、Sn−Bi、Sn−In、Sn−Zn、Sn−Sb、Sn−Ag−Cu、Sn−Ag−Sb、Sn−Ag−Cu−Sb、Sn−Ag−Bi、Sn−Bi−In、Sn−Bi−Zn、Sn−Zn−In−Bi、Cu、In、Bi−In、In−Au、In−Ag、Au−Ge、Au等の金属、Pbを含む半田を用いることができる。   The solder layer 16 may be formed of a metal layer made of a low melting point metal or alloy. In addition to the above, for example, Sn, Sn—Ag, Sn—Cu, Sn—Au, Sn—Bi, Sn—In Sn-Zn, Sn-Sb, Sn-Ag-Cu, Sn-Ag-Sb, Sn-Ag-Cu-Sb, Sn-Ag-Bi, Sn-Bi-In, Sn-Bi-Zn, Sn-Zn A metal such as In—Bi, Cu, In, Bi—In, In—Au, In—Ag, Au—Ge, or Au, or a solder containing Pb can be used.

誘電体層12は、例えば、上記の他の金属酸化物誘電体材料、窒化物誘電体材料等により形成することができる。例えば、Ta、ZrO、HfO、Y、La、CeO、PrO、Gd、Sc、LaAlO、ZrTiO、(Zr、Sr)TiO、SrZrO、LaAl、SrTiO、BaSrTiO3、チタン酸鉛、チタン・ジルコン酸鉛(PZT)、チタン酸鉛・ビイスマス、ニオブ酸カリウム、ニオブ酸リチウム、ニオブ酸ストロンチウム・バリウム、ニオブ酸ストロンチウム、タンタル酸カリウム、タンタル・ニオブ酸カリウム、TiN、TaN、WN等種々の材料が使用可能である。 The dielectric layer 12 can be formed of, for example, the other metal oxide dielectric material or nitride dielectric material described above. For example, Ta 2 O 3 , ZrO 2 , HfO 2 , Y 2 O 3 , La 2 O 3 , CeO 2 , PrO 2 , Gd 2 O 3 , Sc 2 O 3 , LaAlO 3 , ZrTiO 4 , (Zr, Sr) TiO 4 , SrZrO 4 , LaAl 3 O 4 , SrTiO 3 , BaSrTiO 3, lead titanate, titanium / lead zirconate (PZT), lead titanate / bismuth, potassium niobate, lithium niobate, strontium barium niobate, Various materials such as strontium niobate, potassium tantalate, tantalum / potassium niobate, TiN, TaN, and WN can be used.

誘電体層12は、1種の材料から形成された単層でもよいし、複数種の材料が積層され形成された複数層であり、必要とする比誘電率を得る構成としてもよい。   The dielectric layer 12 may be a single layer formed from one kind of material, or a plurality of layers formed by laminating a plurality of kinds of materials, and may be configured to obtain a required dielectric constant.

任意の形状をもったパッド電極26、28、30、36は、例えば、Au、Al、Cu、これらの金属を含む合金により形成することができ、基板20、22に形成された能動素子、受動素子に電気的に接続されているか、又は、電気的に独立している。   The pad electrodes 26, 28, 30, and 36 having an arbitrary shape can be formed of, for example, Au, Al, Cu, or an alloy containing these metals. It is electrically connected to the element or is electrically independent.

以上、本発明を実施の形態について説明したが、本発明は、上述の実施の形態に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。   As mentioned above, although embodiment of this invention was described, this invention is not limited to the above-mentioned embodiment, Various deformation | transformation based on the technical idea of this invention is possible.

以上説明したように、本発明は、基板間を接続する接続部品として好適であり、キャパシタ又はレジスタとして機能し、実装面積を低減し実装効率を向上させることでき、複数態様で使用できる接続部品を提供することができる。   As described above, the present invention is suitable as a connection component for connecting between substrates, functions as a capacitor or a resistor, can reduce a mounting area and improve mounting efficiency, and can be used in a plurality of modes. Can be provided.

本発明の実施の形態における、キャパシタとして機能する接続部品の構造と使用状態を説明する図である。It is a figure explaining the structure and use condition of the connection component which functions as a capacitor in embodiment of this invention. 同上、キャパシタとして機能する接続部品の製造工程及び基板への搭載工程を説明するフロー図である。である。It is a flowchart explaining the manufacturing process of the connection component which functions as a capacitor, and the mounting process to a board | substrate same as the above. It is. 同上、キャパシタとして機能する接続部品の製造工程を説明する断面図である。It is sectional drawing explaining the manufacturing process of the connection component which functions as a capacitor same as the above. 同上、キャパシタとして機能する接続部品の製造工程及び基板への搭載工程を説明する断面図である。It is sectional drawing explaining the manufacturing process of the connection components which function as a capacitor, and the mounting process to a board | substrate same as the above. 同上、キャパシタとして機能する接続部品を搭載する基板に形成される接続用パッド及び柱状電極を説明する図である。It is a figure explaining the connection pad and columnar electrode which are formed in the board | substrate which mounts the connection component which functions as a capacitor same as the above. 同上、キャパシタとして機能する接続部品による接続形態を説明する断面図である。It is sectional drawing explaining the connection form by the connection component which functions as a capacitor same as the above. 同上、キャパシタとして機能する接続部品による接続形態を説明する断面図である。It is sectional drawing explaining the connection form by the connection component which functions as a capacitor same as the above. 同上、キャパシタとして機能する接続部品の寸法例を示す図である。It is a figure which shows the example of a dimension of the connection component which functions as a capacitor same as the above. 同上、キャパシタとして機能する接続部品を搭載する基板に形成される接続用パッドの寸法例を示す図である。It is a figure which shows the example of a dimension of the pad for a connection formed in the board | substrate which mounts the connection component which functions as a capacitor same as the above. 同上、キャパシタとして機能する接続部品のキャパシタンスのシミュレーションの結果を説明する図である。It is a figure explaining the result of the simulation of the capacitance of the connection component which functions as a capacitor same as the above. 同上、キャパシタとして機能する接続部品の製造工程の変形例を説明する図である。It is a figure explaining the modification of the manufacturing process of the connection component which functions as a capacitor same as the above. 同上、キャパシタとして機能する接続部品の変形例を説明する断面図である。It is sectional drawing explaining the modification of the connection component which functions as a capacitor same as the above. 従来技術における、球形チップ部品を説明する断面図である。It is sectional drawing explaining the spherical chip component in a prior art. 同上、球状接続部品を説明する断面図である。It is sectional drawing explaining a spherical connection component same as the above.

符号の説明Explanation of symbols

2…積層球体、4…接続部品、10…金属球、12…誘電体層、14…下地金属層、
16…半田層、20…第1の基板、22…第2の基板、24…円形状の柱状電極、
26、28…円形状のパッド、30…円環状のパッド、32…円環状の絶縁層、
34…円環状の柱状電極、36…配線用パッド電極、38…一般の電子回路、
40…研磨用ベルト、42…冶具、43…ローラ、44…吸引孔、46…固定用樹脂、
48…平滑面冶具、50…金属柱、52…誘電体層、54…下地金属層、56…半田層、58、66…パッド、60…環状のパッド、62…環状の絶縁層、64…柱状電極
2 ... Laminated sphere, 4 ... Connection component, 10 ... Metal sphere, 12 ... Dielectric layer, 14 ... Underlying metal layer,
16 ... solder layer, 20 ... first substrate, 22 ... second substrate, 24 ... circular columnar electrode,
26, 28 ... circular pad, 30 ... annular pad, 32 ... annular insulating layer,
34 ... circular columnar electrode, 36 ... pad electrode for wiring, 38 ... general electronic circuit,
40 ... polishing belt, 42 ... jig, 43 ... roller, 44 ... suction hole, 46 ... fixing resin,
48 ... smooth surface jig, 50 ... metal pillar, 52 ... dielectric layer, 54 ... base metal layer, 56 ... solder layer, 58, 66 ... pad, 60 ... annular pad, 62 ... annular insulating layer, 64 ... columnar electrode

Claims (17)

金属から構成され核となる第1の導電体層と、
前記第1の導電体層の表面を被覆する第1の殻として形成された誘電体層又は抵抗体
層と、
前記誘電体層又は抵抗体層の表面を被覆する第2の殻として形成された第2の導電体
層と、
前記誘電体層又は抵抗体層、前記第1の導電体層及び前記第2の導電体層のそれぞれ
の一部が同一面上に露出して形成された平坦部と
を有し、前記平坦部が電気的接続面を構成しており、前記誘電体層を有する容量素子又は前記抵抗体層を有する抵抗素子として機能する、接続部品。
A first conductor layer made of metal and serving as a nucleus ;
A dielectric layer or resistor layer formed as a first shell covering the surface of the first conductor layer;
A second conductor layer formed as a second shell covering the surface of the dielectric layer or resistor layer;
A flat portion formed by exposing a part of each of the dielectric layer or resistor layer, the first conductor layer, and the second conductor layer on the same plane, and the flat portion There constitutes an electrical connection surface, that acts as a resistance element having a capacitive element or the resistor layer having a dielectric layer, connecting parts.
外形状が、球状体の一部を平面によって切り欠いた形状をもつ球冠状体、又は、柱状体をなす、請求項1に記載の接続部品。   The connecting part according to claim 1, wherein the outer shape is a spherical crown having a shape obtained by cutting out a part of a spherical body by a plane or a columnar body. 前記第1の導電体層の溶融温度が、前記第2の導電体層の溶融温度よりも高い、請求項1に記載の接続部品。   The connection component according to claim 1, wherein a melting temperature of the first conductor layer is higher than a melting temperature of the second conductor layer. 前記誘電体層又は抵抗体層の溶融温度が前記第2の導電体層の溶融温度より高い、請求項1に記載の接続部品。The connection component according to claim 1, wherein a melting temperature of the dielectric layer or the resistor layer is higher than a melting temperature of the second conductor layer. 前記第2の導電体層が半田層である、請求項1に記載の接続部品。   The connection component according to claim 1, wherein the second conductor layer is a solder layer. 前記第2の導電体層が、前記誘電体層又は抵抗体層表面を被覆する殻として形成された下地金属層と、この下地金属層の表面を被覆する殻として形成された半田層から構成された、請求項1に記載の接続部品。The second conductor layer is composed of a base metal layer formed as a shell covering the surface of the dielectric layer or resistor layer, and a solder layer formed as a shell covering the surface of the base metal layer. The connection component according to claim 1. 請求項1から請求項の何れか1項に記載の接続部品によって、第1の基板と第2の基板とが電気的に接続された半導体装置。 The connecting component according to any one of claims 1 to 6, the semiconductor device and the first substrate and the second substrate are electrically connected. 前記平坦部の前記第1の導電体層と前記第1の基板の電極とが電気的に接続され、前記第2の導電体層と前記第2の基板の電極とが電気的に接続されている、請求項に記載の半導体装置。 The first conductor layer of the flat portion and the electrode of the first substrate are electrically connected, and the second conductor layer and the electrode of the second substrate are electrically connected. The semiconductor device according to claim 7 . 前記平坦部の前記第2の導電体層と前記第1の基板の環状パッドとが電気的に接続され、前記第1の基板の電極と前記第2の基板の電極との間にキャパシタ又はレジスタが直列に形成されている、請求項に記載の半導体装置。 The second conductor layer of the flat portion and the annular pad of the first substrate are electrically connected, and a capacitor or a resistor is provided between the electrode of the first substrate and the electrode of the second substrate. 9. The semiconductor device according to claim 8 , wherein are formed in series. 前記平坦部の前記第2の導電体層と前記第1の基板の環状パッドとが電気的に接続され、前記第1の導電体層が前記環状パッドとは電気的に絶縁された状態で前記環状パッド内に配置された前記第1の基板の電極と電気的に接続され、前記第1の基板の電極と前記第2の基板の電極との間にキャパシタ又はレジスタが直列に形成されている、請求項に記載の半導体装置。 In a state where the second conductor layer of the flat portion and the annular pad of the first substrate are electrically connected, and the first conductor layer is electrically insulated from the annular pad. A capacitor or a resistor is formed in series between the electrode of the first substrate and the electrode of the second substrate, which is electrically connected to the electrode of the first substrate disposed in the annular pad. The semiconductor device according to claim 8 . 請求項1から請求項の何れか1項に記載の接続部品が、前記平坦部において基板上に搭載されている、接続部品搭載構造。 The connection component mounting structure in which the connection component according to any one of claims 1 to 6 is mounted on a substrate in the flat portion. 前記第1の導電体層が前記基板の電極に電気的に接続された、請求項11に記載の接続部品搭載構造。 The connection component mounting structure according to claim 11 , wherein the first conductor layer is electrically connected to an electrode of the substrate. 前記平坦部の前記第2の導電体層と前記基板の環状パッドとが電気的に接続された、請求項11に記載の接続部品搭載構造。 The connection component mounting structure according to claim 11 , wherein the second conductor layer of the flat portion and the annular pad of the substrate are electrically connected. 請求項1から請求項の何れか1項に記載の接続部品の製造方法あって、
金属から構成され核となる第1の導電体層素材の表面を被覆する第1の殻として誘電
体層又は抵抗体層を形成する第1工程と、
前記誘電体層又は抵抗体層の表面を被覆する第2の殻として第2の導電体層を形成し
て積層体を形成する第2工程と、
前記誘電体層又は抵抗体層、前記第1の導電体層及び前記第2の導電体層のそれぞれ
の一部を一方の側で除去して同一面上に露出させ平坦部を形成して、前記誘電体層を有
する容量素子又は前記抵抗体層を有する抵抗素子として機能する接続部品を得る第3工
程と
を有する、接続部品の製造方法。
It is a manufacturing method of the connection parts given in any 1 paragraph of Claims 1-6 ,
A first step of forming a dielectric layer or a resistor layer as a first shell covering the surface of the first conductor layer material made of metal and serving as a nucleus ;
A second step of forming a laminate by forming a second conductor layer as a second shell covering the surface of the dielectric layer or resistor layer;
Removing a part of each of the dielectric layer or the resistor layer, the first conductor layer, and the second conductor layer on one side to expose the same layer to form a flat portion ; Having the dielectric layer
And a third step of obtaining a connection component that functions as a resistance element having the capacitor element or the resistor layer .
前記第2工程後に、前記接続部品の搭載位置に対応した位置に前記積層体を配置し、この状態で前記第3工程を行う、請求項14に記載の接続部品の製造方法。 The method of manufacturing a connection component according to claim 14 , wherein after the second step, the stacked body is disposed at a position corresponding to a mounting position of the connection component, and the third step is performed in this state. 請求項1から請求項の何れか1項に記載の接続部品の実装方法あって、
金属から構成され核となる第1の導電体層素材の表面を被覆する第1の殻として誘電
体層又は抵抗体層を形成する第1工程と、
前記誘電体層又は抵抗体層の表面を被覆する第2の殻として第2の導電体層を形成し
て積層体を形成する第2工程と、
前記誘電体層又は抵抗体層、前記第1の導電体層及び前記第2の導電体層のそれぞれ
の一部を一方の側で除去して同一面上に露出させ平坦部を形成して、前記誘電体層を有
する容量素子又は前記抵抗体層を有する抵抗素子として機能する接続部品を得る第3工
程と、
前記平坦部の形成後に前記接続部品を基板上に搭載する第4工程と
を有する、接続部品実装方法。
A mounting method of a connection component according to claim 1, any one of claims 6,
A first step of forming a dielectric layer or a resistor layer as a first shell covering the surface of the first conductor layer material made of metal and serving as a nucleus ;
A second step of forming a laminate by forming a second conductor layer as a second shell covering the surface of the dielectric layer or resistor layer;
Removing a part of each of the dielectric layer or the resistor layer, the first conductor layer, and the second conductor layer on one side to expose the same layer to form a flat portion ; Having the dielectric layer
A third step of obtaining a connecting component that functions as a capacitor element or a resistor element having the resistor layer ;
And a fourth step of mounting the connection component on the substrate after forming the flat portion.
前記積層体を前記接続部品の搭載位置に対応した位置に冶具によって保持し、前記第3工程後に、前記接続部品を保持したまま前記冶具を前記基板上に位置させ、この基板上に前記接続部品を搭載する、請求項16に記載の接続部品実装方法。 The laminated body is held by a jig at a position corresponding to the mounting position of the connection component, and after the third step, the jig is positioned on the substrate while holding the connection component, and the connection component is placed on the substrate. The connecting component mounting method according to claim 16 , wherein:
JP2006171297A 2006-06-21 2006-06-21 CONNECTION COMPONENT, SEMICONDUCTOR DEVICE USING THE SAME, CONNECTION COMPONENT MOUNTING STRUCTURE, AND CONNECTION COMPONENT MANUFACTURING METHOD AND MOUNTING METHOD Expired - Fee Related JP4997841B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006171297A JP4997841B2 (en) 2006-06-21 2006-06-21 CONNECTION COMPONENT, SEMICONDUCTOR DEVICE USING THE SAME, CONNECTION COMPONENT MOUNTING STRUCTURE, AND CONNECTION COMPONENT MANUFACTURING METHOD AND MOUNTING METHOD

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006171297A JP4997841B2 (en) 2006-06-21 2006-06-21 CONNECTION COMPONENT, SEMICONDUCTOR DEVICE USING THE SAME, CONNECTION COMPONENT MOUNTING STRUCTURE, AND CONNECTION COMPONENT MANUFACTURING METHOD AND MOUNTING METHOD

Publications (2)

Publication Number Publication Date
JP2008004676A JP2008004676A (en) 2008-01-10
JP4997841B2 true JP4997841B2 (en) 2012-08-08

Family

ID=39008838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006171297A Expired - Fee Related JP4997841B2 (en) 2006-06-21 2006-06-21 CONNECTION COMPONENT, SEMICONDUCTOR DEVICE USING THE SAME, CONNECTION COMPONENT MOUNTING STRUCTURE, AND CONNECTION COMPONENT MANUFACTURING METHOD AND MOUNTING METHOD

Country Status (1)

Country Link
JP (1) JP4997841B2 (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6215811A (en) * 1985-07-12 1987-01-24 株式会社村田製作所 Spherical ceramic capacitor
JP3362776B2 (en) * 1999-02-02 2003-01-07 日本電気株式会社 Thin film capacitor, substrate with built-in thin film capacitor and method of manufacturing thin film capacitor
JP2001291637A (en) * 2000-04-10 2001-10-19 Shinko Electric Ind Co Ltd Spherical capacitor, its manufacturing method, its mounting structure, and wiring board and its manufacturing method
JP3671351B2 (en) * 2001-05-23 2005-07-13 カシオ計算機株式会社 Semiconductor device, manufacturing method and mounting method thereof
JP2003124593A (en) * 2001-10-15 2003-04-25 Interconnection Technologies Kk Connecting component
JP2004146748A (en) * 2002-10-28 2004-05-20 Alps Electric Co Ltd Thin film capacitor element

Also Published As

Publication number Publication date
JP2008004676A (en) 2008-01-10

Similar Documents

Publication Publication Date Title
US11127657B2 (en) Semiconductor device and process for fabricating the same
JP4827556B2 (en) Stacked semiconductor package
KR100996898B1 (en) Semiconductor package, method of production of same, and semiconductor device
US6894396B2 (en) Semiconductor device with capacitor
US10056327B2 (en) SOC with integrated voltage regulator using preformed MIM capacitor wafer
JP2004128219A (en) Semiconductor device with additional function and its manufacturing method
JP2002233140A (en) Microminiature power converter
US20060258048A1 (en) Integrated capacitor for wafer level packaging applications
US20040135269A1 (en) Interconnect substrate, semiconductor device, methods of manufacturing the same, circuit board, and electronic equipment
JP2020145475A (en) Thin film lc component and mounting structure of the same
JP4395166B2 (en) Semiconductor device with built-in capacitor and manufacturing method thereof
TWI723414B (en) Electronic package and manufacturing method thereof
JP4997841B2 (en) CONNECTION COMPONENT, SEMICONDUCTOR DEVICE USING THE SAME, CONNECTION COMPONENT MOUNTING STRUCTURE, AND CONNECTION COMPONENT MANUFACTURING METHOD AND MOUNTING METHOD
US8564122B2 (en) Circuit board component shim structure
TWI787805B (en) Electronic module and manufacturing method therefore and electronic package
US20100142118A1 (en) Copper-clad laminate with capacitor, printed circuit board having the same, and semiconductor package having the printed circuit board
JP4329524B2 (en) Semiconductor device and manufacturing method thereof
JP2002353275A (en) Semiconductor device and manufacturing method thereof and mounting method
JP4052237B2 (en) Semiconductor device and manufacturing method thereof
US20220302006A1 (en) Via plug resistor
US20220302007A1 (en) Via plug capacitor
US11127705B2 (en) Semiconductor structure and manufacturing method thereof
JP2017157802A (en) Semiconductor package and semiconductor package manufacturing method
JP2001144244A (en) Method for manufacturing electronic circuit device
CN112234044A (en) Electronic package, conductive substrate thereof and manufacturing method thereof

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090529

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120417

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120430

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150525

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees