JP4997711B2 - Silicon carbide substrate, method for manufacturing the same, and method for manufacturing a semiconductor device - Google Patents
Silicon carbide substrate, method for manufacturing the same, and method for manufacturing a semiconductor device Download PDFInfo
- Publication number
- JP4997711B2 JP4997711B2 JP2005093663A JP2005093663A JP4997711B2 JP 4997711 B2 JP4997711 B2 JP 4997711B2 JP 2005093663 A JP2005093663 A JP 2005093663A JP 2005093663 A JP2005093663 A JP 2005093663A JP 4997711 B2 JP4997711 B2 JP 4997711B2
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- sic substrate
- semiconductor device
- substrate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Description
本発明は、基板の内部を貫通する欠陥をなくしたシリコンカーバイド(SiC)基板、その基板の製造方法であり、さらに、この基板を用いた半導体装置の製造方法に関するものである。 The present invention relates to a silicon carbide (SiC) substrate in which defects penetrating the inside of the substrate are eliminated, a method for manufacturing the substrate, and a method for manufacturing a semiconductor device using the substrate.
SiC(シリコンカーバイド)は、耐熱性および機械的強度に優れているだけでなく、放射線にも強く、さらに不純物の添加によって電子や正孔の価電子制御が容易である上、広い禁制帯幅を持っている。このような特性を有することから、六方晶の結晶構造を有するSiCの単結晶の基板は、半導体デバイス用の基板として広く用いられている。これは、従来のSi(シリコン)やGaAs(ガリウムヒ素)などの既存の半導体材料では実現することができない大容量、高周波、耐圧、環境性を実現することができ、特に、SiCは熱伝導度がSiの3倍以上であり、300℃以上の高温においても電気的特性が安定しているばかりか、デバイス化した場合にはデバイス内部での電力損失がSiの半分以下に抑えられるため、次世代のパワー及び高周波デバイス用半導体材料としての可能性を有している。 SiC (silicon carbide) is not only excellent in heat resistance and mechanical strength, but also resistant to radiation, and by adding impurities, it is easy to control the valence electrons of electrons and holes, and has a wide band gap. have. Due to such characteristics, SiC single crystal substrates having a hexagonal crystal structure are widely used as substrates for semiconductor devices. This can realize a large capacity, high frequency, withstand voltage, and environmental performance that cannot be realized by existing semiconductor materials such as conventional Si (silicon) and GaAs (gallium arsenide). In particular, SiC has thermal conductivity. Is not less than 3 times that of Si, and the electrical characteristics are stable even at a high temperature of 300 ° C. Generation power and potential as a semiconductor material for high frequency devices.
また、第III−V族化合物半導体は、例えば、GaN、InGaN、AlGaN、AlInGaNなどのGaN系半導体材料は、例えば、GaAs系の材料に比べてそのバンドギャップエネルギーが大きく、しかも耐熱性が高く、高温動作が優れているので、とくに、GaNを用いて電界効果トランジスタ(Field Effect Transistor:FET)や高電子移動度トランジスタ(High Electron Mobility Transistor:HEMT)などの電子デバイスの開発研究が進められている。GaN系HEMT構造においては、例えば、半絶縁性基板1の上に、例えばGaNから成るバッファ層、アンドープGaN層、および前記アンドープGaN層に比べればはるかに薄いアンドープAlGaN層が順次積層して成る層構造が形成されている。GaN(窒化ガリウム)は、ガリウム砒素(GaAs)と同様にキャリア移動度大きいという特性を有している。さらに、GaNは、そのバンドギャップが3.4eVであり、GaAsの1.4eVと比較して大きく、アバランシェ降伏が起きる電界が大きいという特性を有している。
さらに、GaN系の化合物半導体装置は、携帯電話の基地局用増幅器等に使用するため、SiCを基板に用いて、AlGaN/GaNを結晶成長させ、高電子移動度トランジスタの開発が活発である。これは、GaN系の化合物とSiCの格子定数が近いことから、SiC基板上にエピタキシャル成長させたGaN層をキャリア走行層、AlGaN層をキャリア供給層として利用してGaN系のHEMTを形成するのに有利である。
さらに、SiC基板上にSiCエピタキシャル層を成長させたホモエピタキシャル基板を用いたMOSFETやショトキーバリアダイオード(SBD)デバイス高耐圧用の応用に開発が盛んである。
In addition, the Group III-V compound semiconductor, for example, a GaN-based semiconductor material such as GaN, InGaN, AlGaN, AlInGaN has a larger band gap energy and higher heat resistance than, for example, a GaAs-based material, Because of its excellent high-temperature operation, research and development of electronic devices such as field effect transistors (FETs) and high electron mobility transistors (HEMTs) are being promoted using GaN. . In the GaN-based HEMT structure, for example, a layer formed by sequentially laminating a buffer layer made of, for example, GaN, an undoped GaN layer, and an undoped AlGaN layer that is much thinner than the undoped GaN layer on the
Furthermore, since GaN-based compound semiconductor devices are used for base station amplifiers for mobile phones, etc., AlGaN / GaN crystals are grown using SiC as a substrate, and high electron mobility transistors are being actively developed. This is because the lattice constants of GaN-based compounds and SiC are close to each other, so that a GaN-based HEMT is formed using a GaN layer epitaxially grown on a SiC substrate as a carrier traveling layer and an AlGaN layer as a carrier supply layer. It is advantageous.
Furthermore, the development of MOSFETs and Schottky barrier diode (SBD) devices using a homoepitaxial substrate in which a SiC epitaxial layer is grown on a SiC substrate is being developed.
しかし、従来から用いられているSiC基板は、マイクロパイプと呼ばれる貫通欠陥を多く有している。マイクロパイプは大型のらせん転位であり、SiC単結晶のC軸方向に貫通する結晶の欠陥である。貫通孔は直径が数μmから最大200μm程度のものまで存在する。さらに、マイクロパイプは、SiC基板上のエピタキシャル成長された薄膜中にも引き継がれて存在し、半導体デバイスを作製した際の絶縁破壊や漏れ電流等の原因となることが知られている。さらに、マイクロパイプの存在は、半導体製造工程でのレジスト塗布工程において、レジストが基板の裏面に抜け、レジストパターンの開口部が安定しなくなり、半導体素子の製造において、生産の歩留まりが悪いという不具合があった。また、多くの半導体プロセス装置は半導体ウエハを真空吸着することでウエハを搬送するが、貫通孔の存在により真空吸着ができず装置内に搬送ができない不具合があった。
そこで、従来は、マイクロパイプの存在の有無を検査して、マイクロパイプの無いSiC基板を入手していたが、歩留まりを上げるために非常に高価格になってしまう。さらに、検査が完全でないことも多く、入手したSiC基板にはマイクロパイプをもつ基板が混在していた。このため、このSiC基板にエピタキシャル成長を施す前の段階で、付加的な選別工程を設け、マイクロパイプのない基板だけを使用するように選別していたが、生産コストが高くなるという不具合があった。
However, conventionally used SiC substrates have many through defects called micropipes. The micropipe is a large screw dislocation and a crystal defect penetrating in the C-axis direction of the SiC single crystal. The through hole has a diameter of several μm to a maximum of about 200 μm. Furthermore, it is known that the micropipe is inherited in an epitaxially grown thin film on the SiC substrate and causes dielectric breakdown or leakage current when a semiconductor device is manufactured. Furthermore, the presence of the micropipe has the disadvantage that the resist is removed from the back surface of the substrate in the resist coating process in the semiconductor manufacturing process, and the opening of the resist pattern becomes unstable, resulting in poor production yield in semiconductor device manufacturing. there were. In addition, many semiconductor process apparatuses transport a wafer by vacuum-sucking a semiconductor wafer. However, there is a problem that vacuum suction cannot be performed due to the presence of a through-hole and the wafer cannot be transported into the apparatus.
Therefore, in the past, the presence or absence of micropipes was inspected to obtain an SiC substrate without micropipes, but this would be very expensive to increase the yield. Furthermore, the inspection is often not complete, and the obtained SiC substrate was mixed with substrates having micropipes. For this reason, an additional sorting step was provided at the stage before epitaxial growth of this SiC substrate, and sorting was performed so that only the substrate without micropipes was used, but there was a problem that the production cost was high. .
そこで、これらの不具合に対応するために、例えば、特許文献1では、SiC基板のマイクロパイプ欠陥の開口部を被覆材料で被覆し、熱処理を施してSiC基板内部で閉塞させ、被覆材料を除去した後、基板結晶を種結晶としてSiC単結晶を成長させる工程を繰り返してSiC単結晶に存在しているマイクロパイプ欠陥をSiC単結晶の内部で閉塞させる技術が開示されている。
また、特許文献2では、1800℃の高温下で、温度が高いSiC基板裏面近傍から昇華したSiCの昇華ガスが中空であるマイクロパイプ欠陥を通して、温度の低い基板表面近傍に移動して、基板表面近傍にて再結晶化し、マイクロパイプ欠陥が閉塞する技術が開示されている。
しかし、特許文献1及び2に開示された技術では、SiC基板のマイクロパイプの閉塞という点では一定の成果を上げてはいるが、約2000℃という高温環境を必要とするため、既存の半導体製造工程との整合性が難しく、さらに、半導体製造工程の中に占める基板製作に時間を要するため、製造コストが高くなるという問題点があった。
Therefore, in order to cope with these problems, for example, in
Moreover, in
However, the techniques disclosed in
また、特許文献3では、GaN単結晶基板と、前記GaN単結晶基板の一側にエピタキシャル成長させた、MgがドープされたAlxGayIn1−x−yN(y>0)からなる第1層と、前記第1層の一側にエピタキシャル成長させられた、アンドープの絶縁性のAlxGayIn1−x−yN(y>0)からなる第2層と、を備える窒化物系半導体エピタキシャル基板が開示されている。
また、特許文献4では、CVD装置内にて単結晶炭化珪素基板の表面に珪素層を形成し、珪素層を不活性雰囲気又は真空雰囲気中にて加熱することにより溶融し、溶融した珪素により基板のマイクロパイプを閉塞した半導体素子等が開示されている。これによって、マイクロパイプや転位に起因する素子特性の低下のない半導体素子及びその製造方法を提供することができることが記載されている。
しかし、特許文献3及び4に開示された技術では、半導体製造工程の中に占める基板製作に時間を要するため、製造コストが高くなるという問題点があった。
In
Further, in Patent Document 4, a silicon layer is formed on the surface of a single crystal silicon carbide substrate in a CVD apparatus, the silicon layer is melted by heating in an inert atmosphere or a vacuum atmosphere, and the substrate is made of molten silicon. A semiconductor element or the like in which the micropipe is closed is disclosed. Thus, it is described that a semiconductor element and a method for manufacturing the same can be provided without deterioration of element characteristics due to micropipes or dislocations.
However, the techniques disclosed in
そこで、本発明は、上記問題点に鑑みてなされたものであり、SiC基板内部に存在する欠陥である貫通マイクロパイプを、簡易な方法で閉塞することができるSiC基板の製造方法、及びそれを用いた半導体装置の製造方法を提供することを課題とする。
また、既存の半導体製造工程との整合性が高く、安価なSiC基板を提供することを課題とする。
Therefore, the present invention has been made in view of the above problems, and a manufacturing method of an SiC substrate capable of closing a through micropipe, which is a defect existing inside the SiC substrate, by a simple method, and It is an object of the present invention to provide a method for manufacturing a used semiconductor device.
Another object of the present invention is to provide an inexpensive SiC substrate that is highly compatible with existing semiconductor manufacturing processes.
上記課題を解決するために、本発明の一の側面は、マイクロパイプなる貫通孔を有するSiC基板に存在する貫通マイクロパイプが、絶縁材料若しくは耐熱性高分子材料で封止され、又は塗布して埋め込むことで封止される工程を含むことを特徴とするSiC基板の製造方法にある。
このように、エピタキシャル基板に存在する貫通孔を上記材料で埋め込むことにより、従来行っていた選別工程を省略することができる。
また、本発明の他の側面は、マイクロパイプなる貫通孔を有するSiC基板に存在する貫通マイクロパイプが、絶縁材料若しくは耐熱性高分子材料で封止され、又は塗布して埋め込むことで封止されることを特徴とするSiC基板にある。
そのような基板を用いることで、半導体製造工程での真空吸着を有する工程で真空吸着不良を起こす問題を防ぐことができ、また、レジスト塗布工程において、レジストが基板の裏面に抜け、レジストパターンの開口部が安定しなくなる現象を防ぐことができる。
In order to solve the above problems, one aspect of the present invention is that a through micropipe existing in a SiC substrate having a through hole that is a micropipe is sealed or coated with an insulating material or a heat-resistant polymer material. A method of manufacturing an SiC substrate includes a step of sealing by embedding.
In this way, by filling the through-holes existing in the epitaxial substrate with the above-described material, the conventional screening process can be omitted.
Another aspect of the present invention is that the through micropipes present in the SiC substrate having through holes that are micropipes are sealed with an insulating material or a heat-resistant polymer material, or sealed by coating and embedding. It is in the SiC substrate characterized by the above.
By using such a substrate, it is possible to prevent the problem of causing vacuum adsorption failure in a process having vacuum adsorption in the semiconductor manufacturing process. In addition, in the resist coating process, the resist comes off on the back surface of the substrate, and the resist pattern The phenomenon that the opening becomes unstable can be prevented.
本発明により、SiC基板内部に存在する欠陥である貫通マイクロパイプを、簡易な方法で閉塞することができるSiC基板の製造方法、及びそれを用いた半導体装置の製造方法を提供することができる。
また、既存の半導体製造工程との整合性が高く、安価なSiC基板を提供することができる。
According to the present invention, it is possible to provide an SiC substrate manufacturing method and a semiconductor device manufacturing method using the same, which can close through micropipes, which are defects existing inside the SiC substrate, by a simple method.
In addition, it is possible to provide an inexpensive SiC substrate that is highly compatible with existing semiconductor manufacturing processes.
以下に、本発明を実施するための最良の形態を図面に基づいて説明する。なお、以下の説明はこの発明の最良の形態の例であって、いわゆる当業者は特許請求の範囲内で、変更・修正をして他の実施形態をなすことは容易であり、以下の説明が特許請求の範囲を限定するものではない。 The best mode for carrying out the present invention will be described below with reference to the drawings. The following description is an example of the best mode of the present invention, and it is easy for a person skilled in the art to make other embodiments within the scope of the claims by making changes and modifications within the scope of the claims. However, this does not limit the scope of the claims.
シリコンカーバイド(以下、単に「SiC」と記す。)単結晶基板は、昇華再結晶法等により形成される。昇華再結晶法により形成される単結晶SiC基板内を貫通するマイクロパイプ欠陥が発生することが避けられない。これは、熱力学的に単結晶中にも点欠陥、線欠陥が存在することは避けられない。このうち線欠陥として刃状転位、らせん転位があり、特に、六方晶型の中でC軸方向に存在しやすい。さらに、これらの欠陥は、集合することで内部エネルギーを小さくすることができるため、集合して数が少なくなるが欠陥として大きくなる。この結果、単結晶SiC基板内を貫通するマイクロパイプ欠陥が存在することになる。そのため、単結晶SiC基板上にエピタキシャル成長によって半導体素子層を形成すると、貫通マイクロパイプがエピタキシャル層にも引き継がれ、エピタキシャル層にも貫通マイクロパイプが発生する。従って、これらの貫通マイクロパイプによって、真空吸着を有する工程で真空吸着不良を起こし、レジストが基板の裏面に抜け、レジストパターンの開口部が安定しなくなり半導体装置の製造が困難になる。また、N2の如き不純物が侵入したり、CVD・真空蒸着等による電極材料そのものが侵入したりしてリーク電流の経路となることに起因して半導体素子の不良が発生する。
そこで、貫通マイクロパイプを有するSiC基板の半導体素子を設けない裏面を、封止して貫通マイクロパイプを塞ぐことでこれらを防止することができる。封止は、貫通マイクロパイプ内部まで塞ぐことが好ましい。これは、SiC基板の表面を、例えば、絶縁材料を塗布して封止しても、その後に、SiC基板の封止した他の面に半導体素子を設けるために、半導体素子の製造時に電極材料が内部に侵入してリーク電流の経路になることがあるからである。
A silicon carbide (hereinafter simply referred to as “SiC”) single crystal substrate is formed by a sublimation recrystallization method or the like. It is inevitable that micropipe defects penetrating the single crystal SiC substrate formed by the sublimation recrystallization method will occur. It is inevitable that point defects and line defects exist thermodynamically in the single crystal. Among these, there are edge dislocations and screw dislocations as line defects, and in particular, they tend to exist in the C-axis direction in the hexagonal crystal type. Furthermore, since these defects can be gathered to reduce the internal energy, the number of these defects is reduced and becomes larger as a defect. As a result, micropipe defects penetrating through the single crystal SiC substrate exist. Therefore, when the semiconductor element layer is formed on the single crystal SiC substrate by epitaxial growth, the through micropipe is taken over by the epitaxial layer, and the through micropipe is also generated in the epitaxial layer. Therefore, these penetrating micropipes cause a vacuum suction failure in a process having vacuum suction, the resist comes out to the back surface of the substrate, and the opening of the resist pattern becomes unstable, making it difficult to manufacture a semiconductor device. In addition, a defect in the semiconductor element occurs due to an intrusion of impurities such as N 2 or an intrusion of the electrode material itself by CVD / vacuum evaporation or the like to form a leakage current path.
Therefore, these can be prevented by sealing the back surface of the SiC substrate having through micropipes where the semiconductor elements are not provided and closing the through micropipes. It is preferable to seal the inside of the through micropipe. This is because, even if the surface of the SiC substrate is sealed by applying an insulating material, for example, in order to provide the semiconductor element on the other sealed surface of the SiC substrate, the electrode material is used during the manufacture of the semiconductor element. This is because it may enter the inside and become a leakage current path.
このSiC基板に存在する貫通マイクロパイプを封止するために、絶縁材料を用いる。封止する材料は、SiC基板の裏面であり、また、半導体素子を設ける面ではないので、貫通マイクロパイプを封止できれば材料は限定されない。しかしながら、リーク電流の発生を抑えるためには絶縁材料を用いることが好ましい。また、電界、電流の影響で分極することで半導体素子に影響することを防止するために低誘電率の材料を用いることが好ましい。さらに、後述する半導体装置の製造工程では、最高で数100℃程度に加熱されることがあるため、この温度になっても粘度が低下して漏れ出てこないものがよく、また、この温度で変質しない耐熱性の高い絶縁材料を用いる。
また、貫通マイクロパイプは、最大約200μm程度であり内部まで埋め込んで封止するには、粘度が低く濡れ性の良いものを用いる。したがって、このSiC基板の貫通マイクロパイプは、溶媒に懸濁又は溶解させて粘度を低くした耐熱性高分子材料で封止する。封止は、半導体素子を設ける面と反対の面に耐熱性高分子材料を塗布することで、貫通マイクロパイプを塞ぐことができる。塗布は、絶縁材料をスピンコート、スプレー法などの塗装手段により塗布する。また、粘度を低くすることで、SiC基板表面の貫通マイクロパイプ内に流し込み、耐熱性高分子材料を埋め込んで封止してもよい。
溶媒としては、後で蒸発させることから有機溶媒が好ましく、例えば、ヘキサン、テトラハイドロフラン、酢酸ブチル、ヘキサメチルジシラザン、メチルメタアクリレート、イソプロピル等を用いることができる。特に、ヘキサンは化学的に安定で、沸点が低いことから好ましい。
An insulating material is used to seal the through micropipe present on the SiC substrate. The material to be sealed is the back surface of the SiC substrate, and is not the surface on which the semiconductor element is provided. Therefore, the material is not limited as long as the through micropipe can be sealed. However, in order to suppress the occurrence of leakage current, it is preferable to use an insulating material. In addition, it is preferable to use a low dielectric constant material in order to prevent the semiconductor element from being affected by polarization due to the influence of an electric field or current. Furthermore, in the manufacturing process of the semiconductor device described later, since it may be heated up to about several hundreds of degrees Celsius, it is preferable that the viscosity decreases and does not leak out even at this temperature. An insulating material with high heat resistance that does not change quality is used.
Further, the through micropipe has a maximum of about 200 μm, and in order to be embedded and sealed up, a low-viscosity micropipe with good wettability is used. Therefore, the through micropipe of this SiC substrate is sealed with a heat-resistant polymer material whose viscosity is lowered by suspending or dissolving in a solvent. Sealing can block the through micropipe by applying a heat-resistant polymer material to the surface opposite to the surface on which the semiconductor element is provided. For the application, an insulating material is applied by a coating means such as spin coating or spraying. Alternatively, the viscosity may be lowered to flow into a through micropipe on the surface of the SiC substrate, and a heat resistant polymer material may be embedded and sealed.
As the solvent, an organic solvent is preferable because it is evaporated later. For example, hexane, tetrahydrofuran, butyl acetate, hexamethyldisilazane, methyl methacrylate, isopropyl, or the like can be used. In particular, hexane is preferable because it is chemically stable and has a low boiling point.
耐熱性高分子材料としては、スピンオングラス(SOG)、リン化酸化膜ガラス(PSG)、ホウ素ドープリン化酸化膜ガラス(BPSG)を挙げることができる。スピンオングラスは、無機・有機シリコーン系樹脂のいずれでも良く、さらに、これらの材料は誘電率が低いという特性を有することから好ましい。また、PSG、BPSGは、シリコーン系樹脂であり、これらも誘電率が低いという特性を有することから好ましい。シリコーン樹脂は熱硬化させることで高耐熱になり、また、溶剤に溶解させて容易に塗布することができ扱いやすい。
また、高分子材料中にフィラーとして無機酸化物、窒化物、炭化物等のセラミックスを含有するものであっても良い。フィラーとしては、アルミナ、シリカ、チタニア、酸化鉄、酸化クロム等の酸化物、窒化ホウ素、窒化アルミナ等の窒化物、炭化ホウ素、SiC等の炭化物を挙げることができる。セラミック連続繊維は、これらのフィラーでアスペクト比の大きいものを溶剤中にシリコーン樹脂等と一緒に懸濁させたものである。特に、アルミナを用いたものがアルミナペーストである。また、高分子材料としては、シリコーン樹脂の他、エポキシ樹脂、フェノール樹脂等の熱硬化性樹脂が用いることができる。
Examples of the heat-resistant polymer material include spin-on glass (SOG), phosphide oxide film glass (PSG), and boron-doped phosphide oxide film glass (BPSG). The spin-on glass may be either an inorganic or organic silicone resin, and these materials are preferable because of their low dielectric constant. PSG and BPSG are silicone resins, and these are preferable because they have a characteristic that the dielectric constant is low. Silicone resins have high heat resistance when cured, and can be easily applied after being dissolved in a solvent.
Further, the polymer material may contain ceramics such as inorganic oxide, nitride, carbide, etc. as a filler. Examples of the filler include oxides such as alumina, silica, titania, iron oxide, and chromium oxide, nitrides such as boron nitride and alumina nitride, and carbides such as boron carbide and SiC. The ceramic continuous fiber is one in which these fillers having a large aspect ratio are suspended in a solvent together with a silicone resin or the like. In particular, alumina paste is used. As the polymer material, a thermosetting resin such as an epoxy resin or a phenol resin can be used in addition to the silicone resin.
また、誘電率は高いが、(Ba,Sr)TiO3(BST)、SrTiO3(ST)、BaTiO3、Ba(Zr、Ti)O3、Ba(Ti、Sn)O3、Pb(Zr,Ti)O3(PZT)、(Pb,La)(Zr,Ti)O3(PLZT)等を形成するため複数の金属アルコキシド加水分解又は重縮合してできる溶液、または、カルボン酸等の金属塩を有機溶媒に溶かした溶液で封止しても良い。これらは、電気抵抗が高く、また、熱による変質が少ないからである。 Although the dielectric constant is high, (Ba, Sr) TiO 3 (BST), SrTiO 3 (ST), BaTiO 3 , Ba (Zr, Ti) O 3 , Ba (Ti, Sn) O 3 , Pb (Zr, A solution formed by hydrolysis or polycondensation of a plurality of metal alkoxides to form Ti) O 3 (PZT), (Pb, La) (Zr, Ti) O 3 (PLZT), or a metal salt such as carboxylic acid You may seal with the solution which melt | dissolved in the organic solvent. This is because they have high electrical resistance and little alteration due to heat.
また、SiC基板は、封止した後、焼結される。この焼結による加熱で、最初に溶媒を蒸発させる。スピオングラス(SOG)は、60〜800℃で加熱することで焼結させることができる。特に、貫通マイクロパイプにSOGを流し込むことで埋め込んだ後に、焼結させることで、貫通マイクロパイプを内部から封止することができる。これによって、真空吸着不良、レジストが基板の裏面に抜けること及びリーク電流の発生等を抑えることができる。
さらに、その後、このSiC基板の塗布して封止した面を研摩して平坦化する。研摩方法は、特に限定されない。CMP(化学的機械的研摩)法等を用いる。
The SiC substrate is sealed and then sintered. With this heating by sintering, the solvent is first evaporated. The spion glass (SOG) can be sintered by heating at 60 to 800 ° C. In particular, the through micropipe can be sealed from the inside by being sintered after being poured by pouring SOG into the through micropipe. As a result, it is possible to suppress the vacuum adsorption failure, the resist coming out to the back surface of the substrate, the occurrence of leakage current, and the like.
Further, thereafter, the coated and sealed surface of the SiC substrate is polished and flattened. The polishing method is not particularly limited. A CMP (chemical mechanical polishing) method or the like is used.
次に、このSiC基板上に半導体素子を設ける。半導体素子としては、特に限定されないが、SiC基板の電気抵抗の調整が可能で、熱伝導率が高いことから熱の発生量の高いパワーエレクトロニクス、高集積回路の基板として有効である。さらに、SiC基板は高い飽和電子速度を有し、高い絶縁破壊電圧を有することから高電子移動度素子(HEMT)等に適している。
この半導体装置は、貫通マイクロパイプを封止したSiC基板上に第1の化合物半導体からなるキャリア走行層と、前記キャリア走行層の上に第2の化合物半導体からなるキャリア供給層とを有するHEMTを備える。このHEMTは、ヘテロ接合しているキャリア走行層とキャリア供給層の界面におけるバンドギャップの異なる接合部で障壁を形成し、熱平衡状態において接合界面に2次元電子ガスが形成される。そして、このキャリア供給層の上に設けるソース電極とドレイン電極の間に所定値のバイアス電圧を印加することで、キャリア供給層からはその下に位置するキャリア走行層へ電子が供給され、供給された電子が接合界面で2次元電子ガス層を形成し、このキャリア走行層内に閉じ込められた状態で電子はドレイン電極へと高速で流れる。
そのために、SiC基板上にキャリア走行層として、GaAs、GaAlAs、InGaAs、InAlAs等のいわゆるIII−V族化合物半導体、GaNのGaN系半導体を用いる。その上にキャリア走行層に用いる材料よりバンドギャップの大きい材料でバリアとなるキャリア供給層を形成する。このキャリア供給層として、GaAs等のいわゆるIII−V族化合物半導体、AlGaN系半導体を用いる。特に、GaN系半導体は、バンドギャップが大きく、高い絶縁破壊電圧を有することから、キャリア走行層をGaNで、キャリア供給層をAlGaNで形成することが好ましい。
このHEMTを用いた半導体装置は、高速・高周波動作特性及び低雑音特性等に優れて、マイクロ波機器等の高出力増幅器にすることができる。
Next, a semiconductor element is provided on this SiC substrate. Although it does not specifically limit as a semiconductor element, Since adjustment of the electrical resistance of a SiC substrate is possible and its heat conductivity is high, it is effective as a board | substrate of power electronics with high heat generation and a highly integrated circuit. Furthermore, since the SiC substrate has a high saturation electron velocity and a high breakdown voltage, it is suitable for a high electron mobility element (HEMT) or the like.
This semiconductor device includes a HEMT having a carrier travel layer made of a first compound semiconductor on a SiC substrate in which a through micropipe is sealed, and a carrier supply layer made of a second compound semiconductor on the carrier travel layer. Prepare. In this HEMT, a barrier is formed at a junction having different band gaps at the interface between the carrier running layer and the carrier supply layer that are heterojunction, and a two-dimensional electron gas is formed at the junction interface in a thermal equilibrium state. Then, by applying a bias voltage of a predetermined value between the source electrode and the drain electrode provided on the carrier supply layer, electrons are supplied and supplied from the carrier supply layer to the carrier traveling layer located therebelow. Electrons form a two-dimensional electron gas layer at the junction interface, and the electrons flow at high speed to the drain electrode while being confined in the carrier traveling layer.
For this purpose, a so-called III-V compound semiconductor such as GaAs, GaAlAs, InGaAs, InAlAs or the like, or a GaN-based GaN-based semiconductor is used as a carrier traveling layer on the SiC substrate. A carrier supply layer serving as a barrier is formed thereon with a material having a larger band gap than the material used for the carrier traveling layer. As the carrier supply layer, a so-called III-V group compound semiconductor such as GaAs or an AlGaN-based semiconductor is used. In particular, since a GaN-based semiconductor has a large band gap and a high breakdown voltage, it is preferable to form the carrier travel layer from GaN and the carrier supply layer from AlGaN.
The semiconductor device using the HEMT is excellent in high speed / high frequency operation characteristics, low noise characteristics, and the like, and can be a high output amplifier such as a microwave device.
本発明の半導体装置に設けるHEMTでは、キャリア供給層の上にソース電極及びドレイン電極と、ソース電極及びドレイン電極の間に絶縁層とを有し、ソース金属電極及びドレイン金属電極とがキャリア供給層にオーミック接続させる。このようなHEMTも、微細化が進むにつれて、ソース金属電極及びドレイン金属電極とキャリア発生層とのコンタクト抵抗が高い上、寄生抵抗も高かった。このために、ソース電極及びドレイン電極とを近づけ、その間に絶縁層を設けて、リーク電流の発生を抑えた。絶縁材料としては、酸化珪素(SiO2)、酸化アルミニウム(Al2O3)等の酸化物、窒化珪素(SiN)等の窒化物を用いることができる。特に、SiNは温度に対する電気抵抗の変化が小さく好ましい。また、ソース電極及びドレイン電極として、Ti、Al、Mo、W等を金属膜として用いる。
また、ソース金属電極及びドレイン金属電極とがキャリア供給層にオーミック接続させるためには、キャリア供給層の上部にソース/ドレイン電極を形成し、更にゲート電極を形成した後にソース/ドレインのオーミック接続を形成するための熱処理を行なう。また、電極の金属薄膜の上部にシリコン酸化膜を形成後に、オーミック接続を形成するための熱処理を行っても良い。
これによって、本発明の半導体装置は、ゲート長を小さくして、また、電極とキャリア供給層との寄生成分を小さくすることで、より高速に電子を移動させることができるHEMTを設けることができる。
In the HEMT provided in the semiconductor device of the present invention, a source electrode and a drain electrode are provided on a carrier supply layer, and an insulating layer is provided between the source electrode and the drain electrode, and the source metal electrode and the drain metal electrode serve as the carrier supply layer. Make an ohmic connection. Such a HEMT also has high parasitic resistance as well as high contact resistance between the source and drain metal electrodes and the carrier generation layer as miniaturization progresses. For this purpose, the source electrode and the drain electrode are brought close to each other, and an insulating layer is provided therebetween to suppress the occurrence of leakage current. As the insulating material, oxides such as silicon oxide (SiO 2 ) and aluminum oxide (Al 2 O 3 ), and nitrides such as silicon nitride (SiN) can be used. In particular, SiN is preferable because the change in electric resistance with respect to temperature is small. Further, Ti, Al, Mo, W, or the like is used as a metal film as a source electrode and a drain electrode.
In addition, in order to make the source metal electrode and the drain metal electrode ohmic-connect to the carrier supply layer, the source / drain electrode is formed on the carrier supply layer, the gate electrode is formed, and then the source / drain ohmic connection is made. Heat treatment for forming is performed. Further, after forming a silicon oxide film on the metal thin film of the electrode, a heat treatment for forming an ohmic connection may be performed.
Thus, the semiconductor device of the present invention can be provided with a HEMT that can move electrons at a higher speed by reducing the gate length and reducing the parasitic component between the electrode and the carrier supply layer. .
以下に、SiC基板を用いて、HEMTを設ける半導体装置に具体的に説明する。
まず、第1段階として本発明のHEMT用エピタキシャル基板の製作工程について説明する。
図1は、本発明のHEMT用エピタキシャル基板の断面図である。半絶縁性のSiC基板上1に、GaNおよびAlGaNを積層したエピタキシャル基板である。SiC基板1上に、例えば、MOCVD(Metal Organic Chemical Vapor Deposition)法で、厚さが、例えば、3μmのi型GaN電子走行層2をエピタキシャル成長させ、さらに、その上に、同様に、厚さが、例えば2nmのi型AlGaNスペーサ層3、厚さが、例えば25nmでドーパント不純物としてSiが導入されたn型AlGaN電子供給層4、及び、厚さが、例えば5nmでドーパント不純物としてSiが導入されたn型GaN保護層5を順に堆積させてエピタキシャル基板が完成する。
ここで、n型GaN保護層5は、必ずしも必要ではないが、ゲート電極へのトンネル電流を低減して耐圧を向上させることができる。この場合、n型GaN保護層5の代わりにi型AlGaN保護層としてもよいが、n型GaN保護層5の方がより導通性能等を改善することができる。
従来は、このあと絶縁膜を形成してソース・ドレイン領域およびゲート電極等を形成することになるが、この段階では、まだエピタキシャル基板に存在するマイクロパイプは閉塞しておらず、このまま半導体製造プロセスを進めると、上述したような問題が発生する。
Hereinafter, a semiconductor device provided with a HEMT using a SiC substrate will be described in detail.
First, the manufacturing process of the HEMT epitaxial substrate of the present invention will be described as a first stage.
FIG. 1 is a cross-sectional view of an HEMT epitaxial substrate according to the present invention. This is an epitaxial substrate in which GaN and AlGaN are stacked on a
Here, the n-type GaN
Conventionally, after this, an insulating film is formed to form a source / drain region, a gate electrode, and the like, but at this stage, the micropipe existing on the epitaxial substrate has not been closed yet, and the semiconductor manufacturing process remains as it is. When proceeding, the above-described problems occur.
次に、第2段階として、SiCを元基板とするエピタキシャル基板に存在するマイクロパイプを閉塞させる工程を説明する。
図2は、エピタキシャル基板のマイクロパイプを閉塞させる工程を示す図である。図2(a)に示すように、SiC基板上にGaNおよびAlGaNを積層したエピタキシャル基板には、マイクロパイプがエピタキシャル成長されたGan/AlGaN層中にも引き継がれて存在している。
最初に、GaN、AlGaNが積層されているエピタキシャル基板20の表面、即ち、最上層のn型GaN保護層5の表面に絶縁膜22を形成し、図2(b)示すように、表面を保護する。絶縁膜22は、熱酸化法により形成することでき、金属又は複数の金属の酸化物、窒化物、酸窒化物の絶縁体を用いる。具体的には、SiN、SiO2、SiON等を用いることができる。
Next, as a second stage, a process of closing a micropipe existing on an epitaxial substrate having SiC as a base substrate will be described.
FIG. 2 is a diagram illustrating a process of closing the micropipe of the epitaxial substrate. As shown in FIG. 2A, in the epitaxial substrate in which GaN and AlGaN are stacked on the SiC substrate, the micropipe is present in the Gan / AlGaN layer epitaxially grown.
First, an insulating
次に、図2(c)に示すように、エピタキシャル基板20の裏面(SiC基板1面)からマイクロパイプを埋めるために、高耐熱材料23を塗布し、約500℃で焼結する。高耐熱材料23を用いることで、この後の半導体製造工程においても熱による影響を受けず、剥がれ等を防ぐことができる。
次に、図2(d)に示すように、CMP(化学的機械的研摩)等を用いて焼結したSiC基板面である裏面を研磨して平坦化する。
次に、図2(e)に示すように、GaN表面の絶縁膜をエッチングで除去して、真空吸着可能で、かつ、水、薬液等が裏面に抜けないマイクロパイプが閉塞したエピタキシャル基板30ができあがる。
Next, as shown in FIG. 2C, a high heat-
Next, as shown in FIG. 2D, the back surface, which is the SiC substrate surface sintered using CMP (Chemical Mechanical Polishing) or the like, is polished and flattened.
Next, as shown in FIG. 2E, the insulating substrate on the GaN surface is removed by etching, and an
次に、第3段階として、裏面を閉塞したエピタキシャル基板30に電極等を作製する。
図3は、本発明に係るHEMTの製作工程を示す図である。図3(a)は、第1段階で製作したエピタキシャル基板30を示している。このエピタキシャル基板30上に、図3(b)に示すように、n型GaN保護層5の上の全面に、CVD法を用いて、厚さが、例えば20nmのSiN膜31を堆積する。
次に、図3(c)に示すように、ゲート形成領域に開口部を設けてNi/Auからなるゲート電極を形成し、ソース・ドレイン領域に開口部を設けてTi/Auからなるソース電極及びドレイン電極を形成することによって、GaN系HEMTの基本形が完成する。
以上は、単体のHEMTとして説明しているが、イオン注入又はメサエッチングによって素子分離を行い集積化することも可能である。
従来は、マイクロパイプが閉塞されていないエピタキシャル基板を用いていたため、ホトレジスト塗布工程でレジストがエピタキシャル基板の裏面に抜けてしまうという現象が見られたが、本発明のエピタキシャル基板を用いることで、そのような現象を防止することができる。また、真空吸着を用いる半導体製造装置において、吸着不良を起こさないようにすることができる。
さらに、半絶縁性のSiC基板を元基板とするエピタキシャル基板に存在するマイクロパイプを簡易な方法で閉塞することにより、従来の選別工程を省略することができ、さらに、既存の半導体製造工程との整合性が高く、安価にHEMT用のエピタキシャル基板を提供することができる。
Next, as a third stage, an electrode or the like is formed on the
FIG. 3 is a diagram showing a manufacturing process of the HEMT according to the present invention. FIG. 3A shows the
Next, as shown in FIG. 3C, a gate electrode made of Ni / Au is formed by providing an opening in the gate formation region, and a source electrode made of Ti / Au by providing an opening in the source / drain region. Then, the basic shape of the GaN-based HEMT is completed by forming the drain electrode.
The above is described as a single HEMT, but it is also possible to integrate by element isolation by ion implantation or mesa etching.
Conventionally, since an epitaxial substrate in which the micropipe is not blocked was used, a phenomenon that the resist escaped to the back surface of the epitaxial substrate in the photoresist coating process was seen, but by using the epitaxial substrate of the present invention, Such a phenomenon can be prevented. Further, in a semiconductor manufacturing apparatus using vacuum suction, it is possible to prevent suction failure.
Further, by closing micropipes existing in an epitaxial substrate having a semi-insulating SiC substrate as a base substrate by a simple method, the conventional sorting process can be omitted, and the existing semiconductor manufacturing process It is possible to provide an HEMT epitaxial substrate with high consistency and low cost.
上記はSiC基板上の窒化物半導体エピタキシャル層を用いた半導体デバイスについて説明したが、SiC基板上のSiCエピタキシャル層を用いた半導体デバイスについても同様である。
図4は、本発明に係るSiC基板上にSiCエピタキシャル層を有するエピタキシャル基板である。SiCからなるn+型基板11の上には、SiCからなるn−型エピタキシャル層12が形成され、n−型エピタキシャル層12とは異なる面のn+型基板11には上記高耐熱材料23が埋め込まれている。このエピタキシャル基板40を用いることにより、MOSFETやショットキーバリアダイオード等の高耐圧の半導体装置にも応用できる。
The above has described the semiconductor device using the nitride semiconductor epitaxial layer on the SiC substrate, but the same applies to the semiconductor device using the SiC epitaxial layer on the SiC substrate.
FIG. 4 shows an epitaxial substrate having a SiC epitaxial layer on the SiC substrate according to the present invention. On the n + -
SiCとしては、SiCバルク単結晶は2000℃以上の温度で原料を昇華させて種結晶上に成長させている。種結晶としては、通常、{0001}面方位を用いるが、他の面方位を種結晶とすることもある。また、不純物としてn型用に窒素ガスからのN原子を、p型用にトリメチルアルミニウム(TMA)からのAl原子やB2H6からのB原子を用いて、n型、p型の伝導型、電気抵抗の制御をすることができる。ここでは、とくに、原子等をドープせず、半絶縁性の状態で用いて、高耐電圧、低損失、高温動作可能の半導体装置をつくることができる。 As SiC, a SiC bulk single crystal is grown on a seed crystal by sublimating a raw material at a temperature of 2000 ° C. or higher. Usually, the {0001} plane orientation is used as the seed crystal, but other plane orientations may be used as the seed crystal. Also, N atoms from nitrogen gas are used as impurities for n-type, and Al atoms from trimethylaluminum (TMA) and B atoms from B 2 H 6 are used for p-type. Electric resistance can be controlled. Here, in particular, a semiconductor device capable of high withstand voltage, low loss, and high temperature operation can be manufactured by using it in a semi-insulating state without doping atoms or the like.
以上が本発明の実施形態による説明であるが、発明として、例えば、下記のような特徴を抽出することができるので、ここで列挙しておく。
(付記1)半導体素子を設けるための貫通マイクロパイプを有するシリコンカーバイド(SiC)基板において、前記SiC基板は、貫通マイクロパイプが絶縁材料で封止されていることを特徴とするSiC基板。
(付記2)付記1に記載のSiC基板において、前記SiC基板は、貫通マイクロパイプに絶縁材料を塗布して埋め込むことで封止されていることを特徴とするSiC基板。
(付記3)付記1に記載のSiC基板において、前記SiC基板は、溶媒に懸濁又は溶解させた耐熱性高分子材料で封止されていることを特徴とするSiC基板。
(付記4)付記1に記載のSiC基板において、前記SiC基板は、フィラーを含有し、溶媒に懸濁又は溶解させた耐熱性高分子材料で封止されていることを特徴とするSiC基板。
(付記5)付記1に記載のSiC基板において、前記SiC基板は、溶媒に懸濁又は溶解させた金属塩又は金属アルコキシドを含有する材料で封止されていることを特徴とするSiC基板。
(付記6)付記1に記載のSiC基板において、前記SiC基板は、貫通マイクロパイプを封止した後、焼結されていることを特徴とするSiC基板。
The above is the description according to the embodiment of the present invention. As the invention, for example, the following features can be extracted, and are listed here.
(Additional remark 1) The silicon carbide (SiC) board | substrate which has a penetration micropipe for providing a semiconductor element, The said SiC substrate is a SiC substrate by which the penetration micropipe is sealed with the insulating material.
(Additional remark 2) The SiC substrate of
(Supplementary note 3) The SiC substrate according to
(Additional remark 4) The SiC substrate of
(Supplementary note 5) The SiC substrate according to
(Supplementary note 6) The SiC substrate according to
(付記7)半導体素子を設けるための貫通マイクロパイプを有するSiC基板の製造方法において、前記SiC基板の製造方法は、前記SiC基板の裏面から貫通マイクロパイプを封止する封止工程と、封止工程の後に、焼結する焼結工程とを有することを特徴とするSiC基板の製造方法。
(付記8)付記7に記載のSiC基板の製造方法において、前記SiC基板の製造方法は、焼結工程の後に、SiC基板表面を研摩する工程を有することを特徴とするSiC基板の製造方法。
(付記9)付記7に記載のSiC基板の製造方法において、前記SiC基板の製造方法は、封止工程では請求項3ないし5のいずれかに記載の材料で封止されていることを特徴とするSiC基板の製造方法。
(Additional remark 7) In the manufacturing method of the SiC substrate which has a penetration micropipe for providing a semiconductor element, the manufacturing method of the SiC substrate includes a sealing step of sealing the penetration micropipe from the back surface of the SiC substrate, and sealing A method of manufacturing a SiC substrate, comprising a sintering step of sintering after the step.
(Additional remark 8) The manufacturing method of the SiC substrate of Additional remark 7 WHEREIN: The manufacturing method of the said SiC substrate has the process of grind | polishing the SiC substrate surface after a sintering process, The manufacturing method of the SiC substrate characterized by the above-mentioned.
(Additional remark 9) The manufacturing method of the SiC substrate of Additional remark 7 WHEREIN: The manufacturing method of the said SiC substrate is sealed with the material in any one of
(付記10)貫通マイクロパイプを有するSiC基板上に、半導体素子を設ける半導体装置において、前記半導体装置は、SiC基板の裏面から貫通マイクロパイプを絶縁材料で封止し、封止した後に焼結されたSiC基板を有し、焼結した後、SiC基板の他の面に半導体素子を設ける半導体装置であって、前記SiC基板上に第1の化合物半導体からなるキャリア走行層と、前記キャリア走行層の上に第2の化合物半導体からなるキャリア供給層と、を有する高電子移動度素子を備えることを特徴とする半導体装置。
(付記11)付記10に記載の半導体装置において、前記キャリア走行層がGaNで形成され、前記キャリア供給層がAlGaNで形成されていることを特徴とする半導体装置。
(付記12)付記10に記載の半導体装置において、前記半導体装置は、前記キャリア供給層の上に、ソース電極及びドレイン電極とゲート電極とを有することを特徴とする半導体装置。
(付記13)貫通マイクロパイプを有するSiC基板上に、半導体素子を設ける半導体装置において、前記半導体装置は、SiC基板の裏面から貫通マイクロパイプを絶縁材料で封止し、封止した後に焼結されたSiC基板を有し、焼結した後、SiC基板の他の面に半導体素子を設ける半導体装置であって、前記SiC基板上にSiC層を有することを特徴とする半導体装置。
(Appendix 10) In a semiconductor device in which a semiconductor element is provided on a SiC substrate having a through micropipe, the semiconductor device is sealed after sealing the through micropipe from the back surface of the SiC substrate with an insulating material. A semiconductor device having a SiC substrate, having a semiconductor element provided on the other surface of the SiC substrate after sintering, and a carrier running layer made of a first compound semiconductor on the SiC substrate, and the carrier running layer A semiconductor device comprising a high electron mobility element having a carrier supply layer made of a second compound semiconductor on the substrate.
(Supplementary note 11) The semiconductor device according to supplementary note 10, wherein the carrier travel layer is formed of GaN and the carrier supply layer is formed of AlGaN.
(Supplementary note 12) The semiconductor device according to supplementary note 10, wherein the semiconductor device has a source electrode, a drain electrode, and a gate electrode on the carrier supply layer.
(Supplementary note 13) In a semiconductor device in which a semiconductor element is provided on a SiC substrate having a through micropipe, the semiconductor device is sealed after sealing the through micropipe with an insulating material from the back surface of the SiC substrate. A semiconductor device having a SiC substrate, having a semiconductor element provided on another surface of the SiC substrate after sintering, and having a SiC layer on the SiC substrate.
(付記14)貫通マイクロパイプを有するSiC基板上に半導体素子を設ける半導体装置の製造方法において、前記半導体装置の製造方法は、SiC基板の裏面から貫通マイクロパイプを封止する封止工程と、封止工程の後に、焼結する焼結工程とを有し、その後、シリコンカーバイド基板の他の面に半導体素子を設けることを特徴とする半導体装置の製造方法。
(付記15)付記14に記載の半導体装置の製造方法において、前記半導体装置の製造方法は、SiC基板表面を研摩する工程を有することを特徴とする半導体装置の製造方法。
(付記16)付記14に記載の半導体装置の製造方法において、前記半導体装置の製造方法は、さらに、SiC基板の他の面上に第1の化合物半導体からなるキャリア走行層と、前記チャネル層の上に第2の化合物半導体からなるキャリア供給層と、を有する高電子移動度素子を設けることを特徴とする半導体装置の製造方法。
(付記17)付記14に記載の半導体装置の製造方法において、前記高電子移動度素子は、キャリア走行層がGaNで形成され、キャリア供給層がAlGaNで形成されていることを特徴とする半導体装置の製造方法。
(付記18)付記14に記載の半導体装置の製造方法において、前記半導体装置の製造方法は、キャリア供給層の上にソース電極及びドレイン電極とゲート電極とを設けることを特徴とする半導体装置の製造方法。
(付記19)付記14に記載の半導体装置の製造方法において、前記半導体装置の製造方法は、前記SiC基板上にSiC層を設けることを特徴とする半導体装置の製造方法。
(Additional remark 14) In the manufacturing method of the semiconductor device which provides a semiconductor element on the SiC substrate which has a penetration micropipe, the manufacturing method of the said semiconductor device includes a sealing process which seals a penetration micropipe from the back of a SiC substrate, and sealing A method for manufacturing a semiconductor device, comprising: a sintering step for sintering after the stopping step, and thereafter providing a semiconductor element on the other surface of the silicon carbide substrate.
(Additional remark 15) The manufacturing method of the semiconductor device of Additional remark 14 WHEREIN: The manufacturing method of the said semiconductor device has the process of grind | polishing the SiC substrate surface, The manufacturing method of the semiconductor device characterized by the above-mentioned.
(Additional remark 16) In the manufacturing method of the semiconductor device according to Additional remark 14, the manufacturing method of the semiconductor device further includes a carrier traveling layer made of a first compound semiconductor on the other surface of the SiC substrate, and a channel layer. A method of manufacturing a semiconductor device, comprising: providing a high electron mobility element having a carrier supply layer made of a second compound semiconductor thereon.
(Supplementary Note 17) In the method of manufacturing a semiconductor device according to Supplementary Note 14, in the high electron mobility element, a carrier travel layer is formed of GaN and a carrier supply layer is formed of AlGaN. Manufacturing method.
(Supplementary note 18) In the semiconductor device manufacturing method according to supplementary note 14, the semiconductor device manufacturing method includes providing a source electrode, a drain electrode, and a gate electrode on a carrier supply layer. Method.
(Supplementary note 19) The semiconductor device manufacturing method according to supplementary note 14, wherein the semiconductor device manufacturing method includes providing a SiC layer on the SiC substrate.
1 SiC基板
2 i型GaN電子走行層
3 i型AlGaNスペーサ層
4 n型AlGaN電子供給層
5 n型GaN保護層
11 n+型SiC基板
12 n−型SiCエピタキシャル層
20 エピタキシャル基板(閉塞処理前)
21 マイクロパイプ(貫通孔)
22 絶縁膜
23 高耐熱材料
30 エピタキシャル基板(閉塞処理後)
31 SiN膜
32 ソース電極
33 ドレイン電極
34 ゲート電極
40 エピタキシャル基板(閉塞処理後)
1 SiC substrate 2 i-type GaN electron transit layer 3 i-type AlGaN spacer layer 4 n-type AlGaN electron supply layer 5 n-type GaN protective layer 11 n + -type SiC substrate 12 n - type
21 Micropipe (through hole)
22 Insulating
31
Claims (11)
半導体素子を配置しない裏側の面から、貫通マイクロパイプに対して、溶媒に懸濁又は溶解させた高分子絶縁材料を埋め込んで封止し、封止した後に焼結されていて、かつ、平坦化されている
ことを特徴とするSiC基板。 In a silicon carbide (SiC) substrate on which a semiconductor element is provided,
From the back surface is not arranged semiconductor elements, penetrating to micropipe, sealed by embedding a polymeric insulating material suspended or dissolved in Solvent, it has been sintered after sealing, and a flat SiC substrate characterized by being made.
前記高分子絶縁材料は、シリコーン系樹脂である
ことを特徴とするSiC基板。 The SiC substrate according to claim 1,
The SiC insulating material, wherein the polymer insulating material is a silicone-based resin.
前記SiC基板の半導体素子を配置する表側の面に絶縁膜を形成する膜形成工程と、
前記SiC基板の半導体素子を配置しない裏側の面に、溶媒に懸濁又は溶解させた高分子絶縁材料を塗布して貫通マイクロパイプに対して、埋め込んで封止する封止工程と、
前記封止工程の後に焼結する焼結工程と、
前記焼結工程の後に研摩して平坦化する平坦化工程と、を有する
ことを特徴とするSiC基板の製造方法。 In a manufacturing method of a SiC substrate for manufacturing a silicon carbide (SiC) substrate on which a semiconductor element is provided,
A film forming step of forming an insulating film on the front side surface on which the semiconductor element of the SiC substrate is disposed;
The surface of the back side is not arranged the semiconductor element of the SiC substrate, a polymeric insulating material suspended or dissolved in a solvent and applied to the through micropipe, and a sealing step of sealing crowded padded,
A sintering step of sintering after the sealing step;
And a flattening step of polishing and flattening after the sintering step.
前記膜形成工程で形成された絶縁膜を、研摩して除去する
ことを特徴とするSiC基板の製造方法。 In the manufacturing method of the SiC substrate according to claim 3,
A method of manufacturing a SiC substrate, comprising polishing and removing the insulating film formed in the film forming step.
前記高分子絶縁材料は、シリコーン系樹脂である
ことを特徴とするSiC基板の製造方法。 In the manufacturing method of the SiC substrate according to claim 3 or 4,
The method for manufacturing a SiC substrate, wherein the polymer insulating material is a silicone-based resin.
前記半導体装置は、
半導体素子を設けない裏側の面から貫通マイクロパイプに対して、溶媒に懸濁又は溶解させた高分子絶縁材料で封止し、封止した後に焼結されたSiC基板で、その表側の面に半導体素子を設ける半導体装置であって、
前記SiC基板上に第1の化合物半導体からなるキャリア走行層と、前記キャリア走行層の上に第2の化合物半導体からなるキャリア供給層と、を有する高電子移動度素子を備える
ことを特徴とする半導体装置。 In a semiconductor device in which a semiconductor element is provided on a SiC substrate,
The semiconductor device includes:
A SiC substrate that is sealed with a polymer insulating material suspended or dissolved in a solvent from the back side surface where no semiconductor element is provided to the through micropipe, and then sealed, and on the front side surface A semiconductor device provided with a semiconductor element,
A high electron mobility element having a carrier running layer made of a first compound semiconductor on the SiC substrate and a carrier supply layer made of a second compound semiconductor on the carrier running layer is provided. Semiconductor device.
前記キャリア走行層がGaNで形成され、前記キャリア供給層がAlGaNで形成されている
ことを特徴とする半導体装置。 The semiconductor device according to claim 6.
The semiconductor device, wherein the carrier travel layer is made of GaN, and the carrier supply layer is made of AlGaN.
前記半導体装置は、前記キャリア供給層の上に、ソース電極及びドレイン電極とゲート電極とを有する
ことを特徴とする半導体装置。 The semiconductor device according to claim 7,
The semiconductor device has a source electrode, a drain electrode, and a gate electrode on the carrier supply layer.
半導体素子を設けない裏側の面から貫通マイクロパイプに対して、溶媒に懸濁又は溶解させた高分子絶縁材料で封止し、封止した後に焼結されたSiC基板で、その表側の面に半導体素子を設ける半導体装置の製造方法であって、 A SiC substrate that is sealed with a polymer insulating material suspended or dissolved in a solvent from the back side surface where no semiconductor element is provided to the through micropipe, and then sealed, and on the front side surface A method of manufacturing a semiconductor device in which a semiconductor element is provided,
前記SiC基板上に第1の化合物半導体からなるキャリア走行層と、前記キャリア走行層の上に第2の化合物半導体からなるキャリア供給層と、を有する高電子移動度素子を備える A high electron mobility element having a carrier running layer made of a first compound semiconductor on the SiC substrate and a carrier supply layer made of a second compound semiconductor on the carrier running layer is provided.
ことを特徴とする半導体装置の製造方法。 A method for manufacturing a semiconductor device.
前記キャリア走行層がGaNで形成され、前記キャリア供給層がAlGaNで形成されている
ことを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 9,
The method of manufacturing a semiconductor device, wherein the carrier travel layer is formed of GaN and the carrier supply layer is formed of AlGaN .
前記キャリア供給層の上に、ソース電極及びドレイン電極とゲート電極とを有する
ことを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 10,
A method for manufacturing a semiconductor device, comprising: a source electrode, a drain electrode, and a gate electrode on the carrier supply layer .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005093663A JP4997711B2 (en) | 2005-03-29 | 2005-03-29 | Silicon carbide substrate, method for manufacturing the same, and method for manufacturing a semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005093663A JP4997711B2 (en) | 2005-03-29 | 2005-03-29 | Silicon carbide substrate, method for manufacturing the same, and method for manufacturing a semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006278609A JP2006278609A (en) | 2006-10-12 |
JP4997711B2 true JP4997711B2 (en) | 2012-08-08 |
Family
ID=37213070
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005093663A Active JP4997711B2 (en) | 2005-03-29 | 2005-03-29 | Silicon carbide substrate, method for manufacturing the same, and method for manufacturing a semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4997711B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6500342B2 (en) * | 2013-04-27 | 2019-04-17 | 日亜化学工業株式会社 | Method of manufacturing semiconductor laser device and method of manufacturing submount |
JP6341056B2 (en) * | 2014-10-24 | 2018-06-13 | 日亜化学工業株式会社 | Submount and manufacturing method thereof, semiconductor laser device and manufacturing method thereof |
JP7143769B2 (en) * | 2019-01-10 | 2022-09-29 | 三菱電機株式会社 | Method for manufacturing silicon carbide semiconductor substrate and method for manufacturing silicon carbide semiconductor device |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0927489A (en) * | 1995-07-11 | 1997-01-28 | Nippondenso Co Ltd | Semiconductor substrate and method of manufacture |
JP3967045B2 (en) * | 1999-09-07 | 2007-08-29 | 沖電気工業株式会社 | Semiconductor device and manufacturing method thereof |
JP3773776B2 (en) * | 2000-10-11 | 2006-05-10 | 大日本スクリーン製造株式会社 | Substrate processing equipment |
JP2004047605A (en) * | 2002-07-10 | 2004-02-12 | Toyota Motor Corp | Semiconductor element and its manufacturing method |
JP2004111759A (en) * | 2002-09-20 | 2004-04-08 | Shindengen Electric Mfg Co Ltd | Method for manufacturing semiconductor device |
JP2004172556A (en) * | 2002-11-22 | 2004-06-17 | Toyota Motor Corp | Semiconductor device and its manufacturing method |
-
2005
- 2005-03-29 JP JP2005093663A patent/JP4997711B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2006278609A (en) | 2006-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11830940B2 (en) | Semiconductor device including high electron mobility transistor or high hole mobility transistor and method of fabricating the same | |
Ikeda et al. | GaN power transistors on Si substrates for switching applications | |
Yanagihara et al. | Recent advances in GaN transistors for future emerging applications | |
JP5087818B2 (en) | Field effect transistor | |
JP5784441B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP2002076023A (en) | Semiconductor device | |
JP2001230407A (en) | Semiconductor device | |
JP2008507853A (en) | Nitride-based transistor with laterally grown active region and method of manufacturing the same | |
US20100038680A1 (en) | Iii-nitride semiconductor field effect transistor | |
JP2008091595A (en) | Semiconductor device and its manufacturing method | |
CN104600109A (en) | High pressure resistant nitride semiconductor epitaxial structure and growing method thereof | |
US11430875B2 (en) | Method for manufacturing transistor | |
JP2008091699A (en) | Method of manufacturing semiconductor transistor | |
JP2018041786A (en) | Semiconductor crystal substrate, semiconductor device, method of manufacturing semiconductor crystal substrate, and method of manufacturing semiconductor device | |
JP2016139655A (en) | Semiconductor device and semiconductor device manufacturing method | |
JP7069584B2 (en) | Manufacturing method for board products | |
US20150021666A1 (en) | Transistor having partially or wholly replaced substrate and method of making the same | |
JP4997711B2 (en) | Silicon carbide substrate, method for manufacturing the same, and method for manufacturing a semiconductor device | |
JP2008053436A (en) | Semiconductor element | |
JP6649586B2 (en) | Compound semiconductor device and method of manufacturing the same | |
JP2012049170A (en) | Nitride semiconductor device | |
JP2006032524A (en) | Nitride semiconductor heterostructure field-effect transistor and its manufacturing method | |
US20210193820A1 (en) | Semiconductor structure and forming method thereof | |
Yoshida et al. | Fabrication of AlGaN/GaN HFET with a high breakdown voltage of over 1050 V | |
JP6416705B2 (en) | Field effect transistor and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110315 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120330 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120417 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120430 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4997711 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150525 Year of fee payment: 3 |