JP4995460B2 - Digital video processing system and method for setting horizontal synchronization of digital video signal - Google Patents
Digital video processing system and method for setting horizontal synchronization of digital video signal Download PDFInfo
- Publication number
- JP4995460B2 JP4995460B2 JP2005367004A JP2005367004A JP4995460B2 JP 4995460 B2 JP4995460 B2 JP 4995460B2 JP 2005367004 A JP2005367004 A JP 2005367004A JP 2005367004 A JP2005367004 A JP 2005367004A JP 4995460 B2 JP4995460 B2 JP 4995460B2
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- signal
- digital video
- horizontal synchronization
- filtered digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
- H04N5/10—Separation of line synchronising signal from frame synchronising signal or vice versa
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
Description
本発明は、ビデオ信号処理システム及び方法に係り、特に、ビデオ信号内の水平同期信号を検出するシステム及び方法に関する。 The present invention relates to a video signal processing system and method, and more particularly, to a system and method for detecting a horizontal synchronization signal in a video signal.
ビデオ信号は、一般的にタイミング情報と共に強度情報を含む低電圧信号であって、ディスプレイシステムの駆動に使われる。ビデオ信号は複数のビデオフレームを含み、それぞれのビデオフレームの終端で垂直同期(またはVsync)パルスが発生する。それぞれのビデオフレームは、スクリーンやモニタのようなディスプレイ装置のラインを駆動するために処理されるビデオ情報を含む複数のラインを備える。 The video signal is generally a low voltage signal including intensity information as well as timing information, and is used to drive a display system. The video signal includes a plurality of video frames, and a vertical sync (or Vsync) pulse is generated at the end of each video frame. Each video frame comprises a plurality of lines containing video information that is processed to drive lines of a display device such as a screen or monitor.
図1は、アナログビデオ信号10、特に、カラービデオバースト信号CVBSを示す。アナログビデオ信号10は、フロントポーチ11部分、水平同期(Hsync)パルス12、カラーバスト信号13aを含むバックポーチ13部分、及び活性ビデオ信号14部分を含む。Hsyncパルス12は、ビデオ情報のそれぞれのラインの開始を知らせる。それぞれのHsyncパルスは、フロントポーチ11により先行されてバックポーチ13により終了する。カラーバスト信号13aは、多様なビデオフォーマット(例えば、NTSC及びPAL)でカラーキャリブレーションの基準として使われる。活性ビデオ信号14は、バックポーチ13と次のHsyncパルス12のフロントポーチ11との間に位置する。
FIG. 1 shows an
ビデオ信号10のそれぞれのラインは、Hsyncパルス12の下降エッジで始まり、次のHsyncパルス12の下降エッジで終わる。フロントポーチ11及びバックポーチ13は、与えられたビデオ標準に基づいて特定される“ブランキングレベル”(Blanking Level:BL)として参照される、DC電圧レベルにある。Hsyncパルス12は、BLより小さなDCレベルを持つ“同期レベル”(Synchronization Level:SL)として参照される、DC電圧レベル(または振幅)を持つ。Hsyncパルス12の下降及び上昇エッジは、通常的にBLに比例してHsync振幅の50%、またはSLとして特定されるDCスライスレベルに基づいて定義される。ビデオの与えられたラインのバックポーチ13とフロントポーチ11との距離は、与えられたビデオ信号標準に基づいて特定されるパラメータである。
Each line of the
ディスプレイシステムの駆動に使われるビデオ及びタイミング情報を抽出するために、(図1に示すような)ビデオ信号を処理するためのビデオ処理システム及び方法の多様なタイプが発展しつつある。ビデオ処理において重要な事項のうち一つは、分離されたフレームを適切に識別してそれぞれのビデオフレームのライン情報を発生させ、かつディスプレイするためのVsync及びHsync信号を正確に検出する能力である。図2Aは、上位レベルで従来のビデオ信号処理システム100を示すブロック図である。一般的に、ビデオ処理システム100は、Y/C分離モジュール110、同期検出モジュール120及び復調器モジュール130を備える。
Various types of video processing systems and methods for processing video signals (as shown in FIG. 1) are evolving to extract video and timing information used to drive a display system. One important aspect of video processing is the ability to properly identify the separated frames, generate line information for each video frame, and accurately detect the Vsync and Hsync signals for display. . FIG. 2A is a block diagram illustrating a conventional video
同期検出モジュール20は、入力ビデオ信号10のHsync及びVsyncを検出する。Y/C分離モジュール110は、同期検出器120により検出された同期信号に基づいて、入力ビデオ信号10からルミナンスY信号とクロミナンスC信号とを分離する。復調器130は、抽出されたY及びC信号を補間してビデオデータ信号R、G、B/Y、Cb、Crを発生させ、ビデオデータ信号は、ビデオ処理部によりさらに処理されてビデオ画像をディスプレイするディスプレイ装置を駆動するための制御信号を発生させる。
The synchronization detection module 20 detects Hsync and Vsync of the
図2Bは、入力ビデオ信号のHsync信号を検出する従来の同期検出モジュールの実施形態を示すブロック図である。検出器120は、スライサモジュール121、スライスレベル発生器122、位相検出器123、及び位相同期ループ(Phase−Locked Loop:PLL)124を備え、それらはいずれも制御器125の制御下で動作する。一般的に、スライサ121は、スライスレベル発生器122により発生するDCレベルに基づいて、入力ビデオ信号10内のHsync信号の上昇及び下降エッジを検出する。スライスレベル発生器122は、入力ビデオ信号10を処理し、かつ公知の技術を利用してDCスライスレベルを決定する。例えば、DCスライスレベルは、入力ビデオ信号のDC振幅、遷移、そして多様な部分の構造に基づいて決定できる。DCスライスレベルは、HsyncパルスのSL及びBLまたは活性ビデオ部分の他のピークのような他のレベル間の相対的な振幅の推定に基づいて決定できる。
FIG. 2B is a block diagram illustrating an embodiment of a conventional synchronization detection module that detects an Hsync signal of an input video signal. The
スライスレベル発生器122により決定されたDCスライスレベルに基づいて、スライサモジュール121は、入力ビデオ信号レベルが決定されたDCスライスレベル下に落ちる時点で、ビデオ信号10内のHsyncパルス12の下降エッジを検出する。同様に、スライサモジュール121は、入力ビデオ信号レベルが決定されたDCスライスレベル上に上がる時点で、ビデオ信号10内のHsyncパルス12の上昇エッジを検出する。
Based on the DC slice level determined by the
PLL 124は、ビデオ信号10内で検出されたHsyncパルスに同期する制御パルスHsyncを発生させて出力する。位相検出器123は、スライサ121によりビデオ信号から抽出されたHsyncパルスと、PLL 124で発生して出力されたSyncパルスとの位相差を決定する。位相検出器123は、検出された位相差に基づいて制御信号を発生させ、PLL 124は、抽出されたHsyncパルスに整列した位相になるように、出力Syncパルスを調整してエラー訂正を行う。
The
適用されたHsync検出方式に依存するために、図2A及び図2Bの従来のシステムは、Hsync検出正精度の減少によって性能が低下する恐れがある。特に、公知または決定されている臨界振幅(例えば、BL、SLなど)と、ビデオ信号のDCレベルとを比較することに基づくHsync検出方法で、ビデオ信号にノイズがある場合にHsyncの正確な検出は不可能である。また、ビデオ信号の伝送は、入力ビデオ信号のDCレベルの歪または損失を伴い、したがって、Hsyncパルスの検出が難しいか、または不可能である。 Due to the applied Hsync detection scheme, the conventional system of FIGS. 2A and 2B may degrade in performance due to a decrease in Hsync detection accuracy. In particular, an Hsync detection method based on comparing a known or determined critical amplitude (eg, BL, SL, etc.) with the DC level of the video signal, and accurately detecting Hsync when the video signal is noisy. Is impossible. Also, the transmission of the video signal is accompanied by distortion or loss of the DC level of the input video signal, and therefore it is difficult or impossible to detect the Hsync pulse.
本発明は、ビデオ信号処理システム及び方法、特に、ビデオ信号内の水平同期信号を検出するシステム及び方法を提供するところにその目的がある。 It is an object of the present invention to provide a video signal processing system and method, particularly a system and method for detecting a horizontal synchronization signal in a video signal.
本発明の実施形態によるビデオ信号処理方法は、水平同期信号を含むアナログビデオ信号を受信するステップと、前記アナログ信号をビデオ信号に変換するステップと、前記デジタルビデオ信号を低域通過フィルタリングして、第1フィルタリングされたデジタルビデオ信号を発生させるステップと、前記第1フィルタリングされたデジタルビデオ信号を高域通過フィルタリングして、第2フィルタリングされたデジタルビデオ信号を発生させるステップと、前記第1及び第2フィルタリングされたデジタルビデオ信号を利用して前記水平同期信号の位置を決定するステップと、を含む。 A video signal processing method according to an embodiment of the present invention includes a step of receiving an analog video signal including a horizontal synchronization signal, a step of converting the analog signal into a video signal, and low-pass filtering the digital video signal. Generating a first filtered digital video signal; high-pass filtering the first filtered digital video signal to generate a second filtered digital video signal; and Using a filtered digital video signal to determine the position of the horizontal synchronization signal.
本発明の他の実施形態によるコンピュータで読み取り可能な記録媒体は、ビデオ信号を処理する方法を行うプログラムを記録し、前記方法は、水平同期信号を含むアナログビデオ信号を受信するステップと、前記アナログ信号をビデオ信号に変換するステップと、前記デジタルビデオ信号を低域通過フィルタリングして、第1フィルタリングされたデジタルビデオ信号を発生させるステップと、前記第1フィルタリングされたデジタルビデオ信号を高域通過フィルタリングして、第2フィルタリングされたデジタルビデオ信号を発生させるステップと、前記第1及び第2フィルタリングされたデジタルビデオ信号を利用して、前記水平同期信号の位置を決定するステップと、を含む。 A computer-readable recording medium according to another embodiment of the present invention records a program for performing a method for processing a video signal, the method comprising receiving an analog video signal including a horizontal synchronization signal; Converting the signal to a video signal; low-pass filtering the digital video signal to generate a first filtered digital video signal; and high-pass filtering the first filtered digital video signal. Generating a second filtered digital video signal; and determining a position of the horizontal synchronization signal using the first and second filtered digital video signals.
本発明のさらに他の実施形態による同期信号検出システムは、ビデオ信号内の水平同期信号Hsyncを検出する水平同期信号検出システムを備える同期信号検出システムを備え、前記水平同期信号検出システムは、アナログ−デジタル変換器(Analog−to−Digital Converter:ADC)と、デジタル低域通過フィルタと、高域通過フィルタと、水平位置決定システムとを備える。ADCは、アナログビデオ信号を処理してデジタルビデオ信号を発生させる。デジタル低域通過フィルタは、前記デジタルビデオ信号をフィルタリングして、第1フィルタリングされたデジタルビデオ信号を発生させる。高域通過フィルタは、前記第1フィルタリングされたデジタルビデオ信号をフィルタリングして、第2フィルタリングされたデジタルビデオ信号を発生させる。水平位置決定システムは、前記第1及び第2フィルタリングされたデジタルビデオ信号を利用して、水平同期信号の位置を決定する。 A synchronization signal detection system according to still another embodiment of the present invention includes a synchronization signal detection system including a horizontal synchronization signal detection system that detects a horizontal synchronization signal Hsync in a video signal, and the horizontal synchronization signal detection system includes an analog- A digital converter (Analog-to-Digital Converter: ADC), a digital low-pass filter, a high-pass filter, and a horizontal position determination system are provided. The ADC processes the analog video signal and generates a digital video signal. A digital low pass filter filters the digital video signal to generate a first filtered digital video signal. A high pass filter filters the first filtered digital video signal to generate a second filtered digital video signal. The horizontal position determination system determines the position of the horizontal synchronization signal using the first and second filtered digital video signals.
本発明は、ビデオ信号にノイズがある場合にも水平同期を正確に検出でき、ビデオ信号のDCレベルに歪または損失が伴う場合にも水平同期パルスを正確に検出できる。 The present invention can accurately detect horizontal synchronization even when there is noise in the video signal, and can accurately detect horizontal synchronization pulses even when distortion or loss occurs in the DC level of the video signal.
本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面及び図面に記載された内容を参照しなければならない。 For a full understanding of the invention and the operational advantages thereof and the objects achieved by the practice of the invention, reference should be made to the accompanying drawings that illustrate preferred embodiments of the invention and the contents described in the drawings. There must be.
以下、添付した図面を参照して本発明の望ましい実施形態を説明することによって、本発明を詳細に説明する。各図面に付された同一参照符号は同一部材を表わす。 Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. The same reference numerals in the drawings represent the same members.
ビデオ信号内で水平同期を検出するシステム及び方法の実施形態を以下で詳細に説明する。以下で説明する本発明の実施形態によるシステム及び方法は、ハードウェア、ソフトウェア、ファームウェア、特定目的を持つプロセッサ、またはそれらの組み合わせの形態で実現できるということが理解されねばならない。例えば、ビデオ処理システム及び方法は、一つ以上のプログラム保存装置(例えば、ハードディスク、磁気フロッピー(登録商標)ディスク、RAM、CD-ROM、DVD、ROM、フラッシュメモリなど)に実現されるプログラム命令を含むソフトウェアで実現されるか、または適当な構造を備える任意の装置または機械(例えば、マイクロプロセッサ、DSP、ASIC、FPGAなど)により行われうる。 Embodiments of a system and method for detecting horizontal synchronization in a video signal are described in detail below. It should be understood that the systems and methods described below according to embodiments of the present invention can be implemented in the form of hardware, software, firmware, special purpose processors, or combinations thereof. For example, a video processing system and method may include program instructions implemented on one or more program storage devices (eg, hard disk, magnetic floppy disk, RAM, CD-ROM, DVD, ROM, flash memory, etc.). It can be implemented in software including, or performed by any device or machine (eg, microprocessor, DSP, ASIC, FPGA, etc.) with appropriate structure.
図3は、本発明の実施形態によるビデオ信号の水平同期Hsync信号を検出するシステム200のブロック図である。一般的に、システム200は、ADC 210、デジタルフィルタ220、マスク発生器230、及び同期検出器240を備える。全体システム200動作の例示的なモード及びシステム構成要素の機能は、図4のタイミング図を参照して説明される。
FIG. 3 is a block diagram of a
ADC 210は、アナログビデオ信号40を入力として受信し、公知の技術を利用してアナログ信号をデジタル信号に変換する。図4は、図1の信号フォーマットと類似した信号フォーマットを持つ入力アナログビデオ信号40を表わす。特に、ADC 210は、所定のサンプリング周波数によって離散的な時点で入力ビデオ信号40をサンプリングする。ADC 210の出力は、それぞれのサンプリング時点で入力ビデオ信号の瞬時電圧値を表わすサンプル値のデジタルストリームである。
The
フィルタ220は、例えば、入力アナログ信号がCVBSフォーマットの信号である場合、ノイズ及び/またはカラー情報信号を除去するためにADC 210から出力されたデジタルビデオ信号をフィルタリングできるデジタル低域通過フィルタである。例えば、図4に示すように、出力信号41は入力ビデオ信号40と類似しているが、バックポーチ上の高周波数カラー信号及び活性ビデオ部分は除去される。
The
同期検出器240は、マスク発生器230により発生したマスク信号42を利用してフィルタ出力信号41を処理し、Hsync信号の位置(HSP、または水平同期位置)を決定するだけでなく現在同期レベルSL及びブランキングレベルBLを決定(または推定)する。同期検出器240は、フィルタリングされたデジタルビデオ信号41のレベル変化比率を表わすダイナミックスdi 43を発生させる。同期検出器240は、ダイナミックス43及び推定されたSL、BL、及びHSPを利用してマスク発生器230へのフィードバック内に入力される臨界電圧THV(またはスライスレベル)を決定(または推定)する。本発明の実施形態で、同期検出器240は、SL、BL、HSP、及びTHVに対する現在値を動的に連続的に決定するが、現在値は、瞬時値の加重された測定値及び一つ以上の以前に決定された値に基づいて決定できる。同期検出器240の実施形態は、図6を参照してさらに詳細に説明する。
The
マスク発生器230は、フィルタ出力信号41及び推定されたTHVを受信してマスク信号42を発生させる。特に、マスク発生器230は、(同期検出器240から出力される)推定されたTHVを使用してフィルタ出力信号41内でHsyncパルスの下降及び上昇エッジを決定し、THVレベルを使用してマスク発生器230により検出されるように、フィルタ出力信号41内でHsyncパルスに整列される一連のパルスを含むマスク信号42を発生させる。マスク信号42は、SL、BL、HSPなどの推定と関連のあるフィルタ出力信号42内のサンプル時点を知らせるために、同期検出器240により使用される。
The
図6は、図3の同期検出モジュール240の実施形態を示すブロック図である。一般的に同期検出モジュール240は、同期レベルSLの発生モジュール250、ブランクレベルBLの発生モジュール260、及び臨界電圧THVの発生モジュール270を備える。SL発生器250は、第1及び第2加算器252及び253、そしてダイナミックス決定モジュール254を備えるダイナミックス発生モジュール251を備える。以下で説明するように、ダイナミックス発生モジュール251は、図3のマスク発生器230から出力されるマスク信号42に応答して、図3のフィルタ220からフィルタリングされた出力信号41をフィルタリングしてダイナミックスdi43を出力するデジタルFIR高域通過フィルタである。
FIG. 6 is a block diagram illustrating an embodiment of the
SL発生器250は、ARGMINモジュール256及びARGMAXモジュール257を備える水平同期位置決定モジュール255をさらに備える。水平同期位置決定モジュール255は、ダイナミックス発生モジュール251から出力される高域通過フィルタリングされた信号(すなわち、ダイナミックスdi 43)を処理して水平同期信号の開始位置istart及び終了位置iendを決定する。
The
SL発生器250は、水平同期位置決定モジュール255から出力されるように、現在検出されたHsyncの開始及び終了位置間の同期空間内のサンプル値の平均に基づいて現在SL値を決定するSL推定モジュール258をさらに備える。
ブランクレベル発生器260は加算器261及び除算器262を備える。ブランクレベル発生器260は、図3の低域通過フィルタ220からデジタルフィルタリングされた出力信号41を処理し、後述する方法を利用して現在ブランクレベルBLを推定する。
The
The
臨界値発生器モジュール270は、SL発生器モジュール250及びBL発生器モジュールからそれぞれ出力される現在決定されたSL及びBL値を受信して、現在THV(またはスライスレベル)を決定する。現在決定されたTHVは、図3のマスク発生器モジュール230への入力としてフィードバックされ、マスク発生器により使われてTHVレベルを使用して検出されるようにフィルタリングされたデジタルビデオ信号内で、Hsyncパルスの上昇/下降エッジに整列されたマスク信号43パルスを発生させる。後述するように、現在THVは、実在の現在THV値及び以前に決定されたTHV値の加重された測定値に基づいて決定できる。このような方式で、システム240は、現在及び過去のデータに基づいて適応的に現在THVを推定でき、これによりHsync検出正精度が向上する。
The critical
前述したように、本質的にダイナミックス発生モジュール251は、図3の低域通過フィルタ220から出力されたデジタルビデオ信号41を処理するデジタル高域通過フィルタである。ダイナミックス発生モジュール251の動作の例示的なモジュールが図5及び図7の例示的なダイヤグラムを参照して詳細に説明される。フィルタリングされたデジタルビデオ信号41の現在サンプル位置iに対して、加算器252は、現在サンプル位置i以前のN個のサンプリングされた値の和を決定し、加算器253は、現在サンプル位置i以後のN個のサンプリングされた値の和を決定する。このような過程が図7に図示されており、現在サンプル位置i以前のA(N)サンプル及び以後のB(N)サンプルが図示されている。
As described above, the
ダイナミックス決定モジュール254は、加算器252、253の出力を連続的に受信する。また、マスク信号42は、ダイナミックス決定モジュール254に連続的に入力される。それぞれのサンプル位置iに対して、ダイナミックス決定モジュール254は、インデックスiのサンプル位置でダイナミックスd(i)を決定する。本発明の実施形態で、現在サンプル位置インデックスiでダイナミックスd(i)は次のように決定される。
The
式(1)のフィルタリング方法は、サンプリング位置以前及び以後で同数のサンプルNに基づいた非加重され、かつ対称的な関数を利用したフィルタリング方法である。他の実施形態で、(ダイナミックスd(i)を決定する)フィルタリング過程は、例えば、計算において現在サンプルインデックスが考慮され、かつ考慮されるか、現在サンプル位置i以前及び以後で他の数のサンプル値が考慮され、かつ考慮されるか、フィルタリングが加重された関数に基づくなど、フィルタリング関数のうち適切なフィルタリング方法に基づく。 The filtering method of Equation (1) is a filtering method using an unweighted and symmetric function based on the same number of samples N before and after the sampling position. In other embodiments, the filtering process (determining the dynamics d (i)) takes into account, for example, the current sample index is considered and considered in the calculation, or other numbers before and after the current sample position i. Based on an appropriate filtering method of the filtering functions, such as sample values are considered and considered, or filtering is based on weighted functions.
ダイナミックス決定モジュール254は、決定されたダイナミックス43を水平同期位置決定モジュール250に出力する。さらに詳細に、本発明の実施形態でダイナミックス決定モジュール254は、マスク信号42を使用することによって臨界値TVHを超過するサンプル値を持つフィルタリングされたデジタルビデオ信号41のそれぞれのサンプル位置iに対して計算されるダイナミックスを除く。特に、図5に示すように、ダイナミックス決定モジュール254は、THVレベルに基づいて決定されたように、マスク信号パルスの“同期空間(sync space)”内にあるそれぞれのサンプル位置iに対してダイナミックスd(i)を出力できる。
The
ダイナミックス決定モジュール254の出力は、位置決定モジュール255により処理される。特に、それぞれの水平スキャン周期に対してARGMINモジュール256は、入力ダイナミックスd(i)からの最小位置istartを
The output of the
ダイナミックスd(i)は、同期レベルに隣接した上昇エッジの中央で最大値を持ち、同期レベル周辺の下降エッジの中央で最小値を持つ(例えば、図5参照)。本発明の実施形態で、(たとえ図9を参照して以後に説明される本発明の他の実施形態で、さらに詳細なistart位置を決定するために補間過程が実現されるとしても)決定されたistartサンプル位置は、与えられた水平スキャン周期に対してHSPとして出力される。 The dynamics d (i) has a maximum value at the center of the rising edge adjacent to the synchronization level and has a minimum value at the center of the falling edge around the synchronization level (see, for example, FIG. 5). In an embodiment of the present invention, even if an interpolation process is implemented to determine a more detailed i start position in other embodiments of the present invention described below with reference to FIG. The i start sample position is output as an HSP for a given horizontal scan period.
SL決定モジュール258は加算器252及び253、そしてARGMIN及びARGMAXモジュール256、257の出力を入力として受信する。SL決定モジュール258は、決定された最小位置istartと最大位置iendとの間の任意のサンプル位置インデックスで低域通過フィルタの出力にかけてサンプリングされた2N+1個の値の平均を決定し、その後に計算された値が最小である地点で平均値をSLとして決定する。特に、本発明の実施形態で、SL決定モジュール258は、SLを次のように決定する。
The
本質的にBL発生器260は、ARGMAXモジュール257から出力される推定されたiend位置を使用してフィルタ出力信号41を低域通過フィルタリングすることによって、それぞれの水平スキャン周期に対してBLを推定する低域通過FIRフィルタである。特に、本発明の実施形態では、それぞれの水平スキャン周期に対して加算器261は、フィルタリングされたデジタルビデオ信号41のバックポーチ領域内のサンプル値の和を決定し、考慮される関連サンプルは、最大位置iendに基づいて決定される。除算器262は、(加算器261から出力された)計算された和をサンプル数NBPで除算することによって平均を決定する。特に、本発明の実施形態でBLは、次のように決定される。
In essence, the
Hsyncパルスの上昇エッジに対応するサンプル値が計算に含まれることを防止するために、決定された最大位置iendにつながる多数のサンプルNSKIPが計算から除外されうる。例えば、図5及び図7に示すように、推定された位置iendにつながる与えられた数のサンプルNSKIPは、BL値の決定に使われるサンプルのセットC(NBP)から除外される。 In order to prevent the sample value corresponding to the rising edge of the Hsync pulse from being included in the calculation, a large number of samples NSKIP leading to the determined maximum position i end may be excluded from the calculation. For example, as shown in FIGS. 5 and 7, a given number of samples NSKIP leading to the estimated position i end is excluded from the set of samples C (NBP) used to determine the BL value.
前述したように、臨界値発生部270は、与えられたスキャン周期に対して推定されたSL及びBL値に基づいて現在THVを推定する。本発明の実施形態で、臨界値発生器270は、現在水平スキャン周期に対する現在THV(i)を次のように決定する。
As described above, the threshold
ここで、THV(I−1)は、以前のスキャン周期に対して以前に決定されたTHVであり、(現在のSL及びBL値に基づいて決定されるように)THVは、THVに対する実在の(瞬時)値であり、α=0,…1は加重パラメータである。特に、現在THV(i)は、THVに対する実在値の加重された測定値及び一つ以上の以前に計算されたTHV(i−1)、THV(i−1)などの値に基づいて決定できる。また、THVに対する実在値は Where THV (I-1) is the THV previously determined for the previous scan period, and THV is the actual value for THV (as determined based on the current SL and BL values). (Instantaneous) value, and α = 0,... 1 is a weighting parameter. In particular, the current THV (i) can be determined based on a weighted measurement of the real value for THV and one or more previously calculated values of THV (i-1), THV (i-1), etc. . The actual value for THV is
SL及びBLの現在値は、一つ以上の以前に決定された値及び実在現在値に基づいて現在決定された値SL(i)及びBL(i)であるという点は重要である。例えば、現在決定されたSL(i)及びBL(i)は次のように計算できる。 Significantly, the current values of SL and BL are currently determined values SL (i) and BL (i) based on one or more previously determined values and actual current values. For example, the currently determined SL (i) and BL (i) can be calculated as follows.
図8は、図6の水平同期検出器モジュールの実施形態により行われたビデオ処理のシミュレーション結果を示す波形図である。シミュレーションでそれぞれのインデックス位置に対するダイナミックスd(i)は、現在インデックス位置iの以前12個のサンプル(AN)及び以後12個のサンプル(BN)を利用して決定された(N−12)。また、BLを決定するために、NSKIP=3及びC(N)は、NSKIPサンプルにつながる15個のサンプルと共に定義された。図8で、曲線SLは、BSUMi及びASUMiを利用してそれぞれの位置でシミュレーションされた同期レベルを追跡する波形を表わす。曲線BLは、C 15を使用してシミュレーションされたブランクレベルを追跡する波形を表わす。また、ダイナミックスで表示された曲線は、d(i)に対する前記式を利用して決定されたシミュレーションされた波形を表わす。 FIG. 8 is a waveform diagram showing simulation results of video processing performed by the embodiment of the horizontal synchronization detector module of FIG. The dynamics d (i) for each index position in the simulation was determined using the previous 12 samples (AN) and the subsequent 12 samples (BN) at the current index position i (N-12). Also, to determine BL, NSKIP = 3 and C (N) were defined with 15 samples leading to NSKIP samples. In FIG. 8, curve SL represents a waveform that tracks the synchronization level simulated at each location using BSUMi and ASUMi. Curve BL represents a waveform that tracks the blank level simulated using C15. Also, the curve displayed in dynamics represents a simulated waveform determined using the above equation for d (i).
本発明の実施形態で、推定されたHSP(istart)を調整するように実現された方法は、実際の、またはさらに正確なHSP値を決定できる。推定されたHSP値を調整する例示的な方法が、図9を参照して説明される。図9で、例示的な波形90は、同期信号の下降エッジに沿ってサンプリング位置…S(i−1)、S(i)、S(i+1)、S(i+2)、…を持つフィルタ出力信号を表わす。また、例示的な波形91は、フィルタ出力波形90の対応するサンプル位置に対して計算されたダイナミックスd(i−1)、d(i)、d(i+1)、d(i+2)を表わす。ダイナミックスdiは、フィルタリングされた出力信号41のサンプル値から推定されるために、ダイナミックスdiの実際HSPの値がサンプリングされない可能性がある。
In an embodiment of the present invention, the method implemented to adjust the estimated HSP (i start ) can determine the actual or more accurate HSP value. An exemplary method for adjusting the estimated HSP value is described with reference to FIG. In FIG. 9, an
したがって、本発明の実施形態で調整された開始位置は、決定された開始位置istartを含むサンプルの間隔内で高域通過フィルタリングされたデジタルビデオ信号を補間することによって決定できる。さらに詳細に、図9の例示的なダイヤグラムでサンプリング位置S(i)がダイナミックスd(i)からの最小位置istartと推定されてHSPとして決定されると仮定すれば、HSPは、交差点HSP’に調整できる。例示的な実施形態でHSP’は次のように計算できる。 Therefore, the start position adjusted in the embodiment of the present invention can be determined by interpolating the high-pass filtered digital video signal within the sample interval including the determined start position i start . More specifically, assuming that the sampling position S (i) is estimated as the minimum position i start from the dynamics d (i) and determined as the HSP in the exemplary diagram of FIG. 9, the HSP is the intersection HSP. Can be adjusted. In an exemplary embodiment, HSP ′ can be calculated as follows:
図6の実施形態で、位置決定モジュール255は、前述したように例示的なHSP調整方法を実現でき、その後に正確なHSPとして調整されたistart位置を出力する。
In the embodiment of FIG. 6, the
以上のように図面及び明細書で最適の実施形態が開示された。ここで特定の用語が使われたが、これは単に本発明を説明するための目的で使われたものであり、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。したがって、当業者ならばこれより多様な変形及び均等な他の実施形態が可能であるという点を理解できる。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想により決まらなければならない。 As described above, the optimum embodiment has been disclosed in the drawings and specification. Certain terminology has been used herein for the purpose of describing the present invention only, and is intended to limit the scope of the invention as defined in the meaning and claims. It was not used. Therefore, those skilled in the art can understand that various modifications and other equivalent embodiments are possible. Therefore, the true technical protection scope of the present invention must be determined by the technical idea of the claims.
本発明は、ビデオ信号内の水平同期信号を検出するシステムの関連技術分野に好適に用いられる。 The present invention is suitably used in a related technical field of a system for detecting a horizontal synchronizing signal in a video signal.
40 入力ビデオ信号
41 出力信号
43 ダイナミックス
200 水平同期信号検出システム
210 ADC
220 デジタルフィルタ
230 マスク発生器
240 Hsync検出器
40
220
Claims (8)
前記アナログビデオ信号をデジタルビデオ信号に変換するステップと、
前記デジタルビデオ信号を低域通過フィルタリングして、第1フィルタリングされたデジタルビデオ信号を発生させるステップと、
前記第1フィルタリングされたデジタルビデオ信号を高域通過フィルタリングして、第2フィルタリングされたデジタルビデオ信号を発生させるステップと、
前記第1及び第2フィルタリングされたデジタルビデオ信号を利用して前記水平同期信号の位置を決定するステップと、を含み、
前記水平同期信号の位置を決定するステップは、
前記水平同期信号の臨界値THVを推定するステップと、
前記第1フィルタリングされたデジタルビデオ信号と前記臨界値THVとに基いて前記水平同期信号の推定された間隔を指示するマスキング信号を発生させるステップと、
前記マスキング信号及び第2フィルタリングされたデジタルビデオ信号を利用して、前記水平同期信号の開始位置istartと終了位置iendとを決定するステップと、を含み、
前記臨界値THVの推定は、
前記第1フィルタリングされたデジタルビデオ信号と決定された前記水平同期信号の位置を利用して、前記水平同期信号の同期レベルSLと前記アナログビデオ信号のブランクレベルBLとを推定し、推定された前記同期レベルSLと前記ブランクレベルBLとを利用して推定され、
前記同期レベルSLは、
前記水平同期信号の開始位置istartと終了位置iendとの間のそれぞれのサンプル間隔内で、前記第1フィルタリングされたデジタルビデオ信号のサンプル値の平均が決定され、最小平均値を持つ前記複数のサンプル間隔の1つでの平均値として決定され、
前記最小平均値が前記同期レベルSLとして出力されることを特徴とするビデオ信号処理方法。 Receiving an analog video signal including a horizontal synchronization signal;
Converting the analog video signal to a digital video signal;
Low pass filtering the digital video signal to generate a first filtered digital video signal;
High pass filtering the first filtered digital video signal to generate a second filtered digital video signal;
Determining the position of the horizontal synchronization signal using the first and second filtered digital video signals;
Determining the position of the horizontal synchronization signal;
Estimating a critical value THV of the horizontal synchronization signal;
Generating a masking signal indicating an estimated interval of the horizontal synchronization signal based on the first filtered digital video signal and the threshold value THV ;
Wherein by utilizing the masking signal and the second filtered digital video signal, comprising the steps of: determining a start position i start of the horizontal sync signal and the end position i end The,
The critical value THV is estimated as follows:
Using the first filtered digital video signal and the determined position of the horizontal synchronization signal, a synchronization level SL of the horizontal synchronization signal and a blank level BL of the analog video signal are estimated, and the estimated Estimated using the synchronization level SL and the blank level BL,
The synchronization level SL is
An average of sample values of the first filtered digital video signal is determined within each sample interval between a start position i start and an end position i end of the horizontal synchronization signal, and the plurality of samples having a minimum average value are determined. Determined as an average value at one of the sample intervals of
The video signal processing method, wherein the minimum average value is output as the synchronization level SL.
水平同期信号を含むアナログビデオ信号を受信するステップと、
前記アナログビデオ信号をデジタルビデオ信号に変換するステップと、
前記デジタルビデオ信号を低域通過フィルタリングして、第1フィルタリングされたデジタルビデオ信号を発生させるステップと、
前記第1フィルタリングされたデジタルビデオ信号を高域通過フィルタリングして、第2フィルタリングされたデジタルビデオ信号を発生させるステップと、
前記第1及び第2フィルタリングされたデジタルビデオ信号を利用して、前記水平同期信号の位置を決定するステップと、を含み、
前記水平同期信号の位置を決定するステップは、
前記水平同期信号の臨界値THVを推定するステップと、
前記第1フィルタリングされたデジタルビデオ信号と前記臨界値THVとに基いて前記水平同期信号の推定された間隔を指示するマスキング信号を発生させるステップと、
前記マスキング信号及び第2フィルタリングされたデジタルビデオ信号を利用して、前記水平同期信号の開始位置istart及び終了位置iendを決定するステップと、を含み、
前記臨界値THVの推定は、
前記第1フィルタリングされたデジタルビデオ信号と決定された前記水平同期信号の位置を利用して、前記水平同期信号の同期レベルSLと前記アナログビデオ信号のブランクレベルBLとを推定し、推定された前記同期レベルSLと前記ブランクレベルBLとを利用して推定され、
前記同期レベルSLは、
前記水平同期信号の開始位置istartと終了位置iendとの間のそれぞれのサンプル間隔内で、前記第1フィルタリングされたデジタルビデオ信号のサンプル値の平均が決定され、最小平均値を持つ前記複数のサンプル間隔の1つでの平均値として決定され、
前記最小平均値が前記同期レベルSLとして出力されることを特徴とするコンピュータで読み取り可能な記録媒体。 In a computer readable recording medium storing a program for performing a method for processing a video signal, the method comprises:
Receiving an analog video signal including a horizontal synchronization signal;
Converting the analog video signal to a digital video signal;
Low pass filtering the digital video signal to generate a first filtered digital video signal;
High pass filtering the first filtered digital video signal to generate a second filtered digital video signal;
Using the first and second filtered digital video signals to determine the position of the horizontal synchronization signal;
Determining the position of the horizontal synchronization signal;
Estimating a critical value THV of the horizontal synchronization signal;
Generating a masking signal indicating an estimated interval of the horizontal synchronization signal based on the first filtered digital video signal and the threshold value THV ;
By using the masking signal and the second filtered digital video signal, comprising the steps of: determining a start position i start and the end position i end of the horizontal synchronizing signal,
The critical value THV is estimated as follows:
Using the first filtered digital video signal and the determined position of the horizontal synchronization signal, a synchronization level SL of the horizontal synchronization signal and a blank level BL of the analog video signal are estimated, and the estimated Estimated using the synchronization level SL and the blank level BL,
The synchronization level SL is
An average of sample values of the first filtered digital video signal is determined within each sample interval between a start position i start and an end position i end of the horizontal synchronization signal, and the plurality of samples having a minimum average value are determined. Determined as an average value at one of the sample intervals of
The computer-readable recording medium, wherein the minimum average value is output as the synchronization level SL.
前記第1フィルタリングされたデジタルビデオ信号及び前記決定された水平同期信号の位置を利用して、前記水平同期信号の同期レベルを推定するステップをさらに含むことを特徴とする請求項5に記載のコンピュータで読み取り可能な記録媒体。 The method
6. The computer of claim 5, further comprising estimating a synchronization level of the horizontal synchronization signal using the first filtered digital video signal and the position of the determined horizontal synchronization signal. -Readable recording media.
前記第1フィルタリングされたデジタルビデオ信号及び前記決定された水平同期信号の位置を利用して、前記アナログビデオ信号のブランクレベルを推定するステップをさらに含むことを特徴とする請求項6に記載のコンピュータで読み取り可能な記録媒体。 The method
The computer of claim 6, further comprising estimating a blank level of the analog video signal using the position of the first filtered digital video signal and the determined horizontal synchronization signal. -Readable recording media.
前記水平同期信号検出システムは、
アナログビデオ信号を処理してデジタルビデオ信号を発生させるアナログ−デジタル変換器と、
前記デジタルビデオ信号をフィルタリングして、第1フィルタリングされたデジタルビデオ信号を発生させるデジタル低域通過フィルタと、
前記第1フィルタリングされたデジタルビデオ信号をフィルタリングして、第2フィルタリングされたデジタルビデオ信号を発生させる高域通過フィルタと、
前記第1及び第2フィルタリングされたデジタルビデオ信号を利用して、水平同期信号の位置を決定する水平位置決定システムと、を備え、
前記水平位置決定システムは、
前記水平同期信号の臨界値THVを推定し、
前記第1フィルタリングされたデジタルビデオ信号と前記臨界値THVとに基いて前記水平同期信号の推定された間隔を指示するマスキング信号を発生させ、
前記マスキング信号及び第2フィルタリングされたデジタルビデオ信号を利用して、
前記水平同期信号の開始位置istartと終了位置iendとを決定し、
前記臨界値THVの推定は、
前記第1フィルタリングされたデジタルビデオ信号と決定された前記水平同期信号の位置を利用して、前記水平同期信号の同期レベルSLと前記アナログビデオ信号のブランクレベルBLとを推定し、推定された前記同期レベルSLと前記ブランクレベルBLとを利用して推定され、
前記同期レベルSLは、
前記水平同期信号の開始位置istartと終了位置iendとの間のそれぞれのサンプル間隔内で、前記第1フィルタリングされたデジタルビデオ信号のサンプル値の平均が決定され、最小平均値を持つ前記複数のサンプル間隔の1つでの平均値として決定され、
前記最小平均値が前記同期レベルSLとして出力されることを特徴とするビデオ信号処理システム。 A synchronization signal detection system comprising a horizontal synchronization signal detection system for detecting a horizontal synchronization signal Hsync in the video signal;
The horizontal synchronization signal detection system includes:
An analog-to-digital converter that processes the analog video signal to generate a digital video signal;
A digital low-pass filter for filtering the digital video signal to generate a first filtered digital video signal;
A high pass filter for filtering the first filtered digital video signal to generate a second filtered digital video signal;
A horizontal position determination system for determining a position of a horizontal synchronization signal using the first and second filtered digital video signals;
The horizontal position determination system includes:
Estimating a critical value THV of the horizontal synchronization signal;
Generating a masking signal indicating an estimated interval of the horizontal synchronization signal based on the first filtered digital video signal and the threshold value THV ;
Utilizing the masking signal and the second filtered digital video signal,
Determining a start position i start and an end position i end of the horizontal synchronization signal;
The critical value THV is estimated as follows:
Using the first filtered digital video signal and the determined position of the horizontal synchronization signal, a synchronization level SL of the horizontal synchronization signal and a blank level BL of the analog video signal are estimated, and the estimated Estimated using the synchronization level SL and the blank level BL,
The synchronization level SL is
An average of sample values of the first filtered digital video signal is determined within each sample interval between a start position i start and an end position i end of the horizontal synchronization signal, and the plurality of samples having a minimum average value are determined. Determined as an average value at one of the sample intervals of
The video signal processing system, wherein the minimum average value is output as the synchronization level SL.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2004-0108822 | 2004-12-20 | ||
KR1020040108822A KR100780937B1 (en) | 2004-12-20 | 2004-12-20 | Digital processing apparatus and method for estimating horizontal sync included in video signal |
US11/297118 | 2005-12-08 | ||
US11/297,118 US7697067B2 (en) | 2004-12-20 | 2005-12-08 | Digital video processing systems and methods for estimating horizontal sync in digital video signals |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006180501A JP2006180501A (en) | 2006-07-06 |
JP2006180501A5 JP2006180501A5 (en) | 2009-02-12 |
JP4995460B2 true JP4995460B2 (en) | 2012-08-08 |
Family
ID=36585739
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005367004A Expired - Fee Related JP4995460B2 (en) | 2004-12-20 | 2005-12-20 | Digital video processing system and method for setting horizontal synchronization of digital video signal |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4995460B2 (en) |
FR (1) | FR2879880A1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013046486A1 (en) | 2011-09-27 | 2013-04-04 | パナソニック株式会社 | Video demodulation device |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04367167A (en) * | 1991-06-13 | 1992-12-18 | Nippon Hoso Kyokai <Nhk> | Method for regenerating horizontal synchronous signal including time variation |
JP4679748B2 (en) * | 2001-03-30 | 2011-04-27 | 旭化成エレクトロニクス株式会社 | Digital video processing circuit and method |
-
2005
- 2005-12-20 FR FR0512973A patent/FR2879880A1/en not_active Withdrawn
- 2005-12-20 JP JP2005367004A patent/JP4995460B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
FR2879880A1 (en) | 2006-06-23 |
JP2006180501A (en) | 2006-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7697067B2 (en) | Digital video processing systems and methods for estimating horizontal sync in digital video signals | |
EP1708491A2 (en) | Image-quality adjusting apparatus, image-quality adjusting method, and display apparatus | |
EP1777939A1 (en) | Image processing apparatus and method, recording medium, and program | |
US20100238349A1 (en) | Image display apparatus and frequency adjustment method thereof | |
US7327399B2 (en) | Method and a circuit for deriving a synchronisation signal from a video signal | |
JP2006186622A (en) | Image processing device and image processing method | |
JPH08163408A (en) | Noise detection circuit, noise elimination circuit and control emphasis circuit | |
JP4995460B2 (en) | Digital video processing system and method for setting horizontal synchronization of digital video signal | |
US8421920B2 (en) | Automatic quantization clock phase adjustable display apparatus | |
JP2007208723A (en) | Method and program for enhancing contour | |
KR100789682B1 (en) | Synchronous detector | |
US8564722B2 (en) | Horizontal synchronization signal detection system and method | |
JP2947082B2 (en) | Screen size adjustment device | |
JP4679748B2 (en) | Digital video processing circuit and method | |
JP5582920B2 (en) | Image processing device | |
JP3788117B2 (en) | Radar signal processing device | |
JP2000228731A (en) | Noise filter | |
KR100709374B1 (en) | Display apparatus having function of sync compensator and method thereof | |
JP2009094924A (en) | Color killer circuit | |
JP3223697B2 (en) | Radar signal processing equipment | |
JPH08265794A (en) | Judgement system for composite video signal | |
JP2006140540A (en) | Threshold arithmetic unit | |
JP2002300426A (en) | Vertical synchronization signal extracting method and apparatus therefor | |
JPH07336617A (en) | Video signal processor for aspect ratio conversion | |
JPH03268588A (en) | Digital agc circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081217 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110322 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110622 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110719 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111121 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20111130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120330 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120417 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120510 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150518 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4995460 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150518 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |