JP4994815B2 - Method for setting erase voltage of nonvolatile semiconductor memory device - Google Patents
Method for setting erase voltage of nonvolatile semiconductor memory device Download PDFInfo
- Publication number
- JP4994815B2 JP4994815B2 JP2006329647A JP2006329647A JP4994815B2 JP 4994815 B2 JP4994815 B2 JP 4994815B2 JP 2006329647 A JP2006329647 A JP 2006329647A JP 2006329647 A JP2006329647 A JP 2006329647A JP 4994815 B2 JP4994815 B2 JP 4994815B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- negative
- pass transistor
- predetermined
- nonvolatile semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 29
- 238000000034 method Methods 0.000 title claims description 18
- 230000015654 memory Effects 0.000 claims description 27
- 230000005540 biological transmission Effects 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 6
- 238000005513 bias potential Methods 0.000 claims description 3
- 238000009499 grossing Methods 0.000 claims description 2
- 230000003247 decreasing effect Effects 0.000 claims 1
- 230000001360 synchronised effect Effects 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 5
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Read Only Memory (AREA)
Description
本発明は、不揮発性半導体記憶装置の消去方法に係り、詳しくは、消去動作時における高速負高電圧生成及び負電圧生成チャージポンプの軽減を可能とする不揮発性半導体記憶装置の消去電圧の設定方法に関する。 The present invention relates to an erasing method of a nonvolatile semiconductor memory device, and more particularly, to a method of setting an erasing voltage of a nonvolatile semiconductor memory device capable of reducing high-speed negative and high voltage generation and negative voltage generating charge pump during an erasing operation. About.
フラッシュメモリにおいては微細化や低電圧化が進み、書き込み、消去動作などで使用される正、負の高電圧を発生するチャージポンプ回路の段数や、静電容量の領域が増加し、メモリ占有率が低下して、汎用メモリのコスト削減の妨げとなっている。消去動作においては、メモリセルのゲートに負高電圧（〜−９Ｖ）、ウエルに正高電圧（〜９Ｖ）をそれぞれ印加することにより発生するＦＮトンネリング現象を利用して、メモリセルの情報を消去している。 In flash memory, miniaturization and voltage reduction have progressed, and the number of stages of charge pump circuits that generate positive and negative high voltages used in programming and erasing operations and the capacitance area have increased, and the memory occupancy rate has increased. This has hindered cost reduction of general-purpose memory. In the erase operation, the memory cell information is erased by utilizing the FN tunneling phenomenon generated by applying a negative high voltage (˜−9V) to the gate of the memory cell and a positive high voltage (˜9V) to the well. ing.
ゲートに印加される負高電圧の生成にはチャージポンプが利用されるが、充分な速度で降圧するためには、その電圧に応じた降圧段数と、負荷容量に応じた電荷の生成のための静電容量を必要とする。このため、チップの占有面積を小さくすることが困難であった。また、消去モード動作のためにチャージポンプで発生された負高電圧は、周知のそれぞれのパストランジスタを介してメモリセルのゲートに印加される。この負高電圧を伝達するパストランジスタのゲート酸化膜の耐圧保護は、負高電圧のレベルを検出し、所定のレベルに達するとパストランジスタのゲート電圧をＶｃｃからＶｓｓに落とすことにより保護されている。これらについて以下に詳しく説明する。 A charge pump is used to generate a negative high voltage applied to the gate, but in order to step down at a sufficient speed, the number of step-down stages according to the voltage and charge generation according to the load capacity are generated. Requires capacitance. For this reason, it is difficult to reduce the area occupied by the chip. Further, the negative high voltage generated by the charge pump for the erase mode operation is applied to the gate of the memory cell via each known pass transistor. The breakdown voltage protection of the gate oxide film of the pass transistor that transmits the negative high voltage is protected by detecting the level of the negative high voltage and dropping the gate voltage of the pass transistor from Vcc to Vss when reaching a predetermined level. . These will be described in detail below.
図５は、パストランジスタが負高電圧を伝達するときのパストランジスタの電圧を示す電圧ダイアグラムである。チャージポンプは、不揮発性半導体記憶装置の制御部から出力される消去モード信号（ｍｏｄｅ ｓｉｇｎａｌ）により起動され、発生した負高電圧（Ｎｅｇａｔｉｖｅ）は、パストランジスタの一端とポケットウェルに印加される。パストランジスタのゲートには、トランジスタがオンし、その他端からメモリセルに負高電圧が印加されるよう、ポケットウェルの電位より充分高いゲート電圧が印加される。 FIG. 5 is a voltage diagram showing the voltage of the pass transistor when the pass transistor transmits a negative high voltage. The charge pump is activated by an erase mode signal (mode signal) output from the controller of the nonvolatile semiconductor memory device, and the generated negative high voltage (Negative) is applied to one end of the pass transistor and the pocket well. A gate voltage sufficiently higher than the potential of the pocket well is applied to the gate of the pass transistor so that the transistor is turned on and a negative high voltage is applied to the memory cell from the other end.
このときチャージポンプが小型で電圧発生能力が小さいと、破線で示されるような負高電圧となり、メモリセルに印加される高負電圧は、消去期間Ｔを満足することができない。実線で示される消去期間Ｔを満足するに充分な電圧を発生するには、充分な大きさと能力を有するチャージポンプを必要とする。これについて、次に図を用いて説明する。 At this time, if the charge pump is small and the voltage generation capability is small, a negative high voltage as indicated by a broken line is obtained, and the high negative voltage applied to the memory cell cannot satisfy the erase period T. In order to generate a voltage sufficient to satisfy the erase period T indicated by the solid line, a charge pump having a sufficient size and capacity is required. This will be described next with reference to the drawings.
図６は、負チャージポンプのブロックダイアグラム及びパルスタイミングチャートである。図６ｂの期間１でクロックＣＬＫＢＡで駆動されるキャパシタの電荷が、クロックＣＬＫＡで駆動されるキャパシタに充電される。期間２で、重畳されたクロックＣＬＫＡで駆動されるキャパシタの電荷とクロックＣＬＫＢＡで駆動されるキャパシタの電荷が、出力端ＶＰＵＭＰから出力されネガティブレギュレータ（図示されず）に入力される。期間３、４では同様の動作が繰り返され、ネガティブレギュレータで一定の直流負電圧となる。負高電圧を発生するためには、この段数を増加する必要があり、充分な電荷量を蓄積するためには形成されるキャパシタの面積が増加し、いずれもメモリ占有率の低下の要因となる。
FIG. 6 is a block diagram and a pulse timing chart of the negative charge pump. In the period 1 in FIG. 6b, the capacitor driven by the clock CLKBA is charged in the capacitor driven by the clock CLKA. In
また図５において負高電圧（Ｎｅｇａｔｉｖｅ）が所定のレベル（ｅＶ）に到達すると後述の切換信号が生成され、この信号により、パストランジスタのゲート電圧（ＰａｓｓＴｒ Ｇａｔｅ）はＶｃｃからＶｓｓに降下する。このときパストランジスタが形成されているポケットウェルに印加されている電圧は、チャージポンプの負高電圧（Ｎｅｇａｔｉｖｅ）であり、電圧降下を継続しているため、トランジスタのオン状態が維持された状態で、ゲート酸化膜の耐圧が保護される。特許文献１には、消去すべきメモリセルのコントロールゲートに、傾斜付きまたは階段的電圧を印加することにより、フラッシュメモリセルの情報を消去する方法が記載されている。
本発明は、このような問題を解決するためになされたものであり、高速負電圧生成及び負電圧生成チャージポンプの簡易化を可能とする不揮発性半導体記憶装置の消去電圧の設定方法の提供を目的とする。 The present invention has been made to solve such a problem, and provides an erase voltage setting method for a nonvolatile semiconductor memory device that enables simplification of high-speed negative voltage generation and negative voltage generation charge pump. Objective.
本発明の不揮発性半導体記憶装置の消去電圧の設定方法は、負電圧を発生するチャージポンプと負電圧を伝達する伝達部とメモリセルとを有する不揮発性半導体記憶装置の消去電圧の設定方法であって、伝達部は、負電圧をメモリセルへ伝達するパストランジスタを有し、パストランジスタは、第１導電型の半導体基板に形成された第２導電型の第１ウェル領域の内部に形成された第１導電型の第２ウェル領域に形成され、不揮発性半導体装置の消去モードにおいて、チャージポンプの負電圧がパストランジスタの形成された第１導電型の第２ウェル領域とパストランジスタの一端とに入力され、且つ、パストランジスタのゲートに所定の正電圧が印加されて、パストランジスタの他端からメモリセルに所定の負電圧が出力されるとき、第２導電型の第１ウェル領域に印加されている所定の高電位から所定の低電位に降下させ、第１導電型の第２ウェル領域の電位をチャージポンプの負電圧から所定の負電圧に降下させることを特徴とする。 A method for setting an erase voltage of a nonvolatile semiconductor memory device according to the present invention is a method for setting an erase voltage of a nonvolatile semiconductor memory device having a charge pump that generates a negative voltage, a transmission unit that transmits the negative voltage, and a memory cell. The transmission unit includes a pass transistor that transmits a negative voltage to the memory cell, and the pass transistor is formed inside the first conductivity type first well region formed in the first conductivity type semiconductor substrate. In the erase mode of the nonvolatile semiconductor device, the negative voltage of the charge pump is formed between the first conductivity type second well region where the pass transistor is formed and one end of the pass transistor. When a predetermined positive voltage is applied to the gate of the pass transistor and a predetermined negative voltage is output from the other end of the pass transistor to the memory cell, the second The potential of the second well region of the first conductivity type is lowered from the negative voltage of the charge pump to the predetermined negative voltage by lowering the predetermined high potential applied to the first well region of the electric type to a predetermined low potential. It is characterized by that.
本発明の不揮発性半導体記憶装置の消去電圧の設定方法の伝達部は、少なくとも１つのネガティブスイッチ回路を有し、不揮発性半導体装置の消去モードにおいて、各部の選択されたスイッチ回路の主構成要素であるパストランジスタの第２導電型の第１ウェル領域に印加されている所定の高電位から所定の低電位に降下させ、第１導電型の第２ウェル領域の電位をチャージポンプの負電圧から所定の負電圧に降下させることを特徴とする。 The transmission part of the method for setting the erase voltage of the nonvolatile semiconductor memory device of the present invention has at least one negative switch circuit, and is the main component of the selected switch circuit of each part in the erase mode of the nonvolatile semiconductor device. A predetermined high potential applied to a second conductivity type first well region of a pass transistor is dropped from a predetermined high potential to a predetermined low potential, and the potential of the first conductivity type second well region is predetermined from a negative voltage of the charge pump. The negative voltage is reduced to a negative voltage.
本発明の不揮発性半導体記憶装置の消去電圧の設定方法のチャージポンプにはさらに負電圧を平滑にするレギュレータが接続され、レギュレータは、負電圧が所定の電圧に到達すると、ゲートの正電圧を所定の低電圧に降下させる切換信号を発生し、パストランジスタのゲート電圧は、切換信号により、所定の正電圧から所定の低電圧に降下することを特徴とする。 A regulator for smoothing the negative voltage is further connected to the charge pump of the method for setting the erase voltage of the nonvolatile semiconductor memory device of the present invention. When the negative voltage reaches the predetermined voltage, the regulator sets the positive voltage of the gate to the predetermined level. The switching signal for dropping to a low voltage is generated, and the gate voltage of the pass transistor drops from a predetermined positive voltage to a predetermined low voltage by the switching signal.
本発明の不揮発性半導体記憶装置の消去電圧の設定方法のパストランジスタの第２導電型の第１ウェル領域に印加されている逆バイアス用の電位を所定のレベルに降下させるタイミングは、切換信号に同期し、パストランジスタのゲート電圧が、所定の低電圧に降下を開始するタイミングか、または所定の低電位に降下を開始するタイミング以降であることを特徴とする。 The timing for lowering the reverse bias potential applied to the second conductivity type first well region of the pass transistor of the method for setting the erase voltage of the nonvolatile semiconductor memory device of the present invention to a predetermined level is based on the switching signal. Synchronously, the gate voltage of the pass transistor is after the timing of starting to drop to a predetermined low voltage or after the timing of starting to drop to a predetermined low potential.
本発明の不揮発性半導体記憶装置の消去電圧の設定方法によれば、ディープウェルの電圧を降圧することでポケットウェルの電位を高速に所定の負高電圧に設定できるため、高速負電圧生成及び負電圧生成チャージポンプの簡易化を可能とする。これにより、キャパシタの面積の増加も抑えられるため、チャージポンプの占有面積の増加によるメモリ占有率の低下の要因を取り除くことが可能となる。 According to the method for setting the erase voltage of the nonvolatile semiconductor memory device of the present invention, the potential of the pocket well can be set to a predetermined negative high voltage at high speed by stepping down the deep well voltage. The voltage generation charge pump can be simplified. As a result, an increase in the area of the capacitor can also be suppressed, so that it is possible to eliminate the cause of a decrease in the memory occupancy rate due to an increase in the area occupied by the charge pump.
本発明による不揮発性半導体記憶装置の消去電圧の設定方法の実施の形態について、図を用いて説明する。図１は、本発明によるパストランジスタが負電圧を伝達するときのパストランジスタの電圧を示す電圧ダイアグラムである。図１ａにおけるチャージポンプは、図５の場合と同じものとする。チャージポンプは、不揮発性半導体記憶装置の制御部から出力される消去モード信号（ｍｏｄｅ ｓｉｇｎａｌ）により起動され、発生した負電圧は、パストランジスタの一端とポケットウェルに印加される。 An embodiment of a method for setting an erase voltage of a nonvolatile semiconductor memory device according to the present invention will be described with reference to the drawings. FIG. 1 is a voltage diagram illustrating the voltage of a pass transistor when the pass transistor according to the present invention transmits a negative voltage. The charge pump in FIG. 1a is the same as in FIG. The charge pump is activated by an erase mode signal (mode signal) output from the control unit of the nonvolatile semiconductor memory device, and the generated negative voltage is applied to one end of the pass transistor and the pocket well.
パストランジスタの一端とポケットウェルに印加された負電圧（Ｎｅｇａｔｉｖｅ）が所定のレベル（ｅＶ）に到達すると、後述する切換信号によりパストランジスタのゲート電圧（ＰａｓｓＴｒ Ｇａｔｅ）はＶｃｃからＶｓｓに降下し、ゲート酸化膜の耐圧が保護される。このときパストランジスタのディープウェル（ＤｅｅｐＷｅｌｌ）も同様に逆バイアス電圧であるＶｃｃからＶｓｓに降下する。この電位変化はディープウェルとポケットウェルとのカップリングキャパシタンスによりポケットウェルに伝えられ、ポケットウェルの電位は急速に降下して所望の負高電圧に到達する。これにより、図５における消去期間Ｔの開始時点より早く動作を開始できる高速負高電圧の生成が可能となる。 When the negative voltage (Negative) applied to one end of the pass transistor and the pocket well reaches a predetermined level (eV), the gate voltage (PassTr Gate) of the pass transistor is lowered from Vcc to Vss by a switching signal described later. The breakdown voltage of the oxide film is protected. At this time, the deep well (DeepWell) of the pass transistor similarly drops from Vcc, which is a reverse bias voltage, to Vss. This potential change is transmitted to the pocket well by the coupling capacitance between the deep well and the pocket well, and the potential of the pocket well rapidly drops to reach a desired negative high voltage. This makes it possible to generate a high-speed negative high voltage that can start the operation earlier than the start time of the erasing period T in FIG.
図１ｂにおけるチャージポンプは、図１ａのチャージポンプより小型で電圧発生能力が小さく設計されている。このためこのチャージポンプでは、消去期間Ｔを満足することができない。ところが負電圧（Ｎｅｇａｔｉｖｅ）が所定のレベル（ｅＶ）に到達した時点でディープウェル（ＤｅｅｐＷｅｌｌ）の電位をＶｃｃからＶｓｓに降下することにより、消去期間Ｔを満足することができる。これにより、小型のチャージポンプで消去期間Ｔを満足することが可能となるため、メモリ占有率の低下を防ぎ、汎用メモリのコスト削減の妨げとなる要因を軽減することが可能となる。なお、本実施形態においては、消去モードにおいてパストランジスタのディープウェルまたはゲート電圧の電位をＶｃｃからＶｓｓに降下させるようになっているが、その他の所定の高電位と所定の低電位を印加することが可能な構成であれば、その電位を使用するのでもよい。 The charge pump in FIG. 1b is designed to be smaller and have a smaller voltage generation capability than the charge pump in FIG. 1a. For this reason, this charge pump cannot satisfy the erase period T. However, when the negative voltage (Negative) reaches a predetermined level (eV), the potential of the deep well (Deepwell) is lowered from Vcc to Vss, so that the erase period T can be satisfied. As a result, the erasing period T can be satisfied with a small charge pump, so that it is possible to prevent a decrease in memory occupancy and reduce factors that hinder cost reduction of general-purpose memories. In this embodiment, the potential of the deep well or gate voltage of the pass transistor is lowered from Vcc to Vss in the erase mode, but other predetermined high potential and predetermined low potential are applied. If possible, the potential may be used.
図２は、チャージポンプで発生された負電圧が、それぞれのパストランジスタを介してメモリセルのゲートに印加される経路を示す、負電圧の伝達ブロック図である。図２において、チャージポンプ３０で発生された負電圧は、実線で示される経路により、ネガティブレギュレータ４０、ネガティブスイッチ部５０、ネガティブブロックスイッチ部６０、ロースイッチ部７０及びワードラインドライバ部８０を経由して、メモリ素子のゲート（図示されず）に印加される。
FIG. 2 is a negative voltage transmission block diagram showing a path through which the negative voltage generated by the charge pump is applied to the gate of the memory cell via each pass transistor. In FIG. 2, the negative voltage generated by the
ネガティブスイッチ部５０、ネガティブブロックスイッチ部６０、ロースイッチ部７０及びワードラインドライバ部８０は、所望の数のパストランジスタが組み合わされ、伝達パス回路であるそれぞれのスイッチ回路が構成されている。これらのスイッチ回路は、不揮発性半導体記憶装置の制御部の信号により動作し、各部での実線の経路が接続されて負電圧が伝達される伝達パスを形成している。ネガティブブロックスイッチ部６０は、複数のネガティブブロックスイッチ回路から成り、任意の１つが選択されて伝達パスを形成する。ロースイッチ部７０は、複数のロースイッチ回路から成り、任意の１つが選択されて伝達パスを形成する。ワードラインドライバ部８０は、複数のワードドライバ回路から成り、同様に、任意の１つが選択されて伝達パスを形成し、メモリセルのゲートに所定の負電圧を印加する。
The
ネガティブレギュレータ４０は、チャージポンプ３０で発生された負電圧が所定のレベル（ｅＶ）に到達すると、それぞれのパストランジスタのディープウェルに印加されている逆バイアス用の電位とゲート電位とを所定のレベルに降下させるための切換信号を発生する。この切換信号は、破線で示される経路により、ネガティブスイッチ部５０、ネガティブブロックスイッチ部６０、ロースイッチ部７０及びワードラインドライバ部８０に印加される。ネガティブスイッチ部５０、ネガティブブロックスイッチ部６０、ロースイッチ部７０及びワードラインドライバ部８０は、この切換信号を受信して、ディープウェルの逆バイアス電圧をＶｃｃからＶｓｓに降下させる。これによりポケットウェルの電位は急速に降下して所望の負電圧に到達するため、この負電圧をそれぞれが形成する伝達パスを介してメモリセルのゲートに印加する。またゲート電圧もＶｃｃからＶｓｓに降下する。これにより、それぞれのゲート酸化膜の耐圧が保護される。チャージポンプ３０は、所定のレベル（ｅＶ）に到達後も継続して負電圧を発生している。
When the negative voltage generated by the
図２で示される各ブロックは、周知のＬＳＩ技術により同一半導体基板に一括して形成されている。即ち、ネガティブスイッチ部５０、ネガティブブロックスイッチ部６０、ロースイッチ部７０及びワードラインドライバ部８０を構成する各スイッチ回路は、同一半導体基板上にそれぞれグループ単位で形成されている。図３は、それら各部のスイッチ回路を代表するパストランジスタの構造とその接続関係を示す接続構造図である。
Each block shown in FIG. 2 is collectively formed on the same semiconductor substrate by a well-known LSI technique. That is, the switch circuits constituting the
図３において、Ｐ形半導体基板１０には、ネガティブスイッチ部５０、ネガティブブロックスイッチ部６０、ロースイッチ部７０及びワードラインドライバ部８０を形成するディープＮウェル１１−１、２、３、４がそれぞれ形成されている。ディープＮウェル１１−１、２、３、４には、それぞれのスイッチ回路を形成するためのポケットＰウェル１２−１、２、３、４が形成されている。ポケットＰウェル１２−１、２、３、４には、それぞれのスイッチ回路を代表するパストランジスタ５０−１、６０−１、７０−１、８０−１のゲート１７−１、２、３、４、ドレイン１５−１、２、３、４及びソース１６−１、２、３、４が形成されている。また各ディープＮウェルには配線接続用拡散層１３−１、２、３、４が、各ポケットＰウェルには配線接続用拡散層１４−１、２、３、４が形成されている。
In FIG. 3, the P-
パストランジスタ５０−１のドレイン１５−１と配線接続用拡散層１４−１とは、ネガティブポンプアウトライン１９−１に接続され、チャージポンプから負電圧が印加される。ゲート１７−１はネガティブイネーブルラインに接続され、ネガティブイネーブル信号が印加される。配線接続用拡散層１３−１は、Ｎウェルコントロールラインに接続され、Ｎウエルコントロール信号（グローバル）が印加される。ソース１６−１は、パストランジスタ６０−１のドレイン１５−２と配線接続用拡散層１４−２とに接続されている。パストランジスタ６０−１のゲート１７−２はブロックイネーブルラインに接続され、ブロックイネーブル信号が印加される。配線接続用拡散層１３−２は、Ｎウェルコントロールラインに接続され、Ｎウエルコントロール信号（グローバル）が印加される。ソース１６−２は、パストランジスタ７０−１のドレイン１５−３と配線接続用拡散層１４−３とに接続されている。 The drain 15-1 of the pass transistor 50-1 and the wiring connection diffusion layer 14-1 are connected to the negative pump outline 19-1, and a negative voltage is applied from the charge pump. The gate 17-1 is connected to the negative enable line and a negative enable signal is applied. The wiring connection diffusion layer 13-1 is connected to an N well control line, and an N well control signal (global) is applied thereto. The source 16-1 is connected to the drain 15-2 of the pass transistor 60-1 and the wiring connection diffusion layer 14-2. The gate 17-2 of the pass transistor 60-1 is connected to the block enable line, and a block enable signal is applied. The wiring connection diffusion layer 13-2 is connected to the N well control line, and an N well control signal (global) is applied thereto. The source 16-2 is connected to the drain 15-3 of the pass transistor 70-1 and the wiring connection diffusion layer 14-3.
パストランジスタ７０−１のゲート１７−３はパストランジスタ８０−１のゲート１７−４と共にセクタイネーブルラインに接続され、セクタイネーブル信号が印加される。配線接続用拡散層１３−３は、Ｎウェルコントロールラインに接続され、Ｎウエルコントロール信号（ブロック）が印加される。ソース１６−３は、パストランジスタ８０−１のドレイン１５−４と配線接続用拡散層１４−４とに接続されている。パストランジスタ８０−１の配線接続用拡散層１３−４は、Ｎウェルコントロールラインに接続され、Ｎウエルコントロール信号（セクタ）が印加される。ソース１６−４は、ワードライン２１を介してメモリセルのゲート（図示されず）に接続されている。
The gate 17-3 of the pass transistor 70-1 is connected to the sector enable line together with the gate 17-4 of the pass transistor 80-1, and a sector enable signal is applied. The wiring connection diffusion layer 13-3 is connected to an N well control line, and an N well control signal (block) is applied thereto. The source 16-3 is connected to the drain 15-4 of the pass transistor 80-1 and the wiring connection diffusion layer 14-4. The wiring connection diffusion layer 13-4 of the pass transistor 80-1 is connected to an N well control line, and an N well control signal (sector) is applied thereto. The source 16-4 is connected to the gate (not shown) of the memory cell via the
図４は、本発明によるそれぞれのパストランジスタが負電圧を伝達するときのパストランジスタの電圧を示す電圧ダイアグラムである。図４におけるネガティブネーブル信号が、不揮発性半導体記憶装置の制御部から消去モード信号（ｍｏｄｅ ｓｉｇｎａｌ）に同期して出力され、図３のパストランジスタ５０−１のゲート１７−１に印加される。同様にブロックイネーブル信号が、パストランジスタ６０−１のゲート１７−２に、セクタイネーブル信号が、パストランジスタ７０−１のゲート１７−３及びパストランジスタ８０−１のゲート１７−４印加され各トランジスタはオンとなる。 FIG. 4 is a voltage diagram showing the voltage of the pass transistor when each pass transistor according to the present invention transmits a negative voltage. The negative enable signal in FIG. 4 is output from the controller of the nonvolatile semiconductor memory device in synchronization with the erase mode signal (mode signal) and applied to the gate 17-1 of the pass transistor 50-1 in FIG. Similarly, a block enable signal is applied to the gate 17-2 of the pass transistor 60-1, and a sector enable signal is applied to the gate 17-3 of the pass transistor 70-1 and the gate 17-4 of the pass transistor 80-1. Turn on.
パストランジスタ５０−１のネガティブポンプアウトライン１９−１に接続されたドレイン１５−１と、配線接続用拡散層１４−１とには、チャージポンプから負電圧（Ｎｅｇａｔｉｖｅ）が印加され、ポケットＰウェルの電位（Ｎｅｇａｔｉｖｅ）は、降下を開始する。所定の電位eＶまで降下すると、その電位はネガティブレギュレータ４０で検出され、それを基に生成された切換信号により、それぞれのイネーブル信号はＶｃｃからＶｓｓに降下する。これにより、それぞれのゲート酸化膜の耐圧が保護される。 A negative voltage (Negative) is applied from the charge pump to the drain 15-1 connected to the negative pump outline 19-1 of the pass transistor 50-1 and the wiring connection diffusion layer 14-1, and the pocket P well The potential (Negative) begins to drop. When the potential drops to a predetermined potential eV, the potential is detected by the negative regulator 40, and each enable signal drops from Vcc to Vss by the switching signal generated based on the detected potential. Thereby, the breakdown voltage of each gate oxide film is protected.
また、ポケットＰウェルの電位の降下中、各パストランジスタはオン状態を維持している。図１では、ポケットＰウェルの電位の急激な降下が、所定の電圧ｅＶの検出と同時に始まる場合を示した。図４では、各イネーブル信号が降下したタイミングより遅れて、パストランジスタ５０−１及びパストランジスタ６０−１のＮウエルコントロール信号（グローバル）、パストランジスタ７０−１のＮウエルコントロール信号（ブロック）及びパストランジスタ８０−１のＮウエルコントロール信号（セクタ）が、逆バイアス電圧の高電圧（Ｈｉｇｈ Ｖｏｌ）から低電圧（Ｌｏｗ Ｖｏｌ）に降下し、ポケットＰウェルの電位の急激な降下が始まる場合を示している。この遅れ時間の設定は、消去動作の開始時間を優先するか、小型で電圧発生能力の小さいチャージポンプを優先するかにより、適宜設定することができる。 Further, each pass transistor is kept in an on state while the potential of the pocket P well is lowered. FIG. 1 shows the case where the sudden drop in the potential of the pocket P well starts simultaneously with the detection of the predetermined voltage eV. In FIG. 4, the N well control signal (global) of the pass transistor 50-1 and the pass transistor 60-1, the N well control signal (block) of the pass transistor 70-1 and the pass are delayed from the timing when each enable signal falls. The case where the N-well control signal (sector) of the transistor 80-1 drops from the high voltage (High Vol) of the reverse bias voltage to the low voltage (Low Vol), and the sudden drop of the potential of the pocket P well starts is shown. Yes. This delay time can be set as appropriate depending on whether priority is given to the start time of the erasing operation or priority is given to a small charge pump having a small voltage generation capability.
それぞれのコントロール信号によるディープＮウェルの電位変化は、それぞれのディープＮウェルとポケットＰウェルとのカップリングキャパシタンスによりポケットＰウェルに伝えられる。このためポケットＰウェルの電位は急速に降下し、所望の消去期間Ｔを有する負電圧に到達し、それぞれの伝達パスを経由して、メモリセルのゲートに印加される。各パストランジスタに印加されるイネーブル信号及びコントロール信号により、それぞれのゲート（ＰａｓｓＴｒ Ｇａｔｅ）及びディープＮウェル（ＤｅｅｐＮＷｅｌｌ）の電位が共通に変化する様子が、一つにまとめられて消去モード信号（ｍｏｄｅ ｓｉｇｎａｌ）の下の波形で示されている。 The potential change of the deep N well due to each control signal is transmitted to the pocket P well by the coupling capacitance between each deep N well and the pocket P well. For this reason, the potential of the pocket P well drops rapidly, reaches a negative voltage having a desired erase period T, and is applied to the gate of the memory cell via each transmission path. The state in which the potentials of the respective gates (PassTr Gate) and deep N-well (Deep NWell) are commonly changed by the enable signal and the control signal applied to each pass transistor are combined into an erase mode signal (mode signal). ) Is shown in the lower waveform.
以上説明したように、本発明によると、ポケットＰウェルの電位が所定のレベル（ｅＶ）に達した時点かそれ以降に、ディープＮウェルの電圧をパルス状に降圧させることで、ポケットＰウェルの電位を高速に所定の負高電圧に設定できる。このため、高速負電圧生成及び負電圧生成チャージポンプの簡易化が可能となり、チャージポンプの段数を増加する必要がなく、それに伴うキャパシタの面積の増加も抑えられるため、汎用メモリのコスト削減の妨げとなるメモリ占有率の低下の要因を取り除くことが可能となる。 As described above, according to the present invention, when the potential of the pocket P well reaches a predetermined level (eV) or after that, the voltage of the deep N well is stepped down in a pulse shape, so that The potential can be set to a predetermined negative high voltage at high speed. For this reason, it becomes possible to simplify the high-speed negative voltage generation and the negative voltage generation charge pump, and it is not necessary to increase the number of stages of the charge pump, and the accompanying increase in the area of the capacitor can be suppressed. It becomes possible to remove the cause of the decrease in the memory occupation ratio.
１０ Ｐ基板
１１−１〜４ ディープＮウェル
１２−１〜４ ポケットＰウェル
１３−１〜４ 配線接続用拡散層
１４−１〜４ 配線接続用拡散層
１５−１〜４ ドレイン
１６−１〜４ ソース
１７−１〜４ ゲート
１８−１〜４ Ｎウェルコントロールライン
１９−１ ネガティブパンプアウトライン
１９−２ グローバルネガティブライン
１９−３ ブロックネガティブライン
１９−４ セクタソースライン
２０−１ ネガティブイネーブルライン
２０−２ ブロックイネーブルライン
２０−３ セクタイネーブルライン
２１ ワードライン
３０ チャージポンプ
４０ ネガティブレギュレータ
５０ ネガティブスイッチ部
６０ ネガティブブロックスイッチ部
７０ ロースイッチ部
８０ ワードラインドライバ部
10 P substrate 11-1 to 4 Deep N well 12-1 to 4 Pocket P well 13-1 to 4 Diffusion layer for wiring connection 14-1 to 4 Diffusion layer for wiring connection 15-1 to 4 Drain 16-1 to 4 Source 17-1-4 Gate 18-1-4 N-well control line 19-1 Negative pump-out line 19-2 Global negative line 19-3 Block negative line 19-4 Sector source line 20-1 Negative enable line 20-2 block Enable line 20-3 Sector enable
Claims (4)
前記伝達部は、前記負電圧を前記メモリセルへ伝達するパストランジスタを有し、
前記パストランジスタは、第１導電型の半導体基板に形成された第２導電型の第１ウェル領域の内部に形成された第１導電型の第２ウェル領域に形成され、
前記不揮発性半導体装置の消去モードにおいて、前記チャージポンプの前記負電圧が前記パストランジスタの形成された前記第１導電型の第２ウェル領域と前記パストランジスタの一端とに入力され、且つ、前記パストランジスタのゲートに所定の正電圧が印加されて、前記パストランジスタの他端から前記メモリセルに所定の負電圧が出力されるとき、
前記第２導電型の第１ウェル領域に印加されている所定の高電位から所定の低電位に降下させ、前記第１導電型の第２ウェル領域の電位を前記チャージポンプの前記負電圧から前記所定の負電圧に降下させることを特徴とする不揮発性半導体記憶装置の消去電圧の設定方法。 A method for setting an erase voltage of a nonvolatile semiconductor memory device having a charge pump that generates a negative voltage, a transmission unit that transmits the negative voltage, and a memory cell,
The transmission unit includes a pass transistor that transmits the negative voltage to the memory cell,
The pass transistor is formed in a first conductivity type second well region formed in a second conductivity type first well region formed in a first conductivity type semiconductor substrate;
In the erase mode of the nonvolatile semiconductor device, the negative voltage of the charge pump is input to the second well region of the first conductivity type in which the pass transistor is formed and one end of the pass transistor, and the pass When a predetermined positive voltage is applied to the gate of the transistor and a predetermined negative voltage is output from the other end of the pass transistor to the memory cell,
The potential of the second well region of the first conductivity type is decreased from the negative voltage of the charge pump by lowering the potential from the predetermined high potential applied to the first well region of the second conductivity type to a predetermined low potential. An erasing voltage setting method for a nonvolatile semiconductor memory device, wherein the erasing voltage is lowered to a predetermined negative voltage.
前記不揮発性半導体装置の消去モードにおいて、前記各部の選択された前記スイッチ回路の主構成要素である前記パストランジスタの前記第２導電型の第１ウェル領域に印加されている所定の高電位から所定の低電位に降下させ、前記第１導電型の第２ウェル領域の電位を前記チャージポンプの前記負電圧から前記所定の負電圧に降下させることを特徴とする請求項１に記載の不揮発性半導体記憶装置の消去電圧の設定方法。 The transmission unit includes at least one negative switch circuit;
In the erase mode of the nonvolatile semiconductor device, a predetermined high potential applied to the first well region of the second conductivity type of the pass transistor, which is a main component of the selected switch circuit of each unit, is predetermined. 2. The nonvolatile semiconductor device according to claim 1, wherein the potential of the second well region of the first conductivity type is lowered from the negative voltage of the charge pump to the predetermined negative voltage. A method for setting an erase voltage of a storage device.
前記レギュレータは、前記負電圧が所定の電圧に到達すると、前記ゲートの正電圧を所定の低電圧に降下させる切換信号を発生し、
前記パストランジスタのゲート電圧は、前記切換信号により、前記所定の正電圧から所定の低電圧に降下することを特徴とする請求項１又は２のいずれかに記載の不揮発性半導体記憶装置の消去電圧の設定方法。 A regulator for smoothing the negative voltage is further connected to the charge pump,
When the negative voltage reaches a predetermined voltage, the regulator generates a switching signal for dropping the positive voltage of the gate to a predetermined low voltage,
3. The erase voltage of the nonvolatile semiconductor memory device according to claim 1, wherein the gate voltage of the pass transistor drops from the predetermined positive voltage to a predetermined low voltage by the switching signal. Setting method.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006329647A JP4994815B2 (en) | 2006-12-06 | 2006-12-06 | Method for setting erase voltage of nonvolatile semiconductor memory device |
| KR1020070126230A KR20080052471A (en) | 2006-12-06 | 2007-12-06 | Non-volatile semiconductor memory device and method of supplying erase voltage thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006329647A JP4994815B2 (en) | 2006-12-06 | 2006-12-06 | Method for setting erase voltage of nonvolatile semiconductor memory device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008146695A JP2008146695A (en) | 2008-06-26 |
| JP4994815B2 true JP4994815B2 (en) | 2012-08-08 |
Family
ID=39606702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006329647A Active JP4994815B2 (en) | 2006-12-06 | 2006-12-06 | Method for setting erase voltage of nonvolatile semiconductor memory device |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP4994815B2 (en) |
| KR (1) | KR20080052471A (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009076188A (en) * | 2007-08-24 | 2009-04-09 | Renesas Technology Corp | Nonvolatile semiconductor memory |
| KR101063590B1 (en) | 2009-06-30 | 2011-09-07 | 주식회사 하이닉스반도체 | Well Voltage Providing Circuit of Nonvolatile Memory Device |
| KR101596826B1 (en) | 2009-10-26 | 2016-02-23 | 삼성전자주식회사 | Nonvolatile memory device and bias voltage applying method thereof |
| KR102210520B1 (en) | 2013-12-19 | 2021-02-02 | 삼성전자주식회사 | Nonvolatile memory device and erase method |
| KR102347182B1 (en) | 2015-09-04 | 2022-01-04 | 삼성전자주식회사 | Memory device, Memory system, Method of operating the memory device and Method of operating the memory system |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3831040B2 (en) * | 1997-01-31 | 2006-10-11 | 株式会社ルネサステクノロジ | Semiconductor integrated circuit |
| JP4068194B2 (en) * | 1997-10-03 | 2008-03-26 | 沖電気工業株式会社 | MOS transistor and method for controlling potential of MOS transistor |
-
2006
- 2006-12-06 JP JP2006329647A patent/JP4994815B2/en active Active
-
2007
- 2007-12-06 KR KR1020070126230A patent/KR20080052471A/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080052471A (en) | 2008-06-11 |
| JP2008146695A (en) | 2008-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3821579B2 (en) | FLASH MEMORY DEVICE, NONVOLATILE SEMICONDUCTOR MEMORY DEVICE HAVING ELECTRO-ERASE AND PROGRAMMING CELL FOR PLATE CELL STRUCTURE AND PROGRAM METHOD THEREOF | |
| US8022750B2 (en) | Boost circuit | |
| US7372739B2 (en) | High voltage generation and regulation circuit in a memory device | |
| US20130106491A1 (en) | Voltage select circuit and intergrated circuit including the same | |
| US7420853B2 (en) | Semiconductor storage device and semiconductor storage device driving method | |
| JP4956218B2 (en) | Nonvolatile semiconductor memory device | |
| JP4994815B2 (en) | Method for setting erase voltage of nonvolatile semiconductor memory device | |
| TWI737314B (en) | Semiconductor storage device and program method | |
| US20080266968A1 (en) | Charge pump circuit, semiconductor memory device, and method for driving the same | |
| JP2005353760A (en) | Semiconductor integrated circuit, boosting circuit and capacitor | |
| JP2020195279A (en) | Hybrid charge pump and adjustment means and method of flash memory device | |
| JP4405216B2 (en) | Semiconductor device | |
| KR100338548B1 (en) | A circuit for boosting of semiconductor memory device | |
| JP2006048776A (en) | Semiconductor storage device | |
| JP3818873B2 (en) | Nonvolatile semiconductor memory device | |
| KR100591773B1 (en) | Nonvolatile semiconductor memory device and voltage generating circuit for the same | |
| JP2008299917A (en) | Semiconductor device and its control method | |
| JP6298240B2 (en) | Semiconductor device and erasing method thereof | |
| JP2009266351A (en) | Semiconductor memory device and method of controlling the same | |
| JP2008289252A (en) | Power circuit | |
| JP4002275B2 (en) | Nonvolatile semiconductor memory | |
| JP4991257B2 (en) | Method of setting potential in drain stress mode of nonvolatile semiconductor memory device | |
| JP2011118967A (en) | Semiconductor memory device and boosting circuit | |
| JP2009163874A (en) | Semiconductor device | |
| JP2009232501A (en) | Charge pump circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091126 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101025 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120323 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120410 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120509 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150518 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4994815 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150518 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |