JP4994070B2 - 半導体回路のパッケージ評価用ウェハ - Google Patents

半導体回路のパッケージ評価用ウェハ Download PDF

Info

Publication number
JP4994070B2
JP4994070B2 JP2007064174A JP2007064174A JP4994070B2 JP 4994070 B2 JP4994070 B2 JP 4994070B2 JP 2007064174 A JP2007064174 A JP 2007064174A JP 2007064174 A JP2007064174 A JP 2007064174A JP 4994070 B2 JP4994070 B2 JP 4994070B2
Authority
JP
Japan
Prior art keywords
wafer
heating resistor
thermal diode
evaluation
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007064174A
Other languages
English (en)
Other versions
JP2008227191A (ja
Inventor
幸治 金古
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko NPC Corp
Original Assignee
Seiko NPC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko NPC Corp filed Critical Seiko NPC Corp
Priority to JP2007064174A priority Critical patent/JP4994070B2/ja
Publication of JP2008227191A publication Critical patent/JP2008227191A/ja
Application granted granted Critical
Publication of JP4994070B2 publication Critical patent/JP4994070B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体回路素子を形成したチップ(以下、ICチップという。)のパッケージにおける熱抵抗を評価するために用いられる半導体回路のパッケージ評価用ウェハに関する。
ウェハに形成された半導体回路素子は、チップ状に切り出された後、リードフレーム等の支持部材に搭載され、半導体回路素子のパッドとリードフレームのリードとをボンディングワイヤで配線した状態でモールド樹脂等のパッケージによって封止される。このパッケージの信頼性評価は、封止されたICチップのサイズ、モールド樹脂の材質、モールド方法、ワイヤボンディングの構成等によって異なる。そして、この評価に用いるICチップは、量産されるICチップと同じ形状、同じサイズであることが望ましい。
ところで、一般的に半導体回路素子の表面温度(以下、ジャンクション温度という。)が10℃上がる毎にデバイスの寿命は約1/2になり、故障率は約2倍になるといわれている。そして、シリコン半導体の場合はジャンクション温度が175℃を超えると破壊される可能性がある。このため、ICチップのパッケージの熱抵抗を評価することは重要となるが、この熱抵抗とは、デバイスが1Wの電力を消費した時に生じる半導体素子と周囲雰囲気との温度差θjaである。従来において、熱抵抗を評価するためのICチップは、発熱源としての抵抗体と温度センサーとしての感熱ダイオードの組み合わせで構成されるのが一般的である。
そして、この温度差θjaは次式で表されることが知られている。
θja=(Tj−Ta)/Pd=K(Vf2−Vf1)/(Id・Vd)
ここで、Tjはジャンクション温度、Taは周囲温度、Pdは消費電力(Id・Vd)、Kは電圧対温度特性から求めた傾きで温度上昇にともない感熱ダイオードの順方向電圧(Vf)が減ずる定数、Vf1は常温時の感熱ダイオードの順方向電圧、Vf2は加熱時の感熱ダイオードの順方向電圧、Idは加熱電流、Vdは加熱電圧である。ジャンクション温度を直接測定することができないが、周囲温度−感熱ダイオード順方向電圧の校正直線の傾きであるKを求めて、K=ΔTj/ΔVfから、Tj=K・Vfとなるので、Vfを測定することにより、ジャンクション温度Tjを求めることができる。
ところで、通常の半導体製造工程では、ICチップは、一枚のウェハに縦横に整列した状態で同じものが複数製造される。したがって、評価用のICチップをウェハに製造すると、必要数以上の評価用のICチップが製造されてしまう。また、サイズの異なる複数の評価用のICチップが必要な場合には、異なるサイズ毎にウェハが必要となる。このため、従来においては、評価用のICチップは、製造効率が悪く、コストがかかるという問題を有していた。
この問題を解決するものとして、従来においても、第1に、ICチップの四辺に沿ってパッドを設け、これらパッドを隣接するICチップと導電パターンで接続することで、所望サイズのICチップを切り出し可能とする(特許文献1参照)ことが提案されている。また、第2に、ウェハ内の一部に評価領域を設けるとともに、このウェハから切り出す評価用のICチップの大きさを変えることができる複数のダイシングラインを設ける(特許文献2参照)ことにより、一つのウェハから大きさの異なる複数の評価用のICチップを製造することが提案されている。
特開2004−101223号公報 特開平11−67862号公報
ところが、上述の第1の提案では、ワイヤボンディング評価しかできないという不都合があり、また、上述の第2の提案では、評価領域における電気特性評価はできるものの、評価用のICチップの大きさが変わっても、評価領域は常に同じ位置にあるので、偏った部分の評価しかできず、ICチップ全域の電気特性評価ができないという不都合がある。さらに、両者ともに熱抵抗の評価については何ら考慮していないという不都合がある。本発明は、これらの不都合を解消した半導体回路のパッケージ評価用ウェハを提供することを目的とする。
本発明に係る半導体回路のパッケージ評価用ウェハは、半導体回路素子を形成するのに十分な大きさを有する単位チップを複数形成してなり、所望数の単位チップ毎に切り出して、評価対象となるパッケージの内部に収納し、そのパッケージにおける熱抵抗を評価する半導体回路のパッケージ評価用ウェハであって、各単位チップのウェハ内にそれぞれ感熱ダイオードを設けるとともに、隣接する一対の単位チップに設けた感熱ダイオード同士を接続するようにウェハ内を直線的に互いに平行に伸びる複数の感熱ダイオード接続配線からなる感熱ダイオード接続配線群を設け、同じくウェハ内に前記感熱ダイオード接続配線群と絶縁層を介してウェハ全域に及ぶよう直線的に互いに交差して伸びる複数の発熱抵抗体配線からなる発熱抵抗体配線群を設け、前記各感熱ダイオード接続配線は、各単位チップ毎に感熱ダイオードを挟む位置に一対ずつ設けた感熱ダイオード特性評価用パッドと接続し、前記発熱抵抗体配線群は、各単位チップの隅部に位置するよう少なくとも一対設けた発熱抵抗体加熱用パッドと接続したものである。
より具体的には、上述の発熱抵抗体加熱用パッドを、各単位チップの4隅部にそれぞれ設け、発熱抵抗体配線群は、前記発熱抵抗体用パッドの直下に位置してこれら各パッドを結ぶ垂直面上を水平に伸びる配線と、各単位チップの各辺の中央部を通る垂直面上を水平に伸びる配線とから構成し、各感熱ダイオード接続配線が前記発熱抵抗体配線群のいずれかの配線の直上または直下に位置するよう構成すると好適である。
本発明に係る半導体回路のパッケージ評価用ウェハによれば、次のような各効果を奏するものである。第1に、一枚のウェハから大きさの異なる複数種類の評価用のICチップを切り出すことができる。第2に、熱抵抗を評価する位置が各単位チップ毎に存在するので、切り出した評価用のICチップがいかなる大きさであっても、広範囲にわたる熱抵抗評価ができ、また、この熱抵抗評価に基づいてパッケージを封止したモールド樹脂の充てん均一性も評価できる。
以下、本発明の好適な実施形態を添付図面の図1〜図6に基づいて説明する。ここにおいて、図1は感熱ダイオード接続配線群と発熱抵抗体配線群との関係を概略的に示す平面図、図2は図1のA−A線断面図、図3は同じくB−B線断面図、図4は感熱ダイオード接続配線における感熱ダイオードの構成を概略的に示す側面図、図5は単位チップ1個取りの評価用チップを概略的に示す平面図、図6は単位チップ4個取りの評価用チップを概略的に示す平面図である。
図1に示すように、ウェハ1には、複数の単位チップ2を縦横に整列した状態で設けている。これら単位チップ2の境界は、図1〜図3において、仮想線3で示している。そして、この仮想線3は、チップを切り出す際の切断位置となるダイシングライン3である。各単位チップ2の表面には、4隅部にそれぞれ配置した4個の発熱抵抗体加熱用パッド4a,4b,4c,4dを設けるとともに、その内側に一対の対向辺の中央を結ぶ線分上に位置するよう配置した2個の感熱ダイオード特性評価用パッド5a,5bを設けている。
図1及び図2に示すように、各単位チップ2の感熱ダイオード特性評価用パッド5a,5bは、ウェハ1内に設けた感熱ダイオード接続配線6に接続されている。感熱ダイオード接続配線6はポリシリコンからなり、図4に示すように、各単位チップのほぼ中央に対応位置して、PN接合によって感熱ダイオード7を形成している。前記感熱ダイオード接続配線6は、図1上横方向に隣接する各単位チップ2に設けた感熱ダイオード7同士を接続するようにウェハ1内を直線的に伸び、互いに平行に伸びる複数の感熱ダイオード接続配線6によって感熱ダイオード接続配線群を形成している。この感熱ダイオード接続配線群は、ウェハ1表面と平行な同一平面内に位置している。前記各感熱ダイオード特性評価用パッド5a,5bは、前記感熱ダイオード7を挟むようにアノード側とカソード側に位置している。
また、図1及び図3に示すように、各単位チップ2の4隅部にそれぞれ設けた発熱抵抗体加熱用パッド4a,4b,4c,4dの直下に位置して、各パッド4a,4bを結ぶ垂直面上を水平に伸びる発熱抵抗体配線8a、各パッド4c,4dを結ぶ垂直面上を水平に伸びる発熱抵抗体配線8b、各パッド4a,4dを結ぶ垂直面上を水平に伸びる発熱抵抗体配線8c、各パッド4b,4cを結ぶ垂直面上を水平に伸びる発熱抵抗体配線8d、各パッド4a,4cを結ぶ垂直面上を水平に伸びる発熱抵抗体配線8e、各パッド4b,4dを結ぶ垂直面上を水平に伸びる発熱抵抗体配線8fと、各単位チップ2の各辺の中央部を通る垂直面上を水平に伸びる発熱抵抗体配線8g,8hとからなる発熱抵抗体配線群を設けている。
この発熱抵抗体配線群は、感熱ダイオード接続配線群よりも深い、ウェハ1表面と平行な同一平面内に、前記感熱ダイオード接続配線群と絶縁層14を介して位置している。そして、各感熱ダイオード接続配線6は、各発熱抵抗体配線8hの直上に位置している。また、各発熱抵抗体配線8a,8b,8c,8d,8e,8fは、各発熱抵抗体加熱用パッド4a,4b,4c,4dにそれらの直下に位置する部分でそれぞれ接続している。そして、各発熱抵抗体配線8a,8b,8c,8d,8e,8f,8g,8hは、モリブデン、タングステン、タンタルなどで形成され、ウェハ1内において、その全域に及ぶように延びて互いに交差、接続している。
続いて、上述のように構成したウェハ1を用いたパッケージ評価について説明する。まず、ウェハ1のダイシングライン3に沿って、所望の大きさ、すなわち評価対象となる半導体回路に使用されるICチップのサイズに適合する大きさとなるよう、所望数の単位チップ2を切り出す。本実施例では、単位チップ2一つで適合サイズになるものとして以下に説明する。
切り出した単位チップ2は絶縁性樹脂でモールドし、評価用チップを形成する。具体的には、図5に示すように、各感熱ダイオード特性評価用パッド5a,5bをそれぞれリード9b,9aの各接点とボンディングし、また、発熱抵抗体加熱用パッド4c,4dをそれぞれリード9c,9dの各接点とボンディングし、モールド樹脂10でパッケージ化して、評価用チップ11とする。
次に、この評価用チップ11を用いた評価方法について説明する。図5に示すように、発熱抵抗体加熱用パッド4c,4dに接続するリード9c、9d間に電圧をかけて、前記発熱抵抗体加熱用パッド4c,4dを介して各発熱抵抗体用配線8a,8b,8c,8d,8e,8f,8g,8hに加熱電圧を印加し飽和させて、このときの加熱電圧と加熱電流を測定する。一方、この加熱電圧印加の前後において、各感熱ダイオード用パッド5a,5bに接続した各リード9b、9aを介して感熱ダイオード7に電流を流し、それぞれに対応する電圧を測定する。そして、これらの測定値からθja=K(Vf2−Vf1)/(Id・Vd)の式を用いて熱抵抗を求める。
図6は本発明の他の実施形態における評価用チップ21を示すもので、隣接する4個の単位チップ2a,2b,2c,2dを切り出してなるチップ12(以下4個取りチップ12という。)をモールド樹脂13でパッケージ化したものである。本実施形態においても、上述した第1の実施形態の評価用チップ11と同様に、熱抵抗の測定による評価を行うことができる。
具体的には、例えば、単位チップ2aの感熱ダイオード特性評価用パッド5aとリード9fの接点、及び感熱ダイオード特性評価用パッド5bとリード9eの接点をそれぞれワイヤボンディングし、単位チップ2bの感熱ダイオード特性評価用パッド5aとリード9gの接点、及び感熱ダイオード特性評価用パッド5bとリード9hの接点をそれぞれワイヤボンディングし、単位チップ2cの感熱ダイオード特性評価用パッド5aとリード9iの接点、及び感熱ダイオード特性評価用パッド5bとリード9kの接点をそれぞれワイヤボンディングし、単位チップ2dの感熱ダイオード特性評価用パッド5aとリード9nの接点、及び感熱ダイオード特性評価用パッド5bとリード9lの接点をそれぞれワイヤボンディングする。また、例えば、単位チップ2cの発熱抵抗体加熱用パッド4cとリード9jの接点をワイヤボンディングし、単位チップ2dの発熱抵抗体加熱用パッド4dとリード9mの接点をワイヤボンディングする。
そして、単位チップ2a部分の熱抵抗を測定する場合は、図6に示すように、当該単位チップ2aの感熱ダイオード7に対応する感熱ダイオード特性評価用パッド5a,5bと接続する各リード9e,9f間に電流を供給する一方、発熱抵抗体加熱用パッド4c、4dに接続する各リード9j,9m間に電圧を印加し、上述の第1の実施形態と同様にして、測定を行う。同様に、単位チップ2b部分の熱抵抗を測定する場合は、当該単位チップ2bの感熱ダイオード7に対応する感熱ダイオード特性評価用パッド5a,5bと接続する各リード9g,9h間に電流を供給し、単位チップ2c部分の熱抵抗を測定する場合は、当該単位チップ2cの感熱ダイオード7に対応する感熱ダイオード特性評価用パッド5a,5bと接続する各リード9i,9k間に電流を供給し、単位チップ2d部分の熱抵抗を測定する場合は、当該単位チップ2dの感熱ダイオード7に対応する感熱ダイオード特性評価用パッド5a,5bと接続する各リード9n,9l間に電流を供給すればよいものである。
このように、本実施形態によれば、評価対象となるチップ21の特定の部分だけではなく、全体における熱抵抗を測定し、評価することができる、
図7は本発明における感熱ダイオード接続配線の他の実施形態を示す。P型の配線31内にN型ウェル32を形成し、このN型ウェル32内にp+領域33を形成し、このN型ウェル32とp+領域33で感熱ダイオード34を構成したものである。また、N型ウェル32内にn+領域35を形成することにより、感熱ダイオード34とコンタクトウィンドウ(図示せず)に用いられる金属との間の接触能力が向上するが、評価用チップ11,21においては、このn+領域35は必ずしも設ける必要はない。
なお、本発明は上述した各実施形態に限定されるものではなく、例えば、評価用チップ11,21のサイズは、1個取り、4個取りに限らず、9個取りなど種々変更可能である。また、各評価を行うために用いる測定用のリードの数や接続するリードも、上述の例に限らない。さらに、感熱ダイオード接続配線群は、隣接する一対の単位チップ2に設けた感熱ダイオード7同士を接続するようにウェハ1内を直線的に互いに平行に伸びる複数の感熱ダイオード接続配線6からなればよく、上述した例に限定されない。またさらに、発熱抵抗体接続配線8a〜8hも、ウェハ1内をその全域に及ぶよう直線的伸びて互いの交差部分で接続していればよく、上述の例に限定されない。さらにまた、発熱抵抗体配線群を感熱ダイオード接続配線群よりも深い位置に設けたが、これとは反対に、感熱ダイオード接続配線群を発熱抵抗体配線群よりも深い位置に設けてもよく、この場合には、感熱ダイオード接続配線6を、発熱抵抗体配線群のいずれかの配線の直下に位置するよう設けると好適である。
感熱ダイオード接続配線群と発熱抵抗体配線群との関係を概略的に示す平面図。 図1のA−A線断面図。 図1のB−B線断面図。 感熱ダイオード接続配線における感熱ダイオードの構成を概略的に示す側面図。 単位チップ1個取りの評価用チップを示す概略的な平面図。 単位チップ4個取りの評価用チップを示す概略的な平面図。 感熱ダイオード接続配線における感熱ダイオードの構成に関する他の実施形態を概略的に示す側面図。
符号の説明
1 ウェハ
2,2a,2b,2c,2d 単位チップ
3 ダイシングライン
4a,4b,4c,4d 発熱抵抗体加熱用パッド
5a,5b 感熱ダイオード特性評価用パッド
6 感熱ダイオード接続配線
7,34 感熱ダイオード
8a,8b,8c,8d,8e,8f,8g,8h 発熱抵抗体配線
9a,9b,9c,9d,9e,9f,9g,9h,9i,9j,9k,9l,9m,9n リード
10,13 モールド樹脂
11,21 評価用チップ
12 4個取りチップ
14 絶縁層

Claims (2)

  1. 半導体回路素子を形成するのに十分な大きさを有する単位チップを複数形成してなり、所望数の単位チップ毎に切り出して、評価対象となるパッケージの内部に収納し、そのパッケージにおける熱抵抗を評価する半導体回路のパッケージ評価用ウェハであって、
    各単位チップのウェハ内にそれぞれ感熱ダイオードを設けるとともに、隣接する一対の単位チップに設けた感熱ダイオード同士を接続するようにウェハ内を直線的に互いに平行に伸びる複数の感熱ダイオード接続配線からなる感熱ダイオード接続配線群を設け、同じくウェハ内に前記感熱ダイオード接続配線群と絶縁層を介してウェハ全域に及ぶよう直線的に互いに交差して伸びる複数の発熱抵抗体配線からなる発熱抵抗体配線群を設け、前記各感熱ダイオード接続配線は、各単位チップ毎に感熱ダイオードを挟む位置に一対ずつ設けた感熱ダイオード特性評価用パッドと接続し、前記発熱抵抗体配線群は、各単位チップの隅部に位置するよう少なくとも一対設けた発熱抵抗体加熱用パッドと接続した
    ことを特徴とする半導体回路のパッケージ評価用ウェハ。
  2. 発熱抵抗体加熱用パッドは、各単位チップの4隅部にそれぞれ設け、発熱抵抗体配線群は、前記発熱抵抗体用パッドの直下に位置してこれら各パッドを結ぶ垂直面上を水平に伸びる配線と、各単位チップの各辺の中央部を通る垂直面上を水平に伸びる配線とからなり、各感熱ダイオード接続配線は前記発熱抵抗体配線群のいずれかの配線の直上または直下に位置することを特徴とする請求項1に記載の半導体回路のパッケージ評価用ウェハ。
JP2007064174A 2007-03-13 2007-03-13 半導体回路のパッケージ評価用ウェハ Expired - Fee Related JP4994070B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007064174A JP4994070B2 (ja) 2007-03-13 2007-03-13 半導体回路のパッケージ評価用ウェハ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007064174A JP4994070B2 (ja) 2007-03-13 2007-03-13 半導体回路のパッケージ評価用ウェハ

Publications (2)

Publication Number Publication Date
JP2008227191A JP2008227191A (ja) 2008-09-25
JP4994070B2 true JP4994070B2 (ja) 2012-08-08

Family

ID=39845449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007064174A Expired - Fee Related JP4994070B2 (ja) 2007-03-13 2007-03-13 半導体回路のパッケージ評価用ウェハ

Country Status (1)

Country Link
JP (1) JP4994070B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9177887B2 (en) 2013-02-26 2015-11-03 Samsung Electronics Co., Ltd. Semiconductor test device and method for fabricating the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0688852A (ja) * 1991-11-12 1994-03-29 Nec Corp 熱抵抗測定用半導体装置
JPH1167862A (ja) * 1997-08-13 1999-03-09 Sony Corp パッケージ評価用の半導体素子
JP4086597B2 (ja) * 2002-09-05 2008-05-14 三洋電機株式会社 半導体回路のパッケージ評価用ウエーハ及びそれを用いたチップ評価装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9177887B2 (en) 2013-02-26 2015-11-03 Samsung Electronics Co., Ltd. Semiconductor test device and method for fabricating the same

Also Published As

Publication number Publication date
JP2008227191A (ja) 2008-09-25

Similar Documents

Publication Publication Date Title
US9640461B1 (en) Bridging DMB structure for wire bonding in a power semiconductor module
US8013431B2 (en) Semiconductor power module package with temperature sensor mounted thereon and method of fabricating the same
US8860198B2 (en) Semiconductor package with temperature sensor
US8410464B2 (en) Optical coupler having first and second terminal boards and first and second conversion elements
JP2001015655A (ja) パワーmosfetダイと、小型感知mosfetを備えた制御および保護回路ダイとを有するハイブリッドパッケージ
KR101513961B1 (ko) 전력 반도체 모듈 및 그 제조방법
CN104508811B (zh) Led封装和制造方法
US9391006B2 (en) Semiconductor device and method of manufacturing semiconductor device
TWI287865B (en) Semiconductor package and process for making the same
CN101499511B (zh) 具温度感测组件的发光二极管芯片及其制造方法
CN109564941A (zh) 半导体装置、半导体模块、以及半导体封装装置
JPH0758277A (ja) 半導体装置
CN105452886A (zh) 半导体器件的制造方法
US5302022A (en) Technique for measuring thermal resistance of semiconductor packages and materials
CN104798198B (zh) 半导体装置
US8304902B2 (en) Semiconductor device
JP4994070B2 (ja) 半導体回路のパッケージ評価用ウェハ
JP2011199148A (ja) 半導体装置
US20110260315A1 (en) Power block and power semiconductor module using same
WO2010084550A1 (ja) 半導体モジュール及びその制御方法
US8853835B2 (en) Chip arrangements, a chip package and a method for manufacturing a chip arrangement
JP5568922B2 (ja) 半導体装置およびその製造方法
TWI482310B (zh) 發光二極體結構、發光二極體封裝與發光二極體結構之溫度的量測方法
JP4917902B2 (ja) 半導体回路のパッケージ評価用ウェハ
JP2008147683A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120425

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120508

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4994070

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees