JP4992617B2 - Signal propagation device and power conversion system - Google Patents

Signal propagation device and power conversion system Download PDF

Info

Publication number
JP4992617B2
JP4992617B2 JP2007227625A JP2007227625A JP4992617B2 JP 4992617 B2 JP4992617 B2 JP 4992617B2 JP 2007227625 A JP2007227625 A JP 2007227625A JP 2007227625 A JP2007227625 A JP 2007227625A JP 4992617 B2 JP4992617 B2 JP 4992617B2
Authority
JP
Japan
Prior art keywords
signal
output
photocoupler
propagation
logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007227625A
Other languages
Japanese (ja)
Other versions
JP2009060751A (en
Inventor
敬介 渡邉
恒男 前原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2007227625A priority Critical patent/JP4992617B2/en
Publication of JP2009060751A publication Critical patent/JP2009060751A/en
Application granted granted Critical
Publication of JP4992617B2 publication Critical patent/JP4992617B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Inverter Devices (AREA)

Description

本発明は、論理「H」及び論理「L」の2値の伝播対象信号を高圧システム及び低圧システムのいずれか一方から他方へと伝える信号伝播装置及びこれを備える電力変換システムに関する。   The present invention relates to a signal propagation device that transmits a binary propagation target signal of logic “H” and logic “L” from one of a high-voltage system and a low-voltage system to the other, and a power conversion system including the signal propagation device.

この種の信号伝播装置としては、例えば車載ハイブリッドシステムにおいて電動機と接続されるインバータのスイッチング素子の駆動信号を、フォトカプラを介して低圧システムから高圧システムへと伝えるものがある。すなわち、インバータのスイッチング素子の駆動信号を低圧システムにて生成し、これを高圧システムに出力するに際してフォトカプラを用いることで、低圧システムと高圧システムとの絶縁を図っている。   As this type of signal propagation device, for example, there is a device that transmits a drive signal of a switching element of an inverter connected to an electric motor in a vehicle-mounted hybrid system from a low-voltage system to a high-voltage system via a photocoupler. That is, the drive signal of the switching element of the inverter is generated by the low-voltage system, and when this is output to the high-voltage system, a photocoupler is used to insulate the low-voltage system from the high-voltage system.

なお、従来の信号伝播装置としては、この他にも、例えば下記特許文献1に見られるものがある。
特開平10−79809号公報
In addition to this, as a conventional signal propagation device, for example, there is one found in Patent Document 1 below.
Japanese Patent Laid-Open No. 10-79809

ところで、フォトカプラの寿命は、1次側(フォトダイオード側)に流す電流値とフォトカプラの周囲の雰囲気温度とに依存することが知られている。ここで、フォトダイオードを流れる電流に関しては、電流量が多いほど、フォトカプラの寿命は短くなる。   By the way, it is known that the lifetime of a photocoupler depends on the value of a current flowing on the primary side (photodiode side) and the ambient temperature around the photocoupler. Here, regarding the current flowing through the photodiode, the life of the photocoupler is shortened as the amount of current increases.

一方、フォトカプラがオン状態となる期間は、駆動信号の論理「H」又は論理「L」の期間である。このため、フォトカプラがオン状態となる期間は、インバータの操作に応じて定まることとなり、電動機を制御するうえでの要請によっては、フォトカプラのオン時間が非常に長くなりえる。このため、フォトカプラを流れる電流を低減させることは困難であり、フォトカプラの寿命を十分に長くすることも困難である。特に、車両用システムでは、長時間の使用を前提に設計することが要求されるため、車両用システムに搭載されるフォトカプラにあっては、1次側を流れる電流を低減することが強く望まれる。   On the other hand, the period during which the photocoupler is in the ON state is a period of logic “H” or logic “L” of the drive signal. For this reason, the period during which the photocoupler is in the on state is determined according to the operation of the inverter, and depending on the request for controlling the motor, the on time of the photocoupler can be very long. For this reason, it is difficult to reduce the current flowing through the photocoupler, and it is also difficult to sufficiently extend the life of the photocoupler. In particular, since the vehicle system is required to be designed on the assumption that it will be used for a long time, it is strongly desired to reduce the current flowing through the primary side in the photocoupler mounted in the vehicle system. It is.

本発明は、上記課題を解決するためになされたものであり、その目的は、論理「H」及び論理「L」の2値の伝播対象信号を高圧システム及び低圧システムのいずれか一方から他方へと伝えるものにあって、フォトカプラの寿命を好適に延ばすことのできる信号伝播装置及びこれを備える電力変換システムを提供することにある。   The present invention has been made to solve the above-described problems, and an object of the present invention is to transfer a binary propagation target signal of logic “H” and logic “L” from one of the high-pressure system and the low-pressure system to the other. Therefore, it is an object of the present invention to provide a signal propagation device capable of suitably extending the life of a photocoupler and a power conversion system including the signal propagation device.

以下、上記課題を解決するための手段、及びその作用効果について記載する。   Hereinafter, means for solving the above-described problems and the operation and effects thereof will be described.

請求項1記載の発明は、論理「H」及び論理「L」の2値の伝播対象信号を高圧システム及び低圧システムのいずれか一方から他方へと伝える信号伝播装置において、
前記伝播対象信号の論理「H」及び論理「L」の期間よりも短いパルス幅を有する複数のパルス信号であって且つ前記伝播対象信号の立ち上がり及び立ち下がりを規定する信号である規定信号が前記一方のシステムからフォトカプラに入力される際、前記他方のシステムにおいて前記フォトカプラから出力される信号から前記伝播対象信号を生成する生成手段を備え、前記規定信号は、前記伝播対象信号の立ち上がりを規定するためのパルス信号の数と前記伝播対象信号の立ち下がりを規定するためのパルス信号の数とが互いに異なることを特徴とする。
The invention according to claim 1 is a signal propagation device that transmits a binary propagation target signal of logic “H” and logic “L” from one of the high-pressure system and the low-pressure system to the other.
A defining signal that is a plurality of pulse signals having a pulse width shorter than a period of logic “H” and logic “L” of the propagation target signal and that defines rising and falling of the propagation target signal is When input from one system to the photocoupler, the other system includes a generating unit that generates the propagation target signal from the signal output from the photocoupler , and the specified signal has a rising edge of the propagation target signal. the number of pulse signals for defining the number of pulse signals for defining the falling of the propagation target signal and said Rukoto different from each other.

上記発明において、各パルス信号をフォトカプラをオン状態とする信号とすることで、フォトカプラの1回のオン時間は、伝播対象信号の論理「H」及び論理「L」に同期してフォトカプラをオン・オフ動作させる場合の1回のオン時間よりも短くなる。このため、規定信号によるフォトカプラのオン時間についてのある程度のタイムスケールにおける平均的な時間又は合計時間を、論理「H」及び論理「L」に同期してフォトカプラをオン・オフ動作させる場合と比較して格段に短縮することができる。すなわち、伝播対象信号の1度の立ち上がり及び立ち下がりを規定する規定信号によるフォトカプラの合計オン時間については、伝播対象信号の論理「H」及び論理「L」に同期してフォトカプラをオン・オフ動作させる場合以上となり得るとしても、伝播対象信号の論理「H」期間及び論理「L」期間が変動する状況下にあっては、ある程度のタイムスケースにおける平均的な時間又は合計時間を格段に低減することができる。
特に、上記発明では、単位時間当たりに生じるパルス信号の数の相違によって、伝播対象信号の立ち上がり及び立ち下がりを適切に規定することができる。
In the above invention, each pulse signal is a signal for turning on the photocoupler, so that one on-time of the photocoupler is synchronized with the logic “H” and the logic “L” of the propagation target signal. Is shorter than the ON time of one time when the is turned on / off. For this reason, when the photocoupler is turned on / off in synchronization with the logic “H” and the logic “L”, the average time or the total time on a certain time scale for the on-time of the photocoupler by the specified signal is used. Compared with this, the time can be significantly shortened. In other words, for the total on time of the photocoupler by the specified signal that defines the rise and fall of the signal to be propagated once, the photocoupler is turned on in synchronization with the logic “H” and logic “L” of the signal to be propagated. Even if it may be more than the case where the off operation is performed, the average time or the total time in a certain time case is remarkably increased under the situation where the logic “H” period and the logic “L” period of the propagation target signal fluctuate. Can be reduced.
In particular, in the above invention, the rising and falling edges of the propagation target signal can be appropriately defined by the difference in the number of pulse signals generated per unit time.

請求項2記載の発明は、請求項1記載の発明において、前記生成手段は、前記フォトカプラの出力側の信号を遅延させる遅延手段を備え、前記フォトカプラの出力側の信号のうち、前記遅延手段を通過する信号と通過しない信号とのいずれか一方の信号のエッジに同期して他方の信号の論理値を出力するものであることを特徴とする。   According to a second aspect of the present invention, in the first aspect of the invention, the generation unit includes a delay unit that delays a signal on the output side of the photocoupler, and the delay among the signals on the output side of the photocoupler. The logic value of the other signal is output in synchronization with the edge of one of the signal passing through the means and the signal not passing through the means.

上記いずれか一方の信号と他方の信号とのエッジは、互いにずれたタイミングで生じる。このため、一方の信号のエッジに同期して他方の信号の論理値を出力するなら、この出力される信号は、一方の信号のエッジに同期して立ち上がり及び立ち下がる信号となる。このため、複数のパルス信号からなる規定信号に基づき、伝播対象信号を適切に生成することができる。   The edge of either one of the signals and the other signal is generated at a timing shifted from each other. Therefore, if the logical value of the other signal is output in synchronization with the edge of one signal, the output signal becomes a signal that rises and falls in synchronization with the edge of one signal. For this reason, it is possible to appropriately generate the propagation target signal based on the prescribed signal composed of a plurality of pulse signals.

請求項記載の発明は、請求項1または2記載の発明において、前記生成手段は、前記フォトカプラの出力側の信号を遅延させる遅延手段と、前記フォトカプラの出力側の信号の立ち上がりエッジ及び立ち下りエッジのいずれかに同期して論理値を反転させて且つ前記遅延手段の出力信号の立ち上がりエッジ及び立ち下がりエッジのいずれかに同期して初期化されるカウンタと、前記遅延手段の出力の立ち上がりエッジ及び立ち下がりエッジのいずれかに同期して前記カウンタの出力を取り込むフリップフロップとを備えることを特徴とする。 According to a third aspect of the present invention, in the first or second aspect of the present invention, the generation unit delays a signal on the output side of the photocoupler, a rising edge of the signal on the output side of the photocoupler, and A counter that inverts the logical value in synchronization with one of the falling edges and is initialized in synchronization with either the rising edge or the falling edge of the output signal of the delay means; and the output of the delay means And a flip-flop that captures the output of the counter in synchronization with either the rising edge or the falling edge.

上記発明によれば、伝播対象信号の立ち上がりを規定するパルス信号と、伝播対象信号の立ち下がりを規定するパルス信号とに対応する遅延手段の上記いずれかのエッジにおける上記カウンタの値を互いに相違するようにすることができる。このため、単位時間当たりのパルス数の相違によって、伝播対象信号の立ち上がり及び立ち下がりを規定することができる。   According to the above invention, the values of the counters at the edges of the delay means corresponding to the pulse signal that defines the rising edge of the propagation target signal and the pulse signal that defines the falling edge of the propagation target signal are different from each other. Can be. For this reason, the rise and fall of the propagation target signal can be defined by the difference in the number of pulses per unit time.

請求項記載の発明は、論理「H」及び論理「L」の2値の伝播対象信号を高圧システム及び低圧システムのいずれか一方から他方へと伝える信号伝播装置において、前記伝播対象信号の論理「H」及び論理「L」の期間よりも短いパルス幅を有する複数のパルス信号であって且つ前記伝播対象信号の立ち上がり及び立ち下がりを規定する信号である規定信号が前記一方のシステムからフォトカプラに入力される際、前記他方のシステムにおいて前記フォトカプラから出力される信号から前記伝播対象信号を生成する生成手段を備え、前記規定信号は、前記伝播対象信号の立ち上がりエッジを規定するためのパルス信号のパルス幅と前記伝播対象信号の立ち下がりエッジを規定するためのパルス信号のパルス幅とが互いに異なるものであり、前記生成手段は、前記フォトカプラの出力側の信号を遅延させる遅延手段と、該遅延手段の出力信号の立ち上がりエッジ及び立ち下りエッジのいずれかに同期して前記フォトカプラの出力側の信号の値を取り込むフリップフロップとを備え、前記フリップフロップは、前記遅延手段の出力の前記いずれかのエッジが所定時間以上入力されない場合、当該フリップフロップの出力をオフとする機能を有することを特徴とする。 According to a fourth aspect of the present invention, there is provided a signal propagation device for transmitting a binary propagation target signal of logic “H” and logic “L” from one of the high-voltage system and the low-pressure system to the other, and the logic of the propagation target signal. A plurality of pulse signals having a pulse width shorter than a period of “H” and logic “L” and a signal defining a rising edge and a falling edge of the propagation target signal are transmitted from the one system to the photocoupler. And generating means for generating the propagation target signal from the signal output from the photocoupler in the other system, wherein the defining signal is a pulse for defining a rising edge of the propagation target signal. The pulse width of the signal and the pulse width of the pulse signal for defining the falling edge of the propagation target signal are different from each other, The generating means delays the signal on the output side of the photocoupler, and the value of the signal on the output side of the photocoupler in synchronization with either the rising edge or falling edge of the output signal of the delay means. The flip-flop has a function of turning off the output of the flip-flop when any of the edges of the output of the delay means is not input for a predetermined time or more .

上記発明において、各パルス信号をフォトカプラをオン状態とする信号とすることで、フォトカプラの1回のオン時間は、伝播対象信号の論理「H」及び論理「L」に同期してフォトカプラをオン・オフ動作させる場合の1回のオン時間よりも短くなる。このため、規定信号によるフォトカプラのオン時間についてのある程度のタイムスケールにおける平均的な時間又は合計時間を、論理「H」及び論理「L」に同期してフォトカプラをオン・オフ動作させる場合と比較して格段に短縮することができる。すなわち、伝播対象信号の1度の立ち上がり及び立ち下がりを規定する規定信号によるフォトカプラの合計オン時間については、伝播対象信号の論理「H」及び論理「L」に同期してフォトカプラをオン・オフ動作させる場合以上となり得るとしても、伝播対象信号の論理「H」期間及び論理「L」期間が変動する状況下にあっては、ある程度のタイムスケースにおける平均的な時間又は合計時間を格段に低減することができる。
特に、上記発明では、パルス信号のパルス幅の相違によって、伝播対象信号の立ち上がり及び立ち下がりを適切に規定することができる。
しかも、上記発明では、遅延手段からフリップフロップへの信号の出力系統に異常が生じた場合であっても、生成手段が永続的にオン状態となることを回避することができる。
In the above invention, each pulse signal is a signal for turning on the photocoupler, so that one on-time of the photocoupler is synchronized with the logic “H” and the logic “L” of the propagation target signal. Is shorter than the ON time of one time when the is turned on / off. For this reason, when the photocoupler is turned on / off in synchronization with the logic “H” and the logic “L”, the average time or the total time on a certain time scale for the on-time of the photocoupler by the specified signal is used. Compared with this, the time can be significantly shortened. In other words, for the total on time of the photocoupler by the specified signal that defines the rise and fall of the signal to be propagated once, the photocoupler is turned on in synchronization with the logic “H” and logic “L” of the signal to be propagated. Even if it may be more than the case where the off operation is performed, the average time or the total time in a certain time case is remarkably increased under the situation where the logic “H” period and the logic “L” period of the propagation target signal fluctuate. Can be reduced.
In particular, in the above invention, the rising and falling of the propagation target signal can be appropriately defined by the difference in the pulse width of the pulse signal.
Moreover, in the above invention, even when an abnormality occurs in the output system of the signal from the delay means to the flip-flop, it can be avoided that the generation means is permanently turned on.

請求項記載の発明は、請求項1〜3のいずれか1項に記載の発明において、前記生成手段は、前記フォトカプラの出力側の信号を遅延させる遅延手段と、該遅延手段の出力信号の立ち上がりエッジ及び立ち下りエッジのいずれかに同期して前記フォトカプラの出力側の信号の値を取り込むフリップフロップとを備えることを特徴とする。 According to a fifth aspect of the invention, in the invention according to any one of the first to third aspects, the generation means delays a signal on the output side of the photocoupler, and an output signal of the delay means. And a flip-flop that takes in the value of the signal on the output side of the photocoupler in synchronization with either the rising edge or the falling edge.

上記発明において、伝播対象信号の立ち上がりを規定するパルス信号と立ち下がりを規定するパルス信号とを相違させるなら、上記立ち上がりを規定するものの遅延信号の上記エッジと立ち下がりを規定するものの遅延信号の上記エッジとにおいてフリップフロップに取り込まれる信号の値を互いに相違させることができる。このため、伝播対象信号の立ち上がり及び立ち下がりを適切に規定することができる。   In the above invention, if the pulse signal that defines the rise of the signal to be propagated is different from the pulse signal that defines the fall, the edge of the delay signal that defines the rise and the delay signal that defines the fall The values of signals taken into the flip-flop at the edge can be made different from each other. For this reason, the rise and fall of the propagation target signal can be properly defined.

請求項記載の発明は、請求項記載の発明において、前記フリップフロップは、前記遅延手段の出力の前記いずれかのエッジが所定時間以上入力されない場合、当該フリップフロップの出力をオフとする機能を有することを特徴とする。 The invention according to claim 6 is the function according to claim 5 , wherein the flip-flop turns off the output of the flip-flop when any one of the outputs of the delay means is not input for a predetermined time or more. It is characterized by having.

上記発明では、遅延手段からフリップフロップへの信号の出力系統に異常が生じた場合であっても、生成手段が永続的にオン状態となることを回避することができる。   In the above invention, even when an abnormality occurs in the output system of the signal from the delay means to the flip-flop, the generation means can be prevented from being permanently turned on.

請求項記載の発明は、請求項1〜のいずれか1項に記載の発明において、前記高圧システムは、車載電力変換回路を備えて構成され、前記伝播対象信号は、前記電力変換回路のスイッチング素子を駆動する信号であることを特徴とする。 The invention according to claim 7 is the invention according to any one of claims 1 to 6 , wherein the high-voltage system includes an in-vehicle power conversion circuit, and the propagation target signal is the power conversion circuit. It is a signal for driving the switching element.

車載電力変換回路は長時間の使用がなされることがあるため、長時間の使用に耐え得るような設計をすることが要求される。このため、フォトカプラの寿命が特に問題となりやすい。したがって、上記発明によれば、請求項1〜7の発明の適用価値が特に大きい。   Since an in-vehicle power conversion circuit may be used for a long time, it must be designed to withstand long-time use. For this reason, the lifetime of the photocoupler is particularly problematic. Therefore, according to the said invention, the applicability value of the invention of Claims 1-7 is especially large.

請求項記載の発明は、請求項記載の信号伝播装置と、前記電力変換回路とを備えることを特徴とする電力変換システムである。 The invention according to claim 8 is a power conversion system comprising the signal propagation device according to claim 7 and the power conversion circuit.

上記発明では、フォトカプラの寿命を好適に延ばすことができるため、電力変換システムの信頼性を向上させることができる。   In the above invention, since the lifetime of the photocoupler can be suitably extended, the reliability of the power conversion system can be improved.

(第1の実施形態)
以下、本発明にかかる信号伝播装置及び電力変換システムをハイブリッド車に適用した第1の実施形態について、図面を参照しつつ説明する。
(First embodiment)
Hereinafter, a first embodiment in which a signal propagation device and a power conversion system according to the present invention are applied to a hybrid vehicle will be described with reference to the drawings.

図1に、本実施形態にかかるモータジェネレータの制御システムの全体構成を示す。   FIG. 1 shows the overall configuration of a motor generator control system according to this embodiment.

図示されるように、モータジェネレータ10の3つの相(U相、V相、W相)には、インバータ12が接続されている。このインバータ12は、3相インバータであり、高圧バッテリ14の電圧をモータジェネレータ10の3つの相に適宜印加する。詳しくは、インバータ12は、3つの相のそれぞれと高圧バッテリ14の正極側又は負極側とを導通させるべく、スイッチング素子SW1、SW2とスイッチング素子SW3,SW4とスイッチング素子SW5,SW6との並列接続体を備えて構成されている。そして、スイッチング素子SW1及びスイッチング素子SW2を直列接続する接続点がモータジェネレータ10のU相と接続されている。また、スイッチング素子SW3及びスイッチング素子SW4を直列接続する接続点がモータジェネレータ10のV相と接続されている。更に、スイッチング素子SW5及びスイッチング素子SW6を直列接続する接続点がモータジェネレータ10のW相と接続されている。ちなみに、これらスイッチング素子SW1〜SW6は、本実施形態では、絶縁ゲートバイポーラトランジスタ(IGBT)によって構成されている。また、インバータ12は、各スイッチング素子SW1〜SW6に逆並列に接続されたフライホイールダイオードD1〜D6を備えている。   As shown in the figure, an inverter 12 is connected to three phases (U phase, V phase, and W phase) of the motor generator 10. The inverter 12 is a three-phase inverter, and appropriately applies the voltage of the high voltage battery 14 to the three phases of the motor generator 10. Specifically, the inverter 12 is a parallel connection body of the switching elements SW1, SW2, the switching elements SW3, SW4, and the switching elements SW5, SW6 so that each of the three phases and the positive electrode side or the negative electrode side of the high voltage battery 14 are electrically connected. It is configured with. A connection point for connecting switching element SW <b> 1 and switching element SW <b> 2 in series is connected to the U phase of motor generator 10. Further, a connection point for connecting switching element SW3 and switching element SW4 in series is connected to the V phase of motor generator 10. Furthermore, a connection point for connecting switching element SW5 and switching element SW6 in series is connected to the W phase of motor generator 10. Incidentally, these switching elements SW1 to SW6 are constituted by insulated gate bipolar transistors (IGBT) in this embodiment. The inverter 12 includes flywheel diodes D1 to D6 connected in antiparallel to the switching elements SW1 to SW6.

上記スイッチング素子SW1〜SW6は、インターフェース16を介して、低圧バッテリ18を電力源とするマイクロコンピュータ(マイコン20)により駆動される。すなわち、マイコン20では、スイッチング素子SW1〜SW6を駆動するための駆動信号を規定する規定信号rup,run,rvp,rvn,rwp,rwnをインターフェース16に出力する。インターフェース16では、これら規定信号rup,run,rvp,rvn,rwp,rwnから、駆動信号gup、gun,gvp,gvn,gwp,gwnを生成し、これらにより、スイッチング素子SW1〜SW6を駆動する。すなわち、マイコン20では、例えば周知の三角波PWM制御等によって、要求トルクを生成するための駆動信号gup、gun,gvp,gvn,gwp,gwnを設定する際、これを直接の出力対象とすることなく、上記規定信号rup,run,rvp,rvn,rwp,rwnを出力する。そして、インターフェース16では、規定信号rup,run,rvp,rvn,rwp,rwnを解読することで、駆動信号gup、gun,gvp,gvn,gwp,gwnを生成する。   The switching elements SW <b> 1 to SW <b> 6 are driven by a microcomputer (microcomputer 20) using the low voltage battery 18 as a power source via the interface 16. That is, the microcomputer 20 outputs to the interface 16 regulation signals rup, run, rvp, rvn, rwp, rwn that define drive signals for driving the switching elements SW1 to SW6. In the interface 16, drive signals gup, gun, gvp, gvn, gwp, and gwn are generated from these specified signals rup, run, rvp, rvn, rwp, and rwn, and the switching elements SW1 to SW6 are driven by these. That is, in the microcomputer 20, when setting the drive signals “gup”, “gun”, “gvp”, “gvn”, “gwp”, and “gwn” for generating the required torque by, for example, the well-known triangular wave PWM control, the microcomputer 20 does not directly output this. The prescribed signals rup, run, rvp, rvn, rwp, rwn are output. Then, the interface 16 decodes the prescribed signals rup, run, rvp, rvn, rwp, and rwn to generate drive signals gup, gun, gvp, gvn, gwp, and gwn.

これにより、規定信号rupから生成される駆動信号gupによりスイッチング素子SW1が駆動され、規定信号runから生成される駆動信号gunによりスイッチング素子SW2が駆動される。また、規定信号rvpから生成される駆動信号gvpによりスイッチング素子SW3が駆動され、規定信号rvnから生成される駆動信号gvnによりスイッチング素子SW4が駆動される。更に、規定信号rwpから生成される駆動信号gwpによりスイッチング素子SW5が駆動され、規定信号rwnから生成される駆動信号gwnによりスイッチング素子SW6が駆動される。   Accordingly, the switching element SW1 is driven by the drive signal “gup” generated from the regulation signal “rup”, and the switching element SW2 is driven by the drive signal “gun” generated from the regulation signal “run”. Further, the switching element SW3 is driven by the driving signal gvp generated from the regulation signal rvp, and the switching element SW4 is driven by the driving signal gvn generated from the regulation signal rvn. Further, the switching element SW5 is driven by the drive signal gwp generated from the regulation signal rwp, and the switching element SW6 is driven by the drive signal gwn generated from the regulation signal rwn.

図2に、規定信号rup,run,rvp,rvn,rwp,rwnから駆動信号gup、gun,gvp,gvn,gwp,gwnを生成するインターフェース16の回路部分の構成を示す。なお、図2において、規定信号rup,run,rvp,rvn,rwp,rwnを総括して、インターフェース16への入力信号Vinとし、駆動信号gup、gun,gvp,gvn,gwp,gwnを総括して、インターフェース16からの出力信号Voutとする。また、インターフェース16は、実際には図2に示す回路を、規定信号rup,run,rvp,rvn,rwp,rwnのそれぞれについて各別に備えているが、ここではそのうちの一つの回路のみを示す。   FIG. 2 shows the configuration of the circuit portion of the interface 16 that generates the drive signals gup, gun, gvp, gvn, gwp, and gwn from the prescribed signals rup, run, rvp, rvn, rwp, and rwn. In FIG. 2, the prescribed signals rup, run, rvp, rvn, rwp, rwn are collectively used as the input signal Vin to the interface 16, and the drive signals gup, gun, gvp, gvn, gwp, gwn are summarized. , An output signal Vout from the interface 16. The interface 16 actually includes the circuit shown in FIG. 2 for each of the prescribed signals rup, run, rvp, rvn, rwp, and rwn, but only one of them is shown here.

図示されるように、インターフェース16は、上記インバータ12を備えて構成される高圧システム側と、上記マイコン20を備えて構成される低圧システム側とを絶縁するフォトカプラ30を備えている。低圧システム側には、フォトカプラ30のフォトダイオード及びスイッチング素子42を介して、低圧システム側電源40が接地と接続されている。そして、このスイッチング素子42は、入力信号Vinによってオン状態・オフ状態の切り替えがなされる。そして、スイッチング素子42がオン状態となると、低圧システム側電源40からフォトダイオードを介して接地へと電流が流れるために、フォトカプラ30がオン状態となる。   As shown in the figure, the interface 16 includes a photocoupler 30 that insulates the high voltage system side configured with the inverter 12 from the low voltage system side configured with the microcomputer 20. On the low-voltage system side, a low-voltage system-side power supply 40 is connected to the ground via the photodiode of the photocoupler 30 and the switching element 42. The switching element 42 is switched between an on state and an off state by an input signal Vin. When the switching element 42 is turned on, a current flows from the low-voltage system-side power supply 40 to the ground via the photodiode, so that the photocoupler 30 is turned on.

フォトカプラ30のフォトトランジスタは、高圧システム側電源50及び接地を接続する。フォトトランジスタには、インバータ52が接続されている。このインバータ52は、フォトトランジスタの出力信号が入力信号Vinの論理反転信号となることに鑑み、入力信号Vinと論理値を同一とするためのものである。すなわち、入力信号Vinが論理「H」となることでフォトカプラ30がオン状態となると、高圧システム側電源50がフォトトランジスタを介して接地されるため、フォトカプラ30からインバータ52に、論理「L」の信号が入力される。このため、インバータ52の出力する反転信号V1は、入力信号Vinと同一の論理値を有する信号となる。   The phototransistor of the photocoupler 30 connects the high-voltage system-side power supply 50 and the ground. An inverter 52 is connected to the phototransistor. The inverter 52 is for making the input signal Vin have the same logical value in view of the fact that the output signal of the phototransistor becomes a logical inversion signal of the input signal Vin. That is, when the input signal Vin becomes logic “H” and the photocoupler 30 is turned on, the high-voltage system-side power supply 50 is grounded via the phototransistor. "Is input. For this reason, the inversion signal V1 output from the inverter 52 is a signal having the same logical value as the input signal Vin.

反転信号V1は、カウンタ54のクロック端子CKに取り込まれるとともに、遅延回路56に取り込まれる。ここで、カウンタ54は、クロック端子CKに取り込まれる信号の立ち上がりエッジに同期して出力端子Dから出力される信号の論理値を反転させるものである。また、カウンタ54は、リセット端子Rを備えており、リセット端子Rに取り込まれる信号の立ち下がりエッジに同期して、出力端子Dから出力する信号をリセットする(論理「L」とする)。そして、リセット端子Rには、遅延回路56の出力する遅延信号V3が印加される。   The inverted signal V1 is taken into the clock terminal CK of the counter 54 and taken into the delay circuit 56. Here, the counter 54 inverts the logical value of the signal output from the output terminal D in synchronization with the rising edge of the signal input to the clock terminal CK. The counter 54 includes a reset terminal R, and resets the signal output from the output terminal D in synchronization with the falling edge of the signal captured by the reset terminal R (set to logic “L”). The delay signal V3 output from the delay circuit 56 is applied to the reset terminal R.

カウンタ54の出力端子Dは、Dフリップフロップ58の入力端子Dに接続されている。Dフリップフロップ58のクロック端子CKは、遅延回路56と接続されている。そして、Dフリップフロップ58では、クロック端子CKに取り込まれる信号の立ち上がりエッジに同期して、入力端子Dの信号を出力端子Qから出力される出力信号Vout(インターフェース16の出力信号Vout)として記憶保持する。なお、Dフリップフロップ58は、クロック端子CKに所定時間以上立ち上がりエッジが取り込まれない場合、出力端子Qから出力される信号を論理「L」とする機能を有する。   The output terminal D of the counter 54 is connected to the input terminal D of the D flip-flop 58. The clock terminal CK of the D flip-flop 58 is connected to the delay circuit 56. The D flip-flop 58 stores and holds the signal of the input terminal D as the output signal Vout (the output signal Vout of the interface 16) output from the output terminal Q in synchronization with the rising edge of the signal captured by the clock terminal CK. To do. Note that the D flip-flop 58 has a function of setting a signal output from the output terminal Q to logic “L” when a rising edge is not taken in the clock terminal CK for a predetermined time or longer.

図3に、上記回路構成によって、入力信号Vinから出力信号Voutが生成される処理について示す。詳しくは、図3(a)に、入力信号Vinの推移を示し、図3(b)に、反転信号V1の推移を示し、図3(c)に、カウンタ54の出力端子Dから出力される信号V2の推移を示し、図3(d)に、遅延回路56の出力する遅延信号V3の推移を示し、図3(e)に、出力信号Voutの推移を示す。   FIG. 3 shows a process for generating the output signal Vout from the input signal Vin by the above circuit configuration. Specifically, FIG. 3A shows the transition of the input signal Vin, FIG. 3B shows the transition of the inverted signal V1, and FIG. 3C shows the output from the output terminal D of the counter 54. The transition of the signal V2 is shown, FIG. 3 (d) shows the transition of the delay signal V3 output from the delay circuit 56, and FIG. 3 (e) shows the transition of the output signal Vout.

本実施形態では、入力信号Vinを、出力信号Voutの立ち上がりを規定するためのパルス信号及び立ち下がりを規定するためのパルス信号(パルス幅期間だけ論理「H」及び論理「L」からなる2値のうちの一方の値へと遷移する信号)にて構成する。ここで、これら出力信号Voutの立ち上がりを規定するためのパルス信号及び立ち下がりを規定するためのパルス信号を互いに相違させることで、立ち上がりを規定するためのものか立ち下がりを規定するためのものかの識別力を付与している。詳しくは、本実施形態では、単位時間当たりのパルス数にて、立ち上がりを規定するためのものか立ち下がりを規定するためのものかの識別力を付与する。具体的には、立ち上がりを規定するためのパルス信号を、単一のパルス信号p1とし、立ち下がりを規定するためのパルス信号を、単位時間内に連射される2つのパルス信号である先頭パルス信号p2及び後方パルス信号p3とする。ここで、本実施形態では、単一のパルス信号p1の立ち上がりエッジから先頭パルス信号p2の立ち上がりエッジまでの時間によって出力信号Voutが論理「H」となる時間を規定し、先頭パルス信号p2の立ち上がりエッジから次の単一のパルス信号p1の立ち上がりエッジまでの時間によって出力信号Voutが論理「L」となる時間を規定する。   In this embodiment, the input signal Vin is divided into a pulse signal for defining the rising edge of the output signal Vout and a pulse signal for defining the falling edge (a binary value consisting of logic “H” and logic “L” only during the pulse width period). Signal that transitions to one of the values). Here, by making the pulse signal for defining the rising edge of the output signal Vout and the pulse signal for defining the falling edge different from each other, whether to define the rising edge or the falling edge? Is given discriminatory power. Specifically, in the present embodiment, the discriminating power of whether to specify rising or falling is given by the number of pulses per unit time. Specifically, the pulse signal for defining the rising edge is a single pulse signal p1, and the pulse signal for defining the falling edge is a leading pulse signal that is two pulse signals fired within a unit time. Let p2 and the backward pulse signal p3. Here, in the present embodiment, the time from the rising edge of the single pulse signal p1 to the rising edge of the leading pulse signal p2 defines the time when the output signal Vout becomes logic “H”, and the rising edge of the leading pulse signal p2 The time from the edge to the rising edge of the next single pulse signal p1 defines the time when the output signal Vout becomes logic “L”.

入力信号Vinのうちの単一のパルス信号p1が立ち上がると、これに同期してカウンタ54から出力される信号V2が論理「H」となる。その後、単一のパルス信号p1が遅延回路56にて遅延された遅延信号V3の立ち上がりエッジに同期して、カウンタ54の出力する信号V2がDフリップフロップ58に取り込まれる。これにより、Dフリップフロップ58から出力される出力信号Voutが論理「H」となる。すなわち、出力信号Voutの立ち上がりエッジのタイミングは、単一のパルス信号p1の立ち上がりエッジのタイミングを、遅延回路56による遅延時間τだけ遅らせたタイミングとなる。その後、単一のパルス信号p1が遅延回路56にて遅延された遅延信号V3の立ち下がりエッジに同期して、カウンタ54がリセットされる。   When the single pulse signal p1 of the input signal Vin rises, the signal V2 output from the counter 54 in synchronism with this becomes the logic “H”. Thereafter, in synchronization with the rising edge of the delay signal V 3 obtained by delaying the single pulse signal p 1 by the delay circuit 56, the signal V 2 output from the counter 54 is taken into the D flip-flop 58. As a result, the output signal Vout output from the D flip-flop 58 becomes logic “H”. That is, the timing of the rising edge of the output signal Vout is a timing obtained by delaying the timing of the rising edge of the single pulse signal p1 by the delay time τ by the delay circuit 56. Thereafter, the counter 54 is reset in synchronization with the falling edge of the delay signal V3 obtained by delaying the single pulse signal p1 by the delay circuit 56.

次に、入力信号Vinのうちの先頭パルス信号p2が立ち上がることで、カウンタ54から出力される信号V2が再度論理「H」に反転する。そして、後方パルス信号p3が立ち上がることで、カウンタ54から出力される信号V2は再度論理「L」に反転する。その後、先頭パルス信号p2の遅延信号V3の立ち上がりに同期して、Dフリップフロップ58では、カウンタ54の出力する信号V2を取り込む。このため、このタイミングで、出力信号Voutは、論理「L」になる。すなわち、出力信号Voutの立ち下がりエッジのタイミングは、先頭パルス信号p2の立ち上がりエッジのタイミングを、遅延回路56による遅延時間τだけ遅らせたタイミングとなる。   Next, when the leading pulse signal p2 of the input signal Vin rises, the signal V2 output from the counter 54 is inverted again to the logic “H”. Then, as the backward pulse signal p3 rises, the signal V2 output from the counter 54 is inverted again to the logic “L”. Thereafter, in synchronization with the rise of the delay signal V3 of the leading pulse signal p2, the D flip-flop 58 takes in the signal V2 output from the counter 54. Therefore, at this timing, the output signal Vout becomes logic “L”. That is, the timing of the falling edge of the output signal Vout is the timing obtained by delaying the timing of the rising edge of the leading pulse signal p2 by the delay time τ by the delay circuit 56.

上記処理を良好に行うべく、遅延時間τは、先頭パルス信号p2の立ち上がりエッジから後方パルス信号p3の立ち上がりエッジまでの時間間隔よりも長く設定されている。これにより、出力信号Voutが規定される。こうした構成によれば、駆動信号gup、gun,gvp,gvn,gwp,gwnをフォトカプラ30にて直接送信する場合と比較して、フォトカプラ30のオン時間を短縮することができる。すなわち、規定信号を構成する各パルス信号p1、p2、p3の単一のパルス幅は、駆動信号gup、gun,gvp,gvn,gwp,gwnの論理「H」及び論理「L」のいずれの期間よりも短い。このため、フォトカプラ30の一回のオン時間は、駆動信号gup、gun,gvp,gvn,gwp,gwnの論理「H」及び論理「L」のいずれの期間よりも必ず短くなる。ここで、駆動信号gup、gun,gvp,gvn,gwp,gwnの論理「H」及び論理「L」の各期間は、ランダムに様々な値を取り得る。このため、場合によっては、駆動信号gup、gun,gvp,gvn,gwp,gwnの論理「H」及び論理「L」のいずれの期間が、規定信号を構成する3つのパルス信号p1、p2、p3の合計のパルス幅よりも短くなることはあり得る。しかし、ある程度のタイムスケールにおいては、本実施形態におけるフォトカプラ30の平均的なオン時間や合計のオン時間は、駆動信号gup、gun,gvp,gvn,gwp,gwnをフォトカプラ30にて直接送信する場合と比較して短縮される。このため、フォトカプラ30の寿命を好適に延ばすことができる。   In order to perform the above processing satisfactorily, the delay time τ is set longer than the time interval from the rising edge of the leading pulse signal p2 to the rising edge of the backward pulse signal p3. Thereby, the output signal Vout is defined. According to such a configuration, the on-time of the photocoupler 30 can be shortened as compared with the case where the drive signals gup, gun, gvp, gvn, gwp, and gwn are directly transmitted by the photocoupler 30. That is, the single pulse width of each of the pulse signals p1, p2, and p3 constituting the regulation signal is the period of the logic “H” or logic “L” of the drive signals gup, gun, gvp, gvn, gwp, gwn. Shorter than. For this reason, the on-time of the photocoupler 30 is always shorter than both the logic “H” and logic “L” periods of the drive signals gup, gun, gvp, gvn, gwp, and gwn. Here, each period of the logic “H” and the logic “L” of the drive signals “gup”, “gun”, “gvp”, “gvn”, “gwp”, and “gwn” can take various values at random. For this reason, depending on the case, the three pulse signals p 1, p 2, and p 3 that constitute the specified signal in any period of logic “H” and logic “L” of the drive signals gup, gun, gvp, gvn, gwp, and gwn. It may be shorter than the total pulse width. However, on a certain time scale, the average on-time and the total on-time of the photocoupler 30 in this embodiment are such that the drive signals gup, gun, gvp, gvn, gwp, gwn are directly transmitted by the photocoupler 30. It is shortened compared with the case of doing. For this reason, the lifetime of the photocoupler 30 can be suitably extended.

しかも、こうした構成によれば、カウンタ54のみを用いて出力信号Voutを生成する場合と比較して、ノイズに対する耐性を高めることができる。すなわち、カウンタ54単独で規定信号から出力信号Voutを生成する場合、ノイズによってカウンタ54が一旦誤動作すると、再度の誤動作によって誤動作が相殺されるまで、出力信号Voutは、本来の駆動信号gup、gun,gvp,gvn,gwp,gwnとはその論理値が逆となってしまう。これに対し、上記構成では、ノイズが生じたとしても、次の規定信号に基づき出力信号Voutが生成される際に、出力信号Voutが正しい論理値に修復される。   In addition, according to such a configuration, it is possible to increase resistance to noise as compared with the case where the output signal Vout is generated using only the counter 54. That is, when the output signal Vout is generated from the specified signal by the counter 54 alone, once the counter 54 malfunctions due to noise, the output signal Vout is converted into the original drive signals gup, gun, Its logical value is opposite to that of gvp, gvn, gwp, and gwn. On the other hand, in the above configuration, even when noise occurs, the output signal Vout is restored to a correct logical value when the output signal Vout is generated based on the next specified signal.

以上詳述した本実施形態によれば、以下の効果が得られるようになる。   According to the embodiment described in detail above, the following effects can be obtained.

(1)伝播対象信号(駆動信号gup、gun,gvp,gvn,gwp,gwn)の論理「H」及び論理「L」の期間よりも短いパルス幅を有する複数のパルス信号p1,p2,p3であって且つ伝播対象信号の立ち上がり及び立ち下がりを規定する信号である規定信号に基づき、伝播対象信号を生成した。これにより、ある程度のタイムスケースにおけるフォトカプラ30の平均的なオン時間又は合計オン時間を格段に低減することができる。   (1) A plurality of pulse signals p1, p2, and p3 having pulse widths shorter than the periods of logic “H” and logic “L” of the propagation target signals (drive signals gup, gun, gvp, gvn, gwp, gwn) The propagation target signal is generated based on a defining signal that is a signal that defines the rising and falling edges of the propagation target signal. Thereby, the average on-time or total on-time of the photocoupler 30 in a certain time case can be significantly reduced.

(2)フォトカプラ30の出力側の信号を遅延させる遅延回路56を備え、フォトカプラ30の出力側の信号のうち、遅延回路56を通過する信号のエッジに同期して遅延回路56を通過しない信号の論理値を伝播対象信号として出力した。これにより、複数のパルス信号からなる規定信号に基づき、伝播対象信号を適切に生成することができる。   (2) A delay circuit 56 that delays the signal on the output side of the photocoupler 30 is provided, and the signal on the output side of the photocoupler 30 does not pass through the delay circuit 56 in synchronization with the edge of the signal that passes through the delay circuit 56. The logic value of the signal was output as the signal to be propagated. As a result, the propagation target signal can be appropriately generated based on the prescribed signal composed of a plurality of pulse signals.

(3)伝播対象信号の立ち上がりを規定するためのパルス信号p1の数(1個)と伝播対象信号の立ち下がりを規定するためのパルス信号p2、p3の数(2個)とを相違させた。これにより、伝播対象信号の立ち上がり及び立ち下がりを適切に規定することができる。   (3) The number of pulse signals p1 for defining the rising edge of the propagation target signal (one) is different from the number of pulse signals p2 and p3 for defining the trailing edge of the propagation target signal (two). . Thereby, the rise and fall of the propagation target signal can be appropriately defined.

(4)フォトカプラ30の出力側の信号(反転信号V1)の立ち上がりエッジに同期して論理値を反転させて且つ遅延信号V3の立ち下がりエッジに同期して初期化されるカウンタ54と、遅延信号V3の立ち上がりエッジに同期してカウンタ54の出力を取り込むDフリップフロップ58とを備えた。これにより、伝播対象信号を適切に生成することができる。   (4) a counter 54 that inverts the logical value in synchronization with the rising edge of the output side signal (inverted signal V1) of the photocoupler 30 and is initialized in synchronization with the falling edge of the delay signal V3; And a D flip-flop 58 for capturing the output of the counter 54 in synchronization with the rising edge of the signal V3. Thereby, the propagation target signal can be appropriately generated.

(5)Dフリップフロップ58に、遅延信号V3の立ち上がりエッジが所定時間以上入力されない場合、その出力をオフとする機能を付与した。これにより、遅延回路56からDフリップフロップ58への信号の出力系統に異常が生じた場合であっても、出力信号Voutが永続的にオン状態となることを回避することができる。   (5) When the rising edge of the delay signal V3 is not input for a predetermined time or more, the D flip-flop 58 has a function of turning off the output. Thereby, even when an abnormality occurs in the output system of the signal from the delay circuit 56 to the D flip-flop 58, it is possible to avoid the output signal Vout from being permanently turned on.

(6)車載インバータ12のスイッチング素子SW1〜SW6を駆動する駆動信号gup、gun,gvp,gvn,gwp,gwnを低圧システムから高圧システムに伝える際に、本発明を適用した。このため、フォトカプラ30には、長時間の使用に耐え得るような設計をすることが要求される。このため、フォトカプラ30の寿命が特に問題となりやすい。したがって、本実施形態によれば、本発明の適用価値が特に大きい。   (6) The present invention is applied when transmitting drive signals gup, gun, gvp, gvn, gwp, and gwn for driving the switching elements SW1 to SW6 of the in-vehicle inverter 12 from the low pressure system to the high pressure system. For this reason, the photocoupler 30 is required to be designed to withstand long-time use. For this reason, the life of the photocoupler 30 is particularly problematic. Therefore, according to this embodiment, the applicability of the present invention is particularly great.

(第2の実施形態)
以下、第2の実施形態について、先の第1の実施形態との相違点を中心に図面を参照しつつ説明する。
(Second Embodiment)
Hereinafter, the second embodiment will be described with reference to the drawings with a focus on differences from the first embodiment.

図4に、規定信号rup,run,rvp,rvn,rwp,rwnから駆動信号gup、gun,gvp,gvn,gwp,gwnを生成するインターフェース16の回路部分についての本実施形態にかかる構成を示す。なお、図4において、先の図2に示した部材と対応する部材については、便宜上同一の符号を付している。   FIG. 4 shows a configuration according to the present embodiment of the circuit portion of the interface 16 that generates the drive signals gup, gun, gvp, gvn, gwp, and gwn from the prescribed signals rup, run, rvp, rvn, rwp, and rwn. In FIG. 4, members corresponding to those shown in FIG. 2 are given the same reference numerals for convenience.

図示されるように、本実施形態では、カウンタ54を備えることなく、反転信号V1がDフリップフロップ58の入力端子Dに取り込まれる。   As shown in the figure, in this embodiment, the inverted signal V <b> 1 is taken into the input terminal D of the D flip-flop 58 without providing the counter 54.

図5に、上記回路構成によって、入力信号Vinから出力信号Voutが生成される処理について示す。詳しくは、図5(a)に、入力信号Vinの推移を示し、図5(b)に、反転信号V1の推移を示し、図5(c)に、遅延回路56の出力する遅延信号V3の推移を示し、図5(d)に、出力信号Voutの推移を示す。   FIG. 5 shows a process for generating the output signal Vout from the input signal Vin by the above circuit configuration. Specifically, FIG. 5A shows the transition of the input signal Vin, FIG. 5B shows the transition of the inverted signal V1, and FIG. 5C shows the delay signal V3 output from the delay circuit 56. FIG. 5D shows the transition of the output signal Vout.

図示されるように、本実施形態では、規定信号を構成するパルス信号p4、p5のパルス幅にて、出力信号Voutの立ち上がりを規定するためのものか立ち下がりを規定するためのものかの識別力を付与する。詳しくは、本実施形態では、出力信号Voutの立ち上がりを規定するためのパルス信号p4のパルス幅を、立ち下がりを規定するためのパルス信号p5のパルス幅よりも広くする。具体的には、パルス信号p4の立ち上がりエッジにて出力信号Voutの立ち上がりエッジを規定し、パルス信号p5の立ち上がりエッジにて出力信号Voutの立ち下がりエッジを規定する。   As shown in the figure, in the present embodiment, the pulse widths of the pulse signals p4 and p5 that constitute the defining signal are used to identify whether the output signal Vout rises or falls. Giving power. Specifically, in the present embodiment, the pulse width of the pulse signal p4 for defining the rising edge of the output signal Vout is made wider than the pulse width of the pulse signal p5 for regulating the falling edge. Specifically, the rising edge of the output signal Vout is defined by the rising edge of the pulse signal p4, and the falling edge of the output signal Vout is defined by the rising edge of the pulse signal p5.

そして、パルス信号p4が遅延回路56によって遅延された遅延信号V3の立ち上がりに同期して、Dフリップフロップ58では、反転信号V1を取り込む。これにより、出力信号Voutが論理「H」に反転する。すなわち、出力信号Voutの立ち上がりエッジのタイミングは、パルス信号p4の立ち上がりエッジのタイミングを遅延回路56による遅延時間τだけ遅延させたタイミングとなる。その後、パルス信号p5が遅延回路56によって遅延された遅延信号V3の立ち上がりエッジに同期して、Dフリップフロップ58では、反転信号V1を取り込む。これにより、出力信号Voutが論理「L」に反転する。すなわち、出力信号Voutの立ち下がりエッジは、パルス信号p5の立ち上がりエッジのタイミングを遅延回路56の遅延時間τだけ遅らせたものとなる。   The D flip-flop 58 takes in the inverted signal V1 in synchronization with the rising edge of the delay signal V3 obtained by delaying the pulse signal p4 by the delay circuit 56. As a result, the output signal Vout is inverted to logic “H”. That is, the timing of the rising edge of the output signal Vout is the timing obtained by delaying the timing of the rising edge of the pulse signal p4 by the delay time τ by the delay circuit 56. Thereafter, the D flip-flop 58 takes in the inverted signal V1 in synchronization with the rising edge of the delay signal V3 delayed by the delay circuit 56 from the pulse signal p5. As a result, the output signal Vout is inverted to logic “L”. That is, the falling edge of the output signal Vout is obtained by delaying the timing of the rising edge of the pulse signal p5 by the delay time τ of the delay circuit 56.

こうした処理を実現すべく、遅延回路56の遅延時間τは、パルス信号p5のパルス幅よりも長く且つ、パルス信号p4のパルス幅よりも短く設定されている。これにより、出力信号Voutが生成される。   In order to realize such processing, the delay time τ of the delay circuit 56 is set to be longer than the pulse width of the pulse signal p5 and shorter than the pulse width of the pulse signal p4. Thereby, the output signal Vout is generated.

以上詳述した本実施形態によれば、上記第1の実施形態の上記(1)、(2)、(5)、(6)の効果に加えて、更に以下の効果が得られるようになる。   According to this embodiment described in detail above, in addition to the effects (1), (2), (5), and (6) of the first embodiment, the following effects can be obtained. .

(7)規定信号を、伝播対象信号の立ち上がりエッジを規定するパルス信号p4のパルス幅と伝播対象信号の立ち下がりエッジを規定するパルス信号p6のパルス幅とを互いに相違させて構成した。これにより、伝播対象信号の立ち上がり及び立ち下がりを適切に規定することができる。   (7) The defining signal is configured such that the pulse width of the pulse signal p4 that defines the rising edge of the propagation target signal and the pulse width of the pulse signal p6 that defines the falling edge of the propagation target signal are different from each other. Thereby, the rise and fall of the propagation target signal can be appropriately defined.

(8)反転信号V1を遅延させる遅延回路56と、遅延信号V3の立ち上がりエッジに同期して反転信号V1を取り込むDフリップフロップ58とを備えた。これにより、伝播対象信号の立ち上がり及び立ち下がりを適切に規定することができる。   (8) A delay circuit 56 that delays the inverted signal V1 and a D flip-flop 58 that captures the inverted signal V1 in synchronization with the rising edge of the delayed signal V3 are provided. Thereby, the rise and fall of the propagation target signal can be appropriately defined.

(その他の実施形態)
なお、上記各実施形態は、以下のように変更して実施してもよい。
(Other embodiments)
Each of the above embodiments may be modified as follows.

・第1の実施形態において、カウンタ54として、クロック端子に入力される信号の立ち下がりエッジに同期して論理値を反転させるようにしてもよい。   In the first embodiment, the counter 54 may invert the logic value in synchronization with the falling edge of the signal input to the clock terminal.

・上記第1の実施形態において、インバータ52を備えなくてもよい。この場合、カウンタ54がクロック端子CKから取り込まれる信号の立ち下がりにエッジに同期して論理値を反転させて且つリセット端子Rに印加される信号の立ち上がりエッジに同期して初期化されるとともに、Dフリップフロップ58がクロック端子CKに印加される信号の立ち下がりに同期して入力端子Dに印加される信号を取り込むようにすればよい。これにより、入力信号Vinのうちの単一のパルス信号p1の立ち上がりにて出力信号Voutの立ち上がりを規定して且つ、入力信号Vinのうちの連射される2つのパルス信号p2、p3のうちの後方パルス信号p3の立ち上がりエッジにて出力信号Voutの立ち下がりを規定することができる。   In the first embodiment, the inverter 52 may not be provided. In this case, the counter 54 is initialized in synchronization with the rising edge of the signal applied to the reset terminal R by inverting the logical value in synchronization with the edge at the falling edge of the signal fetched from the clock terminal CK. The D flip-flop 58 may capture the signal applied to the input terminal D in synchronization with the falling edge of the signal applied to the clock terminal CK. Accordingly, the rising edge of the output signal Vout is defined by the rising edge of the single pulse signal p1 of the input signal Vin, and the rear of the two pulse signals p2 and p3 of the input signal Vin that are fired continuously. The falling edge of the output signal Vout can be defined at the rising edge of the pulse signal p3.

・第1の実施形態において、Dフリップフロップ58が遅延信号V3の立ち下がりエッジに同期して入力端子に入力される信号を取り込むようにし、カウンタ54のリセットを遅延信号V3の立ち下がりエッジよりも遅延させるべく、反転信号V1を遅延回路56よりも更に遅延させる別の遅延回路を更に備えてもよい。この場合、別の遅延回路によって遅延された信号の立ち下がりエッジが遅延回路56の出力する遅延信号V3の立ち下がりエッジよりも遅れ、別の遅延回路によって遅延された信号の立ち下がりエッジにてカウンタ54がリセットされる。   In the first embodiment, the D flip-flop 58 captures a signal input to the input terminal in synchronization with the falling edge of the delay signal V3, and resets the counter 54 more than the falling edge of the delay signal V3. In order to delay, another delay circuit for delaying the inverted signal V1 further than the delay circuit 56 may be further provided. In this case, the falling edge of the signal delayed by another delay circuit is delayed from the falling edge of the delay signal V3 output from the delay circuit 56, and the counter is detected at the falling edge of the signal delayed by another delay circuit. 54 is reset.

・駆動信号gup,gun,gvp,gvn,gwp,gwnの立ち上がりを規定するためのパルス信号の数と、駆動信号gup,gun,gvp,gvn,gwp,gwnの立ち下がりを規定するためのパルス信号の数とが互いに異なるようにする手法としては、上記第1の実施形態で例示したものに限らない。例えば高圧システム側に専用の論理回路に代えてソフトウェア処理を行う手段(マイコン)を備え、フォトカプラ30から出力されるパルス信号についての単位時間内での出現回数に基づき、駆動信号gup,gun,gvp,gvn,gwp,gwnの立ち上がり及び立ち下がりを識別してもよい。この場合、出現回数としては、3回以上の数を用いることもできる。   The number of pulse signals for defining the rising edges of the drive signals gup, gun, gvp, gvn, gwp, and gwn, and the pulse signals for defining the falling edges of the drive signals gup, gun, gvp, gvn, gwp, and gwn The method of making the numbers different from each other is not limited to that exemplified in the first embodiment. For example, a means (microcomputer) for performing software processing instead of a dedicated logic circuit is provided on the high voltage system side, and based on the number of appearances of the pulse signal output from the photocoupler 30 within a unit time, the drive signals gup, gun, Rising and falling edges of gvp, gvn, gwp, and gwn may be identified. In this case, the number of appearances can be a number of 3 or more.

・第2の実施形態において、インバータ52を除いて且つDフリップフロップ58が遅延信号V3の立ち下がりエッジに同期して入力端子から入力される信号を取り込むようにしてもよい。この場合、パルス幅の広い方の規定信号が、駆動信号の立ち下がりエッジを規定することとなる。   In the second embodiment, except for the inverter 52, the D flip-flop 58 may capture a signal input from the input terminal in synchronization with the falling edge of the delay signal V3. In this case, the defining signal having the wider pulse width defines the falling edge of the drive signal.

・フォトカプラ30を介して高圧システム側に出力される信号とその遅延信号とのいずれか一方の信号のエッジに同期して他方の信号の論理値を出力することで、駆動信号gup,gun,gvp,gvn,gwp,gwnを生成する手段としては、上記実施形態やそれらの変形例で例示したものに限らない。例えば第2の実施形態(図4の構成)において、第1の実施形態の規定信号(図2(a)の入力信号Vin)を用いてもよい。この場合、単一のパルス信号p1が出力信号Voutの立ち下がりエッジを規定する信号とし、連射される2つのパルス信号p2、p3が出力信号Voutの立ち上がりエッジを規定する信号とすることができる。この際、連射される2つのパルス信号p2、p3のうちの先頭パルス信号p2の遅延信号V3の立ち上がりエッジが、後方パルス信号p3の反転信号V1と重なるように、遅延時間τを設定する。   By outputting the logical value of the other signal in synchronization with the edge of one of the signal output to the high-voltage system side via the photocoupler 30 and the delayed signal, the drive signals gup, gun, Means for generating gvp, gvn, gwp, and gwn are not limited to those exemplified in the above embodiments and their modifications. For example, in the second embodiment (configuration of FIG. 4), the regulation signal of the first embodiment (input signal Vin of FIG. 2A) may be used. In this case, the single pulse signal p1 can be a signal that defines the falling edge of the output signal Vout, and the two pulse signals p2 and p3 that are fired can be the signals that define the rising edge of the output signal Vout. At this time, the delay time τ is set so that the rising edge of the delay signal V3 of the leading pulse signal p2 of the two pulse signals p2 and p3 that are fired overlaps with the inverted signal V1 of the backward pulse signal p3.

・フォトカプラ30を介して高圧システム側に出力される信号から駆動信号gup,gun,gvp,gvn,gwp,gwnを生成する手段としては、遅延回路を備えるものに限らない。例えば、フォトカプラ30の出力信号をカウンタ54のクロック端子に取り込み、カウンタ54の出力信号を、駆動信号gup,gun,gvp,gvn,gwp,gwnとしてもよい。この場合、駆動信号gup,gun,gvp,gvn,gwp,gwnの立ち上がり及び立ち下がりのそれぞれを規定する規定信号を、同一のパルス幅からなる単一のパルスとすることもできる。   The means for generating the drive signals gup, gun, gvp, gvn, gwp, and gwn from the signal output to the high-voltage system side via the photocoupler 30 is not limited to the one having a delay circuit. For example, the output signal of the photocoupler 30 may be taken into the clock terminal of the counter 54, and the output signal of the counter 54 may be the drive signals gup, gun, gvp, gvn, gwp, gwn. In this case, the defining signal that defines the rising and falling edges of the drive signals gup, gun, gvp, gvn, gwp, and gwn can be a single pulse having the same pulse width.

・車載電力変換回路としては、インバータ12に限らない。例えば高圧バッテリ14の電力を降圧して低圧バッテリ18へと出力するDC−DCコンバータであってもよい。   The on-vehicle power conversion circuit is not limited to the inverter 12. For example, a DC-DC converter that steps down the power of the high-voltage battery 14 and outputs it to the low-voltage battery 18 may be used.

・フォトカプラとしては、車載低圧システムから車載高圧システムへと信号を伝えるものに限らない。この際、高圧システムから低圧システムへ信号を伝えるものであっても、本発明によればフォトカプラのオン時間を短縮することができ、ひいてはフォトカプラの寿命を延ばすことができる。   -Photocouplers are not limited to those that transmit signals from the in-vehicle low-voltage system to the in-vehicle high-voltage system. At this time, even if a signal is transmitted from the high-pressure system to the low-pressure system, the on-time of the photocoupler can be shortened according to the present invention, and the life of the photocoupler can be extended.

第1の実施形態にかかる制御システムの全体構成を示す図。The figure which shows the whole structure of the control system concerning 1st Embodiment. 同実施形態にかかる信号伝播装置の構成を示す図。The figure which shows the structure of the signal propagation apparatus concerning the embodiment. 同実施形態にかかる信号伝播態様を示すタイムチャート。The time chart which shows the signal propagation aspect concerning the embodiment. 第2の実施形態にかかる信号伝播装置の構成を示す図。The figure which shows the structure of the signal propagation apparatus concerning 2nd Embodiment. 同実施形態にかかる信号伝播態様を示すタイムチャート。The time chart which shows the signal propagation aspect concerning the embodiment.

符号の説明Explanation of symbols

10…モータジェネレータ、12…インバータ、14…高圧バッテリ、16…インターフェース、18…低圧バッテリ、20…マイコン、30…フォトカプラ、54…カウンタ、56…遅延回路、58…Dフリップフロップ。   DESCRIPTION OF SYMBOLS 10 ... Motor generator, 12 ... Inverter, 14 ... High voltage battery, 16 ... Interface, 18 ... Low voltage battery, 20 ... Microcomputer, 30 ... Photocoupler, 54 ... Counter, 56 ... Delay circuit, 58 ... D flip-flop.

Claims (8)

論理「H」及び論理「L」の2値の伝播対象信号を高圧システム及び低圧システムのいずれか一方から他方へと伝える信号伝播装置において、
前記伝播対象信号の論理「H」及び論理「L」の期間よりも短いパルス幅を有する複数のパルス信号であって且つ前記伝播対象信号の立ち上がり及び立ち下がりを規定する信号である規定信号が前記一方のシステムからフォトカプラに入力される際、前記他方のシステムにおいて前記フォトカプラから出力される信号から前記伝播対象信号を生成する生成手段を備え
前記規定信号は、前記伝播対象信号の立ち上がりを規定するためのパルス信号の数と前記伝播対象信号の立ち下がりを規定するためのパルス信号の数とが互いに異なることを特徴とする信号伝播装置。
In a signal propagation device for transmitting a binary propagation target signal of logic “H” and logic “L” from one of a high-pressure system and a low-pressure system to the other,
A defining signal that is a plurality of pulse signals having a pulse width shorter than a period of logic “H” and logic “L” of the propagation target signal and that defines rising and falling of the propagation target signal is A generation means for generating the propagation target signal from a signal output from the photocoupler in the other system when input from one system to the photocoupler ;
The prescribed signal is a signal propagation device and the number of pulse signals for defining the fall of the number and the propagation target signal of the pulse signal for defining the rise of the propagation target signal and said Rukoto different from each other .
前記生成手段は、前記フォトカプラの出力側の信号を遅延させる遅延手段を備え、前記フォトカプラの出力側の信号のうち、前記遅延手段を通過する信号と通過しない信号とのいずれか一方の信号のエッジに同期して他方の信号の論理値を出力するものであることを特徴とする請求項1記載の信号伝播装置。   The generation means includes delay means for delaying a signal on the output side of the photocoupler, and one of a signal that passes through the delay means and a signal that does not pass among the signals on the output side of the photocoupler. 2. The signal propagation device according to claim 1, wherein a logic value of the other signal is output in synchronization with an edge of the signal. 前記生成手段は、前記フォトカプラの出力側の信号を遅延させる遅延手段と、前記フォトカプラの出力側の信号の立ち上がりエッジ及び立ち下りエッジのいずれかに同期して論理値を反転させて且つ前記遅延手段の出力信号の立ち上がりエッジ及び立ち下がりエッジのいずれかに同期して初期化されるカウンタと、前記遅延手段の出力の立ち上がりエッジ及び立ち下がりエッジのいずれかに同期して前記カウンタの出力を取り込むフリップフロップとを備えることを特徴とする請求項1または2記載の信号伝播装置。 The generating means inverts a logical value in synchronization with either a rising edge or falling edge of a signal on the output side of the photocoupler, delay means for delaying a signal on the output side of the photocoupler, and A counter that is initialized in synchronization with either the rising edge or falling edge of the output signal of the delay means, and the output of the counter in synchronization with either the rising edge or falling edge of the output of the delay means. signal propagation device according to claim 1, wherein further comprising a flip-flop to capture. 論理「H」及び論理「L」の2値の伝播対象信号を高圧システム及び低圧システムのいずれか一方から他方へと伝える信号伝播装置において、
前記伝播対象信号の論理「H」及び論理「L」の期間よりも短いパルス幅を有する複数のパルス信号であって且つ前記伝播対象信号の立ち上がり及び立ち下がりを規定する信号である規定信号が前記一方のシステムからフォトカプラに入力される際、前記他方のシステムにおいて前記フォトカプラから出力される信号から前記伝播対象信号を生成する生成手段を備え、
前記規定信号は、前記伝播対象信号の立ち上がりエッジを規定するためのパルス信号のパルス幅と前記伝播対象信号の立ち下がりエッジを規定するためのパルス信号のパルス幅とが互いに異なるものであり、
前記生成手段は、前記フォトカプラの出力側の信号を遅延させる遅延手段と、該遅延手段の出力信号の立ち上がりエッジ及び立ち下りエッジのいずれかに同期して前記フォトカプラの出力側の信号の値を取り込むフリップフロップとを備え、
前記フリップフロップは、前記遅延手段の出力の前記いずれかのエッジが所定時間以上入力されない場合、当該フリップフロップの出力をオフとする機能を有することを特徴とする信号伝播装置。
In a signal propagation device for transmitting a binary propagation target signal of logic “H” and logic “L” from one of a high-pressure system and a low-pressure system to the other,
A defining signal that is a plurality of pulse signals having a pulse width shorter than a period of logic “H” and logic “L” of the propagation target signal and that defines rising and falling of the propagation target signal is A generation means for generating the propagation target signal from a signal output from the photocoupler in the other system when input from one system to the photocoupler;
The defining signal is different from the pulse width of the pulse signal for defining the rising edge of the propagation target signal and the pulse width of the pulse signal for defining the falling edge of the propagation target signal,
The generating means delays the signal on the output side of the photocoupler, and the value of the signal on the output side of the photocoupler in synchronization with either the rising edge or falling edge of the output signal of the delay means And a flip-flop that captures
The signal propagation device , wherein the flip-flop has a function of turning off the output of the flip-flop when any one of the outputs of the delay means is not input for a predetermined time or more .
前記生成手段は、前記フォトカプラの出力側の信号を遅延させる遅延手段と、該遅延手段の出力信号の立ち上がりエッジ及び立ち下りエッジのいずれかに同期して前記フォトカプラの出力側の信号の値を取り込むフリップフロップとを備えることを特徴とする請求項1〜3のいずれか1項に記載の信号伝播装置。 The generating means delays the signal on the output side of the photocoupler, and the value of the signal on the output side of the photocoupler in synchronization with either the rising edge or falling edge of the output signal of the delay means The signal propagation device according to claim 1, further comprising: a flip-flop that captures the signal. 前記フリップフロップは、前記遅延手段の出力の前記いずれかのエッジが所定時間以上入力されない場合、当該フリップフロップの出力をオフとする機能を有することを特徴とする請求項記載の信号伝播装置。 6. The signal propagation device according to claim 5 , wherein the flip-flop has a function of turning off the output of the flip-flop when any one of the outputs of the delay means is not input for a predetermined time or more. 前記高圧システムは、車載電力変換回路を備えて構成され、
前記伝播対象信号は、前記電力変換回路のスイッチング素子を駆動する信号であることを特徴とする請求項1〜のいずれか1項に記載の信号伝播装置。
The high-voltage system is configured with an on-vehicle power conversion circuit,
The propagation target signal, the signal propagation device according to any one of claims 1 to 6, characterized in that a signal for driving the switching elements of the power converter circuit.
請求項記載の信号伝播装置と、
前記電力変換回路とを備えることを特徴とする電力変換システム。
A signal propagation device according to claim 7 ;
A power conversion system comprising the power conversion circuit.
JP2007227625A 2007-09-03 2007-09-03 Signal propagation device and power conversion system Expired - Fee Related JP4992617B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007227625A JP4992617B2 (en) 2007-09-03 2007-09-03 Signal propagation device and power conversion system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007227625A JP4992617B2 (en) 2007-09-03 2007-09-03 Signal propagation device and power conversion system

Publications (2)

Publication Number Publication Date
JP2009060751A JP2009060751A (en) 2009-03-19
JP4992617B2 true JP4992617B2 (en) 2012-08-08

Family

ID=40555964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007227625A Expired - Fee Related JP4992617B2 (en) 2007-09-03 2007-09-03 Signal propagation device and power conversion system

Country Status (1)

Country Link
JP (1) JP4992617B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5555677B2 (en) * 2011-09-12 2014-07-23 日立オートモティブシステムズ株式会社 In-vehicle sensor, automotive control device, automotive control system

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60204150A (en) * 1984-03-28 1985-10-15 Nec Corp Data transmission system
JP2004350360A (en) * 2003-05-20 2004-12-09 Sumitomo Electric Ind Ltd Power converter

Also Published As

Publication number Publication date
JP2009060751A (en) 2009-03-19

Similar Documents

Publication Publication Date Title
US8446116B2 (en) Discharge control device for power conversion system
JP6812889B2 (en) Power supply
JP5803950B2 (en) Driving device for switching element
JP5235526B2 (en) Chopper type DC-DC converter
US20170166069A1 (en) Electric power supply system
US10833669B2 (en) Semiconductor device, inverter, and automobile
US20140062368A1 (en) Method and control device for protection time setting in an electric drive system
JP4640495B2 (en) Electrically isolated switching element drive device
KR20100108460A (en) Electric motor drive device and control method thereof
JP2016144255A (en) Semiconductor switching element driving device
JP6805933B2 (en) Power supply
US10236792B2 (en) Control system for power conversion apparatus
JP6086047B2 (en) Power converter
WO2012157301A1 (en) Semiconductor device and circuit for controlling electric potential of gate of insulated-gate type switching element
JP4992617B2 (en) Signal propagation device and power conversion system
US8829861B2 (en) Power converter
JP6428506B2 (en) Switching element drive circuit
US10312810B1 (en) Interleaved DC-DC converter having stacked output capacitors
JP2011030361A (en) Driver of power switching element
EP3113347B1 (en) Power supply apparatus
JP5106924B2 (en) Power conversion circuit driving device and power conversion system
CN209963970U (en) Half-bridge drive circuit and related system
WO2014147882A1 (en) Signal transmission circuit and power conversion device equipped with same
JP2009268180A (en) Control apparatus for power conversion circuit and power conversion control system
JP2017118814A (en) Control system of power conversion device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120410

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120423

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4992617

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees