JP4986581B2 - 光素子用基板 - Google Patents
光素子用基板 Download PDFInfo
- Publication number
- JP4986581B2 JP4986581B2 JP2006307477A JP2006307477A JP4986581B2 JP 4986581 B2 JP4986581 B2 JP 4986581B2 JP 2006307477 A JP2006307477 A JP 2006307477A JP 2006307477 A JP2006307477 A JP 2006307477A JP 4986581 B2 JP4986581 B2 JP 4986581B2
- Authority
- JP
- Japan
- Prior art keywords
- optical element
- optical
- groove
- molded body
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Optical Couplings Of Light Guides (AREA)
- Mechanical Coupling Of Light Guides (AREA)
Description
また、製作される光ファイバ保持部材の固定溝に固定された光ファイバと、光反射面を挟んで上記保持部材に搭載する光素子との光路の結合率は、光ファイバの端面から光素子の受発光面までの距離に大きく依存するため、光路方向の位置ずれがあると、光信号の伝送ロスを招く、という問題もあった。
更に、実装すべき光素子や電子部品が光伝送モジュールの表面上に突出しているため、これらを外部から封止することが困難であり、且つ不用意な外力によって損傷するなどのおそれがある、という問題もあった。
即ち、本発明の光素子用基板は、光素子が実装される表面および裏面を有する樹脂製の成形体からなり、かかる成形体の表面に形成された複数の光ファイバ用の挿入溝と、かかる複数の挿入溝の一端ごとに位置し、且つ上記成形体の表面側に向かって広がるように傾斜する光反射面と、を備え、上記成形体の表面には、実装すべき光素子と導通する電子部品を実装する凹溝または凹部が形成されている光素子用基板であって、上記成形体の表面には、当該光素子用基板が実装される配線基板に形成された接続配線と接続される第2の表面配線が形成され、上記複数の光ファイバ用の挿入溝ごとにおける一端側には、上記成形体の表面に対して直角で且つ垂直なファイバ停止面が、該ファイバ停止面の上辺と光反射面の最低部とが共通するように位置しており、上記凹溝または凹部の深さは、該凹溝または凹部に実装される電子部品の上面と上記成形体の表面とがほぼ面一となるように設定されている、ことを特徴とする。
従って、光ファイバと光反射面との位置合わせを精度良く確実に行えると共に、表面側に実装する電子部品を封止樹脂により容易に封止することも可能となる。
また、前記光反射面は、前記表面に対し、例えば、傾斜角度が45度の形態のほか、60度、または30度の傾斜角度、これらの間の傾斜角度の形態でも良い。
更に、前記凹溝は、前記反射面の長手方向にほぼ沿っており、平坦な底面の両側から前記表面に向かって立設する垂直面を有する形態のほか、平坦な底面の両側から前記表面に向かって広がる傾斜面を有する形態も含まれる。
また、前記凹部(キャビティ)は、平坦な底面の周辺から前記表面に向かって立設する垂直面を有する形態のほか、平坦な底面の周辺から前記表面に向かって広がる傾斜面を有する形態も含まれる。
更に、前記凹溝または凹部と反射面との間の表面には、反射面側に位置する段部を形成し、かかる段部の水平面に光素子を搭載する形態としても良い。これによる場合、かかる段部の上に実装される光素子の封止も容易に行い得る。
加えて、前記光素子は、発光素子、受光素子、および受・発光素子の何れかを指す。
上記熱硬化性樹脂には、エポキシ系樹脂(クレゾールノボラック型、フェノールノボラック型、ビスフェノール型、ビフェニール系、ジンクロペンタジエン系、ナフタレン系など)や、フェノール系樹脂が含まれる。
一方、前記熱可塑性樹脂には、ポリスチレン系、ポリアミド系、ポリアセタール系、ポリカーボネート系、ポリブチレン・テレフタレート系、ポリエチレン・テレフタレート系、ポリフェニレン・エーテル系、ポリエーテルスルフォン系、ポリスルフォン系、ポリエーテル・エーテルケトン系、ポリフェニレンスルフィド系、ポリメチルペンテン系、ポリテトラ・フルオロ・エチレン系、ポリシクロヘキシレンジメチル・テレフタレート系樹脂や、液晶ポリマなどが含まれる。
更に、上記各樹脂材料に対し、熱膨張係数を抑制するシリカなどの無機フィラを添加したものも含まれる。
これによれば、複数の挿入溝ごとに挿入される複数の光ファイバの端面と、これらに対応する受・発光面を有する複数の光素子、あるいは複数の受・発光面を有する単一の光素子とに対し、それぞれ光路方向が位置ずれしない光反射面を確実に形成することが可能となる。このため、一層伝送ロスを低減することができる。
これによれば、前記光ファイバ中を伝送された光信号は、前記光反射面で反射され、受発光面から光素子内に取り込まれ、電気信号に変換されてから、第1の表面配線を介して、電子部品に送信され、所要の電気特性に調整された後、前記第2の表面配線を介して外部配線に送信される。一方、外部配線から送信された電気信号は、上記と逆の経路で光信号に変換され、光反射面で反射した後、光ファイバ中を伝送して行く。従って、遠距離間との通信を光信号で行い、且つ近距離間との通信を電気信号によって、情報通信を正確に行うことが可能となる。
また、前記第1・第2の表面配線は、成形体を射出成形する際に、金型の内面の所定位置に予めセットすることで、前記挿入溝、光反射面を、および凹溝など有する成形体を成形すると同時に、かかる成形体の表面に配置することができる。
図1は、本発明における一形態の光素子用基板1を示す斜視図、図2は、その側面図である。
かかる光素子用基板1は、例えば、エポキシ系樹脂による一体の成形体sから主に構成され、図1,図2に示すように、表面2および裏面3を有する全体がほぼ板形状を呈している。かかる成形体sの表面2は、平面視が長方形で、その中間でこの表面2の長手方向と直交する方向に沿った反射溝6および凹溝14を挟んで、三つの表面2a,2b,2cに分割されている。尚、表面2a,2bは、表面2cよりも裏面3側からやや高い位置にある。
図1,図2で右側の表面2cには、当該表面2cに開口する断面ほぼV字形を呈する四個(複数)の光ファイバ用の挿入溝10が平行に形成されている。かかる挿入溝10は、表面2cに対し60度ずつ対称に傾斜した一対の傾斜面11からなる。尚、四個の挿入溝10を含む表面2cの外側(右側)には、各挿入溝10の最低部とほぼ同じ高さを上面とするファイバ用の支持部5が延出している。
更に、表面2a,2b間に位置する凹溝14は、反射溝6の長手方向に沿った水平な底面と一対の対称な傾斜面15とからなる。かかる凹溝14、表面2b、および段部9にまたがって、複数の第1の表面配線18が、互いに平行で且つ断面ほぼハット形に形成されている。一方、凹溝14から表面2aに向かって、複数の第2の表面配線19が、平行に形成されている。かかる第2の表面配線19は、後述する外部配線と導通に利用され、それらの一端は、表面2aに隣接する成形体sの側面(端面)4の上辺付近に達している。
尚、上記凹溝14には、第1・第2の表面配線18,19にまたがって接続される後述するICチップ(電子部品)26が実装される。また、第1・第2の表面配線18,19は、傾斜面15や段部9側の傾斜面を通過するため、これらを導通する電気信号のリターンロスを低減することができる。
かかる光素子用基板1aが前記光素子用基板1と相違する点は、前記凹溝14に替えて、凹部(キャビティ)16を有する点である。かかる凹部16は、水平な底面と、かかる底面において互いに対向する一対の前記傾斜面15、および一対の垂直面17と、からなる。尚、かかる垂直面17を傾斜面15と同様な傾斜面とすると、その表面に形成する配線のリターンロスを低減できる。
図3,図4に示すように、凹部16、表面2b、および段部9にまたがって、複数の第1の表面配線18が、前記同様に形成されている。一方、凹部16から表面2aに沿って、複数の第2の表面配線19が、前記同様に形成されている。
予め、前記反射溝6、光ファイバ用の挿入溝10、およびファイバ停止面12に対応する凸状など、前記表面2a,2b,2cに対応する平坦面、凹溝14または凹部16に対応する凸部、および側面4に対応する側面などを含む内面を有する下型と、前記裏面3に対応する平坦面とを含む内面を有する上型とを、金型加工により製作する。下型の平坦面における表面2a,2b付近に対応する部分には、第1・第2の表面配線18,19を収容する浅い凹みが形成されている。
次に、下型の各凹みに、銅合金の薄板(銅箔)からなる第1・第2の表面配線18,19とを収容した後、その上に上型をセットして型閉めする。かかる状態で、上・下型間のゲートから溶けたエポキシ系樹脂を型内に向かって射出成形する。その結果、図1〜図4に示したような形状の成形体s,saからなり且つ表面配線18,19を有する光素子用基板1,1aを得ることができる。
尚、第1・第2の表面配線18,19は、樹脂成形された成形体s,saの表面に対して、パターニングやエッチングなどを含む薄膜加工を施すことで形成しても良い。
図5,図6は、光素子用基板1の挿入溝10内に、光ファイバ20を挿入する状態を示す。光ファイバ20は、石英ガラスからなる断面円形のガラス線であり、中心部に沿った屈折率の高いコア22と、その周囲を囲う屈折率の低いクラッド21とを同心で備えており、光信号をコア22中の軸方向に沿って反射させつつ伝送する。
図5,図6中の矢印で示すように、光素子用基板1の挿入溝10ごとに、支持部5側から光ファイバ20を軸方向に沿って挿入する。尚、光ファイバ20の外径は、挿入溝10における一対の傾斜面11,11間の中間位置の幅とほぼ同等であると共に、かかる挿入溝10の深さとほぼ同じか、やや小径である。
これにより、図6に示すように、4本の光ファイバ20は、挿入溝10ごとのファイバ停止面12に先端面の下部が面接触して位置決めされると共に、反射溝6の中央付近に位置する先端面のコア22は、光反射面8と最接近しつつ対向する。
尚、光素子24は、反射溝6の長手方向に沿った平面視が長方形を呈するほぼ直方体であり、内部に4つ(複数)の光・電気変換素子を内蔵している。また、光素子24の上面は、成形体sの表面2a,2bとほぼ面一である。
これにより、第1の表面配線18を介して、光素子24とICチップ26とは、互いに導通される共に、これらは、第2の表面配線19とも導通される。
即ち、4本の光ファイバ20の先端面から射出された光信号は、光反射面8で直角に反射され、光素子24で電気信号に変換され、第1の表面配線19を通じて、ICチップ26において所定の電圧に高められるなどの制御を受けた後、第2の表面配線19を通じて外部に出力される。
尚、前記図1,3で示したように、4本の光ファイバ20に対し、第1の表面配線18は、それぞれ一対ずつが対応するため、全体の数を2倍の8個としており、第2の表面配線19も、同数である。
また、以上のような光ファイバ20の挿入・固定と、光素子24およびICチップ26の実装とは、凹部16を有する前記光素子用基板1aについても、同様にして行われ、上記同様の作用を成すことができる。
従って、光素子用基板1,1aによれば、光ファイバ20と光反射面8と実装すべき光素子24との位置合わせを精度良く確実に行え、光信号の位置ずれや信号の劣化による損失を低減でき、ICチップ26や光素子24の防護ないし封止が容易にできると共に、安価に製作して提供することも可能となる。
かかる配線基板30は、樹脂またはセラミックからなり、表面32および裏面33を有する基板本体31と、その一辺から裏面33側に沿って外方に水平に延出する支持部35と、を一体に備えている。基板本体31の表面32の中央には、電子部品(例えば、LSI)40の実装エリアが位置している。かかる実装エリアと支持部35側に面する一辺との間には、2組の接続配線36a,36bが形成されている。かかる接続配線36a,36bは、それぞれ6本の並列な配線からなり、上記電子部品40の底面に突出する図示しない電極とハンダとを介して導通される。尚、基板本体31は、多層基板であり、内部に図示しない所要パターンの配線層を有しており、かかる配線層は、表面32や裏面33に位置する図示しないパッドなどと導通可能とされている。
図8に示すように、配線基板30の支持部35の上面に搭載された2個の光素子用基板1(1a)は、それらの表面配線19と配線基板30の表面32側の接続配線36a,36bとが、個々にボンディングワイヤwを介して接続される。この際、例えば、図8で手前側の光素子用基板1(1a)を受信用とし、図8で奥側の光素子用基板1(1a)を送信用として使い分けしても良い。
一方、上記電子部品40から送信された電気信号は、接続配線36b、図8で奥側の光素子用基板1(1a)の表面配線19、およびICチップ26を介して、光素子24に送信され且つ光信号に変換された後、光ファイバ20中を通じて外部に伝送される。
尚、光素子用基板1に替えて、前記光素子用基板1aを同様に用いても良い。また、配線基板30に対し、1個の光素子用基板1(1a)のみを用い、2本ずつの光ファイバ20を受信用と送信用とに使い分けしても良い。
予め、光素子用基板1(1a)は、前記同様に、表面2c側の挿入溝10に光ファイバ20が挿入・固着され、表面2a,2b側の段部9または凹部14に光素子24およびICチップ26が実装されている。
図9に示すように、上記光素子用基板1(1a)を上下逆の姿勢とし、上下に対向する第2の表面配線19と外部端子37とを、ハンダ38を介して接続する。尚、第1の表面配線18と支持部35の中央側に位置する外部端子37とを、図示のように、ハンダ38を介して直に接続するようにしても良い。
その結果、実装された光素子24やICチップ26を外部から封止できると共に、光素子24と光反射面8と光ファイバ20との位置関係を正確に保ち易くなるため、光路方向の位置ずれを長期にわたり防止することが可能となる。
従って、以上のように光素子用基板1(1a)を用いることで、配線基板30における光信号の受・送信および電気信号の受・送信を、一層安定させることが可能となる。尚、光素子用基板1に替えて、前記光素子用基板1aを図9で示したように配線基板30に用いても良い。
前記光素子用基板を構成する成形体は、前記エポキシ系以外の熱硬化性樹脂や、ポリアミド系などの熱可塑性樹脂により製作しても良い。
また、光ファイバ用の挿入溝は、一対の傾斜面と、これらの底辺間に水平な底面を有する形態としたり、あるいは、一対の垂直な側壁と、これらの底辺間の底面とからなる断面がほぼU字形の形態としても良い。これらの場合、挿入溝の一端における底部側には、ほぼ台形またし矩形のファイバ停止面が形成される。
更に、光反射溝の光反射面(8)は、光素子用基板の表面2(2b)に対して、30度〜60度の範囲内における任意の傾斜を有するものとしても良い。
また、反射溝は、傾斜した光反射面とその底辺から垂直に立設する垂直面とからなる断面がほぼレ字形の形態としても良い。
更に、前記段部(9)と凹溝(14)または凹部(16)の底面とは、成形体(s,sa)の裏面(3)から同じ高さとしても良い。
加えて、前記光素子用基板の支持部(5)の上面は、光ファイバ用の挿入溝(10)の最低部より裏面(3)側に低くい位置とし、挿入される光ファイバにおいて、その被覆部(21)の外周を覆う保護カバーの最低部を支持するようにしても良い。あるいは、上記支持部(5)を省略した成形体(s,sa)を備えた光素子用基板とすることも可能である。
2,2a,2b,2c…表面
3…………………………裏面
6…………………………反射溝
8…………………………光反射面
10………………………挿入溝
12………………………ファイバ停止面
14………………………凹溝
16………………………凹部
18………………………第1の表面配線
19………………………第2の表面配線
20………………………光ファイバ
s,sa…………………成形体
Claims (3)
- 光素子が実装される表面および裏面を有する樹脂製の成形体からなり、
上記成形体の表面に形成された複数の光ファイバ用の挿入溝と、
上記複数の挿入溝の一端ごとに位置し、且つ上記成形体の表面側に向かって広がるように傾斜する光反射面と、を備え、
上記成形体の表面には、実装すべき光素子と導通する電子部品を実装する凹溝または凹部が形成されている光素子用基板であって、
上記成形体の表面には、当該光素子用基板が実装される配線基板に形成された外部配線と接続される第2の表面配線が形成され、
上記複数の光ファイバ用の挿入溝ごとにおける一端側には、上記成形体の表面に対して直角で且つ垂直なファイバ停止面が、該ファイバ停止面の上辺と光反射面の最低部とが共通するように位置しており、
上記凹溝または凹部の深さは、該凹溝または凹部に実装される電子部品の上面と上記成形体の表面とがほぼ面一となるように設定されている、
ことを特徴とする光素子用基板。 - 前記光反射面は、前記光ファイバ用の挿入溝に対し、平面視で直角にして前記表面に形成される反射溝の一部である、
ことを特徴とする請求項1に記載の光素子用基板。 - 前記成形体の表面には、光反射面または該光反射面を含む反射溝の上方に実装すべき前記光素子と前記凹溝または凹部に実装すべき電子部品とを導通する第1の表面配線が形成されている、
ことを特徴とする請求項1または2に記載に記載の光素子用基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006307477A JP4986581B2 (ja) | 2006-11-14 | 2006-11-14 | 光素子用基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006307477A JP4986581B2 (ja) | 2006-11-14 | 2006-11-14 | 光素子用基板 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008122741A JP2008122741A (ja) | 2008-05-29 |
JP2008122741A5 JP2008122741A5 (ja) | 2011-07-07 |
JP4986581B2 true JP4986581B2 (ja) | 2012-07-25 |
Family
ID=39507542
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006307477A Expired - Fee Related JP4986581B2 (ja) | 2006-11-14 | 2006-11-14 | 光素子用基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4986581B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8818144B2 (en) | 2011-01-25 | 2014-08-26 | Tyco Electronics Corporation | Process for preparing an optical interposer for waveguides |
US9036955B2 (en) * | 2011-01-25 | 2015-05-19 | Tyco Electronics Corporation | Optical interposer |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2977338B2 (ja) * | 1990-09-28 | 1999-11-15 | 株式会社東芝 | 半導体モジュール |
US5345527A (en) * | 1993-09-03 | 1994-09-06 | Motorola, Inc. | Intelligent opto-bus with display |
JPH0777634A (ja) * | 1993-09-09 | 1995-03-20 | Fujitsu Ltd | 光端末装置 |
JP3064969B2 (ja) * | 1997-07-03 | 2000-07-12 | 日本電気株式会社 | 受光モジュールとその製造方法 |
JP3775069B2 (ja) * | 1998-09-18 | 2006-05-17 | 住友電気工業株式会社 | 光受信モジュール |
JP2001156381A (ja) * | 1999-11-30 | 2001-06-08 | Kyocera Corp | 光モジュール |
JP2002357745A (ja) * | 2001-05-31 | 2002-12-13 | Kyocera Corp | 光モジュール |
JP2004119493A (ja) * | 2002-09-24 | 2004-04-15 | Sumitomo Electric Ind Ltd | 光モジュール |
US7306378B2 (en) * | 2004-05-06 | 2007-12-11 | Intel Corporation | Method and apparatus providing an electrical-optical coupler |
JP2006084891A (ja) * | 2004-09-17 | 2006-03-30 | Fujikura Ltd | 光接続装置 |
-
2006
- 2006-11-14 JP JP2006307477A patent/JP4986581B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008122741A (ja) | 2008-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0987769B1 (en) | Photodiode module | |
JP3570882B2 (ja) | 光素子実装基板、該実装基板を用いた光モジュール、およびそれらの製造方法 | |
JP5184708B1 (ja) | 光モジュール | |
US8391657B2 (en) | Optical module | |
US6435734B2 (en) | Optoelectronic module | |
US5960141A (en) | Optical transmission terminal device | |
JP3403306B2 (ja) | 光モジュール | |
KR20090052286A (ko) | 광도파로 디바이스의 제조 방법 및 이에 의해 얻어지는 광도파로 디바이스, 및 이에 사용되는 광도파로 접속 구조 | |
EP3894920B1 (en) | Optical assembly | |
US7775727B2 (en) | Optical module and manufacturing method of the same | |
JP3775069B2 (ja) | 光受信モジュール | |
JP2008122721A (ja) | 光素子用基板 | |
JP2008122756A (ja) | 光素子用基板 | |
JP3019078B1 (ja) | 光受信モジュール | |
JP4986581B2 (ja) | 光素子用基板 | |
JP2001343560A (ja) | 光モジュール | |
US20080135863A1 (en) | Optical semiconductor device and optical transmission device | |
JP7033394B2 (ja) | 光電気混載基板、コネクタキットおよびその製造方法 | |
JP4161899B2 (ja) | 光導波路モジュール | |
JP5047591B2 (ja) | フレキシブル光導波路および光導波路モジュール | |
JP5109087B2 (ja) | 光モジュール | |
TW201842369A (zh) | 光波導構件連接器組、光波導構件連接器及其製造方法 | |
TWI781162B (zh) | 光電混合基板、連接器組及其製造方法 | |
JP7331508B2 (ja) | 光モジュールおよび光モジュールの製造方法 | |
WO2007105603A1 (ja) | 光接続部品の製造方法および光接続部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091023 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110419 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120403 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120424 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |