JP4983219B2 - Component built-in board - Google Patents

Component built-in board Download PDF

Info

Publication number
JP4983219B2
JP4983219B2 JP2006315782A JP2006315782A JP4983219B2 JP 4983219 B2 JP4983219 B2 JP 4983219B2 JP 2006315782 A JP2006315782 A JP 2006315782A JP 2006315782 A JP2006315782 A JP 2006315782A JP 4983219 B2 JP4983219 B2 JP 4983219B2
Authority
JP
Japan
Prior art keywords
insulating layer
component
shield electrode
ground electrode
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006315782A
Other languages
Japanese (ja)
Other versions
JP2008130915A (en
Inventor
賢 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2006315782A priority Critical patent/JP4983219B2/en
Publication of JP2008130915A publication Critical patent/JP2008130915A/en
Application granted granted Critical
Publication of JP4983219B2 publication Critical patent/JP4983219B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、部品内蔵基板に関し、更に詳しくは、部品内蔵基板の側面でのシールド効果を高めることができると共に電子部品の実装面積を有効に利用することができる部品内蔵基板に関するものである。   The present invention relates to a component-embedded substrate, and more particularly to a component-embedded substrate that can enhance the shielding effect on the side surface of the component-embedded substrate and can effectively use the mounting area of an electronic component.

従来のこの種の部品内蔵基板は、例えば図４の（ａ）、（ｂ）に示すように、絶縁層１と、絶縁層１の下面に所定のパターンで形成された配線層２に実装された複数の電子部品３と、絶縁層１の上面全面に形成されたグランド電極４と、グランド電極４に上端が電気的に接続され且つ下端が配線層２の電気的に接続されたビアホール導体５と、を備えている。複数の電子部品３は、能動素子及び／または受動素子からなり、絶縁層１内に埋設されている。これらの電子部品３は、絶縁層１上面のグランド電極４によって外部の電磁波からシールドされている。しかし、絶縁層１の側面にはシールド対策が施されていないため、複数の電子部品３は絶縁層１の側面から電磁波の侵入を受け、あるいは電磁波を放射する問題がある。   A conventional component-embedded substrate of this type is mounted on an insulating layer 1 and a wiring layer 2 formed in a predetermined pattern on the lower surface of the insulating layer 1, as shown in FIGS. 4 (a) and 4 (b), for example. A plurality of electronic components 3, a ground electrode 4 formed on the entire upper surface of the insulating layer 1, and a via-hole conductor 5 having an upper end electrically connected to the ground electrode 4 and a lower end electrically connected to the wiring layer 2. And. The plurality of electronic components 3 are composed of active elements and / or passive elements, and are embedded in the insulating layer 1. These electronic components 3 are shielded from external electromagnetic waves by the ground electrode 4 on the upper surface of the insulating layer 1. However, since the side surface of the insulating layer 1 is not shielded, the plurality of electronic components 3 have a problem of receiving electromagnetic waves from the side surfaces of the insulating layer 1 or emitting electromagnetic waves.

そこで、絶縁層１の側面からの電磁波の侵入、あるいは電子部品３からの電磁波の放射を防止する対策として、図５の（ａ）、（ｂ）に示すように絶縁層１の外周縁部に複数の第２のビアホール導体７を配列する方法が考えられる。この場合には、絶縁層１の下面に第２のグランド電極８が周縁部に沿って矩形状に形成され、絶縁層１の上面のグランド電極４とその下面の第２のグランド電極８とが第２のビアホール導体７によって電気的に接続されている。この対策によって部品内蔵基板の側面における外部の電磁波に対するシールド効果を得ることができる。以下では、必要に応じて側面におけるシールド効果を側面シールド効果として説明する。   Therefore, as a countermeasure for preventing the intrusion of electromagnetic waves from the side surface of the insulating layer 1 or the emission of electromagnetic waves from the electronic component 3, the outer peripheral edge portion of the insulating layer 1 is shown in FIGS. A method of arranging a plurality of second via-hole conductors 7 is conceivable. In this case, the second ground electrode 8 is formed in a rectangular shape along the peripheral edge on the lower surface of the insulating layer 1, and the ground electrode 4 on the upper surface of the insulating layer 1 and the second ground electrode 8 on the lower surface thereof are connected. The second via-hole conductor 7 is electrically connected. This measure can provide a shielding effect against external electromagnetic waves on the side surface of the component-embedded substrate. Below, the shielding effect in a side surface is demonstrated as a side surface shielding effect as needed.

図５の（ａ）、（ｂ）に示した部品内蔵基板の一例として、例えば特許文献１に記載の多層回路基板がある。この多層回路基板の場合には、回路パターンが形成された内層基材が複数積層して形成されている。各内層基材の外周には接地用導電パターンがそれぞれ形成されている。そして、上下の内層基材の接地用導電パターンは、接地用導電パターン全周に渡って配列された複数のスルーホールを介して互いに電気的に接続されている。これらの接地用導電パターン及びスルーホールによって側面シールド効果が奏し得られる。   As an example of the component-embedded substrate shown in FIGS. 5A and 5B, there is a multilayer circuit substrate described in Patent Document 1, for example. In the case of this multilayer circuit board, a plurality of inner layer base materials on which circuit patterns are formed are laminated. A conductive pattern for grounding is formed on the outer periphery of each inner layer base material. The grounding conductive patterns of the upper and lower inner layer base materials are electrically connected to each other through a plurality of through holes arranged over the entire circumference of the grounding conductive pattern. A side shield effect can be obtained by these grounding conductive patterns and through holes.

また、特許文献２には特許文献１に記載のスルーホールと同種のビアホール導体が配列された電子部品収納用パッケージが記載されている。この電子部品収納用パッケージの場合には、セラミック基板上に載置する電子部品を取り囲むように枠体が接合され、この枠体にはメタライズ層及びこれに接続されたビアが形成されている。これらのメタライズ層及ビアによって側面シールド効果が奏し得られる。   Patent Document 2 describes an electronic component storage package in which via hole conductors of the same type as the through holes described in Patent Document 1 are arranged. In the case of this electronic component storage package, a frame is joined so as to surround the electronic component placed on the ceramic substrate, and a metallized layer and a via connected thereto are formed on the frame. A side shield effect can be obtained by these metallized layers and vias.

特開平０３−２４１７９０JP 03-241790 A 特開平１０−１１２５１７JP-A-10-112517

しかしながら、図５の（ａ）、（ｂ）に示す部品内蔵基板や特許文献１、２の技術の場合には、スルーホールまたはビアホールを設けるために基板内に固有のスペースが必要になり、そのスペース分だけ電子部品の実装面積が減少して実装面積の利用効率が低下し、あるいは所定の実装面積を確保するためには固有のスペース分だけ基板が大型化する。また、スルーホールまたはビアホールの内面をメタライズする場合には、アスペクト比（ホールの深さ／ホールの直径）を略２以下に抑える必要があり、アスペクト比が２を超えると内周面全面にメタライズすることが難しくなる。ホール内周面全面にメタライズする場合にはホールの直径を大きくするか、ホールをテーパー状に形成する必要がある。このようにするとスルーホールまたはビアホールの占有面積が大きくなり電子部品の実装面積の利用効率が低下し、基板が大型化する。   However, in the case of the component-embedded substrate shown in FIGS. 5A and 5B and the techniques of Patent Documents 1 and 2, a unique space is required in the substrate in order to provide a through hole or a via hole. The mounting area of the electronic component is reduced by the space and the use efficiency of the mounting area is reduced, or the board is enlarged by the specific space in order to secure a predetermined mounting area. In addition, when metallizing the inner surface of a through hole or via hole, the aspect ratio (hole depth / hole diameter) must be suppressed to approximately 2 or less. If the aspect ratio exceeds 2, the entire inner peripheral surface is metallized. It becomes difficult to do. When metallizing the entire inner peripheral surface of the hole, it is necessary to increase the diameter of the hole or form the hole in a tapered shape. This increases the occupied area of the through hole or via hole, reduces the efficiency of using the mounting area of the electronic component, and increases the size of the substrate.

本発明は、上記課題を解決するためになされたもので、側面シールド効果を向上させることができ、また電子部品の実装面積を効率良く利用して基板の小型化を促進することができる部品内蔵基板を提供することを目的としている。   The present invention has been made to solve the above-described problems, and can improve the side shield effect, and can efficiently reduce the size of the board by efficiently using the mounting area of the electronic component. The object is to provide a substrate.

本発明の請求項１に記載の部品内蔵基板は、絶縁層を含む配線基板と、上記絶縁層に内蔵された少なくとも一つの電子部品と、上記配線基板に設けられたグランド電極と、を備えた部品内蔵基板において、上記グランド電極に基端部が電気的に接続され且つ上記絶縁層内に上記絶縁層を貫通しないように配置された複数の非貫通ビアホール導体からなる、すだれ状のシールド電極を備え、上記シールド電極は、上記絶縁層の少なくとも一つの側面に沿って設けられていることを特徴とするものである。 A component-embedded substrate according to claim 1 of the present invention includes a wiring substrate including an insulating layer, at least one electronic component embedded in the insulating layer, and a ground electrode provided on the wiring substrate. In the component-embedded substrate, an interdigital shield electrode comprising a plurality of non-through via-hole conductors, the base end of which is electrically connected to the ground electrode and disposed so as not to penetrate the insulating layer in the insulating layer. The shield electrode is provided along at least one side surface of the insulating layer .

また、本発明の請求項２に記載の部品内蔵基板は、絶縁層を含む配線基板と、上記絶縁層に内蔵された少なくとも一つの電子部品と、上記配線基板に設けられたグランド電極と、を備えた部品内蔵基板において、上記グランド電極に基端部が電気的に接続され且つ上記絶縁層内に上記絶縁層を貫通しないように非貫通状態で配置されてなる、カーテン状のシールド電極を備え、上記シールド電極は、上記絶縁層の少なくとも一つの側面に沿って設けられていることを特徴とするものである。 According to a second aspect of the present invention, there is provided a component-embedded substrate comprising: a wiring substrate including an insulating layer; at least one electronic component embedded in the insulating layer; and a ground electrode provided on the wiring substrate. The component-embedded substrate includes a curtain-shaped shield electrode, the base end of which is electrically connected to the ground electrode, and is disposed in the insulating layer so as not to penetrate the insulating layer. The shield electrode is provided along at least one side surface of the insulating layer .

また、本発明の請求項３に記載の部品内蔵基板は、請求項１または請求項２に記載の発明において、上記シールド電極は、上記絶縁層の全ての側面に沿って設けられていることを特徴とするものである。 According to a third aspect of the present invention, in the component-embedded substrate according to the first or second aspect, the shield electrode is provided along all side surfaces of the insulating layer. It is a feature.

また、本発明の請求項４に記載の部品内蔵基板は、請求項１〜請求項３のいずれか１項に記載の発明において、上記シールド電極の先端が対向する位置に、配線層が形成されていることを特徴とするものである。 According to a fourth aspect of the present invention, there is provided the component built-in substrate according to any one of the first to third aspects, wherein a wiring layer is formed at a position where the tip of the shield electrode faces. It is characterized by that.

また、本発明の請求項５に記載の部品内蔵基板は、請求項４に記載の発明において、上記配線層の一部がグランド電極として形成されていることを特徴とするものである。 According to a fifth aspect of the present invention, there is provided the component built-in substrate according to the fourth aspect , wherein a part of the wiring layer is formed as a ground electrode.

本発明によれば、側面シールド効果を向上させることができ、しかも電子部品の実装面積を効率良く利用して基板の小型化を促進することができる部品内蔵基板を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the side shield effect can be improved and the component built-in board | substrate which can utilize the mounting area of an electronic component efficiently, and can accelerate | stimulate size reduction of a board | substrate can be provided.

以下、図１〜図４に示す実施形態に基づいて本発明を説明する。
第１の実施形態
本実施形態の部品内蔵基板１０は、例えば図１に示すように、配線基板１１と、配線基板１１に内蔵された複数の電子部品１２と、を備えている。配線基板１１は、上下方向に積層された第１、第２の絶縁層１３、１４と、これらの絶縁層１３、１４の界面に所定のパターンで形成された第１の配線層１５と、第１の絶縁層１３の上面に形成された第１のグランド電極１６と、第２の絶縁層１４の下面に所定のパターンで形成された第２の配線層１７と、を備えている。複数の電子部品１２は、第１の絶縁層１３に内蔵され、第１の配線層１５に電気的に接続されている。第１のグランド電極１６は、絶縁層１３の上面全面を被覆し、電磁波のシールド電極として機能し、外部の電磁波の侵入を防止すると共に内部の電子部品１２からの外部への電磁波の放射を防止している。 Hereinafter, the present invention will be described based on the embodiment shown in FIGS.
First Embodiment A component built-in substrate 10 according to the present embodiment includes a wiring board 11 and a plurality of electronic components 12 built in the wiring board 11 as shown in FIG. 1, for example. The wiring board 11 includes first and second insulating layers 13 and 14 stacked in the vertical direction, a first wiring layer 15 formed in a predetermined pattern at an interface between the insulating layers 13 and 14, A first ground electrode 16 formed on the upper surface of one insulating layer 13 and a second wiring layer 17 formed in a predetermined pattern on the lower surface of the second insulating layer 14 are provided. The plurality of electronic components 12 are built in the first insulating layer 13 and are electrically connected to the first wiring layer 15. The first ground electrode 16 covers the entire upper surface of the insulating layer 13 and functions as a shield electrode for electromagnetic waves, preventing intrusion of external electromagnetic waves and preventing radiation of electromagnetic waves from the internal electronic component 12 to the outside. is doing.

第１の絶縁層１３の四隅には、図１に示すように第１のビアホール導体１８がそれぞれ配置され、これらのビアホール導体１８はいずれも第１の絶縁層１３を貫通している。従って、以下では第１のビアホール導体１８を貫通ビアホール導体１８として説明する。この貫通ビアホール導体１８は、上端が第１のグランド電極１６に電気的に接続され、下端が第１の配線層１５の一部を構成する第２のグランド電極１５Ａに電気的に接続されている。貫通ビアホール導体１８が接続された第２のグランド電極１５Ａにはビアホール１９が形成され、ビアホール１９を介して第２の配線層１７に電気的に接続されている。   As shown in FIG. 1, first via-hole conductors 18 are respectively disposed at the four corners of the first insulating layer 13, and these via-hole conductors 18 all penetrate the first insulating layer 13. Therefore, hereinafter, the first via hole conductor 18 will be described as the through via hole conductor 18. The through via-hole conductor 18 has an upper end electrically connected to the first ground electrode 16 and a lower end electrically connected to the second ground electrode 15A constituting a part of the first wiring layer 15. . A via hole 19 is formed in the second ground electrode 15 </ b> A to which the through via-hole conductor 18 is connected, and is electrically connected to the second wiring layer 17 through the via hole 19.

更に本実施形態では、図１の（ａ）、（ｂ）に示すように第１の絶縁層１３の全側面に沿って所定の間隔を空けて第２のビアホール導体２０が複数配列されている。各側面の複数の第２のビアホール導体２０の両端には所定の間隔を空けて第１のビアホール導体１８がそれぞれ配置されている。第２のビアホール導体２０は、上端が第１のグランド電極１６に接続され、下端が第１の絶縁層１３の中ほどまで垂下し、第１の絶縁層１３を貫通しない非貫通ビアホール導体として形成されている。各側面に配列された複数の半貫通ビアホール導体２０は、第１の絶縁層１３の各側面において第１のグランド電極１６から垂下するすだれ状のシールド電極として第１の絶縁層１３の周囲を取り囲むように形成されている。すだれ状のシールド電極は、第１の絶縁層１３の側面を電磁的にシールドして絶縁層１３内に埋設された複数の電子部品１２を外部の電磁波から保護すると共に電子部品１２から外部へ電磁波が漏れないようにしている。   Further, in the present embodiment, as shown in FIGS. 1A and 1B, a plurality of second via-hole conductors 20 are arranged at predetermined intervals along the entire side surface of the first insulating layer 13. . First via-hole conductors 18 are arranged at predetermined intervals at both ends of the plurality of second via-hole conductors 20 on each side surface. The second via-hole conductor 20 is formed as a non-through via-hole conductor whose upper end is connected to the first ground electrode 16 and whose lower end hangs down to the middle of the first insulating layer 13 and does not penetrate the first insulating layer 13. Has been. A plurality of semi-through via-hole conductors 20 arranged on each side surface surrounds the first insulating layer 13 as an interdigital shield electrode hanging from the first ground electrode 16 on each side surface of the first insulating layer 13. It is formed as follows. The interdigital shield electrode electromagnetically shields the side surfaces of the first insulating layer 13 to protect the plurality of electronic components 12 embedded in the insulating layer 13 from external electromagnetic waves, and from the electronic components 12 to the external electromagnetic waves. Is not leaking.

貫通ビアホール導体１８は、第１の絶縁層１３の該当箇所に例えばＣＯ２レーザー等によって貫通孔を形成し、その貫通孔内に導電性ペーストを充填することによって形成される。非貫通ビアホール導体２０は、第１の絶縁層１３の上面の該当箇所にＣＯ２レーザー等によって非貫通孔を形成し、その非貫通孔内に導電性ペーストを充填、または無電解メッキすることによって形成される。 The through via-hole conductor 18 is formed by forming a through hole in a corresponding portion of the first insulating layer 13 with, for example, a CO 2 laser and filling the through hole with a conductive paste. The non-penetrating via-hole conductor 20 is formed by forming non-penetrating holes in a corresponding portion of the upper surface of the first insulating layer 13 with a CO 2 laser or the like and filling the non-penetrating holes with a conductive paste or electroless plating. It is formed.

また、図１の（ｂ）に示すようにすだれ状のシールド電極の先端と第１の配線層１５との間に隙間ができるため、図１の（ａ）に示すようにすだれ状のシールド電極の真下の領域まで第１の配線層１５が延長され、そこに必要に応じて電子部品１２を配置することによって実装面積を有効に利用することができ、部品内蔵基板１０の小型化を促進することができる。また、すだれ状のシールド電極の真下の領域にグランド電極を形成することにより、すだれ状のシールド電極による側面シールド効果を更に高めることができる。   Further, since a gap is formed between the tip of the interdigital shield electrode and the first wiring layer 15 as shown in FIG. 1B, the interdigital shield electrode is used as shown in FIG. The first wiring layer 15 is extended to a region immediately below, and the electronic component 12 is arranged there as needed, so that the mounting area can be used effectively, and the component-embedded substrate 10 can be reduced in size. be able to. Further, by forming the ground electrode in the region directly below the interdigital shield electrode, the side shield effect of the interdigital shield electrode can be further enhanced.

ところで、すだれ状のシールド電極を構成する各非貫通ビアホール導体２０は、スタブとなってシールド効果とは逆に部品内蔵基板１０の内部に信号が入り込みやすくなることも考えられる。一般的な高周波モジュールのサイズを考慮して、第１の絶縁層１３の厚さを例えば１ｍｍ程度に設定すると、非貫通ビアホール導体２０の高さを０．５ｍｍ程度に設定することができる。これらの非貫通ビアホール導体２０がスタブとなって、その内部に信号が入り込みやすくなるスタブの高さが１／４λであるとすれば、１／４λ＝０．５ｍｍに相当する周波数は１５０ＧＨｚになる。しかしながら、ＲＦモジュールで取り扱う周波数は通常３ＧＨｚ程度であることから、通常のＲＦモジュールでは非貫通ビアホール導体２０からなるすだれ状のシールド電極に十分な側面シールド効果を期待することができる。   By the way, it is conceivable that each non-penetrating via-hole conductor 20 constituting the interdigital shield electrode becomes a stub and a signal is likely to enter the component-embedded substrate 10 contrary to the shielding effect. Considering the size of a general high-frequency module, if the thickness of the first insulating layer 13 is set to about 1 mm, for example, the height of the non-through via-hole conductor 20 can be set to about 0.5 mm. If these non-through via-hole conductors 20 become stubs, and the stub height at which signals can easily enter is 1 / 4λ, the frequency corresponding to 1 / 4λ = 0.5 mm is 150 GHz. . However, since the frequency handled by the RF module is usually about 3 GHz, a sufficient side shield effect can be expected for the interdigital shield electrode made of the non-penetrating via-hole conductor 20 in the normal RF module.

而して、第１、第２の絶縁層１３、１４の材料は、絶縁性材料であれば特に制限されないが、例えば樹脂単独または樹脂と無機フィラーとの混合樹脂組成物が好ましい。本実施形態の絶縁層１３、１４に用いられる樹脂としては、例えばエポキシ樹脂、変性ポリイミド樹脂、ポリイミド樹脂、フェノール樹脂、ビスマレイミドトリアジン樹脂等の熱硬化性樹脂が好ましい。また、混合樹脂組成物に含まれる無機フィラーとしては、例えばガラスクロスやアルミナ、シリカ等が好ましい。本実施形態では樹脂層として混合樹脂組成物（プリプレグ）を用いている。第１の絶縁層１３と第２の絶縁層１４は、同一の絶縁性材料であっても、互いに異なる絶縁性材料であっても良い。   Thus, the material of the first and second insulating layers 13 and 14 is not particularly limited as long as it is an insulating material. For example, a resin alone or a mixed resin composition of a resin and an inorganic filler is preferable. As resin used for the insulating layers 13 and 14 of this embodiment, thermosetting resins, such as an epoxy resin, a modified polyimide resin, a polyimide resin, a phenol resin, a bismaleimide triazine resin, are preferable, for example. Moreover, as an inorganic filler contained in a mixed resin composition, glass cloth, an alumina, a silica etc. are preferable, for example. In this embodiment, a mixed resin composition (prepreg) is used as the resin layer. The first insulating layer 13 and the second insulating layer 14 may be the same insulating material or different insulating materials.

第１、第２の配線層１５、１７及び第１のグランド電極１６の材料は、それぞれ導電性金属であれば特に制限されないが、例えばＣｕ、Ｎｉ、Ｓｎ、Ｐｂ等の配線材料として用いられる金属が好ましい。本実施形態では、配線層１２は銅によって形成されている。第１、第２の配線層１５、１７及び第１のグランド電極１６はそれぞれ例えば無電解メッキ銅や電解メッキ銅、あるいは銅箔によってそれぞれ形成されている。また、貫通ビアホール導体１８及び非貫通ビアホール導体２０は、いずれも導電性ペーストを硬化させた導電性樹脂、または無電解メッキによって形成されている。導電性ペーストは、例えば金属粒子と熱硬化性樹脂とを含む導電性樹脂組成物である。金属粒子としては、例えばＡｕ、Ａｇ、Ｃｕ、Ｎｉ等の金属を用いることができ、熱硬化性樹脂としては、絶縁層と同様に、例えばエポキシ樹脂、変性ポリイミド樹脂、ポリイミド樹脂、フェノール樹脂、ビスマレイミドトリアジン樹脂等の熱硬化性樹脂を用いることができる。第１、第２の配線層１５、１７は、エッチング等の公知の手法により所定の形状にパターニングすることができる。   The materials of the first and second wiring layers 15 and 17 and the first ground electrode 16 are not particularly limited as long as they are conductive metals. For example, metals used as wiring materials such as Cu, Ni, Sn, and Pb Is preferred. In the present embodiment, the wiring layer 12 is made of copper. The first and second wiring layers 15 and 17 and the first ground electrode 16 are respectively formed of, for example, electroless plated copper, electrolytic plated copper, or copper foil. Further, each of the through via-hole conductor 18 and the non-through via-hole conductor 20 is formed by a conductive resin obtained by curing a conductive paste, or by electroless plating. The conductive paste is a conductive resin composition containing, for example, metal particles and a thermosetting resin. As the metal particles, for example, metals such as Au, Ag, Cu, and Ni can be used, and as the thermosetting resin, for example, an epoxy resin, a modified polyimide resin, a polyimide resin, a phenol resin, a screw, and the like, as in the insulating layer. A thermosetting resin such as maleimide triazine resin can be used. The first and second wiring layers 15 and 17 can be patterned into a predetermined shape by a known method such as etching.

以上説明したように本実施形態によれば、第１の絶縁層１３を含む配線基板１１と、第１の絶縁層１３に内蔵された複数の電子部品１２と、配線基板１１の上面、即ち第１の絶縁層１３の上面に設けられた第１のグランド電極１６と、を備え、第１のグランド電極１６に基端部が電気的に接続され且つ第１の絶縁層１３内に第１の絶縁層１３を貫通しないように配置された複数の非貫通ビアホール導体２０からなる、すだれ状のシールド電極を備えているため、第１のグランド電極１６によって部品内蔵基板１０の上面において電磁波をシールドすると共にすだれ状のシールド電極によって部品内蔵基板１０の側面において電磁波をシールドすることができる。即ち、本実施形態では、すだれ状のシールド電極により部品内蔵基板１０の側面シールド効果を向上させることができる。また、すだれ状のシールド電極と第１の配線層１５の間に隙間があるため、すだれ状のシールド電極の真下の領域まで第１の配線層１５を延長することができ、その領域を実装面積として有効に利用することができる。また、非貫通ビアホール導体２０は、貫通ビアホール導体１８と比較して穴径を小さくできるため、部品内蔵基板１０の上面に配線パターンを形成する場合にも、部品の実装面積を大きくとることができる。   As described above, according to the present embodiment, the wiring board 11 including the first insulating layer 13, the plurality of electronic components 12 incorporated in the first insulating layer 13, and the upper surface of the wiring board 11, that is, the first A first ground electrode 16 provided on an upper surface of the first insulating layer 13, a base end portion of the first ground electrode 16 is electrically connected to the first ground electrode 16, and the first insulating layer 13 includes a first ground electrode 16. Since an interdigital shield electrode composed of a plurality of non-through via-hole conductors 20 arranged so as not to penetrate the insulating layer 13 is provided, the first ground electrode 16 shields electromagnetic waves on the upper surface of the component-embedded substrate 10. At the same time, electromagnetic waves can be shielded on the side surface of the component-embedded substrate 10 by the interdigital shield electrode. That is, in this embodiment, the side shield effect of the component built-in substrate 10 can be improved by the interdigital shield electrode. Further, since there is a gap between the interdigital shield electrode and the first wiring layer 15, the first wiring layer 15 can be extended to a region directly below the interdigital shield electrode, and the region can be mounted on the mounting area. Can be used effectively. In addition, since the non-through via-hole conductor 20 can have a smaller hole diameter than the through-via-hole conductor 18, even when a wiring pattern is formed on the upper surface of the component-embedded substrate 10, the mounting area of the component can be increased. .

また、本実施形態によれば、すだれ状のシールド電極の先端が対向する位置に、第１の配線層１５が形成されているため、電子部品１２の実装面積を拡張することができ、実装面積を効率良く利用して基板の小型化を促進することができる。また、すだれ状のシールド電極の真下の第１の配線層１５の一部をグランド電極として形成することにより、すだれ状のシールド電極による側面シールド効果を更に向上させることができる。   Further, according to the present embodiment, since the first wiring layer 15 is formed at a position where the tip of the interdigital shield electrode opposes, the mounting area of the electronic component 12 can be expanded, and the mounting area It is possible to promote the miniaturization of the substrate by efficiently using. Further, by forming a part of the first wiring layer 15 directly below the interdigital shield electrode as a ground electrode, the side shield effect by the interdigital shield electrode can be further improved.

第２の実施形態
本実施形態の部品内蔵基板１０Ａは、例えば図２の（ａ）〜（ｃ）に示すように構成されている。本実施形態では、第１の実施形態と同一または相当部分には同一符号を付して本実施形態について説明する。図２において、（ａ）はその水平方向の断面図、（ｂ）は（ａ）のＢ−Ｂ線に沿う断面図、（ｃ）は（ａ）のＣ−Ｃ線に沿う断面図である。 Second Embodiment A component-embedded substrate 10A of the present embodiment is configured as shown in FIGS. 2A to 2C, for example. In the present embodiment, the same or corresponding portions as those in the first embodiment are denoted by the same reference numerals and the present embodiment will be described. 2A is a cross-sectional view in the horizontal direction, FIG. 2B is a cross-sectional view taken along line BB in FIG. 2A, and FIG. 2C is a cross-sectional view taken along line CC in FIG. .

本実施形態の部品内蔵基板１０Ａは、図２の（ａ）〜（ｃ）に示すように、第１の絶縁層１３内の複数の電子部品１２の間にもすだれ状のシールド電極が設けられていること以外は、第１の実施形態に準じて構成されている。本実施形態では第１の絶縁層１３の外周縁部に沿って形成された第１の非貫通ビアホール導体２０からなるすだれ状のシールド電極を第１のすだれ状の電極とし、第１の絶縁層１３の中央部に設けられたものを第２のすだれ状のシールド電極として説明する。   As shown in FIGS. 2A to 2C, the component-embedded substrate 10 </ b> A of the present embodiment is provided with interdigital shield electrodes between the plurality of electronic components 12 in the first insulating layer 13. Except for the above, it is configured according to the first embodiment. In the present embodiment, the interdigital shield electrode made of the first non-through via-hole conductor 20 formed along the outer peripheral edge of the first insulating layer 13 is used as the first interdigital transducer, and the first insulating layer What is provided in the central portion of 13 is described as a second interdigital shield electrode.

第２のすだれ状のシールド電極は、図２の（ａ）に示すように第１の絶縁層１３の横方向の略中央を横切るように複数の第２の非貫通ビアホール導体２０Ａが配列されている。第２の非貫通ビアホール導体２０Ａは、同図の（ｂ）、（ｃ）に示すように、その上端が第１のグランド電極１６に電気的に接続され、第１のグランド電極１６から垂下し、第１の非貫通ビアホール導体２０と同様に形成されている。そして、同図の（ｃ）に示すように第２の非貫通ビアホール導体２０Ａの下端と第１の配線層１５との間に隙間が形成されている。第２のすだれ状のシールド電極は、異種の電子部品１２間で電磁的に干渉する虞がある部位に配置されている。これにより、隣接する異種の電子部品１２、１２間の電磁干渉を防止し、ノイズの発生を防止することができる。   As shown in FIG. 2A, the second interdigital shield electrode has a plurality of second non-through via-hole conductors 20A arranged so as to cross substantially the center in the lateral direction of the first insulating layer 13. Yes. The second non-penetrating via-hole conductor 20 </ b> A has its upper end electrically connected to the first ground electrode 16 and suspended from the first ground electrode 16, as shown in FIGS. The first non-through via-hole conductor 20 is formed in the same manner. A gap is formed between the lower end of the second non-penetrating via-hole conductor 20A and the first wiring layer 15 as shown in FIG. The second interdigital shield electrode is disposed at a site where there is a possibility of electromagnetic interference between different types of electronic components 12. Thereby, the electromagnetic interference between the adjacent different electronic components 12 and 12 can be prevented, and the generation of noise can be prevented.

本実施形態によれば、第１の絶縁層１３内で第２のすだれ状のシールド電極によって区画された隣接する電子部品１２、１２の電磁的干渉を防止して、各電子部品１２のノイズの発生を防止することができる他、第１の実施形態と同様に作用効果を期することができる。   According to the present embodiment, the electromagnetic interference between the adjacent electronic components 12 and 12 partitioned by the second interdigital shield electrode in the first insulating layer 13 is prevented, and the noise of each electronic component 12 is reduced. In addition to preventing the occurrence, it is possible to achieve the same effect as in the first embodiment.

第３の実施形態
本実施形態の部品内蔵基板１０Ｂは、例えば図３の（ａ）、（ｂ）に示すように構成されている。本実施形態では、第１の実施形態と同一または相当部分には同一符号を付して本実施形態について説明する。図３において、（ａ）はその水平方向の断面図、（ｂ）は（ａ）のＢ−Ｂ線に沿う断面図である。 Third Embodiment A component-embedded substrate 10B according to the present embodiment is configured, for example, as shown in FIGS. In the present embodiment, the same or corresponding portions as those in the first embodiment are denoted by the same reference numerals and the present embodiment will be described. 3A is a cross-sectional view in the horizontal direction, and FIG. 3B is a cross-sectional view taken along line BB in FIG.

本実施形態の部品内蔵基板１０Ｂは、図３の（ａ）、（ｂ）に示すように、すだれ状のシールド電極に代えてカーテン状のシールド電極を設けられていること以外は、第１の実施形態に準じて構成されている。   As shown in FIGS. 3A and 3B, the component-embedded substrate 10B of the present embodiment is the first except that a curtain-like shield electrode is provided instead of the interdigital shield electrode. It is comprised according to embodiment.

カーテン状のシールド電極２１は、図２の（ａ）に示すように第１の絶縁層１３の四隅に配置された貫通ビアホール導体１８の間で第１の絶縁層１３の各側面に沿って配置されている。カーテン状のシールド電極２１の両端と貫通ビアホール導体１８との間には僅かな隙間が形成されている。カーテン状のシールド電極２１は、同図の（ｂ）に示すように、その上端が第１のグランド電極１６に電気的に接続され、第１のグランド電極１６から垂下し、カーテン状に形成されている。そして、カーテン状のシールド電極２１の下端と第１の配線層１５との間に隙間が形成され、その下端の真下の領域まで第１の配線層１５を延長し、電子部品１２を配置することができるようになっている。また、カーテン状のシールド電極２１の先端と対向する位置に第２のグランド電極を設けることによって、カーテン状のシールド電極２１の側面シールド効果を更に高めることができる。このカーテン状のシールド電極２１は、第１の絶縁層１３の上面の該当箇所に例えばＣＯ２レーザー等によって溝を形成し、その溝に導電性ペーストを充填、または無電解メッキすることによって形成される。 The curtain-shaped shield electrode 21 is disposed along each side surface of the first insulating layer 13 between the through via-hole conductors 18 disposed at the four corners of the first insulating layer 13 as shown in FIG. Has been. A slight gap is formed between both ends of the curtain-shaped shield electrode 21 and the through via-hole conductor 18. The curtain-shaped shield electrode 21 is formed in a curtain shape, with its upper end electrically connected to the first ground electrode 16 and depending on the first ground electrode 16, as shown in FIG. ing. Then, a gap is formed between the lower end of the curtain-shaped shield electrode 21 and the first wiring layer 15, the first wiring layer 15 is extended to a region directly below the lower end, and the electronic component 12 is disposed. Can be done. Further, by providing the second ground electrode at a position facing the tip of the curtain-shaped shield electrode 21, the side shield effect of the curtain-shaped shield electrode 21 can be further enhanced. The curtain-shaped shield electrode 21 is formed by forming a groove in a corresponding portion of the upper surface of the first insulating layer 13 by, for example, a CO 2 laser and filling the groove with a conductive paste or by electroless plating. The

本実施形態によれば、第１の絶縁層１３の各側面にカーテン状のシールド電極２１を設けたため、すだれ状のシールド電極のような隙間がなく、側面シールド効果を更に向上させることができる。   According to the present embodiment, since the curtain-like shield electrode 21 is provided on each side surface of the first insulating layer 13, there is no gap like the interdigital shield electrode, and the side shield effect can be further improved.

尚、本発明は上記各実施形態に何等制限されるものではない。すだれ状のシールド電極またはカーテン状のシールド電極を絶縁層の全側面に設けた場合について説明したが、必要に応じて適宜の側面を選択してすだれ状のシールド電極またはカーテン状のシールド電極設けることもできる。また、絶縁層内の電子部品の配置状態に応じて絶縁層の内部にすだれ状のシールド電極またはカーテン状のシールド電極を適宜設けることができる。貫通ビアホール導体及び非貫通ビアホール導体の断面形状は、円形状に限らず楕円形状等、必要に応じて適宜の形状を採用することができる。   The present invention is not limited to the above embodiments. We have explained the case where the interdigital shield electrode or curtain-shaped shield electrode is provided on all sides of the insulating layer. However, the interdigital shield electrode or curtain-shaped shield electrode should be provided by selecting an appropriate side as necessary. You can also. In addition, an interdigital shield electrode or a curtain-shaped shield electrode can be appropriately provided inside the insulating layer in accordance with the arrangement state of the electronic components in the insulating layer. The cross-sectional shape of the through via hole conductor and the non-through via hole conductor is not limited to a circular shape, and an appropriate shape such as an elliptical shape can be adopted as necessary.

本発明は、例えば携帯電話等の移動体通信装置や電子機器に用いられる部品内蔵基板に好適に用いることができる。   The present invention can be suitably used for a component-embedded substrate used in, for example, a mobile communication device such as a mobile phone or an electronic device.

（ａ）、（ｂ）はそれぞれ本発明の部品内蔵基板の第１の実施形態を示す図で、（ａ）はその内部を上方から見た平面図、（ｂ）はＢ−Ｂ線に沿う断面図である。(A), (b) is a figure which respectively shows 1st Embodiment of the component built-in board | substrate of this invention, (a) is the top view which looked at the inside from upper direction, (b) is along a BB line. It is sectional drawing. （ａ）〜（ｃ）はそれぞれ本発明の部品内蔵基板の第２の実施形態を示す図で、（ａ）はその内部を上方から見た平面図、（ｂ）はＢ−Ｂ線に沿う断面図、（ｃ）はＣ−Ｃ線に沿う断面図である。(A)-(c) is a figure which shows 2nd Embodiment of the component built-in board | substrate of this invention, respectively, (a) is the top view which looked at the inside from upper direction, (b) is along a BB line. Sectional drawing and (c) are sectional drawings which follow a CC line. （ａ）、（ｂ）はそれぞれ本発明の部品内蔵基板の第３の実施形態を示す図で、（ａ）はその内部を上方から見た平面図、（ｂ）はＢ−Ｂ線に沿う断面図である。(A), (b) is a figure which shows 3rd Embodiment of the component built-in board | substrate of this invention, respectively, (a) is the top view which looked at the inside from upper direction, (b) follows a BB line. It is sectional drawing. （ａ）、（ｂ）はそれぞれ従来の部品内蔵基板の一例を示す図で、（ａ）はその内部を上方から見た平面図、（ｂ）はＢ−Ｂ線に沿う断面図である。(A), (b) is a figure which shows an example of the conventional component built-in board, respectively, (a) is the top view which looked at the inside from the upper direction, (b) is sectional drawing which follows the BB line. （ａ）、（ｂ）はそれぞれ従来の部品内蔵基板の他の例を示す図で、（ａ）はその内部を上方から見た平面図、（ｂ）はＢ−Ｂ線に沿う断面図である。(A), (b) is a figure which shows the other example of the conventional component built-in board, respectively, (a) is the top view which looked at the inside from upper direction, (b) is sectional drawing which follows a BB line. is there.

符号の説明Explanation of symbols

１０、１０Ａ、１０Ｂ 部品内蔵基板
１１ 配線基板
１２ 電子部品
１３ 第１の絶縁層
１４ 第２の絶縁層
１５ 第１の配線層
１６ グランド電極
２０ 非貫通ビアホール導体（すだれ状のシールド電極）
２１ カーテン状のシールド電極 DESCRIPTION OF SYMBOLS 10, 10A, 10B Component built-in board 11 Wiring board 12 Electronic component 13 1st insulating layer 14 2nd insulating layer 15 1st wiring layer 16 Ground electrode 20 Non-penetrating via-hole conductor (interdigital shield electrode)
21 Curtain-shaped shield electrode

Claims (5)

絶縁層を含む配線基板と、上記絶縁層に内蔵された少なくとも一つの電子部品と、上記配線基板に設けられたグランド電極と、を備えた部品内蔵基板において、上記グランド電極に基端部が電気的に接続され且つ上記絶縁層内に上記絶縁層を貫通しないように配置された複数の非貫通ビアホール導体からなる、すだれ状のシールド電極を備え、上記シールド電極は、上記絶縁層の少なくとも一つの側面に沿って設けられていることを特徴とする部品内蔵基板。 A component-embedded board comprising: a wiring board including an insulating layer; at least one electronic component embedded in the insulating layer; and a ground electrode provided on the wiring board. Are connected to each other and include a plurality of non-through via-hole conductors arranged so as not to penetrate the insulating layer in the insulating layer, and the shield electrode includes at least one of the insulating layers. A component-embedded board characterized by being provided along a side surface. 絶縁層を含む配線基板と、上記絶縁層に内蔵された少なくとも一つの電子部品と、上記配線基板に設けられたグランド電極と、を備えた部品内蔵基板において、上記グランド電極に基端部が電気的に接続され且つ上記絶縁層内に上記絶縁層を貫通しないように非貫通状態で配置されてなる、カーテン状のシールド電極を備え、上記シールド電極は、上記絶縁層の少なくとも一つの側面に沿って設けられていることを特徴とする部品内蔵基板。 A component-embedded board comprising: a wiring board including an insulating layer; at least one electronic component embedded in the insulating layer; and a ground electrode provided on the wiring board. And a curtain-like shield electrode disposed in a non-penetrating manner so as not to penetrate the insulating layer in the insulating layer, the shield electrode extending along at least one side surface of the insulating layer A component-embedded substrate characterized by being provided . 上記シールド電極は、上記絶縁層の全ての側面に沿って設けられていることを特徴とする請求項１または請求項２に記載の部品内蔵基板。   The component built-in substrate according to claim 1, wherein the shield electrode is provided along all side surfaces of the insulating layer. 上記シールド電極の先端が対向する位置に、配線層が形成されていることを特徴とする請求項１〜請求項３のいずれか１項に記載の部品内蔵基板。 The component built-in substrate according to claim 1 , wherein a wiring layer is formed at a position where the tip of the shield electrode faces. 上記配線層の一部がグランド電極として形成されていることを特徴とする請求項４に記載の部品内蔵基板。 5. The component built-in substrate according to claim 4 , wherein a part of the wiring layer is formed as a ground electrode.
JP2006315782A 2006-11-22 2006-11-22 Component built-in board Active JP4983219B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006315782A JP4983219B2 (en) 2006-11-22 2006-11-22 Component built-in board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006315782A JP4983219B2 (en) 2006-11-22 2006-11-22 Component built-in board

Publications (2)

Publication Number Publication Date
JP2008130915A JP2008130915A (en) 2008-06-05
JP4983219B2 true JP4983219B2 (en) 2012-07-25

Family

ID=39556428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006315782A Active JP4983219B2 (en) 2006-11-22 2006-11-22 Component built-in board

Country Status (1)

Country Link
JP (1) JP4983219B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347540A (en) * 2013-08-08 2015-02-11 太阳诱电株式会社 Circuit module and method of producing circuit module

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015072935A (en) * 2013-09-03 2015-04-16 太陽誘電株式会社 Circuit module and method for manufacturing the same
CN107535081B (en) * 2015-05-11 2021-02-02 株式会社村田制作所 High frequency module
US10002844B1 (en) 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures
WO2018147940A1 (en) * 2017-02-09 2018-08-16 Invensas Bonding Technologies, Inc. Bonded structures
WO2018168591A1 (en) 2017-03-13 2018-09-20 株式会社村田製作所 Module
US10923408B2 (en) 2017-12-22 2021-02-16 Invensas Bonding Technologies, Inc. Cavity packages
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
KR102099748B1 (en) * 2018-06-04 2020-04-13 삼성전자주식회사 Electronic component package
US20230199940A1 (en) * 2020-05-07 2023-06-22 Sumitomo Electric Industries, Ltd. Circuit module and communication device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3739230B2 (en) * 1999-04-26 2006-01-25 株式会社日立製作所 High frequency communication equipment
JP2001244688A (en) * 2000-02-28 2001-09-07 Kyocera Corp High-frequency module component and its manufacturing method
JP2006303202A (en) * 2005-04-21 2006-11-02 Cmk Corp Printed board with built-in component and manufacturing method thereof
JP4589170B2 (en) * 2005-04-28 2010-12-01 新光電気工業株式会社 Semiconductor device and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347540A (en) * 2013-08-08 2015-02-11 太阳诱电株式会社 Circuit module and method of producing circuit module

Also Published As

Publication number Publication date
JP2008130915A (en) 2008-06-05

Similar Documents

Publication Publication Date Title
JP4983219B2 (en) Component built-in board
TWI397089B (en) Capacitors, circuit having the same and integrated circuit substrate
US9055682B2 (en) Circuit module
JP5041897B2 (en) Inductor-formed wiring board with shielding function
KR101046716B1 (en) Electromagnetic bandgap structures and circuit boards
JP4494714B2 (en) Printed wiring board
KR101055492B1 (en) Electromagnetic wave shielding board
JP2010109243A (en) Wiring board
JP4057968B2 (en) Electronic equipment
US20070228578A1 (en) Circuit substrate
JP2007088102A (en) Printed circuit board
JP2006211620A (en) Filter and duplexer
WO2022071235A1 (en) Circuit module
JPH11298097A (en) Printed wiring board
JP4508540B2 (en) Wiring board and electronic device
KR20200090718A (en) Electronic component module
JP3796104B2 (en) Multilayer wiring board
JP2008283114A (en) Electronic component mounting wiring board, and electromagnetic noise removal method of electronic component mounting wiring board
JP2007158243A (en) Multilayer printed circuit board
JP2004200477A (en) Electronic circuitry substrate and electronic circuitry device
JP4010927B2 (en) Circuit board with built-in pattern antenna
JP3847190B2 (en) Wiring board
JP2003198147A (en) Multilayer wiring substrate
JP2006114623A (en) Substrate module, printed circuit board and electronic device employing it
KR101305581B1 (en) Shield member and pcb comprising the shield member

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120409

R150 Certificate of patent or registration of utility model

Ref document number: 4983219

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3