JP4978006B2 - データ処理装置及びデータ処理方法 - Google Patents
データ処理装置及びデータ処理方法 Download PDFInfo
- Publication number
- JP4978006B2 JP4978006B2 JP2006000468A JP2006000468A JP4978006B2 JP 4978006 B2 JP4978006 B2 JP 4978006B2 JP 2006000468 A JP2006000468 A JP 2006000468A JP 2006000468 A JP2006000468 A JP 2006000468A JP 4978006 B2 JP4978006 B2 JP 4978006B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- hardware
- module
- data processing
- hardware module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
Description
本発明により、入力されるデータの処理内容、処理量に応じて動的に論理回路を再構成することが可能となる。その理由は、入力されるデータの処理内容、処理量を検知する手段を用意し、検知内容から変更する論理回路を決定する手段を用意し、動的に論理回路を再構成する手段を有しているためである。
また、本発明により、動的に再構成可能な論理エレメントにハードウェア処理を動的に設定・解除する機能を使用して、ソフトウェア処理とハードウェア処理を動的に切り替えることが可能となる。その理由は、動的に再構成可能な論理エレメントにハードウェア処理を設定・解除した情報を、処理モジュールへの入力データの転送情報に反映し、ハードウェア処理が存在する場合にそちらに入力データを転送する手段を設けたためである。
更に、本発明により、到着したデータを契機として、再構成可能な論理エレメントの構成を変更することが可能となる。その理由は、データ到着を契機に処理モジュール(ソフト/ハード)の動作状況が更新され、その結果再構成可能な論理エレメントに新たにハードウェアモジュールを設定することができるためである。
10 インタフェース(IF)部
13 入力IF部
14 出力IF部
20 入力データ処理判定データベース
30 データ転送網
40 CPU
50 ソフトウェア
50a メモリ
51(51−1〜51−Z) ソフトウェアモジュール
53 対応テーブル
60 再構成可能論理エレメント
61(61−1〜61−N) ハードウェアモジュール
70 再構成可能論理エレメント管理部
71 統計処理部
72 資源管理部
77、78 管理情報テーブル
80 ハードウェアモジュール構成情報データベース
90 管理系バス
Claims (18)
- 入力データを処理する複数のソフトウェアモジュールを格納するメモリと、
前記複数のソフトウェアモジュールを実行可能な中央演算装置と、
動的再構成により、前記複数のソフトウェアモジュールと同等の処理を行う複数のハードウェアモジュールを構成可能な論理エレメントと、
前記複数のハードウェアモジュールが前記論理エレメントに設定されるときの構成を示す構成情報を格納する第1データベースと、
データの種別とソフトウェアモジュール及び前記論理エレメントに設定されたハードウェアモジュールのいずれか一方とを関連付けた第2データベースと、
前記入力データの種別に基づいて、前記第2データベースを参照して、前記論理エレメントに設定されたハードウェアモジュールが前記入力データの種別に対応する場合、前記入力データを当該ハードウェアモジュールへ転送し、前記ソフトウェアモジュールが前記入力データの種別に対応する場合、前記入力データを前記中央演算装置へ転送するデータ入力部と、
前記入力データの処理が終了した時点において、前記第1データベースに、前記ソフトウェアモジュールの処理を実行するためのハードウェアモジュールの構成情報が存在する場合での前記ソフトウェアモジュールのハードウェア生成要求回数に基づいて、前記複数のソフトウェアモジュールのうちハードウェアモジュールとして前記論理エレメントに設定する第1ソフトウェアモジュールを決定し、前記第1データベースを参照して、前記第1ソフトウェアモジュールに対応する第1ハードウェアモジュールを前記論理エレメントに設定する管理部と
を具備する
データ処理装置。 - 請求項1に記載のデータ処理装置において、
前記第1ハードウェアモジュールは少なくとも一つあり、
前記管理部は、
前記入力データの処理が終了した時点での前記論理エレメントに設定されている複数のハードウェアモジュールの各々の使用頻度に基づいて、前記複数のハードウェアモジュールのうち前記論理エレメントから解放する第2ハードウェアモジュールを決定し、
前記第2ハードウェアモジュールを前記論理エレメントから解放し、前記第1ハードウェアモジュールを前記論理エレメントに設定する
データ処理装置。 - 請求項2に記載のデータ処理装置において、
前記管理部は、
前記複数のソフトウェアモジュールのうち、前記ハードウェア生成要求回数の相対的に高いものを前記第1ソフトウェアモジュールとし、
前記複数のハードウェアモジュールのうち、前記使用頻度の相対的に低いものを前記第2ハードウェアモジュールとする
データ処理装置。 - 請求項2又は3に記載のデータ処理装置において、
前記使用頻度は、前記複数のハードウェアモジュールの各々の使用回数及び使用時間に基づいて判定される
データ処理装置。 - 請求項2又は3に記載のデータ処理装置において、
前記使用頻度は、最後にデータ処理が行なわれてからの時間であるLRU時間(Least Recently Used)に基づいて判定される
データ処理装置。 - 請求項2又は3に記載のデータ処理装置において、
前記使用頻度は、FIFO規律に基づいて判定される
データ処理装置。 - 動的再構成可能な論理エレメントにハードウェアモジュールを設定または解放したとき、当該ハードウェアモジュールの設定状況を把握する管理部と、
データの種別とソフトウェアモジュール及び前記論理エレメントに設定されたハードウェアモジュールのいずれか一方とを関連付け、前記設定状況に基づいて更新されるデータベースと、
入力データの種別に基づいて、前記データベースを参照して、前記論理エレメントに設定されたハードウェアモジュールが前記入力データの種別に対応する場合、前記入力データを当該ハードウェアモジュールへ転送するデータ入力部と
を具備し、
前記データ入力部は、前記入力データの種別に基づいて、前記データベースを参照して、前記ソフトウェアモジュールが前記入力データの種別に対応する場合、前記ソフトウェアモジュールを実行するように前記入力データを中央演算装置へ転送し、
前記管理部は、前記入力データの処理が終了した時点において、ハードウェアモジュールが論理エレメントに設定されるときの構成を示す構成情報を格納する他のデータベースに、前記ソフトウェアモジュールの処理を実行するためのハードウェアモジュールの構成情報が存在する場合での前記ソフトウェアモジュールのハードウェア生成要求回数に基づいて、前記ソフトウェアモジュールをハードウェアモジュールとして前記論理エレメントに設定する
データ処理装置。 - 請求項7に記載のデータ処理装置において、
前記管理部は、
前記入力データの処理が終了した時点での前記論理エレメントに設定されたハードウェアモジュールの使用頻度に基づいて、前記設定されたハードウェアモジュールの解放を決定する
データ処理装置。 - 請求項1又は7に記載のデータ処理装置において、
データ出力部を更に具備し、
前記データ入力部は、外部から前記入力データを受信し、
前記データ出力部は、前記中央演算装置又は前記ハードウェアモジュールからのデータ処理結果を出力する
データ処理装置。 - データ入力部と中央演算処理装置と管理部とを備えるデータ処理装置を用いたデータ処理方法であって、
(c)前記データ入力部が、データの種別とソフトウェアモジュール及び前記論理エレメントに設定されたハードウェアモジュールのいずれか一方とを関連付けた第2データベースを参照して、前記入力データの種別に基づいて、前記論理エレメントに設定されたハードウェアモジュールが前記入力データの種別に対応する場合、前記入力データを当該ハードウェアモジュールへ転送し、前記ソフトウェアモジュールが前記入力データの種別に対応する場合、前記入力データを前記中央演算装置へ転送するステップと、
(a)前記管理部が、入力データの処理が終了した時点において、ハードウェアモジュールが前記論理エレメントに設定されるときの構成を示す構成情報を格納する第1データベースに、前記ソフトウェアモジュールの処理を実行するためのハードウェアモジュールの構成情報が存在する場合での前記ソフトウェアモジュールのハードウェア生成要求回数に基づいて、メモリに格納された複数のソフトウェアモジュールのうち、動的再構成可能な論理エレメントにハードウェアモジュールとして設定する第1ソフトウェアモジュールを決定するステップと、
(b)前記管理部が、前記第1データベースを参照して、前記第1ソフトウェアモジュールを第1ハードウェアモジュールとして前記論理エレメントに設定するステップと
を具備する
データ処理方法。 - 請求項10に記載のデータ処理方法において、
前記(a)ステップは、
(a2)前記管理部が、前記入力データの処理が終了した時点での前記論理エレメントの既設の複数のハードウェアモジュールの各々の使用頻度に基づいて、前記既設の複数のハードウェアモジュールのうち前記論理エレメントから解放する第2ハードウェアモジュールを決定するステップと
を備え、
前記(b)ステップは、
(b1)前記管理部が、前記第2ハードウェアモジュールを前記論理エレメントから解放し、前記第1ハードウェアモジュールを前記論理エレメントに設定するステップを備える
データ処理方法。 - 請求項11に記載のデータ処理方法において、
前記(a1)ステップは、
(a11)前記管理部が、前記複数のソフトウェアモジュールのうち、前記ハードウェア生成要求回数の相対的に高いものを前記前記第1ソフトウェアモジュールとするステップを含み、
前記(a2)ステップは、
(a21)前記管理部が、前記既設の複数のハードウェアモジュールのうち、前記使用頻度の相対的に低いものを前記第2ハードウェアモジュールとするステップを含む
データ処理方法。 - 請求項11又は12に記載のデータ処理方法において、
前記使用頻度は、前記既設の複数のハードウェアモジュールの各々の使用回数及び使用時間に基づいて判定される
データ処理方法。 - 請求項11又は12に記載のデータ処理方法において、
前記使用頻度は、最後にデータ処理が行なわれてからの時間であるLRU時間(Least Recently Used)に基づいて判定される
データ処理方法。 - 請求項11又は12に記載のデータ処理方法において、
前記使用頻度は、FIFO規律に基づいて判定される
データ処理方法。 - 管理部とデータ入力部とを備えるデータ処理装置を用いたデータ処理方法であって、
(a)前記管理部が、動的再構成可能な論理エレメントにハードウェアモジュールを設定または解放したとき、当該ハードウェアモジュールの設定状況を把握するステップと、
(b)前記データ入力部が、データの種別とソフトウェアモジュール及び前記論理エレメントに設定されたハードウェアモジュールのいずれか一方とを関連付けて前記設定状況に基づいて更新されるデータベースを参照して、入力データの種別に基づいて、前記論理エレメントに設定されたハードウェアモジュールが前記入力データの種別に対応する場合、前記入力データを当該ハードウェアモジュールへ転送するステップと、
(c)前記データ入力部が、前記入力データの種別に基づいて、前記データベースを参照して、前記ソフトウェアモジュールが前記入力データの種別に対応する場合、前記ソフトウェアモジュールを実行するように前記入力データを中央演算装置へ転送するステップを備え、
(d)前記管理部が、前記入力データの処理が終了した時点において、ハードウェアモジュールが論理エレメントに設定されるときの構成を示す構成情報を格納する他のデータベースに、前記ソフトウェアモジュールの処理を実行するためのハードウェアモジュールの構成情報が存在する場合での前記ソフトウェアモジュールのハードウェア生成要求回数に基づいて、前記論理エレメントに前記ソフトウェアモジュールに対応するハードウェアモジュールを設定するステップと
を具備する
データ処理方法。 - 請求項16に記載のデータ処理方法において、
前記(d)ステップは、
(d1)前記管理部が、前記入力データの処理が終了した時点での前記論理エレメントに設定されたハードウェアモジュールの使用頻度に基づいて、前記設定されたハードウェアモジュールの解放を決定するステップを備える
データ処理方法。 - 請求項10又は16に記載のデータ処理方法において、
前記データ処理装置がデータ出力部を更に具備し、
(α)前記データ入力部が、外部から前記入力データを受信するステップと、
(β)前記データ出力部が、前記中央演算装置又は前記ハードウェアモジュールからのデータ処理結果を出力するステップと
を更に具備する
データ処理方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006000468A JP4978006B2 (ja) | 2006-01-05 | 2006-01-05 | データ処理装置及びデータ処理方法 |
US11/620,419 US7774591B2 (en) | 2006-01-05 | 2007-01-05 | Data processing device and data processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006000468A JP4978006B2 (ja) | 2006-01-05 | 2006-01-05 | データ処理装置及びデータ処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007183726A JP2007183726A (ja) | 2007-07-19 |
JP4978006B2 true JP4978006B2 (ja) | 2012-07-18 |
Family
ID=38286973
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006000468A Expired - Fee Related JP4978006B2 (ja) | 2006-01-05 | 2006-01-05 | データ処理装置及びデータ処理方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7774591B2 (ja) |
JP (1) | JP4978006B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007207136A (ja) * | 2006-02-06 | 2007-08-16 | Nec Corp | データ処理装置、データ処理方法、及びデータ処理プログラム |
WO2009075336A1 (ja) * | 2007-12-12 | 2009-06-18 | National University Corporation Tokyo University Of Agriculture And Technology | 情報処理装置、通信カードおよび情報処理方法 |
US8107939B2 (en) * | 2007-12-14 | 2012-01-31 | Microsoft Corporation | Software defined radio architecture |
JP5876319B2 (ja) * | 2012-02-21 | 2016-03-02 | 日本電信電話株式会社 | サービス提供システム、サービス提供方法、リソースマネージャ、プログラム |
JP6228381B2 (ja) * | 2012-04-30 | 2017-11-08 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP5971214B2 (ja) * | 2013-08-16 | 2016-08-17 | 富士ゼロックス株式会社 | データ処理装置及びデータ処理プログラム |
JP6733437B2 (ja) * | 2015-09-14 | 2020-07-29 | 株式会社リコー | データ処理システム及びデータ処理方法 |
US10516649B1 (en) * | 2018-06-27 | 2019-12-24 | Valtix, Inc. | High-performance computer security gateway for cloud computing platform |
US11012475B2 (en) | 2018-10-26 | 2021-05-18 | Valtix, Inc. | Managing computer security services for cloud computing platforms |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5206951A (en) * | 1987-08-21 | 1993-04-27 | Wang Laboratories, Inc. | Integration of data between typed objects by mutual, direct invocation between object managers corresponding to object types |
JPH0442342A (ja) | 1990-06-07 | 1992-02-12 | Koufu Nippon Denki Kk | バス調停回路 |
JP3484941B2 (ja) | 1997-09-05 | 2004-01-06 | 株式会社日立製作所 | 計算機システムにおけるメモリの利用方法 |
US6055650A (en) * | 1998-04-06 | 2000-04-25 | Advanced Micro Devices, Inc. | Processor configured to detect program phase changes and to adapt thereto |
EP1351154A2 (en) | 1998-11-20 | 2003-10-08 | Altera Corporation | Reconfigurable programmable logic device computer system |
US6209077B1 (en) * | 1998-12-21 | 2001-03-27 | Sandia Corporation | General purpose programmable accelerator board |
JP3678270B2 (ja) * | 1999-08-25 | 2005-08-03 | 富士ゼロックス株式会社 | 情報処理システムおよび情報処理方法 |
JP2001067212A (ja) | 1999-08-27 | 2001-03-16 | Hitachi Ltd | 障害回避情報処理システム |
WO2001090887A1 (fr) | 2000-05-25 | 2001-11-29 | Fujitsu Limited | Procede de traitement de programme permettant un traitement haute vitesse au moyen d'un materiel a reconfiguration dynamique et programme permettant d'executer ce procede de traitement |
JP3636986B2 (ja) * | 2000-12-06 | 2005-04-06 | 松下電器産業株式会社 | 半導体集積回路 |
US20030028673A1 (en) * | 2001-08-01 | 2003-02-06 | Intel Corporation | System and method for compressing and decompressing browser cache in portable, handheld and wireless communication devices |
JP3723775B2 (ja) | 2002-01-10 | 2005-12-07 | 松下電器産業株式会社 | データ処理装置 |
JP3952856B2 (ja) * | 2002-05-28 | 2007-08-01 | コニカミノルタホールディングス株式会社 | キャッシュ方法 |
JP2004005110A (ja) | 2002-05-31 | 2004-01-08 | Toshiba Corp | 情報機器、ランチャプログラム |
JP4088763B2 (ja) * | 2002-06-13 | 2008-05-21 | コニカミノルタホールディングス株式会社 | コンピュータシステム及び該コンピュータシステムに適したハードウェア/ソフトウェアロジック並びにキャッシュ方法 |
US20040216122A1 (en) * | 2002-07-23 | 2004-10-28 | Charles Gram | Method for routing data through multiple applications |
JP2004213183A (ja) * | 2002-12-27 | 2004-07-29 | Mazda Motor Corp | 制御用プログラムの作成支援プログラム、作成支援方法及び作成支援装置 |
JP2004343559A (ja) | 2003-05-16 | 2004-12-02 | Ip Flex Kk | 再構成可能な集積回路ユニットを有するデータ処理装置 |
JP2004362446A (ja) | 2003-06-06 | 2004-12-24 | Mitsubishi Electric Corp | 計算機及び計算方法 |
JP3780457B2 (ja) * | 2004-06-07 | 2006-05-31 | 株式会社トヨタIt開発センター | 信号処理装置、方法、プログラムおよび記録媒体 |
-
2006
- 2006-01-05 JP JP2006000468A patent/JP4978006B2/ja not_active Expired - Fee Related
-
2007
- 2007-01-05 US US11/620,419 patent/US7774591B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20070174605A1 (en) | 2007-07-26 |
US7774591B2 (en) | 2010-08-10 |
JP2007183726A (ja) | 2007-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4978006B2 (ja) | データ処理装置及びデータ処理方法 | |
US11099906B2 (en) | Handling tenant requests in a system that uses hardware acceleration components | |
CN107636637B (zh) | 用于使用软处理器执行软件线程的系统和方法 | |
US8898396B2 (en) | Software pipelining on a network on chip | |
US20190213029A1 (en) | Fpga-based method for network function accelerating and system thereof | |
US7958340B2 (en) | Monitoring software pipeline performance on a network on chip | |
US11010198B2 (en) | Data processing system having a hardware acceleration plane and a software plane | |
US8726295B2 (en) | Network on chip with an I/O accelerator | |
US10296392B2 (en) | Implementing a multi-component service using plural hardware acceleration components | |
US8661455B2 (en) | Performance event triggering through direct interthread communication on a network on chip | |
US7873701B2 (en) | Network on chip with partitions | |
US7822945B2 (en) | Configuration managing device for a reconfigurable circuit | |
US20200218453A1 (en) | Upgrade management method and scheduling node, and storage system | |
WO2016168029A1 (en) | Providing services in a system having a hardware acceleration plane and a software plane | |
EP2153333A1 (en) | Method and system for managing a plurality of i/o interfaces with an array of multicore processor resources in a semiconductor chip | |
US8176212B1 (en) | Method and system for hierarchical and joinable behavior containers for reconfigurable computing | |
CN112272933B (zh) | 队列控制方法、装置及存储介质 | |
CN101197782B (zh) | 一种基于多核处理器的网络设备的控制方法及系统 | |
KR100539907B1 (ko) | 지능망교환시스템에서 쓰레드에 의한 호 처리 수행 구조 및방법 | |
WO2024022572A1 (en) | A hardware device for automatic detection and deployment of qos policies | |
JP2002288147A (ja) | 分散メモリ型並列計算機およびコンピュータ・プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110725 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110728 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111013 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120302 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120321 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120403 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150427 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4978006 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |