JP4973858B2 - IO unit - Google Patents
IO unit Download PDFInfo
- Publication number
- JP4973858B2 JP4973858B2 JP2007154896A JP2007154896A JP4973858B2 JP 4973858 B2 JP4973858 B2 JP 4973858B2 JP 2007154896 A JP2007154896 A JP 2007154896A JP 2007154896 A JP2007154896 A JP 2007154896A JP 4973858 B2 JP4973858 B2 JP 4973858B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- unit
- mpu
- data
- check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims description 42
- 230000005856 abnormality Effects 0.000 claims description 39
- 230000005540 biological transmission Effects 0.000 claims description 7
- 238000004891 communication Methods 0.000 description 22
- 230000008054 signal transmission Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Images
Landscapes
- Programmable Controllers (AREA)
- Testing And Monitoring For Control Systems (AREA)
Description
この発明は、IOユニットに関するもので、より具体的には、複数の基板を有し、基板官野IOデータの通信をシリアル通信で行なうものにおける故障検出技術に関するものである。 The present invention relates to an IO unit, and more specifically, to a failure detection technique in which a plurality of boards are provided and board board IO data is communicated by serial communication.
FA(Factory Automation)におけるネットワークシステムは、生産設備の制御を司る1または複数のPLC(プログラマブルコントローラ)と、そのPLCにより動作が制御される機器とが、制御系のネットワークに接続される。それらPLCと機器は、その制御系のネットワークを介してサイクリックに通信を行なうことで、IOデータの送受を行ない、生産設備を制御する。 In a network system in FA (Factory Automation), one or a plurality of PLCs (programmable controllers) that control production facilities and devices whose operations are controlled by the PLCs are connected to a control system network. These PLCs and devices communicate with each other cyclically via the network of the control system, thereby transmitting / receiving IO data and controlling production facilities.
PLCは、制御プログラムに基づいて演算実行するCPUユニット、センサやスイッチなどの入力機器を接続してそれらのオン・オフ信号を入力信号として取り込む入力ユニット、アクチュエータやリレーなどの出力機器を接続してそれらに対して出力信号を送り出す出力ユニット、ネットワークに接続された他の装置とデータの送受を行なう通信ユニット、マスタスレーブ通信をするためのマスタユニット、各ユニットに電源を供給する電源ユニット、などの複数のユニットを組み合わせることにより構成されている。 The PLC connects a CPU unit that executes calculations based on a control program, an input device such as a sensor or a switch and inputs an on / off signal as an input signal, and an output device such as an actuator or a relay. Output units that send output signals to them, communication units that send and receive data to and from other devices connected to the network, master units for master-slave communication, power supply units that supply power to each unit, etc. It is configured by combining a plurality of units.
上記のマスタユニットには、フィールドネットワークが接続され、そのフィールドネットワークに接続されたデジタルIOユニット(リモートIOユニット)との間で、マスタスレーブ通信を行なう。デジタルIOユニットは、入力機器や出力機器などのIO機器が接続され、そのIO機器のIOデータをネットワーク経由でマスタユニット(PLC)との間で送受する。 The master unit is connected to a field network, and performs master-slave communication with a digital IO unit (remote IO unit) connected to the field network. The digital IO unit is connected to an IO device such as an input device or an output device, and transmits / receives IO data of the IO device to / from the master unit (PLC) via the network.
入力ユニットや出力ユニットやデジタルIOユニットは、内蔵するMPUと接続したIO機器との間でIOデータの送受をする。これらのユニットは、上記の処理等を行なうための回路基板をケースに収納して構成される。回路基板は、通常、1枚の基板で構成されるが、複数の基板に分割して構成されることもある。係る場合、基板同士をコネクタ・ケーブルで接続する。 The input unit, the output unit, and the digital IO unit transmit / receive IO data to / from an IO device connected to the built-in MPU. These units are configured by housing a circuit board for performing the above-described processing in a case. The circuit board is usually composed of one board, but may be divided into a plurality of boards. In such a case, the boards are connected to each other by a connector / cable.
図1は、送信側の第1基板1と、受信側の第2基板2とが、インタフェース部3により連結された状態を示している。インタフェース部3は、両基板1,2の所定位置に設けたコネクタ同士を直接接続するタイプでも良いし、フレキシブルケーブルを用いたタイプでも良い。
FIG. 1 shows a state where the
係る回路基板におけるIOデータの送受は、以下のようにして行なわれる。電源が投入されると、第1基板1は、発振器1dが発振を開始し、その発振器1dの出力が4ビットバイナリカウンタからなるクロック部1cに与えられる。すると、クロック部1cが動作を開始し、クロック信号を出力する。これに伴い、MPU1aも動作を開始し、ユニットに接続されたIO機器(出力機器)に対するIOデータ(出力データ)を所定のタイミングで出する。すなわち、MPU1aは、Enable信号を有効にし、標準ロジックICである8ビットシフトレジスタ1bにIOデータをセットする。
Transmission / reception of IO data in such a circuit board is performed as follows. When the power is turned on, the oscillator 1d of the
この8ビットシフトレジスタ1bにセットされたIOデータは、インタフェース部3を介して第2基板2に実装された標準ロジックICである8ビットシフトレジスタ2aに転送され、それぞれ対応するIO機器へ出力される。
The IO data set in the 8-
第1,第2基板1,2にそれぞれ設けた8ビットシフトレジスタ1b,2a間のデータ転送をシリアル通信で行なうようにした場合、以下に示す問題を生じる。図1に例示した構成では、第2基板2は標準ロジックICだけで構成したため、事前にそのシステムの故障を検出することができない。そのため、故障の発生の有無に関わらずMPU1aは、データ送信を実施することになる。すると、故障していることに気づかないまま第1基板1から第2基板2へデータを送信すると、そのシリアル信号のデータを第2基板2側で正しく受信できない可能性がある。そうすると、8シフトビットシフトレジスタ2aから出力されるパラレル信号により動作する機器が適切な動作をしないというおそれがある。
When data transfer between the 8-
本発明は、シリアル通信を用いてIOデータを転送する機能を備えたIOユニットにおいて、事前に故障・異常の有無を検出することができるIOユニットを提供することになる。 The present invention provides an IO unit capable of detecting the presence / absence of a failure / abnormality in advance in an IO unit having a function of transferring IO data using serial communication.
この発明のさらに他の目的ならびに作用効果については、明細書の以下の記述を参照することにより、当業者であれば容易に理解されるであろう。 Other objects and operational effects of the present invention will be easily understood by those skilled in the art by referring to the following description of the specification.
上記の目的を達成するため、本発明に係るIOユニットは、(1)接続したIO機器に対してIOデータを出力するIOユニットであって、送信側の第1基板と、受信側の第2基板と、それら両基板を接続するインタフェース部と、を備える。前記第1基板には、パラレル信号で構成されるIOデータを出力するMPUと、そのMPUから出力されるIOデータを受け取り、シリアル信号に変換するとともに前記インタフェース部を経由して第2基板に送る第1ロジックICと、を備える。前記第2基板には、インタフェース部を経由して送られてくるシリアル信号で構成されるIOデータを受信し、パラレル信号に変換して出力する第2ロジックICを備える。そして、その第2ロジックICの出力端子のうちの1つを分岐して、前記第1基板のMPUの異常チェック用入力端子に入力するように構成し、前記MPUは、前記異常チェック用入力端子から取得した前記第2ロジックICの1つの出力端子の状態を取得し、前記MPUが出力したチェック用データが正しく伝達されているか否かを判断することで異常の有無のチェックするように構成した。 In order to achieve the above object, an IO unit according to the present invention is (1) an IO unit that outputs IO data to a connected IO device, the first board on the transmission side, and the second on the reception side. A board and an interface unit for connecting the boards. The first board receives the MPU that outputs IO data composed of parallel signals, and the IO data output from the MPU, converts it into a serial signal, and sends it to the second board via the interface unit. A first logic IC. The second board includes a second logic IC that receives IO data including a serial signal sent via the interface unit, converts the IO data into a parallel signal, and outputs the parallel signal. Then, one of the output terminals of the second logic IC is branched and input to the abnormality check input terminal of the MPU of the first substrate, and the MPU is connected to the abnormality check input terminal. The state of one output terminal of the second logic IC acquired from the above is acquired, and it is configured to check whether there is an abnormality by determining whether the check data output by the MPU is correctly transmitted or not .
(2)前記MPUにおける異常チェック処理機能は、前記異常チェック用入力端子にフィードバックされる第2ロジックICの1つの出力端子に対するチェック用データとして、前記第1ロジックICに対して“H”信号と“L”信号とをそれぞれ送り、前記異常チェック用入力端子の状態から、それぞれのチェック用データが正しく送られたか否かを判断するものであり、その異常チェックを行なっている際には、そのチェック用データが送られる第2ロジックICの出力端子に連係されたIO機器は、動作しないように制御する制御部を設けるとよい。 (2) The abnormality check processing function in the MPU is an “H” signal for the first logic IC as check data for one output terminal of the second logic IC fed back to the abnormality check input terminal. "L" signal is sent to determine whether or not each check data has been sent correctly from the state of the abnormality check input terminal. The IO device linked to the output terminal of the second logic IC to which the check data is sent may be provided with a control unit that controls so as not to operate.
(3)前記制御部は、前記異常チェック用入力端子にフィードバックされる第2ロジックICの1つの出力端子を、第2基板に設けた論理和ICの一方の入力端子に接続させると共に、前記MPUに設けた異常チェック用出力端子の出力を、前記論理和ICの他方の入力端子に接続されるように構成し、異常チェック時には、前記異常チェック用出力端子の出力を、論理和ICの出力がIO機器の非アクティブになるように制御するものとすることができる。もちろん、非アクティブにするための構成は、これに限るものではなく、単純に出力しないようにIO機器への系統の一部を切るようにしても良いし、IO機器への電源供給をせずにIO機器自体が動作しないようにしても良い。 (3) The control unit connects one output terminal of the second logic IC fed back to the abnormality check input terminal to one input terminal of the logical sum IC provided on the second substrate, and the MPU. The output of the abnormality check output terminal is connected to the other input terminal of the logical sum IC, and at the time of abnormality check, the output of the abnormality check output terminal is the output of the logical sum IC. The IO device can be controlled to be inactive. Of course, the inactive configuration is not limited to this, and a part of the system to the IO device may be cut off so that the output is not simply performed, or the power supply to the IO device is not performed. In addition, the IO device itself may not be operated.
(4)前記MPUにより異常が無いと判定されることを条件に、接続されたIO機器への正規のIOデータの出力を行なうようにするとよい。 (4) On the condition that the MPU determines that there is no abnormality, it is preferable to output regular IO data to the connected IO device.
本発明によれば、MPUと第1ロジックIC(実施形態の、“8ビットシフトレジスタ12”に対応)を活用してパラレル信号をシリアル信号に変換し、第2ロジックIC(実施形態の、“8ビットシフトレジスタ21”に対応)を活用してそのシリアル信号を再びパラレル信号に変換することで、第1基板から第2基板への一方向の省配線を実現することができる。係る省配線を実現したシステムにおいて、パラレル信号の一部をMPUにフィードバックする(異常チェック用入力端子の状態を確認する)ことで、省配線システム全体の故障を事前に検出することができる。このように、事前にシステムの故障を検出することができるため、例えば、第1基板からのIOデータを送信する前にアラームでの警報などでユーザに異常・故障が生じていることを通知したり、システム動作を開始しないようにしたりすることができる。それにより、第2基板のパラレル信号により動作する機器の事故発生を防止できる。
According to the present invention, the parallel signal is converted into a serial signal using the MPU and the first logic IC (corresponding to the “8-
異常チェックの際に、MPUから出力されるチェック用データに基づいて、第2ロジックICの出力端子の出力の状態が、接続されたIO機器をアクティブ(動作)にさせる可能性がある。そこで、(2)のように、IO機器が動作しないようにする制御部を設けること好ましく、(3)の発明のように構成すると、標準ロジックICを用いた簡単な構成で制御部を実現できるので好ましい。 At the time of abnormality check, the output state of the output terminal of the second logic IC may cause the connected IO device to be active (operation) based on the check data output from the MPU. Therefore, it is preferable to provide a control unit that prevents the IO device from operating as in (2). When configured as in the invention of (3), the control unit can be realized with a simple configuration using a standard logic IC. Therefore, it is preferable.
本発明は、シリアル通信を用いて省配線IOデータを省配線で転送する機能を備えたIOユニットにおいて、事前に故障・異常の有無を検出することができる。よって、IO機器の誤動作を可及的に抑制できる。 The present invention can detect the presence / absence of a failure / abnormality in advance in an IO unit having a function of transferring wire-saving IO data by wire-saving using serial communication. Therefore, malfunction of IO apparatus can be suppressed as much as possible.
図2は、本発明に係るIOユニットに実装される回路の一例を示している。この例では、送信側の第1基板10と、受信側の第2基板20とが、シリアル通信を行なうインタフェース30により接続されている。このIOユニットは、例えば、PLCを構成するユニットの一つであったり、PLCに対してネットワークを介して接続されるデジタルIOユニット(リモートIOユニットとも称される)であったりする。
FIG. 2 shows an example of a circuit mounted on the IO unit according to the present invention. In this example, the
第1基板10には、MPU11と、標準ロジックICである8ビットシフトレジスタ12と、標準ロジックICである4ビットバイナリカウンタからなるクロック部13と、発振周波数が1MHzの発振器14などが実装されている。
On the
クロック部13は、発振器14から与えられる信号をカウントし、基準クロック信号を生成する。この基準クロック信号に基づいて、回路基板上の各素子(IC等)は動作する。
The
MPU11は、設定された各種の処理を実行するもので、本発明との関係で言うと、MPU11は、適宜のタイミングで接続されたIO機器に対して出力するIOデータをパラレル信号として出力し、それを8ビットシフトレジスタ12にセットする。
The MPU 11 executes various set processes, and in relation to the present invention, the
8ビットシフトレジスタ12は、MPU11によってセットされた8ビットのデータを先頭から順に一つずつ出力する。これより、パラレル信号をシリアル信号に変換する。このシリアル信号は、インタフェース部30の第1信号線L1を介して第2基板20の8ビットシフトレジスタ21に与えられる。この8ビットシフトレジスタ21は、ラッチ機能付きであり、8ビットシフトレジスタ12からシリアル信号として送られる8ビット分の信号が、それぞれの出力端子QA〜QHから出力される。これにより、シリアル信号を再びパラレル信号に変換することができる。よって、インタフェース部30における省配線が実現される。
The 8-
また、MPU11から出力されるEnable信号は、第2信号線L2を介して第2基板20の8ビットシフトレジスタ21に伝わる。
The Enable signal output from the
本実施形態では、インタフェース部30として、第3信号線L3と第4信号線L4を設けた。さらに、第2基板20の8ビットシフトレジスタ21の1つの出力端子(ここでは、“QA”)の出力を、標準ロジックICであるOR素子22の一方の入力端子に接続する。このOR素子22の出力が、QAの出力としてIO機器に与えられる。
In the present embodiment, the third signal line L3 and the fourth signal line L4 are provided as the
また、このOR素子22の他方の入力端子には、第3信号線L3の一端を接続する。第3信号線L3の他端は、MPU11の異常チェック用出力端子PAに接続している。この異常チェック用出力端子PAは、異常有無のチェック中にIO機器が誤動作するのを抑止するための停止信号を出力するものである。具体的には、本実施形態では、8ビットシフトレジスタ21の出力は、Lアクティブとしているため、停止信号は“H”を出力するようにした。よって、PAの出力が停止信号“H”のときは、その停止信号が、第3信号線L3を介してOR素子22に入力されるため、8ビットシフトレジスタ21のQAの状態(L/H)に関わらず、OR素子22の出力は“H”となり、それに接続される入力機器の動作は停止される。
One end of the third signal line L3 is connected to the other input terminal of the
第4信号線L4は、その一端をMPU11の異常チェック用入力端子PBに接続し、他端をOR素子22に接続した8ビットシフトレジスタ21の出力端子(QA)に接続させている。これにより、その8ビットシフトレジスタ21の出力端子(QA)の状態(H/L)が、第4信号線L4を介してMPU11に与えられる。
The fourth signal line L4 has one end connected to the abnormality check input terminal PB of the
この実施形態では、出力点数が8点のIOユニットであるため、8ビットシフトレジスタ12,21を用いたが、出力点数に応じて適宜変更する。また、IOユニットは、具体的には、PLCを構成するIOユニット(出力ユニットと称されることもある)や、PLCにネットワーク接続されたデジタルIOユニット(リモートIOユニットと称されることもある)などにより実現でき、出力機器のみを接続するタイプはもちろんのこと、入力機器と出力機器を接続する混合タイプにも適用することができる。 In this embodiment, since the output unit is an 8-unit IO unit, the 8-bit shift registers 12 and 21 are used. However, the number of output points is appropriately changed according to the number of output points. The IO unit is specifically an IO unit constituting the PLC (sometimes called an output unit) or a digital IO unit connected to the PLC over a network (sometimes called a remote IO unit). ), And can be applied not only to a type in which only output devices are connected, but also to a mixed type in which input devices and output devices are connected.
次に、上述した構成からなるIOユニットの作用を、図3に示すフローチャートに基づいて説明する。まず、電源を入れる(S1)。すると、クロック部13が動作を始め、基準クロック信号が出力され始めると、MPU11も動作を開始する(S11)。MPU11は、まずEnable信号を有効にして、異常チェック出力端子PAをH出力する(S4)。これに伴い、OR素子22の出力は“H”が保持される。
Next, the operation of the IO unit configured as described above will be described based on the flowchart shown in FIG. First, the power is turned on (S1). Then, when the
MPU11は、P0にLを、P1〜P7にHを出力し(S5)、それに基づくシリアル信号が第2基板20の8ビットシフトレジスタ21に届く時間を待つ(S6)。上述したように、P0からP7の出力は、8ビットシフトレジスタ12を出力することでシリアル信号に変換され、それが、第2基板20の8ビットシフトレジスタ21に送られ、パラレル信号に再変換される。そして、P0の出力(L)は、8ビットシフトレジスタ21のQAから出力され、同様にP1〜P7の各出力は、8ビットシフトレジスタ21のQB〜QHから出力される。
The
MPU12は、異常チェック用入力端子PBを読み込んで“L”であるか否かを判断し(S7)、Hであればエラーとして認識する(S8)。すなわち、P0は“L”であるため、信号伝達系や、8ビットシフトレジスタ等が正常であれば、QAも“L”となる。よって、この状態でPBが“L”であれば正常となり“H”であれば、いずれかで異常を生じているおそれがあるといえる。
The
また、異常チェックのためにP0をLにしたため、正常であれば、QAもLとなり、そのままでは、IO機器が動作してしまう。そこで本実施形態では、PAをHにし、QAの出力に関係なくOR素子22の出力は“H”を保持するため、出力機器が誤って動作するのを抑制する。
In addition, since P0 is set to L for abnormality check, if normal, QA also becomes L, and the IO device operates as it is. Therefore, in this embodiment, PA is set to H, and the output of the
上記のS5からS7の処理によって正常と判断された(S7でYes)ならば、次にMPU11は、P0にHを、P1〜P7にHを出力し(S9)、それに基づくシリアル信号が第2基板20の8ビットシフトレジスタ21に届く時間を待つ(S10)。次いで、MPU12は、異常チェック用入力端子PBを読み込んで“H”であるか否かを判断し(Sぬわ)、“L”であればエラーとして認識する(S11)。すなわち、P0は“H”であるため、信号伝達系や、8ビットシフトレジスタ等が正常であれば、QAも“H”となる。よって、この状態でPBが“H”であれば正常となり、“L”であればいずれかで異常を生じているおそれがあるといえる。
If it is determined to be normal by the above-described processing from S5 to S7 (Yes in S7), the
このようにして、2つの分岐判断が共にYESの場合、正常であると判断し、PAをL出力する(S13)。これにより、以後は、QAの出力がOR素子の出力に依存するようになる。以後、P0〜P7へ本来のデータを出力し、第1基板10(8ビットシフトレジスタ11)から第2基板20(8ビットシフトレジスタ21)へデータを送信する(S14)。 In this way, if the two branch determinations are both YES, it is determined to be normal, and PA is output L (S13). Thus, thereafter, the output of QA becomes dependent on the output of the OR element. Thereafter, the original data is output to P0 to P7, and the data is transmitted from the first substrate 10 (8-bit shift register 11) to the second substrate 20 (8-bit shift register 21) (S14).
ステップS6,12にてエラーと認識した場合、MPU11は、所定のエラー処理、例えば、各種の警報(ランプ点灯・警報音発生等)を行なう。
If an error is recognized in steps S6 and S12, the
図4は、本発明が適用される具体的な基板のブロック構成の一例を示している。もちろん、本発明は、係る構成に限られるものではない。IOユニットは、筐体の中に所定の基板を実装することで構成され、実装する基板は、ここでは、通信制御部基板31,IO回路部基板32,ベース部基板33の3枚に分割している。
FIG. 4 shows an example of a specific substrate block configuration to which the present invention is applied. Of course, the present invention is not limited to such a configuration. The IO unit is configured by mounting a predetermined board in a casing. Here, the board to be mounted is divided into three boards, that is, a communication
通信制御部基板31は、通信部としての機能を実現するための回路が形成される基板であり、通信インタフェース31a等もこの通信制御部基板21上に実装される。さらに、通信制御部基板31には、電源端子31b、電源回路31d、クロック発振器31e、リセット回路31f、EEPROM31g、アドレス設定スイッチ31h、通信用LED31i、及びASICおよびもMPUなどの主要部品31jなどが含まれる。通信用LED31iは、動作LEDとも称され、通信実行時に点滅あるいは所定の色が点灯などする。電源端子31bは、例えば、外部電源を接続するための端子であり、この外部電源から供給される電圧が、電源回路31dにて所望の電圧に変換され、IO機器に供給される。
The communication
IO回路部基板32には、IOデータをIOコネクタとの間で送受する入出力部32a,入出力電源モニタなどのステータス32b及び通信制御部基板31側の回路と、IO機器とを電気的に絶縁するフォトカプラ32cなどが含まれている。
The IO
ベース部基板33には、IO機器を接続するためのIOコネクタ(端子台)33a及びIO機器の動作状態を示すIO用LED33bなどが含まれている。IO用LED33bは、機能の点から見るとIO回路部基板32側に設置しても良いが、IOコネクタ33aの近くに配置することで、そのIOコネクタ33aに接続された個々のIO機器の動作状況をすぐに理解できるようになるという利点があるため、この例では、ベース部基板33側に設置した。
The
図4に示す基板との関係でいうと、通信制御部基板31が第1基板10に対応し、IO回路部基板32が第2基板20に対応する。そして、MPU11,8ビットシフトレジスタ12等は、主要部品31jに対応し、8ビットシフトレジスタ21は、入出力部32aに対応する。通信インタフェース31aは、例えば、PLCを構成するIOユニットの場合には、PLCの内部バスと接続するインタフェースとなり、その内部バスを介してCPUユニットとの間でIOデータの送受等を行なうことになり、また、PLCに対してネットワーク接続されるデジタルIOユニット(リモートIOユニット)の場合には、接続するネットワークの通信プロトコルに対応するインタフェースとなる。
In terms of the relationship with the substrate shown in FIG. 4, the communication
図2では、具体的な図示は省略するが、図4に示すような各種の回路部品が実装される。また、図4では、3つの基板に分離したが、例えばIO回路部基板32とベース部基板33とを1枚の基板で構成しても良いし、その他の位置で分割しても良い。
In FIG. 2, although not specifically shown, various circuit components as shown in FIG. 4 are mounted. In FIG. 4, the substrate is separated into three substrates. However, for example, the IO
10 第1基板
11 MPU
12 8ビットシフトレジスタ(第1ロジックIC)
20 第2基板
21 8ビットシフトレジスタ(第2ロジックIC)
22 OR素子(論理和IC)
30 インタフェース部
L1 第1信号線(IOデータ,チェック用データを送信するための配線)
L2 第2信号線(Enable信号を送信するための配線)
L3 第3信号線(停止信号を送信するための配線)
L4 第4信号線(フィードバック信号を送信するための配線)
PA 異常チェック用出力端子
PB 異常チェック用入力端子
10
12 8-bit shift register (first logic IC)
20
22 OR element (logical OR IC)
30 interface unit L1 first signal line (wiring for transmitting IO data and check data)
L2 Second signal line (wiring for transmitting an Enable signal)
L3 Third signal line (wiring for transmitting a stop signal)
L4 Fourth signal line (wiring for transmitting a feedback signal)
PA Abnormality check output terminal PB Abnormality check input terminal
Claims (4)
送信側の第1基板と、受信側の第2基板と、それら両基板を接続するインタフェース部と、を備え、
前記第1基板には、パラレル信号で構成されるIOデータを出力するMPUと、そのMPUから出力されるIOデータを受け取り、シリアル信号に変換するとともに前記インタフェース部を経由して第2基板に送る第1ロジックICと、を備え、
前記第2基板には、前記インタフェース部を経由して送られてくるシリアル信号で構成されるIOデータを受信し、パラレル信号に変換して出力する第2ロジックICを備え、
その第2ロジックICの出力端子のうちの1つを分岐して、前記第1基板のMPUの異常チェック用入力端子に入力するように構成し、
前記MPUは、前記異常チェック用入力端子から取得した前記第2ロジックICの1つの出力端子の状態を取得し、前記MPUが出力したチェック用データが正しく伝達されているか否かを判断することで異常の有無のチェックするように構成したことを特徴とするIOユニット。 An IO unit that outputs IO data to a connected IO device,
A first board on the transmission side, a second board on the reception side, and an interface unit for connecting both boards,
The first board receives the MPU that outputs IO data composed of parallel signals, and the IO data output from the MPU, converts it into a serial signal, and sends it to the second board via the interface unit. A first logic IC;
The second board includes a second logic IC that receives IO data composed of a serial signal sent via the interface unit, converts the IO data into a parallel signal, and outputs the parallel signal.
One of the output terminals of the second logic IC is branched and input to the abnormality check input terminal of the MPU of the first board,
The MPU acquires the state of one output terminal of the second logic IC acquired from the abnormality check input terminal, and determines whether or not the check data output from the MPU is correctly transmitted. An IO unit configured to check whether there is an abnormality.
その異常チェックを行なっている際には、そのチェック用データが送られる第2ロジックICの出力端子に連係されたIO機器は、動作しないように制御する制御部を設けたことを特徴とする請求項1に記載のIOユニット。 The abnormality check processing function in the MPU is a check signal for one output terminal of the second logic IC that is fed back to the abnormality check input terminal. Each of the signals, from the state of the abnormality check input terminal, to determine whether each check data has been sent correctly,
When performing the abnormality check, a control unit is provided for controlling the IO device linked to the output terminal of the second logic IC to which the check data is sent so as not to operate. Item 10. The IO unit according to Item 1.
前記異常チェック用入力端子にフィードバックされる第2ロジックICの1つの出力端子を、第2基板に設けた論理和ICの一方の入力端子に接続させると共に、前記MPUに設けた異常チェック用出力端子の出力を、前記論理和ICの他方の入力端子に接続されるように構成し、
異常チェック時には、前記異常チェック用出力端子の出力を、論理和ICの出力がIO機器の非アクティブになるように制御するものである
ことを特徴とする請求項2に記載のIOユニット。 The controller is
One output terminal of the second logic IC fed back to the abnormality check input terminal is connected to one input terminal of the logical sum IC provided on the second substrate, and the abnormality check output terminal provided on the MPU. Is configured to be connected to the other input terminal of the logical sum IC,
3. The IO unit according to claim 2, wherein at the time of abnormality check, the output of the abnormality check output terminal is controlled so that the output of the logical sum IC becomes inactive of the IO device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007154896A JP4973858B2 (en) | 2007-06-12 | 2007-06-12 | IO unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007154896A JP4973858B2 (en) | 2007-06-12 | 2007-06-12 | IO unit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008310389A JP2008310389A (en) | 2008-12-25 |
JP4973858B2 true JP4973858B2 (en) | 2012-07-11 |
Family
ID=40237962
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007154896A Active JP4973858B2 (en) | 2007-06-12 | 2007-06-12 | IO unit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4973858B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6865202B2 (en) | 2018-10-18 | 2021-04-28 | 矢崎総業株式会社 | Communications system |
JP6905499B2 (en) | 2018-10-18 | 2021-07-21 | 矢崎総業株式会社 | Communications system |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS623539A (en) * | 1985-06-29 | 1987-01-09 | Mazda Motor Corp | Diagnosing device for multiplex transmission system |
JPS6314445A (en) * | 1986-07-04 | 1988-01-21 | Nec Corp | Integrated circuit |
JPH06114879A (en) * | 1992-09-30 | 1994-04-26 | Itoki Crebio Corp | Method and apparatus for manufacturing synthetic resin molded form covered with decorative sheet |
JP3600480B2 (en) * | 1999-08-12 | 2004-12-15 | コニカミノルタホールディングス株式会社 | Serial data transfer system and abnormality detection method |
-
2007
- 2007-06-12 JP JP2007154896A patent/JP4973858B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008310389A (en) | 2008-12-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11936497B2 (en) | Module unit for connecting a data bus subscriber | |
CN110119369B (en) | Flexible scalable automation device with hot pluggable I/O units | |
JP6252102B2 (en) | Electronic device and module for electronic device | |
JPWO2016143130A1 (en) | Air conditioner connection system | |
JP2000196700A (en) | Start-stop synchronization data transmitting method | |
JP4973858B2 (en) | IO unit | |
WO2006022300A1 (en) | Field device | |
US11054879B2 (en) | Safety controller | |
EP3374832A1 (en) | Self-diagnostic electrical circuit | |
JP5359449B2 (en) | Relay system and control device | |
JP7250578B2 (en) | Telemetry and pump control system | |
KR100724495B1 (en) | Programmable logic controller duplex system and running method | |
JP6492732B2 (en) | Lighting fixture and lighting system | |
KR101344393B1 (en) | Field bus network system of ring structure | |
JP2924627B2 (en) | Equipment control device | |
KR101273812B1 (en) | Control module for programmable logic controller and control system using the control module | |
US12045191B2 (en) | Serial interface | |
KR20170106797A (en) | Plc module and plc system for firmware multiple download and method for firmware multiple download using the same | |
JP7538735B2 (en) | Electronics | |
KR100770972B1 (en) | Asymmetric communication method using single signal line between plural devices | |
JP2006079361A (en) | Programmable controller and extended unit number recognition method for programmable controller | |
JP4652861B2 (en) | Semiconductor device | |
JPH06202716A (en) | Programmable controller and programmable controller system | |
WO2012049738A1 (en) | Slave station terminal | |
JPH0537569Y2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100412 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120314 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120327 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4973858 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150420 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |