JP4973561B2 - 半導体集積回路の設計方法。 - Google Patents
半導体集積回路の設計方法。 Download PDFInfo
- Publication number
- JP4973561B2 JP4973561B2 JP2008080732A JP2008080732A JP4973561B2 JP 4973561 B2 JP4973561 B2 JP 4973561B2 JP 2008080732 A JP2008080732 A JP 2008080732A JP 2008080732 A JP2008080732 A JP 2008080732A JP 4973561 B2 JP4973561 B2 JP 4973561B2
- Authority
- JP
- Japan
- Prior art keywords
- variation
- value
- timing
- slack
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
11〜16 フリップフロップ
20〜23 NAND回路
24、25 インバータ
31 セル種毎バラツキデータ
32 セル種毎バラツキデータ
510 コンピュータ
511 CPU
512 RAM
513 ROM
514 二次記憶装置
515 可換媒体記憶装置
516 インターフェース
520 ディスプレイ装置
521 キーボード
522 マウス
523 通信装置
Claims (5)
- セルの遅延時間のバラツキを示す数値であるバラツキ値をセルの種類毎に規定し、
回路記述から論理合成によりネットリストを生成し、
該ネットリストにおける着目フリップフロップの入力端に至る複数のパス毎に、パスを構成するセルの該バラツキ値を合計してバラツキ合計を算出し、該複数のパスの該バラツキ合計のうちで最大のものを最大バラツキ合計として選択し、
該複数のパスのタイミングスラックのうちで最悪のものをワーストタイミングスラックとして、該ワーストタイミングスラックが所定のスラック値よりも悪くならない範囲で該最大バラツキ合計を減少させるように該ネットリストのセルを入れ替える
各段階を含む半導体集積回路の設計方法。 - 該セルを入れ替えた該ネットリストに基づいてレイアウト設計し、
該レイアウト設計により生成されたレイアウトの回路に対してバラツキを考慮したタイミング検証を実行する
各段階を更に含む請求項1記載の半導体集積回路の設計方法。 - 該セルを入れ替える段階は、該入力端から該複数のパスを上流に向かいトレースしていくことにより順次見つかったセルを入れ替える段階である請求項1記載の半導体集積回路の設計方法。
- 該セルを入れ替える段階は、
着目セルを該バラツキ値がより小さな別の種類のセルに入れ替えた場合の該ワーストタイミングスラックを算出し、
該算出されたワーストタイミングスラックが該所定のスラック値よりも悪いか否かを判断する
各段階を含む請求項1記載の半導体集積回路の設計方法。 - 該所定のスラック値はゼロである請求項1記載の半導体集積回路の設計方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008080732A JP4973561B2 (ja) | 2008-03-26 | 2008-03-26 | 半導体集積回路の設計方法。 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008080732A JP4973561B2 (ja) | 2008-03-26 | 2008-03-26 | 半導体集積回路の設計方法。 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009237727A JP2009237727A (ja) | 2009-10-15 |
JP4973561B2 true JP4973561B2 (ja) | 2012-07-11 |
Family
ID=41251623
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008080732A Expired - Fee Related JP4973561B2 (ja) | 2008-03-26 | 2008-03-26 | 半導体集積回路の設計方法。 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4973561B2 (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08221456A (ja) * | 1995-02-17 | 1996-08-30 | Hitachi Ltd | タイミング検証方法及びタイミング検証システム |
JP2000082092A (ja) * | 1998-06-29 | 2000-03-21 | Matsushita Electric Ind Co Ltd | 集積回路設計方法 |
JP2000183171A (ja) * | 1998-12-14 | 2000-06-30 | Hitachi Ltd | 論理集積回路の設計方法と論理回路 |
US7428716B2 (en) * | 2003-09-19 | 2008-09-23 | International Business Machines Corporation | System and method for statistical timing analysis of digital circuits |
JP2007173509A (ja) * | 2005-12-22 | 2007-07-05 | Renesas Technology Corp | 半導体集積回路装置と設計方法 |
JP2007280222A (ja) * | 2006-04-10 | 2007-10-25 | Toshiba Corp | 半導体集積回路の設計システム |
JP2009075822A (ja) * | 2007-09-20 | 2009-04-09 | Toshiba Corp | 半導体回路設計装置 |
-
2008
- 2008-03-26 JP JP2008080732A patent/JP4973561B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009237727A (ja) | 2009-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9251300B2 (en) | Methods and tools for designing integrated circuits with auto-pipelining capabilities | |
CN101796520B (zh) | 用于序向单元的贴近布局的方法和设备 | |
US7552409B2 (en) | Engineering change order process optimization | |
JP2004502259A (ja) | 階層型金属末端、包囲、および曝露をチェックする方法およびシステム | |
US11574101B2 (en) | Techniques for providing optimizations based on categories of slack in timing paths | |
US11651131B2 (en) | Glitch source identification and ranking | |
US20080301603A1 (en) | Clock-gated model transformation for asynchronous testing of logic targeted for free-running, data-gated logic | |
US11681842B2 (en) | Latency offset in pre-clock tree synthesis modeling | |
US20080301598A1 (en) | method for checking constraints equivalence of an integrated circuit design | |
CN114586036A (zh) | 利用寄存器传输级矢量的毛刺功率分析 | |
US11042678B2 (en) | Clock gate latency modeling based on analytical frameworks | |
Papa et al. | RUMBLE: an incremental, timing-driven, physical-synthesis optimization algorithm | |
JP2010257164A (ja) | 半導体集積回路装置の設計方法およびプログラム | |
US10540464B1 (en) | Critical path aware voltage drop analysis of an integrated circuit | |
JP5444985B2 (ja) | 情報処理装置 | |
JP4973561B2 (ja) | 半導体集積回路の設計方法。 | |
CN118103846A (zh) | 用于准确上下文感知时序建模的统一框架及方法 | |
US8959467B2 (en) | Structural rule analysis with TCL scripts in synthesis or STA tools and integrated circuit design tools | |
US8689161B2 (en) | Methods for designing integrated circuits employing pre-determined timing-realizable clock-insertion delays and integrated circuit design tools | |
JP6089627B2 (ja) | 消費電力見積り装置および消費電力見積り方法 | |
CN113536726A (zh) | 用于最大瞬时峰值功率的矢量生成 | |
JP5309538B2 (ja) | 半導体集積回路の設計方法 | |
US11087059B2 (en) | Clock domain crossing verification of integrated circuit design using parameter inference | |
JP5929367B2 (ja) | 半導体設計装置および半導体設計方法 | |
Lee et al. | Eco cost measurement and incremental gate sizing for late process changes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120313 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120326 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150420 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |