JP4963504B2 - Sensor circuit and sensor node - Google Patents

Sensor circuit and sensor node Download PDF

Info

Publication number
JP4963504B2
JP4963504B2 JP2009136886A JP2009136886A JP4963504B2 JP 4963504 B2 JP4963504 B2 JP 4963504B2 JP 2009136886 A JP2009136886 A JP 2009136886A JP 2009136886 A JP2009136886 A JP 2009136886A JP 4963504 B2 JP4963504 B2 JP 4963504B2
Authority
JP
Japan
Prior art keywords
terminal
sensor circuit
sensor
output terminal
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009136886A
Other languages
Japanese (ja)
Other versions
JP2010281761A (en
Inventor
俊重 島村
守 宇賀神
伸一郎 武藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2009136886A priority Critical patent/JP4963504B2/en
Publication of JP2010281761A publication Critical patent/JP2010281761A/en
Application granted granted Critical
Publication of JP4963504B2 publication Critical patent/JP4963504B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、センサノードに用いるセンサ回路に関するものであり、特にセンサ回路の低電力化技術に関するものである。   The present invention relates to a sensor circuit used for a sensor node, and particularly to a technique for reducing the power consumption of the sensor circuit.

振動検出を行う振動センサ用のセンサ回路が使用される従来のセンサノードシステムの構成を図11に示す(例えば、特許文献1参照)。センサノードシステムは、センサノードチップ50と、受信装置60とから構成される。センサノードチップ50は、計測の対象となる物理量を検知するセンサ素子51と、センサ素子51が検知した信号を増幅するセンサ回路52と、センサ回路52の出力信号をA/D変換して検知データとして出力するA/D変換部53と、例えば検知データを圧縮する処理や検知データにチップの識別情報を付加する処理等を行うCPU54と、CPU54のプログラムを記憶するメモリ55と、CPU54から出力される検知データを受信装置60に無線送信する無線部56と、センサノードチップ50の各構成に電力を供給する電源57とを備えている。   FIG. 11 shows a configuration of a conventional sensor node system in which a sensor circuit for a vibration sensor that performs vibration detection is used (see, for example, Patent Document 1). The sensor node system includes a sensor node chip 50 and a receiving device 60. The sensor node chip 50 includes a sensor element 51 for detecting a physical quantity to be measured, a sensor circuit 52 for amplifying a signal detected by the sensor element 51, and detection data obtained by A / D converting the output signal of the sensor circuit 52. Output from the A / D converter 53, the CPU 54 for performing processing for compressing the detection data, for example, processing for adding chip identification information to the detection data, the memory 55 for storing the program of the CPU 54, and the CPU 54. A wireless unit 56 that wirelessly transmits detection data to the receiving device 60, and a power source 57 that supplies power to each component of the sensor node chip 50.

従来のセンサ素子51とセンサ回路52の回路図を図12に示す。センサ素子51の等価回路は、差動構成の可変容量素子C510,C511と2つの容量素子C512,C513とで表される。可変容量素子C510とC511とが接続される接点は接地電位に接続され、可変容量素子C510,C511のもう一方の接点はそれぞれ容量素子C512,C513を介して電源電位に接続されている。可変容量素子C510と容量素子C512との接点は、センサ回路52を構成する差動増幅器A520の非反転入力端子に接続され、可変容量素子C511と容量素子C513との接点は、差動増幅器A520の反転入力端子に接続されている。   A circuit diagram of a conventional sensor element 51 and sensor circuit 52 is shown in FIG. The equivalent circuit of the sensor element 51 is represented by variable capacitance elements C510 and C511 having a differential configuration and two capacitance elements C512 and C513. A contact point where the variable capacitance elements C510 and C511 are connected is connected to the ground potential, and the other contact points of the variable capacitance elements C510 and C511 are connected to the power supply potential via the capacitance elements C512 and C513, respectively. A contact point between the variable capacitance element C510 and the capacitance element C512 is connected to a non-inverting input terminal of the differential amplifier A520 constituting the sensor circuit 52, and a contact point between the variable capacitance element C511 and the capacitance element C513 is connected to the differential amplifier A520. It is connected to the inverting input terminal.

このセンサ素子51とセンサ回路52の動作について説明する。可変容量素子C510,C511は、MEMSプロセスによりシリコンチップ上に微細構造で形成される。具体的には、固定電極と可動電極とを有する。外部から加えられる振動により可動電極が動いて電極間距離が変化すると、静電容量が変化する。ここで、2つの可変容量素子C510,C511の静電容量は、差動で変化する。可変容量素子C510と容量素子C512との接点の電圧は、可変容量素子C510と容量素子C512のそれぞれの容量値により電源電圧が分圧された電圧となる。同様に、可変容量素子C511と容量素子C513との接点の電圧は、可変容量素子C511と容量素子C513のそれぞれの容量値により電源電圧が分圧された電圧となる。可変容量素子C510,C511の静電容量は差動で変化するため、差動信号が差動増幅器A520に入力されることになり、増幅された信号が差動増幅器A520から出力される。   Operations of the sensor element 51 and the sensor circuit 52 will be described. The variable capacitance elements C510 and C511 are formed with a fine structure on the silicon chip by a MEMS process. Specifically, it has a fixed electrode and a movable electrode. When the movable electrode moves due to vibration applied from the outside and the distance between the electrodes changes, the capacitance changes. Here, the electrostatic capacitances of the two variable capacitance elements C510 and C511 change in a differential manner. The voltage at the contact point between the variable capacitance element C510 and the capacitance element C512 is a voltage obtained by dividing the power supply voltage by the respective capacitance values of the variable capacitance element C510 and the capacitance element C512. Similarly, the voltage at the contact point between the variable capacitance element C511 and the capacitance element C513 is a voltage obtained by dividing the power supply voltage by the respective capacitance values of the variable capacitance element C511 and the capacitance element C513. Since the capacitances of the variable capacitance elements C510 and C511 change differentially, the differential signal is input to the differential amplifier A520, and the amplified signal is output from the differential amplifier A520.

特開2004−024551号公報Japanese Patent Laid-Open No. 2004-024551

図11に示したセンサノードシステムに図12に示したセンサ回路を適用すると、外部の振動などの物理量を検出している間、センサ回路に定常電流が流れ続けるため、限られたエネルギー源で動作するセンサノードチップの動作時間が短くなってしまうという問題があった。   When the sensor circuit shown in FIG. 12 is applied to the sensor node system shown in FIG. 11, since a steady current continues to flow through the sensor circuit while detecting a physical quantity such as external vibration, the sensor node system operates with a limited energy source. There is a problem that the operation time of the sensor node chip to be shortened.

本発明は、上記課題を解決するためになされたもので、センサ回路を低消費電力化することを目的とする。   The present invention has been made to solve the above-described problems, and an object thereof is to reduce the power consumption of a sensor circuit.

本発明のセンサ回路(第1の実施の形態)は、入力端子が第1の共通電位に接続され、出力端子が物理量に応じて差動信号を出力するセンサ素子の第1の出力端子に接続された第1のダイオードと、入力端子が前記第1のダイオードの出力端子および前記センサ素子の第1の出力端子に接続され、出力端子が前記センサ素子の第2の出力端子に接続された第2のダイオードと、入力端子が前記第2のダイオードの出力端子および前記センサ素子の第2の出力端子に接続され、出力端子がセンサ回路の出力端子に接続された第3のダイオードと、第1の端子が前記センサ回路の出力端子に接続され、第2の端子が第2の共通電位に接続された容量素子と、初期化時に前記センサ回路の出力端子の電圧を前記第2の共通電位にする第1の初期化スイッチとを備えることを特徴とするものである。   In the sensor circuit (first embodiment) of the present invention, the input terminal is connected to the first common potential, and the output terminal is connected to the first output terminal of the sensor element that outputs a differential signal according to the physical quantity. And a first output terminal connected to an output terminal of the first diode and a first output terminal of the sensor element, and an output terminal connected to a second output terminal of the sensor element. A second diode, an input terminal connected to an output terminal of the second diode and a second output terminal of the sensor element, and an output terminal connected to an output terminal of the sensor circuit; And the capacitor connected to the output terminal of the sensor circuit, the second terminal connected to the second common potential, and the voltage of the output terminal of the sensor circuit at the time of initialization to the second common potential. The first initialization It is characterized in further comprising a pitch.

また、本発明のセンサ回路の1構成例(第2の実施の形態)において、前記第1、第2、第3のダイオードは、それぞれ入力端子に第1の制御端子が接続された第1、第2、第3の第1極性トランジスタで構成されることを特徴とするものである。
また、本発明のセンサ回路の1構成例(第3の実施の形態)において、前記第1、第2、第3の第1極性トランジスタは、それぞれ第2の制御端子が第1極性トランジスタの出力端子に接続されることを特徴とするものである。
また、本発明のセンサ回路の1構成例(第4の実施の形態)において、前記第1、第2、第3の第1極性トランジスタは、第2の制御端子が前記センサ回路の出力端子に接続されることを特徴とするものである。
また、本発明のセンサ回路の1構成例(第5の実施の形態)は、さらに、入力端子および第1の制御端子が前記第1の共通電位に接続され、出力端子が前記第1、第2、第3の第1極性トランジスタの第3の制御端子に接続された第4の第1極性トランジスタと、初期化時に前記第1、第2、第3の第1極性トランジスタの第3の制御端子を前記第2の共通電位にする第2の初期化スイッチとを備え、前記第1、第2、第3の第1極性トランジスタの第3の制御端子は、前記第2の制御端子が取り出される第1の不純物領域の外側に形成された第2の不純物領域から取り出されることを特徴とするものである。
In one configuration example (second embodiment) of the sensor circuit of the present invention, each of the first, second, and third diodes includes a first control terminal connected to a first control terminal. It is characterized by comprising second and third first polarity transistors.
In one configuration example (third embodiment) of the sensor circuit of the present invention, each of the first, second, and third first polarity transistors has a second control terminal that is an output of the first polarity transistor. It is connected to a terminal.
In one configuration example (fourth embodiment) of the sensor circuit of the present invention, the first, second, and third first polarity transistors have a second control terminal as an output terminal of the sensor circuit. It is characterized by being connected.
Further, in one configuration example (fifth embodiment) of the sensor circuit of the present invention, the input terminal and the first control terminal are further connected to the first common potential, and the output terminal is the first and second terminals. 2, a fourth first polarity transistor connected to a third control terminal of the third first polarity transistor, and a third control of the first, second, and third first polarity transistors at the time of initialization And a second initialization switch for setting the terminal to the second common potential, and the third control terminal of the first, second, and third first polarity transistors is extracted from the second control terminal. The second impurity region is formed outside the first impurity region.

また、本発明のセンサ回路の1構成例(第6の実施の形態)は、さらに、入力端子および第1の制御端子が前記センサ回路の出力端子に接続され、出力端子が前記第1、第2、第3の第1極性トランジスタの第2の制御端子に接続された第4の第1極性トランジスタを備え、前記第1、第2、第3の第1極性トランジスタの第3の制御端子は、前記第2の制御端子が取り出される第1の不純物領域の外側に形成された第2の不純物領域から取り出され、前記第1の共通電位に接続されることを特徴とするものである。
また、本発明のセンサ回路の1構成例(第7の実施の形態)において、前記第1、第2、第3の第1極性トランジスタの第3の制御端子は、前記第2の制御端子が取り出される第1の不純物領域の外側に形成された第2の不純物領域から取り出され、前記センサ回路の出力端子に接続されることを特徴とするものである。
また、本発明のセンサ回路の1構成例(第8の実施の形態)において、前記第1、第2、第3のダイオードは、それぞれ出力端子に第1の制御端子が接続された第1、第2、第3の第2極性トランジスタで構成されることを特徴とするものである。
また、本発明のセンサノードは、センサ回路を搭載したことを特徴とするものである。
Further, in the configuration example (sixth embodiment) of the sensor circuit of the present invention, the input terminal and the first control terminal are further connected to the output terminal of the sensor circuit, and the output terminal is the first and second terminals. 2 and a fourth first polarity transistor connected to a second control terminal of the third first polarity transistor, the third control terminal of the first, second and third first polarity transistors being The second control terminal is extracted from a second impurity region formed outside the first impurity region from which the second control terminal is extracted, and is connected to the first common potential.
In one configuration example (seventh embodiment) of the sensor circuit of the present invention, the third control terminal of the first, second, and third first polarity transistors is the second control terminal. It is extracted from a second impurity region formed outside the first impurity region to be extracted and connected to the output terminal of the sensor circuit.
Further, in one configuration example (eighth embodiment) of the sensor circuit of the present invention, the first, second, and third diodes each have a first control terminal connected to a first control terminal. It is characterized by comprising second and third second polarity transistors.
The sensor node of the present invention is characterized by mounting a sensor circuit.

本発明によれば、センサ素子の出力に応じて、第1のダイオードと第3のダイオードの組と、第2のダイオードとが交互にオン状態を繰り返すようにすることで、第1の共通電位から第2の共通電位に流れる直流電流をダイオードのリーク電流程度(サブマイクロアンペア以下)に低減することができる。その結果、本発明のセンサ回路を用いれば、センサノードチップの消費電力をナノワットレベルの極限まで低減することができる。したがって、センサノードチップの電源部の発電量を大きくする必要がなく、発電機構の体積を小さくすることができる。そのため、センサノードチップの小型化が達成され、いままでサイズの制約で埋め込むことができなかった物や人の部分にもセンサノードチップを埋め込むことができる。さらには、センサノードシステムを用いたユビキタスネットワークサービスの範囲を広げることができ、ユーザの利便性を高めたサービスを提供することができ、効果大である。   According to the present invention, the first common potential is set by alternately turning on the first diode and the third diode and the second diode according to the output of the sensor element. To the second common potential can be reduced to about the leakage current of the diode (sub-microamperes or less). As a result, if the sensor circuit of the present invention is used, the power consumption of the sensor node chip can be reduced to the nanowatt level limit. Therefore, it is not necessary to increase the power generation amount of the power supply unit of the sensor node chip, and the volume of the power generation mechanism can be reduced. Therefore, downsizing of the sensor node chip is achieved, and the sensor node chip can be embedded also in an object or a human part that could not be embedded due to size restrictions until now. Furthermore, the range of ubiquitous network services using the sensor node system can be expanded, and services with improved user convenience can be provided, which is highly effective.

また、本発明では、第1、第2、第3の第1極性トランジスタの第2の制御端子を第1極性トランジスタの出力端子に接続することにより、例えば物理量として振動を検出する場合において、振動が小さい場合であっても感度を高感度化して検出することができる。   Further, in the present invention, when the second control terminal of the first, second, and third first polarity transistors is connected to the output terminal of the first polarity transistor, for example, vibration is detected as a physical quantity. Can be detected with a higher sensitivity.

また、本発明では、第1、第2、第3の第1極性トランジスタの第2の制御端子をセンサ回路の出力端子に接続することにより、回路面積を小面積化することができる。   In the present invention, the circuit area can be reduced by connecting the second control terminal of the first, second, and third first polarity transistors to the output terminal of the sensor circuit.

また、本発明では、入力端子および第1の制御端子が第1の共通電位に接続され、出力端子が第1、第2、第3の第1極性トランジスタの第3の制御端子に接続された第4の第1極性トランジスタと、初期化時に第1、第2、第3の第1極性トランジスタの第3の制御端子を第2の共通電位にする第2の初期化スイッチとを設けることにより、例えば物理量として振動を検出する場合において、振動による検知信号によらずに容量素子に電荷が流入してしまうという現象を低減することができる。   In the present invention, the input terminal and the first control terminal are connected to the first common potential, and the output terminal is connected to the third control terminal of the first, second, and third first polarity transistors. By providing a fourth first polarity transistor and a second initialization switch that sets the third control terminal of the first, second, and third first polarity transistors to the second common potential at the time of initialization. For example, in the case where vibration is detected as a physical quantity, it is possible to reduce a phenomenon that charges flow into the capacitor element regardless of a detection signal due to vibration.

また、本発明では、入力端子および第1の制御端子がセンサ回路の出力端子に接続され、出力端子が第1、第2、第3の第1極性トランジスタの第2の制御端子に接続された第4の第1極性トランジスタを設けることにより、例えば物理量として振動を検出する場合において、振動による検知信号によらずに容量素子に電荷が流入してしまうという現象を低減することができる。   In the present invention, the input terminal and the first control terminal are connected to the output terminal of the sensor circuit, and the output terminal is connected to the second control terminal of the first, second, and third first polarity transistors. By providing the fourth first polarity transistor, for example, when vibration is detected as a physical quantity, it is possible to reduce a phenomenon that charges flow into the capacitor element regardless of a detection signal due to vibration.

また、本発明では、第1、第2、第3の第1極性トランジスタの第3の制御端子をセンサ回路の出力端子に接続することにより、第3の制御端子を第1の共通電位に接続した場合に容量素子に流れていた電荷を抑制することができる。   In the present invention, the third control terminal of the first, second, and third first polarity transistors is connected to the output terminal of the sensor circuit, thereby connecting the third control terminal to the first common potential. In this case, the electric charge flowing in the capacitor element can be suppressed.

また、本発明では、第1、第2、第3のダイオードを、それぞれ出力端子に第1の制御端子が接続された第1、第2、第3の第2極性トランジスタで構成することにより、例えば物理量として振動を検出する場合において、振動が小さい場合であっても感度を高感度化して検出することができる。   In the present invention, the first, second, and third diodes are configured by first, second, and third second polarity transistors each having a first control terminal connected to the output terminal. For example, in the case of detecting vibration as a physical quantity, even if the vibration is small, the sensitivity can be detected with high sensitivity.

本発明の第1の実施の形態に係るセンサ素子およびセンサ回路の構成を示す回路図である。It is a circuit diagram showing composition of a sensor element and a sensor circuit concerning a 1st embodiment of the present invention. 本発明の第1の実施の形態に係るセンサ回路の各部の動作波形を示す図である。It is a figure which shows the operation | movement waveform of each part of the sensor circuit which concerns on the 1st Embodiment of this invention. 本発明の第2の実施の形態に係るセンサ素子およびセンサ回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the sensor element and sensor circuit which concern on the 2nd Embodiment of this invention. 本発明の第3の実施の形態に係るセンサ素子およびセンサ回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the sensor element and sensor circuit which concern on the 3rd Embodiment of this invention. 本発明の第4の実施の形態に係るセンサ素子およびセンサ回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the sensor element and sensor circuit which concern on the 4th Embodiment of this invention. NMOSトランジスタの構造を示す断面図である。It is sectional drawing which shows the structure of an NMOS transistor. 本発明の第5の実施の形態に係るセンサ素子およびセンサ回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the sensor element and sensor circuit which concern on the 5th Embodiment of this invention. 本発明の第6の実施の形態に係るセンサ素子およびセンサ回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the sensor element and sensor circuit which concern on the 6th Embodiment of this invention. 本発明の第7の実施の形態に係るセンサ素子およびセンサ回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the sensor element which concerns on the 7th Embodiment of this invention, and a sensor circuit. 本発明の第8の実施の形態に係るセンサ素子およびセンサ回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the sensor element which concerns on the 8th Embodiment of this invention, and a sensor circuit. 従来のセンサノードシステムの構成を示すブロック図である。It is a block diagram which shows the structure of the conventional sensor node system. 従来のセンサ素子とセンサ回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the conventional sensor element and sensor circuit.

[第1の実施の形態]
以下、本発明の実施の形態について図面を参照して説明する。図1は本発明の第1の実施の形態に係るセンサ素子およびセンサ回路の構成を示す回路図である。
図1に示す差動構成の可変容量素子VC1とVC2とは、センサ素子1を構成している。可変容量素子VC1とVC2とが接続される接点は接地電位に接続されている。可変容量素子VC1,VC2は、MEMSプロセスによりシリコンチップ上に微細構造で形成され、それぞれ固定電極と可動電極とを有する。外部から加えられる振動により可動電極が動いて電極間距離が変化すると、静電容量が変化する。2つの可変容量素子VC1,VC2の静電容量は、外部から加えられる振動に応じて差動で変化する。
[First Embodiment]
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a circuit diagram showing a configuration of a sensor element and a sensor circuit according to the first embodiment of the present invention.
The variable capacitance elements VC1 and VC2 having a differential configuration shown in FIG. A contact point to which the variable capacitance elements VC1 and VC2 are connected is connected to the ground potential. The variable capacitance elements VC1 and VC2 are formed with a fine structure on a silicon chip by a MEMS process, and each have a fixed electrode and a movable electrode. When the movable electrode moves due to vibration applied from the outside and the distance between the electrodes changes, the capacitance changes. The capacitances of the two variable capacitance elements VC1 and VC2 change in a differential manner according to vibration applied from the outside.

センサ回路2は、アノード端子が電源電位VDDに接続され、カソード端子がセンサ素子1の第1の出力端子10に接続された第1のダイオードD1と、アノード端子が第1のダイオードD1のカソード端子およびセンサ素子1の第1の出力端子10に接続され、カソード端子がセンサ素子1の第2の出力端子11に接続された第2のダイオードD2と、アノード端子が第2のダイオードD2のカソード端子およびセンサ素子1の第2の出力端子11に接続され、カソード端子がセンサ回路2の出力端子OUTに接続された第3のダイオードD3と、第1の端子が出力端子OUTに接続され、第2の端子が接地電位に接続された容量素子C1と、第1の端子が出力端子OUTに接続され、第2の端子が接地電位に接続され、制御端子が初期化端子RSTに接続された初期化スイッチSW1とから構成される。   The sensor circuit 2 includes a first diode D1 whose anode terminal is connected to the power supply potential VDD, a cathode terminal connected to the first output terminal 10 of the sensor element 1, and an anode terminal that is the cathode terminal of the first diode D1. The second diode D2 is connected to the first output terminal 10 of the sensor element 1, the cathode terminal is connected to the second output terminal 11 of the sensor element 1, and the anode terminal is the cathode terminal of the second diode D2. And the third diode D3 connected to the second output terminal 11 of the sensor element 1, the cathode terminal connected to the output terminal OUT of the sensor circuit 2, the first terminal connected to the output terminal OUT, and the second The capacitor C1 whose terminal is connected to the ground potential, the first terminal is connected to the output terminal OUT, the second terminal is connected to the ground potential, and the control terminal is initialized. Composed of connected initialization switch SW1 Metropolitan child RST.

本実施の形態のセンサ回路2の動作について図2を用いて説明する。図11に示したセンサノードチップに本実施の形態のセンサ素子1およびセンサ回路2を適用する場合、時刻T0以前のセンサノードチップの初期化時に図示しない制御回路から初期化端子RSTに与えられる初期化信号により初期化スイッチSW1がオン状態となり、容量素子C1の電荷が放電される。その後、制御回路は初期化スイッチSW1をオフ状態にし、センサ回路2は入力待ちの状態となる。   The operation of the sensor circuit 2 according to the present embodiment will be described with reference to FIG. When the sensor element 1 and the sensor circuit 2 of the present embodiment are applied to the sensor node chip shown in FIG. 11, the initial value given to the initialization terminal RST from the control circuit (not shown) when the sensor node chip before the time T0 is initialized. The initialization switch SW1 is turned on by the activation signal, and the charge of the capacitive element C1 is discharged. Thereafter, the control circuit turns off the initialization switch SW1, and the sensor circuit 2 enters an input waiting state.

時刻T0においてセンサノードチップに振動が加えられると、センサ素子1の2つの可変容量素子VC1,VC2の静電容量は、差動で変化する。このとき、可変容量素子VC1の可動電極は振動に応じて固定電極に近づいたり固定電極から遠ざかったりするので、可変容量素子VC1の静電容量は増加と減少を交互に繰り返すことになる。したがって、センサ素子1の第1の出力端子10から出力される検知信号BPは、図2(A)に示すように増加と減少を交互に繰り返す信号となる。同様に、センサ素子1の第2の出力端子11から出力される検知信号BNも、図2(B)に示すように増加と減少を交互に繰り返す信号となる。上記のとおり、可変容量素子VC1,VC2の静電容量は差動で変化するので、検知信号BPとBNの位相は180°異なる。   When vibration is applied to the sensor node chip at time T0, the capacitances of the two variable capacitance elements VC1 and VC2 of the sensor element 1 change differentially. At this time, since the movable electrode of the variable capacitance element VC1 approaches or moves away from the fixed electrode in response to vibration, the capacitance of the variable capacitance element VC1 repeats increasing and decreasing alternately. Therefore, the detection signal BP output from the first output terminal 10 of the sensor element 1 is a signal that alternately repeats increasing and decreasing as shown in FIG. Similarly, the detection signal BN output from the second output terminal 11 of the sensor element 1 is a signal that alternately repeats increasing and decreasing as shown in FIG. As described above, since the electrostatic capacitances of the variable capacitance elements VC1 and VC2 change differentially, the phases of the detection signals BP and BN differ by 180 °.

検知信号BPがHighで検知信号BNがLowのとき第1のダイオードD1および第3のダイオードD3はオフ状態となり、検知信号BPがLowで検知信号BNがHighのとき第1のダイオードD1および第3のダイオードD3はオン状態となる。一方、検知信号BPがHighで検知信号BNがLowのとき第2のダイオードD2はオン状態となり、検知信号BPがLowで検知信号BNがHighのとき第2のダイオードD2はオフ状態となる。このように、検知信号BP,BNにより第1のダイオードD1と第3のダイオードD3の組と、第2のダイオードD2とが交互にオン状態を繰り返し、容量素子C1に徐々に電荷が蓄積され、センサ回路2の出力信号SOの電圧が上昇する(図2(C))。   When the detection signal BP is High and the detection signal BN is Low, the first diode D1 and the third diode D3 are turned off, and when the detection signal BP is Low and the detection signal BN is High, the first diode D1 and the third diode D3 The diode D3 is turned on. On the other hand, when the detection signal BP is High and the detection signal BN is Low, the second diode D2 is turned on, and when the detection signal BP is Low and the detection signal BN is High, the second diode D2 is turned off. As described above, the pair of the first diode D1 and the third diode D3 and the second diode D2 are alternately turned on by the detection signals BP and BN, and electric charges are gradually accumulated in the capacitive element C1, The voltage of the output signal SO of the sensor circuit 2 rises (FIG. 2C).

図11に示したセンサノードチップ50のA/D変換部53は、センサ回路2の出力信号SOを閾値処理し、図2(D)に示すような制御信号を出力する。図2(C)、図2(D)の例では、時刻T0からΔT1後の時刻T1においてセンサ回路2の出力信号SOが閾値以上となるので、A/D変換部53から出力される制御信号がHighとなる。   The A / D converter 53 of the sensor node chip 50 shown in FIG. 11 performs threshold processing on the output signal SO of the sensor circuit 2 and outputs a control signal as shown in FIG. In the example of FIGS. 2C and 2D, the output signal SO of the sensor circuit 2 becomes equal to or greater than the threshold at time T1 after ΔT1 from time T0, so that the control signal output from the A / D conversion unit 53 Becomes High.

以上のように、本実施の形態では、センサ素子1の出力に応じて、第1のダイオードD1と第3のダイオードD3の組と、第2のダイオードD2とが交互にオン状態を繰り返すようにすることで、電源電位VDDから接地電位に流れる直流電流をダイオードのリーク電流程度(サブマイクロアンペア以下)に低減することができる。したがって、本実施の形態のセンサ素子1およびセンサ回路2を用いれば、センサ素子1およびセンサ回路2を搭載するセンサノードチップの電力をナノワットレベルの極限まで低減することができる。   As described above, in the present embodiment, according to the output of the sensor element 1, the set of the first diode D1 and the third diode D3 and the second diode D2 are alternately turned on. As a result, the direct current flowing from the power supply potential VDD to the ground potential can be reduced to about the leakage current of the diode (sub-microamperes or less). Therefore, if the sensor element 1 and the sensor circuit 2 of the present embodiment are used, the power of the sensor node chip on which the sensor element 1 and the sensor circuit 2 are mounted can be reduced to the limit of nanowatt level.

[第2の実施の形態]
次に、本発明の第2の実施の形態について説明する。図3は本発明の第2の実施の形態に係るセンサ素子およびセンサ回路の構成を示す回路図である。
本実施の形態は、第1の実施の形態の第1、第2、第3のダイオードD1,D2,D3の具体例として、それぞれゲート端子Gとドレイン端子Dを接続した第1、第2、第3のNMOSトランジスタQ1,Q2,Q3を用いたものである。
[Second Embodiment]
Next, a second embodiment of the present invention will be described. FIG. 3 is a circuit diagram showing a configuration of a sensor element and a sensor circuit according to the second embodiment of the present invention.
In the present embodiment, as specific examples of the first, second, and third diodes D1, D2, and D3 of the first embodiment, a first, second, The third NMOS transistors Q1, Q2, and Q3 are used.

第1のNMOSトランジスタQ1のゲート端子Gおよびドレイン端子Dは電源電位VDDに接続され、ソース端子Sはセンサ素子1の第1の出力端子10に接続される。第2のNMOSトランジスタQ2のゲート端子Gおよびドレイン端子Dは第1のNMOSトランジスタQ1のソース端子Sおよびセンサ素子1の第1の出力端子10に接続され、ソース端子Sはセンサ素子1の第2の出力端子11に接続される。第3のNMOSトランジスタQ3のゲート端子Gおよびドレイン端子Dは第2のNMOSトランジスタQ2のソース端子Sおよびセンサ素子1の第2の出力端子11に接続され、ソース端子Sはセンサ回路2の出力端子OUTに接続される。その他の構成は第1の実施の形態と同じである。
こうして、本実施の形態では、第1の実施の形態で説明した効果を得ることができる。
The gate terminal G and drain terminal D of the first NMOS transistor Q 1 are connected to the power supply potential VDD, and the source terminal S is connected to the first output terminal 10 of the sensor element 1. The gate terminal G and the drain terminal D of the second NMOS transistor Q2 are connected to the source terminal S of the first NMOS transistor Q1 and the first output terminal 10 of the sensor element 1, and the source terminal S is the second terminal of the sensor element 1. Are connected to the output terminal 11. The gate terminal G and the drain terminal D of the third NMOS transistor Q3 are connected to the source terminal S of the second NMOS transistor Q2 and the second output terminal 11 of the sensor element 1, and the source terminal S is the output terminal of the sensor circuit 2. Connected to OUT. Other configurations are the same as those of the first embodiment.
Thus, in this embodiment, the effects described in the first embodiment can be obtained.

[第3の実施の形態]
次に、本発明の第3の実施の形態について説明する。図4は本発明の第3の実施の形態に係るセンサ素子およびセンサ回路の構成を示す回路図である。
本実施の形態は、第2の実施の形態において、NMOSトランジスタQ1,Q2,Q3のボディ端子BをそれぞれNMOSトランジスタQ1,Q2,Q3のソース端子Sに接続したものである。
[Third Embodiment]
Next, a third embodiment of the present invention will be described. FIG. 4 is a circuit diagram showing a configuration of a sensor element and a sensor circuit according to the third embodiment of the present invention.
In the second embodiment, the body terminals B of the NMOS transistors Q1, Q2, and Q3 are connected to the source terminals S of the NMOS transistors Q1, Q2, and Q3, respectively, in the second embodiment.

各NMOSトランジスタQ1,Q2,Q3のソース端子Sの電圧は接地電位よりも高いため、MOSトランジスタのボディバイアス効果によりNMOSトランジスタQ1,Q2,Q3の閾値電圧が低下し、オン状態とオフ状態の遷移が行いやすくなる。すなわち、センサ素子1の可変容量素子VC1,VC2の静電容量の変化量が小さくても、容量素子C1に電荷を貯めることができるようになる。その結果、本実施の形態では、振動検知の感度を向上させることができる。   Since the voltage at the source terminal S of each NMOS transistor Q1, Q2, Q3 is higher than the ground potential, the threshold voltage of the NMOS transistors Q1, Q2, Q3 decreases due to the body bias effect of the MOS transistor, and transition between the on state and the off state Is easier to do. That is, even if the change amount of the electrostatic capacitances of the variable capacitance elements VC1 and VC2 of the sensor element 1 is small, it is possible to store charges in the capacitance element C1. As a result, in the present embodiment, the sensitivity of vibration detection can be improved.

[第4の実施の形態]
次に、本発明の第4の実施の形態について説明する。図5は本発明の第4の実施の形態に係るセンサ素子およびセンサ回路の構成を示す回路図である。
本実施の形態は、第3の実施の形態において、NMOSトランジスタQ1,Q2,Q3のボディ端子Bをセンサ回路2の出力端子OUTに接続したものである。
[Fourth Embodiment]
Next, a fourth embodiment of the present invention will be described. FIG. 5 is a circuit diagram showing a configuration of a sensor element and a sensor circuit according to the fourth embodiment of the present invention.
In the third embodiment, the body terminal B of the NMOS transistors Q1, Q2, and Q3 is connected to the output terminal OUT of the sensor circuit 2 in the third embodiment.

本実施の形態では、第3の実施の形態に比べて、NMOSトランジスタQ1,Q2,Q3のボディ端子Bを共通化することができ、NMOSトランジスタQ1,Q2,Q3から引き出す端子を1つにできるため、回路面積を小面積化することができる。   In the present embodiment, the body terminals B of the NMOS transistors Q1, Q2, and Q3 can be shared as compared with the third embodiment, and one terminal can be drawn from the NMOS transistors Q1, Q2, and Q3. Therefore, the circuit area can be reduced.

[第5の実施の形態]
次に、本発明の第5の実施の形態について説明する。NMOSトランジスタの断面図を図6に示す。図6において、60はP型のボディ、61はN型のウエル、62はドレイン端子Dに接続されるN型領域、63はソース端子Sに接続されるN型領域、64はゲート端子Gに接続される電極、65はボディ端子Bに接続されるP+型領域、66はウエル端子Wに接続されるN+型領域である。
[Fifth Embodiment]
Next, a fifth embodiment of the present invention will be described. A cross-sectional view of the NMOS transistor is shown in FIG. In FIG. 6, 60 is a P-type body, 61 is an N-type well, 62 is an N-type region connected to the drain terminal D, 63 is an N-type region connected to the source terminal S, and 64 is a gate terminal G. An electrode to be connected, 65 is a P + type region connected to the body terminal B, and 66 is an N + type region connected to the well terminal W.

通常のCMOSでは、P型のボディ60の外側にN型のウエル61が形成され、ウエル端子Wは電源電位VDDに接続される。したがって、第4の実施の形態のようにボディ端子Bを電源電位VDDと接地電位との間の中間電位に設定すると、ボディ60とウエル61との間に接続されるPN接合の逆バイアスの電圧が低下し、ウエル61とボディ60との間に意図しない電流が流れるため、振動による検知信号によらずに電源電位VDDから容量素子C1に電荷が流入してしまう。   In a normal CMOS, an N-type well 61 is formed outside a P-type body 60, and a well terminal W is connected to a power supply potential VDD. Accordingly, when the body terminal B is set to an intermediate potential between the power supply potential VDD and the ground potential as in the fourth embodiment, the reverse bias voltage of the PN junction connected between the body 60 and the well 61 is set. Since an unintended current flows between the well 61 and the body 60, electric charge flows from the power supply potential VDD into the capacitive element C1 regardless of a detection signal due to vibration.

本実施の形態は、このような問題を解決するものである。図7は本実施の形態に係るセンサ素子およびセンサ回路の構成を示す回路図である。本実施の形態は、第4の実施の形態において、さらに、ゲート端子Gおよびドレイン端子Dが電源電位VDDに接続され、ソース端子SがNMOSトランジスタQ1,Q2,Q3の共通のウエル端子Wに接続された第4のNMOSトランジスタQ4を設けると共に、第1の端子がウエル端子Wに接続され、第2の端子が接地電位に接続され、制御端子が初期化端子RSTに接続された初期化スイッチSW2を設けたものである。なお、図7におけるD4はNMOSトランジスタQ1,Q2,Q3のボディ端子Bとウエル端子Wとの間に形成されるダイオードを表したものであって、ダイオードを新たに挿入することを意味するものではない。   The present embodiment solves such a problem. FIG. 7 is a circuit diagram showing the configuration of the sensor element and the sensor circuit according to the present embodiment. In the present embodiment, in addition to the fourth embodiment, the gate terminal G and the drain terminal D are connected to the power supply potential VDD, and the source terminal S is connected to the common well terminal W of the NMOS transistors Q1, Q2, and Q3. And an initialization switch SW2 in which the first terminal is connected to the well terminal W, the second terminal is connected to the ground potential, and the control terminal is connected to the initialization terminal RST. Is provided. Note that D4 in FIG. 7 represents a diode formed between the body terminal B and the well terminal W of the NMOS transistors Q1, Q2, and Q3, and does not mean that a diode is newly inserted. Absent.

本実施の形態の動作について説明する。第1の実施の形態と同様に、センサノードチップの初期化時に図示しない制御回路から初期化端子RSTに与えられる初期化信号により初期化スイッチSW1,SW2がオン状態となり、その後、制御回路は初期化スイッチSW1,SW2をオフ状態にし、センサ回路2は入力待ちの状態となる。このとき、NMOSトランジスタQ1,Q2,Q3のウエル端子Wは、電源電位VDDからダイオード接続のNMOSトランジスタQ4の閾値電圧分降下した電位に設定される。センサ素子1およびセンサ回路2によって振動を検出する動作は、第1の実施の形態で説明したとおりである。   The operation of this embodiment will be described. Similar to the first embodiment, the initialization switches SW1 and SW2 are turned on by an initialization signal supplied from the control circuit (not shown) to the initialization terminal RST when the sensor node chip is initialized. The switch SW1 and SW2 are turned off, and the sensor circuit 2 enters an input waiting state. At this time, the well terminals W of the NMOS transistors Q1, Q2, and Q3 are set to a potential that is lowered from the power supply potential VDD by the threshold voltage of the diode-connected NMOS transistor Q4. The operation of detecting vibration by the sensor element 1 and the sensor circuit 2 is as described in the first embodiment.

本実施の形態では、NMOSトランジスタQ1,Q2,Q3のウエル端子Wが電源電位VDDに接続される場合に比べて、NMOSトランジスタQ1,Q2,Q3のウエルからボディに流れる電流を低減することができるので、振動による検知信号によらずに容量素子C1に電荷が流入してしまうという現象を低減することができる。   In the present embodiment, the current flowing from the wells of the NMOS transistors Q1, Q2, Q3 to the body can be reduced as compared with the case where the well terminals W of the NMOS transistors Q1, Q2, Q3 are connected to the power supply potential VDD. Therefore, it is possible to reduce the phenomenon that charges flow into the capacitive element C1 regardless of the detection signal due to vibration.

[第6の実施の形態]
次に、本発明の第6の実施の形態について説明する。図8は本発明の第6の実施の形態に係るセンサ素子およびセンサ回路の構成を示す回路図である。
本実施の形態は、第4の実施の形態において、さらに、ゲート端子Gおよびドレイン端子Dがセンサ回路2の出力端子OUTに接続され、ソース端子SがNMOSトランジスタQ1,Q2,Q3のボディ端子Bに接続された第4のNMOSトランジスタQ5を設けたものである。図7の場合と同様に、図8におけるD4はNMOSトランジスタQ1,Q2,Q3のボディ端子Bとウエル端子Wとの間に形成されるダイオードを表したものであって、ダイオードを新たに挿入することを意味するものではない。
[Sixth Embodiment]
Next, a sixth embodiment of the present invention will be described. FIG. 8 is a circuit diagram showing a configuration of a sensor element and a sensor circuit according to the sixth embodiment of the present invention.
In the present embodiment, in the fourth embodiment, the gate terminal G and the drain terminal D are further connected to the output terminal OUT of the sensor circuit 2, and the source terminal S is the body terminal B of the NMOS transistors Q1, Q2, Q3. And a fourth NMOS transistor Q5 connected to the. As in the case of FIG. 7, D4 in FIG. 8 represents a diode formed between the body terminal B and the well terminal W of the NMOS transistors Q1, Q2, and Q3, and a diode is newly inserted. It doesn't mean that.

本実施の形態では、NMOSトランジスタQ1,Q2,Q3のウエル端子Wからボディ端子Bに電流が流れてしまう場合でも、ダイオード接続のNMOSトランジスタQ5を挿入したことで、出力端子OUTに流入する電荷を抑制することができる。その結果、本実施の形態では、第5の実施の形態と同様に、振動による検知信号によらずに容量素子C1に電荷が流入してしまうという現象を低減することができる。   In this embodiment, even when a current flows from the well terminal W of the NMOS transistors Q1, Q2, and Q3 to the body terminal B, the charge flowing into the output terminal OUT is reduced by inserting the diode-connected NMOS transistor Q5. Can be suppressed. As a result, in the present embodiment, as in the fifth embodiment, it is possible to reduce the phenomenon that charges flow into the capacitive element C1 regardless of the detection signal due to vibration.

[第7の実施の形態]
次に、本発明の第7の実施の形態について説明する。図9は本発明の第7の実施の形態に係るセンサ素子およびセンサ回路の構成を示す回路図である。
本実施の形態は、第4の実施の形態において、NMOSトランジスタQ1,Q2,Q3のウエル端子Wをセンサ回路2の出力端子OUTに接続したものである。本実施の形態では、NMOSトランジスタQ1,Q2,Q3のウエル電位をボディ電位と同電位にすることで、NMOSトランジスタQ1,Q2,Q3のウエル端子Wを電源電位VDDに接続した場合に容量素子C1に流れていた電荷を抑制することができる。
[Seventh Embodiment]
Next, a seventh embodiment of the present invention will be described. FIG. 9 is a circuit diagram showing a configuration of a sensor element and a sensor circuit according to the seventh embodiment of the present invention.
In the fourth embodiment, the well terminals W of the NMOS transistors Q1, Q2, and Q3 are connected to the output terminal OUT of the sensor circuit 2 in the fourth embodiment. In the present embodiment, by setting the well potential of the NMOS transistors Q1, Q2, and Q3 to the same potential as the body potential, the capacitor element C1 when the well terminal W of the NMOS transistors Q1, Q2, and Q3 is connected to the power supply potential VDD. It is possible to suppress the charge flowing in

[第8の実施の形態]
次に、本発明の第8の実施の形態について説明する。図10は本発明の第8の実施の形態に係るセンサ素子およびセンサ回路の構成を示す回路図である。
本実施の形態は、第2の実施の形態において、ダイオード接続のNMOSトランジスタQ1,Q2,Q3の代わりに、ダイオード接続のPMOSトランジスタQ6,Q7,Q8を用いたものである。
[Eighth Embodiment]
Next, an eighth embodiment of the present invention will be described. FIG. 10 is a circuit diagram showing a configuration of a sensor element and a sensor circuit according to the eighth embodiment of the present invention.
In the second embodiment, diode-connected PMOS transistors Q6, Q7, and Q8 are used instead of the diode-connected NMOS transistors Q1, Q2, and Q3 in the second embodiment.

PMOSトランジスタのボディ端子は電源電位VDDに接続されるため、NMOSトランジスタに比べてボディバイアス効果を低減することができ、ダイオード接続の閾値電圧を下げることができるため、オン状態とオフ状態の遷移が行いやすくなる。また、CMOS構成において、PMOSに埋め込みチャネルのトランジスタを用いた場合、飽和電流をNMOSトランジスタと揃えるために、PMOSの閾値電圧を下げるのが一般的である。したがって、ダイオード接続のNMOSトランジスタの代わりにPMOSトランジスタを用いることで、ダイオード接続の閾値電圧を下げることができ、オン状態とオフ状態の遷移が行いやすくなる。すなわち、センサ素子1の可変容量素子VC1,VC2の静電容量の変化量が小さくても、容量素子C1に電荷を貯めることができるようになり、第3の実施の形態と同様に、振動検知の感度を向上させることができる。   Since the body terminal of the PMOS transistor is connected to the power supply potential VDD, the body bias effect can be reduced as compared to the NMOS transistor, and the threshold voltage of the diode connection can be lowered. It becomes easier to do. In a CMOS configuration, when a buried channel transistor is used for the PMOS, it is common to lower the threshold voltage of the PMOS in order to match the saturation current with that of the NMOS transistor. Therefore, by using a PMOS transistor instead of a diode-connected NMOS transistor, the threshold voltage of the diode connection can be lowered, and the transition between the on state and the off state is facilitated. That is, even if the amount of change in capacitance of the variable capacitance elements VC1 and VC2 of the sensor element 1 is small, charges can be stored in the capacitance element C1, and vibration detection is performed as in the third embodiment. The sensitivity can be improved.

なお、第1〜第8の実施の形態では、センサ素子1およびセンサ回路2を振動検出に用いる場合について説明しているが、これに限るものではなく、本発明を振動検出以外に適用することも可能である。   In the first to eighth embodiments, the case where the sensor element 1 and the sensor circuit 2 are used for vibration detection is described. However, the present invention is not limited to this, and the present invention is applied to other than vibration detection. Is also possible.

本発明は、センサノードに用いるセンサ回路に適用することができる。   The present invention can be applied to a sensor circuit used for a sensor node.

1…センサ素子、2…センサ回路、VC1,VC2…可変容量素子、D1,D2,D3…ダイオード、Q1,Q2,Q3,Q4,Q5…NMOSトランジスタ、Q6,Q7,Q8…PMOSトランジスタ、C1…容量素子、SW1,SW2…初期化スイッチ。   DESCRIPTION OF SYMBOLS 1 ... Sensor element, 2 ... Sensor circuit, VC1, VC2 ... Variable capacitance element, D1, D2, D3 ... Diode, Q1, Q2, Q3, Q4, Q5 ... NMOS transistor, Q6, Q7, Q8 ... PMOS transistor, C1 ... Capacitance elements, SW1, SW2,... Initialization switch.

Claims (9)

入力端子が第1の共通電位に接続され、出力端子が物理量に応じて差動信号を出力するセンサ素子の第1の出力端子に接続された第1のダイオードと、
入力端子が前記第1のダイオードの出力端子および前記センサ素子の第1の出力端子に接続され、出力端子が前記センサ素子の第2の出力端子に接続された第2のダイオードと、
入力端子が前記第2のダイオードの出力端子および前記センサ素子の第2の出力端子に接続され、出力端子がセンサ回路の出力端子に接続された第3のダイオードと、
第1の端子が前記センサ回路の出力端子に接続され、第2の端子が第2の共通電位に接続された容量素子と、
初期化時に前記センサ回路の出力端子の電圧を前記第2の共通電位にする第1の初期化スイッチとを備えることを特徴とするセンサ回路。
A first diode having an input terminal connected to a first common potential and an output terminal connected to a first output terminal of a sensor element that outputs a differential signal according to a physical quantity;
A second diode having an input terminal connected to the output terminal of the first diode and the first output terminal of the sensor element, and an output terminal connected to the second output terminal of the sensor element;
A third diode having an input terminal connected to the output terminal of the second diode and the second output terminal of the sensor element, and an output terminal connected to the output terminal of the sensor circuit;
A capacitive element having a first terminal connected to the output terminal of the sensor circuit and a second terminal connected to a second common potential;
A sensor circuit, comprising: a first initialization switch that sets a voltage at an output terminal of the sensor circuit at the time of initialization to the second common potential.
請求項1記載のセンサ回路において、
前記第1、第2、第3のダイオードは、それぞれ入力端子に第1の制御端子が接続された第1、第2、第3の第1極性トランジスタで構成されることを特徴とするセンサ回路。
The sensor circuit according to claim 1.
The first, second, and third diodes are constituted by first, second, and third first polarity transistors each having a first control terminal connected to an input terminal. .
請求項2記載のセンサ回路において、
前記第1、第2、第3の第1極性トランジスタは、それぞれ第2の制御端子が第1極性トランジスタの出力端子に接続されることを特徴とするセンサ回路。
The sensor circuit according to claim 2,
Each of the first, second, and third first polarity transistors has a second control terminal connected to an output terminal of the first polarity transistor.
請求項2記載のセンサ回路において、
前記第1、第2、第3の第1極性トランジスタは、第2の制御端子が前記センサ回路の出力端子に接続されることを特徴とするセンサ回路。
The sensor circuit according to claim 2,
The first, second, and third first polarity transistors have a second control terminal connected to an output terminal of the sensor circuit.
請求項4記載のセンサ回路において、
さらに、入力端子および第1の制御端子が前記第1の共通電位に接続され、出力端子が前記第1、第2、第3の第1極性トランジスタの第3の制御端子に接続された第4の第1極性トランジスタと、
初期化時に前記第1、第2、第3の第1極性トランジスタの第3の制御端子を前記第2の共通電位にする第2の初期化スイッチとを備え、
前記第1、第2、第3の第1極性トランジスタの第3の制御端子は、前記第2の制御端子が取り出される第1の不純物領域の外側に形成された第2の不純物領域から取り出されることを特徴とするセンサ回路。
The sensor circuit according to claim 4, wherein
Furthermore, the input terminal and the first control terminal are connected to the first common potential, and the output terminal is connected to the third control terminal of the first, second, and third first polarity transistors. A first polarity transistor of
A second initialization switch that sets the third control terminal of the first, second, and third first polarity transistors at the time of initialization to the second common potential;
A third control terminal of the first, second, and third first polarity transistors is extracted from a second impurity region formed outside the first impurity region from which the second control terminal is extracted. A sensor circuit characterized by that.
請求項4記載のセンサ回路において、
さらに、入力端子および第1の制御端子が前記センサ回路の出力端子に接続され、出力端子が前記第1、第2、第3の第1極性トランジスタの第2の制御端子に接続された第4の第1極性トランジスタを備え、
前記第1、第2、第3の第1極性トランジスタの第3の制御端子は、前記第2の制御端子が取り出される第1の不純物領域の外側に形成された第2の不純物領域から取り出され、前記第1の共通電位に接続されることを特徴とするセンサ回路。
The sensor circuit according to claim 4, wherein
Furthermore, the input terminal and the first control terminal are connected to the output terminal of the sensor circuit, and the output terminal is connected to the second control terminal of the first, second, and third first polarity transistors. A first polarity transistor of
The third control terminal of the first, second, and third first polarity transistors is extracted from a second impurity region formed outside the first impurity region from which the second control terminal is extracted. A sensor circuit connected to the first common potential.
請求項4記載のセンサ回路において、
前記第1、第2、第3の第1極性トランジスタの第3の制御端子は、前記第2の制御端子が取り出される第1の不純物領域の外側に形成された第2の不純物領域から取り出され、前記センサ回路の出力端子に接続されることを特徴とするセンサ回路。
The sensor circuit according to claim 4, wherein
The third control terminal of the first, second, and third first polarity transistors is extracted from a second impurity region formed outside the first impurity region from which the second control terminal is extracted. A sensor circuit connected to an output terminal of the sensor circuit.
請求項1記載のセンサ回路において、
前記第1、第2、第3のダイオードは、それぞれ出力端子に第1の制御端子が接続された第1、第2、第3の第2極性トランジスタで構成されることを特徴とするセンサ回路。
The sensor circuit according to claim 1.
The first, second, and third diodes are constituted by first, second, and third polarity transistors each having a first control terminal connected to an output terminal. .
請求項1乃至8のいずれか1項に記載のセンサ回路を搭載したことを特徴とするセンサノード。   A sensor node comprising the sensor circuit according to claim 1.
JP2009136886A 2009-06-08 2009-06-08 Sensor circuit and sensor node Expired - Fee Related JP4963504B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009136886A JP4963504B2 (en) 2009-06-08 2009-06-08 Sensor circuit and sensor node

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009136886A JP4963504B2 (en) 2009-06-08 2009-06-08 Sensor circuit and sensor node

Publications (2)

Publication Number Publication Date
JP2010281761A JP2010281761A (en) 2010-12-16
JP4963504B2 true JP4963504B2 (en) 2012-06-27

Family

ID=43538618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009136886A Expired - Fee Related JP4963504B2 (en) 2009-06-08 2009-06-08 Sensor circuit and sensor node

Country Status (1)

Country Link
JP (1) JP4963504B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5611934B2 (en) * 2011-12-26 2014-10-22 日本電信電話株式会社 Sensor circuit

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3223504B2 (en) * 1998-03-31 2001-10-29 日本電気株式会社 Boost circuit
JP2004024551A (en) * 2002-06-26 2004-01-29 Renesas Technology Corp Semiconductor device for sensor system
JP4823295B2 (en) * 2008-11-21 2011-11-24 日本電信電話株式会社 Sensor node chip and sensor node system
JP4758467B2 (en) * 2008-11-21 2011-08-31 日本電信電話株式会社 Sensor node device and sensor node system
JP4750876B2 (en) * 2009-06-05 2011-08-17 日本電信電話株式会社 Sensor circuit and sensor node

Also Published As

Publication number Publication date
JP2010281761A (en) 2010-12-16

Similar Documents

Publication Publication Date Title
TWI220588B (en) Regulated charge pump
CN103891315A (en) High voltage multiplier for a microphone and method of manufacture
CN106017710A (en) Integrated electronic device comprising a temperature sensor and sensing method
TW201632850A (en) Thermal sensor, combination current generator and thermal sensor system
JP2009060424A (en) Photoelectric conversion circuit and solid-state imaging apparatus employing the same
CN101867358A (en) Delay circuit
CN105099181A (en) On-time generation circuit for BUCK convertor
KR20150054214A (en) Sensor read out integrated circuit of capacitor type
JP4963504B2 (en) Sensor circuit and sensor node
CN107493097A (en) Electrifying self-resetting circuit with long resetting time
CN100458385C (en) Temp. sensor
JP2011059991A (en) Sensor node chip
JP6264160B2 (en) Semiconductor physical quantity sensor device
CN102811041B (en) A kind of Long-time-delay circuit
JP2011117909A (en) Physical quantity sensor
JP4750876B2 (en) Sensor circuit and sensor node
CN208188714U (en) A kind of low voltage reference circuit
JP4851560B2 (en) Threshold circuit
CN107039964A (en) A kind of reversal of power protection circuit
JP4851559B2 (en) Threshold circuit
JP2018077054A (en) Voltage detection circuit
JP6422060B2 (en) Voltage divider buffer circuit
CN108445954A (en) A kind of low voltage reference circuit
CN108594923A (en) A kind of small area reference circuit in Internet of Things
Jung A modified architecture for fingerprint sensor of switched capacitive integrator scheme

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111110

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120321

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120323

R151 Written notification of patent or utility model registration

Ref document number: 4963504

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees