JP4963023B2 - Sputtering method and sputtering apparatus - Google Patents

Sputtering method and sputtering apparatus Download PDF

Info

Publication number
JP4963023B2
JP4963023B2 JP2006003444A JP2006003444A JP4963023B2 JP 4963023 B2 JP4963023 B2 JP 4963023B2 JP 2006003444 A JP2006003444 A JP 2006003444A JP 2006003444 A JP2006003444 A JP 2006003444A JP 4963023 B2 JP4963023 B2 JP 4963023B2
Authority
JP
Japan
Prior art keywords
voltage
waveform
absolute value
output
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006003444A
Other languages
Japanese (ja)
Other versions
JP2007186725A (en
JP2007186725A5 (en
Inventor
大士 小林
肇 中村
芳邦 堀下
敦 小野
重光 佐藤
利夫 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2006003444A priority Critical patent/JP4963023B2/en
Priority to TW096101141A priority patent/TWI392755B/en
Priority to KR1020087016805A priority patent/KR101028050B1/en
Priority to CN2007800022189A priority patent/CN101370959B/en
Priority to PCT/JP2007/050200 priority patent/WO2007080905A1/en
Publication of JP2007186725A publication Critical patent/JP2007186725A/en
Publication of JP2007186725A5 publication Critical patent/JP2007186725A5/ja
Application granted granted Critical
Publication of JP4963023B2 publication Critical patent/JP4963023B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/35Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C23C14/352Sputtering by application of a magnetic field, e.g. magnetron sputtering using more than one target
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/3464Sputtering using more than one target
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54Controlling or regulating the coating process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/34Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3402Gas-filled discharge tubes operating with cathodic sputtering using supplementary magnetic fields
    • H01J37/3405Magnetron sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/02Details
    • H01J2237/0203Protection arrangements
    • H01J2237/0206Extinguishing, preventing or controlling unwanted discharges
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/02Details
    • H01J2237/022Avoiding or removing foreign or contaminating particles, debris or deposits on sample or tube

Description

本発明は、処理基板表面への成膜を可能とするスパッタリング方法及びスパッタリング装置に関する。   The present invention relates to a sputtering method and a sputtering apparatus that enable film formation on the surface of a processing substrate.

スパッタリング法では、プラズマ雰囲気中のイオンを、処理基板表面に成膜しようとする薄膜の組成に応じて所定形状に作製されたターゲットに向けて加速させて衝撃させ、ターゲット原子を飛散させ、処理基板表面に薄膜を形成する。この場合、カソード電極であるターゲットに、直流電源または交流電源を介して電圧を印加することでカソード電極と、アノード電極またはアース電極との間にグロー放電を生じさせてプラズマ雰囲気を形成している。   In the sputtering method, ions in a plasma atmosphere are accelerated and bombarded toward a target formed in a predetermined shape according to the composition of a thin film to be formed on the surface of the processing substrate, and target atoms are scattered, thereby processing the substrate. A thin film is formed on the surface. In this case, a plasma atmosphere is formed by applying a voltage to the target, which is a cathode electrode, via a DC power supply or an AC power supply, thereby generating a glow discharge between the cathode electrode and the anode electrode or the earth electrode. .

このようなグロー放電中では、何らかの原因により、アーク放電が発生することが知られており、このアーク放電がカソード電極において局所的に生じると、パーティクルやスプラッシュの発生などの問題を誘発し、良好な成膜ができない。   During such glow discharge, it is known that arc discharge occurs for some reason, and if this arc discharge occurs locally at the cathode electrode, problems such as generation of particles and splash are induced, which is good. Film formation is impossible.

このことから、直流電源を用いたスパッタリング法では、例えばカソード電極とアース電極との間の電圧を検出し、この電圧の降下量が所定値を超えて大きくなると、アーク放電発生を検出し、アーク放電発生後所定時間内に直流電源から電力供給を遮断するようにしたものが知られている(特許文献1)
特開平11−200036号公報(例えば、請求項1参照)。
Therefore, in the sputtering method using a DC power source, for example, the voltage between the cathode electrode and the earth electrode is detected, and when the amount of voltage drop exceeds a predetermined value, the occurrence of arc discharge is detected, and the arc discharge is detected. There is known one in which power supply is cut off from a DC power source within a predetermined time after occurrence of discharge (Patent Document 1)
Japanese Patent Laid-Open No. 11-200036 (for example, refer to claim 1).

しかしながら、交流電源を用いたスパッタリング、即ち、真空チャンバ内に相互にフローティングさせて配置した一対のターゲットに交流電源を介して所定の周波数で交互に極性をかえて電圧を印加し、各ターゲットをアノード電極、カソード電極に交互に切替えてスパッタリングするものでは、各ターゲットに印加する電圧の極性が常時変化し、その上、電圧降下も毎回発生しているため、上記カソード電極、アノード電極間の電圧降下の検出によるアーク検知法を適用するのは困難であった。   However, sputtering using an AC power source, that is, a voltage is applied to a pair of targets arranged in a floating state in a vacuum chamber by alternately changing the polarity at a predetermined frequency via the AC power source, and each target is an anode. In the case of sputtering by alternately switching between the electrode and the cathode electrode, the polarity of the voltage applied to each target constantly changes, and in addition, a voltage drop occurs every time, so the voltage drop between the cathode electrode and the anode electrode It was difficult to apply the arc detection method based on the detection of.

この場合、従来では、交流電源からターゲットへの出力電圧の実効値や平均値を求めてこの出力電圧を直流化し、この直流電圧を基にアーク検知することが考えられているが、交流電圧を直流電圧に変化するための時間が加算されるため、アーク放電発生の検出に遅れが生じ、パーティクルやスプラッシュの発生などを効果的に防止できないという問題があった。   In this case, conventionally, it has been considered that the effective value or average value of the output voltage from the AC power source to the target is obtained and the output voltage is converted to DC, and arc detection is performed based on the DC voltage. Since the time required for changing to the DC voltage is added, there is a problem in that the detection of the occurrence of arc discharge is delayed, and the generation of particles and splash cannot be effectively prevented.

そこで、本発明の課題は、上記点に鑑み、交流電源を用いたスパッタリングにより成膜するときに、迅速にアーク放電発生を検出してターゲットへの出力を遮断でき、アーク放電発生時のエネルギーを小さくしてパーティクルやスプラッシュの発生などを効果的に防止できるようにしたスパッタリング方法及びスパッタリング装置を提供することにある。   Therefore, in view of the above points, an object of the present invention is to quickly detect the occurrence of arc discharge and shut off the output to the target when forming a film by sputtering using an AC power source, and to reduce the energy at the time of arc discharge occurrence. It is an object of the present invention to provide a sputtering method and a sputtering apparatus which can be reduced to effectively prevent generation of particles and splashes.

上記課題を解決するために、請求項1記載のスパッタリング方法は、真空チャンバ内に設けた一対のターゲットに、交流電源を介して所定の周波数で交互に極性をかえて電圧を印加し、各ターゲットをアノード電極、カソード電極に交互に切替え、アノード電極及びカソード電極間にグロー放電を生じさせてプラズマ雰囲気を形成し、各ターゲットをスパッタリングするスパッタリング方法であって、前記一対のターゲットへの出力電圧波形を検出し、この出力電圧の電圧降下時間が正常なグロー放電時よりも短時間であると判断した場合、前記交流電源からの出力を遮断することを特徴とする。 In order to solve the above-described problem, the sputtering method according to claim 1 applies a voltage to a pair of targets provided in a vacuum chamber by alternately changing the polarity at a predetermined frequency via an AC power source. Is a sputtering method of alternately switching between an anode electrode and a cathode electrode, generating a glow discharge between the anode electrode and the cathode electrode to form a plasma atmosphere, and sputtering each target, wherein output voltage waveforms to the pair of targets When the voltage drop time of the output voltage is determined to be shorter than that during normal glow discharge, the output from the AC power supply is cut off.

本発明によれば、一対のターゲットに交流電源を介して電圧を印加すると、各ターゲットがアノード電極、カソード電極に交互に切替わり、アノード電極及びカソード電極間にグロー放電が生じてプラズマ雰囲気が形成され、プラズマ雰囲気中のイオンが、カソード電極となったターゲットに向けて加速されて衝撃し、ターゲット原子を飛散されて、処理基板表面に薄膜が形成される。   According to the present invention, when a voltage is applied to a pair of targets via an AC power source, each target is alternately switched between an anode electrode and a cathode electrode, and a glow discharge is generated between the anode electrode and the cathode electrode to form a plasma atmosphere. Then, ions in the plasma atmosphere are accelerated and bombarded toward the target serving as the cathode electrode, and the target atoms are scattered to form a thin film on the surface of the processing substrate.

スパッタリング中にアーク放電が発生すると、プラズマのインピーダンスが急激に小さくなって、先ずターゲット相互間の電圧が小さくなり、それに伴って大きな電流が流れる。この場合、ターゲットへの出力電圧波形の電圧降下時間の長短からアーク放電の発生を直接検出するため、ターゲット相互間の電流値の変化やターゲットへの出力電圧の実効値や平均値を求めてアーク放電を検出するものと比較して、迅速にアーク放電発生を検出してターゲットへの出力を遮断できる。その結果、アーク放電発生時のエネルギーを小さくしてパーティクルやスプラッシュの発生などを効果的に防止できる。なお、本発明において、「出力電圧波形」とは、交流電源から一対のターゲットに交流電力を投入した場合に、ターゲット相互間の電位差の波形を意味する。また、「電圧降下」とは、ターゲット相互間の電位差が小さくなることをいい、「電圧降下時間」は、上記電位差が所定値まで小さくなるのに要する時間をいうものとする。 When arc discharge occurs during sputtering, the impedance of the plasma rapidly decreases, and the voltage between the targets first decreases, and a large current flows accordingly. In this case, in order to directly detect the occurrence of arc discharge from the length of the voltage drop time of the output voltage waveform to the target, the change in the current value between the targets and the effective value or average value of the output voltage to the target are obtained to determine the arc discharge. Compared with a device that detects discharge, it is possible to quickly detect the occurrence of arc discharge and shut off the output to the target. As a result, it is possible to effectively prevent the generation of particles and splash by reducing the energy when arc discharge occurs. In the present invention, the “output voltage waveform” means a waveform of a potential difference between the targets when AC power is supplied from the AC power source to the pair of targets. Further, “voltage drop” means that the potential difference between the targets becomes small, and “voltage drop time” means the time required for the potential difference to become small to a predetermined value.

この場合、前記一対のターゲット相互間の出力電流波形を検出し、この出力電流の絶対値が所定値を超えると、前記グロー放電が生じているとみなし、この出力電流の絶対値から電流ゲート信号を作ると共に、前記出力電圧の絶対値から電圧パルス信号を作り、この電流ゲート信号のオン状態において電圧パルス信号がオフ状態になると、前記出力電圧の電圧降下時間が正常なグロー放電時よりも短時間であると判断すればよい。これによれば、ターゲット相互間に電流が流れている時に電圧降下の発生を検出するため、例えばアーク放電の誤検知を少なくできる。なお、本発明において、「絶対値」とは、任意の波形が示す値の絶対値を意味する。例えば、「出力電圧の絶対値」は、出力電圧の波形が示す電圧の絶対値、即ち、出力電圧値の絶対値を意味し、「出力電流の絶対値」は、出力電流の波形が示す電流の絶対値、すなわち出力電流値の絶対値を意味する。 In this case, it detects the output current waveform between said pair of targets mutually the absolute value of the output current exceeds a predetermined value, it is considered that the glow discharge occurs, a current gate from the absolute value of the output current with make signals, create a voltage pulse signal from the absolute value of the output voltage, when the voltage pulse signal in the on state of the current gate signal is turned off, when the voltage drop time is normal glow discharge of the output voltage What is necessary is just to judge that it is a short time. According to this, since the occurrence of a voltage drop is detected when a current flows between the targets, for example, erroneous detection of arc discharge can be reduced. In the present invention, “absolute value” means an absolute value of a value indicated by an arbitrary waveform. For example, “absolute value of output voltage” means the absolute value of the voltage indicated by the waveform of the output voltage, that is, the absolute value of output voltage value, and “absolute value of the output current” means the current indicated by the waveform of output current. Of the output current, that is, the absolute value of the output current value.

より精度よくアーク放電発生を検出するには、前記スパッタリング中、前記ターゲットへの出力電流波形、出力電圧波形の位相が略一致するように制御することが好ましい。   In order to detect the occurrence of arc discharge with higher accuracy, it is preferable to control so that the phases of the output current waveform and the output voltage waveform to the target substantially coincide during the sputtering.

この場合、前記所定値を、交流電源から一対のターゲットへの投入電力に応じて変化させることが好ましい。   In this case, it is preferable to change the predetermined value according to the input power from the AC power source to the pair of targets.

また、前記出力電圧の絶対値から電圧パルス信号を作ると共に、この電圧パルス信号のパルス幅を検出し、このパルス幅が所定値より小さくなった場合に、前記出力電圧の電圧降下時間が正常なグロー放電時よりも短時間であると判断してもよい。これによれば、ターゲット相互間の電圧のみでアーク放電発生を検出できるため、出力電圧波形と出力電流波形との位相のずれを考慮する必要がなく、起動時など出力電圧波形と出力電流波形との位相が一致していない場合でもアーク放電発生を検出できる。 Further, the making the voltage pulse signal from the absolute value of the output voltage, and detects the pulse width of the voltage pulse signal, when the pulse width is smaller than the predetermined value, the voltage drop time of the output voltage It may be determined that the time is shorter than that during normal glow discharge. According to this, since the occurrence of arc discharge can be detected only by the voltage between the targets, there is no need to consider the phase shift between the output voltage waveform and the output current waveform, and the output voltage waveform and the output current waveform such as at startup Even when the phases do not match, the occurrence of arc discharge can be detected.

この場合、前記所定値を、出力電圧の絶対値から直接決定するか、またはアーク放電の発生しない場合のパルス幅を予め測定して相対的に決定すればよい。 In this case, the predetermined value, either determined directly from the absolute value of the output voltage, or the pulse width in the case of not generating the arc discharge may be previously measured and determined relative.

また、前記出力電圧の電圧降下に比例する微分波形を検出し、この微分値の絶対値が所定値を超えて大きくなった場合に、前記出力電圧波形の電圧降下時間が正常なグロー放電時よりも短時間であると判断してもよい。これによれば、アーク放電検出回路を簡単な回路構成で実現でき、その上、ターゲット相互間の電圧のみでアーク放電の発生を検出するため、出力電圧波形と出力電流波形との位相のずれを考慮する必要がなく、起動時など出力電圧波形と出力電流波形との位相が一致していない場合でもアーク放電発生を検出できる。 Further, to detect a differential waveform which is proportional to the voltage drop of the output voltage, when the absolute value of the differential value is greater than a predetermined value, when the voltage drop time is normal glow discharge of the output voltage waveform It may be determined that the time is shorter. According to this, since the arc discharge detection circuit can be realized with a simple circuit configuration, and the occurrence of arc discharge is detected only by the voltage between the targets, the phase shift between the output voltage waveform and the output current waveform is prevented. There is no need to consider it, and it is possible to detect the occurrence of arc discharge even when the phase of the output voltage waveform and the output current waveform do not match, such as during startup.

この場合、より精度よくアーク放電発生を検出するには、前記微分波形を検出するのに先立って、フィルター回路を介して出力電圧波形のノイズを除去することが好ましい。   In this case, in order to detect the occurrence of arc discharge with higher accuracy, it is preferable to remove noise in the output voltage waveform through a filter circuit prior to detecting the differential waveform.

尚、前記出力電圧波形が略正弦波であることが好ましい。   The output voltage waveform is preferably a substantially sine wave.

さらに、前記一対のターゲット相互間の出力電流波形を検出し、前記出力電圧波形と出力電流波形との位相及び振幅が略一致するように調節した後にこれらの波形の差分波形を検出し、この差分値の絶対値が所定値を超えて大きくなった場合に、前記出力電圧波形の電圧降下時間が正常なグロー放電時よりも短時間であると判断してもよい。これによれば、アーク検出の際に用いる波形を、適宜調節した電流波形と電圧波形の差分から合成したものとすることで、アーク放電が発生した場合にはその差分波形の出力がさらに大きな出力波形となるため、ノイズの影響を受け難くでき、その結果、誤検出を少なくできる。 Further, an output current waveform between the pair of targets is detected, and after adjusting the phase and amplitude of the output voltage waveform and the output current waveform to substantially coincide with each other, a differential waveform of these waveforms is detected, and this difference is detected. When the absolute value of the value exceeds a predetermined value, the voltage drop time of the output voltage waveform may be determined to be shorter than that during normal glow discharge. According to this, the waveform used for arc detection is synthesized from the difference between the appropriately adjusted current waveform and voltage waveform, so that when the arc discharge occurs, the output of the difference waveform is larger. Since it becomes a waveform, it is difficult to be affected by noise, and as a result, false detection can be reduced.

この場合、より精度よくアーク放電発生を検出するには、前記差分波形を検出するのに先立って、フィルター回路を介して出力電圧波形及び出力電流波形のノイズを除去することが好ましい。   In this case, in order to detect the occurrence of arc discharge with higher accuracy, it is preferable to remove noise of the output voltage waveform and the output current waveform through a filter circuit prior to detecting the differential waveform.

尚、前記出力電圧波形及び出力電流波形が略正弦波であることが好ましい。   The output voltage waveform and output current waveform are preferably substantially sine waves.

また、上記課題を解決するために、請求項13記載のスパッタリング装置は、真空チャンバ内に設けた一対のターゲットと、この一対のターゲット間に、所定の周波数で交互に極性をかえて電圧を印加する交流電源とを備え、前記ターゲットへの出力電圧の電圧降下時間が正常なグロー放電時よりも短時間である電圧降下を検出するアーク検出手段と、アーク検出回路からの出力で交流電源からの出力を遮断する遮断手段とを設けたことを特徴とする。 In order to solve the above-mentioned problem, a sputtering apparatus according to claim 13 applies a voltage between a pair of targets provided in a vacuum chamber and a polarity between the pair of targets alternately at a predetermined frequency. a AC power supply to the arc detection means for voltage drop time of the output voltage to the target to detect a voltage drop which is faster than the normal glow discharge, from the AC power supply output from the arc detection circuit And a shut-off means for shutting off the output.

この場合、前記交流電源に、一対のターゲットへの出力電圧波形及び出力電流波形の位相を略一致させる位相調節手段を設けてもよい。   In this case, the AC power supply may be provided with phase adjusting means for substantially matching the phases of the output voltage waveform and the output current waveform to the pair of targets.

前記アーク検出手段は、前記一対のターゲット相互間の出力電流及び出力電圧の絶対値を検出する第1絶対値検出回路及び第2絶対値検出回路と、第1絶対値検出回路及び第2絶対値検出回路からの絶対値及び検出レベルがそれぞれ入力される比較器を設けた電流ゲート信号発生回路及び電圧パルス信号発生回路と、電流ゲート信号発生回路及び電圧パルス信号発生回路からの電流ゲート信号及び電圧パルス信号とがそれぞれ入力される電圧降下検出回路とから構成され、この電流ゲート信号のオン状態において電圧ゲート信号がオフ状態になると、正常なグロー放電時よりも短時間である電圧降下を検出するものである。 The arc detection means includes a first absolute value detection circuit and a second absolute value detection circuit for detecting an absolute value of an output current and an output voltage between the pair of targets, and a first absolute value detection circuit and a second absolute value. A current gate signal generation circuit and a voltage pulse signal generation circuit provided with a comparator to which an absolute value and a detection level from the detection circuit are respectively input, and a current gate signal and a voltage from the current gate signal generation circuit and the voltage pulse signal generation circuit When the voltage gate signal is turned off when the current gate signal is on, the voltage drop is detected for a shorter time than during normal glow discharge. Is.

また、他の形態のアーク検出手段は、前記一対のターゲット相互間の出力電圧の絶対値を検出する絶対値検出回路と、この絶対値検出回路からの電圧波形及び検出レベルが入力される比較器を設けた電圧パルス発生回路と、電圧パルス発生回路からの電圧パルス信号が入力される電圧降下検出回路とから構成され、電圧降下検出回路に入力された電圧パルス信号のパルス幅を検出し、このパルス幅が所定値より小さくなった場合に、正常なグロー放電時よりも短時間である電圧降下を検出するものである。 Further, the arc detection means other forms, the absolute value detection circuit for detecting the absolute value of the output voltage between said pair of targets mutually voltage waveform and the detection level from the absolute value detecting circuit is inputted compared A voltage pulse generation circuit provided with a voltage detector and a voltage drop detection circuit to which a voltage pulse signal from the voltage pulse generation circuit is input, and detects the pulse width of the voltage pulse signal input to the voltage drop detection circuit, When this pulse width becomes smaller than a predetermined value, a voltage drop that is shorter than that during normal glow discharge is detected.

また、他の形態のアーク検出手段は、前記アーク検出手段は、前記一対のターゲット相互間の出力電圧の電圧降下に比例する微分波形を検出する微分回路と、この微分回路での微分値の絶対値を検出する絶対値検出回路と、絶対値検出回路からの絶対値と検出レベルとが入力される比較器を有する電圧微分波形回路とから構成され、微分値の絶対値が所定値を超えて大きくなった場合に、正常なグロー放電時よりも短時間である電圧降下を検出するものである。 Further, the arc detection means other forms, the arc detection means includes a differentiating circuit for detecting a differential waveform which is proportional to the voltage drop of the output voltage between said pair of targets mutually differential value in the differential circuit An absolute value detection circuit for detecting an absolute value and a voltage differential waveform circuit having a comparator to which the absolute value from the absolute value detection circuit and a detection level are input. The absolute value of the differential value exceeds a predetermined value. In this case, a voltage drop that is shorter than a normal glow discharge is detected.

さらに、他の形態のアーク検出手段は、前記一対のターゲット相互間の出力電圧波形及び出力電流波形の振幅が略一致するように調節する第1及び第2の各ゲイン調整回路と、各ゲイン調整回路からの出力電圧波形及び出力電流波形の差分波形を検出する差動アンプと、この差動アンプでの差分値の絶対値を検出する絶対値検出回路と、絶対値検出回路からの差動波形と検出レベルとが入力される比較器を有する差分波形検出回路とから構成され、差分値の絶対値が所定値を超えて大きくなった場合に、正常なグロー放電時よりも短時間である電圧降下を検出するものである。 Further, the arc detection means of another form includes first and second gain adjustment circuits for adjusting the amplitudes of the output voltage waveform and the output current waveform between the pair of targets to substantially coincide with each other, and each gain adjustment. A differential amplifier that detects a difference waveform between an output voltage waveform and an output current waveform from the circuit, an absolute value detection circuit that detects an absolute value of the difference value in the differential amplifier , and a differential waveform from the absolute value detection circuit And a differential waveform detection circuit having a comparator to which a detection level is input, and when the absolute value of the difference value exceeds a predetermined value, the voltage is shorter than that during normal glow discharge. It detects the descent.

以上説明したように、本発明のスパッタリング方法及びスパッタリング装置は、交流電源を用いたスパッタリングにより成膜する場合でも、迅速にアーク放電発生を検出してターゲットへの出力を遮断でき、アーク放電発生時のエネルギーを小さくしてパーティクルやスプラッシュの発生などを効果的に防止できるという効果を奏する。   As described above, the sputtering method and sputtering apparatus of the present invention can quickly detect the occurrence of arc discharge and shut off the output to the target even when the film is formed by sputtering using an AC power source. It is possible to effectively prevent the generation of particles and splash by reducing the energy of the.

図1を参照して、1は、本発明のマグネトロンスパッタリング装置(以下、「スパッタ装置」という)である。スパッタ装置1は、インライン式のものであり、ロータリーポンプ、ターボ分子ポンプなどの真空排気手段(図示せず)を介して所定の真空度に保持できる真空チャンバ11を有する。真空チャンバ11の上部には基板搬送手段が設けられている。この基板搬送手段は、公知の構造を有し、例えば、処理基板Sが装着されるキャリア2を有し、駆動手段を間欠駆動させて、後述するターゲットに対向した位置に処理基板Sを順次搬送できる。   Referring to FIG. 1, reference numeral 1 denotes a magnetron sputtering apparatus (hereinafter referred to as “sputtering apparatus”) of the present invention. The sputtering apparatus 1 is of an in-line type, and has a vacuum chamber 11 that can be maintained at a predetermined degree of vacuum via a vacuum exhaust means (not shown) such as a rotary pump or a turbo molecular pump. A substrate transfer means is provided in the upper part of the vacuum chamber 11. This substrate transport means has a known structure, for example, has a carrier 2 on which the process substrate S is mounted, and intermittently drives the drive means to sequentially transport the process substrates S to a position facing a target to be described later. it can.

真空チャンバ11には、ガス導入手段3が設けられている。ガス導入手段3は、マスフローコントローラ31を設けたガス管32を介してガス源33に連通しており、Arなどのスパッタガスや反応性スパッタリングの際に用いるO2、H2O、H2、N2などの反応ガスが真空チャンバ11内に一定の流量で導入できる。真空チャンバ11の下側には、カソード電極Cが配置されている。   A gas introducing means 3 is provided in the vacuum chamber 11. The gas introduction means 3 communicates with a gas source 33 through a gas pipe 32 provided with a mass flow controller 31, and reacts with a sputtering gas such as Ar or a reaction such as O 2, H 2 O, H 2 or N 2 used in reactive sputtering. Gas can be introduced into the vacuum chamber 11 at a constant flow rate. A cathode electrode C is disposed below the vacuum chamber 11.

カソード電極Cは、処理基板Sに対向して配置された一対のターゲット41a、41bを有する。各ターゲット41a、41bは、Al、Ti、MoやITOなど、処理基板S上に成膜しようする薄膜の組成に応じて公知の方法で作製され、略直方体(上面視において長方形)に形成されている。各ターゲット41a、41bは、スパッタリング中、ターゲット41a、41bを冷却するバッキングプレート42に、インジウムやスズなどのボンディング材を介して接合され、図示しない絶縁材を介してカソード電極Cのフレームに取付けられ、真空チャンバ11内にフローティング状態に配置されている。   The cathode electrode C has a pair of targets 41a and 41b disposed to face the processing substrate S. Each target 41a, 41b is manufactured by a known method according to the composition of a thin film to be formed on the processing substrate S, such as Al, Ti, Mo, or ITO, and is formed in a substantially rectangular parallelepiped (rectangular in a top view). Yes. Each target 41a, 41b is joined to a backing plate 42 for cooling the target 41a, 41b during sputtering through a bonding material such as indium or tin, and is attached to the frame of the cathode electrode C through an insulating material (not shown). In the vacuum chamber 11, it is arranged in a floating state.

この場合、ターゲット41a、41bは、その未使用時のスパッタ面411が、処理基板Sに平行な同一平面上に位置するように並設され、各ターゲット41a、41bの向かい合う側面412相互の間には、アノードやシールドなどの構成部品を何ら設けていない。各ターゲット41a、41bの外形寸法は、各ターゲット41a、41bを並設した際に処理基板Sの外形寸法より大きくなるように設定している。   In this case, the targets 41a and 41b are juxtaposed so that the sputtering surfaces 411 when not in use are positioned on the same plane parallel to the processing substrate S, and between the side surfaces 412 facing each of the targets 41a and 41b. Does not have any components such as an anode or a shield. The external dimensions of the targets 41a and 41b are set to be larger than the external dimensions of the processing substrate S when the targets 41a and 41b are arranged side by side.

また、カソード電極Cは、各ターゲット41a、41bの後方に位置して磁石組立体5を装備している。磁石組立体5は、各ターゲット41a、41bに平行に設けられた支持板51を有する。この支持板51は、各ターゲット41a、41bの横幅より小さく、ターゲット41a、41bの長手方向に沿ってその両側に延出するように形成した長方形状の平板から構成され、磁石の吸着力を増幅する磁性材料製である。支持板51上には、ターゲット41a、41bの長手方向に沿った棒状の中央磁石52と、支持板51の外周に沿って設けた周辺磁石53とが設けられている。この場合、中央磁石52の同磁化に換算したときの体積を、例えば周辺磁石52の同磁化に換算したときの体積の和(周辺磁石:中心磁石:周辺磁石=1:2:1)に等しくなるように設計している。   Further, the cathode electrode C is equipped with a magnet assembly 5 positioned behind each of the targets 41a and 41b. The magnet assembly 5 includes a support plate 51 provided in parallel with the targets 41a and 41b. The support plate 51 is made of a rectangular flat plate formed so as to extend to both sides of the targets 41a and 41b along the longitudinal direction of the targets 41a and 41b. The support plate 51 amplifies the magnet's adsorption force. Made of magnetic material. On the support plate 51, a bar-shaped central magnet 52 along the longitudinal direction of the targets 41a and 41b and a peripheral magnet 53 provided along the outer periphery of the support plate 51 are provided. In this case, the volume when converted to the same magnetization of the central magnet 52 is, for example, equal to the sum of the volumes when converted to the same magnetization of the peripheral magnet 52 (peripheral magnet: center magnet: peripheral magnet = 1: 2: 1). It is designed to be.

これにより、各ターゲット41a、41bの前方に、釣り合った閉ループのトンネル状の磁束がそれぞれ形成され、ターゲット41a、41bの前方で電離した電子及びスパッタリングによって生じた二次電子を捕捉することで、ターゲット41a、41bのそれぞれ前方での電子密度を高くしてプラズマ密度を高くできる。また、一対のターゲット41a、41bには、交流電源Eからの出力ケーブルKがそれぞれ接続され、一対のターゲット41a、41bに、所定の周波数(1〜400KHz)で交互に極性をかえて電圧が印加できる。   Thereby, balanced closed-loop tunnel-shaped magnetic fluxes are formed in front of the targets 41a and 41b, respectively, and the ions ionized in front of the targets 41a and 41b and the secondary electrons generated by sputtering are captured. The plasma density can be increased by increasing the electron density in front of each of 41a and 41b. An output cable K from the AC power source E is connected to the pair of targets 41a and 41b, respectively, and a voltage is applied to the pair of targets 41a and 41b with alternating polarity at a predetermined frequency (1 to 400 KHz). it can.

図2に示すように、交流電源Eは、電力の供給を可能とする電力供給部6と、所定の周波数で交互に極性をかえて電圧を各ターゲット41a、41bに出力する発振部7とから構成される。この場合、出力電圧の波形については、略正弦波であるが、これに限定されるものではなく、例えば略方形波でもよい。   As shown in FIG. 2, the AC power source E includes an electric power supply unit 6 that can supply electric power, and an oscillation unit 7 that alternately changes polarity at a predetermined frequency and outputs a voltage to each target 41 a and 41 b. Composed. In this case, the waveform of the output voltage is a substantially sine wave, but is not limited thereto, and may be a substantially square wave, for example.

電力供給部6は、その作動を制御する第1のCPU回路61と、商用の交流電力(3相AC200V又は400V)が入力される入力部62と、入力された交流電力を整流して直流電力に変換する6個のダイオード63とを有し、直流電力ライン64a、64bを介して直流電力を発振部7に出力する役割を果たす。   The power supply unit 6 includes a first CPU circuit 61 that controls its operation, an input unit 62 to which commercial AC power (three-phase AC 200 V or 400 V) is input, and rectifies the input AC power to generate DC power. 6 diodes 63 for converting to DC, and plays a role of outputting DC power to the oscillation unit 7 via the DC power lines 64a and 64b.

また、電力供給部6には、直流電力ライン64a、64b間に設けたスイッチングトランジスタ65と、第1のCPU回路61に通信自在に接続され、スイッチングトランジスタ65のオン、オフを制御する第1のドライバー回路66a及び第1のPMW制御回路66bとが設けられている。この場合、電流検出センサ及び電圧検出トランスを有し、直流電力ライン64a、64b間の電流、電圧を検出する検出回路67a及びAD変換回路67bが設けられ、検出回路67a及びAD変換回路67bを介してCPU回路61に入力されるようになっている。   The power supply unit 6 is connected to a switching transistor 65 provided between the DC power lines 64a and 64b and a first CPU circuit 61 so as to be communicable, and controls the on / off of the switching transistor 65. A driver circuit 66a and a first PMW control circuit 66b are provided. In this case, a detection circuit 67a and an AD conversion circuit 67b are provided which have a current detection sensor and a voltage detection transformer and detect the current and voltage between the DC power lines 64a and 64b, and are provided via the detection circuit 67a and the AD conversion circuit 67b. Are input to the CPU circuit 61.

他方、発振部7には、第1のCPU回路61に通信自在に接続された第2のCPU回路71と、直流電力ライン64a、64b間に設けた発振用スイッチ回路72を構成する4個の第1乃至第4のスイッチングトランジスタ72a、72b、72c、72dと、第2のCPU回路71に通信自在に接続され、各スイッチングトランジスタ72a、72b、72c、72dのオン、オフを制御する第2のドライバー回路73a及び第2のPMW制御回路73bとが設けられている。   On the other hand, the oscillating unit 7 includes four second CPU circuits 71 communicably connected to the first CPU circuit 61 and four oscillation switch circuits 72 provided between the DC power lines 64a and 64b. The second to fourth switching transistors 72a, 72b, 72c, 72d are connected to the second CPU circuit 71 in a communicable manner, and control the on / off of the switching transistors 72a, 72b, 72c, 72d. A driver circuit 73a and a second PMW control circuit 73b are provided.

そして、第2のドライバー回路73a及び第2のPMW制御回路73bによって、例えば第1及び第4のスイッチングトランジスタ72a、72dと、第2及び第3のスイッチングトランジスタ72b、72cとのオン、オフのタイミングが反転するように各スイッチングトランジスタ72a、72b、72c、72dの作動を制御すると、発振用スイッチ回路72からの交流電力ライン74a、74bを介して正弦波の交流電力が出力できる。この場合、発振電圧、発振電流を検出する検出回路75a及びAD変換回路75bが設けられ、検出回路75a及びAD変換回路75bを介して第2のCPU回路71に入力されるようになっている。   Then, by the second driver circuit 73a and the second PMW control circuit 73b, for example, on and off timings of the first and fourth switching transistors 72a and 72d and the second and third switching transistors 72b and 72c. When the operations of the switching transistors 72a, 72b, 72c, 72d are controlled so as to be inverted, sinusoidal AC power can be output via the AC power lines 74a, 74b from the oscillation switch circuit 72. In this case, a detection circuit 75a and an AD conversion circuit 75b for detecting an oscillation voltage and an oscillation current are provided, and are input to the second CPU circuit 71 via the detection circuit 75a and the AD conversion circuit 75b.

交流電力ライン74a、74bは、直列もしくは並列またはこれらを組合わせた共振用LC回路を経て公知の構造を有する出力トランス76に接続され、出力トランス76からの出力ケーブルKが一対のターゲット41a、41bにそれぞれ接続されている。この場合、電流検出センサ及び電圧検出トランスを有し、一対のターゲット41a、41bへの出力電圧、出力電流を検出する検出回路77a及びAD変換回路77bが設けられ、検出回路77a及びAD変換回路77bを介して第2のCPU回路71に入力されるようになっている。これにより、スパッタリング中、交流電源Eを介して一定の周波数で交互に極性をかえて一対のターゲット41a、41bに一定の電圧が印加できる。   The AC power lines 74a and 74b are connected to an output transformer 76 having a known structure via a resonance LC circuit in series or parallel or a combination thereof, and an output cable K from the output transformer 76 is connected to a pair of targets 41a and 41b. Are connected to each. In this case, a detection circuit 77a and an AD conversion circuit 77b are provided, which have a current detection sensor and a voltage detection transformer, and detect an output voltage and an output current to the pair of targets 41a and 41b. To be input to the second CPU circuit 71 via. This makes it possible to apply a constant voltage to the pair of targets 41a and 41b while changing the polarity alternately at a constant frequency via the AC power source E during sputtering.

また、検出回路77aからの出力は、出力電圧と出力電流との出力位相及び周波数を検出する検出回路78aに接続され、この検出回路78aに通信自在に接続された出力位相周波数制御回路78bを介して、出力電圧と出力電流の位相及び周波数が第2のCPU回路71に入力されるようになっている。これにより、第2のCPU回路71からの制御信号で第2のドライバー回路73aによって発振用スイッチ回路72の各スイッチングトランジスタ72a、72b、72c、73dのオン、オフを制御し、出力電圧と出力電流の位相が相互に略一致するように制御でき、出力位相周波数制御回路78b、第2のCPU回路71及び第2のドライバー回路73aが位相調節手段を構成する。   The output from the detection circuit 77a is connected to a detection circuit 78a that detects the output phase and frequency of the output voltage and output current, and through an output phase frequency control circuit 78b that is communicably connected to the detection circuit 78a. Thus, the phase and frequency of the output voltage and output current are input to the second CPU circuit 71. Thus, the on / off of each switching transistor 72a, 72b, 72c, 73d of the oscillation switch circuit 72 is controlled by the second driver circuit 73a by the control signal from the second CPU circuit 71, and the output voltage and output current are controlled. The output phase frequency control circuit 78b, the second CPU circuit 71, and the second driver circuit 73a constitute a phase adjusting means.

そして、基板搬送手段によって処理基板Sを一対のターゲット41a、41bと対向した位置に搬送し、ガス導入手段3を介して所定のスパッタガスを導入する。交流電源Eを介して一対のターゲット41a、41bに交流電圧を印加し、各ターゲット41a、41bをアノード電極、カソード電極に交互に切替え、アノード電極及びカソード電極間にグロー放電を生じさせてプラズマ雰囲気を形成する。これにより、プラズマ雰囲気中のイオンがカソード電極となった一方のターゲット41a、41bに向けて加速されて衝撃し、ターゲット原子が飛散されることで、処理基板S表面に薄膜が形成される。   Then, the processing substrate S is transferred to a position facing the pair of targets 41 a and 41 b by the substrate transfer means, and a predetermined sputtering gas is introduced through the gas introduction means 3. An AC voltage is applied to the pair of targets 41a and 41b via the AC power source E, and the targets 41a and 41b are alternately switched between the anode electrode and the cathode electrode, and a glow discharge is generated between the anode electrode and the cathode electrode to generate a plasma atmosphere. Form. As a result, ions in the plasma atmosphere are accelerated and bombarded toward one of the targets 41a and 41b that have become cathode electrodes, and target atoms are scattered to form a thin film on the surface of the processing substrate S.

この場合、磁石組立体5に、図示しないモータなどの駆動手段を設け、この駆動手段によって、ターゲット41a、41bの水平方向に沿った2箇所の位置の間で平行かつ等速で往復動させるようにし、ターゲット41a、41b全面に亘って均等に侵食領域が得られるようにしている。   In this case, the magnet assembly 5 is provided with driving means such as a motor (not shown), and is reciprocated between the two positions along the horizontal direction of the targets 41a and 41b in parallel and at a constant speed by the driving means. In addition, the erosion area is obtained uniformly over the entire surface of the targets 41a and 41b.

ところで、上記グロー放電中では、何らかの原因により、アーク放電が発生することが知られており、このアーク放電が一対のターゲット41a、41bで局所的に生じると、パーティクルやスプラッシュの発生などの問題を誘発することから、良好に薄膜を形成するには、迅速にアーク放電発生を検出して、交流電源Eからの出力を直ちに遮断する必要がある。 By the way, it is known that arc discharge occurs for some reason during the glow discharge. If this arc discharge occurs locally at the pair of targets 41a and 41b, problems such as generation of particles and splash are caused. since the induced satisfactorily to form a thin film, quickly detect the arcing onset production, it is necessary to immediately shut off the output from the AC power supply E.

本実施の形態では、発振部7に、一対のターゲット41a、41bへの出力電圧波形の電圧降下時間が正常なグロー放電時よりも短時間である電圧降下を検出するアーク検出手段8を設けることとした。そして、アーク検出手段8でアーク放電発生を検出すると、電圧降下アーク出力信号を、通信自在に接続した第2のCPU回路71に出力し、第2のCPU回路71と通信自在な第1のCPU回路61からの制御信号で第1のドライバー回路66aによってスイッチングトランジスタ65の作動を制御し、一対のターゲット41a、41bへの出力を直ちに遮断することとした。なお、「出力電圧波形」は、交流電源Eから一対のターゲット41a,41bに交流電力を投入した場合に、出力電圧・電流検出回路77bで検出した出力電圧(つまり、ターゲット41a、41b相互間の電位差)の波形を意味する。他方、「電圧降下」は、ターゲット41a、41b相互間の電位差が小さくなることをいい、「電圧降下時間」は、上記電位差が所定値まで小さくなるのに要する時間をいう。より詳しくは、出力電圧・電流検出回路77bで検出した出力電圧波形においてターゲット41a、41b相互間の電位差が増加または減少を連続して繰り返す間で、両ターゲット41a、41bの電位差が所定値を超えて大きくなった後、当該電位差が次第に小さくなって所定値に戻るまでの変化時間を意味する。 In the present embodiment, the oscillating unit 7 is provided with arc detecting means 8 for detecting a voltage drop in which the voltage drop time of the output voltage waveform to the pair of targets 41a and 41b is shorter than that during normal glow discharge. It was. When the arc detection means 8 detects the occurrence of arc discharge, the voltage drop arc output signal is output to the second CPU circuit 71 connected to be communicable, and the first CPU communicable with the second CPU circuit 71 is provided. The operation of the switching transistor 65 is controlled by the first driver circuit 66a by the control signal from the circuit 61, and the output to the pair of targets 41a and 41b is immediately cut off. The “output voltage waveform” is an output voltage detected by the output voltage / current detection circuit 77b when AC power is supplied from the AC power source E to the pair of targets 41a and 41b (that is, between the targets 41a and 41b). (Potential difference) waveform. On the other hand, “voltage drop” means that the potential difference between the targets 41a and 41b becomes small, and “voltage drop time” means the time required for the potential difference to become a predetermined value. More specifically, while the potential difference between the targets 41a and 41b repeatedly increases or decreases in the output voltage waveform detected by the output voltage / current detection circuit 77b, the potential difference between the targets 41a and 41b exceeds a predetermined value. It means the change time until the potential difference gradually decreases and returns to a predetermined value after it increases.

この場合、第2のCPU回路71からの制御信号で第2のドライバー回路73aによって、例えば交流電力ライン74a、74b相互の間の電位が同一となるように、発振用スイッチ回路72の各スイッチングトランジスタ72a、72b、72c、72dの作動を制御し、一対のターゲット41a、41bへの出力を直ちに遮断してもよい。   In this case, each switching transistor of the oscillation switch circuit 72 is controlled by the second driver circuit 73a with the control signal from the second CPU circuit 71 so that the potential between the AC power lines 74a and 74b becomes the same, for example. You may control the operation | movement of 72a, 72b, 72c, 72d, and interrupt | block the output to a pair of target 41a, 41b immediately.

図3(a)乃至図3(e)に示すように、アーク検出手段8は、検出回路77aからの出力電圧、出力電流を増幅する電流センサアンプ81及び電圧トランスアンプ82と、電流センサアンプ81及び電圧トランスアンプ82で増幅された出力電流及び出力電圧の絶対値を検出する第1の絶対値検出回路83a及び第2の絶対値検出回路83bとを有する。また、アーク検出手段8は、第1及び第2の絶対値検出回路83a、83bからのそれぞれ絶対値と、予め設定した電流ゲート検出レベル及び電圧パルス検出レベルとが入力される比較器841をそれぞれ有する電流ゲート発生回路84a及び電圧パルス発生回路84bと、電流ゲート発生回路84a及び電圧パルス発生回路84bからの電流ゲート信号及び電圧パルス信号がそれぞれ入力される電圧降下検出回路85とを有する。この場合、予め設定される電流ゲート検出レベル及び電圧パルス検出レベル(所定値)は、例えば、一対のターゲット41a、41bへの電力供給部6からの出力に応じて変化させ、より高精度にアーク検知できるようにしてもよい。 As shown in FIGS. 3A to 3E, the arc detection means 8 includes an output voltage from the detection circuit 77a, a current sensor amplifier 81 and a voltage transformer amplifier 82 that amplify the output current, and a current sensor amplifier 81. And a first absolute value detection circuit 83a and a second absolute value detection circuit 83b for detecting the absolute values of the output current and the output voltage amplified by the voltage transformer amplifier 82. Further, the arc detection means 8 includes a comparator 841 to which the absolute values from the first and second absolute value detection circuits 83a and 83b and the preset current gate detection level and voltage pulse detection level are input, respectively. And a voltage drop detection circuit 85 to which a current gate signal and a voltage pulse signal from the current gate generation circuit 84a and the voltage pulse generation circuit 84b are respectively input. In this case, the preset current gate detection level and voltage pulse detection level (predetermined values) are changed according to the output from the power supply unit 6 to the pair of targets 41a and 41b, for example, and the arc is more accurately You may enable it to detect.

次に、アーク検出回路8でのアーク放電発生の検出について説明する。先ず、電力供給部6の第1のCPU回路61からの制御信号でスイッチングトランジスタ65を制御し、直流電力ライン64a、64bを介して発振部7に直流電力を供給する。次いで、第2のCPU回路71からの制御信号で第1乃至第4のスイッチングトランジスタ72a、72b、72c、72dの作動を制御し、一対のターゲット41に交流電圧を印加する。この場合、電流降下検出回路85にリセット信号を入力してリセットする(図3(c)参照)。   Next, detection of occurrence of arc discharge in the arc detection circuit 8 will be described. First, the switching transistor 65 is controlled by a control signal from the first CPU circuit 61 of the power supply unit 6 and DC power is supplied to the oscillation unit 7 via the DC power lines 64a and 64b. Next, the operation of the first to fourth switching transistors 72 a, 72 b, 72 c, 72 d is controlled by a control signal from the second CPU circuit 71, and an alternating voltage is applied to the pair of targets 41. In this case, the current drop detection circuit 85 is reset by inputting a reset signal (see FIG. 3C).

次いで、検出回路77aを経て第1の絶対値検出回路83aからの電流の絶対値と、電流ゲート検出レベルとを電流ゲート発生回路84aの比較器841に入力し、その絶対値が電流ゲート検出レベルを超えている場合、真空チャンバ11内にグロー放電が生じているとみなし、電流降下検出回路85に正常放電信号を入力する(図3(c)参照)。この場合、出力電圧波形と出力電流波形の位相が相互に略一致した後、正常放電信号を入力することが好ましい。   Next, the absolute value of the current from the first absolute value detection circuit 83a and the current gate detection level are input to the comparator 841 of the current gate generation circuit 84a via the detection circuit 77a, and the absolute value is the current gate detection level. Is exceeded, it is considered that glow discharge has occurred in the vacuum chamber 11, and a normal discharge signal is input to the current drop detection circuit 85 (see FIG. 3C). In this case, it is preferable to input a normal discharge signal after the phases of the output voltage waveform and the output current waveform substantially coincide with each other.

次いで、第1及び第2の絶対値検出回路83a、83bからの各絶対値と、電流ゲート検出レベル及び予め設定した電圧パルス検出レベルとを各比較器841に入力し、それに基づいて電流ゲート発生回路84a及び電圧パルス発生回路84bから電流ゲート信号及び電圧パルス信号を電圧降下検出回路85に入力すると共に、高速クロック信号を電圧降下検出回路85に入力してアーク放電発生の検出を開始する(図3(c)参照)。   Next, the absolute values from the first and second absolute value detection circuits 83a and 83b, the current gate detection level and the preset voltage pulse detection level are input to each comparator 841, and current gate generation is performed based thereon. The current gate signal and the voltage pulse signal from the circuit 84a and the voltage pulse generation circuit 84b are input to the voltage drop detection circuit 85, and the high-speed clock signal is input to the voltage drop detection circuit 85 to start detection of the occurrence of arc discharge (FIG. 3 (c)).

ここで、一対のターゲット41a、41b相互間でアーク放電が発生した場合、先ず、一対のターゲット41a、41bへの出力電圧が降下し、その後、出力電流が急激に増加する。この場合、電流ゲート信号は"1"(オン状態)のままであるが、電圧パルス信号のみが"0"(オフ状態)となる(図3(b)参照)。つまり、アーク放電発生の検出においては、電圧降下検出回路85で、電流ゲート信号が"0"であるかを判断し、電流ゲート信号が"0"とき、電流ゲート信号オフ状態となる。次いで、電流ゲート信号が"1"になると、電圧パルス降下待ち状態となり、この場合、電圧パルス信号が"1"であるかを判断し、電圧パルス信号が"1"であれば正常なグロー放電が発生していると判断する。そして、電流ゲート信号が"0"になったとき、電圧パルス信号が"0"となれば、電流ゲート信号オフ状態に戻る。   Here, when arc discharge occurs between the pair of targets 41a and 41b, first, the output voltage to the pair of targets 41a and 41b drops, and then the output current increases rapidly. In this case, the current gate signal remains “1” (ON state), but only the voltage pulse signal becomes “0” (OFF state) (see FIG. 3B). That is, in detecting the occurrence of arc discharge, the voltage drop detection circuit 85 determines whether the current gate signal is “0”, and when the current gate signal is “0”, the current gate signal is turned off. Next, when the current gate signal becomes “1”, a voltage pulse drop waiting state is entered. In this case, it is determined whether the voltage pulse signal is “1”. If the voltage pulse signal is “1”, normal glow discharge is performed. Is determined to have occurred. If the voltage pulse signal becomes “0” when the current gate signal becomes “0”, the current gate signal returns to the off state.

それに対して、電流ゲート信号が"1"である電圧パルス降下待ち状態で、電圧パルス信号が"0"となった場合、電圧降下が発生し、アーク放電が発生したと判断する(図3(d)参照)。この場合、高速クロック信号の1クロックまたは2クロック分の遅延で電圧降下を検出できるため、迅速にアーク放電の発生を検出できる(図3(e)参照)。   On the other hand, when the voltage pulse signal becomes “0” in the voltage pulse drop waiting state where the current gate signal is “1”, it is determined that a voltage drop has occurred and arc discharge has occurred (FIG. 3 ( d)). In this case, since the voltage drop can be detected with a delay of one clock or two clocks of the high-speed clock signal, the occurrence of arc discharge can be detected quickly (see FIG. 3E).

アーク検出手段8によってアーク放電発生を検出すると、アーク放電発生が第2のCPU回路71に出力され、例えば第2のCPU回路71からの制御信号で第2のドライバー回路73aによって、発振用スイッチ回路72の各スイッチングトランジスタ72a、72b、72c、72dの作動を制御し、一対のターゲット41a、41bへの出力が遮断される。   When the arc detection means 8 detects the occurrence of arc discharge, the occurrence of arc discharge is output to the second CPU circuit 71. For example, an oscillation switch circuit is generated by the second driver circuit 73a by a control signal from the second CPU circuit 71. The operation of each switching transistor 72a, 72b, 72c, 72d of 72 is controlled, and the output to a pair of target 41a, 41b is interrupted | blocked.

これにより、一対のターゲット41a、41bへの出力電圧波形の電圧降下時間の長短からアーク放電発生を直接検出することで、ターゲット41a、41b相互間の電流値の変化やターゲット41a、41bへの出力電圧の実効値や平均値を求めてアーク放電を検出するものと比較して、迅速にアーク放電発生を検出して交流電源Eからの出力を遮断できる。その結果、アーク放電発生時のエネルギーを小さくしてパーティクルやスプラッシュの発生などを効果的に防止でき、その上、出力電流が流れている時に電圧降下の発生を検出するため、例えばアーク放電の誤検知を少なくできる。   Thus, by directly detecting the occurrence of arc discharge from the length of the voltage drop time of the output voltage waveform to the pair of targets 41a and 41b, the change in the current value between the targets 41a and 41b and the output to the targets 41a and 41b are detected. Compared with what detects an arc discharge by calculating | requiring the effective value and average value of a voltage, arc discharge generation | occurrence | production can be detected rapidly and the output from AC power supply E can be interrupted | blocked. As a result, it is possible to effectively prevent the occurrence of particles and splash by reducing the energy at the time of arc discharge, and to detect the occurrence of voltage drop when the output current is flowing. Detection can be reduced.

図4(a)乃至図4(e)を参照して説明すれば、80は、他の実施の形態に係るアーク検出手段である。このアーク検出手段80は、出力電圧のみからアーク放電の発生を検出するものであり、検出回路77aからの出力電圧を増幅する電圧トランスアンプ810と、電圧トランスアンプ810で増幅した出力電圧の絶対値を検出する絶対値検出回路820とを有する。また、アーク検出手段80は、絶対値検出回路820からの絶対値と、電圧パルス検出レベルとがそれぞれ入力される比較器830aを設けた電圧パルス発生回路830と、電圧パルス発生回路830からの電圧パルス信号が入力される電圧降下検出回路840及びパルス幅検出ゲート発生器841を有する。   If it demonstrates with reference to Fig.4 (a) thru | or FIG.4 (e), 80 is the arc detection means which concerns on other embodiment. This arc detection means 80 detects the occurrence of arc discharge only from the output voltage. The voltage transformer amplifier 810 amplifies the output voltage from the detection circuit 77a, and the absolute value of the output voltage amplified by the voltage transformer amplifier 810. And an absolute value detection circuit 820 for detecting. The arc detection means 80 includes a voltage pulse generation circuit 830 provided with a comparator 830a to which an absolute value from the absolute value detection circuit 820 and a voltage pulse detection level are input, and a voltage from the voltage pulse generation circuit 830. A voltage drop detection circuit 840 to which a pulse signal is input and a pulse width detection gate generator 841 are included.

次に、アーク検出回路80でのアーク放電発生の検出について説明する。先ず、上記と同様に交流電源Eを作動させて一対のターゲット41a、41bに交流電圧を印加する。この場合、電圧降下検出回路840にリセット信号を入力してリセットする(図4(c)参照)。   Next, detection of occurrence of arc discharge in the arc detection circuit 80 will be described. First, the AC power source E is operated in the same manner as described above to apply an AC voltage to the pair of targets 41a and 41b. In this case, a reset signal is input to the voltage drop detection circuit 840 to reset (see FIG. 4C).

次いで、絶対値検出回路820からの絶対値と、予め設定した電圧パルス検出レベルとを比較器830aに入力し、電圧パルス発生回路830から電圧パルス信号を電圧降下検出回路840に出力すると共に、正常放電信号及び高速クロック信号を電圧降下検出回路840に入力してアーク放電発生の検出を開始する(図4(c)参照)。そして、電圧降下検出回路840に入力された電圧パルス信号から、パルス幅検出ゲート発生器841において正常なグロー放電状態であるパルス幅をもった電圧ゲート信号を作り、電圧ゲート信号は"1"(オン状態)のままで、電圧パルス信号のみが"0"(オフ状態)となったとき、出力電圧の降下からアーク放電発生が検出される(図4(b)参照)。   Next, the absolute value from the absolute value detection circuit 820 and the preset voltage pulse detection level are input to the comparator 830a, the voltage pulse signal is output from the voltage pulse generation circuit 830 to the voltage drop detection circuit 840, and normal The discharge signal and the high-speed clock signal are input to the voltage drop detection circuit 840, and the detection of the occurrence of arc discharge is started (see FIG. 4C). Then, from the voltage pulse signal input to the voltage drop detection circuit 840, the pulse width detection gate generator 841 creates a voltage gate signal having a pulse width which is a normal glow discharge state, and the voltage gate signal is “1” ( When only the voltage pulse signal becomes “0” (off state) while being in the on state), the occurrence of arc discharge is detected from the drop in the output voltage (see FIG. 4B).

即ち、アーク放電発生の検出においては、電圧降下検出回路840で、電圧ゲート信号が"0"であるとき、電圧ゲート信号オフ状態である。次いで、電圧ゲート信号が"1"になると、電圧パルス信号降下待ち状態となり、この場合、電圧パルス信号が"1"であるかを判断し、この状態では正常なグロー放電が発生していると判断する。そして、電圧ゲート信号が"0"になったとき、電圧パルス信号も"0"となれば、電圧ゲート信号オフ状態に戻る。   That is, in the detection of the occurrence of arc discharge, when the voltage gate signal is “0” in the voltage drop detection circuit 840, the voltage gate signal is in an off state. Next, when the voltage gate signal becomes “1”, a voltage pulse signal drop waiting state is entered. In this case, it is determined whether or not the voltage pulse signal is “1”. In this state, a normal glow discharge is generated. to decide. When the voltage gate signal becomes “0”, if the voltage pulse signal also becomes “0”, the voltage gate signal is turned off.

それに対して、電圧パルス信号降下待ち状態で、電圧パルス信号が"0"となった場合に、電圧降下が発生し、アーク放電が発生したと判断する(図4(d)参照)。この場合、高速クロック信号の1クロックまたは2クロック分の遅延で電圧降下を検出できるため、迅速にアーク放電の発生を検出できる(図4(e)参照)。   On the other hand, when the voltage pulse signal becomes “0” in the voltage pulse signal drop waiting state, it is determined that a voltage drop has occurred and arc discharge has occurred (see FIG. 4D). In this case, since the voltage drop can be detected with a delay of one clock or two clocks of the high-speed clock signal, the occurrence of arc discharge can be detected quickly (see FIG. 4E).

これにより、一対のターゲット41a、41b相互間の電圧のみでアーク放電発生を検出するため、電圧と電流との位相のずれを考慮する必要がなく、起動時など電圧と電流の位相が一致しない場合でもアーク放電発生を検出できる。   As a result, since the occurrence of arc discharge is detected only by the voltage between the pair of targets 41a and 41b, it is not necessary to consider the phase shift between the voltage and the current, and the phase of the voltage and the current does not match, such as at the start But arc discharge can be detected.

尚、上記実施の形態では、絶対値を介して電圧ゲート信号を直接作ることとしたが、これに限定されるものではなく、例えば、相対的に検出する電圧幅の大きさを変化させるようにしてもよい。この場合、他の方法でアーク放電でない状態のものを検出しておき、これからアーク放電でない場合の電圧幅を相対的に決め、それを基準にアーク時の電圧幅が小さくなることを検出するようにしてもよい。   In the above embodiment, the voltage gate signal is directly generated through the absolute value. However, the present invention is not limited to this. For example, the relative detection voltage width is changed. May be. In this case, the non-arc discharge state is detected by another method, and the voltage width in the case of non-arc discharge is relatively determined, and the decrease in the arc voltage width is detected based on this. It may be.

図5(a)及び図5(b)を参照して説明すれば、9は、さらに他の実施の形態に係るアーク検出手段である。このアーク検出手段9もまた、出力電圧のみからアーク放電の発生を検出するものであり、検出回路77aからの出力電圧を増幅する電圧トランスアンプ91と、出力電圧のノイズの除去を可能とする公知のノイズフィルター92と微分回路93とを有する。この微分回路93からの出力は絶対値検出回路94に入力され、この絶対値と、電圧微分波形検出レベルとがそれぞれ入力される比較器95aを設けた電圧パルス発生回路95が設けられている。   If it demonstrates with reference to Fig.5 (a) and FIG.5 (b), 9 is the arc detection means which concerns on other embodiment. This arc detection means 9 also detects the occurrence of arc discharge only from the output voltage, and a voltage transformer amplifier 91 that amplifies the output voltage from the detection circuit 77a, and a publicly known technique that enables removal of noise in the output voltage. Noise filter 92 and differentiation circuit 93. An output from the differentiation circuit 93 is input to an absolute value detection circuit 94, and a voltage pulse generation circuit 95 provided with a comparator 95a to which the absolute value and the voltage differential waveform detection level are input is provided.

次に、アーク検出回路9でのアーク放電の発生の検出について説明する。先ず、上記と同様に交流電源Eを作動させて一対のターゲット41a、41bに交流電圧を印加する。次いで、微分回路93を経た絶対値検出回路94からの絶対値と、予め設定した電圧微分波形検出レベルとを比較器95aに入力する。この場合、絶対値が、電圧微分波形検出レベルより低い場合には、正常なグロー放電が発生していると判断する。それに対して、絶対値が、電圧微分波形検出レベルを超えた場合には、アーク放電が発生したと判断する(図5(b)参照)。   Next, detection of occurrence of arc discharge in the arc detection circuit 9 will be described. First, the AC power source E is operated in the same manner as described above to apply an AC voltage to the pair of targets 41a and 41b. Next, the absolute value from the absolute value detection circuit 94 that has passed through the differentiation circuit 93 and a preset voltage differential waveform detection level are input to the comparator 95a. In this case, when the absolute value is lower than the voltage differential waveform detection level, it is determined that normal glow discharge has occurred. On the other hand, when the absolute value exceeds the voltage differential waveform detection level, it is determined that arc discharge has occurred (see FIG. 5B).

これにより、アーク放電検出回路9を、簡単な回路構成で実現でき、その上、ターゲット41a、41b相互間の電圧のみでアーク放電の発生を検出するため、電圧と電流との位相のずれを考慮する必要がなく、起動時など電圧と電流の位相が一致しない場合でもアーク放電の発生を検出できる。   As a result, the arc discharge detection circuit 9 can be realized with a simple circuit configuration. In addition, since the occurrence of arc discharge is detected only by the voltage between the targets 41a and 41b, the phase shift between the voltage and the current is taken into consideration. Therefore, it is possible to detect the occurrence of arc discharge even when the phase of voltage and current does not match, such as during startup.

図6(a)及び図6(b)を参照して説明すれば、90は、さらに他の実施の形態に係るアーク検出手段である。このアーク検出手段90は、出力電圧波形及び出力電流波形の差分波形からアーク放電の発生を検出するものであり、検出回路77aからの出力電圧及び出力電流を増幅する電流センサアンプ910及び電流トランスアンプ920と、出力電圧波形及び出力電流波形のノイズの除去を可能とする公知のノイズフィルター930a、930bと、ノイズフィルター930a、930bを経た出力電圧波形及び出力電流波形の振幅が略一致するように調節する第1及び第2の各ゲイン調整回路940a、940bとを有する。   If it demonstrates with reference to Fig.6 (a) and FIG.6 (b), 90 is the arc detection means which concerns on other embodiment. The arc detection means 90 detects the occurrence of arc discharge from the difference waveform between the output voltage waveform and the output current waveform, and a current sensor amplifier 910 and current transformer amplifier that amplify the output voltage and output current from the detection circuit 77a. 920, known noise filters 930a and 930b that can remove noise in the output voltage waveform and output current waveform, and adjustment so that the amplitudes of the output voltage waveform and output current waveform that have passed through the noise filters 930a and 930b are substantially the same. First and second gain adjustment circuits 940a and 940b.

また、アーク検出手段90は、第1及び第2の各ゲイン調整回路940a、940bを経た出力電圧と出力電流とがそれぞれ入力され、それらの差に応じて差動する公知の構造の差動アンプ950と、差動アンプ950からの差分値の絶対値を検出する絶対的検出回路960と、この絶対値と、差分波形検出レベルとがそれぞれ入力される比較器970aを設けた差分波形検出回路970とを有する。 The arc detection means 90 is a differential amplifier having a known structure in which the output voltage and the output current that have passed through the first and second gain adjustment circuits 940a and 940b are respectively input and differentiated according to the difference between them. 950, an absolute detection circuit 960 that detects the absolute value of the difference value from the differential amplifier 950, and a differential waveform detection circuit 970 provided with a comparator 970a to which the absolute value and the differential waveform detection level are input. And have.

次に、アーク検出回路90でのアーク放電の発生の検出について説明する。先ず、上記と同様に交流電源Eを作動させて一対のターゲット41a、41bに交流電圧を印加する。次いで、第2のCPU回路71からの制御信号で第2のドライバー回路73aによって発振用スイッチ回路72の各スイッチングトランジスタ72a、72b、72c、73dのオン、オフを制御し、出力電圧と出力電流の位相が相互に略一致するように制御する。   Next, detection of occurrence of arc discharge in the arc detection circuit 90 will be described. First, the AC power source E is operated in the same manner as described above to apply an AC voltage to the pair of targets 41a and 41b. Next, on / off of each switching transistor 72a, 72b, 72c, 73d of the oscillation switch circuit 72 is controlled by the second driver circuit 73a by the control signal from the second CPU circuit 71, and the output voltage and output current are controlled. Control is performed so that the phases substantially coincide with each other.

次いで、検出回路77aで検出された出力電圧及び出力電流に応じて、第2のCPU回路71によって、電流ゲイン調整信号及び電圧ゲイン調整信号を、第1及び第2の各ゲイン調整回路940a、940bにそれぞれ入力し、第1及び第2の各ゲイン調整回路940a、940bによって、出力電圧波形、出力電流波形の振幅が略一致するように調整した後、出力電圧波形、出力電流波形を差動アンプ950に入力する。   Next, according to the output voltage and output current detected by the detection circuit 77a, the second CPU circuit 71 converts the current gain adjustment signal and the voltage gain adjustment signal into the first and second gain adjustment circuits 940a and 940b. And the first and second gain adjusting circuits 940a and 940b adjust the output voltage waveform and the output current waveform so that the amplitudes of the output voltage waveform and the output current waveform substantially coincide with each other. Enter in 950.

次いで、差動アンプ950から絶対値検出回路960を経た差分値の絶対値と、予め設定した差分波形検出レベルとを比較器970aに入力する。この場合、差分値の絶対値が、差分波形検出レベルより低い場合には、正常なグロー放電が発生していると判断する。それに対して、絶対値が、差分波形検出レベルを超えた場合には、アーク放電が発生したと判断する(図6(b)参照)。 Next, the absolute value of the difference value passed through the absolute value detection circuit 960 from the differential amplifier 950 and a preset difference waveform detection level are input to the comparator 970a. In this case, the absolute value of the difference value is lower than the differential waveform detection level, it is determined that the normal glow discharge occurs. On the other hand, when the absolute value exceeds the differential waveform detection level, it is determined that arc discharge has occurred (see FIG. 6B).

これにより、アーク検出の際に用いる波形を、適宜調節した電流波形と電圧波形の差分から合成したものとすることで、アーク放電が発生した場合にはその差分波形の出力がさらに大きな出力波形となるため(図6(b)参照)、ノイズの影響を受け難くでき、その結果、誤検出を少なくできる。   As a result, the waveform used for arc detection is synthesized from the difference between the appropriately adjusted current waveform and voltage waveform, so that when an arc discharge occurs, the output of the differential waveform becomes a larger output waveform. (See FIG. 6B), it is difficult to be affected by noise, and as a result, false detection can be reduced.

尚、上記実施の形態では、真空チャンバ11内に対をなす2個のターゲット41a、41bを配置したものについて説明したが、これに限定されるものではなく、複数(3枚以上)のターゲットを並設し、少なくとも2枚のターゲットに対し交互に交流電圧が印加さされるように1個の交流電源を割当てたものにも、本発明のアーク検知方法は適用できる。   In the above embodiment, a description has been given of the case where two pairs of targets 41a and 41b are arranged in the vacuum chamber 11. However, the present invention is not limited to this, and a plurality of (three or more) targets are used. The arc detection method of the present invention can also be applied to a configuration in which one AC power source is allocated in parallel so that an AC voltage is alternately applied to at least two targets.

本発明のスパッタリング装置を模式的に示す図。The figure which shows typically the sputtering device of this invention. 交流電源を説明する図。The figure explaining AC power supply. (a)はアーク検出手段を概略的に説明する図。(b)は、電流波形、電圧波形からの信号のアーク放電発生時の変化を説明する図。(c)は電圧降下検出回路への信号の入力を説明する図。(d)はアーク放電検出を説明するフロー図。(e)は、(b)に示すアーク放電発生時の信号の変化を拡大して示す図。(A) is a figure which illustrates an arc detection means roughly. (B) is a figure explaining the change at the time of arc discharge generation of the signal from a current waveform and a voltage waveform. FIG. 6C is a diagram for explaining signal input to the voltage drop detection circuit. (D) is a flowchart explaining arc discharge detection. (E) is a figure which expands and shows the change of the signal at the time of the arc discharge shown to (b). (a)は、他の形態に係るアーク検出手段を概略的に説明する図。(b)は、電圧波形からの信号のアーク放電発生時の変化を説明する図。(c)は電圧降下検出回路への信号の入力を説明する図。(d)はアーク放電検出を説明するフロー図。(e)は、(b)に示すアーク放電発生時の信号の変化を拡大して示す図。(A) is a figure which illustrates schematically the arc detection means which concerns on another form. (B) is a figure explaining the change at the time of arc discharge generation of the signal from a voltage waveform. FIG. 6C is a diagram for explaining signal input to the voltage drop detection circuit. (D) is a flowchart explaining arc discharge detection. (E) is a figure which expands and shows the change of the signal at the time of the arc discharge shown to (b). (a)は、さらに他の形態に係るアーク検出手段を概略的に説明する図。(b)は、電圧波形のアーク放電発生時の変化を説明する図。(A) is a figure which illustrates schematically the arc detection means which concerns on another form. (B) is a figure explaining the change at the time of arc discharge generation of a voltage waveform. (a)は、さらに他の形態に係るアーク検出手段を概略的に説明する図。(b)は、差分波形のアーク放電発生時の変化を説明する図。(A) is a figure which illustrates schematically the arc detection means which concerns on another form. (B) is a figure explaining the change at the time of arc discharge generation of a difference waveform.

1 スパッタリング装置
41a、41b ターゲット
6 電力供給部
7 発振部
8 アーク検出手段
E 交流電源
K 電源ケーブル

1 Sputtering equipment
41a, 41b Target 6 Power supply unit 7 Oscillating unit 8 Arc detection means E AC power source K Power cable

Claims (18)

真空チャンバ内に設けた一対のターゲットに、交流電源を介して所定の周波数で交互に極性をかえて電圧を印加し、各ターゲットをアノード電極、カソード電極に交互に切替え、アノード電極及びカソード電極間にグロー放電を生じさせてプラズマ雰囲気を形成し、各ターゲットをスパッタリングするスパッタリング方法であって、前記一対のターゲットへの出力電圧波形を検出し、この出力電圧の電圧降下時間が正常なグロー放電時よりも短時間であると判断した場合、前記交流電源からの出力を遮断することを特徴とするスパッタリング方法。 A voltage is alternately applied to a pair of targets provided in the vacuum chamber at a predetermined frequency via an AC power source, and each target is alternately switched between an anode electrode and a cathode electrode. A sputtering method in which a plasma atmosphere is formed by causing glow discharge to be generated and sputtering is performed on each target, the output voltage waveform to the pair of targets is detected, and when the voltage drop time of this output voltage is normal The sputtering method characterized by shutting off the output from the AC power supply when it is determined that the time is shorter than that. 前記一対のターゲット相互間の出力電流波形を検出し、この出力電流の絶対値が所定値を超えると、前記グロー放電が生じているとみなし、この出力電流の絶対値から電流ゲート信号を作ると共に、前記出力電圧の絶対値から電圧パルス信号を作り、この電流ゲート信号のオン状態において電圧パルス信号がオフ状態になると、前記出力電圧の電圧降下時間が正常なグロー放電時よりも短時間であると判断することを特徴とする請求項1記載のスパッタリング方法。 Detecting an output current waveform between said pair of targets mutually the absolute value of the output current exceeds a predetermined value, it is considered that the glow discharge occurs, making current gate signal from the absolute value of the output current together, it creates a voltage pulse signal from the absolute value of the output voltage, when the voltage pulse signal in the on state of the current gate signal is turned off, the voltage drop time of the output voltage than the normal glow discharge short The sputtering method according to claim 1, wherein it is determined that the time is reached. 前記スパッタリング中、前記ターゲットへの出力電流波形、出力電圧波形の位相が略一致するように制御することを特徴とする請求項1または請求項2記載のスパッタリング方法。   3. The sputtering method according to claim 1, wherein the phase of the output current waveform and the output voltage waveform to the target is substantially matched during the sputtering. 前記所定値を、交流電源から一対のターゲットへの投入電力に応じて変化させることを特徴とする請求項2または請求項3記載のスパッタリング方法。   The sputtering method according to claim 2, wherein the predetermined value is changed according to input power from the AC power source to the pair of targets. 前記出力電圧の絶対値から電圧パルス信号を作ると共に、この電圧パルス信号のパルス幅を検出し、このパルス幅が所定値より小さくなった場合に、前記出力電圧の電圧降下時間が正常なグロー放電時よりも短時間であると判断することを特徴とする請求項1記載のスパッタリング方法。 Together making a voltage pulse signal from the absolute value of the output voltage, and detects the pulse width of the voltage pulse signal, when the pulse width is smaller than the predetermined value, the voltage drop time of the output voltage is normal The sputtering method according to claim 1, wherein it is determined that the time is shorter than that during glow discharge. 前記所定値を、出力電圧の絶対値から直接決定するか、またはアーク放電の発生しない場合のパルス幅を予め測定して相対的に決定することを特徴とする請求項5記載のスパッタリング方法。 It said predetermined value, either determined directly from the absolute value of the output voltage or sputtering method of claim 5, wherein the relatively determined previously measured by the pulse width in the case of not generating the arc discharge. 前記出力電圧の電圧降下に比例する微分波形を検出し、この微分値の絶対値が所定値を超えて大きくなった場合に、前記出力電圧波形の電圧降下時間が正常なグロー放電時よりも短時間であると判断することを特徴とする請求項1記載のスパッタリング方法。 Detecting the differential waveform is proportional to the voltage drop of the output voltage, when the absolute value of the differential value is greater than a predetermined value, than when the voltage drop time is normal glow discharge of the output voltage waveform The sputtering method according to claim 1, wherein the sputtering method is determined to be a short time. 前記微分波形を検出するのに先立って、フィルター回路を介して出力電圧波形のノイズを除去することを特徴とする請求項7記載のスパッタリング方法。   8. The sputtering method according to claim 7, wherein noise in the output voltage waveform is removed through a filter circuit prior to detecting the differential waveform. 前記出力電圧波形が略正弦波であることを特徴とする請求項7または請求項8記載のスパッタリング方法。   The sputtering method according to claim 7 or 8, wherein the output voltage waveform is a substantially sine wave. 前記一対のターゲット相互間の出力電流波形を検出し、前記出力電圧波形と出力電流波形との位相及び振幅が略一致するように調節した後にこれらの波形の差分波形を検出し、この差分値の絶対値が所定値を超えて大きくなった場合に、前記出力電圧波形の電圧降下時間が正常なグロー放電時よりも短時間であると判断することを特徴とする請求項1記載のスパッタリング方法。 An output current waveform between the pair of targets is detected, and after adjusting the phase and amplitude of the output voltage waveform and the output current waveform to substantially coincide with each other, a differential waveform of these waveforms is detected, and the difference value 2. The sputtering method according to claim 1, wherein when the absolute value exceeds a predetermined value, the voltage drop time of the output voltage waveform is determined to be shorter than that during normal glow discharge. 前記差分波形を検出するのに先立って、フィルター回路を介して出力電圧波形及び出力電流波形のノイズを除去することを特徴とする請求項10記載のスパッタリング方法。   11. The sputtering method according to claim 10, wherein noise of an output voltage waveform and an output current waveform is removed through a filter circuit prior to detecting the differential waveform. 前記出力電圧波形及び出力電流波形が略正弦波であることを特徴とする請求項10または請求項11記載のスパッタリング方法。   The sputtering method according to claim 10 or 11, wherein the output voltage waveform and the output current waveform are substantially sine waves. 真空チャンバ内に設けた一対のターゲットと、この一対のターゲット間に、所定の周波数で交互に極性をかえて電圧を印加する交流電源とを備え、前記ターゲットへの出力電圧の電圧降下時間が正常なグロー放電時よりも短時間である電圧降下を検出するアーク検出手段と、アーク検出回路からの出力で交流電源からの出力を遮断する遮断手段とを設けたことを特徴とするスパッタリング装置。 A pair of targets provided in the vacuum chamber, and an AC power supply that alternately applies a voltage at a predetermined frequency and applies a voltage between the pair of targets, and the voltage drop time of the output voltage to the target is normal A sputtering apparatus comprising: an arc detecting means for detecting a voltage drop that is shorter than that during a glow discharge; and an interrupting means for interrupting an output from an AC power source by an output from an arc detecting circuit. 前記交流電源に、一対のターゲットへの出力電圧波形及び出力電流波形の位相を略一致させる位相調節手段を設けたことを特徴とする請求項13記載のスパッタリング装置。   14. The sputtering apparatus according to claim 13, wherein the AC power supply is provided with phase adjusting means for substantially matching the phases of the output voltage waveform and the output current waveform to the pair of targets. 前記アーク検出手段は、前記一対のターゲット相互間の出力電流及び出力電圧の絶対値を検出する第1絶対値検出回路及び第2絶対値検出回路と、第1絶対値検出回路及び第2絶対値検出回路からの絶対値及び検出レベルがそれぞれ入力される比較器を設けた電流ゲート信号発生回路及び電圧パルス信号発生回路と、電流ゲート信号発生回路及び電圧パルス信号発生回路からの電流ゲート信号及び電圧パルス信号とがそれぞれ入力される電圧降下検出回路とから構成され、この電流ゲート信号のオン状態において電圧ゲート信号がオフ状態になると、正常なグロー放電時よりも短時間である電圧降下を検出することを特徴とする請求項13または請求項14記載のスパッタリング装置。 The arc detection means includes a first absolute value detection circuit and a second absolute value detection circuit for detecting an absolute value of an output current and an output voltage between the pair of targets, and a first absolute value detection circuit and a second absolute value. A current gate signal generation circuit and a voltage pulse signal generation circuit provided with a comparator to which an absolute value and a detection level from the detection circuit are respectively input, and a current gate signal and a voltage from the current gate signal generation circuit and the voltage pulse signal generation circuit When the voltage gate signal is turned off when the current gate signal is on, the voltage drop is detected for a shorter time than during normal glow discharge. The sputtering apparatus according to claim 13 or 14, wherein the sputtering apparatus is characterized. 前記アーク検出手段は、前記一対のターゲット相互間の出力電圧の絶対値を検出する絶対値検出回路と、この絶対値検出回路からの絶対値及び検出レベルが入力される比較器を設けた電圧パルス発生回路と、電圧パルス発生回路からの電圧パルス信号が入力される電圧降下検出回路とから構成され、電圧降下検出回路に入力された電圧パルス信号のパルス幅を検出し、このパルス幅が所定値より小さくなった場合に、正常なグロー放電時よりも短時間である電圧降下を検出することを特徴とする請求項13または請求項14記載のスパッタリング装置。 Said arc detecting means includes absolute value detecting circuit for detecting the absolute value of the output voltage between said pair of targets mutually voltages provided a comparator absolute value and the detection level from the absolute value detection circuit is input It consists of a pulse generation circuit and a voltage drop detection circuit to which the voltage pulse signal from the voltage pulse generation circuit is input. The pulse width of the voltage pulse signal input to the voltage drop detection circuit is detected, and this pulse width is predetermined. 15. The sputtering apparatus according to claim 13, wherein a voltage drop that is shorter than a normal glow discharge is detected when the value is smaller than the value. 前記アーク検出手段は、前記一対のターゲット相互間の出力電圧の電圧降下に比例する微分波形を検出する微分回路と、この微分回路での微分値の絶対値を検出する絶対値検出回路と、絶対値検出回路からの絶対値と検出レベルとが入力される比較器を有する電圧微分波形回路とから構成され、微分値の絶対値が所定値を超えて大きくなった場合に、正常なグロー放電時よりも短時間である電圧降下を検出することを特徴とする請求項13または請求項14記載のスパッタリング装置。 It said arc detecting means includes a differentiating circuit for detecting a differential waveform which is proportional to the voltage drop of the output voltage between said pair of targets mutually and absolute value detection circuit for detecting the absolute value of a differential value in the differential circuit, A voltage differential waveform circuit having a comparator to which the absolute value from the absolute value detection circuit and the detection level are input. When the absolute value of the differential value exceeds a predetermined value, normal glow discharge The sputtering apparatus according to claim 13 or 14, wherein a voltage drop that is shorter than the time is detected. 前記アーク検出手段は、前記一対のターゲット相互間の出力電圧波形及び出力電流波形の振幅が略一致するように調節する第1及び第2の各ゲイン調整回路と、各ゲイン調整回路からの出力電圧波形及び出力電流波形の差分波形を検出する差動アンプと、この差動アンプでの差分値の絶対値を検出する絶対値検出回路と、絶対値検出回路からの差動波形と検出レベルとが入力される比較器を有する差分波形検出回路とから構成され、差分値の絶対値が所定値を超えて大きくなった場合に、正常なグロー放電時よりも短時間である電圧降下を検出することを特徴とする請求項13または請求項14記載のスパッタリング装置。 The arc detection means includes first and second gain adjustment circuits that adjust the amplitudes of the output voltage waveform and the output current waveform between the pair of targets to substantially match each other, and the output voltage from each gain adjustment circuit. A differential amplifier that detects a difference waveform between the waveform and the output current waveform, an absolute value detection circuit that detects an absolute value of a difference value in the differential amplifier , a differential waveform from the absolute value detection circuit, and a detection level It is composed of a differential waveform detection circuit that has a comparator to be input, and detects a voltage drop that is shorter than normal glow discharge when the absolute value of the differential value exceeds a predetermined value. The sputtering apparatus according to claim 13 or 14, wherein:
JP2006003444A 2006-01-11 2006-01-11 Sputtering method and sputtering apparatus Active JP4963023B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006003444A JP4963023B2 (en) 2006-01-11 2006-01-11 Sputtering method and sputtering apparatus
TW096101141A TWI392755B (en) 2006-01-11 2007-01-11 Sputtering method and sputtering device
KR1020087016805A KR101028050B1 (en) 2006-01-11 2007-01-11 Sputtering method and sputtering system
CN2007800022189A CN101370959B (en) 2006-01-11 2007-01-11 Sputtering method and sputtering system
PCT/JP2007/050200 WO2007080905A1 (en) 2006-01-11 2007-01-11 Sputtering method and sputtering system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006003444A JP4963023B2 (en) 2006-01-11 2006-01-11 Sputtering method and sputtering apparatus

Publications (3)

Publication Number Publication Date
JP2007186725A JP2007186725A (en) 2007-07-26
JP2007186725A5 JP2007186725A5 (en) 2009-02-26
JP4963023B2 true JP4963023B2 (en) 2012-06-27

Family

ID=38256310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006003444A Active JP4963023B2 (en) 2006-01-11 2006-01-11 Sputtering method and sputtering apparatus

Country Status (5)

Country Link
JP (1) JP4963023B2 (en)
KR (1) KR101028050B1 (en)
CN (1) CN101370959B (en)
TW (1) TWI392755B (en)
WO (1) WO2007080905A1 (en)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5016819B2 (en) * 2006-01-11 2012-09-05 株式会社アルバック Sputtering method and sputtering apparatus
WO2009025306A1 (en) * 2007-08-20 2009-02-26 Ulvac, Inc. Sputtering method
JP5429771B2 (en) * 2008-05-26 2014-02-26 株式会社アルバック Sputtering method
US9613784B2 (en) 2008-07-17 2017-04-04 Mks Instruments, Inc. Sputtering system and method including an arc detection
JP5363166B2 (en) * 2009-03-31 2013-12-11 株式会社アルバック Sputtering method
DE102010031568B4 (en) 2010-07-20 2014-12-11 TRUMPF Hüttinger GmbH + Co. KG Arclöschanordnung and method for erasing arcs
WO2012108150A1 (en) * 2011-02-08 2012-08-16 シャープ株式会社 Magnetron sputtering device, method for controlling magnetron sputtering device, and film forming method
DE102013110883B3 (en) * 2013-10-01 2015-01-15 TRUMPF Hüttinger GmbH + Co. KG Apparatus and method for monitoring a discharge in a plasma process
EP2905801B1 (en) 2014-02-07 2019-05-22 TRUMPF Huettinger Sp. Z o. o. Method of monitoring the discharge in a plasma process and monitoring device for monitoring the discharge in a plasma
TWI617687B (en) * 2014-12-04 2018-03-11 財團法人金屬工業研究發展中心 Monitoring method and system for a sputter device
KR101757818B1 (en) 2015-10-12 2017-07-26 세메스 주식회사 Apparatus for monitoring pulsed radio frequency power, and apparatus for treating substrate comprising the same
JP7195504B2 (en) 2020-07-31 2022-12-26 国立研究開発法人日本原子力研究開発機構 Vacuum component, vacuum exhaust method using the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4441206C2 (en) * 1994-11-19 1996-09-26 Leybold Ag Device for the suppression of rollovers in cathode sputtering devices
JPH09170079A (en) * 1995-12-18 1997-06-30 Asahi Glass Co Ltd Sputtering method and device
KR100322330B1 (en) * 1997-04-21 2002-03-18 히가시 데츠로 Method and apparatus for ionized sputtering of materials
JPH11200036A (en) * 1998-01-16 1999-07-27 Toshiba Corp Production of thin film and sputtering device therefor
JP2001003166A (en) * 1999-04-23 2001-01-09 Nippon Sheet Glass Co Ltd Method for coating surface of substrate with coating film and substrate by using the method
JP2002012969A (en) * 2000-07-03 2002-01-15 Sanyo Shinku Kogyo Kk Method for controlling sputtering apparatus
JP4780972B2 (en) * 2004-03-11 2011-09-28 株式会社アルバック Sputtering equipment

Also Published As

Publication number Publication date
WO2007080905A1 (en) 2007-07-19
CN101370959A (en) 2009-02-18
KR20080078053A (en) 2008-08-26
JP2007186725A (en) 2007-07-26
TWI392755B (en) 2013-04-11
KR101028050B1 (en) 2011-04-08
CN101370959B (en) 2011-01-12
TW200732488A (en) 2007-09-01

Similar Documents

Publication Publication Date Title
JP4963023B2 (en) Sputtering method and sputtering apparatus
KR101181875B1 (en) Bipolar pulse power source and power source device formed by connecting a plurality of bipolar pulse power sources in parallel
TWI552223B (en) Plasma processing device
JP5429772B2 (en) Power supply
JP2007186725A5 (en)
JP5016819B2 (en) Sputtering method and sputtering apparatus
JP2008060429A (en) Plasma treatment apparatus and plasma treatment method of substrate
JP5322234B2 (en) Sputtering method and sputtering apparatus
JP2006286791A (en) Plasma processing apparatus
KR101018652B1 (en) Sputtering apparatus
JPWO2003103348A1 (en) Discharge power supply, sputtering power supply and sputtering apparatus
KR101068549B1 (en) Thin film forming method and thin film forming apparatus
JPH08167500A (en) Power source for high frequency plasma generating device
JP5322235B2 (en) Sputtering method
JP2004220923A (en) Abnormal discharge detection device and method, and plasma treatment device comprising the abnormal discharge detection device
JP4523352B2 (en) Plasma processing equipment
KR20110122550A (en) System for sputtering and method thereof
JP4889280B2 (en) Sputtering equipment
JP5353633B2 (en) High frequency plasma processing method and high frequency plasma processing apparatus
TWI835826B (en) Control method of plasma treatment device and plasma treatment device
TW202013501A (en) Control method and plasma processing device
JPH01294852A (en) Apparatus for etching aluminum alloy film

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090106

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120321

R150 Certificate of patent or registration of utility model

Ref document number: 4963023

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250