JP4961731B2 - 半導体パッケージ及び半導体パッケージの製造方法 - Google Patents

半導体パッケージ及び半導体パッケージの製造方法 Download PDF

Info

Publication number
JP4961731B2
JP4961731B2 JP2005348851A JP2005348851A JP4961731B2 JP 4961731 B2 JP4961731 B2 JP 4961731B2 JP 2005348851 A JP2005348851 A JP 2005348851A JP 2005348851 A JP2005348851 A JP 2005348851A JP 4961731 B2 JP4961731 B2 JP 4961731B2
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor package
base film
film
metal cap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005348851A
Other languages
English (en)
Other versions
JP2007157876A (ja
Inventor
圭一郎 佐々
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005348851A priority Critical patent/JP4961731B2/ja
Publication of JP2007157876A publication Critical patent/JP2007157876A/ja
Application granted granted Critical
Publication of JP4961731B2 publication Critical patent/JP4961731B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体パッケージ、特に、ベースフィルム上に半導体部品を固定しこの半導体部品上をカバーフィルムによって覆って収納実装する半導体パッケージ及びその製造方法に関する。
昨今の通信・携帯電話の高周波装置の小型化に伴い、実装面積がますます縮小化していく中で、通信フィルターＩＣなどでは、信号のクロストークを低減して良好なアイソレーション状態及び良好な放熱性を保持した状態で、高密度実装を行うことが要求されている。
フレキシブル基板は微細な配線パターンを高密度に形成することができるので、多用されている。従来、半導体部品や受動部品等をパッケージした状態でフレキシブル基板に実装をしていた。
フレキシブル基板を用いた半導体パッケージに関する報告として、例えば、後記する特許文献１があり、この特許文献１には、金属板に予め絞り加工により予め凹部を形成しておく工程と、フレキシブル配線基板にフィルム状熱可塑性接着剤をラミネートする工程と、金属板にフレキシブル配線基板をフィルム状熱可塑性接着剤を介して凹部形状に倣うように熱圧着する工程と、半導体素子チップを金属基板の凹部に搭載し半導体チップとフレキシブル配線基板とをワイヤーボンディングにより電気的に接続する工程と、光透過性基板を金属基板に接着し封止する工程とを有する半導体パッケージの記載がある。
図１０は、特許文献１に記載の従来技術による半導体パッケージの製造方法を説明する図である。
この従来技術による半導体パッケージの製造方法は次の通りである。金属基板５１に絞り加工を行い、固体撮像素子チップを搭載するための凹部を形成し、フレキシブル配線基板５２にフィルム状熱可塑性接着剤５３を熱圧着機又は熱ロールによって仮接着する。フレキシブル配線基板５２は、カバーレイフィルム６１、銅配線６２、絶縁ベースフィルム６３、コネクタ差し込み部補強板６４から構成されている。絞り加工により凹部を形成した金属基板５１に、フレキシブル配線基板５２を先に仮接着したフィルム状熱可塑性接着剤５３を介して、熱圧着する。これにより金属基板５１の凹部形状に倣うようにフレキシブル配線基板５２が接着される。
次に、固体撮像素子チップ５５を金属基板５１の凹部にダイボンド剤によりダイボンデイングする。更に、固体撮像素子チップ５５とフレキシブル配線基板５２をボンデイングワイヤー５４でワイヤーボンディングにより電気的に接続する。最後に、少なくともどちらか一方の面に遮光部材５７が形成されている光透過性基板５６を金属基板５１に接着されたフレキシブル配線基板５２に接着剤５８で接着して、密封封止する。
特開２００４−３４９３６９号公報（段落０００９〜００１５）
通信・携帯電話の高周波装置の小型化を実現する際に、使用される半導体部品の特性の劣化させることなく安定して動作させることが重要である。通信・携帯電話の高周波装置に限らず一般の情報機器の安定な動作の実現のために、特に、半導体部品に加わる外部力からの保護、気密性の保持、放熱特性、信号のクロストークの低減（アイソレーション特性の保持）に関する配慮が、半導体部品の信頼性の高い高密度実装の実現に重要である。
従来、配線パターンを高密度に形成できるフレキシブル基板に半導体部品や受動部品を搭載して多種多様な機器が製造されていたが、これらではパッケージ化された半導体部品や受動部品がフレキシブル基板に実装されていた。このため、パッケージの大きさによって半導体部品の配列が自由にできず、高密度実装の妨げとなっており、機器の製造工程や使用される環境で加わる外力からの半導体部品の保護、気密性の保持、放熱性の保持、アイソレーション特性の保持等を、部品のサイズの増大を招くことなく実現することが強く望まれている。
フレキシブル基板を用いた半導体パッケージに関する特許文献１に記載の技術は、金属基板上に配線パターンを形成し、配線パターンと金属基板を一体に絞り加工をおこなって半導体チップを搭載する凹部を形成することによって得られる半導体パッケージにおける、配線パターンにクラックや断線が生じるという問題、一体に絞り加工を行う点から絶縁層、導体パターン及び保護絶縁層の材料の選定や絞り加工形状に制約されるという問題（特許文献１の段落０００６、０００８を参照。）を解決するものである。
特許文献１では、図１０に示したように、固体撮像素子チップ５５は金属基板５１の凹部にダイボンド剤によりダイボンデイングされ、固体撮像素子チップ５５はボンデイングワイヤー５４でフレキシブル配線基板５２に電気的に接続されており、チップ５５はフレキシブル配線基板５２に保持固定される構造とはなっていない。
また、チップ５５は、その下部が金属基板５１の凹部の低部に固定され、金属基板５１と光透過性基板５６によって挟まれる空間に密封封止されているが、チップ５５の上部のボンデイングワイヤー５４のループ形状が、光透過性基板５６の金属基板５１への接着を妨害しないように金属基板の５１の最上面より低くなるように調整されており（特許文献の段落００１５を参照。）、チップ５５は金属基板５１と光透過性基板５６とによって保護された状態となっている。
しかし、チップ５５の上部には光透過性基板５６を配置できるものの、光経路を妨害する構成要素をチップ５５の上方に配置することはできない。従って、チップ５５の上方に保護キャップや放熱ヒートシンクを配置できる構成をとることはできない。特許文献１は光学素子チップの気密封止の技術を示しているものの、外力からの半導体部品の保護、気密性の保持、放熱性の保持、アイソレーション特性の保持等を、部品のサイズの増大を招くことなく実現し高密度実装を可能にする技術を示唆するものではない。
本発明は、上述したような課題を解決するためになされたものであって、その目的は、外力から半導体部品を保護し且つ気密性の保持を行うことが可能な半導体パッケージ及びその製造方法を提供することにある。
即ち、本発明は、電気的絶縁性及び柔軟性のあるベースフィルム上に半導体部品が固定され、少なくともこの半導体部品上が電気的絶縁性及び柔軟性のあるカバーフィルムによって覆われ、前記ベースフィルムと前記カバーフィルムとの間に配置される導体層に前記半導体部品が電気的に接続されている半導体パッケージに係るものである。
また、本発明は、電気的絶縁性及び柔軟性のあるベースフィルムに保持された導体層と半導体部品とを電気的に接続する工程と、電気的絶縁性及び柔軟性のあるカバーフィルムによって少なくとも前記半導体部品を覆う工程とを有する、半導体パッケージの製造方法
に係るものである。
本発明によれば、電気絶縁性及び柔軟性のあるベースフィルム上に半導体部品が固定され、少なくともこの半導体部品上が電気絶縁性及び柔軟性のあるカバーフィルムによって覆われて、ベアチップをはじめとする半導体部品が収納実装され、ベースフィルム及びカバーフィルムは機械的強度をもち且つ柔軟性をもっているので、外力から半導体部品を保護し且つ気密性の保持を行うことが可能な半導体パッケージ及びその製造方法を提供することができる。
本発明の半導体パッケージでは、前記半導体部品が、前記ベースフィルムと前記カバーフィルムによって形成される中空空間に実装される構成とするのがよい。ベースフィルム及びカバーフィルムによって形成される中空空間は気密な空間であり外気から遮断されているので、半導体部品の安定動作環境が保持されることになる。
また、前記導電層が前記ベースフィルムに形成される構成とするのがよい。これによって、半導体部品の端子部と導体層とを最短距離で電気的に接続し固定することができる。
また、前記半導体部品を覆う金属キャップを有する構成とするのがよい。これによって一方向からの外力から半導体部品を保護して機械的強度をもたせパッケージの信頼性を向上させることができる。
また、前記半導体部品と前記金属キャップとが密着している構成とするのがよい。この密着により半導体部品の放熱性を向上させると共にパッケージの機械的強度をもたせることができる。
また、前記金属キャップに密着する放熱用部材を有する構成とするのがよい。これによって、半導体部品の放熱性を更に向上させることができる。
また、前記ベースフィルムと前記導体層の間に金属板が配置され、前記半導体部品は、前記金属板と前記金属キャップとの間に配置される構成とするのがよい。上記の一方向とは反対の他方向からの外力から半導体部品を保護して機械的強度をもたせると共に、金属キャップと金属板により両方向からの外力から半導体部品を保護することによって、パッケージの信頼性をより向上させることができる。
また、前記ベースフィルムは、外部回路に接続するための端子部を少なくとも一方の端部に有する構成とするのがよい。この端子部は、半導体部品が収納される収納部と配線のための導体層が形成された柔軟性をもつベースフィルムによるフレキシブルシートよって繋がっているので、機器内部の余剰空間にフレキシブルシートを配置することによって、この端子部を介してこの半導体パッケージを所望の機能を実行する機能回路に接続することが容易にできる。
また、前記半導体部品が複数個、前記ベースフィルムと前記カバーフィルムによって形成される中空空間に実装された半導体部品埋め込み型モジュールを構成するのがよい。これによって、ベアチップ等の複数の半導体部品を内部に埋め込み実装して複雑な処理を行うモジュールを構成することができる。即ち、実装面積を低減して半導体部品の高密度実装を行うことができる。
本発明の半導体パッケージの製造方法では、前記ベースフィルムと前記カバーフィルムによって前記半導体部品を実装する中空空間が形成される構成とするのがよい。また、前記導電層を前記ベースフィルムに形成する工程を有する構成とするのがよい。また、前記半導体部品を金属キャップで覆う工程を有する構成とするのがよい。また、前記半導体部品と前記金属キャップとを密着させる構成とするのがよい。また、前記金属キャップに放熱用部材を密着させる構成とするのがよい。また、前記ベースフィルムと前記導体層の間に金属板を配置する工程と、前記半導体部品を、前記金属板と前記金属キャップとの間に配置する工程とを有する構成とするのがよい。また、外部回路に接続するための端子部を前記ベースフィルムの少なくとも一方の端部に形成する工程を有する構成とするのがよい。また、前記半導体部品の複数個を、前記ベースフィルムと前記カバーフィルムによって形成される中空空間に実装し、半導体部品埋め込み型モジュールを構成するのがよい。
以上によって、従来のフレキシブル基板の製造工程の中に、ベースフィルムと導体層の間に金属板を配置する工程、半導体部品を金属板と金属キャップとの間に配置する工程、半導体部品を金属キャップで覆う工程を付加して、半導体部品と金属キャップとを密着させ、金属キャップに放熱用部材を密着させる構成とするので、外力から半導体部品を保護し且つ気密性の保持を行うことが可能な半導体パッケージの製造方法を提供することができる。
さらに、ベアチップ等の複数の半導体部品を内部に高密度実装し埋め込み複雑な処理を行うモジュールを製造することができる。
以下の説明で使用する「フィルム」、「銅箔」、「接着剤層」について説明しておく。「フィルム」は、従来のフレキシブル配線基板(又は、シート)で多用されているベースフィルムやカバーフィルムと同様のものであり、電気絶縁性及び柔軟性をもち、屈曲可能なものである。例えば、ポリイミド樹脂、ガラスエポキシ樹脂、フッ素樹脂等からなるフィルム、熱可塑性樹脂からなるフィルムが使用される。「銅箔」、「接着剤層」もそれぞれ、従来のフレキシブル配線基板(又は、シート)で多用されている銅箔、接着剤層と同様のものである。
第１の実施の形態
図１は、本発明の第１の実施の形態における、半導体パッケージ１０ａの構造を説明する図であり、（Ａ）は斜視図、（Ｂ）は（Ａ）のＺ−Ｚ部の断面図である。
図１（Ａ）に示す外観図のように、半導体パッケージ１０ａは、ベアチップ３０が収納されるベアチップ収納部１８と、両端に形成される端子部１５とを有している。端子部１５は一方の端部に形成されていてもよい。後述するように、端子部１５は、配線のための導体層をもち柔軟性をもつフレキシブル配線シートによってベアチップ収納部１８内のベアチップ３０に繋がっており、機器内部の余剰空間にフレキシブル配線シートを配置して、端子部１５を介してこの半導体パッケージを所望の機能を実行する機能回路に接続される。
図１（Ｂ）に示すように、金属ベース（板）２２が埋め込まれたベースフィルム２０に形成された接着剤層２４に、銅箔２６の層が形成され、この銅箔２６の層にベアチップ３０の端子が半田バンプ３１を介してフリップチップ実装され、ベアチップ３０が実装される領域及び端子部１５の領域を除く銅箔２６の層の領域は、接着剤層２４及び中間フィルム２８によって覆われている。
ベアチップ３０には、金属キャップ３２が密着して装着され、この金属キャップ３２は中間フィルム２８にも密着している。金属キャップ３２及び中間フィルム２８は、接着剤層２４を介してカバーフィルム３４によって覆われている。この結果、ベアチップ３０は、ベースフィルム２０に固定され、カバーフィルム３４によって覆われることになり、ベアチップ３０は、ベースフィルム２０とカバーフィルム３４によって形成される気密な中空空間に実装されることになる。
この結果、ベアチップ３０は、金属キャップ３２と金属ベース２２によって挟まれ、更に、ベースフィルム２０とカバーフィルム３４によって挟まれるので、外力から保護され信頼性を保持することができる。ベアチップ収納部１８と端子部１５との間のフレキシブル配線シートの部分によって、屈曲性が保持されているので、所望の配線経路を選択して半導体パッケージ１０ａを所望の機能を実行する機能回路に接続することができる。
なお、ベースフィルム２０、中間フィルム２８、カバーフィルム３４は、電気絶縁性であり柔軟性をもち屈曲可能であることは言うまでもない。
図１に示す例では、ベアチップ３０を１個実装した状態を示しているが、複数のベアチップ３０を実装して、半導体部品埋め込み型モジュールを構成できることは言うまでもない。実装する複数のベアチップ３０の端子部の位置に対応するように銅箔２６の層に接続用端子部を形成し、さらにこの接続用端子部と両端の端子部１５とを繋ぐ配線パターンを形成すればよい。
図２は、本実施の形態の変形例である半導体パッケージ１０ｂの構造を説明する図であり、（Ａ）は斜視図、（Ｂ）は（Ａ）のＺ−Ｚ部に対応する断面図である。
図２に示す半導体パッケージ１０ｂは、図１に示した半導体パッケージ１０ａの変形例であり、端子部１５を４箇所に設け、図１の構成よりも多数のベアチップ３０を実装できる構成として、より多機能の処理を実行する半導体部品埋め込み型モジュールを構成している。この場合も、実装する複数のベアチップ３０の端子部の位置に対応するように銅箔２６の層に接続用端子部を形成し、さらにこれら接続用端子部と４箇所の端部の端子部１５とを繋ぐ配線パターンを形成すればよい。このように、最小部品であるベアチップの複数個を集約させて実装することによって実装面積を低減させることができる。
図３は、本実施の形態の半導体パッケージ１０ａの製造工程を説明する、図１（Ａ）のＺ−Ｚ部の断面図であり、図４は、図３に続く製造工程を説明する断面図である。以下、図３及び図４を参照しながら製造工程を説明する。
（１）所望のサイズのベースフィルム２０を準備する。
（２）ベースフィルム２０に金属ベース２２を装着する。金属ベース２２の大きさは実装する単数又は複数のベアチップ３０をカバーするに十分な大きさとする。
（３）ベースフィルム２０をその軟化点の近傍の温度まで加温した状態で、金属ベース２２をベースフィルム２０に加圧圧入させた後、室温に戻す。
（４）ベースフィルム２０及び露出する金属ベース２２上に接着剤層２４を形成しこの上に銅箔２６を貼り付ける。次に、この銅箔２６の層に、単数又は複数のベアチップ３０を接続する接続用端子部と、これら接続用端子部と端子部１５とを繋ぐ配線パターンを形成する。なお、銅箔付きのフィルムを、ベースフィルム２０及び露出する金属ベース２２上に接着した後に、上記の配線パターンを形成してもよい。
（５）ベアチップ３０を接続する接続用端子部及び端子部１５を除く、銅箔２６の層の領域を接着剤層２４によって覆う。接着剤層２４は絶縁性接着剤の塗布、接着フィルムの貼り付け、エポキシ樹脂のＢステージフィルムの使用によって形成できる。
（６）露出する接続用端子部にベアチップ３０をフリップチップ実装する。
（７）実装されたベアチップ３０が露出するように、（６）で形成された接着剤層２４に中間フィルム２８を装着する。なお、（６）に続いて、ベアチップ３０が実装される領域を露出するように、形成された接着剤層２４に中間フィルム２８を装着した後に、露出する接続用端子部にベアチップ３０をフリップチップ実装してもよい。
（８）実装されたベアチップ３０及び中間フィルム２８に密着するように、金属キャップ３２を装着する。金属キャップ３２の大きさは、単数又は複数のベアチップ３０をカバーするに十分な大きさとし、金属ベース２２とほぼ同じ大きさかそれよりも小さくする。
（９）金属キャップ３２及び中間フィルム２８をカバーするように、接着層２４を形成する。
（１０）（９）で形成された接着層２４にカバーフィルム３４を装着する。なお、カバーフィルム３４の装着に先立って、機械的強度増大させるために、ベアチップ３０の上部に、金属キャップ３２を覆うに十分な大きさをもつ基板をカバーとして装着した後に、この基板を接着剤層で覆い、この接着剤層及び（９）で形成された接着層２４にカバーフィルム３４を装着してもよい。
以上の工程によって、単数又は複数のベアチップ３０が収納される、両端に形成される端子部１５とをもち、端子部１５とベアチップ収納部１８との間が配線のための導体層をもち柔軟性をもつフレキシブル配線シートよって繋がれた半導体パッケージ１０ａが完成する。ベアチップ３０は、金属キャップ３２と金属ベース２２とによって挟まれ、更に、ベースフィルム２０とカバーフィルム３４によって挟まれて形成される気密な中空空間に実装されることになる。
なお、（６）から（１０）を乾燥した希ガス又は中性ガスの雰囲気で行うことによって、中空空間は乾燥した希ガス又は中性ガスが残留するので、ベアチップ３０は乾燥ガス雰囲気に封止され、結露を生じることはない。中空空間の気密性を良好にするためには、ベースフィルム２０、中間フィルム２８、カバーフィルム３４として、ガス透過率が小さいポリイミドフィルムを使用するのが好ましい。
また、カバーフィルム３４に接着固定される金属キャップ３２の大きさを、ベースフィルム２０に埋め込まれこれと一体化された金属ベース２２とほぼ同じ大きさかそれよりも小さくするので、金属キャップ３２の側からの外力は金属ベース２２によって受け止められ、金属ベース２２の側からの外力は直接にベアチップ３０に加わることがないので、ベアチップ３０は外力から保護される。
また、ベースフィルム２０、中間フィルム２８、カバーフィルム３４として、熱可塑性フィルムを使用しそのヒートシール性を利用して、接着剤層２４を設けずに各層間、例えば、ベースフィルム２０と銅箔２６との間、銅箔２６と中間フィルム２８との間、中間フィルム２８とカバーフィルム３４との間を貼り合わせることもできる。この場合、半導体パッケージの最大厚さをより薄型にすることができる。
以下、半導体パッケージ１０ａ、１０ｂの各層の厚さの例、及び、金属ベース２２、金属キャップ３２の大きさの例について説明する。
金属ベース２２の厚さは１００μｍ、ベースフィルムの厚さは５μｍ、ベースフィルム２０を覆う接着層２４の厚さは１０μｍ、銅箔２６の層の厚さは５μｍ、銅箔２６に形成される接着層２４の厚さは１０μｍ、中間フィルム２８の厚さは１０μｍ、中間フィルム２８に形成される接着層２４の厚さは１０μｍ、カバーフィルム３４の厚さは１０μｍ、金属キャップ３２のベアチップ３０に重なる部分の厚さは１００μｍであり、ベアチップの厚さを２００μｍとする時、半導体パッケージ１０ａ、１０ｂの最大厚さは約０．４５ｍｍとなる。また、金属ベース２２の大きさは、例えば、２ｍｍ×２ｍｍ、金属キャップ３２の大きさは、例えば、２．５ｍｍ×２．５ｍｍである。
なお、本実施の形態において、より実装密度を大きくするために、図１に示すｚ方向に、電気的に接続され積層された複数のベアチップ３０を中空空間に実装してもよいことは言うまでもない。
第２の実施の形態
図５は、本発明の第２の実施の形態における、半導体パッケージ１０ｃの製造工程を説明する図であり、図１（Ａ）のＺ−Ｚ部に対応する断面図である。
本実施の形態では、第１の実施の形態に更に放熱ヒートシンク３６を付加する。以下、第１の実施の形態と相違する点について説明する。
図５に示す（１）は、図４に示す（８）と同一の工程による結果を示している。本実施の形態では、図５に示す（１）に続いて、以下の工程によって、半導体パッケージ１０ｃを製造する。
（２）金属キャップ３２に密着するように、放熱ヒートシンク（ヒートシンク銅フレーム）３６を装着する。
（３）中間フィルム２８、放熱ヒートシンク３６を覆うように接着剤層２４を形成する。
（４）（３）で形成された接着層２４にカバーフィルム３４を装着する。
図６は、本実施の形態における、ベアチップ３０の近傍の金属キャップ３２及び放熱ヒートシンク３６の配置を説明する図であり、放熱ヒートシンク３６を内部より見た斜視図である。
図６に示すように、ベアチップ３０は金属キャップ３２の内部に収納され、銅箔２６の層に接続される端子が形成された側で、ベアチップ３０の一部分が金属キャップ３２の外側に出ている。そして、放熱ヒートシンク３６の一端には、金属キャップ３２全体を収納できる収納部をもち、他端は、図５（４）に示すように、端子部１５とは分離しており、半導体パッケージ１０ｃが実装され使用される機器における放熱可能な部位に配置され、放熱ヒートシンク３６は、この放熱可能な部位まで熱を運び、半導体パッケージ１０ｃの内部を冷却することができる。この結果、例えば、パワーＩＣのパワーロスを低減するためにＩＣの放熱が必要な場合は、ヒートシンクによって放熱性を向上させることができる。
本実施の形態では、単数又は複数のベアチップ３０と金属キャップ３２と放熱ヒートシンク３６を、接着剤を使用せずダイレクトにコンタクトさせて放熱経路を構成しているので、単数又は複数のベアチップ３０からの放熱による特性変動を改善することができ、更に、金属ベース２２、金属キャップ３２、放熱ヒートシンク３６をそれぞれ、図示しない配線によって、銅箔２６の層に形成されている共通グランド線に接続することによって、信号ラインのアイソレーションを向上させ、信号ラインの特性を改善することができる。
以下、半導体パッケージ１０ｃの各層の厚さの例について説明する。半導体パッケージ１０ａ、１０ｂと共通する各層の例、及び、金属ベース２２、金属キャップ３２の大きさの例については、第１の実施の形態と同じであるので説明は省略する。金属キャップ３２に重なる部分の放熱ヒートシンク３６の厚さは１００μｍであり、中間フィルム２８及び放熱ヒートシンク３６を覆う接着剤層２４の厚さは１０μｍであり、ベアチップの厚さを２００μｍとする時、半導体パッケージ１０ｃの最大厚さは、約０．５５ｍｍとなる。
第１及び第２の実施の形態による半導体パッケージ１０ａ、１０ｂ、１０ｃは、ベアチップ３０が実装されるベアチップ収納部１８の下部に凸部が存在するが、この凸部は、これら半導体パッケージを使用する機器の筐体又は機器を構成する部品に凹部を設けて、この凹部と半導体パッケージの凸部とを勘合させ半導体パッケージを安定的に固定することができる。
第３の実施の形態
本実施の形態による半導体パッケージ１０ｄは、第１の実施の形態による半導体パッケージ１０ａ、１０ｂに存在する、ベアチップ３０が実装されるベアチップ収納部１８の下部の凸部を作らない構成をもっている。以下では、第１の実施の形態による半導体パッケージ１０ａ、１０ｂと相違する点について説明する。
図７は、本発明の第３の実施の形態における、半導体パッケージ１０ｄの構造を説明する図であり、（Ａ）は斜視図、（Ｂ）は（Ａ）のＹ−Ｙ部の断面図である。
図８は、本実施の形態における半導体パッケージ１０ｄの製造工程を説明する、図７（Ａ）のＹ−Ｙ部の断面図である。
図１に示す構成と図６に示す構成の相違点は、実質的に半導体パッケージにおけるベースフィルム２０の外観形状にある。以下、図８に示す製造工程によって、この相違点を説明する。
（１）所望のサイズのベースフィルム２０を用意する。
（２）ベースフィルム２０に金属ベース２２を収納可能な凹部を機械加工又は気相エッチング等の手法を用いて形成する。金属ベース２２を収納可能な開口部をもつフィルムと開口部のないフィルムを貼り合わせて、凹部をもつベースフィルム２０を作製することもできる。
（３）凹部に金属ベース２２を埋め込み、ベースフィルム２０及び露出する金属ベース２２上に接着剤層２４を形成する。
（４）（３）で形成された接着剤層２４の上に銅箔２６を貼り付ける。以下の工程は図３（４）と同様に、この銅箔２６の層に、単数又は複数のベアチップ３０を接続する接続用端子部と、これら接続用端子部と端子部１５とを繋ぐ配線パターンを形成する。
以下、図８に示す（４）に続く工程は、図３に示す（５）以降と同じであるので省略する。
本実施の形態によれば、第１の実施の形態よりも薄型の半導体パッケージを製造することができる。
以下、半導体パッケージ１０ｄの各層の厚さの例について説明する。半導体パッケージ１０ａ、１０ｂと共通する各層の例、及び、金属ベース２２、金属キャップ３２の大きさの例については、第１の実施の形態と同じであるので説明は省略する。金属ベース２２の厚さは１００μｍであり、ベースフィルム２０の厚さは１１０μｍであり、他の各層の厚さを第１の実施の形態と同じとすると、半導体パッケージ１０ｄの最大厚さは、約０．５５ｍｍとなる。
第４の実施の形態
図９は、本発明の第４の実施の形態であり、半導体パッケージの使用形態を説明する斜視図であり、第１の実施の形態による半導体パッケージ１０ａの使用形態を示す。なお、第１の実施の形態の変形例、第２及び第３に実施の形態による半導体パッケージ１０ｂ、１０ｃ、１０ｄの使用形態は図９に示す形態と同様である。
図９に示すように、半導体パッケージ１０ａの両端の端子部１５は、導体層をもち柔軟性をもつフレキシブル配線シートによってベアチップ収納部１８内のベアチップ３０に繋がっており、機器内部の余剰空間にフレキシブル配線シートを配置して、端子部１５を介して半導体パッケージ１０ａを所望の機能を実行する機能回路である回路ブロック４０ａ、４０ｂに接続される。回路ブロック４０ａ、４０ｂと半導体パッケージ１０ａの両端の端子部１５との間は、半田バンプを用いたり、ワイヤーボンディング、フレキシブル配線回路（ＦＰＣ）を用いて電気的に接続することができる。また、端子部１５を、回路ブロック４０ａ、４０ｂに設けられているコネクター（受け側）に差し込み、電気的に接続してもよいことは言うまでもない。
以上説明した本発明による実施の形態によれば、機械的強度、放熱特性、アイソレーション特性を向上させ、半導体部品の実装の信頼性を高めることができる半導体パッケージが実現できる。特に、最小部品であるベアチップの複数個を同じ中空空間に実装することによって、実装面積を低減し高集積化実装を可能とすることができ、携帯電話、モバイル通信等の情報機器に使用される半導体パッケージの小型化を図ることができる。
また、フレキシブルシートを構成するベースフィルムとカバーフィルムによって気密な中空空間を形成することができるので、この中空空間に、ＭＥＭＳ（Micro Electro Mechanical System）などのデバイスもダイレクトに実装することができ、気密な中空空間で安定した動作が可能な、光ＭＥＭＳ、ＲＦ−ＭＥＭＳ、センサＭＥＭＳ等が実装された半導体パッケージが実現可能となる。
以上、本発明を実施の形態について説明したが、本発明は、上述の実施の形態に限定されるものではなく、ベースフィルム上に半導体部品を固定して、少なくともこの半導体部品上をカバーフィルムによって覆い、ベースフィルムとカバーフィルムとの間に配置される導体層に半導体部品を電気的に接続し、半導体部品を、ベースフィルムとカバーフィルムによって形成される気密な中空空間に実装するという、本発明の技術的思想に基づく各種の変形が可能である。
代表的な変形例として下記の構成が可能である。
（１）図３、図４に示す第１実施の形態に対して、図２に示す第１の実施の形態の変形例を適用することができる。
（２）図５に示す第２実施の形態に対して、図２に示す第１の実施の形態の変形例を適用することができる。
（３）図８、図９に示す第３実施の形態に対して、図２に示す第１の実施の形態の変形例を適用することができる。
（４）図７、図８、図９に示す第３実施の形態に対して、図５に示す第２実施の形態（放熱ヒートシンクを設ける。）を適用することができる。
（５）図８、図９に示す第３実施の形態に対して、図２、図５に示す構成を同時に適用することができる。
（６）図１に示す構成では、ｘ方向で２箇所に端子部１５を設けているが、１箇所に設ける構成としてもよい。また、図２に示す構成では、ｘ及びｙ方向でそれぞれ２箇所に端子部１５を設けているが、ｘ及びｙ方向でそれぞれ１箇所に設ける構成としてもよい
（７）第２の実施の形態において、放熱ヒートシンク３６に代えて、金属キャップ３２に直接銅リードを付けてヒートシンクとして機能させることもできる。
（８）各実施の形態において、ベアチップ３０の端子を半田バンプ３１を介して銅箔２６の層に形成される端子に接続したが、ベアチップ３０の端子と銅箔２６の層に形成される端子とをワイヤーボンディングによって接続し、ボンデイングワイヤーのループ部が接触しないように、ベアチップ３０を金属キャップ３２によって覆い、金属キャップ３２を中間フィルム２８に接着固定して、更に、金属キャップ３２を接着剤層２４及びカバーフィルムで覆い固定する構成をとることもできる。
（９）各実施の形態では、実装する複数のベアチップ３０の端子部の位置に対応するように銅箔２６の層に接続用端子部を形成し、さらにこの接続用端子部とすくなくともの一端の端子部１５とを繋ぐ配線パターンを形成するが、銅箔２６の層を接着剤層２４を介して複数層設けて、配線パターンを複数の銅箔２６の層によって形成することもできる。また、中間フィルム２８に銅箔層を設けて、これに配線パターンの一部を形成しスルーホールを介して銅箔２６の層に接続する構成をとることもできる。
なお、半導体パッケージを構成する各層の材質及び厚さ、配線パターンの形状及び寸法等は、必要に応じて任意に変更可能であることは言うまでもない。
以上説明したように、本発明に係る半導体パッケージ及びその製造方法は、ベアチップをはじめとする半導体部品を高密度に実装することが可能であり、外力から半導体部品を保護し且つ気密性の保持を行うことが可能であり、信頼性の高いパッケージを製作することができる。
本発明の第１の実施の形態における、半導体パッケージの構造を説明する、（Ａ）斜視図、（Ｂ）（Ａ）のＺ−Ｚ部の断面図である。 同上、変形例である半導体パッケージの構造を説明する、（Ａ）斜視図、（Ｂ）（Ａ）のＺ−Ｚ部に対応する断面図である。 同上、半導体パッケージの製造工程を説明する、図１（Ａ）のＺ−Ｚ部の断面図である。 同上、図３に続く製造工程を説明する断面図である。 本発明の第２の実施の形態における、半導体パッケージの製造工程を説明する、図１（Ａ）のＺ−Ｚ部に対応する断面図である。 同上、放熱ヒートシンクを内部より見た斜視図である。 本発明の第３の実施の形態における、半導体パッケージの構造を説明する、（Ａ）斜視図、（Ｂ）（Ａ）のＹ−Ｙ部の断面図である。 同上、半導体パッケージの製造工程を説明する、図７（Ａ）のＹ−Ｙ部の断面図である。 本発明の第４の実施の形態であり、半導体パッケージの使用形態を説明する斜視図である。 従来技術の半導体パッケージの製造方法を説明する図である。
符号の説明
１０ａ、１０ｂ、１０ｃ、１０ｄ…半導体パッケージ、１５…端子部、
１８…ベアチップ収納部、２０…電気絶縁性ベースフィルム、
２２…金属ベース（金属板）、２４…電気絶縁性接着剤層、２６…銅箔、
２８…電気絶縁性中間フィルム、３０…ベアチップ、３１…半田バンプ、
３２…金属キャップ、３４…電気絶縁性カバーフィルム、３６…放熱ヒートシンク、
４０ａ、４０ｂ…回路ブロック

Claims (6)

  1. 電気的絶縁性及び柔軟性のあるベースフィルムと、
    このベースフィルムにこれと同じ面をなすように埋め込まれた金属板と、
    前記ベースフィルム及び前記金属板上に絶縁層を介して形成された導体層と、
    この導体層上に電気的に接続された半導体部品と、
    この半導体部品に密着してこれを内部に収納する金属キャップと、
    一端の収納部に前記金属キャップ全体を密着して収納するように前記金属キャップに
    装着された放熱用部材と、
    この放熱用部材及び前記導体層を覆う電気的絶縁性及び柔軟性のあるカバーフィル
    ムと
    を有し、前記半導体部品が、前記ベースフィルムと前記カバーフィルムの間に形成される中空空間に実装され、前記金属板と前記金属キャップとの間に配置される、半導体パッケージ。
  2. 前記ベースフィルムは、外部回路に接続するための端子部を少なくとも一方の端部に有する、請求項１に記載の半導体パッケージ。
  3. 複数個の前記半導体部品が前記中空空間に実装された半導体部品埋め込み型モジュールを構成している、請求項１に記載の半導体パッケージ。
  4. 電気的絶縁性及び柔軟性のあるベースフィルムにこれと同じ面をなすように金属板を
    埋め込む工程と、
    前記ベースフィルム及び前記金属板上に絶縁層を介して導体層を形成する工程と、
    前記導体層と半導体部品とを電気的に接続する工程と、
    金属キャップを密着させてこの内部に前記半導体部品を収納する工程と、
    一端の収納部に前記金属キャップ全体を密着して収納するように前記金属キャップに
    放熱用部材を装着させる工程と、
    前記放熱用部材及び前記導体層を電気的絶縁性及び柔軟性のあるカバーフィルによっ
    て覆う工程と
    を有し、前記半導体部品が、前記ベースフィルムと前記カバーフィルムの間に形成される中空空間に実装され、前記金属板と前記金属キャップとの間に配置される、半導体パッケージの製造方法。
  5. 外部回路に接続するための端子部を前記ベースフィルムの少なくとも一方の端部に形成する工程を有する、請求項４に記載の半導体パッケージの製造方法。
  6. 複数個の前記半導体部品を、前記中空空間に実装し、半導体部品埋め込み型モジュールを構成する、請求項４に記載の半導体パッケージの製造方法。
JP2005348851A 2005-12-02 2005-12-02 半導体パッケージ及び半導体パッケージの製造方法 Expired - Fee Related JP4961731B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005348851A JP4961731B2 (ja) 2005-12-02 2005-12-02 半導体パッケージ及び半導体パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005348851A JP4961731B2 (ja) 2005-12-02 2005-12-02 半導体パッケージ及び半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2007157876A JP2007157876A (ja) 2007-06-21
JP4961731B2 true JP4961731B2 (ja) 2012-06-27

Family

ID=38241872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005348851A Expired - Fee Related JP4961731B2 (ja) 2005-12-02 2005-12-02 半導体パッケージ及び半導体パッケージの製造方法

Country Status (1)

Country Link
JP (1) JP4961731B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1333033C (zh) * 2005-08-04 2007-08-22 上海应用技术学院 改性脲醛胶粘剂及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3061954B2 (ja) * 1991-08-20 2000-07-10 株式会社東芝 半導体装置
JPH05275570A (ja) * 1992-03-27 1993-10-22 Nippon Steel Corp 半導体装置
JP2001237355A (ja) * 2000-02-23 2001-08-31 Norio Watanabe 熱伝達方法、ヒ−トシンク及びその製造方法
JP4268778B2 (ja) * 2001-12-27 2009-05-27 ポリマテック株式会社 発熱電子部品の冷却方法及びそれに用いる熱伝導性シート
JP2003224232A (ja) * 2002-01-28 2003-08-08 Tdk Corp 電子装置およびその製造方法

Also Published As

Publication number Publication date
JP2007157876A (ja) 2007-06-21

Similar Documents

Publication Publication Date Title
JP3644662B2 (ja) 半導体モジュール
JP4768012B2 (ja) 集積回路の他の集積回路への積層構造
KR100497997B1 (ko) 반도체 모듈
US7309916B2 (en) Semiconductor package and method for its manufacture
US6972479B2 (en) Package with stacked substrates
EP2828890B1 (en) An assembly and a chip package
US20070053167A1 (en) Electronic circuit module and manufacturing method thereof
WO2001071806A1 (fr) Dispositif a semi-conducteur, procede de realisation d'un dispositif electronique, dispositif electronique, et terminal d'informations portable
JP2002124625A (ja) 半導体装置及びその製造方法
KR20050001368A (ko) 적층형 반도체 장치
JP2005251889A (ja) 立体的電子回路装置
EP3104410B1 (en) Multi-chip module, on-board computer, sensor interface substrate, and multi-chip module manufacturing method
JP4315833B2 (ja) 回路装置
KR101772490B1 (ko) 인쇄회로기판 어셈블리
JP2005217348A (ja) 立体的電子回路装置およびその中継基板と中継枠
JP2001230515A (ja) 電子部品の実装体、電子部品の実装体の製造方法、および実装体の二次実装構造。
JP4961731B2 (ja) 半導体パッケージ及び半導体パッケージの製造方法
JP2008113894A (ja) 半導体装置及び、電子装置
JP2973646B2 (ja) ベアチップｌｓｉの実装構造
JP5742170B2 (ja) Ｍｅｍｓデバイス、その製造方法、及びそれを有する半導体装置
JP4692254B2 (ja) 半導体モジュール及び半導体モジュールの製造方法
CN205546203U (zh) 具有引线接合的电子器件的电子装置
KR101320973B1 (ko) 집적회로 소자 패키지 및 이의 제조 방법
JP4514530B2 (ja) 精密機器に内蔵される回路モジュールおよび精密機器
US7053472B2 (en) Optical package structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090402

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110726

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120312

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees