JP4947950B2 - 半導体集積回路 - Google Patents

Description

本発明は、半導体集積回路及びその検査装置に関し、特に、パッシブ型無線ＩＣタグを内蔵した半導体集積回路及びその検査装置に関する。

従来、半導体集積回路を含んだ機器の動作状況を確認する方法としては、動作確認用のプログラムを予め組み込んでおき、所定のテストを行う方法が知られている。例えば、図８は、そのテスト構成を表した一例であり、スイッチ１０５をオンにすると、入力ポート０と接続された内部のマイコン２０２が動作確認プログラムを実行する。動作確認プログラムは、ＬＳＩ１〜３に順次動作指示を出し、その動作結果（検査結果）は入力ポート１〜３を介して読み込まれ、検査結果格納用メモリ３０１に格納される。そして、検査結果格納用メモリ３０１にある各ＬＳＩの検査結果は、通信インタフェース１０４を通じて、外部に出力される。

ＦＡ（Ｆａｃｔｏｒｙ Ａｕｔｏｍａｔｉｏｎ）機器などでは、こうした半導体集積回路が組み込まれたシステムの不具合に対して迅速に対応を取る必要があるため、システムの稼動中にテストが行われている。図９はそのテスト構成を示したものであり、図８の構成と略同様であるが、スイッチで無く、タイマ５００により一定間隔で割り込み要求をマイコン２０２に出力するようにし、図１０に示すように、タイマ割り込みが発生すると、マイコンにおいて動作確認プログラムが所定周期で実行されるようにしている。

なお、特許文献１は、無線通信を含む２つの通信手段を有し、不揮発性メモリの内容を無線送信することのできるようにしたパッシブ型無線ＩＣタグの応用例を示す従来技術文献である。

特開２００２−２４６９４７号公報

上記した従来の技術では、半導体集積回路の動作を確認するために使用される動作確認プログラムを事前に組み込んでおく必要がある上、そのためにＣＰＵにて当該プログラムを実行させなければならないという問題点がある。更に、上述のようにシステム稼動中に動作状況の監視を行う場合、一定間隔で上記動作確認プログラムを実行する必要があり、システム本来の処理プログラムの処理時間が少なくなることになる。

また、特許文献１には、無線ＩＣタグを装着可能したリモコン端末を用いて、各種家電装置、業務装置、通信装置の遠隔制御を行うことが提案されているが、（リモコン端末側の）無線ＩＣタグの内部の動作確認を可能とする構成は開示されていない。

本発明の第１の視点によれば、パッシブ型無線ＩＣタグが内蔵された半導体集積回路であって、半導体集積回路の所定の部位の動作状態を判定する判定回路と、前記判定回路の判定結果に応じたＩＤ（ＩＤｅｎｔｉｆｉｅｒ）コードを生成するＩＤコード生成部と、前記パッシブ型無線ＩＣタグに対して、前記半導体集積回路の所定の部位に電源が供給されているか否かを示す信号を送信する回路と、を備え、前記パッシブ型無線ＩＣタグが、外部から無線送信される読み取り信号に呼応して前記ＩＤコード生成部から受信したＩＤコードを送信し、更に、前記信号のレベルが前記半導体集積回路の所定の部位に電源が供給されていないことを示す場合、前記外部からの問い合わせに対し、予め設定された初期ＩＤコードを送信すること、を特徴とする半導体集積回路が提供される。

本発明によれば、所定の読み取り信号を送信することで、随時、半導体集積回路の動作状況を確認することが可能となり、動作確認プログラム及びその実行のための構成が不要となる。

続いて、本発明を実施するための最良の形態について図面を参照して詳細に説明する。図１は、本発明の第１の実施形態に係るＬＳＩの構成を表した図である。図１を参照すると、ＬＳＩ１００は、それぞれ独立した電源で動作するＬＳＩ本体部１０と無線ＩＣタグ部２０とから構成される。

ＬＳＩ本体部１０は、図示しない端子を介して、ＬＳＩ外部より供給される電力により動作し、無線ＩＣタグ部２０は、無線ＩＣタグ用電源回路２５を有し、外部から受ける電波を整流し、その整流した電力を利用して動作するパッシブ型となっている。

無線ＩＣタグ部２０は、このほか、不揮発性メモリに格納された初期ＩＤコード２１と、第１セレクタ（セレクタ１）２２と、無線ＩＣタグ制御回路２３と、アンテナ部２４と、を備え、アンテナ部２４を通じて、図示しない外部の無線ＩＣタグ読取装置と通信可能となっている。

第１セレクタ（セレクタ１）２２は、ＬＳＩ本体部１０から入力される信号ａの状態により、初期ＩＤコード２１又はＬＳＩ本体部１０のＩＤコード生成部１４から受信した信号ｂのいずれかを選択して出力する。

無線ＩＣタグ制御回路２３は、無線ＩＣタグ読取装置からの問い合わせに応じて、第１セレクタ（セレクタ１）２２から受信した内容を、アンテナ部２４を介して送信する。

ＬＳＩ本体部１０は、ＬＳＩの動作を司る機能部１１と、初期化回路１２と、判定回路１３と、ＩＤコード生成部１４とを備えている。初期化回路１２は、レベル（Ｈｉｇｈ／Ｌｏｗ）により電源が供給されているか否かを示す信号ａと判定回路２３内部のタイマを起動する初期化信号ｄを出力可能となっている。

判定回路１３は、機能部１１やその他の部位の動作状態を判定する回路で構成され、電源が投入されるとその判定結果を示した信号ｆをＩＤコード生成部１４に出力する。ＩＤコード生成部１４は、判定回路１３から受信した信号ｆのレベル（Ｈｉｇｈ／Ｌｏｗ）により異なるＩＤコードを信号ｂとして無線ＩＣタグ部２０に送信する。

図２は、初期化回路１２から出力される信号ａと、判定回路１３から出力される信号ｆと、無線ＩＣタグ部２０の第１セレクタ（セレクタ１）２２の出力の関係を表したテーブルである。図２を参照すると、電源オンである場合、信号ａのレベルがＨｉｇｈに保持され、機能部１１が正常に動作しているときは、判定回路１３は信号ｆをＨｉｇｈレベルとして出力し、第１セレクタ（セレクタ１）２２からは、動作状態が正常であることを示すＩＤコードが出力される。

一方、機能部１１が正常に動作していないときは、判定回路１３は信号ｆをＬｏｗレベルとして出力し、この結果として、第１セレクタ（セレクタ１）２２からは、動作状態が正常でないことを示すＩＤコードが出力される。また、電源オフである場合は、第１セレクタ（セレクタ１）２２からの出力はＬｏｗとなり、信号ｆの内容に拘わらず、第１セレクタ（セレクタ１）２２からの出力は、初期ＩＤコードとなる。

図３は、上記制御を達成するためのＬＳＩ本体部１０の詳細構成例を表した図である。図３を参照すると、ＬＳＩ本体部１０の機能部１１は、ＣＰＵ１１ａと、ＬＳＩ外部とのインタフェースを司る外部入出力部１１ｂと、タイマ１３ａを制御する内部Ｉ／Ｏポート１１ｃと、クロックを供給するクロック生成部１１ｄを含んで構成される。

判定回路１３は、タイマ１３ａとフリップフロップ（以下、Ｆ／Ｆ）１３ｂで構成され、初期化回路１２より初期化信号ｄが入力されるとタイマ１３ａが動作を開始し、電源がオフになるまで動作し続ける。

タイマ１３ａが所定値までカウントアップすると、Ｆ／Ｆ１３ｂがセットされ、判定回路１３から出力される信号ｆがＨｉｇｈレベルになる。その後、タイマ１３ａはリセット（初期化）されて、カウントアップ動作を繰り返す。また、タイマ１３ａは、内部Ｉ／Ｏポート１１ｃからリセット信号が出力されることによっても、リセット（初期化）されて、カウントアップ動作を繰り返すが、このときはＦ／Ｆ１３ｂをセットすることはない。

Ｆ／Ｆ１３ｂは一度セットされると、初期化回路１２より初期化信号ｄが入力されるまでデータを保持するため、一端タイマ１３ａによりＦ／Ｆ１３ｂがセットされると出力信号ｆはＨｉｇｈのまま保持される。

ＩＤコード生成部１４は、第２セレクタ（セレクタ２）１４ｂと、正常時ＩＤコード（ＩＤコード１）１４ａと、異常時ＩＤコード（ＩＤコード２）１４ｃを記憶する手段とから構成される。第２セレクタ（セレクタ２）１４ｂは、判定回路１３から入力された信号ｆがＨｉｇｈのとき、正常時ＩＤコード（ＩＤコード１）１４ａを選択し、信号ｆがＬｏｗのときは、異常時ＩＤコード（ＩＤコード２）１４ｃを選択して出力する。

続いて、本実施形態の動作について図１、図２を参照して詳細に説明する。まず、ＬＳＩ本体部１０の電源がオフのとき、外部から読み取り信号を無線送信されると、無線ＩＣタグ部２０は、無線ＩＣタグ用電源回路２５により動作可能となるが、ＬＳＩ本体部１０の電源がオフであり信号ａの状態はＬｏｗであるため、第１セレクタ（セレクタ１）２２により初期ＩＤコードが選択・出力される。これにより、ＬＳＩ本体部１０に電源が入っているか否かの判断を行うことが可能となる。

次いで、ＬＳＩ本体部１０の電源が投入されると、信号ａの状態はＨｉｇｈとなる。この状態でも、外部から読み取り信号を無線送信されると、無線ＩＣタグ部２０は、無線ＩＣタグ用電源回路２５により動作可能となるが、第１セレクタ（セレクタ１）２２によりＩＤコード生成部１４からの信号ｂが選択される。ＩＤコード生成部１４からの信号ｂは、判定回路１３の判定結果に応じて変更されるため、これによりＬＳＩ内部１０の状態を判断することが可能となる。

図４は、本実施形態に係るＬＳＩにおいて処理プログラムにより実行される動作概要を表したフローチャートである。初期化が終了すると、ＣＰＵ１１ａは、外部入力待ち（ステップＳ０１）となる。外部入力待ちの間、入力に変化がない場合は、ＣＰＵ１１ａは、タイマをクリアする処理を行う（ステップＳ０５）。

一方、外部からの入力があった場合（ステップＳ０２のＹｅｓ）、ＣＰＵ１１ａは、入力に対応した処理１〜ｎを実行する（ステップＳ０４−１〜Ｓ０４−ｎ）。処理１〜ｎが終了すると、ＣＰＵ１１ａは、内部Ｉ／Ｏポート１１ｃからタイマ１３ａにリセット信号を出力しタイマクリア処理を行い（ステップＳ０６）、ステップＳ０１に戻って外部入力待ちになる。

なお、時間の掛かる処理については、ステップＳ０４−１ｂに示したように、処理の過程で上記ステップＳ０６同様のタイマクリア処理を挿入することにより、正常に動作しているにも拘らずタイマ１３ａがＦ／Ｆ１３ｂをセットしないようにすることができる。この状態で無線ＩＣタグ部２０に対して読み取り要求が行われると、信号ａ、信号ｆがともにＨｉｇｈであるため、ＩＤコード生成部１４において正常時ＩＤコード（ＩＤコード１）が選択され、信号ｂとして出力される。

反対に、ＣＰＵ１１ａがソフトウェアのバグやＣＰＵの故障等により、正常に動作できない状態に至ると、タイマ１３ａをクリアする処理が行われななくなるため、一定時間が経過するとＦ／Ｆ１３ｂがセットされ、信号ｆの状態が切り換わる。この状態で無線ＩＣタグ部２０に対して読み取り要求が行われると、信号ａがＨｉｇｈ、信号ｆがＬｏｗとなるため、ＩＤコード生成部１４において異常時ＩＤコード（ＩＤコード２）１４ｃが選択され、信号ｂとして出力される。

無線ＩＣタグ部２０は、外部から無線送信される読み取り信号に呼応してＩＤコードを送信することとなるが、その際のＩＤコードは、第１セレクタ（セレクタ１）２２、第２セレクタ（セレクタ２）１４ｂにより、動作状態に応じて変更される。例えば、ＬＳＩ本体部１０の電源がオフの時は、図２に示すように初期ＩＤコードが選択され、ＬＳＩ本体部１０の電源がオンの時には、ＩＤコード生成部１４によりＬＳＩ内部状態に応じたＩＤコードが返される。これにより、外部の無線ＩＣタグ読取装置により、ＬＳＩの状態を判断することが可能となる。

以上説明したように、上記構成のＬＳＩであれば、無線ＩＣタグ部２０を介してＩＤコードを読み取ることにより、ＬＳＩ内部の状態を確認することが可能となる。また、上記構成のＬＳＩによれば、割り込み処理等でシステムの状態を確認するプログラムを使用することもないため、従来システム内のマイコンを用いて行っていた動作確認処理が不要になり、その空いた資源・時間を、システムの本来処理に振り向け、システムの効率を向上させることができる。

また、上記構成のＬＳＩであれば、外部との通信部を構成する無線ＩＣタグ部２０とＬＳＩ本体部１０が互いに独立して動作可能であり、かつ、無線ＩＣタグ部２０をパッシブ型として随時応答が得られる構成としているため、ＬＳＩ本体部１０の動作中であってもＬＳＩの故障等の有無を迅速に外部から確認できる。

図５は、上記構成のＬＳＩやマイコンを複数使用した装置の構成を表した図である。図８と対比すれば明らかなとおり、上記構成のＬＳＩを用いた装置では、動作確認プログラムやスイッチ関係の回路などが不要になり、装置規模を小型化・簡略化することができる。

図６は、上記構成のＬＳＩを複数使用した装置の運用中に動作確認を行うためのシステム構成を表した図である。図９と対比すれば明らかなとおり、無線ＩＣタグ読取装置４００は、ＬＳＩ１０１の無線ＩＣタグ部２０に読み取り信号を送信するとともに応答を受信する無線電波送受信部４０１と、タイマ４０２と、応答として返されたＩＤコードの解析・記録等を行う手段（不図示）を備えており、無線電波送受信部４０１をタイマ４０２により一定周期で起動させることで、外部からの動作確認を一定周期で行うことが可能となる。

以上本発明の第１の実施形態を説明したが、本発明の技術的範囲は、上述した実施形態に限定されるものではなく、上記判定回路とＩＤコード生成部とを備え、外部から随時送信される読み取り信号に呼応してＩＤコードを送信できるようにするという本発明の要旨を逸脱しない範囲で、各種の変形・置換をなしうることが可能であることはいうまでもない。

例えば、上記した実施形態では、ＬＳＩが正常に動作しているか否かの情報を外部に送信する例を挙げて説明したが、ＬＳＩの特定の部位、例えば、Ｉ／Ｏポートの状態など、詳細な動作状況を送信できる用にすることも可能である。

［第２の実施形態］
図７は、本発明の第２の実施形態に係るＬＳＩの本体部の詳細構成を表した図である。図７を参照すると、判定回路１３には、Ｉ／Ｏポート読み取り部１３ｃが配設され、一定時間間隔で外部Ｉ／Ｏポート１１ｅを読み取り、その結果を信号ｆとしてＩＤコード生成部１４に送信できる構成となっている。

そして、ＩＤコード生成部１４が、上記した第１の実施形態と同様、転送された信号ｆに応じたＩＤコードを生成するようにすれば、出力されたＩＤコードに内容を見ることにより、外部Ｉ／Ｏポート１１ｅの状況の確認が可能となる。

なお、上記した各実施形態では、説明の便宜のため、ＩＤコードが２つの場合を説明したが、３以上のＩＤコードを生成乃至選択する構成することができることはいうまでもない。

本発明の第１の実施形態に係るＬＳＩの構成を表した図である。 本発明の第１の実施形態における信号とセレクタ出力（出力ＩＤコード）の関係を表したテーブルである。 本発明の第１の実施形態に係るＬＳＩの本体部の詳細構成を表した図である。 本発明の第１の実施形態に係るＬＳＩにおいて実行される処理プログラムの動作を表したフローチャートである。 本発明の第１の実施形態に係るＬＳＩが搭載されたＦＡ機器の例を表した図である。 本発明の第１の実施形態に係るＬＳＩが搭載されたＦＡ機器と無線ＩＣタグ読取装置を表した図である。 本発明の第２の実施形態に係るＬＳＩの本体部の詳細構成を表した図である。 テスト系を内蔵する従来のＬＳＩが搭載されたＦＡ機器の例を表した図である。 テスト系を内蔵する従来のＬＳＩが搭載されたＦＡ機器の別の例を表した図である。 従来のＬＳＩにおける動作確認プログラムの実行タイミングを説明するための図である。

符号の説明

１０ ＬＳＩ本体部
１１ 機能部
１１ａ ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）
１１ｂ 外部入出力部
１１ｃ 内部Ｉ／Ｏポート
１１ｄ クロック生成部
１１ｅ 外部Ｉ／Ｏポート
１２ 初期化回路
１３ 判定回路
１３ａ タイマ
１３ｂ フリップフロップ（Ｆ／Ｆ）
１３ｃ Ｉ／Ｏポート読み取り部
１４ ＩＤコード生成部
１４ａ 正常時ＩＤコード（ＩＤコード１）
１４ｂ 第２セレクタ（セレクタ２）
１４ｃ 異常時ＩＤコード（ＩＤコード２）
２０ 無線ＩＣタグ部
２１ 初期ＩＤコード
２２ 第１セレクタ（セレクタ１）
２３ 無線ＩＣタグ制御回路
２４ アンテナ部
２５ 無線ＩＣタグ用電源回路
１００、１０１、１０２ ＬＳＩ
１０３ 入力ポート
１０４ 通信インタフェース
１０５ スイッチ
２０１、２０２ マイコン
３００ プログラム用メモリ
３０１ 検査結果格納用メモリ
４００ 無線ＩＣタグ読取装置
４０１ 無線電波送受信部
４０２、５００ タイマ

Claims (3)

1. パッシブ型無線ＩＣタグが内蔵された半導体集積回路であって、
   半導体集積回路の所定の部位の動作状態を判定する判定回路と、前記判定回路の判定結果に応じたＩＤコードを生成するＩＤコード生成部と、
   前記パッシブ型無線ＩＣタグに対して、前記半導体集積回路の所定の部位に電源が供給されているか否かを示す信号を送信する回路と、を備え、
   前記パッシブ型無線ＩＣタグは、外部から無線送信される読み取り信号に呼応して前記ＩＤコード生成部から受信したＩＤコードを送信し、
   更に、前記信号のレベルが前記半導体集積回路の所定の部位に電源が供給されていないことを示す場合、前記外部からの問い合わせに対し、予め設定された初期ＩＤコードを送信すること、
   を特徴とする半導体集積回路。
2. パッシブ型無線ＩＣタグが内蔵された半導体集積回路であって、
   前記パッシブ型無線ＩＣタグは、制御回路と、アンテナ部と、電源回路と、前記半導体集積回路の所定の部位に電源が供給されているか否かによって前記初期ＩＤコードと、ＩＤコード生成部から送信されたＩＤコードとのいずれかを前記制御回路側に出力するセレクタと、を含んで構成され、
   所定のタイミングでカウントクリアされる前記半導体集積回路の内蔵タイマが所定のカウント上限を超えたか否かにより、前記半導体集積回路の所定の部位の動作状態を判定すること、
   を特徴とする請求項１に記載の半導体集積回路。
3. 前記判定回路は、半導体集積回路の所定の入出力ポートの状態を判定し、前記入出力ポートの状態に応じたＩＤコードを生成し、
   前記パッシブ型無線ＩＣタグは、外部から無線送信される読み取り信号に呼応して、前記ＩＤコード生成部から受信した前記入出力ポートの状態に応じたＩＤコードを送信すること、
   を特徴とする請求項１または２に記載の半導体集積回路。

Images