JP4946179B2 - Electro-optical device and electronic apparatus - Google Patents

Electro-optical device and electronic apparatus Download PDF

Info

Publication number
JP4946179B2
JP4946179B2 JP2006146425A JP2006146425A JP4946179B2 JP 4946179 B2 JP4946179 B2 JP 4946179B2 JP 2006146425 A JP2006146425 A JP 2006146425A JP 2006146425 A JP2006146425 A JP 2006146425A JP 4946179 B2 JP4946179 B2 JP 4946179B2
Authority
JP
Japan
Prior art keywords
pixel electrode
convex portion
liquid crystal
electrode
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006146425A
Other languages
Japanese (ja)
Other versions
JP2007017952A (en
Inventor
正夫 村出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006146425A priority Critical patent/JP4946179B2/en
Publication of JP2007017952A publication Critical patent/JP2007017952A/en
Application granted granted Critical
Publication of JP4946179B2 publication Critical patent/JP4946179B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、例えば、横電界による液晶の配向乱れを低減できる液晶装置等の電気光学装
置、及びその製造方法、並びにこのような電気光学装置を備える電子機器の技術分野に関
する。
The present invention relates to, for example, an electro-optical device such as a liquid crystal device capable of reducing liquid crystal alignment disturbance due to a lateral electric field, a manufacturing method thereof, and a technical field of an electronic apparatus including such an electro-optical device.

この種の電気光学装置の一例である液晶装置では、液晶を保持する一対の基板の夫々に
設けられた画素電極及び対向電極間に所定の電圧を印加することによってこれら電極間に
介在する液晶分子の配向性を制御し、画像が表示される。したがって、相対向する基板の
間隔が画面内で均一でない場合には対向する電極間にかかる電界強度が画面内で相違し、
画質上大きな問題となる。
In a liquid crystal device which is an example of this type of electro-optical device, liquid crystal molecules interposed between these electrodes by applying a predetermined voltage between a pixel electrode and a counter electrode provided on each of a pair of substrates holding liquid crystal The orientation is controlled and an image is displayed. Therefore, when the distance between the opposing substrates is not uniform within the screen, the electric field strength applied between the opposing electrodes is different within the screen,
This is a big problem in image quality.

加えて、液晶分子の配向を制御するポリイミド(PI)等の配向膜に膜厚ムラやラビン
グムラが発生した場合には、液晶の配向異常を引き起し、液晶表示装置で得られる画像品
位が極端に劣化するという問題点がある。
In addition, when unevenness in film thickness or rubbing occurs in an alignment film such as polyimide (PI) that controls the alignment of liquid crystal molecules, abnormal alignment of the liquid crystal is caused, and the image quality obtained by the liquid crystal display device is extremely high. There is a problem of deterioration.

これらの問題点を解決するために特許文献1は、2画素に一つの割合で市松模様に配置
された柱状のスペーサを設けることによって、相対向する基板間の間隔を画面内で一定に
保ちつつ、且つ配向膜にラビングムラが生じないように配向膜の凹凸を低減する技術を開
示している。
In order to solve these problems, Patent Document 1 provides columnar spacers arranged in a checkered pattern at a ratio of one for every two pixels, thereby keeping the distance between the opposing substrates constant in the screen. In addition, a technique for reducing the unevenness of the alignment film so that rubbing unevenness does not occur in the alignment film is disclosed.

また、この種の電気光学装置では一般に、直流電圧印加による液晶等の電気光学物質の
劣化防止、表示画像におけるクロストークやフリッカの防止などのために、各画素電極に
印加される電圧極性を所定規則で反転させる反転駆動方式が採用されている。このような
反転駆動方式として、例えば一のフレーム又はフィールドの画像信号に対応する表示を行
う間は、奇数行に配列された画素電極を対向電極の電位を基準として正極性の電位で駆動
すると共に偶数行に配列された画素電極を対向電極の電位を基準として負極性の電位で駆
動し、これに続く次のフレーム又はフィールドの画像信号に対応する表示を行う間は、逆
に偶数行に配列された画素電極を正極性の電位で駆動すると共に奇数行に配列された画素
電極を負極性の電位で駆動する(即ち、同一行の画素電極を同一極性の電位により駆動し
つつ、係る電位極性を行毎にフレーム又はフィールド周期で反転させる)1H反転駆動方
式が、制御が比較的容易であり高品位の画像表示を可能ならしめる反転駆動方式として用
いられている。
In addition, in this type of electro-optical device, in general, a voltage polarity applied to each pixel electrode is set in order to prevent deterioration of electro-optical materials such as liquid crystal by applying a DC voltage, and to prevent crosstalk and flicker in a display image. A reversal drive method that reverses by rule is adopted. As such an inversion driving method, for example, while performing display corresponding to an image signal of one frame or field, the pixel electrodes arranged in odd rows are driven with a positive potential with reference to the potential of the counter electrode. During the display corresponding to the image signal of the next frame or field, the pixel electrodes arranged in the even rows are driven with a negative potential with reference to the potential of the counter electrode. The pixel electrodes arranged in an odd row are driven with a negative potential (that is, the pixel electrodes in the same row are driven with a potential of the same polarity while driving the pixel electrodes of the same row with a potential of the same polarity). The 1H inversion driving method is used as an inversion driving method that makes control relatively easy and enables high-quality image display.

特開2003−140157号公報JP 2003-140157 A

この種の電気光学装置を1H反転駆動方式等の駆動方式で駆動した場合、TFTアレイ
基板上で相隣接する画素電極のうち、印加電圧の極性が逆であるもの同士の間では、基板
面に平行方向の電界(所謂、横電界)が生じるという問題がある。ここで横電界は、画素
電極と、これに対向する対向電極との間に形成する縦電界によって動作制御されることが
想定されている電気光学物質に対し、電気光学物質の動作不良を引き起こす。その結果、
電気光学物質が横電界の影響を受ける領域では、光抜け等の変調不良が生じてコントラス
ト比が低下する。
When this type of electro-optical device is driven by a driving method such as the 1H inversion driving method, among the pixel electrodes adjacent to each other on the TFT array substrate, between the electrodes having opposite polarities of the applied voltage, There is a problem that an electric field in a parallel direction (a so-called lateral electric field) is generated. Here, the lateral electric field causes a malfunction of the electro-optic material for an electro-optic material that is assumed to be controlled by a vertical electric field formed between the pixel electrode and the counter electrode facing the pixel electrode. as a result,
In a region where the electro-optic material is affected by a lateral electric field, a modulation defect such as light leakage occurs and the contrast ratio decreases.

しかしながら、特許文献1に開示された技術は、基板間の間隔を一定に維持しつつ、ラ
ビングムラを低減する観点に注目して提案された技術であり、横電界を低減する技術につ
いては記載されていない。加えて、柱状のスペーサが素子基板及び対向基板の夫々に接し
ているため、画素の境界付近では横電界を有効に低減できる程度に配向膜の形状及びラビ
ング状態の詳細な設計がなされているとは言い難い。より具体的には、ラビングムラを提
言するために、配向膜のうち画素電極の境界付近に延びる部分とその周辺に延びる部分が
平坦に連続して延在している場合には、配向膜の下側に形成された画素電極間に生じる電
界のうち基板面に沿った成分、即ち横電界が画素電極の境界付近に存在する液晶分子に作
用し、この液晶分子に対する配向制御が困難なものとなる。
However, the technique disclosed in Patent Document 1 is a technique proposed with a focus on reducing rubbing unevenness while maintaining a constant spacing between the substrates, and does not describe a technique for reducing a lateral electric field. Absent. In addition, since the columnar spacers are in contact with the element substrate and the counter substrate, the shape of the alignment film and the detailed design of the rubbing state are made to the extent that the lateral electric field can be effectively reduced in the vicinity of the pixel boundary. Is hard to say. More specifically, in order to propose the rubbing unevenness, when the portion extending near the boundary of the pixel electrode and the portion extending in the periphery of the alignment film continuously extend flatly, Of the electric field generated between the pixel electrodes formed on the side, the component along the substrate surface, that is, the lateral electric field acts on the liquid crystal molecules existing in the vicinity of the boundary of the pixel electrode, and the alignment control for the liquid crystal molecules becomes difficult. .

よって、本発明は上記問題点等に鑑みてなされたものであり、例えば、表示性能を低下
させない程度に配向膜のラビングムラを低減する。加えて、横電界による液晶分子の配向
の乱れを有効に低減し、液晶分子の配向の乱れに起因する光抜け等の画像表示上の不具合
を低減できる電気光学装置及びその製造方法、並びにこのような電気光学装置を具備して
なる電子機器を提供することを課題とする。
Therefore, the present invention has been made in view of the above problems and the like, and for example, the rubbing unevenness of the alignment film is reduced to such an extent that the display performance is not deteriorated. In addition, it is possible to effectively reduce the disorder of the alignment of the liquid crystal molecules due to the transverse electric field, and to reduce defects in image display such as light leakage due to the disorder of the alignment of the liquid crystal molecules, and a method for manufacturing the same, and the like. It is an object to provide an electronic apparatus including such an electro-optical device.

発明の第1の発明に係る電気光学装置は上記課題を解決するために、素子基板と、前記素子基板と対向するように配置されている対向基板と、を有し、前記素子基板は、データ線と、前記データ線と交差する走査線と、画像表示領域に設けられた第1画素電極、平面視で前記第1画素電極と前記データ線の延設方向で隣り合う第2画素電極、平面視で前記第1画素電極と前記走査線の延設方向で隣り合う第3画素電極、及び平面視で前記第2画素電極と前記走査線の延設方向で隣り合うとともに前記第3画素電極と前記データ線の延設方向で隣り合う第4画素電極を含む複数の画素電極と、前記第1画素電極の前記第4画素電極側のコーナー部に重なるように設けられ、前記1画素電極と前記基板との間の層に設けられた第1凸部と、を有し、第2基板と、共通電極と、前記第4画素電極の前記第1画素電極側のコーナー部と対向する位置に設けられた第2凸部と、を有し、前記第2画素電極の前記第3電極側のコーナー部及び前記第3画素電極の前記第2電極側のコーナー部の前記第1凸部と同層及び前記第2凸部の同層に凸部が形成されていない。

In order to solve the above-described problems, an electro-optical device according to a first aspect of the present invention includes an element substrate and a counter substrate disposed so as to face the element substrate. A first pixel electrode provided in an image display region, a second pixel electrode adjacent to the first pixel electrode in the extending direction of the data line, and a plane the third pixel electrode adjacent in the extending direction of the scanning line and the first pixel electrode in view, and the third pixel electrode with adjacent in the extending direction of the scanning line and the second pixel electrode in a plan view A plurality of pixel electrodes including fourth pixel electrodes adjacent to each other in the extending direction of the data line, and a corner portion of the first pixel electrode on the fourth pixel electrode side; A first protrusion provided in a layer between the substrate and A second substrate, a common electrode, and a second convex portion provided at a position facing the corner portion of the fourth pixel electrode on the first pixel electrode side, and the second pixel electrode of the second pixel electrode. No convex portion is formed in the same layer as the first convex portion and the same layer of the second convex portion in the corner portion on the three electrode side and the corner portion on the second electrode side of the third pixel electrode.

本発明に係る電子機器は上記課題を解決するために、上述した本発明の第1又は第2の
発明に係る電気光学装置を備えている。
In order to solve the above problems, an electronic apparatus according to the present invention includes the above-described electro-optical device according to the first or second aspect of the present invention.

本発明に係る電子機器によれば、上述した本発明の第1又は第2の発明に係る電気光学
装置を具備してなるので、高品位の表示が可能な、投射型表示装置、携帯電話、電子手帳
、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワ
ークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現で
きる。また、本発明に係る電子機器として、例えば電子ペーパなどの電気泳動装置等も実
現することが可能である。
According to the electronic apparatus of the present invention, since the electro-optical device according to the first or second invention of the present invention described above is provided, a projection display device, a mobile phone, Various electronic devices such as an electronic notebook, a word processor, a viewfinder type or a monitor direct-view type video tape recorder, a workstation, a videophone, a POS terminal, and a touch panel can be realized. In addition, as an electronic apparatus according to the present invention, for example, an electrophoretic device such as electronic paper can be realized.

本発明のこのような作用及び他の利得は次に説明する実施形態から明らかにされる。   Such an operation and other advantages of the present invention will become apparent from the embodiments described below.

以下、図面を参照しながら本実施形態の電気光学装置及びその製造方法、並びにこのよ
うな電気光学装置を具備してなる、本実施形態の電子機器を説明する。本実施形態では、
本発明に係る電気光学装置を液晶装置に適用した例を説明する。
Hereinafter, an electro-optical device according to the present embodiment, a manufacturing method thereof, and an electronic apparatus according to the present embodiment including the electro-optical device will be described with reference to the drawings. In this embodiment,
An example in which the electro-optical device according to the invention is applied to a liquid crystal device will be described.

先ず、本実施形態に係る液晶装置1の主な構成について、図1から図4を参照して説明
する。
First, the main configuration of the liquid crystal device 1 according to the present embodiment will be described with reference to FIGS.

図1は、液晶装置1のうち、表示パネルの等価回路を表している。図2及び図3は、T
FTアレイ基板10上の画素部に係る部分構成を表す平面図である。尚、図2及び図3の
夫々は、後述する積層構造のうち下層部分(図2)と上層部分(図3)に相当する。図4
は、図2及び図3を重ね合わせた場合のA−A´断面図である。尚、図4においては、各
層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材の縮尺比率を
適宜に変えてある。
FIG. 1 shows an equivalent circuit of a display panel in the liquid crystal device 1. 2 and 3 show T
2 is a plan view illustrating a partial configuration related to a pixel portion on an FT array substrate 10. FIG. Each of FIGS. 2 and 3 corresponds to a lower layer portion (FIG. 2) and an upper layer portion (FIG. 3) in a laminated structure to be described later. FIG.
These are AA 'sectional drawings at the time of superposing Drawing 2 and Drawing 3. FIG. In FIG. 4, the scale ratio of each layer / member is appropriately changed so that each layer / member has a size that can be recognized on the drawing.

(表示パネルの原理的構成)
図1において、表示パネルでは、複数の走査線11a及び複数のデータ線6aが相交差す
るように配列されており、その線間に、走査線11a、及びデータ線6aの夫々によって規
定された画素領域が設けられている。各画素領域には、TFT30、画素電極9a及び蓄
積容量70が設けられている。TFT30は、データ線6aから供給される画像信号S1
、S2、・・・、Snを選択画素に印加するために設けられ、ゲートが走査線11aに接
続され、ソースがデータ線6aに接続され、ドレインが画素電極9aに接続されている。
画素電極9aは、後述の対向電極21との間で液晶容量を形成し、入力される画像信号S
1、S2、・・・、Snを画素領域に印加して一定期間保持するようになっている。蓄積
容量70の一方の電極は、画素電極9aと並列してTFT30のドレインに接続され、他
方の電極は、定電位となるように、電位固定の容量配線400に接続されている。
(Principle configuration of display panel)
In FIG. 1, in the display panel, a plurality of scanning lines 11a and a plurality of data lines 6a are arranged so as to cross each other, and pixels defined by the scanning lines 11a and the data lines 6a are arranged between the lines. An area is provided. In each pixel region, a TFT 30, a pixel electrode 9a, and a storage capacitor 70 are provided. The TFT 30 receives the image signal S1 supplied from the data line 6a.
, S2,..., Sn are applied to the selected pixel, the gate is connected to the scanning line 11a, the source is connected to the data line 6a, and the drain is connected to the pixel electrode 9a.
The pixel electrode 9a forms a liquid crystal capacitance with the counter electrode 21 described later, and the input image signal S.
1, S2,..., Sn are applied to the pixel region and held for a certain period. One electrode of the storage capacitor 70 is connected to the drain of the TFT 30 in parallel with the pixel electrode 9a, and the other electrode is connected to the capacitor wiring 400 with a fixed potential so as to have a constant potential.

液晶装置1は、例えばTFTアクティブマトリクス駆動方式を採り、図示しない駆動回
路から各走査線11aに走査信号G1、G2、・・・、Gmを線順次に印加すると共に、
それによってTFT30がオン状態となる水平方向の選択画素領域の列に、図示しない駆
動回路からデータ線6aに画像信号S1、S2、・・・、Snを印加するようになってい
る。この際、画像信号S1、S2、・・・、Snを各データ線6aに線順次に供給してゆ
くようにしてもよいし、複数のデータ線6a(例えばグループ毎)に同じタイミングで供
給するものとしてもよい。これにより、画像信号が選択画素領域の画素電極9aに供給さ
れる。表示パネルは、TFTアレイ基板10と対向基板20とが液晶層50を介して対向
配置されているので(図4参照)、以上のようにして区画配列された画素領域毎に液晶層
50に電界を印加することにより、両基板間の透過光量が画素領域毎に制御され、画像が
階調表示される。また、このとき各画素領域に保持された画像信号は、蓄積容量70によ
りリークが防止される。
The liquid crystal device 1 adopts, for example, a TFT active matrix driving system, and applies scanning signals G1, G2,..., Gm to each scanning line 11a from a driving circuit (not shown) in sequence,
As a result, image signals S1, S2,..., Sn are applied to the data line 6a from a drive circuit (not shown) in a column of the selected pixel region in the horizontal direction in which the TFT 30 is turned on. At this time, the image signals S1, S2,..., Sn may be sequentially supplied to the data lines 6a, or may be supplied to the plurality of data lines 6a (for example, for each group) at the same timing. It may be a thing. Thereby, an image signal is supplied to the pixel electrode 9a in the selected pixel region. In the display panel, since the TFT array substrate 10 and the counter substrate 20 are disposed to face each other via the liquid crystal layer 50 (see FIG. 4), an electric field is applied to the liquid crystal layer 50 for each pixel region that is partitioned and arranged as described above. Is applied, the amount of transmitted light between the two substrates is controlled for each pixel region, and the image is displayed in gradation. Further, the image signal held in each pixel area at this time is prevented from leaking by the storage capacitor 70.

更に、ここでは、画像信号の入力に関しては1H反転駆動方式を採っている。その詳細
については後述する。
Further, here, the 1H inversion driving method is adopted for the input of the image signal. Details thereof will be described later.

(表示パネルの具体的構成)
次に、上述の動作が実現される液晶装置1の具体的な構成について、図2から図4を参
照して説明する。
(Specific configuration of display panel)
Next, a specific configuration of the liquid crystal device 1 that realizes the above-described operation will be described with reference to FIGS.

図2から図4において、上述の回路要素及び画素電極9aは、TFTアレイ基板10上
に形成されている。TFTアレイ基板10は、例えば、ガラス基板、石英基板、SOI基
板、半導体基板等からなり、例えばガラス基板や石英基板からなる対向基板20と対向配
置されている。回路要素は画素電極9aを駆動するために設けられ、ここでは、TFTア
レイ基板10の直上から画素電極9aの直下までの範囲内に積層された、走査線11aか
ら第4層間絶縁膜44までを指している(図4参照)。また、画素電極9a(図3中、破
線9a´で輪郭が示されている)は縦横に区画配列された画素領域の各々に配置され、そ
の境界にデータ線6a及び走査線11aが格子状に配列するように形成されている(図2
及び図3参照)。
2 to 4, the circuit element and the pixel electrode 9 a described above are formed on the TFT array substrate 10. The TFT array substrate 10 is made of, for example, a glass substrate, a quartz substrate, an SOI substrate, a semiconductor substrate, and the like, and is disposed to face the counter substrate 20 made of, for example, a glass substrate or a quartz substrate. The circuit elements are provided to drive the pixel electrodes 9a. Here, the circuit elements are stacked in a range from directly above the TFT array substrate 10 to immediately below the pixel electrodes 9a, from the scanning line 11a to the fourth interlayer insulating film 44. Pointing (see FIG. 4). Further, the pixel electrode 9a (the outline is indicated by a broken line 9a 'in FIG. 3) is disposed in each of the pixel areas partitioned vertically and horizontally, and the data lines 6a and the scanning lines 11a are arranged in a lattice shape at the boundaries. It is formed so that it may be arranged (FIG. 2
And FIG. 3).

各回路要素を構成するパターニングされた導電膜は、下から順に走査線11aを含む第
1層、ゲート電極3aを含む第2層、蓄積容量70の固定電位側容量電極を含む第3層、
データ線6a等を含む第4層、容量配線400等を含む第5層からなる。また、第1層−
第2層間には下地絶縁膜12、第2層−第3層間には第1層間絶縁膜41、第3層−第4
層間には第2層間絶縁膜42、第4層−第5層間には第3層間絶縁膜43、第5層と画素
電極9aの間には第4層間絶縁膜44が夫々設けられ、前述の各要素間が短絡することを
防止している。尚、このうち、第1層から第3層が下層部分として図2に示され、第4層
、第5層及び画素電極9aが上層部分として図3に示されている。
The patterned conductive film constituting each circuit element includes, in order from the bottom, a first layer including the scanning line 11a, a second layer including the gate electrode 3a, a third layer including the fixed potential side capacitor electrode of the storage capacitor 70,
The fourth layer includes the data lines 6a and the like, and the fifth layer includes the capacitor wiring 400 and the like. The first layer
The base insulating film 12 is provided between the second layers, the first interlayer insulating film 41 is provided between the second layer and the third layer, and the third layer to the fourth layer.
A second interlayer insulating film 42 is provided between the layers, a third interlayer insulating film 43 is provided between the fourth and fifth layers, and a fourth interlayer insulating film 44 is provided between the fifth layer and the pixel electrode 9a. The short circuit between each element is prevented. Of these, the first to third layers are shown in FIG. 2 as the lower layer portion, and the fourth layer, the fifth layer, and the pixel electrode 9a are shown in FIG. 3 as the upper layer portion.

<第1層の構成−走査線等−>
第1層は、走査線11aで構成される。走査線11aは、図2のX方向に沿って延びる
本線部と、データ線6a或いは容量配線400が延在する図2のY方向に延びる突出部と
からなる形状にパターニングされている。このような走査線11aは、例えば導電性ポリ
シリコンからなり、その他にもTi、Cr、W、Ta、Mo等の高融点金属のうちの少な
くとも一つを含む金属単体、合金、金属シリサイド、ポリシリサイド又はこれらの積層体
等により形成することができる。
<Structure of first layer-scanning line, etc .->
The first layer is composed of scanning lines 11a. The scanning line 11a is patterned into a shape including a main line portion extending in the X direction in FIG. 2 and a protruding portion extending in the Y direction in FIG. 2 in which the data line 6a or the capacitor wiring 400 extends. Such a scanning line 11a is made of, for example, conductive polysilicon, and in addition, a metal simple substance, an alloy, a metal silicide, a polysilicon containing at least one of refractory metals such as Ti, Cr, W, Ta, and Mo. It can be formed of silicide or a laminate thereof.

<第2層の構成−TFT等−>
第2層は、TFT30及び中継電極719で構成されている。TFT30は、例えばL
DD(Lightly Doped Drain)構造とされ、ゲート電極3a、半導体層1a、ゲート電極
3aと半導体層1aを絶縁するゲート絶縁膜を含んだ絶縁膜2を備えている。ゲート電極
3aは、例えば導電性ポリシリコンで形成される。半導体層1aは、例えばポリシリコン
からなり、チャネル領域1a´、低濃度ソース領域1b及び低濃度ドレイン領域1c、並
びに高濃度ソース領域1d及び高濃度ドレイン領域1eからなる。尚、TFT30は、L
DD構造を有することが好ましいが、低濃度ソース領域1b、低濃度ドレイン領域1cに
不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極3aをマスクと
して不純物を高濃度に打ち込んで高濃度ソース領域及び高濃度ドレイン領域を形成する自
己整合型であってもよい。また、中継電極719は、例えばゲート電極3aと同一膜とし
て形成される。
<Configuration of second layer-TFT, etc.->
The second layer includes the TFT 30 and the relay electrode 719. The TFT 30 is, for example, L
It has a DD (Lightly Doped Drain) structure and includes a gate electrode 3a, a semiconductor layer 1a, and an insulating film 2 including a gate insulating film that insulates the gate electrode 3a from the semiconductor layer 1a. The gate electrode 3a is made of, for example, conductive polysilicon. The semiconductor layer 1a is made of, for example, polysilicon, and includes a channel region 1a ′, a low concentration source region 1b and a low concentration drain region 1c, and a high concentration source region 1d and a high concentration drain region 1e. In addition, TFT30 is L
Although it is preferable to have a DD structure, an offset structure in which impurities are not implanted into the low-concentration source region 1b and the low-concentration drain region 1c may be used. A self-aligned type in which a source region and a high concentration drain region are formed may be used. The relay electrode 719 is formed as the same film as the gate electrode 3a, for example.

TFT30のゲート電極3aは、下地絶縁膜12に形成されたコンタクトホール12c
vを介して走査線11aに電気的に接続されている。下地絶縁膜12は、例えばシリコン
酸化膜等からなり、第1層と第2層の層間絶縁機能の他、TFTアレイ基板10の全面に
形成されることで、基板表面の研磨による荒れや汚れ等が惹き起こすTFT30の素子特
性の変化を防止する機能を有している。
The gate electrode 3a of the TFT 30 is a contact hole 12c formed in the base insulating film 12.
It is electrically connected to the scanning line 11a via v. The base insulating film 12 is made of, for example, a silicon oxide film, and is formed on the entire surface of the TFT array substrate 10 in addition to the interlayer insulating function between the first layer and the second layer. Has a function of preventing changes in the element characteristics of the TFT 30 caused by the above.

<第3層の構成−蓄積容量等−>
第3層は、蓄積容量70で構成されている。蓄積容量70は、容量電極300と下部電
極71とが誘電体層を介して対向配置された構成となっている。このうち、容量電極30
0は、容量配線400に電気的に接続されている。下部電極71は、TFT30の高濃度
ドレイン領域1e及び画素電極9aの夫々に電気的に接続されている。
<Configuration of third layer-storage capacity, etc.->
The third layer is composed of a storage capacitor 70. The storage capacitor 70 has a configuration in which a capacitor electrode 300 and a lower electrode 71 are arranged to face each other with a dielectric layer interposed therebetween. Of these, the capacitive electrode 30
0 is electrically connected to the capacitor wiring 400. The lower electrode 71 is electrically connected to each of the high concentration drain region 1e of the TFT 30 and the pixel electrode 9a.

下部電極71と高濃度ドレイン領域1eとは、第1層間絶縁膜41に開孔されたコンタ
クトホール83を介して接続されている。また、下部電極71と画素電極9aとは、コン
タクトホール881、882、804、及び中継電極719、第2中継電極6a2、第3
中継電極402により各層を中継し、コンタクトホール89において電気的に接続されて
いる。
The lower electrode 71 and the high concentration drain region 1e are connected through a contact hole 83 opened in the first interlayer insulating film 41. Further, the lower electrode 71 and the pixel electrode 9a include contact holes 881, 882, and 804, a relay electrode 719, a second relay electrode 6a2, and a third electrode.
Each layer is relayed by the relay electrode 402 and electrically connected in the contact hole 89.

このような容量電極300、下部電極71には、例えば導電性のポリシリコンが用いら
れ、誘電体層には酸化シリコンが用いられる。また、第1層間絶縁膜41は、例えば、N
SG(ノンシリケートガラス)によって形成されている。その他、第1層間絶縁膜41に
は、PSG(リンシリケートガラス)、BSG(ボロンシリケートガラス)、BPSG(
ボロンリンシリケートガラス)等のシリケートガラス、窒化シリコンや酸化シリコン等を
用いることができる。
For example, conductive polysilicon is used for the capacitor electrode 300 and the lower electrode 71, and silicon oxide is used for the dielectric layer. The first interlayer insulating film 41 is formed of, for example, N
It is formed of SG (non-silicate glass). In addition, the first interlayer insulating film 41 includes PSG (phosphorus silicate glass), BSG (boron silicate glass), BPSG (
A silicate glass such as boron phosphorus silicate glass), silicon nitride, silicon oxide, or the like can be used.

尚、この場合の蓄積容量70は、図2の平面図からわかるように、画素電極9aの形成
領域にほぼ対応する画素領域に至らないように(遮光領域内に収まるように)形成されて
いるので、画素開口率が比較的大きく維持されている。
In this case, as can be seen from the plan view of FIG. 2, the storage capacitor 70 is formed so as not to reach the pixel region substantially corresponding to the formation region of the pixel electrode 9a (so as to be within the light shielding region). Therefore, the pixel aperture ratio is kept relatively large.

<第4層の構成−データ線等−>
第4層は、データ線6aで構成されている。データ線6aは、下から順にアルミニウム
、窒化チタン、窒化シリコンの三層膜として形成されている。窒化シリコン層は、その下
層のアルミニウム層と窒化チタン層を覆うように少し大きなサイズにパターニングされて
いる。また、第4層には、データ線6aと同一膜として、容量配線用中継層6a1及び第
2中継電極6a2が形成されている。これらは、図3に示したように、夫々が分断される
ように形成されている。
<Fourth layer configuration-data lines, etc .->
The fourth layer is composed of data lines 6a. The data line 6a is formed as a three-layer film of aluminum, titanium nitride, and silicon nitride in order from the bottom. The silicon nitride layer is patterned to a slightly larger size so as to cover the lower aluminum layer and titanium nitride layer. In the fourth layer, the capacitor wiring relay layer 6a1 and the second relay electrode 6a2 are formed as the same film as the data line 6a. These are formed so as to be divided as shown in FIG.

このうち、データ線6aは、第1層間絶縁膜41及び第2層間絶縁膜42を貫通するコ
ンタクトホール81を介して、TFT30の高濃度ソース領域1dと電気的に接続されて
いる。
Among these, the data line 6 a is electrically connected to the high-concentration source region 1 d of the TFT 30 through a contact hole 81 that penetrates the first interlayer insulating film 41 and the second interlayer insulating film 42.

また、容量配線用中継層6a1は、第2層間絶縁膜42に開孔されたコンタクトホール
801を介して容量電極300と電気的に接続され、容量電極300と容量配線400と
の間を中継している。容量配線用中継層6a2は、前述したように、第1層間絶縁膜41
及び第2層間絶縁膜42を貫通するコンタクトホール882を介して中継電極719に電
気的に接続されている。このような層間絶縁膜42は、例えばNSG、PSG、BSG、
BPSG等のシリケートガラス、窒化シリコンや酸化シリコン等によって形成することが
できる。
The capacitor wiring relay layer 6a1 is electrically connected to the capacitor electrode 300 through the contact hole 801 formed in the second interlayer insulating film 42, and relays between the capacitor electrode 300 and the capacitor wiring 400. ing. As described above, the capacitor wiring relay layer 6a2 includes the first interlayer insulating film 41.
In addition, it is electrically connected to the relay electrode 719 through a contact hole 882 that penetrates the second interlayer insulating film 42. Such an interlayer insulating film 42 is, for example, NSG, PSG, BSG,
It can be formed of silicate glass such as BPSG, silicon nitride, silicon oxide or the like.

<第5層の構成−容量配線等−>
第5層は、容量配線400及び第3中継電極402により構成されている。容量配線4
00は、表示パネルの画像表示領域の周囲にまで延設され、定電位源と電気的に接続され
ることで、固定電位とされている。この容量配線400は、図3に示すように、X方向、
Y方向に延在する格子状に形成され、X方向に延在する部分には、第3中継電極402の
形成領域を確保するために切り欠きが設けられている。また、容量配線400は、その下
層のデータ線6a、走査線11a、TFT30等を覆うように、これら回路要素の構造よ
りも幅広に形成されている。これにより、各回路要素は遮光され、入射光を反射させて投
射画像における画素の輪郭がぼやける等の悪影響が防止されている。
<Fifth layer configuration-capacity wiring, etc .->
The fifth layer is composed of the capacitor wiring 400 and the third relay electrode 402. Capacity wiring 4
00 is extended to the periphery of the image display area of the display panel, and is set to a fixed potential by being electrically connected to a constant potential source. As shown in FIG. 3, the capacitor wiring 400 has an X direction,
A notch is formed in a portion extending in the X direction and in a portion extending in the X direction so as to secure a formation region of the third relay electrode 402. In addition, the capacitor wiring 400 is formed wider than the structure of these circuit elements so as to cover the data line 6a, the scanning line 11a, the TFT 30, and the like in the lower layer. Thereby, each circuit element is shielded from light, and adverse effects such as reflection of incident light and blurring of pixel outlines in a projected image are prevented.

更に、容量配線400のX方向延在部分とY方向延在部分とが丁度交差する角部は、略
三角形の庇部がわずかに突き出すような形状となっている。この庇部により、TFT30
の半導体層1aに対する光の遮蔽を効果的に行うことができる。即ち、半導体層1aに対
して斜め上方から進入する光を、庇部が反射又は吸収することにより、TFT30におけ
る光リーク電流の発生を抑制し、フリッカ等のない高品質な画像を表示することが可能と
なる。
Further, the corner portion where the X-direction extending portion and the Y-direction extending portion of the capacitor wiring 400 just intersect each other has a shape such that a substantially triangular collar portion protrudes slightly. With this collar, TFT30
The light can be effectively shielded from the semiconductor layer 1a. That is, the light entering the semiconductor layer 1a from obliquely above is reflected or absorbed by the collar portion, thereby suppressing the occurrence of light leakage current in the TFT 30 and displaying a high-quality image free from flicker or the like. It becomes possible.

このような容量配線400は、第3層間絶縁膜43に開孔されたコンタクトホール80
3を介して、容量配線用中継層6a1と電気的に接続されている。
Such a capacitor wiring 400 has a contact hole 80 formed in the third interlayer insulating film 43.
3 is electrically connected to the capacitor-wiring relay layer 6a1.

また、第4層には、容量配線400と同一膜として、第3中継電極402が形成されて
いる。第3中継電極402は、前述のように、コンタクトホール804及びコンタクトホ
ール89を介して、第2中継電極6a2−画素電極9a間を中継している。尚、これら容
量配線400及び第3中継電極402は、例えばアルミニウム、窒化チタンを積層した二
層構造となっている。
In the fourth layer, the third relay electrode 402 is formed as the same film as the capacitor wiring 400. As described above, the third relay electrode 402 relays between the second relay electrode 6a2 and the pixel electrode 9a via the contact hole 804 and the contact hole 89. The capacitor wiring 400 and the third relay electrode 402 have a two-layer structure in which, for example, aluminum and titanium nitride are stacked.

第4層の上には、全面に第4層間絶縁膜44が形成されている。第4層間絶縁膜44に
は、画素電極9aー第3中継電極402間を電気的に接続するためのコンタクトホール8
9が開孔されている。
A fourth interlayer insulating film 44 is formed on the entire surface of the fourth layer. In the fourth interlayer insulating film 44, a contact hole 8 for electrically connecting the pixel electrode 9a and the third relay electrode 402 is provided.
9 is opened.

<画素電極>
第4層間絶縁膜44の表面は、例えばCMP処理によって平坦化され、その上に画素電
極9aが画素領域毎に配置されている(図3)。本実施形態では、同じく第4層間絶縁膜
44の上に、凸部90が設けられている。凸部90の詳細な機能、構成については、後述
する。尚、画素電極9aは、例えばITO(Indium Tin Oxide)等の透明導電材料からな
り、凸部90は、例えば窒化シリコンや酸化シリコン等の絶縁体により形成できる。また
、これら画素電極9a及び凸部90上は、配向膜16によって覆われている。
<Pixel electrode>
The surface of the fourth interlayer insulating film 44 is flattened by, for example, CMP processing, and the pixel electrode 9a is disposed on each pixel region (FIG. 3). In the present embodiment, the convex portion 90 is similarly provided on the fourth interlayer insulating film 44. The detailed function and configuration of the convex portion 90 will be described later. The pixel electrode 9a is made of a transparent conductive material such as ITO (Indium Tin Oxide), and the convex portion 90 can be formed of an insulator such as silicon nitride or silicon oxide. Further, the pixel electrode 9 a and the convex portion 90 are covered with the alignment film 16.

<対向基板上の構成>
他方、対向基板20には、その対向面の全面に対向電極21が設けられており、更にそ
の上(図4では対向電極21の下側)に配向膜22が設けられている。対向電極21は、
画素電極9aと同様、例えばITO膜等の透明導電性膜からなる。尚、対向基板20と対
向電極21の間には、TFT30における光リーク電流の発生等を防止するため、少なく
ともTFT30と正対する領域を覆うように遮光膜23が設けられている。
<Configuration on counter substrate>
On the other hand, the counter substrate 20 is provided with a counter electrode 21 on the entire surface of the counter substrate, and further provided with an alignment film 22 thereon (under the counter electrode 21 in FIG. 4). The counter electrode 21
Like the pixel electrode 9a, it is made of a transparent conductive film such as an ITO film. A light-shielding film 23 is provided between the counter substrate 20 and the counter electrode 21 so as to cover at least a region facing the TFT 30 in order to prevent generation of light leakage current in the TFT 30.

以上のように構成されたTFTアレイ基板10と対向基板20の間には、液晶層50が
設けられている。液晶層50は、基板10及び20の周縁部をシール材により封止して形
成した空間に液晶を封入して形成される。液晶層50は、画素電極9aと対向電極21と
の間に電界が印加されていない状態において、ラビング処理等の配向処理が施された配向
膜16及び配向膜22によって、所定の配向状態をとるようになっている。
A liquid crystal layer 50 is provided between the TFT array substrate 10 and the counter substrate 20 configured as described above. The liquid crystal layer 50 is formed by sealing liquid crystal in a space formed by sealing the peripheral portions of the substrates 10 and 20 with a sealing material. The liquid crystal layer 50 takes a predetermined alignment state by the alignment film 16 and the alignment film 22 that have been subjected to an alignment process such as a rubbing process in a state where an electric field is not applied between the pixel electrode 9 a and the counter electrode 21. It is like that.

次に、液晶装置1の特徴部分について、図5から図9を参照して説明する。   Next, characteristic portions of the liquid crystal device 1 will be described with reference to FIGS.

<凸部90の機能と構成>
図5は、本実施形態の液晶装置1における画素電極付近における一部の構成要素を表す
平面図であり、図6は、図5に示したB−B´線における拡大断面図である。ここでは、
凸部90が、TFTアレイ基板10上の画素電極9aの間に延びるデータ線6a及び走査
線11a上の電極間領域のうちデータ線6a及び走査線11aが互いに交差する領域Fに
形成されている。尚、図中凸部90を一つ図示しているが、凸部90は、データ線6a及
び走査線11aが互いに交差する複数の領域Fの夫々に形成されている。したがって、凸
部90は、データ線6a及び走査線11aの夫々が延びる方向に沿って互いに間隔を隔て
て形成されていることになる。また、電極間領域とは、TFTアレイ基板10上における
図中各画素電極間の領域であり、TFTアレイ基板10上のデータ線に沿って延びる領域
が本発明の「第1領域」の一例で該当し、走査線に沿って延びる領域が本発明の「第2領
域」の一例に該当する。また、図6に示すように、凸部90の高さは、画素電極9aの高
さより高く、対向基板20に接しないように設定されている。これにより、画素電極9a
及び凸部90を覆うように形成された配向膜16のうち凸部90上に延びる部分は、凸部
90の周囲の領域である画素電極9a上に延びる部分に比べて対向基板側に張り出してい
る。
<Function and configuration of convex portion 90>
FIG. 5 is a plan view showing some components in the vicinity of the pixel electrode in the liquid crystal device 1 of the present embodiment, and FIG. 6 is an enlarged cross-sectional view taken along the line BB ′ shown in FIG. here,
The convex portion 90 is formed in a region F where the data line 6a and the scanning line 11a intersect each other among the inter-electrode regions on the data line 6a and the scanning line 11a extending between the pixel electrodes 9a on the TFT array substrate 10. . In the figure, one convex portion 90 is shown, but the convex portion 90 is formed in each of a plurality of regions F where the data line 6a and the scanning line 11a intersect each other. Accordingly, the convex portions 90 are formed at intervals from each other along the direction in which the data line 6a and the scanning line 11a extend. The inter-electrode region is a region between the pixel electrodes in the drawing on the TFT array substrate 10, and the region extending along the data line on the TFT array substrate 10 is an example of the “first region” in the present invention. A region that extends along the scanning line corresponds to an example of the “second region” in the present invention. Further, as shown in FIG. 6, the height of the convex portion 90 is set to be higher than the height of the pixel electrode 9 a so as not to contact the counter substrate 20. Thus, the pixel electrode 9a
In the alignment film 16 formed so as to cover the convex portion 90, a portion extending on the convex portion 90 projects to the counter substrate side as compared with a portion extending on the pixel electrode 9a which is a region around the convex portion 90. Yes.

ここで、本実施形態では液晶装置1の駆動方式として1H反転駆動方式が採用されてい
るので、凸部90を介在させた画素電極9aの間には、横電界が発生する。即ち、n番目
(但しnは自然数)のフィールド或いはフレームの画像表示期間中、Y軸方向に並列した
画素電極9aの各行に、隣接する列とは基準電圧に対する極性が相異なる電圧を印加する
ことにより、画素領域は、行毎に逆極性の液晶駆動電圧が印加された状態で駆動される。
その様子を図7(a)に示す。続くn+1番目のフィールド或いはフレームの画像表示期
間では、図7(b)に示したように、液晶駆動電圧の極性を反転させる。n+2番目のフ
ィールド或いはフレーム以降は、図7(a)及び図7(b)に示した状態が周期的に繰り
返される。このように液晶層50への印加電圧の極性を周期的に反転させると、液晶に直
流電圧が印加されるのが防止され、液晶の劣化が抑制される。また、画素電極9aの行毎
に印加電圧の極性を逆としているので、クロストークやフリッカが低減される。
Here, since the 1H inversion driving method is adopted as the driving method of the liquid crystal device 1 in the present embodiment, a horizontal electric field is generated between the pixel electrodes 9a with the convex portions 90 interposed. That is, during the image display period of the nth (where n is a natural number) field or frame, a voltage having a polarity different from that of the reference voltage is applied to each row of the pixel electrodes 9a arranged in parallel in the Y-axis direction. Thus, the pixel region is driven in a state where a liquid crystal driving voltage having a reverse polarity is applied to each row.
This is shown in FIG. In the subsequent image display period of the (n + 1) th field or frame, the polarity of the liquid crystal driving voltage is inverted as shown in FIG. After the n + 2nd field or frame, the states shown in FIGS. 7A and 7B are periodically repeated. When the polarity of the voltage applied to the liquid crystal layer 50 is periodically reversed in this way, application of a DC voltage to the liquid crystal is prevented, and deterioration of the liquid crystal is suppressed. Further, since the polarity of the applied voltage is reversed for each row of the pixel electrodes 9a, crosstalk and flicker are reduced.

この方式により、Y軸方向に相隣接する(即ち、相異なる行に属する)画素電極9aは
、基準電圧に対して互いに逆の極性の電位で駆動されるため、その間の領域C1には横電
界と呼ばれる基板面に平行な成分を持つ電界が発生する。つまり、凸部90は、領域C1
に対応する領域に設けられている。加えて、相隣接する行の画素電極9aのうち異なる列
に属する画素電極9a間にも横電界が発生する。したがって、液晶装置1の動作時には、
図中C1で示した走査線11aが延びる領域に沿った領域全体に横電界が発生する。後述
するように配向膜16のうち対向基板20側に張り出した部分が、液晶分子に印加される
横電界の影響を低減する。尚、凸部90を液晶材料よりも透磁率が低い材料から構成すれ
ば、凸部90付近では、液晶が凸部90で置き換えられる分だけ横電界が低減される。
With this method, the pixel electrodes 9a adjacent to each other in the Y-axis direction (that is, belonging to different rows) are driven with potentials having opposite polarities with respect to the reference voltage. An electric field having a component parallel to the substrate surface is generated. That is, the convex part 90 is the region C1.
It is provided in the area corresponding to. In addition, a horizontal electric field is also generated between the pixel electrodes 9a belonging to different columns among the pixel electrodes 9a in adjacent rows. Therefore, when the liquid crystal device 1 is in operation,
A lateral electric field is generated in the entire region along the region where the scanning line 11a indicated by C1 in the drawing extends. As will be described later, a portion of the alignment film 16 that protrudes toward the counter substrate 20 reduces the influence of a lateral electric field applied to the liquid crystal molecules. If the convex portion 90 is made of a material having a lower magnetic permeability than the liquid crystal material, the lateral electric field is reduced in the vicinity of the convex portion 90 by the amount that the liquid crystal is replaced by the convex portion 90.

図8は、駆動時の領域C1付近の電気力線の分布状態を、図5のB−B´線断面で表し
ている。即ち、図中の矢印は電気力線の方向を表し、その分布密度は電界強度に必ずしも
対応してはおらず、その長さは電界強度を表すものではない。ここでは、領域C1に凸部
90が配置されており、画素電極9aの縁部9a1及び9a2の間に凸部90が形成され
ている。そのため、画素電極の縁部9a1、9a2間の距離は、凸部90の高さd1に応
じて、平面的に見た場合の距離d2から拡大されている。このように基板面に対して垂直
方向に距離を稼いだ分だけ、横電界の強度は低減される。
FIG. 8 shows a distribution state of the lines of electric force in the vicinity of the region C1 during driving by a cross section taken along line BB ′ of FIG. That is, the arrows in the figure indicate the direction of the lines of electric force, the distribution density does not necessarily correspond to the electric field strength, and the length does not indicate the electric field strength. Here, the convex portion 90 is disposed in the region C1, and the convex portion 90 is formed between the edge portions 9a1 and 9a2 of the pixel electrode 9a. For this reason, the distance between the edge portions 9a1 and 9a2 of the pixel electrode is expanded from the distance d2 when viewed in plan, according to the height d1 of the convex portion 90. In this way, the intensity of the transverse electric field is reduced by the amount obtained by increasing the distance in the direction perpendicular to the substrate surface.

加えて、凸部90の高さは、後述するように配向膜16のラビングムラが発生しない程
度に低く設定されている。より具体的には、凸部90の高さは画素電極9aの高さより高
く、例えば0.4μm程度であることが望ましい。このような高さを有する凸部90によ
れば、凸部90上に形成される配向膜を横電界を弱めるようになだらかに形成できる。ま
た、凸部90は対向基板20に接していないため、基板間に液晶層50を挟持しつつ、こ
れら液晶の配向制御を横電界の影響を弱めながら実行できる。
In addition, the height of the convex portion 90 is set low enough to prevent the rubbing unevenness of the alignment film 16 from occurring, as will be described later. More specifically, the height of the protrusion 90 is higher than the height of the pixel electrode 9a, and is preferably about 0.4 μm, for example. According to the convex portion 90 having such a height, the alignment film formed on the convex portion 90 can be gently formed so as to weaken the lateral electric field. Further, since the convex portion 90 is not in contact with the counter substrate 20, the liquid crystal layer 50 can be sandwiched between the substrates, and the alignment control of these liquid crystals can be executed while weakening the influence of the lateral electric field.

即ち、凸部90は、TFTアレイ基板10及び対向基板20の間隔を画像表示領域で均
一にするための柱状のスペーサとして機能するのではなく、液晶層50に印加される横電
界を弱めつつ、配向膜16のラビングムラを実使用上問題ない水準にまで低減できる機能
する点で従来技術に開示された柱状のスペーサと明確に相違する。
That is, the convex portion 90 does not function as a columnar spacer for making the distance between the TFT array substrate 10 and the counter substrate 20 uniform in the image display region, but weakens the lateral electric field applied to the liquid crystal layer 50, This is clearly different from the columnar spacer disclosed in the prior art in that it functions to reduce the rubbing unevenness of the alignment film 16 to a level where there is no problem in practical use.

図9は、本実施形態の比較例における画素電極の構成とその1H反転駆動時の電気力線
の分布とを、図8に対応させて表している。同図においても、図中の矢印は電気力線の方
向を表し、その分布密度は電界強度に必ずしも対応してはおらず、その長さは電界強度を
表すものではない。比較例では、互いに異なる極性で駆動される画素電極191、192
は、同一平面上に電極間距離d3の間隔をとって形成されている。画素電極191、19
2は縁部まで平坦であり、その上を配向膜116が覆っている。この場合の横電界は、画
素電極191と画素電極192の間に平面状に発生する。これに対し、図8に示した本実
施形態においては、平面上における画素電極の間隔を拡げずに横電界を弱めることができ
る。逆に、横電界の強度を比較例の場合と同程度とするならば、距離d2を短くすること
ができ、画素の狭ピッチ化や、画素の開口率向上を図ることが可能となる。
FIG. 9 shows the configuration of the pixel electrode and the distribution of the lines of electric force at the time of 1H inversion driving in correspondence with FIG. 8 in the comparative example of this embodiment. Also in this figure, the arrows in the figure represent the direction of the lines of electric force, the distribution density does not necessarily correspond to the electric field strength, and the length does not represent the electric field strength. In the comparative example, the pixel electrodes 191 and 192 driven with different polarities.
Are formed on the same plane with an interelectrode distance d3. Pixel electrodes 191, 19
2 is flat to the edge, and the alignment film 116 covers it. In this case, the lateral electric field is generated between the pixel electrode 191 and the pixel electrode 192 in a planar shape. On the other hand, in the present embodiment shown in FIG. 8, the lateral electric field can be weakened without increasing the interval between the pixel electrodes on the plane. On the contrary, if the intensity of the lateral electric field is set to the same level as in the comparative example, the distance d2 can be shortened, and the pitch of the pixels can be reduced and the aperture ratio of the pixels can be improved.

また、比較例では、横電界が画素電極191、192の面上に広がっているため、平面
的に見て遮光膜123から外れた領域120でも液晶の配向が乱れてしまう。領域120
は光を透過させるので、画素のうち、領域120に対応する端部だけが白く見える光抜け
の原因となる。
In the comparative example, since the horizontal electric field spreads on the surfaces of the pixel electrodes 191 and 192, the alignment of the liquid crystal is disturbed even in the region 120 deviated from the light shielding film 123 when seen in a plan view. Region 120
Transmits light, so that only the end corresponding to the region 120 of the pixel appears white and causes light leakage.

これに対し、図8に示した本実施形態においては、凸部90と、縁部9a1及び縁部9
a2との位置に高低差があるため、横電界はTFTアレイ基板10の基板面に対して傾き
を持って生じる。そのため、液晶層50において平面的に見た横電界の影響を受ける領域
を、比較例に比べて狭くすることができる。即ち、液晶が配向不良となる領域を遮光膜2
3もよりも狭い領域にすることができ、比較例のように光抜けを起こすおそれを回避する
ことができる。
On the other hand, in the present embodiment shown in FIG. 8, the convex portion 90, the edge portion 9a1, and the edge portion 9 are provided.
The horizontal electric field is generated with an inclination with respect to the substrate surface of the TFT array substrate 10 because of the difference in height from the position a2. Therefore, the area affected by the lateral electric field viewed in plan in the liquid crystal layer 50 can be made narrower than in the comparative example. That is, the region where the liquid crystal is poorly aligned is defined as the light shielding film 2.
3 can be made a narrower region, and the possibility of light leakage as in the comparative example can be avoided.

<配向処理>
ここでは、液晶層50に対する横電界の悪影響を緩和するため、以上のように横電界の
強度を低減したり縦電界を強めたりするだけでなく、配向膜16による液晶配向規制力も
考慮している。配向膜16は、図5中に示すY方向に沿ってラビング処理が施されたもの
である。
<Orientation treatment>
Here, in order to alleviate the adverse effect of the transverse electric field on the liquid crystal layer 50, not only the intensity of the transverse electric field is reduced or the longitudinal electric field is strengthened as described above, but also the liquid crystal alignment regulating force by the alignment film 16 is considered. . The alignment film 16 has been subjected to a rubbing process along the Y direction shown in FIG.

ここで、図5に示したように、凸部90はデータ線6a及び走査線11aが互いに交差
する領域Fに設けられており、データ線或いは走査線に沿ってライン状に凸部が設けられ
る場合に比べてラビングムラが極力生じないようにすることができる。より具体的には、
各行の画素電極9a間に生じる横電界を低減するように図中走査線11a上の領域全体に
凸部を設ける場合に比べて凸部に応じて対向基板20側に張り出す部分を低減できる。こ
れにより、ラビングローラの表面と不均一に接する配向膜の部分を低減でき、配向膜16
を均一にラビングできる。
Here, as shown in FIG. 5, the convex portion 90 is provided in a region F where the data line 6a and the scanning line 11a intersect each other, and the convex portion is provided in a line shape along the data line or the scanning line. Compared to the case, rubbing unevenness can be minimized. More specifically,
Compared with the case where a convex portion is provided in the entire region on the scanning line 11a in the drawing so as to reduce the horizontal electric field generated between the pixel electrodes 9a in each row, the portion protruding to the counter substrate 20 side according to the convex portion can be reduced. This can reduce the portion of the alignment film that contacts the surface of the rubbing roller non-uniformly.
Can be rubbed uniformly.

図8に示したように、領域C13における配向膜16は凸部90を設けた分だけ領域1
2及び14より配向性が弱いが、領域C13における液晶は、配向方向が揃った領域C1
2、C14の液晶との間に働く相互作用、即ち分子間力等によって、これら領域C12、
C14の液晶と同方向に配向が揃う。これにより、領域C12から領域C14まで液晶が
一様に良好な配向状態を保つことができ、画素電極9a間における光抜け等の発生を抑制
することが可能となる。
As shown in FIG. 8, the alignment film 16 in the region C <b> 13 has the region 1 corresponding to the protrusion 90.
Although the orientation is weaker than 2 and 14, the liquid crystal in the region C13 is a region C1 in which the alignment directions are aligned.
2, the interaction between the liquid crystal of C14, that is, the intermolecular force, etc., these regions C12,
The alignment is aligned in the same direction as the C14 liquid crystal. As a result, the liquid crystal can be kept in a uniform and excellent alignment state from the region C12 to the region C14, and the occurrence of light leakage between the pixel electrodes 9a can be suppressed.

よって、液晶装置1では、横電界が作用する領域C12及びC13という局所に限定し
、しかも、この領域C12及びC13における横電界の影響を極力排除することが可能で
ある。これによれば、凸部90の存在によって配向膜16の配向処理が不均一に行われる
部分を極力低減できるため、その不均一性が実際に液晶の配向に及ぼす影響は大幅に抑制
される。その結果、一層効果的に良好な画質を保つことができ、遮光膜23の幅を狭くし
て画素の開口率を高めたり、画素ピッチの狭ピッチ化を図ったりするのに対しても有利と
なる。
Therefore, in the liquid crystal device 1, it is possible to limit to the local areas C12 and C13 where the lateral electric field acts, and to eliminate the influence of the lateral electric field in the areas C12 and C13 as much as possible. According to this, since the portion where the alignment process of the alignment film 16 is performed nonuniformly can be reduced as much as possible due to the presence of the convex portion 90, the influence of the nonuniformity on the alignment of the liquid crystal is greatly suppressed. As a result, good image quality can be maintained more effectively, which is advantageous for reducing the width of the light-shielding film 23 to increase the aperture ratio of the pixel and to reduce the pixel pitch. Become.

ここで、凸部90の断面形状を最適化することによって横電界をより効果的に低減する
ことが可能である。例えば、図15(a)に示すように凸部の断面形状が矩形状であって
も相応に横電界を低減する効果が得られる。また、図15(b)に示すように凸部90の
上面が曲面になっていてもよいし、図15(c)に示すように凸部90の断面形状が上側
に先細りしたテーパ形状であってもよい。また、図15(d)に示すように、凸部90の
側面が凸部90の内側に向かって反っている形状であってもよいし、図15(e)に示す
ように半円形状であってもよい。凸部90の断面形状は、使用される液晶分子の種類、及
び画素電極の配列並びに形状に応じて、横電界を低減するように設定されていればよい。
例えば、凸部90の断面形状がテーパ形状である場合には、側面91、92における配向
膜16の段差は緩やかであり、側面91のラビング処理が不十分となるおそれも緩和され
ている。尚、側面91、92の傾斜が緩やかであるほど、側面91、92近傍の液晶は動
作を空間的に制限されなくなるため配向が乱れ難い。また、画素電極9aと対向電極21
との間隔の変動も緩やかとなるため、この間隔に対応した液晶の動作状態も漸近的に変化
し、光変調度の違いが目立ちにくい。したがって、画素電極間の領域、即ち画素領域の境
界付近において光抜けが発生することを低減できる。
Here, it is possible to reduce the lateral electric field more effectively by optimizing the cross-sectional shape of the convex portion 90. For example, as shown in FIG. 15A, even if the cross-sectional shape of the convex portion is rectangular, the effect of reducing the transverse electric field can be obtained. Further, as shown in FIG. 15B, the upper surface of the convex portion 90 may be a curved surface, or as shown in FIG. 15C, the sectional shape of the convex portion 90 is a tapered shape that tapers upward. May be. Moreover, as shown in FIG.15 (d), the shape where the side surface of the convex part 90 has curved toward the inner side of the convex part 90 may be sufficient, and it is semicircle shape as shown in FIG.15 (e). There may be. The cross-sectional shape of the convex part 90 should just be set so that a horizontal electric field may be reduced according to the kind of liquid crystal molecule used, and the arrangement | sequence and shape of a pixel electrode.
For example, when the cross-sectional shape of the convex part 90 is a taper shape, the level | step difference of the alignment film 16 in the side surfaces 91 and 92 is gentle, and the possibility that the rubbing process of the side surface 91 may become insufficient is also eased. As the inclination of the side surfaces 91 and 92 is gentler, the liquid crystal in the vicinity of the side surfaces 91 and 92 is less likely to be disordered because the operation is not spatially restricted. In addition, the pixel electrode 9a and the counter electrode 21
Therefore, the operation state of the liquid crystal corresponding to this interval changes asymptotically, and the difference in the degree of light modulation is not noticeable. Therefore, it is possible to reduce the occurrence of light leakage in the region between the pixel electrodes, that is, in the vicinity of the boundary of the pixel region.

このように本実施形態の液晶装置1では、横電界を実効的に低減させ、また平面的に見
たその範囲を狭めることにより、横電界が各画素領域の液晶層50に及ぼす影響が総合的
に緩和される。そのため、光抜け等によるコントラスト比の低下を防止することができ、
輝度の低下を回避することができる。
As described above, in the liquid crystal device 1 of the present embodiment, the lateral electric field is effectively reduced, and the range viewed in plan is narrowed, so that the influence of the lateral electric field on the liquid crystal layer 50 in each pixel region is comprehensive. To be relaxed. Therefore, it is possible to prevent a decrease in contrast ratio due to light leakage,
A decrease in luminance can be avoided.

次に、本実施形態の液晶装置1における凸部の各種変形例を説明する。尚、以下の説明
で参照する各図では、説明を簡便にするために画素電極を矩形状態で示し、図1乃至図9
と共通する部分については共通の参照符号を付している。また、図15に示した凸部の断
面形状の各例を以下の凸部に適用可能であることは言うまでもない。
Next, various modifications of the convex portion in the liquid crystal device 1 of the present embodiment will be described. In each of the drawings referred to in the following description, the pixel electrode is shown in a rectangular state for the sake of simplicity, and FIGS.
The same reference numerals are assigned to the parts common to the above. Further, it goes without saying that each example of the cross-sectional shape of the convex portion shown in FIG. 15 can be applied to the following convex portion.

(変形例1)
図10及び図11を参照しながら液晶装置1に適用される凸部190の一例を説明する
。図10は、本例の凸190の具体的な配置及び形状を示す平面図であり、図11は、図
10中のC−C´線断面図である。尚、図10は、図5に対応する平面図であり、説明を
簡便にするために画素電極9aの形状は矩形状に示してある。
(Modification 1)
An example of the convex portion 190 applied to the liquid crystal device 1 will be described with reference to FIGS. 10 and 11. FIG. 10 is a plan view showing a specific arrangement and shape of the protrusion 190 of this example, and FIG. 11 is a cross-sectional view taken along the line CC ′ in FIG. FIG. 10 is a plan view corresponding to FIG. 5, and the pixel electrode 9a has a rectangular shape for ease of explanation.

図10において、凸部190は、交差領域Fを介して互いに向かい合う画素電極のコー
ナー部に重なるように形成されている。また、図11に示すように、画素電極の縁部9a
1及び9a2の夫々は、凸部190の上面に乗り上げるように形成されている。
In FIG. 10, the convex portion 190 is formed so as to overlap the corner portion of the pixel electrode facing each other through the intersection region F. Further, as shown in FIG. 11, the edge portion 9a of the pixel electrode.
Each of 1 and 9a2 is formed to ride on the upper surface of the convex portion 190.

したがって、本例の凸部190によれば、画素電極9aの縁部9a1及び9a2間に作
用する横電界を低減できる。加えて、対向基板20に設けられた対向電極21及び画素電
極間に生じる縦電界によって効果的に横電界を低減できる。より具体的には、TFTアレ
イ基板10の基板面に沿って平坦に画素電極を形成する場合に比べて、画素電極9aの縁
部9a1及び9a2が凸部190に乗り上げている分だけ画素電極9a及び対向電極21
の間隔を狭めることができ、縦電界を強めることが可能である。したがって、この縦電界
によって液晶に加わる横電界の影響を相対的に弱めることができる。
Therefore, according to the convex portion 190 of this example, the lateral electric field acting between the edge portions 9a1 and 9a2 of the pixel electrode 9a can be reduced. In addition, the lateral electric field can be effectively reduced by the vertical electric field generated between the counter electrode 21 provided on the counter substrate 20 and the pixel electrode. More specifically, as compared with the case where the pixel electrode is formed flat along the substrate surface of the TFT array substrate 10, the pixel electrode 9a is as much as the edges 9a1 and 9a2 of the pixel electrode 9a run on the convex portion 190. And the counter electrode 21
Can be narrowed, and the vertical electric field can be strengthened. Therefore, the influence of the horizontal electric field applied to the liquid crystal by this vertical electric field can be relatively weakened.

(変形例2)
図12は、本例の凸290の具体的な配置及び形状を示す平面図である。本例の液晶装
置1の要部を示した平面図である。
(Modification 2)
FIG. 12 is a plan view showing a specific arrangement and shape of the protrusions 290 of this example. It is the top view which showed the principal part of the liquid crystal device 1 of this example.

図12において、本例の液晶装置1は、交差領域Fに形成された凸部290を有してお
り。凸部290の平面形状は図中X方向及びY方向の夫々に頂点を有する菱形である。凸
部290は、各辺が交差領域Fの周辺に設けられた画素電極9aのコーナー部と重なって
おり、画素電極9aのコーナー部は凸部290の上面に乗り上げている。
In FIG. 12, the liquid crystal device 1 of the present example has a convex portion 290 formed in the intersecting region F. The planar shape of the convex part 290 is a rhombus having vertices in the X direction and the Y direction in the drawing. The convex part 290 overlaps the corner part of the pixel electrode 9 a provided on the periphery of the intersecting region F, and the corner part of the pixel electrode 9 a rides on the upper surface of the convex part 290.

このような凸部290によっても、上述の凸部と同様の横電界を低減しつつ、且つ縦電
界によって相対的に横電界の影響を低減できる。加えて、ラビングムラを低減できる。
Such a convex portion 290 can also reduce the influence of the horizontal electric field relatively by the vertical electric field while reducing the horizontal electric field similar to the above-described convex portion. In addition, rubbing unevenness can be reduced.

(変形例3)
図13は、本例の液晶装置1の要部を示した平面図であり、凸部390の具体的な配置
及び形状を示す平面図である。
(Modification 3)
FIG. 13 is a plan view showing a main part of the liquid crystal device 1 of the present example, and is a plan view showing a specific arrangement and shape of the protrusions 390.

図13において、交差領域Fに形成された凸部390は、交差領域Fから図中X方向に
沿って延在されている。より具体的には、凸部390は、交差領域Fを介して向かい合う
画素電極9aの各辺のうちX方向に沿って延びる辺に沿って交差領域Fから延在されてい
る。凸部390と重なる画素電極9aは、凸部390と重なる領域で凸部の上面に乗り上
げている。
In FIG. 13, the convex portion 390 formed in the intersection region F extends from the intersection region F along the X direction in the drawing. More specifically, the convex portion 390 extends from the intersecting region F along a side extending along the X direction among the sides of the pixel electrode 9a facing each other through the intersecting region F. The pixel electrode 9 a that overlaps the convex portion 390 runs on the upper surface of the convex portion in a region that overlaps the convex portion 390.

したがって、画素電極9aのコーナー部間に作用する横電界だけでなく、画素電極の各
辺間に作用する横電界も効果的に低減できる。このように、本実施形態の液晶装置1に適
用可能な凸部の平面形状は、電気光学装置の駆動方式及び構造、その他の設計仕様に応じ
て便宜適用な形状に形成でき、例えば、凸部の平面形状は円形状であってもよい。
Therefore, not only the lateral electric field acting between the corner portions of the pixel electrode 9a but also the lateral electric field acting between the sides of the pixel electrode can be effectively reduced. As described above, the planar shape of the convex portion applicable to the liquid crystal device 1 of the present embodiment can be formed into a convenient shape according to the driving method and structure of the electro-optical device and other design specifications. The planar shape may be circular.

(変化例4)
図14は、本例の液晶装置1の要部を示した要部断面図であり、図5のB−B´線断面
図に対応している。
(Modification 4)
FIG. 14 is a main part cross-sectional view showing the main part of the liquid crystal device 1 of the present example, and corresponds to the cross-sectional view taken along the line BB ′ of FIG.

本例の液晶装置1は、本発明の「第2凸部」の一例である凸部80及びTFTアレイ基
板10上に形成された凸部90を有している点に特徴を有する。
The liquid crystal device 1 of this example is characterized in that it has a convex part 80 that is an example of the “second convex part” of the present invention and a convex part 90 formed on the TFT array substrate 10.

凸部80は、対向基板20におけるTFTアレイ基板10に臨む側の基板面に設けられ
おり、凸部90に向かい合うように互いに間隔を隔てて配置されている。
The convex portions 80 are provided on the substrate surface of the counter substrate 20 facing the TFT array substrate 10, and are arranged at a distance from each other so as to face the convex portion 90.

対向基板20に形成された対向電極22は、凸部80を覆うように形成されており、凸
部90上に形成された部分が凸部80の周辺に延びる部分に比べて凸部90に向かって張
り出している。
The counter electrode 22 formed on the counter substrate 20 is formed so as to cover the convex portion 80, and the portion formed on the convex portion 90 faces the convex portion 90 as compared with the portion extending around the convex portion 80. Overhangs.

凸部80によれば、TFTアレイ基板10にのみ凸部90を形成する場合に比べて、画
素電極9a及び対向電極21の間隔を狭めることができる。したがって、画素電極9a及
び対向電極21間に作用する縦電界を強めることができ、この縦電界によって横電界を相
対的に弱めることができる。これにより、電極間領域、即ち画素電極間に生じる光抜けを
低減することが可能であり、液晶装置1の表示特性を高めることができる。
According to the convex part 80, the space | interval of the pixel electrode 9a and the counter electrode 21 can be narrowed compared with the case where the convex part 90 is formed only in the TFT array substrate 10. Therefore, the vertical electric field acting between the pixel electrode 9a and the counter electrode 21 can be strengthened, and the horizontal electric field can be relatively weakened by this vertical electric field. Thereby, it is possible to reduce light leakage generated between the electrodes, that is, between the pixel electrodes, and the display characteristics of the liquid crystal device 1 can be improved.

なお、TFTアレイ基板10に凸部90を設けず、対向基板20に凸部80を設けるだ
けでも、上述したような効果を得ることは可能である。
Note that the above-described effects can be obtained even if the convex portion 90 is not provided on the TFT array substrate 10 but only the convex portion 80 is provided on the counter substrate 20.

(変形例5)
次に、図21において、本発明の「第1凸部」の一例である凸部190aは、データ線
6a及び走査線11aの夫々が延びる方向に沿って延びており、その平面形状は十字形状
である。画素電極9aの縁部は、凸部190aに部分的に乗り上げている。凸部190a
によれば、画素電極9aの縁部の相互において横電界の不均一性が低減され、液晶の配向
制御を安定させることが可能であり、画素電極9aの縁部、及びコーナー部において生じ
る光り抜けを低減でき、液晶装置1の表示性能を高めることが可能である。
(Modification 5)
Next, in FIG. 21, a convex portion 190a which is an example of the “first convex portion” of the present invention extends along the direction in which each of the data line 6a and the scanning line 11a extends, and the planar shape thereof is a cross shape. It is. The edge of the pixel electrode 9a partially rides on the convex portion 190a. Convex part 190a
According to the above, it is possible to reduce the nonuniformity of the horizontal electric field at the edges of the pixel electrode 9a and to stabilize the alignment control of the liquid crystal, and light leakage occurs at the edges and corners of the pixel electrode 9a. The display performance of the liquid crystal device 1 can be improved.

(変形例6)
次に、図22に示すように、凸部190bの形状は、TFTアレイ基板10の基板面内
における一方向に沿って、交差領域Fを中心として非対称であってもよい。凸部190b
は、例えばTFTアレイ基板10上に形成された配向膜16をラビングする際のラビング
方向に沿っても非対称な形状を有している。凸部190bによれば、凸部190b上に配
向膜16が形成されるため、凸部190b上に形成された配向膜16の段差部にラビング
用ローラが引っかかることによって生じるラビング不良を低減可能である。凸部190b
は、凸部190bの段差に応じて生じる配向膜の凹凸がラビング用ローラにひっかからな
いように形成されていればよく、平面形状、或いは断面形状、若しくは平面形状及び断面
形状の両方が、交差領域Fを中心としてラビング方向に沿って非対称に形成されていても
よい。
(Modification 6)
Next, as shown in FIG. 22, the shape of the convex portion 190 b may be asymmetric about the intersecting region F along one direction in the substrate surface of the TFT array substrate 10. Convex part 190b
Has an asymmetric shape along the rubbing direction when the alignment film 16 formed on the TFT array substrate 10 is rubbed, for example. According to the convex portion 190b, since the alignment film 16 is formed on the convex portion 190b, it is possible to reduce the rubbing failure caused by the rubbing roller being caught by the step portion of the alignment film 16 formed on the convex portion 190b. is there. Convex part 190b
May be formed so that the unevenness of the alignment film generated according to the level difference of the protrusion 190b is not caught on the rubbing roller, and the planar shape or the sectional shape, or both the planar shape and the sectional shape may be It may be formed asymmetrically along the rubbing direction around F.

加えて、凸部190bによれば、画素電極9a間の領域に生じる横電界の電界強度分布
の不均一性を低減でき、画素電極9aの縁部或いはコーナー部が位置する領域に生じる光
り抜けを低減でき、画質を高めることも可能である。
In addition, according to the convex portion 190b, the non-uniformity of the electric field strength distribution of the horizontal electric field generated in the region between the pixel electrodes 9a can be reduced, and light leakage generated in the region where the edge portion or corner portion of the pixel electrode 9a is located. The image quality can be reduced and the image quality can be improved.

(変形例7)
図23において、凸部190cは、交差領域Fに遮光膜23が重なる遮光領域内におい
て、画素電極9aのコーナー部に対して間隔をあけて配置されていてもよい。凸部190
cによれば、画素電極9a間の領域における電界強度の不均一性を低減でき、液晶装置1
の表示性能を高めることが可能である。
(Modification 7)
In FIG. 23, the convex portion 190 c may be disposed with a space from the corner portion of the pixel electrode 9 a in the light shielding region where the light shielding film 23 overlaps the intersecting region F. Convex part 190
According to c, the non-uniformity of the electric field strength in the region between the pixel electrodes 9a can be reduced, and the liquid crystal device 1
Display performance can be improved.

(変形例8)
図24において、画素電極9aは、凸部190dに部分的に画素電極9aに乗り上げて
おり、且つ凸部190dの平面形状は円形である。凸部190dによれば、画素電極9a
の縁部及びコーナー部を画素電極9aの他の部分の位置より高くできるため、対向電極及
び画素電極間の距離を部分的に小さくできる。特に、電界強度分布の変化が他の領域より
相対的に大きい領域である画素電極の縁部及びコーナー部で対向電極および画素電極の距
離を小さくすることによって、液晶の配向不良の一因である電界強度分布の不均一性を低
減でき、液晶装置1の表示性能を高めることが可能である。
(Modification 8)
In FIG. 24, the pixel electrode 9a partially rides on the pixel electrode 9a on the convex portion 190d, and the planar shape of the convex portion 190d is circular. According to the convex portion 190d, the pixel electrode 9a
Since the edge portion and the corner portion can be made higher than the position of the other portion of the pixel electrode 9a, the distance between the counter electrode and the pixel electrode can be partially reduced. In particular, it is a cause of poor alignment of the liquid crystal by reducing the distance between the counter electrode and the pixel electrode at the edge and corner of the pixel electrode, which is a region where the change in the electric field strength distribution is relatively larger than other regions. The non-uniformity of the electric field strength distribution can be reduced, and the display performance of the liquid crystal device 1 can be improved.

尚、図25に示すように、凸部190eは、交差領域Fにおいて遮光膜23に重なるよ
うに、より具体的には遮光膜23の内側の領域にのみ配置されていてもよい。特に、凸部
190eの平面形状が円形であるため、交差領域Fを中心として凸部190e上に形成さ
れる配向膜16は等方的に凸部190eの周囲に延在されている。したがって、凸部19
0eの周囲に配置された4つの画素電極9aの夫々の電位に応じてこれら画素電極9a相
互の間に生じる電界強度の不均一性を低減できる。
In addition, as shown in FIG. 25, the convex part 190e may be arrange | positioned only in the area | region inside the light shielding film 23 so that it may overlap with the light shielding film 23 in the cross | intersection area | region F. In particular, since the planar shape of the convex portion 190e is circular, the alignment film 16 formed on the convex portion 190e with the intersection region F as the center extends isotropically around the convex portion 190e. Therefore, the convex portion 19
The nonuniformity of the electric field strength generated between the pixel electrodes 9a can be reduced according to the respective potentials of the four pixel electrodes 9a arranged around 0e.

(変形例9)
図26において、凸部190fはTFTアレイ基板10の基板面上に形成されており、
本発明の「第2凸部」の一例である凸部180fは、対向基板20の基板面上に形成され
ている。凸部190f及び180fの夫々は、部分的に遮光膜23に重なり、且つ遮光膜
23に対して相互にずらして配置されている。
(Modification 9)
In FIG. 26, the convex portion 190f is formed on the substrate surface of the TFT array substrate 10,
The convex portion 180 f as an example of the “second convex portion” of the present invention is formed on the substrate surface of the counter substrate 20. Each of the convex portions 190 f and 180 f partially overlaps the light shielding film 23 and is arranged so as to be shifted from the light shielding film 23.

凸部190f及び180fによれば、画素電極9a及び対向電極21間の横電界の電界
強度分布の不均一が大なり小なり抑制される。より具体的には、例えば、画素電極9aの
縁部、或いは画素電極9aのコーナー部に生じる電界強度の集中を低減でき、これら電界
強度の不均一性に起因して生じる配向不良、及び配向の不安定性を解消できる。したがっ
て、この態様によれば、配向不良及び配向の不安定性に起因して生じる画質の低下を抑制
可能である。
According to the convex portions 190f and 180f, the nonuniformity of the electric field strength distribution of the horizontal electric field between the pixel electrode 9a and the counter electrode 21 is suppressed to a greater or lesser extent. More specifically, for example, the concentration of the electric field strength occurring at the edge of the pixel electrode 9a or the corner portion of the pixel electrode 9a can be reduced. Instability can be eliminated. Therefore, according to this aspect, it is possible to suppress deterioration in image quality caused by alignment failure and alignment instability.

(変形例10)
図27において、凸部190g及び180gの夫々の形状は、互いに異なっていてもよ
い。より具体的には、例えば凸部190g及び180gの断面形状は、交差領域Fの中心
を基準として図中左右方向に沿って相互に異なっている。特に、本例において、凸部19
0gでは、配向膜16のラビング方向A1に沿ってラビング用ローラが凸部190gに向
かってくる側の側面が他方の側面に比べてTFTアレイ基板10の基板面に対して急峻な
角度を有している。同様に、凸部180gは、配向膜22のラビング方向A2に沿ってラ
ビング用ローラが凸部180gに向かってくる側の側面が他方の側面に比べて対向基板2
0の基板面に対して急峻な角度を有している。これにより、凸部190g及び180g間
における電界強度分布が均一化される。凸部190g及び180gによれば、画素電極及
び対向電極間の電界強度、並びに画素電極相互の生じる横電界の双方の不均一性を低減で
き、電界強度分布の不均一性及び液晶の種類(あるいは、配向モード)に起因して生じる
光り抜けを相応に低減できる。尚、凸部190f及び180fの夫々の形状及びサイズは
、相互に異なっていてもよく、液晶の種類及び液晶の配向制御方法に応じて便宜設定すれ
ばよい。
(Modification 10)
In FIG. 27, the shapes of the convex portions 190g and 180g may be different from each other. More specifically, for example, the cross-sectional shapes of the protrusions 190g and 180g are different from each other along the left-right direction in the drawing with the center of the intersecting region F as a reference. In particular, in this example, the convex portion 19
At 0 g, the side surface on the side where the rubbing roller faces the convex portion 190 g along the rubbing direction A1 of the alignment film 16 has a steeper angle with respect to the substrate surface of the TFT array substrate 10 than the other side surface. ing. Similarly, the convex portion 180g has a side surface on the side where the rubbing roller faces the convex portion 180g along the rubbing direction A2 of the alignment film 22 as compared to the other side surface.
It has a steep angle with respect to the 0 substrate surface. Thereby, the electric field strength distribution between the convex portions 190g and 180g is made uniform. According to the convex portions 190g and 180g, the non-uniformity of both the electric field strength between the pixel electrode and the counter electrode and the lateral electric field generated between the pixel electrodes can be reduced, and the non-uniformity of the electric field strength distribution and the type of liquid crystal (or , The light leakage caused by the orientation mode) can be reduced accordingly. The shapes and sizes of the protrusions 190f and 180f may be different from each other, and may be set conveniently according to the type of liquid crystal and the liquid crystal orientation control method.

また、凸部190gあるいは180gの断面形状は、ラビング方向の上流側の方が急峻
で、下流側の方がなだらかになっているので、凸部でのラビングむらを低減できる。すな
わち、凸部におけるラビングの下流側の面(本変形例でいえば断面の傾斜が緩やかな方の
面)は、ラビング用ローラからすれば、凸部の影になってしまう面なので、仮に凸部の断
面がラビング方向に対して対称だとすると、下流側の面はラビング用ローラが接触しにく
く、上流側に比べて配向不良が発生しやすい。これに対して、本変形例では、凸部の断面
形状が下流側の面が上流側の面に比べて傾斜が緩くなっている分、下流側の面もラビング
用ローラが接触しやすくなっており、上述のような配向不良を低減することが可能である
In addition, since the cross-sectional shape of the convex portion 190g or 180g is steeper on the upstream side in the rubbing direction and is gentle on the downstream side, the uneven rubbing at the convex portion can be reduced. In other words, the surface on the downstream side of the rubbing in the convex portion (the surface with the gentler slope of the cross section in this modification) is a surface that becomes a shadow of the convex portion if the rubbing roller is used. If the cross section of the portion is symmetric with respect to the rubbing direction, the rubbing roller is less likely to come into contact with the surface on the downstream side, and alignment failure is likely to occur compared to the upstream side. On the other hand, in this modification, the rubbing roller is easy to come into contact with the downstream surface as well because the downstream surface has a gentler slope than the upstream surface. Thus, it is possible to reduce the above-mentioned alignment failure.

(液晶装置の製造方法)
以上のように構成された液晶装置の製造プロセスについて、図16及び図17を参照し
て凸部90及び画素電極9aに関する工程を中心として説明する。図16及び図17は図
5のB−B´線における断面について示した工程図である。尚、上述した各種変形例にお
ける凸部及び画素電極も以下で説明する方法と同様の方法を用いて形成できることは言う
までもない。
(Manufacturing method of liquid crystal device)
A manufacturing process of the liquid crystal device configured as described above will be described with reference to FIGS. 16 and 17 with a focus on the steps related to the protrusion 90 and the pixel electrode 9a. 16 and 17 are process diagrams showing a cross section taken along the line BB 'of FIG. Needless to say, the protrusions and pixel electrodes in the various modifications described above can also be formed using a method similar to the method described below.

先ず、図16(a)では、石英基板、ハードガラス、シリコン基板等のTFTアレイ基
板10を用意し、その上に、プレーナ技術を用いて回路要素を構成する導電膜を第1層か
ら第5層まで順に積層する。具体的には、走査線11a、TFT30、蓄積容量70、デ
ータ線6a、容量配線400及び中継電極等を、導電膜や半導体膜の成膜処理、ドーピン
グ処理、パターニング処理、アニーリング処理等により形成する。尚、第1層−第2層間
には下地絶縁膜12、第2層−第3層間には第1層間絶縁膜41、第3層−第4層間には
第2層間絶縁膜42、第4層−第5層間には第3層間絶縁膜43、第5層上には第4層間
絶縁膜44を夫々形成する。
First, in FIG. 16A, a TFT array substrate 10 such as a quartz substrate, a hard glass, or a silicon substrate is prepared, and a conductive film constituting a circuit element is formed on the first layer to the fifth layer using a planar technique. The layers are stacked in order. Specifically, the scanning line 11a, the TFT 30, the storage capacitor 70, the data line 6a, the capacitor wiring 400, the relay electrode, and the like are formed by a conductive film or semiconductor film deposition process, a doping process, a patterning process, an annealing process, or the like. . The base insulating film 12 is provided between the first layer and the second layer, the first interlayer insulating film 41 is provided between the second layer and the third layer, the second interlayer insulating film 42 is provided between the third layer and the fourth layer, and the fourth layer. A third interlayer insulating film 43 is formed between the layer and the fifth layer, and a fourth interlayer insulating film 44 is formed on the fifth layer.

第4層間絶縁膜44は、例えば、TEOS(テトラ・エチル・オルソ・シリケート)ガ
ス、TEB(テトラ・エチル・ボートレート)ガス、TMOP(テトラ・メチル・オキシ
・フォスレート)ガス等を用いた常圧又は減圧CVD(Chemical Vapor Deposition)法
等により、NSG(ノンシリケートガラス)、PSG(リンシリケートガラス)、BSG
(ボロンシリケートガラス)、BPSG(ボロンリンシリケートガラス)等のシリケート
ガラス膜、若しくは、窒化シリコン膜や酸化シリコン膜等として形成する。このとき、第
4層間絶縁膜44の膜厚は、例えば500〜2000μm程度とする。この成膜段階では
、第4層間絶縁膜44の表面には、下層の各種回路要素の影響で凹凸が存在している。そ
こで、CMP処理により、第4層間絶縁膜44の表面を平坦化する。具体的には、例えば
研磨プレート上に固定された研磨パッド上に、シリカ粒を含んだ液状のスラリー(化学研
磨液)を流しつつ、スピンドルに固定した基板表面(即ち、第4層間絶縁膜44の表面)
を、回転接触させることにより研磨する。そして、時間管理或いは適当なストッパ層を所
定位置に形成しておくことにより、研磨処理を停止する。こうして、第4層間絶縁膜44
は、例えば約300〜1500μm程度の膜厚の平坦化膜とされる。
The fourth interlayer insulating film 44 is usually made of, for example, TEOS (tetraethylorthosilicate) gas, TEB (tetraethylboatrate) gas, TMOP (tetramethyloxyphosphate) gas, or the like. NSG (non-silicate glass), PSG (phosphorus silicate glass), BSG by pressure or reduced pressure CVD (Chemical Vapor Deposition) method
It is formed as a silicate glass film such as (boron silicate glass) or BPSG (boron phosphorus silicate glass), or a silicon nitride film or a silicon oxide film. At this time, the film thickness of the fourth interlayer insulating film 44 is, for example, about 500 to 2000 μm. In this film formation stage, irregularities exist on the surface of the fourth interlayer insulating film 44 due to the influence of various circuit elements in the lower layer. Therefore, the surface of the fourth interlayer insulating film 44 is planarized by CMP processing. Specifically, for example, the surface of the substrate fixed to the spindle (that is, the fourth interlayer insulating film 44) while flowing a liquid slurry (chemical polishing liquid) containing silica particles on a polishing pad fixed on the polishing plate. Surface)
Is polished by rotating contact. Then, the polishing process is stopped by time management or by forming an appropriate stopper layer at a predetermined position. Thus, the fourth interlayer insulating film 44
Is a planarizing film having a thickness of about 300 to 1500 μm, for example.

これにより、TFTアレイ基板10上は、第4層間絶縁膜44以下の積層構造が構築さ
れた状態となる。
As a result, on the TFT array substrate 10, a laminated structure of the fourth interlayer insulating film 44 and below is constructed.

次に、図16(b)において、第4層間絶縁膜44の平坦面上に、凸部90を形成する
。具体的には、例えば第4層間絶縁膜44と同様の材料を用いて絶縁膜441を成膜し、
その上の凸部90の形成領域にフォトレジスト膜を形成し、これをマスクとして絶縁膜に
エッチングを施す。このような絶縁膜は、第4層間絶縁膜44と同様の材料及び方法によ
って形成される。その際にはウエットエッチングを用い、絶縁膜をパターニングする。尚
、ドライエッチングでもパターニングされた絶縁膜に凸部90を形成できる。この際、レ
ジストの形状を転写するようにレジスト自身にテーパを設けたり、酸素を添加したエッチ
ングガスを用いてレジストを後退させながらエッチングしたりすることにより、凸部90
の断面形状をテーパ形状にすることが可能である。
Next, in FIG. 16B, a convex portion 90 is formed on the flat surface of the fourth interlayer insulating film 44. Specifically, for example, an insulating film 441 is formed using the same material as the fourth interlayer insulating film 44,
A photoresist film is formed in the formation region of the convex portion 90 thereon, and the insulating film is etched using this as a mask. Such an insulating film is formed by the same material and method as the fourth interlayer insulating film 44. At that time, wet etching is used to pattern the insulating film. In addition, the convex part 90 can be formed in the patterned insulating film also by dry etching. At this time, by providing a taper on the resist itself so as to transfer the shape of the resist, or by performing etching while retreating the resist using an etching gas to which oxygen is added, the convex portions 90 are formed.
It is possible to make the cross-sectional shape into a tapered shape.

尚、この工程の前後に、反応性イオンエッチング、反応性イオンビームエッチング等の
ドライエッチングにより、第4層間絶縁膜44の表面から第3中継電極402に至るコン
タクトホール89を開孔しておく。但し、ウエットエッチング、若しくはドライエッチン
グとウエットエッチングとの組合せにより、コンタクトホール89の側壁に多少のテーパ
を設けるように開孔してもよい。
Before and after this step, a contact hole 89 extending from the surface of the fourth interlayer insulating film 44 to the third relay electrode 402 is formed by dry etching such as reactive ion etching or reactive ion beam etching. However, the contact hole 89 may be formed so as to have a slight taper by wet etching or a combination of dry etching and wet etching.

次に、図16(c)において、画素電極9aを形成する。まず、第4層間絶縁膜44上
に、スパッタ等により、ITO膜等の透明導電性膜を約50〜200nmの厚さに堆積す
る。そして、フォトリソグラフィ及びエッチングにより、画素電極9aを形成する。その
際、凸部90を避けるように画素電極9aを形成することによって、交差領域Fを避ける
画素領域の夫々に画素電極9aが形成される。尚、ここで、画素電極9aの縁部が凸部9
0の上面に乗り上げるように形成してもよいことは勿論である。尚、当該液晶装置を反射
型として用いる場合には、画素電極9aは、アルミニウム等の反射率の高い不透明な材料
を用いて形成するようにしても構わない。
Next, in FIG. 16C, the pixel electrode 9a is formed. First, a transparent conductive film such as an ITO film is deposited on the fourth interlayer insulating film 44 to a thickness of about 50 to 200 nm by sputtering or the like. Then, the pixel electrode 9a is formed by photolithography and etching. At this time, the pixel electrode 9a is formed so as to avoid the convex portion 90, whereby the pixel electrode 9a is formed in each of the pixel regions avoiding the intersecting region F. Here, the edge of the pixel electrode 9a is the protrusion 9
Of course, it may be formed so as to run on the upper surface of 0. When the liquid crystal device is used as a reflection type, the pixel electrode 9a may be formed using an opaque material having a high reflectance such as aluminum.

次に、図16(d)において、画素電極9aが形成されたTFTアレイ基板10上の全
面に、ポリイミド系の配向膜用の塗布液を塗布して膜を形成し、その表面に図中に矢印R
で示した方向にラビング処理を施すことで、配向膜16を完成させる。ラビング処理は、
配向処理のなかでも広く普及している技術であり、これを利用することで比較的容易に製
造することができ、また液晶装置の生産効率を維持することもできる。ここでは、凸部9
0は交差領域Fの夫々に形成されていることから、凸部90の形状に応じて上側に張り出
した配向膜16をラビングローラに巻き付けたラビング布でラビングした場合でも、ラビ
ングムラを低減でき、配向膜16の配向規制力が十分確保される。
Next, in FIG. 16 (d), a polyimide alignment film coating solution is applied to the entire surface of the TFT array substrate 10 on which the pixel electrodes 9a are formed, and a film is formed on the surface. Arrow R
The alignment film 16 is completed by performing a rubbing process in the direction indicated by. The rubbing process
This technique is widely used among the alignment processes, and by using this technique, it can be manufactured relatively easily and the production efficiency of the liquid crystal device can be maintained. Here, the convex portion 9
Since 0 is formed in each of the intersecting regions F, even when the alignment film 16 protruding upward according to the shape of the convex portion 90 is rubbed with a rubbing cloth wound around a rubbing roller, the rubbing unevenness can be reduced, and the alignment A sufficient alignment regulating force of the film 16 is ensured.

他方、対向基板20については、例えばガラス基板を用意し、その一面に額縁状の遮光
膜23を形成する。遮光膜23は、例えば金属クロム等をスパッタして形成する。その後
、対向基板20の全面に、例えば、ITO等の透明導電性膜を、スパッタ等を用いて50
〜200nmの厚さに堆積することにより、対向電極21を形成する。更に、対向電極2
1の全面にポリイミド系の配向膜22を形成する。尚、この際、対向基板20におけるT
FTアレイ基板10に臨む側の面に凸部80を形成する場合には、遮光膜23と共に或い
は遮光膜23に代えて凸部90を形成した工程と同様の工程によって凸部80を形成して
おくことも可能である。
On the other hand, for the counter substrate 20, for example, a glass substrate is prepared, and a frame-shaped light shielding film 23 is formed on one surface thereof. The light shielding film 23 is formed by sputtering metal chromium or the like, for example. Thereafter, a transparent conductive film such as ITO is formed on the entire surface of the counter substrate 20 by sputtering or the like.
The counter electrode 21 is formed by depositing to a thickness of ˜200 nm. Furthermore, the counter electrode 2
A polyimide alignment film 22 is formed on the entire surface of 1. At this time, T on the counter substrate 20
When forming the convex portion 80 on the surface facing the FT array substrate 10, the convex portion 80 is formed by the same process as the step of forming the convex portion 90 together with or in place of the light shielding film 23. It is also possible to leave.

なお、凸部80については、対向電極21を形成する透明導電性膜を用いて形成しても
良い。
The convex portion 80 may be formed using a transparent conductive film that forms the counter electrode 21.

例えば、透明導電性膜に対して凸部80に対応する箇所以外の領域をエッチングするこ
とで、凸型の形状を形成して凸部80としても良いし、対向基板全面に堆積した透明導電
性膜上にインクジェット法などによって局所的に透明導電性膜を塗布し、凸型の形状を形
成することで凸部80とすることも可能である。
For example, by etching a region other than the portion corresponding to the convex portion 80 with respect to the transparent conductive film, a convex shape may be formed as the convex portion 80, or the transparent conductive film deposited on the entire surface of the counter substrate. It is also possible to form the convex portion 80 by locally applying a transparent conductive film on the film by an inkjet method or the like to form a convex shape.

続いて、電極等が形成されたTFTアレイ基板10と対向基板20とを、電極形成面を
対向させて組み立てる。その際、TFTアレイ基板10、対向基板20の周縁部をシール
材で封止し、その間の密閉空間に液晶を注入し、液晶層50とする。液晶には、例えば複
数種のネマティック液晶を混合したものが使用される。以上により、本実施形態の液晶装
置が完成する。
Subsequently, the TFT array substrate 10 on which the electrodes and the like are formed and the counter substrate 20 are assembled with the electrode formation surfaces facing each other. At that time, the peripheral portions of the TFT array substrate 10 and the counter substrate 20 are sealed with a sealing material, and liquid crystal is injected into a sealed space between them to form a liquid crystal layer 50. As the liquid crystal, for example, a mixture of a plurality of types of nematic liquid crystals is used. Thus, the liquid crystal device of this embodiment is completed.

このように本実施形態の液晶装置によれば、横電界を生じるような画素電極9aの間隙
である電極間領域のうちデータ線6a及び走査線11aが交差する交差領域に凸部90を
設けたため、横電界の強度が低減される。
As described above, according to the liquid crystal device of the present embodiment, the convex portion 90 is provided in the intersecting region where the data line 6a and the scanning line 11a intersect in the interelectrode region that is the gap between the pixel electrodes 9a that generates the horizontal electric field. The strength of the transverse electric field is reduced.

以上の作用により、この液晶装置では、駆動中に生じる横電界は実質的に低減されると
共にその液晶に対する影響が緩和されるので、液晶層50における液晶の配向不良は大幅
に解消される。これにより、光抜けを防ぐことができ、従来よりも確実に光抜けを防止し
、コントラスト比を低下させずに表示することが可能である。
With the above operation, in this liquid crystal device, the lateral electric field generated during driving is substantially reduced and the influence on the liquid crystal is mitigated, so that the liquid crystal alignment defect in the liquid crystal layer 50 is largely eliminated. As a result, light leakage can be prevented, light leakage can be prevented more reliably than before, and display can be performed without lowering the contrast ratio.

次に、図17を参照しながら本実施形態の電気光学装置の製造方法の他の例を説明する
。本例の電気光学装置の製造方法は、複数の画素電極を形成した後にこれら画素電極の間
に正確に凸部90を後付けできる点に特徴を有する。
Next, another example of the method for manufacturing the electro-optical device according to the present embodiment will be described with reference to FIG. The method of manufacturing the electro-optical device according to this example is characterized in that after forming a plurality of pixel electrodes, the convex portions 90 can be accurately attached between the pixel electrodes.

図17(a)において、第4層間絶縁膜44上に画素電極9aを形成する。画素電極9
aは、図16(c)に示した工程と同様の手法を用いて形成される。
In FIG. 17A, the pixel electrode 9 a is formed on the fourth interlayer insulating film 44. Pixel electrode 9
a is formed using the same method as the process shown in FIG.

次に、図17(b)に示すように、図中上側から、例えばインクジェット法を用いて有
機材料等の塗布材料99を塗布する。これにより、図17(c)に示すように画素電極9
aの高さより高い凸部90を電極間領域に形成できる。尚、インクジェット法は、狭い領
域に正確に塗布材料を塗布できるため、先に画素電極9aを形成した場合でも、これら画
素電極9a間に正確に凸部90を後付けできる利点を有する。
Next, as shown in FIG. 17B, a coating material 99 such as an organic material is applied from the upper side in the drawing by using, for example, an ink jet method. As a result, as shown in FIG.
A convex portion 90 higher than the height a can be formed in the inter-electrode region. The ink jet method has an advantage that the projection 90 can be accurately attached between the pixel electrodes 9a even when the pixel electrodes 9a are previously formed, because the coating material can be accurately applied to a narrow region.

次に、図17(d)に示すように、画素電極9a及び凸部90を覆うように配向膜16
を形成し、配向膜16にラビング処理を行った後、続く工程によってTFTアレイ基板1
0及び対向基板20を張り合わせ、液晶装置1が完成させる。
Next, as shown in FIG. 17D, the alignment film 16 covers the pixel electrode 9 a and the convex portion 90.
After the alignment film 16 is rubbed, the TFT array substrate 1 is subjected to the following process.
The liquid crystal device 1 is completed by laminating 0 and the counter substrate 20.

本例の電気光学装置の製造方法によれば、画素電極9aを形成した後に電極間領域に凸
部90を形成できるため、画素電極の配列に応じて凸部90を形成できる。また、先に形
成されたコンタクトホールを避けるように凸部90を形成することも可能である。
According to the manufacturing method of the electro-optical device of this example, since the convex portion 90 can be formed in the inter-electrode region after the pixel electrode 9a is formed, the convex portion 90 can be formed according to the arrangement of the pixel electrodes. It is also possible to form the convex portion 90 so as to avoid the contact hole formed previously.

(電気光学装置の全体構成)
以上の実施形態及び変形例に係る液晶装置の全体構成を、図19及び図20を参照して
説明する。尚、図18は、TFTアレイ基板10をその上に形成された各構成要素と共に
対向基板20の側から見た平面図であり、図19は、図18のH−H´断面図である。
(Overall configuration of electro-optical device)
The overall configuration of the liquid crystal device according to the above-described embodiments and modifications will be described with reference to FIGS. 19 and 20. 18 is a plan view of the TFT array substrate 10 as viewed from the counter substrate 20 side together with the components formed thereon, and FIG. 19 is a cross-sectional view taken along the line HH ′ of FIG.

図18において、TFTアレイ基板10上にはシール材52がその周縁に沿って設けら
れており、その内側に、画像表示領域10aの周辺を規定する額縁状の遮光膜53が設け
られている。シール材52の外側の領域には、データ線6aに画像信号を所定タイミング
で供給することによりデータ線6aを駆動するデータ線駆動回路101及び外部回路接続
端子102がTFTアレイ基板10の一辺に沿って設けられている。また、この一辺に隣
接する2辺に沿って、走査線3aに走査信号を所定タイミングで供給することにより走査
線3aを駆動する走査線駆動回路104が設けられている。尚、走査線3aに供給される
走査信号遅延が問題にならないのであれば、走査線駆動回路104を片方だけとしてもよ
く、逆にデータ線駆動回路101を画像表示領域10aの両側に配列させてもよい。更に
、TFTアレイ基板10の残る一辺に、走査線駆動回路104間をつなぐための複数の配
線105が設けられている。また、対向基板20の角部の少なくとも1箇所には、TFT
アレイ基板10と対向基板20との間を電気的に導通させる導通材106が設けられてい
る。そして、図19に示すように、図18に示したシール材52とほぼ同じ輪郭を持つ対
向基板20が当該シール材52によりTFTアレイ基板10に固着されている。
In FIG. 18, a sealing material 52 is provided on the TFT array substrate 10 along the periphery thereof, and a frame-shaped light shielding film 53 that defines the periphery of the image display region 10a is provided on the inner side. In a region outside the sealing material 52, a data line driving circuit 101 and an external circuit connection terminal 102 for driving the data line 6a by supplying an image signal to the data line 6a at a predetermined timing along one side of the TFT array substrate 10. Is provided. A scanning line driving circuit 104 that drives the scanning line 3a by supplying a scanning signal to the scanning line 3a at a predetermined timing is provided along two sides adjacent to the one side. If the delay of the scanning signal supplied to the scanning line 3a is not a problem, the scanning line driving circuit 104 may be provided only on one side. Conversely, the data line driving circuit 101 is arranged on both sides of the image display area 10a. Also good. Further, a plurality of wirings 105 for connecting the scanning line driving circuits 104 are provided on the remaining side of the TFT array substrate 10. In addition, at least one corner of the counter substrate 20 has a TFT
A conductive material 106 that electrically connects the array substrate 10 and the counter substrate 20 is provided. As shown in FIG. 19, the counter substrate 20 having substantially the same contour as the sealing material 52 shown in FIG. 18 is fixed to the TFT array substrate 10 by the sealing material 52.

尚、TFTアレイ基板10上には、これらデータ線駆動回路101、走査線駆動回路1
04等に加えて、複数のデータ線6aに画像信号を所定のタイミングで印加するサンプリ
ング回路、複数のデータ線6aに所定電圧レベルのプリチャージ信号を画像信号に先行し
て各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等
を検査するための検査回路等を形成してもよい。
The data line driving circuit 101 and the scanning line driving circuit 1 are provided on the TFT array substrate 10.
In addition to 04 and the like, a sampling circuit that applies image signals to the plurality of data lines 6a at a predetermined timing, and a precharge circuit that supplies precharge signals of a predetermined voltage level to the plurality of data lines 6a prior to the image signals, respectively. In addition, an inspection circuit or the like for inspecting the quality, defects, or the like of the electro-optical device during manufacturing or at the time of shipment may be formed.

また、投射光が入射する対向基板20側及び出射光が出射するTFTアレイ基板10側
には、夫々、例えばTN(Twisted Nematic)モード、STN(Super Twisted Nematic)
モード、VA(Vertically Aligned)モード、PDLC(Polymer Dispersed Liquid Crys
tal)モード等の動作モードや、ノーマリーホワイトモード/ノーマリーブラックモードの
別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
Further, for example, a TN (Twisted Nematic) mode and an STN (Super Twisted Nematic) mode are provided on the counter substrate 20 side where the projection light is incident and the TFT array substrate 10 side where the emitted light is emitted, respectively.
Mode, VA (Vertically Aligned) mode, PDLC (Polymer Dispersed Liquid Crys)
tal) mode or the like, or a normally white mode / normally black mode, a polarizing film, a retardation film, a polarizing plate, and the like are arranged in a predetermined direction.

以上に説明した液晶装置は、例えばプロジェクタに適用される。その場合、3つの液晶
装置がRGB3原色夫々のライトバルブとして用いられ、各ライトバルブには、RGB色
分解用のダイクロイックミラーを介して分解された各色光が投射されるように構成される
。また、以上に説明した液晶装置は、プロジェクタ以外の直視型や反射型のカラー表示装
置に適用することもできる。その場合、対向基板20上における画素電極9aに対向する
領域に、RGBのカラーフィルタをその保護膜と共に形成すればよい。あるいは、TFT
アレイ基板10上のRGBに対向する画素電極9a下にカラーレジスト等でカラーフィル
タ層を形成することも可能である。更に、この態様において、対向基板20上に1画素に
1個対応するマイクロレンズを形成するようにすれば、入射光の集光効率が向上するため
、表示輝度を向上させることができる。更にまた、対向基板20上に、何層もの屈折率の
相違する干渉層を堆積することで、光の干渉を利用してRGB色を作り出すダイクロイッ
クフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より
明るい表示が可能となる。
The liquid crystal device described above is applied to, for example, a projector. In that case, three liquid crystal devices are used as light valves for the three primary colors of RGB, and each light valve is configured to project each color light separated through a dichroic mirror for RGB color separation. Further, the liquid crystal device described above can be applied to a direct-view type or reflective type color display device other than the projector. In that case, an RGB color filter may be formed together with the protective film in a region facing the pixel electrode 9 a on the counter substrate 20. Or TFT
It is also possible to form a color filter layer with a color resist or the like under the pixel electrodes 9 a facing RGB on the array substrate 10. Further, in this aspect, if one microlens corresponding to one pixel is formed on the counter substrate 20, the light collection efficiency of incident light is improved, so that the display luminance can be improved. Furthermore, a dichroic filter that creates RGB colors by using interference of light may be formed by depositing multiple layers of interference layers having different refractive indexes on the counter substrate 20. According to this counter substrate with a dichroic filter, brighter display is possible.

尚、以上の説明においては、データ線駆動回路101及び走査線駆動回路104をTF
Tアレイ基板10上に設けるようにしたが、その代わりに、例えばTAB(Tape Automat
ed bonding)基板上に実装された駆動用LSIに、TFTアレイ基板10の周辺部に設け
られた異方性導電フィルムを介して電気的及び機械的に接続するようにしても構わない。
In the above description, the data line driving circuit 101 and the scanning line driving circuit 104 are TF.
Instead of being provided on the T array substrate 10, for example, TAB (Tape Automat)
ed bonding) the driving LSI mounted on the substrate may be electrically and mechanically connected via an anisotropic conductive film provided on the periphery of the TFT array substrate 10.

なお、上述の本発明の実施形態では液晶装置を例にとって説明したが、本発明が適用可
能な液晶装置には半導体基板を用いた反射型液晶装置(LCOS)も含まれる。
In the above-described embodiment of the present invention, the liquid crystal device has been described as an example. However, the liquid crystal device to which the present invention can be applied includes a reflective liquid crystal device (LCOS) using a semiconductor substrate.

また、プラズマディスプレイや電子放出素子を用いたディスプレイであるSED(Surf
ace-Conduction Electron-Emitter Display)等などの電気光学装置においても、隣接す
る画素間に生じる電界の影響を緩和するなどの目的で本発明を応用することが可能である
In addition, a SED (Surf) which is a display using a plasma display or an electron-emitting device.
Even in an electro-optical device such as an ace-conduction electron-emitter display, the present invention can be applied for the purpose of alleviating the influence of an electric field generated between adjacent pixels.

(電子機器)
次に、以上詳細に説明した液晶装置を電子機器に適用する場合について説明する。
(Electronics)
Next, a case where the liquid crystal device described in detail above is applied to an electronic device will be described.

ここでは、この電気光学装置たる液晶装置をライトバルブとして用いたプロジェクタに
ついて説明する。図20は、プロジェクタの構成例を示す平面図である。この図に示され
るように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプ
ユニット1102が設けられている。このランプユニット1102から射出された投射光
は、ライトガイド内に配置された4枚のミラー1106および2枚のダイクロイックミラ
ー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての
液晶装置100R、100Bおよび100Gに入射される。液晶装置100R、100B
および100Gの構成は上述した液晶装置と同等であり、それぞれにおいて画像信号処理
回路から供給されるR、G、Bの原色信号が変調される。これらの液晶装置によって変調
された光は、ダイクロイックプリズム1112に3方向から入射される。ダイクロイック
プリズム1112では、RおよびBの光が90度に屈折する一方、Gの光が直進する。こ
れにより各色の画像が合成され、投射レンズ1114を介して、スクリーン1120等に
カラー画像が投写される。
Here, a projector using the liquid crystal device as the electro-optical device as a light valve will be described. FIG. 20 is a plan view showing a configuration example of the projector. As shown in this figure, a lamp unit 1102 including a white light source such as a halogen lamp is provided inside the projector 1100. The projection light emitted from the lamp unit 1102 is separated into three primary colors of RGB by four mirrors 1106 and two dichroic mirrors 1108 arranged in the light guide, and liquid crystal as a light valve corresponding to each primary color. Incident to devices 100R, 100B, and 100G. Liquid crystal device 100R, 100B
And 100G are the same as those of the liquid crystal device described above, and R, G, and B primary color signals supplied from the image signal processing circuit are modulated. Light modulated by these liquid crystal devices is incident on the dichroic prism 1112 from three directions. In the dichroic prism 1112, R and B light is refracted at 90 degrees, while G light goes straight. As a result, the images of the respective colors are combined, and a color image is projected onto the screen 1120 and the like via the projection lens 1114.

以上では、本発明の電気光学装置の一具体例として液晶装置を挙げて説明したが、本発
明の電気光学装置は、その他にも例えば電子ペーパなどの電気泳動装置や、電子放出素子
を用いた表示装置(Field Emission Display及びSurface-Conduction Electron-Emitter
Display)等として実現することができる。また、このような本発明の電気光学装置は、
先に説明したプロジェクタの他にも、テレビジョン受像機や、ビューファインダ型或いは
モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手手帳
、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネ
ルを備えた装置等の各種の電子機器に適用可能である。
In the above, a liquid crystal device has been described as a specific example of the electro-optical device of the present invention. However, the electro-optical device of the present invention also uses an electrophoretic device such as electronic paper or an electron-emitting device. Display (Field Emission Display and Surface-Conduction Electron-Emitter
Display) or the like. In addition, such an electro-optical device of the present invention includes:
In addition to the projectors described above, television receivers, viewfinder type or monitor direct-view type video tape recorders, car navigation devices, pagers, electronic notebooks, calculators, word processors, workstations, videophones, POS terminals The present invention can be applied to various electronic devices such as a device provided with a touch panel.

本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から
読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更
を伴う電気光学装置、及びその製造方法、並びにこのような電気光学装置を具備してなる
電子機器もまた本発明の技術的範囲に含まれるものである。
The present invention is not limited to the above-described embodiment, and can be appropriately changed without departing from the spirit or idea of the invention that can be read from the claims and the entire specification, and an electro-optical device with such a change, In addition, the manufacturing method thereof and an electronic apparatus including such an electro-optical device are also included in the technical scope of the present invention.

本発明の一実施形態に係る液晶装置の構成を示す等価回路図である。1 is an equivalent circuit diagram illustrating a configuration of a liquid crystal device according to an embodiment of the present invention. 図1に示した液晶装置の具体的な構成を表す部分平面図である。FIG. 2 is a partial plan view illustrating a specific configuration of the liquid crystal device illustrated in FIG. 1. 図1に示した液晶装置の具体的な構成を表す部分平面図である。FIG. 2 is a partial plan view illustrating a specific configuration of the liquid crystal device illustrated in FIG. 1. 図2及び図3のA−A´断面図である。It is AA 'sectional drawing of FIG.2 and FIG.3. 図1に示した液晶装置の主要部を抽出して表す部分平面図である。FIG. 2 is a partial plan view illustrating an extracted main part of the liquid crystal device illustrated in FIG. 1. 図5のB−B´断面図である。It is BB 'sectional drawing of FIG. 本実施形態における液晶装置の1H反転駆動方式における動作状態を説明するための図である。It is a figure for demonstrating the operation state in the 1H inversion drive system of the liquid crystal device in this embodiment. 図5に示した画素電極の縁部における凸部の作用を説明するための図である。It is a figure for demonstrating the effect | action of the convex part in the edge part of the pixel electrode shown in FIG. 図5に示した画素電極の縁部の比較例における電界分布を表す図である。It is a figure showing the electric field distribution in the comparative example of the edge part of the pixel electrode shown in FIG. 変形例1における液晶装置の主要部を抽出して表す部分平面図である。FIG. 10 is a partial plan view showing an extracted main part of a liquid crystal device in Modification 1. 図10のC−C´断面図である。It is CC 'sectional drawing of FIG. 変形例2における液晶装置の主要部を抽出して表す部分平面図である。FIG. 10 is a partial plan view showing an extracted main part of a liquid crystal device in Modification 2. 変形例3における液晶装置の主要部を抽出して表す部分平面図である。FIG. 10 is a partial plan view showing an extracted main part of a liquid crystal device according to Modification 3. 変形例4における液晶装置の主要部を抽出して表す部分断面図である。FIG. 10 is a partial cross-sectional view illustrating an extracted main part of a liquid crystal device according to Modification 4. 凸部90の模式的断面図である。3 is a schematic cross-sectional view of a convex portion 90. FIG. 本実施形態の液晶装置の製造方法の一例を示す工程図である。It is process drawing which shows an example of the manufacturing method of the liquid crystal device of this embodiment. 本実施形態の液晶装置の製造方法の他の例を示す工程図である。It is process drawing which shows the other example of the manufacturing method of the liquid crystal device of this embodiment. 本実施形態における液晶装置の全体構成を表す平面図である。It is a top view showing the whole structure of the liquid crystal device in this embodiment. 図18のH−H´断面図である。It is HH 'sectional drawing of FIG. 本発明の電子機器の一実施形態に係る液晶プロジェクタの構成を表す断面図である。It is sectional drawing showing the structure of the liquid crystal projector which concerns on one Embodiment of the electronic device of this invention. 変形例5における液晶装置の主要部を抽出して表す部分平面図である。FIG. 10 is a partial plan view showing an extracted main part of a liquid crystal device in Modification 5. 変形例6における液晶装置の主要部を抽出して表す部分平面図である。FIG. 10 is a partial plan view illustrating a main part of a liquid crystal device in Modification 6 extracted. 変形例7における液晶装置の主要部を抽出して表す部分平面図である。FIG. 16 is a partial plan view illustrating a main part of a liquid crystal device in modification example 7 extracted. 変形例8における液晶装置の主要部を抽出して表す部分平面図(その1)である。FIG. 10 is a partial plan view (part 1) of an extracted main part of a liquid crystal device in a modification example 8; 変形例8における液晶装置の主要部を抽出して表す部分平面図(その2)である。FIG. 16 is a partial plan view (No. 2) showing an extracted main part of a liquid crystal device in Modification 8. 変形例9における液晶装置の主要部を抽出して表す部分平面図である。It is a partial top view which extracts and represents the principal part of the liquid crystal device in the modification 9. 変形例10における液晶装置の主要部を抽出して表す部分平面図である。FIG. 22 is a partial plan view illustrating a main part of a liquid crystal device according to Modification Example 10 extracted.

符号の説明Explanation of symbols

1・・・液晶装置、10・・・TFTアレイ基板、20・・・対向基板、21・・・対
向電極、80,90,180,190・・・凸部、6a・・・データ線、9a・・・画素
電極、11a・・・走査線
DESCRIPTION OF SYMBOLS 1 ... Liquid crystal device, 10 ... TFT array substrate, 20 ... Counter substrate, 21 ... Counter electrode, 80, 90, 180, 190 ... Convex part, 6a ... Data line, 9a ... Pixel electrodes, 11a ... Scan lines

Claims (3)

素子基板と、
前記素子基板と対向するように配置されている対向基板と、を有し、
前記素子基板は、
データ線と、
前記データ線と交差する走査線と、
画像表示領域に設けられた第1画素電極、平面視で前記第1画素電極と前記データ線の延設方向で隣り合う第2画素電極、平面視で前記第1画素電極と前記走査線の延設方向で隣り合う第3画素電極、及び平面視で前記第2画素電極と前記走査線の延設方向で隣り合うとともに前記第3画素電極と前記データ線の延設方向で隣り合う第4画素電極を含む複数の画素電極と、
前記第1画素電極の前記第4画素電極側のコーナー部に重なるように設けられ、前記1画素電極と前記基板との間の層に設けられた第1凸部と、を有し、
第2基板と、
共通電極と、
前記第4画素電極の前記第1画素電極側のコーナー部と対向する位置に設けられた第2凸部と、を有し、
前記第2画素電極の前記第3電極側のコーナー部及び前記第3画素電極の前記第2電極側のコーナー部の前記第1凸部と同層及び前記第2凸部の同層に凸部が形成されていないこと
を特徴とする電気光学装置。
An element substrate;
A counter substrate disposed to face the element substrate,
The element substrate is
Data lines,
A scan line intersecting the data line;
A first pixel electrode provided in the image display region, a second pixel electrode adjacent to the first pixel electrode in the extending direction of the data line in plan view, and an extension of the first pixel electrode and the scanning line in plan view. the third pixel electrode adjacent in arrangement direction, and the fourth pixel adjacent in the extending direction of the data line and the third pixel electrode with adjacent in the extending direction of the scanning line and the second pixel electrode in a plan view A plurality of pixel electrodes including electrodes;
A first convex portion provided to overlap a corner portion of the first pixel electrode on the fourth pixel electrode side, and provided in a layer between the one pixel electrode and the substrate;
A second substrate;
A common electrode;
A second convex portion provided at a position facing the corner portion on the first pixel electrode side of the fourth pixel electrode,
Convex portions in the same layer as the first convex portion and in the same layer of the second convex portion in the corner portion on the third electrode side of the second pixel electrode and the corner portion on the second electrode side of the third pixel electrode. An electro-optical device characterized in that is not formed.
前記第1凸部及び前記第2凸部の断面形状は、前記素子基板における一方向に沿って非対称であることを
を特徴とする請求項1に記載の電気光学装置。
2. The electro-optical device according to claim 1, wherein cross-sectional shapes of the first convex portion and the second convex portion are asymmetric along one direction in the element substrate.
請求項1又は2に記載の電気光学装置を具備してなること
を特徴とする電子機器。
An electronic apparatus comprising the electro-optical device according to claim 1.
JP2006146425A 2005-06-07 2006-05-26 Electro-optical device and electronic apparatus Expired - Fee Related JP4946179B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006146425A JP4946179B2 (en) 2005-06-07 2006-05-26 Electro-optical device and electronic apparatus

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005166481 2005-06-07
JP2005166481 2005-06-07
JP2006146425A JP4946179B2 (en) 2005-06-07 2006-05-26 Electro-optical device and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2007017952A JP2007017952A (en) 2007-01-25
JP4946179B2 true JP4946179B2 (en) 2012-06-06

Family

ID=37755129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006146425A Expired - Fee Related JP4946179B2 (en) 2005-06-07 2006-05-26 Electro-optical device and electronic apparatus

Country Status (1)

Country Link
JP (1) JP4946179B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013235129A (en) * 2012-05-09 2013-11-21 Seiko Epson Corp Liquid crystal device and electronic apparatus
JP2019144423A (en) * 2018-02-21 2019-08-29 日本放送協会 Liquid crystal display element and spatial optical modulator
CN112368635B (en) * 2018-07-13 2024-04-16 索尼公司 Liquid crystal display device and electronic apparatus

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3636641B2 (en) * 1999-08-20 2005-04-06 セイコーエプソン株式会社 Electro-optic device
JP2005017361A (en) * 2003-06-23 2005-01-20 Seiko Epson Corp Electro-optical device and electronic equipment
JP2005121805A (en) * 2003-10-15 2005-05-12 Seiko Epson Corp Electro-optical device, method for manufacturing the same, and electronic apparatus

Also Published As

Publication number Publication date
JP2007017952A (en) 2007-01-25

Similar Documents

Publication Publication Date Title
JP3864678B2 (en) Electro-optical device manufacturing method and electro-optical device
JP4285551B2 (en) ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE
US8223287B2 (en) Electrooptic device and electronic device
JP6649788B2 (en) Liquid crystal display
JP5287100B2 (en) Electro-optical device and electronic apparatus
JP2007052264A (en) Liquid crystal display panel
JP2001166311A (en) Electro-optic device, method of producing the same and substrate for electro-optic device
JP2001281682A (en) Active matrix liquid crystal display device
JP2011017891A (en) Liquid crystal device and electronic device
JP4946179B2 (en) Electro-optical device and electronic apparatus
JP2010096966A (en) Electro-optical apparatus, method for manufacturing same, and electronic device
JP4099324B2 (en) Liquid crystal display
JP2007187921A (en) Electrooptical apparatus, its manufacturing method, and electronic device
JP2008096616A (en) Electro-optical device and electronic device
JP4905011B2 (en) Liquid crystal device and electronic device
JP2008083208A (en) Liquid crystal device, its manufacturing method, and electronic apparatus
KR20010098656A (en) Liquid crystal device, projection type display apparatus, and electronic apparatus
JP2005121805A (en) Electro-optical device, method for manufacturing the same, and electronic apparatus
JP4442600B2 (en) Electro-optical device and electronic apparatus
JP2010191408A (en) Electro-optical device and electronic apparatus
JP5326460B2 (en) Electro-optical device substrate, and electro-optical device and electronic apparatus
JP5182116B2 (en) Electro-optical device and electronic apparatus
JP2009053417A (en) Electrooptical device, its manufacturing method, and electronic apparatus
JP2007025148A (en) Optoelectronic device and electronic apparatus
JP2001166317A (en) Electrooptical device, method of manufacture and projection display device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070406

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110920

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120220

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4946179

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees