JP2001281682A - Active matrix liquid crystal display device - Google Patents

Active matrix liquid crystal display device

Info

Publication number
JP2001281682A
JP2001281682A JP2000094314A JP2000094314A JP2001281682A JP 2001281682 A JP2001281682 A JP 2001281682A JP 2000094314 A JP2000094314 A JP 2000094314A JP 2000094314 A JP2000094314 A JP 2000094314A JP 2001281682 A JP2001281682 A JP 2001281682A
Authority
JP
Japan
Prior art keywords
liquid crystal
pixel electrode
active matrix
display device
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000094314A
Other languages
Japanese (ja)
Other versions
JP4115649B2 (en
Inventor
Yoshihiro Okada
美広 岡田
Atsushi Ban
厚志 伴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2000094314A priority Critical patent/JP4115649B2/en
Priority to TW090107517A priority patent/TWI299099B/en
Priority to US09/821,717 priority patent/US6633360B2/en
Publication of JP2001281682A publication Critical patent/JP2001281682A/en
Priority to US10/624,935 priority patent/US6956633B2/en
Application granted granted Critical
Publication of JP4115649B2 publication Critical patent/JP4115649B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To suppress block separation caused by the variation in the capacitance of a signal wiring and a pixel electrode. SOLUTION: Overhang parts 62a and 62b lapping with adjacent source wiring 54 are provided at ends of both side parts of the pixel electrode 62. Then, the length of the both overhangs parts 62a and 62b is made the same. Thereby, the difference in the capacitance between the pixel electrode 62 and the source wiring 54a in one side and the capacitance between the pixel electrode 62 and the source wiring 54b in the other side hardly changes, when a few alignment deviations occur in each interblock in a photolithographic process. Therefore, the block separation can be prevented.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、液晶テレビやノ
ートパソコン等に使用されるアクティブマトリクス型液
晶表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type liquid crystal display device used for a liquid crystal television, a notebook personal computer or the like.

【0002】[0002]

【従来の技術】図12および図13は、一般的なアクテ
ィブマトリクス型液晶表示装置の平面図および断面図を
示す。アクティブマトリクス型液晶表示装置は、液晶パ
ネル1,ゲートドライブ回路2,ソースドライブ回路3お
よびバックライト4によって概略構成される。
2. Description of the Related Art FIGS. 12 and 13 are a plan view and a sectional view of a general active matrix type liquid crystal display device. The active matrix type liquid crystal display device is schematically constituted by a liquid crystal panel 1, a gate drive circuit 2, a source drive circuit 3, and a backlight 4.

【0003】さらに、上記液晶パネル1は、アクティブ
マトリクス基板5,対向基板6,両基板5,6間に挟まれ
た液晶層7および両基板5,6の外側に密着された偏向
板(図示せず)から概略構成される。
Further, the liquid crystal panel 1 has an active matrix substrate 5, a counter substrate 6, a liquid crystal layer 7 interposed between the substrates 5, 6, and a deflecting plate (shown in FIG. )).

【0004】上記アクティブマトリクス基板5には、平
行に配設された複数の走査配線(図示せず)、絶縁膜8を
介して上記走査配線と直交して平行に配設された複数の
信号配線9、上記走査配線と信号配線9との各交差位置
近傍に配置された薄膜トランジスタ(TFT)10、上記
走査配線と信号配線9とによって囲まれた領域に配置さ
れた複数の画素電極11等が形成されている。
On the active matrix substrate 5, a plurality of scanning wirings (not shown) arranged in parallel, and a plurality of signal wirings arranged in parallel with the scanning wirings through an insulating film 8 at right angles. 9, a thin film transistor (TFT) 10 disposed near each intersection between the scanning wiring and the signal wiring 9, a plurality of pixel electrodes 11 disposed in a region surrounded by the scanning wiring and the signal wiring 9, and the like. Have been.

【0005】図14は、上記アクティブマトリクス基板
5における1画素部分の平面図を示す。画素電極11
は、信号配線9と同じレイヤに形成されているために、
信号配線9と所定の距離を保って接触しないように形成
されている。TFT10は、3端子素子であり、ゲート
電極12に印加される電圧によってドレイン電極13と
ソース電極14との間の電流の導通が制御される。そし
て、ゲート電極12は隣接する走査配線15に接続さ
れ、ソース電極14は隣接する信号配線9に接続され、
ドレイン電極13は画素電極11に接続されている。
FIG. 14 is a plan view of one pixel portion of the active matrix substrate 5. Pixel electrode 11
Is formed in the same layer as the signal wiring 9,
It is formed so as not to contact the signal wiring 9 at a predetermined distance. The TFT 10 is a three-terminal device, and the conduction of current between the drain electrode 13 and the source electrode 14 is controlled by a voltage applied to the gate electrode 12. Then, the gate electrode 12 is connected to the adjacent scanning line 15, the source electrode 14 is connected to the adjacent signal line 9, and
The drain electrode 13 is connected to the pixel electrode 11.

【0006】一方、上記対向基板6には、各画素電極1
1に対応する位置に赤,緑,青の配列順にカラーフィルタ
16が形成されている。そして、上記各カラーフィルタ
16,16の間には、走査配線15および信号配線9と
画素電極11との間からの光漏れを防ぐ遮光膜であるブ
ラックマトリクス17が形成されている。さらにこの上
層に、透明導電材料からなる対向電極18が形成されて
いる。尚、ゲートドライブ回路2およびソースドライブ
回路3は、夫々液晶パネル1の周囲部に配置された走査
配線15の端子および信号配線9の端子に接続されてい
る。
On the other hand, each pixel electrode 1 is
A color filter 16 is formed at a position corresponding to 1 in the order of arrangement of red, green, and blue. A black matrix 17 is formed between the color filters 16 and 16 as a light shielding film for preventing light from leaking from between the scanning wiring 15 and the signal wiring 9 and the pixel electrode 11. Further, a counter electrode 18 made of a transparent conductive material is formed on this upper layer. The gate drive circuit 2 and the source drive circuit 3 are connected to the terminals of the scanning wiring 15 and the terminals of the signal wiring 9 arranged around the liquid crystal panel 1, respectively.

【0007】次に、上記構成を有するアクティブマトリ
クス型液晶表示装置の駆動方法について説明する。
Next, a method of driving the active matrix type liquid crystal display device having the above configuration will be described.

【0008】上記アクティブマトリクス型液晶表示装置
の駆動方法においては、n行目の画素配列書き込みを行
う場合、ゲートドライブ回路2からn行目の走査配線1
5nにオン信号(TFT10がオンになる電位:Vgh)が
入力される。このとき、走査配線15n以外の走査配線
にはオフ信号(TFT10がオフになる電位:Vgl)が入
力される。したがって、n行目のTFT10のみがオン
になる。この場合、ソースドライブ回路3から各信号配
線9に、n行目の画素(画素電極11および液晶層7)に
充電すべき電圧のソース信号が供給される。
In the driving method of the active matrix type liquid crystal display device, when writing the pixel array in the n-th row, the scanning line 1 from the gate drive circuit 2 to the n-th row is used.
An ON signal (a potential at which the TFT 10 is turned on: Vgh) is input to 5n. At this time, an off signal (a potential at which the TFT 10 is turned off: Vgl) is input to the scanning lines other than the scanning line 15n. Therefore, only the TFT 10 in the n-th row is turned on. In this case, a source signal of a voltage to be charged to the pixels in the n-th row (the pixel electrode 11 and the liquid crystal layer 7) is supplied from the source drive circuit 3 to each signal line 9.

【0009】こうして、上記n行目の画素の配列に対す
る書き込みが終了すると、走査配線15nにはオフ信号
が入力される一方、走査配線15(n+1)にはオン信号が
入力される。以上の動作を繰り返すことによって、全て
の画素に任意の電圧値が充電される。画素電極11と対
向電極18との間の液晶層7は、両電極11,18間に
印加される電圧によって透過率が変化するため、バック
ライト4からの光が調整されて任意の画像が表示され
る。
When the writing to the array of pixels in the n-th row is completed, an off signal is input to the scanning wiring 15n, while an on signal is input to the scanning wiring 15 (n + 1). By repeating the above operation, all the pixels are charged with an arbitrary voltage value. Since the transmittance of the liquid crystal layer 7 between the pixel electrode 11 and the counter electrode 18 changes depending on the voltage applied between the electrodes 11 and 18, the light from the backlight 4 is adjusted to display an arbitrary image. Is done.

【0010】ところで、層間絶縁膜上に画素電極を設け
て、この画素電極と信号配線とを別レイヤーに形成し、
画素電極を信号配線上に重ねる構造も提案されている
(特開昭63‐279228号公報等)。図15に、上記
画素電極を信号配線上に重ねる構造を有するアクティブ
マトリクス型液晶表示装置における1画素分の断面図を
示す。また、図16には、図15に示すアクティブマト
リクス基板の平面図を示す。このような構成において
は、画素電極21と信号配線22とが別レイヤーで形成
され、画素電極21と信号配線22とに層間絶縁膜23
を介して重なりを持たせて、画素電極21と信号配線2
2との隙間を無くすことができる。そのために、画素電
極21の面積(開口率)を拡大することができ、アクティ
ブマトリクス型液晶表示装置の消費電力を抑えることが
できるのである。尚、24はアクティブマトリクス基
板、25はTFT、26は液晶層、27は対向電極、2
8は対向基板、29は走査配線、30はコンタクトホー
ル、31は補助容量電極、32は補助容量配線である。
By the way, a pixel electrode is provided on the interlayer insulating film, and the pixel electrode and the signal wiring are formed on different layers.
A structure in which a pixel electrode is overlaid on a signal line has also been proposed.
(JP-A-63-279228). FIG. 15 is a cross-sectional view of one pixel in an active matrix liquid crystal display device having a structure in which the pixel electrode is overlaid on a signal wiring. FIG. 16 is a plan view of the active matrix substrate shown in FIG. In such a configuration, the pixel electrode 21 and the signal line 22 are formed in different layers, and the pixel electrode 21 and the signal line 22 are
And the pixel electrode 21 and the signal wiring 2
2 can be eliminated. Therefore, the area (aperture ratio) of the pixel electrode 21 can be increased, and the power consumption of the active matrix liquid crystal display device can be suppressed. 24 is an active matrix substrate, 25 is a TFT, 26 is a liquid crystal layer, 27 is a counter electrode, 2
Reference numeral 8 denotes a counter substrate, 29 denotes a scanning line, 30 denotes a contact hole, 31 denotes an auxiliary capacitance electrode, and 32 denotes an auxiliary capacitance line.

【0011】しかしながら、上述のように画素電極21
を信号配線22に重ねた構造を採用した場合には、図1
4に示すように、画素電極11が信号配線9と所定の間
隔をとる従来の構造に比べて、画素電極21と信号配線
22との間の静電容量Csdが増大する。その場合には、
静電容量Csdの増加に伴って画素の電位がソース信号に
よって変化し易くなり、シャドーイングと呼ばれる表示
特性の劣化が生じる。
However, as described above, the pixel electrode 21
In the case where the structure in which is overlapped with the signal wiring 22 is adopted, FIG.
As shown in FIG. 4, the capacitance Csd between the pixel electrode 21 and the signal wiring 22 is increased as compared with the conventional structure in which the pixel electrode 11 is at a predetermined distance from the signal wiring 9. In that case,
With an increase in the capacitance Csd, the potential of the pixel is easily changed by the source signal, and a deterioration in display characteristics called shadowing occurs.

【0012】以下、このメカニズムを、図17に示すア
クティブマトリクス基板24の等価回路を用いて説明す
る。すなわち、走査配線Gnにオン信号Vghが入力され
てTFT23がオン状態になると、画素電極P1には信
号配線S1の電圧Vs1が充電される。
Hereinafter, this mechanism will be described using an equivalent circuit of the active matrix substrate 24 shown in FIG. That is, when the ON signal Vgh is input to the scanning line Gn and the TFT 23 is turned on, the voltage Vs1 of the signal line S1 is charged to the pixel electrode P1.

【0013】次に、上記走査配線Gnにオフ信号Vglが
入力されTFT23がオフ状態になると、信号配線S1
には、次の段の画素電極P2へ書き込む電圧Vs1'が供給
される。その場合、画素電極P1の電圧は、静電容量Cs
d1を介して信号配線S1の電圧Vs1'の影響を受けて変化
する。その際における画素電極P1の電圧をVp1とする
と、 Vp1=Vs1−(Csd1(Vs1−Vs1')+Csd2(Vs2−Vs2')) /(Cp+Csd1+Csd2) …(1) となる。ここで、Cpは画素電極の容量(Cp=液晶容量
Clc+補助電極容量Ccs)であり、Csd1は信号配線S1
と画素電極P1との間の静電容量であり、Csd2は信号配
線S2と画素電極P2との間の静電容量であり、Vs1,Vs
2はn列目の走査配線Gnがオン状態である場合の信号配
線S1,S2の電圧であり、Vs1',Vs2'は(n+1)列目の
走査配線G(n+1)がオン状態である場合の信号配線S1,
S2の電圧である。
Next, when the off signal Vgl is input to the scanning line Gn and the TFT 23 is turned off, the signal line S1 is turned off.
Is supplied with a voltage Vs1 'to be written to the pixel electrode P2 of the next stage. In that case, the voltage of the pixel electrode P1 is the capacitance Cs
It changes under the influence of the voltage Vs1 'of the signal wiring S1 via d1. Assuming that the voltage of the pixel electrode P1 at that time is Vp1, Vp1 = Vs1− (Csd1 (Vs1−Vs1 ′) + Csd2 (Vs2−Vs2 ′)) / (Cp + Csd1 + Csd2) (1) Here, Cp is the capacitance of the pixel electrode (Cp = liquid crystal capacitance Clc + auxiliary electrode capacitance Ccs), and Csd1 is the signal line S1.
Csd2 is the capacitance between the signal line S2 and the pixel electrode P2, and Vs1, Vs
2 is the voltage of the signal wirings S1 and S2 when the scanning wiring Gn of the n-th column is in the on state, and Vs1 ′ and Vs2 ′ are the voltages of the scanning wiring G (n + 1) of the (n + 1) -th column. If there is a signal wiring S1,
This is the voltage of S2.

【0014】アクティブマトリクス型液晶表示装置の―
般的な駆動方法であるゲートライン反転駆動(1H反転
駆動)では、ゲート1ライン毎にソース信号の極性を反
転させる。ここで、隣同士の階調が同じであるとする
と、 Vs=Vs1=Vs2、Vs'=Vs1'=Vs2' …(2) であるから、式(1)および式(2)から、 Vp1=Vs−(Csd1+Csd2)/(Cp+Csd1+Csd2)・(Vs−Vs') …(3) となる。このように、1H反転駆動では、画素電位の変
化量は(Csd1+Csd2)に比例する。そのために、信号配
線Sと画素電極Pとの間の静電容量Csdの増加に伴いシ
ャドーイングが顕著に表れるのである。
An active matrix type liquid crystal display device
In a gate line inversion drive (1H inversion drive) which is a general driving method, the polarity of a source signal is inverted for each gate line. Here, assuming that the adjacent gradations are the same, Vs = Vs1 = Vs2, Vs ′ = Vs1 ′ = Vs2 ′ (2) Therefore, from equations (1) and (2), Vp1 = Vs− (Csd1 + Csd2) / (Cp + Csd1 + Csd2) · (Vs−Vs ′) (3) Thus, in the 1H inversion drive, the amount of change in pixel potential is proportional to (Csd1 + Csd2). For this reason, shadowing appears remarkably with an increase in the capacitance Csd between the signal line S and the pixel electrode P.

【0015】一方において、上記信号配線Sと画素電極
Pとの間の静電容量Csdによる画素電位の変化を抑える
駆動方法として、ドット反転駆動が提案されている。こ
のドット反転駆動においては、ゲート1ライン毎にソー
ス信号の極性を反転すると共に、ソース側もソース1ラ
イン毎に逆極性の信号を入力するようにしている。
On the other hand, dot inversion driving has been proposed as a driving method for suppressing a change in pixel potential due to the capacitance Csd between the signal line S and the pixel electrode P. In this dot inversion drive, the polarity of the source signal is inverted for each gate line, and a signal of the opposite polarity is also input to the source side for each source line.

【0016】上記ドット反転駆動の場合には、隣同士の
階調が同じであると仮定すると、 Vs=Vs1=−Vs2、Vs'=Vs1'=−Vs2' …(4) であるから、式(1)および式(4)から、 Vp1=Vs−(Csd1−Csd2)/(Cp+Csd1+Csd2)・(Vs−Vs') …(5) となる。このように、ドット反転駆動では、画素電位の
変化量は静電容量Csd1と静電容量Csd2との差分に比例
する。したがって、1H反転駆動の場合に比してシャド
ーイング現象を大幅に抑えることができ、液晶表示装置
の画質を向上することができる。特に、走査配線29の
延在方向へ隣接する画素に関する静電容量Csd1と静電
容量Csd2との差を少なくすると、シャドーイング現象
を大幅に抑えることができるのである。
In the case of the above-mentioned dot inversion driving, assuming that the adjacent gray scales are the same, Vs = Vs1 = −Vs2, Vs ′ = Vs1 ′ = − Vs2 ′ (4) From (1) and equation (4), Vp1 = Vs− (Csd1−Csd2) / (Cp + Csd1 + Csd2) · (Vs−Vs ′) (5) As described above, in the dot inversion drive, the amount of change in the pixel potential is proportional to the difference between the capacitance Csd1 and the capacitance Csd2. Therefore, the shadowing phenomenon can be greatly suppressed as compared with the case of 1H inversion driving, and the image quality of the liquid crystal display device can be improved. In particular, when the difference between the capacitance Csd1 and the capacitance Csd2 of the pixels adjacent to each other in the direction in which the scanning wiring 29 extends, the shadowing phenomenon can be significantly suppressed.

【0017】[0017]

【発明が解決しようとする課題】しかしながら、上記図
15及び図16に示す従来のアクティブマトリクス型液
晶表示装置においては、以下のような問題がある。すな
わち、上述したように、図15および図16に示すよう
な画素電極21と信号配線22とを層間絶縁膜23を介
して重ねる構造のアクティブマトリクス型液晶表示装置
において、ドット反転駆動を採用することによって、開
口率を拡大すると共に、信号配線22と画素電極21と
の間のカップリング容量Csdによるシャドーイング現象
を抑制することができる。
However, the conventional active matrix type liquid crystal display device shown in FIGS. 15 and 16 has the following problems. That is, as described above, in the active matrix type liquid crystal display device having a structure in which the pixel electrode 21 and the signal wiring 22 are overlapped via the interlayer insulating film 23 as shown in FIGS. Thereby, the aperture ratio can be increased and the shadowing phenomenon due to the coupling capacitance Csd between the signal wiring 22 and the pixel electrode 21 can be suppressed.

【0018】しかしながら、その―方において、次のよ
うな新たな問題が発生する。一般的な液晶表示装置で
は、フォトリソグラフィ工程はブロック単位で処理して
いるため、ブロック間でのアライメント(位置合わせ)の
ずれが発生する。これにより、信号配線Sと画素電極P
との重なり幅が変化し、この間の容量Csdが変化する。
ドット反転駆動を採用した場合には、上記容量Csdの変
化により、画素電位が変化しやすくなるため、ブロック
単位で透過率が変化する。
However, on the other hand, the following new problem occurs. In a general liquid crystal display device, the photolithography process is performed in units of blocks, and thus misalignment occurs between blocks. Thereby, the signal line S and the pixel electrode P
And the capacitance Csd during this period changes.
When the dot inversion drive is adopted, the pixel potential easily changes due to the change in the capacitance Csd, and thus the transmittance changes in units of blocks.

【0019】例えば、図18に示すように、上記画素電
極Pのフォトリソグラフィ工程において、アライメント
ずれdxが生じた場合を考える。その場合は、画素電極
Pの信号配線S1への重なり量が増えるため、信号配線
S1と画素電極Pとの静電容量Csd1は増加し、逆に信号
配線S2と画素電極Pの静電容量Csd2は減少する。図1
9に、フォトリソグラフィ工程におけるアライメントず
れdxと静電容量Csd1あるいは静電容量Csd2との関係
を示す。図19より、アライメントずれdxが増加する
に連れて静電容量Csd1と静電容量Csd2との差は広が
り、画素電位の変化量は増加するのである。
For example, as shown in FIG. 18, consider a case where an alignment deviation dx occurs in the photolithography process of the pixel electrode P. In this case, the amount of overlap of the pixel electrode P with the signal line S1 increases, so that the capacitance Csd1 between the signal line S1 and the pixel electrode P increases, and conversely, the capacitance Csd2 between the signal line S2 and the pixel electrode P. Decreases. FIG.
FIG. 9 shows the relationship between the misalignment dx and the capacitance Csd1 or Csd2 in the photolithography process. As shown in FIG. 19, as the misalignment dx increases, the difference between the capacitances Csd1 and Csd2 increases, and the amount of change in the pixel potential increases.

【0020】一般的なフォトリソグラフィ工程では、上
記アクティブマトリクス基板の面内を幾つかのブロック
に分けて露光を行う。そのために、アライメントずれが
生ずると各ブロック間で信号配線と画素電極との重なり
幅が変化し、その結果、アクティブマトリクス型液晶表
示装置の各ブロック間において透過率差が生ずるように
なるのである。図20に、上記アライメントずれが生じ
たブロックに関して、アライメントずれdxとアライメ
ントずれが全くないブロックに対する透過率の差ΔTと
の関係を示す。
In a general photolithography process, exposure is performed by dividing the surface of the active matrix substrate into several blocks. For this reason, when the alignment shift occurs, the overlapping width of the signal wiring and the pixel electrode changes between the blocks, and as a result, a transmittance difference occurs between the blocks of the active matrix type liquid crystal display device. FIG. 20 shows the relationship between the alignment shift dx and the transmittance difference ΔT with respect to the block having no alignment shift for the block in which the alignment shift has occurred.

【0021】すなわち、上記画素電極を信号配線に重ね
る構造のアクティブマトリクス型液晶表示装量をドット
反転駆動した場合には、上記カップリング容量Csdによ
る画素電位の変化量自体は低下するのであるが、各フォ
トブロック間でのバラツキが大きくなる。そのため、上
記ブロック間の透過率差が大きくなり、所謂「ブロック
分れ」と呼ばれる問題が発生するのである。そして、ア
クティブマトリクス型液晶表示装置の大型化に伴って、
フォトリソグラフィ工程におけるブロックの数は益々増
える傾向にあるため、上述のカップリング容量Csdによ
るブロック分れの発生を抑えることが望まれている。
That is, when an active matrix type liquid crystal display having a structure in which the pixel electrode is overlapped with the signal wiring is driven by dot inversion, the amount of change in the pixel potential itself due to the coupling capacitance Csd decreases. Variations between the photo blocks increase. For this reason, the transmittance difference between the blocks becomes large, and a problem called so-called “block division” occurs. And, with the enlargement of the active matrix type liquid crystal display device,
Since the number of blocks in the photolithography process tends to increase more and more, it is desired to suppress the occurrence of block separation due to the coupling capacitance Csd described above.

【0022】そこで、この発明の目的は、信号配線と画
素電極とのカップリング容量による画質の低下を防ぐと
共に、上記カップリング容量のバラツキによるブロック
分れを抑制できるアクティブマトリクス型液晶表示装置
を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide an active matrix type liquid crystal display device which can prevent deterioration in image quality due to coupling capacitance between a signal wiring and a pixel electrode and can suppress block separation due to the variation in coupling capacitance. Is to do.

【0023】[0023]

【課題を解決するための手段】上記目的を達成するた
め、この発明は、絶縁基板上に形成された複数の走査配
線と,上記走査配線と交差する複数の信号配線と,上記走
査配線と信号配線との各交差位置近傍にマトリクス状に
配置された複数のスイッチング素子と,各スイッチング
素子の出力端子に接続されてマトリクス状に配置された
画素電極を有するアクティブマトリクス型液晶表示装置
において、上記画素電極における両側部の一部が、当該
画素電極に隣接した二本の上記信号配線を幅方向に被覆
していることを特徴としている。
In order to achieve the above object, the present invention provides a plurality of scanning wirings formed on an insulating substrate, a plurality of signal wirings intersecting with the scanning wirings, the scanning wirings and the signal wirings. In an active matrix liquid crystal display device having a plurality of switching elements arranged in a matrix in the vicinity of each intersection with wiring and pixel electrodes arranged in a matrix connected to output terminals of the switching elements, A part of both sides of the electrode covers two signal lines adjacent to the pixel electrode in the width direction.

【0024】上記構成によれば、画素電極における信号
配線に沿った両側部の一部が、当該画素電極に隣接した
二本の上記信号配線を幅方向に被覆している。したがっ
て、当該画素電極と一方側に隣接する信号配線との間の
第1静電容量と、当該画素電極と他方側に隣接する信号
配線との間の第2静電容量との差は、レイヤー間のアラ
イメントずれがあっても大幅に変化はしない。その結
果、フォトリソグラフィ工程をブロック単位で行う際に
生ずるブロック分れが抑制される。
According to the above configuration, a part of both sides of the pixel electrode along the signal wiring covers the two signal wirings adjacent to the pixel electrode in the width direction. Therefore, the difference between the first capacitance between the pixel electrode and the signal wiring adjacent to one side and the second capacitance between the pixel electrode and the signal wiring adjacent to the other side is determined by the layer Even if there is a misalignment between them, there is no significant change. As a result, block separation that occurs when the photolithography process is performed in block units is suppressed.

【0025】また、この発明のアクティブマトリクス型
液晶表示装置は、上記画素電極によって上記スイッチン
グ素子が被覆されていることが望ましい。
In the active matrix type liquid crystal display device according to the present invention, it is preferable that the switching element is covered by the pixel electrode.

【0026】上記構成によれば、上記画素電極をスイッ
チング素子上にも配置することができる。したがって、
上記画素電極を略矩形の形に配置することができ、上記
画素電極の面積が大きくなって消費電力が抑えられる。
According to the above configuration, the pixel electrode can be arranged on the switching element. Therefore,
The pixel electrodes can be arranged in a substantially rectangular shape, and the area of the pixel electrodes increases, thereby reducing power consumption.

【0027】また、この発明のアクティブマトリクス型
液晶表示装置は、上記信号配線を、互いに隣接する第
1,第2画素電極の近傍で屈曲し、上記屈曲部を境界に
して一方は上記第1画素電極によって幅方向に被覆さ
れ、上記屈曲を境界にして他方は上記第2画素電極によ
って幅方向に被覆されるように成すことが望ましい。
Further, in the active matrix type liquid crystal display device according to the present invention, the signal wiring is bent in the vicinity of the first and second pixel electrodes adjacent to each other, and one of the first and second pixel electrodes is bounded by the bent portion as a boundary. It is preferable that the electrode is covered in the width direction by an electrode, and the other is covered in the width direction by the second pixel electrode at the above-mentioned bending.

【0028】上記構成によれば、画素電極における信号
配線に沿った両側部の一部で当該画素電極に隣接した二
本の上記信号配線を幅方向に被覆する構造が、矩形の画
素電極を用いて達成される。したがって、上記絶縁基板
に対向する対向基板上に配置される上記画素電極と略同
形状のカラーフィルタや、上記対向基板上における互い
に隣接する画像電極間の位置に配置されるブラックマト
リクスの形成が容易になる。
According to the above configuration, the structure in which the two signal lines adjacent to the pixel electrode are covered in the width direction at a part of both sides of the pixel electrode along the signal line uses a rectangular pixel electrode. Achieved. Therefore, it is easy to form a color filter having substantially the same shape as the pixel electrode disposed on the counter substrate facing the insulating substrate and a black matrix disposed at a position between the image electrodes adjacent to each other on the counter substrate. become.

【0029】また、この発明のアクティブマトリクス型
液晶表示装置は、上記画素電極を、上記信号配線に沿っ
た両側縁が屈曲して両側部に張出し部が形成されて、こ
の両張出し部によって隣接する上記信号配線を幅方向に
被覆するように成すことが望ましい。
Further, in the active matrix type liquid crystal display device of the present invention, both side edges along the signal wiring are bent to form overhangs on both sides of the pixel electrodes, and the pixel electrodes are adjacent by the overhangs. It is desirable to cover the signal wiring in the width direction.

【0030】上記構成によれば、画素電極における信号
配線に沿った両側部の一部で当該画素電極に隣接した二
本の上記信号配線を幅方向に被覆する構造が、直線状の
信号配線を用いて達成される。したがって、上記信号配
線の長さを短くでき、15インチ以上の大型のアクティ
ブマトリクス型液晶表示装置を構築する際に発生するソ
ース信号の遅延や上記信号配線の断線不良等の問題が低
減される。
According to the above structure, the structure in which the two signal lines adjacent to the pixel electrode are covered in the width direction at a part of both sides along the signal line of the pixel electrode is a linear signal line. Achieved by using Accordingly, the length of the signal wiring can be shortened, and problems such as a delay of a source signal and a disconnection failure of the signal wiring which occur when a large active matrix type liquid crystal display device having a size of 15 inches or more are constructed are reduced.

【0031】また、この発明のアクティブマトリクス型
液晶表示装置は、上記スイッチング素子を、互いに隣接
する二つの画素電極間の近傍に配置することが望まし
い。
In the active matrix type liquid crystal display device according to the present invention, it is preferable that the switching element is disposed in the vicinity of two pixel electrodes adjacent to each other.

【0032】上記構成によれば、上記スイッチング素子
は、元々遮光されるべき領域である互いに隣接する画素
電極間の近傍に配置される。したがって、上記スイッチ
ング素子専用のブラックマトリクスを配置する必要がな
く、上記ブラックマトリクスの面積増加を防止して、大
きな開口率が得られる。
According to the above configuration, the switching element is arranged near the pixel electrodes adjacent to each other, which is an area to be shielded from light. Therefore, there is no need to arrange a black matrix dedicated to the switching element, and an increase in the area of the black matrix can be prevented, and a large aperture ratio can be obtained.

【0033】また、この発明のアクティブマトリクス型
液晶表示装置は、上記絶縁基板に対向して配置される対
向基板と、上記対向基板上における互いに隣接する二つ
の画素電極の間に対向する位置に配置されると共に,上
記信号配線を被覆している側の画素電極に対向する一側
縁は,上記被覆されている信号配線の中心線を含んでこ
の中心線よりも当該画素電極の内側に位置する一方,他
側縁は,当該信号配線における当該画素電極とは反対側
の側縁から上記対向基板と絶縁基板とのアライメントマ
ージン以上離れて位置するブラックマトリクスを備える
ことが望ましい。
Further, the active matrix type liquid crystal display device of the present invention is arranged such that the opposing substrate is disposed opposite to the insulating substrate, and the opposing substrate is disposed between the two adjacent pixel electrodes on the opposing substrate. At the same time, one side edge of the side facing the pixel electrode covering the signal wiring is located inside the pixel electrode with respect to the center line of the covered signal wiring, including the center line. On the other hand, it is preferable that the other side edge includes a black matrix that is located at a distance from the side edge of the signal wiring opposite to the pixel electrode at least by an alignment margin between the counter substrate and the insulating substrate.

【0034】上記構成によれば、上記対向基板上に配置
されるブラックマトリクスの両側縁の位置が、上記対向
基板と絶縁基板とのアライメントマージンを加味して設
定される。したがって、上記両基板間のアライメントず
れがあっても互いに隣接する画素電極間が確実に遮光さ
れ、上記ブロック分れが更に抑制される。
According to the above configuration, the positions of both side edges of the black matrix arranged on the counter substrate are set in consideration of an alignment margin between the counter substrate and the insulating substrate. Therefore, even if there is a misalignment between the two substrates, light is reliably shielded between the pixel electrodes adjacent to each other, and the block division is further suppressed.

【0035】また、この発明のアクティブマトリクス型
液晶表示装置は、上記絶縁基板上における互いに隣接す
る画素電極間の位置に配置された遮光膜を備えることが
望ましい。
Further, the active matrix type liquid crystal display device of the present invention desirably includes a light-shielding film disposed on the insulating substrate at a position between mutually adjacent pixel electrodes.

【0036】一般的に、上記画素電極が形成される絶縁
基板とこの絶縁基板に対向する対向基板とのアライメン
ト精度は±5μm程度であるのに対して、上記絶縁基板
上における各レイヤー間のアライメント精度は±1μm
以下である。上記構成によれば、上記絶縁基板上におけ
る互いに隣接する画素電極の間の位置に遮光膜が配置さ
れている。したがって、上記遮光膜の幅が上記対向基板
側に配置されるブラックマトリクスよりも狭く形成され
ると共に、上記ブラックマトリクスが削除されて、開口
率が向上される。
Generally, the alignment accuracy between the insulating substrate on which the pixel electrodes are formed and the opposing substrate facing the insulating substrate is about ± 5 μm, whereas the alignment accuracy between the layers on the insulating substrate is small. Accuracy is ± 1μm
It is as follows. According to the configuration, the light-shielding film is disposed at a position between the pixel electrodes adjacent to each other on the insulating substrate. Therefore, the width of the light-shielding film is formed narrower than that of the black matrix arranged on the counter substrate side, and the black matrix is eliminated, thereby improving the aperture ratio.

【0037】さらに、上記対向基板側に配置されるブラ
ックマトリクスの面積が減少するため、上記絶縁基板と
対向基板との張り合わせマージンが広げられる。
Further, since the area of the black matrix disposed on the counter substrate side is reduced, the bonding margin between the insulating substrate and the counter substrate is widened.

【0038】[0038]

【発明の実施の形態】以下、この発明を図示の実施の形
態により詳細に説明する。 <第1実施の形態>図1は、本実施の形態のアクティブ
マトリクス型液晶表示装置におけるアクティブマトリク
ス基板の平面図である。図2は、上記アクティブマトリ
クス型液晶表示装置における図1のA‐A'に相当する
矢視断面図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail with reference to the illustrated embodiments. <First Embodiment> FIG. 1 is a plan view of an active matrix substrate in an active matrix type liquid crystal display device of the present embodiment. FIG. 2 is a cross-sectional view of the active matrix type liquid crystal display device taken along the line AA ′ of FIG.

【0039】上記アクティブマトリクス基板側は、以下
のような構成を有する。すなわち、図1および図2にお
いて、ガラスで成る上記アクティブマトリクス基板とし
ての絶縁基板51上に、Al,Ta等の金属から成る複数
のゲート配線(走査配線)52が平行に配置されている。
このゲート配線52の膜厚は2000Å〜5000Åで
ある。さらに、この上層に、SiNx等から成るゲート絶
縁膜53を介して、ゲート配線52に直交してAl,Ta
等の金属から成る複数のソース配線54が配置されてい
る。ゲート絶縁膜53の膜厚は2000Å〜4000Å
程度であり、比誘電率は3〜8程度である。また、ソー
ス配線54の膜厚は1000Å〜5000Åである。
The active matrix substrate has the following configuration. That is, in FIGS. 1 and 2, a plurality of gate wirings (scanning wirings) 52 made of metal such as Al and Ta are arranged in parallel on an insulating substrate 51 made of glass as the active matrix substrate.
The thickness of the gate wiring 52 is 2000 to 5000 degrees. Further, Al, Ta is interposed orthogonally to the gate wiring 52 via a gate insulating film 53 made of SiNx or the like.
A plurality of source wirings 54 made of metal such as. The thickness of the gate insulating film 53 is 2000 to 4000 mm.
And the relative dielectric constant is about 3 to 8. In addition, the thickness of the source wiring 54 is 1000 ° to 5000 °.

【0040】上記ゲート配線52とソース配線54との
各交差位置近傍には、アモルファスシリコンTFT55
が配置されている。アモルファスシリコンTFT55
は、ゲート電極56,ゲート絶縁膜53,アモルファス半
導体層57,不純物添加半導体層58,ソース電極59お
よびドレイン電極60が積層されて構成されている。ゲ
ート電極56はゲート配線52と同じ材料で構成されて
いる。また、ソース電極59およびドレイン電極60は
ソース配線54と同じ材料で構成されている。また、ア
モルファス半導体層57は、CVD(化学気相成長法)に
よって形成されたアモルファスシリコンで成り、その膜
厚は500Å〜2000Å程度である。そして、ゲート
電極56は隣接するゲート配線52に接続され、ソース
電極59は隣接するソース配線54に接続されている。
An amorphous silicon TFT 55 is located near each intersection between the gate wiring 52 and the source wiring 54.
Is arranged. Amorphous silicon TFT 55
Is formed by stacking a gate electrode 56, a gate insulating film 53, an amorphous semiconductor layer 57, an impurity-added semiconductor layer 58, a source electrode 59, and a drain electrode 60. Gate electrode 56 is made of the same material as gate wiring 52. The source electrode 59 and the drain electrode 60 are made of the same material as the source wiring 54. The amorphous semiconductor layer 57 is made of amorphous silicon formed by CVD (Chemical Vapor Deposition), and has a thickness of about 500 to 2000 degrees. The gate electrode 56 is connected to the adjacent gate wiring 52, and the source electrode 59 is connected to the adjacent source wiring 54.

【0041】また、前段のゲート配線52aは本段の画
素電極62と重なっており、上記前段のゲート配線52
aにおける上記重なり領域上までゲート絶縁膜53を介
してドレイン電極60が延在しており、このドレイン電
極60の端部によって補助容量電極64を形成してい
る。層間絶縁膜61は有機材料あるいは無機材料からな
り、その膜厚は1μm〜4μmであり、比誘電率は2〜4
程度である。そして、層間絶縁膜61における補助容量
電極64の位置にはコンタクトホール65が設けられて
おり、ドレイン電極60は、上記補助容量電極64を介
してコンタクトホール65によって画素電極62に接続
されている。つまり、前段のゲート配線52aを本段の
画素用の補助容量配線として用いるのである。
The previous-stage gate wiring 52a overlaps the main-stage pixel electrode 62, and
The drain electrode 60 extends through the gate insulating film 53 to above the overlapping region in a, and the storage capacitor electrode 64 is formed by the end of the drain electrode 60. The interlayer insulating film 61 is made of an organic material or an inorganic material, has a thickness of 1 μm to 4 μm, and has a relative dielectric constant of 2 to 4 μm.
It is about. A contact hole 65 is provided at the position of the auxiliary capacitance electrode 64 in the interlayer insulating film 61, and the drain electrode 60 is connected to the pixel electrode 62 through the auxiliary capacitance electrode 64 via the contact hole 65. That is, the gate wiring 52a in the preceding stage is used as an auxiliary capacitance wiring for the pixels in the main stage.

【0042】本実施の形態においては、上記画素電極6
2の一側部におけるTFT55側の端部には、所定幅だ
け側縁から張出した矩形状の張出し部62aを設けてい
る。同様に、画素電極62の他側部におけるTFT55
とは反対側の端部には、上記所定幅だけ側縁から張出し
た矩形状の張出し部62bを設けている。そして、張出
し部62a,62bの張出し量を、両側に位置しているソ
ース配線54a,54bに重なる幅にしている。また、張
出し部62a,62bの長さは同じ長さになっている。
In the present embodiment, the pixel electrode 6
At one end of the two sides on the TFT 55 side, there is provided a rectangular projecting portion 62a projecting from the side edge by a predetermined width. Similarly, the TFT 55 on the other side of the pixel electrode 62
At the opposite end, a rectangular overhang 62b overhangs from the side edge by the predetermined width is provided. Then, the overhang amount of the overhang portions 62a, 62b is set to a width overlapping with the source wirings 54a, 54b located on both sides. Further, the lengths of the overhang portions 62a and 62b are the same.

【0043】一方、対向基板側は、以下のような構成を
有する。すなわち、ガラスで成る上記対向基板としての
絶縁基板66上には、各画素電極62に対応する位置に
赤,緑,青の配列順にカラーフィルタ67が配置されてい
る。そして、上記各カラーフィルタ67,67の間に
は、画素電極62と隣接画素電極62およびソース配線
54との間からの光漏れを防ぐ遮光膜であるブラックマ
トリクス68が配置されている。更にこの上層に、透明
導電材料からなる対向電極69が配設されている。
On the other hand, the counter substrate has the following configuration. That is, the color filters 67 are arranged on the insulating substrate 66 as the opposite substrate made of glass at positions corresponding to the respective pixel electrodes 62 in the order of arrangement of red, green, and blue. Further, a black matrix 68 which is a light shielding film for preventing light leakage from between the pixel electrode 62 and the adjacent pixel electrode 62 and between the color filters 67, 67 is disposed. Further, a counter electrode 69 made of a transparent conductive material is provided on this upper layer.

【0044】そして、上記アクティブマトリクス基板5
1と対向基板66とを画素電極62側と対向電極69側
とを互いに対向させて所定の間隔で配置し、両基板5
1,66間に液晶層70を挟み込みシール材で封入し
て、本アクティブマトリクス型液晶表示装置が構成され
ている。
The active matrix substrate 5
1 and the opposing substrate 66 are arranged at a predetermined interval with the pixel electrode 62 side and the opposing electrode 69 side facing each other.
The present active matrix type liquid crystal display device is constituted by sandwiching a liquid crystal layer 70 between the components 1 and 66 and enclosing the liquid crystal layer with a sealing material.

【0045】上述したように、本実施の形態において
は、上記画素電極62における両側部の端部には、隣接
するソース配線54a,54bに重なる張出し量で張出し
部62a,62bを設けている。そして、上記両張出し部
62a,62bの長さを同じにしている。更に、両張出し
部62a,62bの長さは、画素電極62の上記一側の張
出し部62aと隣接画素電極62'の上記他側の張出し
部62b'との間の間隔が、ソース配線54aにおける画
素電極62が重なっていない上記両張出し部62a,6
2b'間の領域に生ずるソース配線54a,54bとの静電
容量が無視できる程度になるような間隔に設定されてい
る。
As described above, in the present embodiment, overhangs 62a and 62b are provided at the ends of both sides of the pixel electrode 62 so as to overlap the adjacent source wirings 54a and 54b. The lengths of the overhang portions 62a and 62b are the same. Further, the length of both overhang portions 62a and 62b is determined by the distance between the overhang portion 62a on the one side of the pixel electrode 62 and the overhang portion 62b 'on the other side of the adjacent pixel electrode 62' in the source wiring 54a. The above-mentioned overhang portions 62a, 6 where the pixel electrodes 62 do not overlap
The interval is set so that the capacitance between the source wirings 54a and 54b generated in the region between 2b 'and negligible is negligible.

【0046】したがって、上記構造においては、上記画
素電極62の張出し部62a,62bがソース配線54a,
54bに重なる若しくは完全に重なることによって、フ
ォトリソグラフィ工程において各ブロック間において多
少のアライメントずれが生じても静電容量Csd1と静電
容量Csd2とは殆ど変化せず、ブロック間の透過率差も
少なくなる。
Therefore, in the above structure, the overhanging portions 62a, 62b of the pixel electrode 62 are connected to the source lines 54a,
By overlapping or completely overlapping 54b, even if some misalignment occurs between the blocks in the photolithography process, the capacitance Csd1 and the capacitance Csd2 hardly change, and the transmittance difference between the blocks is small. Become.

【0047】そのために、上記式(5)における(Csd1−
Csd2)の値は、フォトリソグラフィ工程のブロックが異
なっても略一定となり、上記ブロック分れを防ぐことが
できる。図3に、本実施の形態におけるアクティブマト
リクス型液晶表示装置と図15および図16に示す従来
のアクティブマトリクス型液晶表示装置とにおけるフォ
トアライメントずれdxと(Csd1−Csd2)の変化量とを
示す。図3から分かるように、画素電極62の両側部の
一部62a,62bの夫々をソース配線54a,54b上に完
全に重ねる構造を採用することによって(Csd1−Csd2)
の変化量を低下させることができる。これによって、上
記アライメントずれによるブロック分れを抑制すること
ができるのである。
For this purpose, (Csd1−
The value of Csd2) is substantially constant even if the blocks in the photolithography process are different, and the block separation can be prevented. FIG. 3 shows the photoalignment deviation dx and the amount of change of (Csd1-Csd2) between the active matrix liquid crystal display device according to the present embodiment and the conventional active matrix liquid crystal display device shown in FIGS. As can be seen from FIG. 3, by adopting a structure in which the respective portions 62a and 62b on both sides of the pixel electrode 62 are completely overlapped on the source wirings 54a and 54b, (Csd1-Csd2)
Can be reduced. As a result, block separation due to the misalignment can be suppressed.

【0048】すなわち、本実施の形態によれば、ソース
配線54a,54bと画素電極62とのカップリング容量
Csdのバラツキによる上記ブロック別れを抑制できるの
である。
That is, according to the present embodiment, it is possible to suppress the separation of the blocks due to the variation in the coupling capacitance Csd between the source lines 54a and 54b and the pixel electrode 62.

【0049】<第2実施の形態>図4は、本実施の形態
のアクティブマトリクス型液晶表示装置におけるアクテ
ィブマトリクス基板の平面図である。図5は、上記アク
ティブマトリクス型液晶表示装置における図4のB‐
B'に相当する矢視断面図である。
<Second Embodiment> FIG. 4 is a plan view of an active matrix substrate in an active matrix type liquid crystal display device of the present embodiment. FIG. 5 is a cross-sectional view of the active matrix type liquid crystal display device shown in FIG.
It is arrow sectional drawing corresponding to B '.

【0050】図4および図5において、アクティブマト
リクス基板71,ゲート配線72,ゲート絶縁膜73,T
FT75,層間絶縁膜76,補助容量電極78,コンタク
トホール79,対向基板80,カラーフィルタ81,ブラ
ックマトリクス82,対向電極83および液晶層84
は、図1および図2に示す第1実施の形態におけるアク
ティブマトリクス基板51,ゲート配線52,ゲート絶縁
膜53,TFT55,層間絶縁膜61,補助容量電極64,
コンタクトホール65,対向基板66,カラーフィルタ6
7,ブラックマトリクス68,対向電極69および液晶層
70と同じ構成を有して、同様に機能する。
4 and 5, an active matrix substrate 71, a gate wiring 72, a gate insulating film 73, T
FT 75, interlayer insulating film 76, auxiliary capacitance electrode 78, contact hole 79, counter substrate 80, color filter 81, black matrix 82, counter electrode 83, and liquid crystal layer 84
Are the active matrix substrate 51, the gate wiring 52, the gate insulating film 53, the TFT 55, the interlayer insulating film 61, the auxiliary capacitance electrode 64, the active matrix substrate 51 in the first embodiment shown in FIGS.
Contact hole 65, counter substrate 66, color filter 6
7, has the same configuration as the black matrix 68, the counter electrode 69, and the liquid crystal layer 70, and functions similarly.

【0051】本実施の形態における画素電極77は、そ
の両側部にはソース配線74に重なる張出し部を設けて
はおらず直線状に成っており、長方形に形成されてい
る。一方、ソース配線74は、画素電極77をTFT7
5側と反TFT75側とに二等分する位置で屈曲してい
る。そして、ソース配線74における屈曲部よりもTF
T75側の略1/2は、一側に位置している画素電極7
7'と層間絶縁膜76を介して重なっている。一方、ソ
ース配線74における屈曲部よりもTFT75とは反対
側の略1/2は、他側に位置している画素電極77と層
間絶縁膜76を介して重なっている。
The pixel electrode 77 in the present embodiment is formed in a straight line without any overhanging portions overlapping the source wiring 74 on both sides thereof, and is formed in a rectangular shape. On the other hand, the source wiring 74 connects the pixel electrode 77 to the TFT 7.
It is bent at a position bisecting the 5th side and the anti-TFT 75 side. Further, TF is larger than the bent portion of the source wiring 74.
Approximately 1/2 of the T75 side is the pixel electrode 7 located on one side.
7 ′ with an interlayer insulating film 76 interposed therebetween. On the other hand, approximately one half of the source line 74 on the opposite side to the TFT 75 from the bent portion overlaps with the pixel electrode 77 located on the other side via the interlayer insulating film 76.

【0052】したがって、上記構造においては、上記画
素電極77の両側の一部がソース配線74',74に重な
る若しくは完全に重なることによって、フォトリソグラ
フィ工程において各ブロック間において多少のアライメ
ントずれが生じても静電容量Csd1と静電容量Csd2とは
殆ど変化せず、ブロック間の透過率差も少なくなる。
Therefore, in the above structure, a part of both sides of the pixel electrode 77 overlaps or completely overlaps the source wirings 74 ′ and 74, which causes a slight misalignment between the blocks in the photolithography process. Also, the capacitance Csd1 and the capacitance Csd2 hardly change, and the transmittance difference between the blocks is reduced.

【0053】さらに、本実施の形態によれば、上記画素
電極77を、図14及び図16に示す従来のアクティブ
マトリクス型液晶表示装置と同様に矩形状に形成でき
る。したがって、カラーフィルタ81やブラックマトリ
クス82の形成が容易になるのである。
Further, according to the present embodiment, the pixel electrode 77 can be formed in a rectangular shape as in the conventional active matrix type liquid crystal display device shown in FIGS. Therefore, the formation of the color filter 81 and the black matrix 82 is facilitated.

【0054】<第3実施の形態>図6は、本実施の形態
のアクティブマトリクス型液晶表示装置におけるアクテ
ィブマトリクス基板の平面図である。図7は、上記アク
ティブマトリクス型液晶表示装置における図6のC‐
C'に相当する矢視断面図である。
<Third Embodiment> FIG. 6 is a plan view of an active matrix substrate in an active matrix type liquid crystal display device of the present embodiment. FIG. 7 is a cross-sectional view of the active matrix type liquid crystal display device shown in FIG.
It is arrow sectional drawing corresponding to C '.

【0055】図6および図7において、アクティブマト
リクス基板91,ゲート配線92,ゲート絶縁膜93,ソ
ース配線94,94',TFT95,層間絶縁膜96,補助
容量電極98,コンタクトホール99,対向基板100,
カラーフィルタ101,ブラックマトリクス102,対向
電極103および液晶層104は、図1および図2に示
す第1実施の形態におけるアクティブマトリクス基板5
1,ゲート配線52,ゲート絶縁膜53,ソース配線54
a,54b,TFT55,層間絶縁膜61,補助容量電極6
4,コンタクトホール65,対向基板66,カラーフィル
タ67,ブラックマトリクス68,対向電極69および液
晶層70と同じ構成を有して、同様に機能する。
6 and 7, an active matrix substrate 91, a gate wiring 92, a gate insulating film 93, source wirings 94 and 94 ', a TFT 95, an interlayer insulating film 96, an auxiliary capacitance electrode 98, a contact hole 99, and a counter substrate 100 are shown. ,
The color filter 101, the black matrix 102, the counter electrode 103, and the liquid crystal layer 104 correspond to the active matrix substrate 5 in the first embodiment shown in FIGS.
1, gate wiring 52, gate insulating film 53, source wiring 54
a, 54b, TFT 55, interlayer insulating film 61, auxiliary capacitance electrode 6
4, has the same configuration as the contact hole 65, the counter substrate 66, the color filter 67, the black matrix 68, the counter electrode 69, and the liquid crystal layer 70, and functions similarly.

【0056】本実施の形態における画素電極97は、ソ
ース配線94,94'の延在方向に二等分する位置におい
て両側縁が屈曲して両側部に張出し部を形成している。
そして、画素電極97の一側部における上記屈曲部より
もTFT95側の略1/2の張り出し部は、上記一側に
隣接しているソース配線94'と層間絶縁膜96を介し
て重なっている。一方、画素電極97の他側部における
上記屈曲部よりもTFT95とは反対側の略1/2の張
出し部は、上記他側に隣接しているソース配線94と層
間絶縁膜96を介して重なっている。
In the pixel electrode 97 in the present embodiment, both side edges are bent at positions bisected in the extending direction of the source wirings 94, 94 'to form overhangs on both sides.
An overhanging portion of one side of the pixel electrode 97 closer to the TFT 95 than the bent portion overlaps the source wiring 94 ′ adjacent to the one side via the interlayer insulating film 96. . On the other hand, a substantially half-extended portion of the other side of the pixel electrode 97 opposite to the bent portion on the side opposite to the TFT 95 overlaps with the source line 94 adjacent to the other side via the interlayer insulating film 96. ing.

【0057】したがって、上記構造においては、上記画
素電極97の張出し部がソース配線94,94'に重なる
若しくは完全に重なることによって、フォトリソグラフ
ィ工程において各ブロック間において多少のアライメン
トずれが生じても上記静電容量Csd1と静電容量Csd2と
は殆ど変化せず、ブロック間の透過率差も少なくなるの
である。
Therefore, in the above structure, the overhanging portion of the pixel electrode 97 overlaps or completely overlaps with the source wirings 94, 94 '. The capacitance Csd1 and the capacitance Csd2 hardly change, and the transmittance difference between the blocks is reduced.

【0058】さらに、本実施の形態によれば、上記画素
電極97の両側中央に屈曲部を設けて張出し部を形成
し、画素電極97の側縁の略1/2の長さを有する張出
し部によってソース配線94を覆っている。したがっ
て、第1実施の形態の場合のように、画素電極62の側
縁の1/2よりも短い張出し部62a,62bによってソー
ス配線54a,54bを部分的に覆う場合に比して、画素
電極97とソース配線94との間の静電容量Csdのバラ
ツキを抑えることができる。したがって、さらに上記ブ
ロック分れを低減させることができる。
Further, according to the present embodiment, a bent portion is formed at the center of both sides of the pixel electrode 97 to form a projecting portion, and the projecting portion has a length substantially equal to half the side edge of the pixel electrode 97. Covers the source wiring 94. Therefore, as compared with the case of the first embodiment, the pixel electrodes 62 are partially covered with the projecting portions 62a, 62b shorter than half the side edges of the pixel electrodes 62 so that the source lines 54a, 54b are partially covered. Variations in the capacitance Csd between the source line 97 and the source line 94 can be suppressed. Therefore, the block division can be further reduced.

【0059】更に、上記ソース配線94,94'上で画素
電極97が屈曲することによって、そうでない場合に比
べて開口率を大きくとることができる。また、特に15
インチ以上の大型のアクティブマトリクス型液晶表示装
置においては、ソース信号の遅延やソース配線の断線不
良等が問題となる。そのために、少しでも、ソース配線
の配線長を短くすることが必要とされている。本実施の
形態におけるソース配線94,94'は直線状に配列され
ている。したがって、図4に示す上記第2実施の形態の
ごとくソース配線74を各画素電極77の近傍で屈曲さ
せる場合に比して、ソース配線94,94'の長さを短く
でき、ソース信号の遅延やソース配線の断線不良等にお
いて有利である。
Further, since the pixel electrode 97 is bent on the source lines 94 and 94 ', the aperture ratio can be increased as compared with the case where the pixel electrode 97 is not bent. In particular, 15
In a large active matrix type liquid crystal display device having a size of not less than inches, delay of a source signal, disconnection failure of a source wiring, and the like become problems. For this reason, it is necessary to reduce the length of the source wiring even slightly. The source wirings 94 and 94 'in the present embodiment are linearly arranged. Therefore, the length of the source wirings 94 and 94 'can be reduced as compared with the case where the source wiring 74 is bent near each pixel electrode 77 as in the second embodiment shown in FIG. And in the case of a disconnection failure of the source wiring.

【0060】図8および図9は、本実施の形態の変形例
におけるアクティブマトリクス基板の平面図および図8
のD‐D'に相当するアクティブマトリクス型液晶表示
装置の矢視断面図である。
FIGS. 8 and 9 are plan views of an active matrix substrate according to a modification of the present embodiment and FIGS.
1 is a cross-sectional view of an active matrix type liquid crystal display device corresponding to DD ′ of FIG.

【0061】この変形例においては、画素電極111の
張出し部111a,111bにおける先端が、ソース配線
112を越えて隣接画素側に進出している。こうするこ
とによって、ソース配線112に対して画素電極111
を十分に重ねることができ、画素電極形成時のアライメ
ントマージンが更に大きくなって、上記ブロック分れを
更に抑えることができるのである。
In this modification, the tips of the projections 111 a and 111 b of the pixel electrode 111 extend beyond the source wiring 112 to the adjacent pixel side. By doing so, the pixel electrode 111 can be
Can be sufficiently overlapped, the alignment margin at the time of forming the pixel electrode is further increased, and the block division can be further suppressed.

【0062】尚、上記画素電極111は、TFT113
のドレイン電極114とコンタクトホール115を介し
て接続されており、補助容量電極116はコンタクトホ
ール117を介して画素電極111に接続されている。
The pixel electrode 111 is connected to the TFT 113
The storage capacitor electrode 116 is connected to the pixel electrode 111 via the contact hole 117.

【0063】<第4実施の形態>図10は、本実施の形
態のアクティブマトリクス型液晶表示装置におけるアク
ティブマトリクス基板の平面図である。図11は、上記
アクティブマトリクス型液晶表示装置における図10の
E‐E'に相当する矢視断面図である。
<Fourth Embodiment> FIG. 10 is a plan view of an active matrix substrate in an active matrix type liquid crystal display device of the present embodiment. FIG. 11 is a cross-sectional view of the active matrix type liquid crystal display device taken along line EE ′ of FIG.

【0064】図10及び図11において、アクティブマ
トリクス基板121,ゲート配線122,ゲート絶縁膜1
23,ソース配線124,TFT125,層間絶縁膜12
6,画素電極127,補助容量電極128,コンタクトホ
ール129,対向基板130,対向電極133および液晶
層134は、図6および図7に示す第3実施の形態にお
ける絶縁基板91,ゲート配線92,ゲート絶縁膜93,
ソース配線94,94',TFT95,層間絶縁膜96,画
素電極97,補助容量電極98,コンタクトホール99,
対向基板100,対向電極103および液晶層104と
同じ構成を有して、同様に機能する。
10 and 11, an active matrix substrate 121, a gate wiring 122, a gate insulating film 1 are shown.
23, source wiring 124, TFT 125, interlayer insulating film 12
6, the pixel electrode 127, the auxiliary capacitance electrode 128, the contact hole 129, the counter substrate 130, the counter electrode 133, and the liquid crystal layer 134 are the same as the insulating substrate 91, the gate wiring 92, and the gate in the third embodiment shown in FIGS. Insulating film 93,
Source wiring 94, 94 ', TFT 95, interlayer insulating film 96, pixel electrode 97, auxiliary capacitance electrode 98, contact hole 99,
It has the same configuration as the counter substrate 100, the counter electrode 103, and the liquid crystal layer 104, and functions similarly.

【0065】尚、本実施の形態の場合においても、上記
第3実施の形態における変形例の場合と同様に、画素電
極127の張出し部における先端はソース配線124を
越えて隣接画素側に進出しており、画素電極127はT
FT125のドレイン電極136とコンタクトホール1
37を介して接続されており、補助容量電極128はコ
ンタクトホール129を介して画素電極127に接続さ
れている。
In this embodiment, as in the case of the modification of the third embodiment, the tip of the projection of the pixel electrode 127 extends beyond the source wiring 124 to the adjacent pixel side. And the pixel electrode 127 is T
Drain electrode 136 of FT125 and contact hole 1
37, and the auxiliary capacitance electrode 128 is connected to the pixel electrode 127 via the contact hole 129.

【0066】本実施の形態においては、上記ゲート配線
122と同層に、ゲート配線122と同じ材料で成る遮
光膜135を配置して、隣接画素電極127,127間
を遮光するようにしている。したがって、対向基板13
0上における隣接画素電極127,127間の位置にブ
ラックマトリクス132を配置する必要がなくなり、T
FT125上のみに形成すればよい。
In the present embodiment, a light-shielding film 135 made of the same material as that of the gate wiring 122 is arranged in the same layer as the gate wiring 122 so as to shield light between the adjacent pixel electrodes 127 and 127. Therefore, the counter substrate 13
It is not necessary to dispose the black matrix 132 at a position between the adjacent pixel electrodes 127 and 127 on
It may be formed only on the FT 125.

【0067】一般的に、上記アクティブマトリクス基板
121と対向基板130とのアライメント精度は±5μ
m程度である。これに対して、アクティブマトリクス基
板121のレイヤー間のアライメント精度は±1μm以
下である。したがって、アクティブマトリクス基板12
1側に遮光膜135を配置することによって、遮光膜1
35の幅をブラックマトリクス132よりも狭くすると
共に、ブラックマトリクス132を削除することができ
る。その結果、カラーフィルタ131の面積を広くし
て、開口率を向上することができるのである。
Generally, the alignment accuracy between the active matrix substrate 121 and the counter substrate 130 is ± 5 μm.
m. On the other hand, the alignment accuracy between the layers of the active matrix substrate 121 is ± 1 μm or less. Therefore, the active matrix substrate 12
By arranging the light shielding film 135 on one side, the light shielding film 1
35 can be made narrower than the black matrix 132 and the black matrix 132 can be omitted. As a result, the area of the color filter 131 can be increased and the aperture ratio can be improved.

【0068】さらに、上記対向基板130側に配置され
るブラックマトリクス132の面積が減少するため、ア
クティブマトリクス基板121と対向基板130との張
り合わせマージンを広げることができる。
Further, since the area of the black matrix 132 disposed on the counter substrate 130 side is reduced, the bonding margin between the active matrix substrate 121 and the counter substrate 130 can be increased.

【0069】尚、本実施の形態においては、上記遮光膜
135の配置とそれによるブラックマトリクス132の
削除を、上記第3実施の形態に対して適用しているが、
上記第1,第2実施の形態に適用しても一向に構わな
い。
In this embodiment, the arrangement of the light-shielding film 135 and the deletion of the black matrix 132 due to the arrangement are applied to the third embodiment.
Even if it is applied to the first and second embodiments, it does not matter.

【0070】また、上記各実施の形態においては、上記
TFT55,75,95,113,125を、互いに隣接す
る画素電極62,77,97,111,127と画素電極6
2,77,97,111,127との隙間近傍の下層に、層
間絶縁膜61,76,96,126を介して配置してい
る。したがって、元々ブラックマトリクス68,82,1
02,132が配置されるべき領域の近傍に配置されて
いる。したがって、TFT55,75,95,113,12
5専用のブラックマトリクスを配置する必要がなく、ブ
ラックマトリクス68,82,102,132の面積が必
要以上に増加することを防止できる。したがって、開口
率を大きくとることができるのである。
In each of the above embodiments, the TFTs 55, 75, 95, 113, and 125 are connected to the pixel electrodes 62, 77, 97, 111, 127 and
In the lower layer near the gap with 2,77,97,111,127, it is arranged via interlayer insulating films 61,76,96,126. Therefore, originally the black matrix 68, 82, 1
02, 132 are arranged in the vicinity of the area where they should be arranged. Therefore, the TFTs 55, 75, 95, 113, 12
It is not necessary to arrange a dedicated black matrix, and it is possible to prevent the areas of the black matrices 68, 82, 102, 132 from increasing more than necessary. Therefore, the aperture ratio can be increased.

【0071】さらに、上記各実施の形態においては、ブ
ラックマトリクス68,82,102,132の形成領域
を次のように設定している。すなわち、上記対向基板上
における互いに隣接する二つの画素電極の間に対向する
位置であって、上記ソース配線を被覆している側の画素
電極に対向している一側縁は、上記被覆されているソー
ス配線の中心線を含んで(図4,図6,図8,図10の場
合)この中心線よりも当該画素電極の内側(図1の場合)
に位置するように設定する。一方、他側縁は、当該信号
配線における当該画素電極とは反対側の側縁から対向基
板とアクティブマトリクス基板とのアライメントマージ
ン以上離れて位置するように設定するのである。
Further, in each of the above embodiments, the formation areas of the black matrices 68, 82, 102 and 132 are set as follows. In other words, one side edge facing the pixel electrode on the side that covers the source wiring at a position facing between the two pixel electrodes adjacent to each other on the counter substrate is covered with the one side. Including the center line of the source wiring (in the case of FIGS. 4, 6, 8, and 10) and inside the pixel electrode from the center line (in the case of FIG. 1).
Set to be located at. On the other hand, the other side edge is set so as to be separated from the side edge of the signal wiring opposite to the pixel electrode by at least the alignment margin between the counter substrate and the active matrix substrate.

【0072】こうすることによって、上記対向基板上に
配置されるブラックマトリクス68,82,102,13
2の両側縁の位置が、上記対向基板とアクティブマトリ
クス基板とのアライメントマージンを加味して設定され
る。したがって、両基板間のアライメントずれがあって
も互いに隣接する画素電極間を確実に遮光することがで
き、上記ブロック分れを更に抑制できるのである。
By doing so, the black matrices 68, 82, 102, and 13 arranged on the counter substrate are formed.
2 are set in consideration of the alignment margin between the counter substrate and the active matrix substrate. Therefore, even if there is a misalignment between the two substrates, light can be reliably shielded between the pixel electrodes adjacent to each other, and the block division can be further suppressed.

【0073】尚、上記各実施の形態においては、画素電
極97,111,127の屈曲部およびソース配線74の
屈曲部を各画素電極77,97,111,127の中央の
位置に設けている。しかしながら、上記シャドーイング
現象および上記ブロック分れを抑制するためには、上記
屈曲部を厳密に画素電極の中央の位置に設ける必要はな
い。したがって、この発明は、上記画素電極やソース配
線に設ける屈曲部の位置を、各画素電極の中央の位置の
みに限定するものではない。
In each of the above embodiments, the bent portions of the pixel electrodes 97, 111, and 127 and the bent portion of the source wiring 74 are provided at the center positions of the pixel electrodes 77, 97, 111, and 127. However, in order to suppress the shadowing phenomenon and the block separation, it is not necessary to provide the bent portion exactly at the center of the pixel electrode. Therefore, the present invention does not limit the position of the bent portion provided in the pixel electrode or the source wiring to only the center position of each pixel electrode.

【0074】また、この発明は、上記各実施の形態と同
様の効果を奏する程度に、画素電極の両側部(張り出し
部)にソース配線(信号配線)の幅方向に僅かに被覆しな
い部分があっても差し支えない。
Further, according to the present invention, to the extent that the same effects as in the above-described embodiments can be obtained, there is a portion that is not slightly covered in the width direction of the source wiring (signal wiring) on both sides (overhangs) of the pixel electrode. No problem.

【0075】[0075]

【発明の効果】以上より明らかなように、この発明は、
画素電極における信号配線に沿った両側部の一部で、当
該画素電極に隣接した二本の上記信号配線を幅方向に被
覆するようにしている。したがって、当該画素電極と一
方側に隣接する信号配線との間の第1静電容量と、当該
画素電極と他方側に隣接する信号配線との間の第2静電
容量との差を、レイヤー間のアライメントずれがあって
も大幅に変化しないようにできる。すなわち、この発明
によれば、フォトリソグラフィ工程をブロック単位で行
う際に生ずるブロック分れを抑制できる。
As is clear from the above, the present invention provides
The two signal lines adjacent to the pixel electrode are covered in the width direction at a part of both sides of the pixel electrode along the signal line. Therefore, the difference between the first capacitance between the pixel electrode and the signal wiring adjacent to one side and the second capacitance between the pixel electrode and the signal wiring adjacent to the other side is defined as a layer. Even if there is a misalignment between them, it can be prevented from changing significantly. That is, according to the present invention, block separation that occurs when the photolithography process is performed in units of blocks can be suppressed.

【0076】また、この発明のアクティブマトリクス型
液晶表示装置は、上記画素電極によって上記スイッチン
グ素子を被覆すれば、上記画素電極をスイッチング素子
上にも配置できる。したがって、上記画素電極を略矩形
の形に配置することができ、上記画素電極の面積を大き
くして消費電力を抑えることができる。
In the active matrix type liquid crystal display device of the present invention, if the switching element is covered with the pixel electrode, the pixel electrode can be arranged on the switching element. Therefore, the pixel electrodes can be arranged in a substantially rectangular shape, and the area of the pixel electrodes can be increased to reduce power consumption.

【0077】また、この発明のアクティブマトリクス型
液晶表示装置は、互いに隣接する第1,第2画素電極近
傍に位置する信号配線を屈曲させ、この屈曲部を境界に
して一方は上記第1画素電極によって幅方向に被覆さ
れ、上記屈曲を境界にして他方は上記第2画素電極によ
って幅方向に被覆されるようにすれば、画素電極におけ
る信号配線に沿った両側部の一部が当該画素電極に隣接
した二本の上記信号配線を幅方向に被覆している構造
を、矩形の画素電極を用いて得ることができる。したが
って、上記絶縁基板に対向する対向基板上に配置される
カラーフィルタや、上記対向基板上における互いに隣接
する画像電極間の位置に配置されるブラックマトリクス
の形成を容易できる。
Further, in the active matrix type liquid crystal display device of the present invention, the signal wirings located near the first and second pixel electrodes adjacent to each other are bent, and one of the first and second pixel electrodes is set with the bent portion as a boundary. If it is made to cover in the width direction with the above-mentioned bending as a boundary, and the other is covered in the width direction by the second pixel electrode, a part of both sides along the signal wiring in the pixel electrode is connected to the pixel electrode. A structure in which two adjacent signal lines are covered in the width direction can be obtained using a rectangular pixel electrode. Therefore, it is possible to easily form a color filter disposed on the opposing substrate facing the insulating substrate and a black matrix disposed at a position between the mutually adjacent image electrodes on the opposing substrate.

【0078】また、この発明のアクティブマトリクス型
液晶表示装置は、上記画素電極の両側部を屈曲させて張
出し部を形成し、この両張出し部によって隣接する上記
信号配線を幅方向に被覆すれば、画素電極における信号
配線に沿った両側部の一部が当該画素電極に隣接した二
本の上記信号配線を幅方向に被覆している構造を、直線
状の信号配線を用いて得ることができる。したがって、
上記信号配線の長さを短くでき、15インチ以上の大型
アクティブマトリクス型液晶表示装置を構築する際に発
生するソース信号の遅延や上記信号配線の断線不良等の
問題を低減できる。
Further, in the active matrix type liquid crystal display device of the present invention, if the both sides of the pixel electrode are bent to form an overhang, and the adjacent signal wiring is covered in the width direction by the overhang, It is possible to obtain a structure in which a part of both sides of the pixel electrode along the signal wiring covers the two signal wirings adjacent to the pixel electrode in the width direction using the linear signal wiring. Therefore,
The length of the signal wiring can be shortened, and problems such as a delay of a source signal and a disconnection failure of the signal wiring which occur when a large active matrix type liquid crystal display device having a size of 15 inches or more can be reduced.

【0079】また、この発明のアクティブマトリクス型
液晶表示装置は、上記スイッチング素子を互いに隣接す
る二つの画素電極間の近傍に配置すれば、上記スイッチ
ング素子は、元々遮光されるべき領域である互いに隣接
する画素電極間の近傍に配置される。したがって、上記
スイッチング素子専用のブラックマトリクスを配置する
必要がなく、上記ブラックマトリクスの面積増加を防止
して、大きな開口率を得ることができる。
In the active matrix type liquid crystal display device according to the present invention, if the switching elements are arranged in the vicinity of two pixel electrodes adjacent to each other, the switching elements are adjacent to each other, which is an area to be shielded from light. In the vicinity of the pixel electrodes. Therefore, there is no need to arrange a black matrix dedicated to the switching element, and an increase in the area of the black matrix can be prevented, and a large aperture ratio can be obtained.

【0080】また、この発明のアクティブマトリクス型
液晶表示装置は、上記絶縁基板に対向する対向基板上
に、互いに隣接する画素電極の間を遮光するブラックマ
トリクスを配置する際に、上記信号配線を被覆している
側の画素電極に対向する一側縁を、上記被覆されている
信号配線の中心線を含んでこの中心線よりも当該画素電
極の内側に位置させる一方、他側縁は、当該信号配線に
おける当該画素電極とは反対側の側縁から上記対向基板
と絶縁基板とのアライメントマージン以上離れて位置さ
せるようにすれば、上記ブラックマトリクスの配置位置
を上記対向基板と絶縁基板とのアライメントマージンを
加味して設定できる。したがって、上記両基板間のアラ
イメントずれがあっても互いに隣接する画素電極の間を
確実に遮光でき、上記ブロック分れを更に抑制できる。
Further, in the active matrix type liquid crystal display device of the present invention, when a black matrix for shielding light between pixel electrodes adjacent to each other is disposed on a counter substrate facing the insulating substrate, the signal wiring is covered. The one side edge facing the pixel electrode on the side including the center line of the covered signal wiring is positioned inside the pixel electrode with respect to the center line of the covered signal wiring, while the other side edge is positioned at the signal side. If the wiring is located at a distance more than the alignment margin between the counter substrate and the insulating substrate from the side edge of the wiring opposite to the pixel electrode, the arrangement position of the black matrix can be adjusted to the alignment margin between the counter substrate and the insulating substrate. Can be set in consideration of Therefore, even if there is misalignment between the two substrates, light can be reliably shielded between the pixel electrodes adjacent to each other, and the block separation can be further suppressed.

【0081】また、この発明のアクティブマトリクス型
液晶表示装置は、上記絶縁基板上における互いに隣接す
る画素電極間の位置に遮光膜を配置すれば、上記絶縁基
板上における各レイヤー間のアライメント精度は上記絶
縁基板と対向基板とのアライメント精度よりも小さいた
めに、上記遮光膜の幅を上記対向基板側に配置されるブ
ラックマトリクスよりも狭くできる。したがって、上記
ブラックマトリクスを削除できることと相俟って、開口
率を向上できる。
In the active matrix type liquid crystal display device according to the present invention, if a light-shielding film is disposed at a position between pixel electrodes adjacent to each other on the insulating substrate, the alignment accuracy between the layers on the insulating substrate can be improved. Since the alignment accuracy between the insulating substrate and the opposing substrate is smaller, the width of the light-shielding film can be smaller than that of the black matrix arranged on the opposing substrate side. Therefore, the aperture ratio can be improved in combination with the fact that the black matrix can be eliminated.

【0082】さらに、上記対向基板側に配置されるブラ
ックマトリクスの面積が減少するため、上記絶縁基板と
対向基板との張り合わせマージンを広げることができ
る。
Further, since the area of the black matrix arranged on the counter substrate side is reduced, the bonding margin between the insulating substrate and the counter substrate can be increased.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明のアクティブマトリクス型液晶表示
装置におけるアクティブマトリクス基板の平面図であ
る。
FIG. 1 is a plan view of an active matrix substrate in an active matrix type liquid crystal display device of the present invention.

【図2】 図1におけるA‐A'矢視断面図である。FIG. 2 is a sectional view taken along the line AA ′ in FIG.

【図3】 フォトアライメントずれとカップリング容量
の変化量とを示す図である。
FIG. 3 is a diagram illustrating a photoalignment deviation and a change amount of a coupling capacitance.

【図4】 図1とは異なるアクティブマトリクス基板の
平面図である。
FIG. 4 is a plan view of an active matrix substrate different from FIG.

【図5】 図4におけるB‐B'矢視断面図である。FIG. 5 is a sectional view taken along the line BB ′ in FIG. 4;

【図6】 図1および図4とは異なるアクティブマトリ
クス基板の平面図である。
FIG. 6 is a plan view of an active matrix substrate different from FIGS. 1 and 4;

【図7】 図6におけるC‐C'矢視断面図である。FIG. 7 is a sectional view taken along the line CC ′ in FIG. 6;

【図8】 図1,図4および図6とは異なるアクティブ
マトリクス基板の平面図である。
FIG. 8 is a plan view of an active matrix substrate different from FIGS. 1, 4, and 6;

【図9】 図8におけるD‐D'矢視断面図である。FIG. 9 is a sectional view taken along the line DD ′ in FIG. 8;

【図10】 図1,図4,図6および図8とは異なるアク
ティブマトリクス基板の平面図である。
FIG. 10 is a plan view of an active matrix substrate different from FIGS. 1, 4, 6, and 8;

【図11】 図10におけるE‐E'矢視断面図であ
る。
FIG. 11 is a sectional view taken along the line EE ′ in FIG. 10;

【図12】 一般的なアクティブマトリクス型液晶表示
装置における平面図である。
FIG. 12 is a plan view of a general active matrix liquid crystal display device.

【図13】 図12に示すアクティブマトリクス型液晶
表示装置の1画素部分の断面図である。
13 is a cross-sectional view of one pixel portion of the active matrix liquid crystal display device shown in FIG.

【図14】 図12に示すアクティブマトリクス型液晶
表示装置の1画素部分の平面図である。
14 is a plan view of one pixel portion of the active matrix liquid crystal display device shown in FIG.

【図15】 画素電極を信号配線上に重ねた従来のアク
ティブマトリクス型液晶表示装置の断面図である。
FIG. 15 is a cross-sectional view of a conventional active matrix liquid crystal display device in which a pixel electrode is overlaid on a signal line.

【図16】 図15におけるアクティブマトリクス基板
の平面図である。
16 is a plan view of the active matrix substrate in FIG.

【図17】 図16に示すアクティブマトリクス基板の
等価回路図である。
17 is an equivalent circuit diagram of the active matrix substrate shown in FIG.

【図18】 画素電極のアライメントずれの説明図であ
る。
FIG. 18 is an explanatory diagram of misalignment of a pixel electrode.

【図19】 画素電極のアライメントずれと画素電極/
隣接信号配線間の静電容量との関係を示す図である。
FIG. 19: Pixel electrode misalignment and pixel electrode /
FIG. 6 is a diagram illustrating a relationship between capacitance and adjacent signal wiring.

【図20】 アライメントずれとアライメントずれのな
いブロックに対する透過率の差との関係を示す図であ
る。
FIG. 20 is a diagram illustrating a relationship between an alignment shift and a difference in transmittance with respect to a block having no alignment shift.

【符号の説明】[Explanation of symbols]

51,71,91,121…アクティブマトリクス基板、 52,52a,72,92,122…ゲート配線(走査配
線)、 54a,54b,74,94,112,124…ソース配線(信
号配線)、 55,75,95,113,125…TFT、 60,114,136…ドレイン電極、 61,76,96,126…層間絶縁膜、 62,77,97,111,127…画素電極、 64,78,98,116,128…補助容量電極、 65,79,99,115,117,129,137…コンタ
クトホール、 66,80,100,130…対向基板、 67,81,101,131…カラーフィルタ、 68,82,102,132…ブラックマトリクス、 69,83,103,133…対向電極、 70,84,104,134…液晶層、 135…遮光膜。
51, 71, 91, 121 ... active matrix substrate, 52, 52a, 72, 92, 122 ... gate wiring (scanning wiring), 54 a, 54 b, 74, 94, 112, 124 ... source wiring (signal wiring), 55, 75, 95, 113, 125 ... TFT, 60, 114, 136 ... drain electrode, 61, 76, 96, 126 ... interlayer insulating film, 62, 77, 97, 111, 127 ... pixel electrode, 64, 78, 98, 116, 128: auxiliary capacitance electrode, 65, 79, 99, 115, 117, 129, 137: contact hole, 66, 80, 100, 130: counter substrate, 67, 81, 101, 131: color filter, 68, 82 , 102, 132: black matrix; 69, 83, 103, 133: counter electrode; 70, 84, 104, 134: liquid crystal layer; 135: light shielding film.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/336 Fターム(参考) 2H091 FA34Y FA35Y FD04 GA03 GA11 GA13 LA16 2H092 GA13 JA34 JA35 JA46 JB27 JB32 JB33 JB36 JB52 JB64 JB67 JB69 KA05 KB04 KB25 NA07 NA23 NA24 PA06 PA09 5C094 AA04 AA08 AA10 AA13 AA14 AA22 AA32 AA42 AA43 AA48 AA53 AA55 BA03 BA43 CA19 CA24 DA13 DB01 DB04 EA04 EA05 EA07 EA10 EB02 ED03 ED15 FA01 GB10 5F110 AA02 AA04 AA09 AA26 AA30 BB01 CC07 DD02 EE03 EE04 FF03 GG02 GG15 GG25 GG44 HK03 HK04 HK09 HK21 NN04 NN73 QQ08 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 21/336 F term (Reference) 2H091 FA34Y FA35Y FD04 GA03 GA11 GA13 LA16 2H092 GA13 JA34 JA35 JA46 JB27 JB32 JB33 JB36 JB52 JB64 JB67 JB69 KA05 KB04 KB25 NA07 NA23 NA24 PA06 PA09 5C094 AA04 AA08 AA10 AA13 AA14 AA22 AA32. EE04 FF03 GG02 GG15 GG25 GG44 HK03 HK04 HK09 HK21 NN04 NN73 QQ08

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 絶縁基板上に形成された複数の走査配線
と、上記走査配線と交差する複数の信号配線と、上記走
査配線と信号配線との各交差位置近傍にマトリクス状に
配置された複数のスイッチング素子と、各スイッチング
素子の出力端子に接続されてマトリクス状に配置された
画素電極を有するアクティブマトリクス型液晶表示装置
において、 上記画素電極における両側部の一部が、当該画素電極に
隣接した二本の上記信号配線を幅方向に被覆しているこ
とを特徴とするアクティブマトリクス型液晶表示装置。
A plurality of scanning lines formed on an insulating substrate; a plurality of signal lines intersecting the scanning lines; and a plurality of signal lines arranged in a matrix near each intersection of the scanning lines and the signal lines. In the active matrix type liquid crystal display device having the switching elements and the pixel electrodes connected to the output terminals of the switching elements and arranged in a matrix, a part of both sides of the pixel electrode is adjacent to the pixel electrode. An active matrix liquid crystal display device, wherein the two signal lines are covered in a width direction.
【請求項2】 請求項1に記載のアクティブマトリクス
型液晶表示装置において、 上記画素電極は、上記スイッチング素子を被覆している
ことを特徴とするアクティブマトリクス型液晶表示装
置。
2. The active matrix liquid crystal display device according to claim 1, wherein said pixel electrode covers said switching element.
【請求項3】 請求項1あるいは請求項2に記載のアク
ティブマトリクス型液晶表示装置において、 上記信号配線は、互いに隣接する第1,第2画素電極の
近傍で屈曲し、上記屈曲部を境界にして一方は上記第1
画素電極によって幅方向に被覆され、上記屈曲を境界に
して他方は上記第2画素電極によって幅方向に被覆され
ていることを特徴とするアクティブマトリクス型液晶表
示装置。
3. The active matrix type liquid crystal display device according to claim 1, wherein the signal wiring is bent near the first and second pixel electrodes adjacent to each other, with the bent portion as a boundary. One side is the first
An active matrix liquid crystal display device, wherein the liquid crystal display device is covered in the width direction by a pixel electrode, and the other is covered in the width direction by the second pixel electrode at the above-mentioned bending.
【請求項4】 請求項1あるいは請求項2に記載のアク
ティブマトリクス型液晶表示装置において、 上記画素電極は、上記信号配線に沿った両側縁が屈曲し
て両側部に張出し部が形成されて、この両張出し部によ
って隣接する上記信号配線を幅方向に被覆していること
を特徴とするアクティブマトリクス型液晶表示装置。
4. The active matrix liquid crystal display device according to claim 1, wherein both side edges of the pixel electrode along the signal wiring are bent to form overhanging portions on both side portions. The active matrix type liquid crystal display device, wherein the adjacent signal wiring is covered in the width direction by the overhang portion.
【請求項5】 請求項1乃至請求項4の何れか一つに記
載のアクティブマトリクス型液晶表示装置において、 上記スイッチング素子は、互いに隣接する二つの画素電
極間の近傍に配置されていることを特徴とするアクティ
ブマトリクス型液晶表示装置。
5. The active matrix type liquid crystal display device according to claim 1, wherein the switching element is arranged near two pixel electrodes adjacent to each other. Active matrix type liquid crystal display device.
【請求項6】 請求項1乃至請求項5の何れか一つに記
載のアクティブマトリクス型液晶表示装置において、 上記絶縁基板に対向して配置される対向基板と、 上記対向基板上における互いに隣接する二つの画素電極
の間に対向する位置に配置されると共に、上記信号配線
を被覆している側の画素電極に対向する一側縁は、上記
被覆されている信号配線の中心線を含んでこの中心線よ
りも当該画素電極の内側に位置する一方、他側縁は、当
該信号配線における当該画素電極とは反対側の側縁から
上記対向基板と絶縁基板とのアライメントマージン以上
離れて位置しているブラックマトリクスを備えたことを
特徴とするアクティブマトリクス型液晶表示装置。
6. The active matrix liquid crystal display device according to claim 1, wherein the opposing substrate is disposed to oppose the insulating substrate, and is adjacent to the opposing substrate. One side edge, which is arranged at a position facing between the two pixel electrodes and faces the pixel electrode that covers the signal wiring, includes the center line of the covered signal wiring. The other side edge is located on the inner side of the pixel electrode from the center line, and the other side edge is located at least the alignment margin between the counter substrate and the insulating substrate from the side edge of the signal wiring opposite to the pixel electrode. An active matrix type liquid crystal display device comprising a black matrix.
【請求項7】 請求項1乃至請求項6の何れか一つに記
載のアクティブマトリクス型液晶表示装置において、 上記絶縁基板上における互いに隣接する画素電極間の位
置に配置された遮光膜を備えたことを特徴とするアクテ
ィブマトリクス型液晶表示装置。
7. The active matrix liquid crystal display device according to claim 1, further comprising: a light-shielding film disposed at a position between pixel electrodes adjacent to each other on the insulating substrate. An active matrix type liquid crystal display device characterized by the above-mentioned.
JP2000094314A 2000-03-30 2000-03-30 Active matrix liquid crystal display device Expired - Lifetime JP4115649B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000094314A JP4115649B2 (en) 2000-03-30 2000-03-30 Active matrix liquid crystal display device
TW090107517A TWI299099B (en) 2000-03-30 2001-03-29 Active matrix type liquid crystal display apparatus
US09/821,717 US6633360B2 (en) 2000-03-30 2001-03-29 Active matrix type liquid crystal display apparatus
US10/624,935 US6956633B2 (en) 2000-03-30 2003-07-21 Active matrix type liquid crystal display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000094314A JP4115649B2 (en) 2000-03-30 2000-03-30 Active matrix liquid crystal display device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008036190A Division JP4763004B2 (en) 2008-02-18 2008-02-18 Active matrix liquid crystal display device

Publications (2)

Publication Number Publication Date
JP2001281682A true JP2001281682A (en) 2001-10-10
JP4115649B2 JP4115649B2 (en) 2008-07-09

Family

ID=18609380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000094314A Expired - Lifetime JP4115649B2 (en) 2000-03-30 2000-03-30 Active matrix liquid crystal display device

Country Status (1)

Country Link
JP (1) JP4115649B2 (en)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002296610A (en) * 2001-03-30 2002-10-09 Fujitsu Ltd Liquid crystal display device and its manufacturing method
JP2005148753A (en) * 2003-11-18 2005-06-09 Samsung Electronics Co Ltd Thin-film transistor display panel for display unit
JP2005222067A (en) * 2004-02-06 2005-08-18 Samsung Electronics Co Ltd Thin-film transistor display plate and liquid crystal display device including same
JP2006195455A (en) * 2004-12-24 2006-07-27 Samsung Electronics Co Ltd Thin-film transistor display panel
US7196745B2 (en) 2003-09-02 2007-03-27 Sharp Kabushiki Kaisha Active element substrate with simplified signal line arrangement having active elements and pixel electrodes and liquid crystal display device using the same
JP2007094261A (en) * 2005-09-30 2007-04-12 Epson Imaging Devices Corp Semi-transparent liquid crystal display panel
WO2007119454A1 (en) * 2006-03-30 2007-10-25 Sharp Kabushiki Kaisha Display device and color filter substrate
WO2008023479A1 (en) * 2006-08-25 2008-02-28 Sharp Kabushiki Kaisha Active matrix type liquid crystal display device
KR100833420B1 (en) * 2006-03-16 2008-05-29 우 옵트로닉스 코포레이션 Pixel structure and liquid crystal display panel
WO2009063684A1 (en) 2007-11-16 2009-05-22 Sharp Kabushiki Kaisha Liquid crystal display device
WO2011070944A1 (en) * 2009-12-08 2011-06-16 シャープ株式会社 Active matrix substrate and display device
JP2011150315A (en) * 2009-12-24 2011-08-04 Semiconductor Energy Lab Co Ltd Display device
WO2011148664A1 (en) 2010-05-24 2011-12-01 シャープ株式会社 Active matrix substrate and liquid crystal display device
US8223287B2 (en) 2006-10-11 2012-07-17 Seiko Epson Corporation Electrooptic device and electronic device
JP5102848B2 (en) * 2008-02-21 2012-12-19 シャープ株式会社 Active matrix substrate and liquid crystal display device
KR20150087836A (en) * 2015-07-16 2015-07-30 삼성디스플레이 주식회사 Liquid crystal display
US9740062B2 (en) 2014-05-30 2017-08-22 Japan Display Inc. Liquid crystal display device
CN111610667A (en) * 2019-02-26 2020-09-01 夏普株式会社 Display device

Cited By (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002296610A (en) * 2001-03-30 2002-10-09 Fujitsu Ltd Liquid crystal display device and its manufacturing method
JP4523730B2 (en) * 2001-03-30 2010-08-11 シャープ株式会社 Liquid crystal display device and manufacturing method thereof
US7440039B2 (en) 2003-09-02 2008-10-21 Sharp Kabushiki Kaisha Active element substrate with simplified signal line arrangement having active elements and pixel electrodes and liquid crystal display device using the same
US7196745B2 (en) 2003-09-02 2007-03-27 Sharp Kabushiki Kaisha Active element substrate with simplified signal line arrangement having active elements and pixel electrodes and liquid crystal display device using the same
JP2005148753A (en) * 2003-11-18 2005-06-09 Samsung Electronics Co Ltd Thin-film transistor display panel for display unit
JP2005222067A (en) * 2004-02-06 2005-08-18 Samsung Electronics Co Ltd Thin-film transistor display plate and liquid crystal display device including same
US7872699B2 (en) 2004-02-06 2011-01-18 Samsung Electronics Co., Ltd. Thin film transistor array panel and liquid crystal display including the panel
US8129723B2 (en) 2004-12-24 2012-03-06 Samsung Electronics Co., Ltd. Liquid crystal display and panel therefor
JP2006195455A (en) * 2004-12-24 2006-07-27 Samsung Electronics Co Ltd Thin-film transistor display panel
JP2007094261A (en) * 2005-09-30 2007-04-12 Epson Imaging Devices Corp Semi-transparent liquid crystal display panel
JP4661506B2 (en) * 2005-09-30 2011-03-30 ソニー株式会社 Transflective LCD panel
KR100833420B1 (en) * 2006-03-16 2008-05-29 우 옵트로닉스 코포레이션 Pixel structure and liquid crystal display panel
JPWO2007119454A1 (en) * 2006-03-30 2009-08-27 シャープ株式会社 Display device and color filter substrate
WO2007119454A1 (en) * 2006-03-30 2007-10-25 Sharp Kabushiki Kaisha Display device and color filter substrate
JP4969568B2 (en) * 2006-03-30 2012-07-04 シャープ株式会社 Display device
WO2008023479A1 (en) * 2006-08-25 2008-02-28 Sharp Kabushiki Kaisha Active matrix type liquid crystal display device
US8223287B2 (en) 2006-10-11 2012-07-17 Seiko Epson Corporation Electrooptic device and electronic device
WO2009063684A1 (en) 2007-11-16 2009-05-22 Sharp Kabushiki Kaisha Liquid crystal display device
US8269936B2 (en) 2007-11-16 2012-09-18 Sharp Kabushiki Kaisha Liquid crystal display device
JP5102848B2 (en) * 2008-02-21 2012-12-19 シャープ株式会社 Active matrix substrate and liquid crystal display device
WO2011070944A1 (en) * 2009-12-08 2011-06-16 シャープ株式会社 Active matrix substrate and display device
JP5335933B2 (en) * 2009-12-08 2013-11-06 シャープ株式会社 Active matrix substrate and display device
CN102667597A (en) * 2009-12-08 2012-09-12 夏普株式会社 Active matrix substrate and display device
US8890153B2 (en) 2009-12-08 2014-11-18 Sharp Kabushiki Kaisha Active matrix substrate and display device
JP2015179271A (en) * 2009-12-24 2015-10-08 株式会社半導体エネルギー研究所 display device
JP2011150315A (en) * 2009-12-24 2011-08-04 Semiconductor Energy Lab Co Ltd Display device
US9217903B2 (en) 2009-12-24 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2017207758A (en) * 2009-12-24 2017-11-24 株式会社半導体エネルギー研究所 Display device
CN102844704A (en) * 2010-05-24 2012-12-26 夏普株式会社 Active matrix substrate and liquid crystal display device
KR101404874B1 (en) * 2010-05-24 2014-06-09 샤프 가부시키가이샤 Active matrix substrate and liquid crystal display device
WO2011148664A1 (en) 2010-05-24 2011-12-01 シャープ株式会社 Active matrix substrate and liquid crystal display device
US9740062B2 (en) 2014-05-30 2017-08-22 Japan Display Inc. Liquid crystal display device
US10108056B2 (en) 2014-05-30 2018-10-23 Japan Display Inc. Liquid crystal display device
KR20150087836A (en) * 2015-07-16 2015-07-30 삼성디스플레이 주식회사 Liquid crystal display
KR101681487B1 (en) * 2015-07-16 2016-12-02 삼성디스플레이 주식회사 Liquid crystal display
CN111610667A (en) * 2019-02-26 2020-09-01 夏普株式会社 Display device
CN111610667B (en) * 2019-02-26 2023-06-27 夏普株式会社 Display device

Also Published As

Publication number Publication date
JP4115649B2 (en) 2008-07-09

Similar Documents

Publication Publication Date Title
US6633360B2 (en) Active matrix type liquid crystal display apparatus
JP4731206B2 (en) Liquid crystal display
US5659375A (en) Active matrix LCD device having two equal coupling capacitances
TWI381231B (en) Liquid crystal display device
JP4115649B2 (en) Active matrix liquid crystal display device
JP2003344836A (en) Transflective liquid crystal device and electronic appliance using the same
JP5488136B2 (en) Electro-optical device, electronic device, and transistor
JP2008015526A (en) Array substrate and display panel having same
JP4065645B2 (en) Active matrix liquid crystal display device
US20080284708A1 (en) Liquid Crystal Display Device
JP4987987B2 (en) Liquid crystal display
JP2008076800A (en) Liquid crystal device and electronic apparatus
US9091889B2 (en) Liquid crystal display device having columnar spacers
US7567324B2 (en) Liquid crystal display device and fabrication method thereof
US10168581B2 (en) Display device
JP4682295B2 (en) Liquid crystal display
US7173681B2 (en) Two pixel electrodes interposing the signal line extending into without extending beyond the recess on the protection film caused by the contact hole
JP4905011B2 (en) Liquid crystal device and electronic device
JP2012155198A (en) Electro-optic device and electronic apparatus
JP4763004B2 (en) Active matrix liquid crystal display device
JP2008123005A5 (en)
JP5748731B2 (en) Liquid crystal display
JP2006171033A (en) Liquid crystal display device
JP2000214483A (en) Electro-optic device
US20050001944A1 (en) Method of stabilizing parasitic capacitance in an LCD device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040916

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070814

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080408

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080416

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4115649

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120425

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120425

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130425

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130425

Year of fee payment: 5

SG99 Written request for registration of restore

Free format text: JAPANESE INTERMEDIATE CODE: R316G99

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term