JP4115649B2 - Active matrix liquid crystal display device - Google Patents
Active matrix liquid crystal display device Download PDFInfo
- Publication number
- JP4115649B2 JP4115649B2 JP2000094314A JP2000094314A JP4115649B2 JP 4115649 B2 JP4115649 B2 JP 4115649B2 JP 2000094314 A JP2000094314 A JP 2000094314A JP 2000094314 A JP2000094314 A JP 2000094314A JP 4115649 B2 JP4115649 B2 JP 4115649B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- active matrix
- pixel electrode
- display device
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
【0001】
【発明の属する技術分野】
この発明は、液晶テレビやノートパソコン等に使用されるアクティブマトリクス型液晶表示装置に関する。
【0002】
【従来の技術】
図12および図13は、一般的なアクティブマトリクス型液晶表示装置の平面図および断面図を示す。アクティブマトリクス型液晶表示装置は、液晶パネル1,ゲートドライブ回路2,ソースドライブ回路3およびバックライト4によって概略構成される。
【0003】
さらに、上記液晶パネル1は、アクティブマトリクス基板5,対向基板6,両基板5,6間に挟まれた液晶層7および両基板5,6の外側に密着された偏向板(図示せず)から概略構成される。
【0004】
上記アクティブマトリクス基板5には、平行に配設された複数の走査配線(図示せず)、絶縁膜8を介して上記走査配線と直交して平行に配設された複数の信号配線9、上記走査配線と信号配線9との各交差位置近傍に配置された薄膜トランジスタ(TFT)10、上記走査配線と信号配線9とによって囲まれた領域に配置された複数の画素電極11等が形成されている。
【0005】
図14は、上記アクティブマトリクス基板5における1画素部分の平面図を示す。画素電極11は、信号配線9と同じレイヤに形成されているために、信号配線9と所定の距離を保って接触しないように形成されている。TFT10は、3端子素子であり、ゲート電極12に印加される電圧によってドレイン電極13とソース電極14との間の電流の導通が制御される。そして、ゲート電極12は隣接する走査配線15に接続され、ソース電極14は隣接する信号配線9に接続され、ドレイン電極13は画素電極11に接続されている。
【0006】
一方、上記対向基板6には、各画素電極11に対応する位置に赤,緑,青の配列順にカラーフィルタ16が形成されている。そして、上記各カラーフィルタ16,16の間には、走査配線15および信号配線9と画素電極11との間からの光漏れを防ぐ遮光膜であるブラックマトリクス17が形成されている。さらにこの上層に、透明導電材料からなる対向電極18が形成されている。尚、ゲートドライブ回路2およびソースドライブ回路3は、夫々液晶パネル1の周囲部に配置された走査配線15の端子および信号配線9の端子に接続されている。
【0007】
次に、上記構成を有するアクティブマトリクス型液晶表示装置の駆動方法について説明する。
【0008】
上記アクティブマトリクス型液晶表示装置の駆動方法においては、n行目の画素配列書き込みを行う場合、ゲートドライブ回路2からn行目の走査配線15nにオン信号(TFT10がオンになる電位:Vgh)が入力される。このとき、走査配線15n以外の走査配線にはオフ信号(TFT10がオフになる電位:Vgl)が入力される。したがって、n行目のTFT10のみがオンになる。この場合、ソースドライブ回路3から各信号配線9に、n行目の画素(画素電極11および液晶層7)に充電すべき電圧のソース信号が供給される。
【0009】
こうして、上記n行目の画素の配列に対する書き込みが終了すると、走査配線15nにはオフ信号が入力される一方、走査配線15(n+1)にはオン信号が入力される。以上の動作を繰り返すことによって、全ての画素に任意の電圧値が充電される。画素電極11と対向電極18との間の液晶層7は、両電極11,18間に印加される電圧によって透過率が変化するため、バックライト4からの光が調整されて任意の画像が表示される。
【0010】
ところで、層間絶縁膜上に画素電極を設けて、この画素電極と信号配線とを別レイヤーに形成し、画素電極を信号配線上に重ねる構造も提案されている(特開昭63‐279228号公報等)。図15に、上記画素電極を信号配線上に重ねる構造を有するアクティブマトリクス型液晶表示装置における1画素分の断面図を示す。また、図16には、図15に示すアクティブマトリクス基板の平面図を示す。このような構成においては、画素電極21と信号配線22とが別レイヤーで形成され、画素電極21と信号配線22とに層間絶縁膜23を介して重なりを持たせて、画素電極21と信号配線22との隙間を無くすことができる。そのために、画素電極21の面積(開口率)を拡大することができ、アクティブマトリクス型液晶表示装置の消費電力を抑えることができるのである。尚、24はアクティブマトリクス基板、25はTFT、26は液晶層、27は対向電極、28は対向基板、29は走査配線、30はコンタクトホール、31は補助容量電極、32は補助容量配線である。
【0011】
しかしながら、上述のように画素電極21を信号配線22に重ねた構造を採用した場合には、図14に示すように、画素電極11が信号配線9と所定の間隔をとる従来の構造に比べて、画素電極21と信号配線22との間の静電容量Csdが増大する。その場合には、静電容量Csdの増加に伴って画素の電位がソース信号によって変化し易くなり、シャドーイングと呼ばれる表示特性の劣化が生じる。
【0012】
以下、このメカニズムを、図17に示すアクティブマトリクス基板24の等価回路を用いて説明する。すなわち、走査配線Gnにオン信号Vghが入力されてTFT23がオン状態になると、画素電極P1には信号配線S1の電圧Vs1が充電される。
【0013】
次に、上記走査配線Gnにオフ信号Vglが入力されTFT23がオフ状態になると、信号配線S1には、次の段の画素電極P2へ書き込む電圧Vs1'が供給される。その場合、画素電極P1の電圧は、静電容量Csd1を介して信号配線S1の電圧Vs1'の影響を受けて変化する。その際における画素電極P1の電圧をVp1とすると、
Vp1=Vs1−(Csd1(Vs1−Vs1')+Csd2(Vs2−Vs2'))
/(Cp+Csd1+Csd2) …(1)
となる。ここで、Cpは画素電極の容量(Cp=液晶容量Clc+補助電極容量Ccs)であり、Csd1は信号配線S1と画素電極P1との間の静電容量であり、Csd2は信号配線S2と画素電極P2との間の静電容量であり、Vs1,Vs2はn列目の走査配線Gnがオン状態である場合の信号配線S1,S2の電圧であり、Vs1',Vs2'は(n+1)列目の走査配線G(n+1)がオン状態である場合の信号配線S1,S2の電圧である。
【0014】
アクティブマトリクス型液晶表示装置の―般的な駆動方法であるゲートライン反転駆動(1H反転駆動)では、ゲート1ライン毎にソース信号の極性を反転させる。ここで、隣同士の階調が同じであるとすると、
Vs=Vs1=Vs2、Vs'=Vs1'=Vs2' …(2)
であるから、式(1)および式(2)から、
Vp1=Vs−(Csd1+Csd2)/(Cp+Csd1+Csd2)・(Vs−Vs') …(3)
となる。このように、1H反転駆動では、画素電位の変化量は(Csd1+Csd2)に比例する。そのために、信号配線Sと画素電極Pとの間の静電容量Csdの増加に伴いシャドーイングが顕著に表れるのである。
【0015】
一方において、上記信号配線Sと画素電極Pとの間の静電容量Csdによる画素電位の変化を抑える駆動方法として、ドット反転駆動が提案されている。このドット反転駆動においては、ゲート1ライン毎にソース信号の極性を反転すると共に、ソース側もソース1ライン毎に逆極性の信号を入力するようにしている。
【0016】
上記ドット反転駆動の場合には、隣同士の階調が同じであると仮定すると、
Vs=Vs1=−Vs2、Vs'=Vs1'=−Vs2' …(4)
であるから、式(1)および式(4)から、
Vp1=Vs−(Csd1−Csd2)/(Cp+Csd1+Csd2)・(Vs−Vs') …(5)
となる。このように、ドット反転駆動では、画素電位の変化量は静電容量Csd1と静電容量Csd2との差分に比例する。したがって、1H反転駆動の場合に比してシャドーイング現象を大幅に抑えることができ、液晶表示装置の画質を向上することができる。特に、走査配線29の延在方向へ隣接する画素に関する静電容量Csd1と静電容量Csd2との差を少なくすると、シャドーイング現象を大幅に抑えることができるのである。
【0017】
【発明が解決しようとする課題】
しかしながら、上記図15及び図16に示す従来のアクティブマトリクス型液晶表示装置においては、以下のような問題がある。すなわち、上述したように、図15および図16に示すような画素電極21と信号配線22とを層間絶縁膜23を介して重ねる構造のアクティブマトリクス型液晶表示装置において、ドット反転駆動を採用することによって、開口率を拡大すると共に、信号配線22と画素電極21との間のカップリング容量Csdによるシャドーイング現象を抑制することができる。
【0018】
しかしながら、その―方において、次のような新たな問題が発生する。一般的な液晶表示装置では、フォトリソグラフィ工程はブロック単位で処理しているため、ブロック間でのアライメント(位置合わせ)のずれが発生する。これにより、信号配線Sと画素電極Pとの重なり幅が変化し、この間の容量Csdが変化する。ドット反転駆動を採用した場合には、上記容量Csdの変化により、画素電位が変化しやすくなるため、ブロック単位で透過率が変化する。
【0019】
例えば、図18に示すように、上記画素電極Pのフォトリソグラフィ工程において、アライメントずれdxが生じた場合を考える。その場合は、画素電極Pの信号配線S1への重なり量が増えるため、信号配線S1と画素電極Pとの静電容量Csd1は増加し、逆に信号配線S2と画素電極Pの静電容量Csd2は減少する。図19に、フォトリソグラフィ工程におけるアライメントずれdxと静電容量Csd1あるいは静電容量Csd2との関係を示す。図19より、アライメントずれdxが増加するに連れて静電容量Csd1と静電容量Csd2との差は広がり、画素電位の変化量は増加するのである。
【0020】
一般的なフォトリソグラフィ工程では、上記アクティブマトリクス基板の面内を幾つかのブロックに分けて露光を行う。そのために、アライメントずれが生ずると各ブロック間で信号配線と画素電極との重なり幅が変化し、その結果、アクティブマトリクス型液晶表示装置の各ブロック間において透過率差が生ずるようになるのである。図20に、上記アライメントずれが生じたブロックに関して、アライメントずれdxとアライメントずれが全くないブロックに対する透過率の差ΔTとの関係を示す。
【0021】
すなわち、上記画素電極を信号配線に重ねる構造のアクティブマトリクス型液晶表示装量をドット反転駆動した場合には、上記カップリング容量Csdによる画素電位の変化量自体は低下するのであるが、各フォトブロック間でのバラツキが大きくなる。そのため、上記ブロック間の透過率差が大きくなり、所謂「ブロック分れ」と呼ばれる問題が発生するのである。そして、アクティブマトリクス型液晶表示装置の大型化に伴って、フォトリソグラフィ工程におけるブロックの数は益々増える傾向にあるため、上述のカップリング容量Csdによるブロック分れの発生を抑えることが望まれている。
【0022】
そこで、この発明の目的は、信号配線と画素電極とのカップリング容量による画質の低下を防ぐと共に、上記カップリング容量のバラツキによるブロック分れを抑制できるアクティブマトリクス型液晶表示装置を提供することにある。
【0023】
【課題を解決するための手段】
上記目的を達成するため、第1の発明は、
絶縁基板上に形成された複数の走査配線と、上記走査配線と交差する複数の信号配線と、上記走査配線と信号配線との各交差位置近傍にマトリクス状に配置された複数のスイッチング素子と、上記走査配線と上記信号配線とで区画される領域内における上記信号配線および上記スイッチング素子の上方に層間絶縁膜を介して形成されると共に、各スイッチング素子の出力端子に接続されてマトリクス状に配置された画素電極を有するアクティブマトリクス型液晶表示装置において、
上記画素電極は、一側に、上記一側に隣接している上記信号配線と上記層間絶縁膜を介して上記信号配線の全幅に亘って完全に重なる第1重なり部を有する一方、他側に、上記他側に隣接している上記信号配線と上記層間絶縁膜を介して上記信号配線の全幅に亘って完全に重なる第2重なり部を有しており、
上記第1重なり部が上記信号配線と重なっている領域の幅と長さとは、上記第2重なり部が上記信号配線と重なっている領域の幅と長さと略同一であり、
上記信号配線は、両側に位置する第1 , 第2画素電極における上記信号配線の延在方向の略中間位置で屈曲し、上記屈曲部を境界にして一方は上記第1画素電極と重なる一方、上記屈曲を境界にして他方は上記第2画素電極と重なっている
ことを特徴としている。
【0024】
上記構成によれば、画素電極における信号配線に沿った両側部が、当該画素電極に隣接した二本の上記信号配線と上記各信号配線の全幅に亘って完全に重なる第1,第2重なり部を有すると共に、上記第1重なり部が上記信号配線と重なっている領域の幅と長さと上記第2重なり部が上記信号配線と重なっている領域の幅と長さとは略同一になっている。したがって、当該画素電極と一方側に隣接する信号配線との間の第1静電容量と、当該画素電極と他方側に隣接する信号配線との間の第2静電容量との差は、レイヤー間のアライメントずれがあっても大幅に変化はしない。その結果、フォトリソグラフィ工程をブロック単位で行う際に生ずるブロック分れが抑制される。
【0025】
さらに、画素電極における信号配線に沿った両側部が当該画素電極に隣接した二本の上記信号配線と上記各信号配線の全幅に亘って完全に重なる構造を、矩形の画素電極を用いて達成することができる。したがって、上記絶縁基板に対向する対向基板上に配置される上記画素電極と略同形状のカラーフィルタや、上記対向基板上における互いに隣接する画像電極間の位置に配置されるブラックマトリクスの形成が容易になる。
【0026】
また、一実施の形態のアクティブマトリクス型液晶表示装置は、上記画素電極が上記スイッチング素子と重なっていることが望ましい。
【0027】
上記構成によれば、上記画素電極をスイッチング素子上にも配置することができる。したがって、上記画素電極を略矩形の形に配置することができ、上記画素電極の面積が大きくなって消費電力が抑えられる。
【0028】
また、一実施の形態のアクティブマトリクス型液晶表示装置は、上記スイッチング素子を、互いに隣接する二つの画素電極間の近傍に配置することが望ましい。
【0029】
上記構成によれば、上記スイッチング素子は、元々遮光されるべき領域である互いに隣接する画素電極間の近傍に配置される。したがって、上記スイッチング素子専用のブラックマトリクスを配置する必要がなく、上記ブラックマトリクスの面積増加を防止して、大きな開口率が得られる。
【0030】
また、第2の発明のアクティブマトリクス型液晶表示装置は、
絶縁基板上に形成された複数の走査配線と、上記走査配線と交差する複数の信号配線と、上記走査配線と信号配線との各交差位置近傍にマトリクス状に配置された複数のスイッチング素子と、上記走査配線と上記信号配線とで区画される領域内における上記信号配線および上記スイッチング素子の上方に層間絶縁膜を介して形成されると共に、各スイッチング素子の出力端子に接続されてマトリクス状に配置された画素電極を有するアクティブマトリクス型液晶表示装置において、
上記画素電極は、一側に、上記一側に隣接している上記信号配線と上記層間絶縁膜を介して上記信号配線の全幅に亘って完全に重なる第1重なり部を有する一方、他側に、上記他側に隣接している上記信号配線と上記層間絶縁膜を介して上記信号配線の全幅に亘って完全に重なる第2重なり部を有しており、
上記第1重なり部が上記信号配線と重なっている領域の幅と長さとは、上記第2重なり部が上記信号配線と重なっている領域の幅と長さと略同一であり、
上記絶縁基板に対向して配置される対向基板と、
上記対向基板上における互いに隣接する二つの画素電極の間と対向する位置に配置されたブラックマトリクスと
を備え、
上記ブラックマトリクスは、上記互いに隣接する二つの画素電極のうちの上記信号配線と重なっている側の画素電極に対向している一側縁は、当該信号配線の中心線を含んでこの中心線よりも当該画素電極の内側に位置する一方、他側縁は、当該信号配線における当該画素電極の内側とは反対側の側縁から当該画素電極の外側に向かって上記対向基板と絶縁基板とのアライメントマージン以上離れて位置している
ことを特徴としている。
【0031】
上記構成によれば、上記対向基板上に配置されるブラックマトリクスの両側縁の位置が、上記対向基板と絶縁基板とのアライメントマージンを加味して設定される。したがって、上記両基板間のアライメントずれがあっても互いに隣接する画素電極間が確実に遮光され、上記ブロック分れが更に抑制される。
【0032】
また、一実施の形態のアクティブマトリクス型液晶表示装置は、上記画素電極を、上記信号配線に沿った両側縁に張出し部が形成されて、この両張出し部によって、両側に隣接する上記信号配線と重なる上記第1重なり部および上記第2重なり部を構成するように成すことが望ましい。
【0033】
上記構成によれば、画素電極における信号配線に沿った両側部が当該画素電極に隣接した二本の上記信号配線と上記各信号配線の全幅に亘って完全に重なる構造を、直線状の信号配線を用いて達成することができる。したがって、上記信号配線の長さを短くでき、15インチ以上の大型のアクティブマトリクス型液晶表示装置を構築する際に発生するソース信号の遅延や上記信号配線の断線不良等の問題が低減される。
【0034】
また、一実施の形態のアクティブマトリクス型液晶表示装置は、上記絶縁基板上における互いに隣接する画素電極間の位置に配置された遮光膜を備えることが望ましい。
【0035】
一般的に、上記画素電極が形成される絶縁基板とこの絶縁基板に対向する対向基板とのアライメント精度は±5μm程度であるのに対して、上記絶縁基板上における各レイヤー間のアライメント精度は±1μm以下である。上記構成によれば、上記絶縁基板上における互いに隣接する画素電極の間の位置に遮光膜が配置されている。したがって、上記遮光膜の幅が上記対向基板側に配置されるブラックマトリクスよりも狭く形成されると共に、上記ブラックマトリクスが削除されて、開口率が向上される。
【0036】
さらに、上記対向基板側に配置されるブラックマトリクスの面積が減少するため、上記絶縁基板と対向基板との張り合わせマージンが広げられる。
【0037】
【発明の実施の形態】
以下、この発明を図示の実施の形態により詳細に説明する。
<第1実施の形態>
図1は、本実施の形態のアクティブマトリクス型液晶表示装置におけるアクティブマトリクス基板の平面図である。図2は、上記アクティブマトリクス型液晶表示装置における図1のA‐A'に相当する矢視断面図である。
【0038】
上記アクティブマトリクス基板側は、以下のような構成を有する。すなわち、図1および図2において、ガラスで成る上記アクティブマトリクス基板としての絶縁基板51上に、Al,Ta等の金属から成る複数のゲート配線(走査配線)52が平行に配置されている。このゲート配線52の膜厚は2000Å〜5000Åである。さらに、この上層に、SiNx等から成るゲート絶縁膜53を介して、ゲート配線52に直交してAl,Ta等の金属から成る複数のソース配線54が配置されている。ゲート絶縁膜53の膜厚は2000Å〜4000Å程度であり、比誘電率は3〜8程度である。また、ソース配線54の膜厚は1000Å〜5000Åである。
【0039】
上記ゲート配線52とソース配線54との各交差位置近傍には、アモルファスシリコンTFT55が配置されている。アモルファスシリコンTFT55は、ゲート電極56,ゲート絶縁膜53,アモルファス半導体層57,不純物添加半導体層58,ソース電極59およびドレイン電極60が積層されて構成されている。ゲート電極56はゲート配線52と同じ材料で構成されている。また、ソース電極59およびドレイン電極60はソース配線54と同じ材料で構成されている。また、アモルファス半導体層57は、CVD(化学気相成長法)によって形成されたアモルファスシリコンで成り、その膜厚は500Å〜2000Å程度である。そして、ゲート電極56は隣接するゲート配線52に接続され、ソース電極59は隣接するソース配線54に接続されている。
【0040】
また、前段のゲート配線52aは本段の画素電極62と重なっており、上記前段のゲート配線52aにおける上記重なり領域上までゲート絶縁膜53を介してドレイン電極60が延在しており、このドレイン電極60の端部によって補助容量電極64を形成している。層間絶縁膜61は有機材料あるいは無機材料からなり、その膜厚は1μm〜4μmであり、比誘電率は2〜4程度である。そして、層間絶縁膜61における補助容量電極64の位置にはコンタクトホール65が設けられており、ドレイン電極60は、上記補助容量電極64を介してコンタクトホール65によって画素電極62に接続されている。つまり、前段のゲート配線52aを本段の画素用の補助容量配線として用いるのである。
【0041】
本実施の形態においては、上記画素電極62の一側部におけるTFT55側の端部には、所定幅だけ側縁から張出した矩形状の張出し部62aを設けている。同様に、画素電極62の他側部におけるTFT55とは反対側の端部には、上記所定幅だけ側縁から張出した矩形状の張出し部62bを設けている。そして、張出し部62a,62bの張出し量を、両側に位置しているソース配線54a,54bに重なる幅にしている。また、張出し部62a,62bの長さは同じ長さになっている。
【0042】
一方、対向基板側は、以下のような構成を有する。すなわち、ガラスで成る上記対向基板としての絶縁基板66上には、各画素電極62に対応する位置に赤,緑,青の配列順にカラーフィルタ67が配置されている。そして、上記各カラーフィルタ67,67の間には、画素電極62と隣接画素電極62およびソース配線54との間からの光漏れを防ぐ遮光膜であるブラックマトリクス68が配置されている。更にこの上層に、透明導電材料からなる対向電極69が配設されている。
【0043】
そして、上記アクティブマトリクス基板51と対向基板66とを画素電極62側と対向電極69側とを互いに対向させて所定の間隔で配置し、両基板51,66間に液晶層70を挟み込みシール材で封入して、本アクティブマトリクス型液晶表示装置が構成されている。
【0044】
上述したように、本実施の形態においては、上記画素電極62における両側部の端部には、隣接するソース配線54a,54bに重なる張出し量で張出し部62a,62bを設けている。そして、上記両張出し部62a,62bの長さを同じにしている。更に、両張出し部62a,62bの長さは、画素電極62の上記一側の張出し部62aと隣接画素電極62'の上記他側の張出し部62b'との間の間隔が、ソース配線54aにおける画素電極62が重なっていない上記両張出し部62a,62b'間の領域に生ずるソース配線54a,54bとの静電容量が無視できる程度になるような間隔に設定されている。
【0045】
したがって、上記構造においては、上記画素電極62の張出し部62a,62bがソース配線54a,54bに重なる若しくは完全に重なることによって、フォトリソグラフィ工程において各ブロック間において多少のアライメントずれが生じても静電容量Csd1と静電容量Csd2とは殆ど変化せず、ブロック間の透過率差も少なくなる。
【0046】
そのために、上記式(5)における(Csd1−Csd2)の値は、フォトリソグラフィ工程のブロックが異なっても略一定となり、上記ブロック分れを防ぐことができる。図3に、本実施の形態におけるアクティブマトリクス型液晶表示装置と図15および図16に示す従来のアクティブマトリクス型液晶表示装置とにおけるフォトアライメントずれdxと(Csd1−Csd2)の変化量とを示す。図3から分かるように、画素電極62の両側部の一部62a,62bの夫々をソース配線54a,54b上に完全に重ねる構造を採用することによって(Csd1−Csd2)の変化量を低下させることができる。これによって、上記アライメントずれによるブロック分れを抑制することができるのである。
【0047】
すなわち、本実施の形態によれば、ソース配線54a,54bと画素電極62とのカップリング容量Csdのバラツキによる上記ブロック別れを抑制できるのである。
【0048】
<第2実施の形態>
図4は、本実施の形態のアクティブマトリクス型液晶表示装置におけるアクティブマトリクス基板の平面図である。図5は、上記アクティブマトリクス型液晶表示装置における図4のB‐B'に相当する矢視断面図である。
【0049】
図4および図5において、アクティブマトリクス基板71,ゲート配線72,ゲート絶縁膜73,TFT75,層間絶縁膜76,補助容量電極78,コンタクトホール79,対向基板80,カラーフィルタ81,ブラックマトリクス82,対向電極83および液晶層84は、図1および図2に示す第1実施の形態におけるアクティブマトリクス基板51,ゲート配線52,ゲート絶縁膜53,TFT55,層間絶縁膜61,補助容量電極64,コンタクトホール65,対向基板66,カラーフィルタ67,ブラックマトリクス68,対向電極69および液晶層70と同じ構成を有して、同様に機能する。
【0050】
本実施の形態における画素電極77は、その両側部にはソース配線74に重なる張出し部を設けてはおらず直線状に成っており、長方形に形成されている。一方、ソース配線74は、画素電極77をTFT75側と反TFT75側とに二等分する位置で屈曲している。そして、ソース配線74における屈曲部よりもTFT75側の略1/2は、一側に位置している画素電極77'と層間絶縁膜76を介して重なっている。一方、ソース配線74における屈曲部よりもTFT75とは反対側の略1/2は、他側に位置している画素電極77と層間絶縁膜76を介して重なっている。
【0051】
したがって、上記構造においては、上記画素電極77の両側の一部がソース配線74',74に重なる若しくは完全に重なることによって、フォトリソグラフィ工程において各ブロック間において多少のアライメントずれが生じても静電容量Csd1と静電容量Csd2とは殆ど変化せず、ブロック間の透過率差も少なくなる。
【0052】
さらに、本実施の形態によれば、上記画素電極77を、図14及び図16に示す従来のアクティブマトリクス型液晶表示装置と同様に矩形状に形成できる。したがって、カラーフィルタ81やブラックマトリクス82の形成が容易になるのである。
【0053】
<第3実施の形態>
図6は、本実施の形態のアクティブマトリクス型液晶表示装置におけるアクティブマトリクス基板の平面図である。図7は、上記アクティブマトリクス型液晶表示装置における図6のC‐C'に相当する矢視断面図である。
【0054】
図6および図7において、アクティブマトリクス基板91,ゲート配線92,ゲート絶縁膜93,ソース配線94,94',TFT95,層間絶縁膜96,補助容量電極98,コンタクトホール99,対向基板100,カラーフィルタ101,ブラックマトリクス102,対向電極103および液晶層104は、図1および図2に示す第1実施の形態におけるアクティブマトリクス基板51,ゲート配線52,ゲート絶縁膜53,ソース配線54a,54b,TFT55,層間絶縁膜61,補助容量電極64,コンタクトホール65,対向基板66,カラーフィルタ67,ブラックマトリクス68,対向電極69および液晶層70と同じ構成を有して、同様に機能する。
【0055】
本実施の形態における画素電極97は、ソース配線94,94'の延在方向に二等分する位置において両側縁が屈曲して両側部に張出し部を形成している。そして、画素電極97の一側部における上記屈曲部よりもTFT95側の略1/2の張り出し部は、上記一側に隣接しているソース配線94'と層間絶縁膜96を介して重なっている。一方、画素電極97の他側部における上記屈曲部よりもTFT95とは反対側の略1/2の張出し部は、上記他側に隣接しているソース配線94と層間絶縁膜96を介して重なっている。
【0056】
したがって、上記構造においては、上記画素電極97の張出し部がソース配線94,94'に重なる若しくは完全に重なることによって、フォトリソグラフィ工程において各ブロック間において多少のアライメントずれが生じても上記静電容量Csd1と静電容量Csd2とは殆ど変化せず、ブロック間の透過率差も少なくなるのである。
【0057】
さらに、本実施の形態によれば、上記画素電極97の両側中央に屈曲部を設けて張出し部を形成し、画素電極97の側縁の略1/2の長さを有する張出し部によってソース配線94を覆っている。したがって、第1実施の形態の場合のように、画素電極62の側縁の1/2よりも短い張出し部62a,62bによってソース配線54a,54bを部分的に覆う場合に比して、画素電極97とソース配線94との間の静電容量Csdのバラツキを抑えることができる。したがって、さらに上記ブロック分れを低減させることができる。
【0058】
更に、上記ソース配線94,94'上で画素電極97が屈曲することによって、そうでない場合に比べて開口率を大きくとることができる。また、特に15インチ以上の大型のアクティブマトリクス型液晶表示装置においては、ソース信号の遅延やソース配線の断線不良等が問題となる。そのために、少しでも、ソース配線の配線長を短くすることが必要とされている。本実施の形態におけるソース配線94,94'は直線状に配列されている。したがって、図4に示す上記第2実施の形態のごとくソース配線74を各画素電極77の近傍で屈曲させる場合に比して、ソース配線94,94'の長さを短くでき、ソース信号の遅延やソース配線の断線不良等において有利である。
【0059】
図8および図9は、本実施の形態の変形例におけるアクティブマトリクス基板の平面図および図8のD‐D'に相当するアクティブマトリクス型液晶表示装置の矢視断面図である。
【0060】
この変形例においては、画素電極111の張出し部111a,111bにおける先端が、ソース配線112を越えて隣接画素側に進出している。こうすることによって、ソース配線112に対して画素電極111を十分に重ねることができ、画素電極形成時のアライメントマージンが更に大きくなって、上記ブロック分れを更に抑えることができるのである。
【0061】
尚、上記画素電極111は、TFT113のドレイン電極114とコンタクトホール115を介して接続されており、補助容量電極116はコンタクトホール117を介して画素電極111に接続されている。
【0062】
<第4実施の形態>
図10は、本実施の形態のアクティブマトリクス型液晶表示装置におけるアクティブマトリクス基板の平面図である。図11は、上記アクティブマトリクス型液晶表示装置における図10のE‐E'に相当する矢視断面図である。
【0063】
図10及び図11において、アクティブマトリクス基板121,ゲート配線122,ゲート絶縁膜123,ソース配線124,TFT125,層間絶縁膜126,画素電極127,補助容量電極128,コンタクトホール129,対向基板130,対向電極133および液晶層134は、図6および図7に示す第3実施の形態における絶縁基板91,ゲート配線92,ゲート絶縁膜93,ソース配線94,94',TFT95,層間絶縁膜96,画素電極97,補助容量電極98,コンタクトホール99,対向基板100,対向電極103および液晶層104と同じ構成を有して、同様に機能する。
【0064】
尚、本実施の形態の場合においても、上記第3実施の形態における変形例の場合と同様に、画素電極127の張出し部における先端はソース配線124を越えて隣接画素側に進出しており、画素電極127はTFT125のドレイン電極136とコンタクトホール137を介して接続されており、補助容量電極128はコンタクトホール129を介して画素電極127に接続されている。
【0065】
本実施の形態においては、上記ゲート配線122と同層に、ゲート配線122と同じ材料で成る遮光膜135を配置して、隣接画素電極127,127間を遮光するようにしている。したがって、対向基板130上における隣接画素電極127,127間の位置にブラックマトリクス132を配置する必要がなくなり、TFT125上のみに形成すればよい。
【0066】
一般的に、上記アクティブマトリクス基板121と対向基板130とのアライメント精度は±5μm程度である。これに対して、アクティブマトリクス基板121のレイヤー間のアライメント精度は±1μm以下である。したがって、アクティブマトリクス基板121側に遮光膜135を配置することによって、遮光膜135の幅をブラックマトリクス132よりも狭くすると共に、ブラックマトリクス132を削除することができる。その結果、カラーフィルタ131の面積を広くして、開口率を向上することができるのである。
【0067】
さらに、上記対向基板130側に配置されるブラックマトリクス132の面積が減少するため、アクティブマトリクス基板121と対向基板130との張り合わせマージンを広げることができる。
【0068】
尚、本実施の形態においては、上記遮光膜135の配置とそれによるブラックマトリクス132の削除を、上記第3実施の形態に対して適用しているが、上記第1,第2実施の形態に適用しても一向に構わない。
【0069】
また、上記各実施の形態においては、上記TFT55,75,95,113,125を、互いに隣接する画素電極62,77,97,111,127と画素電極62,77,97,111,127との隙間近傍の下層に、層間絶縁膜61,76,96,126を介して配置している。したがって、元々ブラックマトリクス68,82,102,132が配置されるべき領域の近傍に配置されている。したがって、TFT55,75,95,113,125専用のブラックマトリクスを配置する必要がなく、ブラックマトリクス68,82,102,132の面積が必要以上に増加することを防止できる。したがって、開口率を大きくとることができるのである。
【0070】
さらに、上記各実施の形態においては、ブラックマトリクス68,82,102,132の形成領域を次のように設定している。すなわち、上記対向基板上における互いに隣接する二つの画素電極の間に対向する位置であって、上記ソース配線を被覆している側の画素電極に対向している一側縁は、上記被覆されているソース配線の中心線を含んで(図4,図6,図8,図10の場合)この中心線よりも当該画素電極の内側(図1の場合)に位置するように設定する。一方、他側縁は、当該信号配線における当該画素電極とは反対側の側縁から対向基板とアクティブマトリクス基板とのアライメントマージン以上離れて位置するように設定するのである。
【0071】
こうすることによって、上記対向基板上に配置されるブラックマトリクス68,82,102,132の両側縁の位置が、上記対向基板とアクティブマトリクス基板とのアライメントマージンを加味して設定される。したがって、両基板間のアライメントずれがあっても互いに隣接する画素電極間を確実に遮光することができ、上記ブロック分れを更に抑制できるのである。
【0072】
尚、上記各実施の形態においては、画素電極97,111,127の屈曲部およびソース配線74の屈曲部を各画素電極77,97,111,127の中央の位置に設けている。しかしながら、上記シャドーイング現象および上記ブロック分れを抑制するためには、上記屈曲部を厳密に画素電極の中央の位置に設ける必要はない。したがって、この発明は、上記画素電極やソース配線に設ける屈曲部の位置を、各画素電極の中央の位置のみに限定するものではない。
【0073】
また、この発明は、上記各実施の形態と同様の効果を奏する程度に、画素電極の両側部(張り出し部)にソース配線(信号配線)の幅方向に僅かに被覆しない部分があっても差し支えない。
【0074】
【発明の効果】
以上より明らかなように、第1の発明のアクティブマトリクス型液晶表示装置は、画素電極における信号配線に沿った両側部に、当該画素電極に隣接した二本の上記信号配線と上記各信号配線の全幅に亘って完全に重なる第1,第2重なり部を有すると共に、上記第1重なり部が上記信号配線と重なっている領域の幅と長さと、上記第2重なり部が上記信号配線と重なっている領域の幅と長さとを、略同一にしている。したがって、当該画素電極と一方側に隣接する信号配線との間の第1静電容量と、当該画素電極と他方側に隣接する信号配線との間の第2静電容量との差を、レイヤー間のアライメントずれがあっても大幅に変化しないようにできる。すなわち、この発明によれば、フォトリソグラフィ工程をブロック単位で行う際に生ずるブロック分れを抑制できる。
【0075】
さらに、上記信号配線を、両側に位置する第1 , 第2画素電極における上記信号配線の延在方向の略中間位置で屈曲させ、この屈曲部を境界にして一方は上記第1画素電極と重なる一方、上記屈曲を境界にして他方は上記第2画素電極と重なるようにするので、画素電極における信号配線に沿った両側部が当該画素電極に隣接した二本の上記信号配線と上記各信号配線の全幅に亘って完全に重なる構造を、矩形の画素電極を用いて得ることができる。したがって、上記絶縁基板に対向する対向基板上に配置されるカラーフィルタや、上記対向基板上における互いに隣接する画像電極間の位置に配置されるブラックマトリクスの形成を容易できる。
【0076】
また、一実施の形態では、上記画素電極を上記スイッチング素子と重なるようにすれば、上記画素電極をスイッチング素子上にも配置できる。したがって、上記画素電極を略矩形の形に配置することができ、上記画素電極の面積を大きくして消費電力を抑えることができる。
【0077】
また、一実施の形態では、上記スイッチング素子を互いに隣接する二つの画素電極間の近傍に配置すれば、上記スイッチング素子は、元々遮光されるべき領域である互いに隣接する画素電極間の近傍に配置される。したがって、上記スイッチング素子専用のブラックマトリクスを配置する必要がなく、上記ブラックマトリクスの面積増加を防止して、大きな開口率を得ることができる。
【0078】
また、第2の発明のアクティブマトリクス型液晶表示装置は、上記絶縁基板に対向する対向基板上に、互いに隣接する画素電極の間を遮光するブラックマトリクスを配置する際に、上記信号配線と重なっている側の画素電極に対向する一側縁を、当該信号配線の中心線を含んでこの中心線よりも当該画素電極の内側に位置させる一方、他側縁は、当該信号配線における当該画素電極の内側とは反対側の側縁から当該画素電極の外側に向かって上記対向基板と絶縁基板とのアライメントマージン以上離れて位置させるようにするので、上記ブラックマトリクスの配置位置を上記対向基板と絶縁基板とのアライメントマージンを加味して設定できる。したがって、上記両基板間のアライメントずれがあっても互いに隣接する画素電極の間を確実に遮光でき、上記ブロック分れを更に抑制できる。
【0079】
また、一実施の形態では、上記画素電極の両側部に張出し部を形成し、この両張出し部によって両側に隣接する上記信号配線と重なる上記第1重なり部および上記第2重なり部を構成すれば、画素電極における信号配線に沿った両側部が当該画素電極に隣接した二本の上記信号配線と上記各信号配線の全幅に亘って完全に重なる構造を、直線状の信号配線を用いて得ることができる。したがって、上記信号配線の長さを短くでき、15インチ以上の大型アクティブマトリクス型液晶表示装置を構築する際に発生するソース信号の遅延や上記信号配線の断線不良等の問題を低減できる。
【0080】
また、一実施の形態では、上記絶縁基板上における互いに隣接する画素電極間の位置に遮光膜を配置すれば、上記絶縁基板上における各レイヤー間のアライメント精度は上記絶縁基板と対向基板とのアライメント精度よりも小さいために、上記遮光膜の幅を上記対向基板側に配置されるブラックマトリクスよりも狭くできる。したがって、上記ブラックマトリクスを削除できることと相俟って、開口率を向上できる。
【0081】
さらに、上記対向基板側に配置されるブラックマトリクスの面積が減少するため、上記絶縁基板と対向基板との張り合わせマージンを広げることができる。
【図面の簡単な説明】
【図1】 この発明のアクティブマトリクス型液晶表示装置におけるアクティブマトリクス基板の平面図である。
【図2】 図1におけるA‐A'矢視断面図である。
【図3】 フォトアライメントずれとカップリング容量の変化量とを示す図である。
【図4】 図1とは異なるアクティブマトリクス基板の平面図である。
【図5】 図4におけるB‐B'矢視断面図である。
【図6】 図1および図4とは異なるアクティブマトリクス基板の平面図である。
【図7】 図6におけるC‐C'矢視断面図である。
【図8】 図1,図4および図6とは異なるアクティブマトリクス基板の平面図である。
【図9】 図8におけるD‐D'矢視断面図である。
【図10】 図1,図4,図6および図8とは異なるアクティブマトリクス基板の平面図である。
【図11】 図10におけるE‐E'矢視断面図である。
【図12】 一般的なアクティブマトリクス型液晶表示装置における平面図である。
【図13】 図12に示すアクティブマトリクス型液晶表示装置の1画素部分の断面図である。
【図14】 図12に示すアクティブマトリクス型液晶表示装置の1画素部分の平面図である。
【図15】 画素電極を信号配線上に重ねた従来のアクティブマトリクス型液晶表示装置の断面図である。
【図16】 図15におけるアクティブマトリクス基板の平面図である。
【図17】 図16に示すアクティブマトリクス基板の等価回路図である。
【図18】 画素電極のアライメントずれの説明図である。
【図19】 画素電極のアライメントずれと画素電極/隣接信号配線間の静電容量との関係を示す図である。
【図20】 アライメントずれとアライメントずれのないブロックに対する透過率の差との関係を示す図である。
【符号の説明】
51,71,91,121…アクティブマトリクス基板、
52,52a,72,92,122…ゲート配線(走査配線)、
54a,54b,74,94,112,124…ソース配線(信号配線)、
55,75,95,113,125…TFT、
60,114,136…ドレイン電極、
61,76,96,126…層間絶縁膜、
62,77,97,111,127…画素電極、
64,78,98,116,128…補助容量電極、
65,79,99,115,117,129,137…コンタクトホール、
66,80,100,130…対向基板、
67,81,101,131…カラーフィルタ、
68,82,102,132…ブラックマトリクス、
69,83,103,133…対向電極、
70,84,104,134…液晶層、
135…遮光膜。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an active matrix type liquid crystal display device used for a liquid crystal television, a notebook personal computer or the like.
[0002]
[Prior art]
12 and 13 are a plan view and a cross-sectional view of a general active matrix liquid crystal display device. The active matrix liquid crystal display device is roughly constituted by a
[0003]
Further, the
[0004]
The active matrix substrate 5 includes a plurality of scanning wirings (not shown) arranged in parallel, a plurality of
[0005]
FIG. 14 is a plan view of one pixel portion in the active matrix substrate 5. Since the
[0006]
On the other hand,
[0007]
Next, a driving method of the active matrix liquid crystal display device having the above configuration will be described.
[0008]
In the driving method of the active matrix liquid crystal display device, when writing the pixel array in the n-th row, an on signal (a potential at which the
[0009]
Thus, when writing to the array of pixels in the n-th row is completed, an off signal is input to the scanning wiring 15n, while an on signal is input to the scanning wiring 15 (n + 1). By repeating the above operation, an arbitrary voltage value is charged in all the pixels. Since the transmittance of the
[0010]
Incidentally, a structure in which a pixel electrode is provided on an interlayer insulating film, the pixel electrode and the signal wiring are formed in different layers, and the pixel electrode is overlaid on the signal wiring has been proposed (Japanese Patent Laid-Open No. 63-279228). etc). FIG. 15 is a cross-sectional view of one pixel in an active matrix liquid crystal display device having a structure in which the pixel electrode is overlaid on a signal wiring. FIG. 16 is a plan view of the active matrix substrate shown in FIG. In such a configuration, the
[0011]
However, when the structure in which the
[0012]
Hereinafter, this mechanism will be described using an equivalent circuit of the
[0013]
Next, when the off signal Vgl is input to the scanning wiring Gn and the
Vp1 = Vs1− (Csd1 (Vs1−Vs1 ′) + Csd2 (Vs2−Vs2 ′))
/ (Cp + Csd1 + Csd2) (1)
It becomes. Here, Cp is the capacitance of the pixel electrode (Cp = liquid crystal capacitance Clc + auxiliary electrode capacitance Ccs), Csd1 is the capacitance between the signal line S1 and the pixel electrode P1, and Csd2 is the signal line S2 and the pixel electrode. Vs1 and Vs2 are voltages of the signal wirings S1 and S2 when the scanning wiring Gn in the n-th column is in an ON state, and Vs1 'and Vs2' are in the (n + 1) th column. This is the voltage of the signal wirings S1, S2 when the scanning wiring G (n + 1) is on.
[0014]
In the gate line inversion driving (1H inversion driving) which is a general driving method of an active matrix liquid crystal display device, the polarity of the source signal is inverted for each gate line. Here, if the gradations of adjacent neighbors are the same,
Vs = Vs1 = Vs2, Vs ′ = Vs1 ′ = Vs2 ′ (2)
Therefore, from the formula (1) and the formula (2),
Vp1 = Vs- (Csd1 + Csd2) / (Cp + Csd1 + Csd2). (Vs-Vs') (3)
It becomes. Thus, in 1H inversion driving, the amount of change in pixel potential is proportional to (Csd1 + Csd2). For this reason, shadowing appears conspicuously as the capacitance Csd between the signal line S and the pixel electrode P increases.
[0015]
On the other hand, dot inversion driving has been proposed as a driving method for suppressing a change in pixel potential due to the capacitance Csd between the signal wiring S and the pixel electrode P. In this dot inversion drive, the polarity of the source signal is inverted for each gate line, and a signal having a reverse polarity is input for each source line on the source side.
[0016]
In the case of the dot inversion driving, assuming that the adjacent gradations are the same,
Vs = Vs1 = −Vs2, Vs ′ = Vs1 ′ = − Vs2 ′ (4)
Therefore, from the equations (1) and (4),
Vp1 = Vs- (Csd1-Csd2) / (Cp + Csd1 + Csd2). (Vs-Vs') (5)
It becomes. Thus, in dot inversion driving, the amount of change in pixel potential is proportional to the difference between the capacitance Csd1 and the capacitance Csd2. Therefore, the shadowing phenomenon can be significantly suppressed as compared with the case of 1H inversion driving, and the image quality of the liquid crystal display device can be improved. In particular, if the difference between the capacitance Csd1 and the capacitance Csd2 regarding the pixels adjacent in the extending direction of the
[0017]
[Problems to be solved by the invention]
However, the conventional active matrix liquid crystal display device shown in FIGS. 15 and 16 has the following problems. That is, as described above, the dot inversion driving is employed in the active matrix liquid crystal display device having the structure in which the
[0018]
However, on that side, the following new problems arise. In a general liquid crystal display device, since the photolithography process is performed in units of blocks, misalignment between the blocks occurs. As a result, the overlapping width between the signal line S and the pixel electrode P changes, and the capacitance Csd therebetween changes. When the dot inversion driving is adopted, the pixel potential is easily changed due to the change of the capacitance Csd, so that the transmittance is changed in units of blocks.
[0019]
For example, as shown in FIG. 18, a case where an alignment deviation dx occurs in the photolithography process of the pixel electrode P is considered. In this case, since the amount of overlap of the pixel electrode P with the signal wiring S1 increases, the capacitance Csd1 between the signal wiring S1 and the pixel electrode P increases, and conversely, the electrostatic capacitance Csd2 between the signal wiring S2 and the pixel electrode P. Decrease. FIG. 19 shows the relationship between the misalignment dx and the capacitance Csd1 or the capacitance Csd2 in the photolithography process. As shown in FIG. 19, as the misalignment dx increases, the difference between the capacitance Csd1 and the capacitance Csd2 increases, and the amount of change in pixel potential increases.
[0020]
In a general photolithography process, exposure is performed by dividing the surface of the active matrix substrate into several blocks. For this reason, when the misalignment occurs, the overlap width between the signal wiring and the pixel electrode changes between the blocks, and as a result, a transmittance difference occurs between the blocks of the active matrix liquid crystal display device. FIG. 20 shows the relationship between the alignment deviation dx and the transmittance difference ΔT with respect to a block having no alignment deviation with respect to the block in which the alignment deviation occurs.
[0021]
That is, when the active matrix type liquid crystal display device having a structure in which the pixel electrode is overlaid on the signal wiring is driven by dot inversion, the change amount of the pixel potential due to the coupling capacitance Csd itself is reduced. The variation between them increases. For this reason, the difference in transmittance between the blocks increases, and a so-called “block separation” occurs. As the size of the active matrix liquid crystal display device increases, the number of blocks in the photolithography process tends to increase. Therefore, it is desired to suppress the occurrence of block separation due to the coupling capacitance Csd. .
[0022]
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide an active matrix liquid crystal display device that can prevent deterioration in image quality due to coupling capacitance between a signal wiring and a pixel electrode, and can suppress block separation due to variation in the coupling capacitance. is there.
[0023]
[Means for Solving the Problems]
To achieve the above objective,FirstThe invention of
A plurality of scanning wirings formed on an insulating substrate, a plurality of signal wirings crossing the scanning wirings, a plurality of switching elements arranged in a matrix in the vicinity of each crossing position of the scanning wirings and the signal wirings, Formed via an interlayer insulating film above the signal wiring and the switching element in a region partitioned by the scanning wiring and the signal wiring, and arranged in a matrix connected to the output terminal of each switching element In an active matrix liquid crystal display device having a pixel electrode formed,
The pixel electrode has, on one side, a first overlapping portion that completely overlaps the signal wiring adjacent to the one side and the entire width of the signal wiring through the interlayer insulating film, on the other side. A second overlapping portion that completely overlaps the signal wiring adjacent to the other side and the entire width of the signal wiring through the interlayer insulating film,
The width and length of the region where the first overlapping portion overlaps the signal wiring are substantially the same as the width and length of the region where the second overlapping portion overlaps the signal wiring.The
The signal wiring is first on both sides. , The second pixel electrode is bent at a substantially middle position in the extending direction of the signal wiring, and one of the two pixel electrodes overlaps the first pixel electrode with the bent portion as a boundary, and the other has the second pixel with the bent as a boundary. Overlapping the electrodesRu
It is characterized by that.
[0024]
According to the above configuration, the first and second overlapping portions in which both side portions along the signal wiring in the pixel electrode completely overlap the two signal wirings adjacent to the pixel electrode and over the entire width of each signal wiring. The width and length of the region where the first overlapping portion overlaps the signal wiring and the width and length of the region where the second overlapping portion overlaps the signal wiring are substantially the same. Therefore, the difference between the first capacitance between the pixel electrode and the signal wiring adjacent on one side and the second capacitance between the pixel electrode and the signal wiring adjacent on the other side is the layer Even if there is a misalignment between, there is no significant change. As a result, block separation that occurs when the photolithography process is performed in units of blocks is suppressed.
[0025]
Furthermore, a structure in which both side portions along the signal wiring in the pixel electrode completely overlap with the two signal wirings adjacent to the pixel electrode and the entire width of each signal wiring is achieved by using the rectangular pixel electrode. be able to. Accordingly, it is easy to form a color filter having substantially the same shape as the pixel electrode disposed on the counter substrate facing the insulating substrate, or a black matrix disposed at a position between adjacent image electrodes on the counter substrate. become.
[0026]
Also,One embodimentIn the active matrix liquid crystal display device, it is desirable that the pixel electrode overlaps the switching element.
[0027]
According to the above configuration, the pixel electrode can also be disposed on the switching element. Therefore, the pixel electrode can be arranged in a substantially rectangular shape, and the area of the pixel electrode is increased, thereby reducing power consumption..
[0028]
MaTheOne embodimentIn the active matrix type liquid crystal display device, it is desirable that the switching element is disposed in the vicinity between two adjacent pixel electrodes.
[0029]
According to the above configuration, the switching element is disposed in the vicinity of adjacent pixel electrodes that are regions that should be shielded from light. Therefore, it is not necessary to arrange a black matrix dedicated to the switching element, and an increase in the area of the black matrix can be prevented and a large aperture ratio can be obtained.
[0030]
Also,SecondThe active matrix liquid crystal display device of the invention is
A plurality of scanning wirings formed on an insulating substrate, a plurality of signal wirings crossing the scanning wirings, a plurality of switching elements arranged in a matrix in the vicinity of each crossing position of the scanning wirings and the signal wirings, Formed via an interlayer insulating film above the signal wiring and the switching element in a region partitioned by the scanning wiring and the signal wiring, and arranged in a matrix connected to the output terminal of each switching element In an active matrix liquid crystal display device having a pixel electrode formed,
The pixel electrode has, on one side, a first overlapping portion that completely overlaps the signal wiring adjacent to the one side and the entire width of the signal wiring through the interlayer insulating film, on the other side. A second overlapping portion that completely overlaps the signal wiring adjacent to the other side and the entire width of the signal wiring through the interlayer insulating film,
The width and length of the region where the first overlapping portion overlaps with the signal wiring are substantially the same as the width and length of the region where the second overlapping portion overlaps with the signal wiring,
A counter substrate disposed to face the insulating substrate;
A black matrix disposed on the counter substrate at a position facing between two adjacent pixel electrodes;
With
In the black matrix, one side edge of the two adjacent pixel electrodes facing the pixel electrode on the side overlapping with the signal wiring includes the center line of the signal wiring and includes a center line. The other side edge of the counter electrode and the insulating substrate are aligned from the side edge of the signal wiring opposite to the inside of the pixel electrode toward the outside of the pixel electrode. Located more than margin
thingIt is characterized by.
[0031]
According to the above configuration, the positions of both side edges of the black matrix arranged on the counter substrate are set in consideration of the alignment margin between the counter substrate and the insulating substrate. Therefore, even if there is a misalignment between the two substrates, the adjacent pixel electrodes are reliably shielded from light, and the block separation is further suppressed.
[0032]
Further, in the active matrix liquid crystal display device according to one embodiment, the pixel electrode is formed with an extension portion on both side edges along the signal wiring, and the signal wiring adjacent to both sides is formed by the both extension portions. It is desirable that the first overlapping portion and the second overlapping portion overlap with each other.
[0033]
According to the above configuration, a linear signal wiring has a structure in which both side portions along the signal wiring in the pixel electrode completely overlap with the two signal wirings adjacent to the pixel electrode over the entire width of each signal wiring. Can be achieved. Therefore, the length of the signal wiring can be shortened, and problems such as a delay of the source signal and a disconnection failure of the signal wiring generated when a large active matrix type liquid crystal display device of 15 inches or more is constructed are reduced.
[0034]
Also,One embodimentThe active matrix liquid crystal display device preferably includes a light-shielding film disposed at a position between adjacent pixel electrodes on the insulating substrate.
[0035]
In general, the alignment accuracy between the insulating substrate on which the pixel electrode is formed and the counter substrate facing the insulating substrate is about ± 5 μm, whereas the alignment accuracy between the layers on the insulating substrate is ± 5 μm. 1 μm or less. According to the above configuration, the light shielding film is disposed at a position between the adjacent pixel electrodes on the insulating substrate. Therefore, the width of the light-shielding film is formed narrower than the black matrix disposed on the counter substrate side, and the black matrix is deleted to improve the aperture ratio.
[0036]
Furthermore, since the area of the black matrix disposed on the counter substrate side is reduced, a bonding margin between the insulating substrate and the counter substrate is widened.
[0037]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be described in detail with reference to the illustrated embodiments.
<First embodiment>
FIG. 1 is a plan view of an active matrix substrate in the active matrix liquid crystal display device of the present embodiment. FIG. 2 is a cross-sectional view taken along the line AA ′ of FIG. 1 in the active matrix liquid crystal display device.
[0038]
The active matrix substrate side has the following configuration. That is, in FIG. 1 and FIG. 2, a plurality of gate wirings (scanning wirings) 52 made of metal such as Al and Ta are arranged in parallel on an insulating
[0039]
An
[0040]
Further, the previous-stage gate wiring 52a overlaps with the main-
[0041]
In the present embodiment, a rectangular projecting
[0042]
On the other hand, the counter substrate side has the following configuration. That is, on the insulating
[0043]
Then, the
[0044]
As described above, in the present embodiment, the
[0045]
Therefore, in the above structure, the overhanging
[0046]
Therefore, the value of (Csd1−Csd2) in the above formula (5) becomes substantially constant even if the blocks of the photolithography process are different, and the block separation can be prevented. FIG. 3 shows the photoalignment deviation dx and the amount of change in (Csd1-Csd2) between the active matrix liquid crystal display device in the present embodiment and the conventional active matrix liquid crystal display device shown in FIGS. As can be seen from FIG. 3, the change amount of (Csd1-Csd2) is reduced by adopting a structure in which the
[0047]
That is, according to the present embodiment, it is possible to suppress the block separation due to variations in the coupling capacitance Csd between the
[0048]
<Second Embodiment>
FIG. 4 is a plan view of an active matrix substrate in the active matrix liquid crystal display device of the present embodiment. FIG. 5 is a cross-sectional view taken along the line BB ′ of FIG. 4 in the active matrix liquid crystal display device.
[0049]
4 and 5, the
[0050]
The
[0051]
Therefore, in the structure described above, a part of the both sides of the
[0052]
Furthermore, according to the present embodiment, the
[0053]
<Third Embodiment>
FIG. 6 is a plan view of an active matrix substrate in the active matrix liquid crystal display device of the present embodiment. FIG. 7 is a cross-sectional view taken along the line CC ′ of FIG. 6 in the active matrix liquid crystal display device.
[0054]
6 and 7, the
[0055]
In the
[0056]
Therefore, in the above structure, the protruding portion of the
[0057]
Furthermore, according to the present embodiment, a bent portion is formed at the center of both sides of the
[0058]
Further, since the
[0059]
8 and 9 are a plan view of an active matrix substrate and a cross-sectional view of the active matrix liquid crystal display device corresponding to DD ′ in FIG. 8 in a modification of the present embodiment.
[0060]
In this modification, the tips of the
[0061]
The
[0062]
<Fourth embodiment>
FIG. 10 is a plan view of an active matrix substrate in the active matrix liquid crystal display device of the present embodiment. FIG. 11 is a cross-sectional view taken along the line EE ′ of FIG. 10 in the active matrix liquid crystal display device.
[0063]
10 and 11, the
[0064]
In the present embodiment as well, as in the modification of the third embodiment, the tip of the protruding portion of the
[0065]
In the present embodiment, a
[0066]
In general, the alignment accuracy between the
[0067]
Furthermore, since the area of the
[0068]
In the present embodiment, the arrangement of the
[0069]
In each of the above embodiments, the
[0070]
Further, in each of the above embodiments, the formation regions of the
[0071]
By doing so, the positions of both side edges of the
[0072]
In each of the above embodiments, the bent portions of the
[0073]
In addition, the present invention may have a portion that is not covered slightly in the width direction of the source wiring (signal wiring) on both side portions (projecting portions) of the pixel electrode to the extent that the same effects as those of the above embodiments are obtained. Absent.
[0074]
【The invention's effect】
As is clear from the above,FirstInventionActive matrix liquid crystal display deviceHas both the two signal wirings adjacent to the pixel electrode and first and second overlapping portions that completely overlap the entire width of each signal wiring on both sides of the pixel electrode along the signal wiring, The width and length of the region where the first overlapping portion overlaps the signal wiring and the width and length of the region where the second overlapping portion overlaps the signal wiring are substantially the same. Accordingly, the difference between the first capacitance between the pixel electrode and the signal wiring adjacent to one side and the second capacitance between the pixel electrode and the signal wiring adjacent to the other side is expressed as a layer. Even if there is a misalignment between them, it can be prevented from changing significantly. That is, according to the present invention, it is possible to suppress block separation that occurs when the photolithography process is performed in units of blocks.
[0075]
Further, the signal wiring is arranged on the first side located on both sides. , The second pixel electrode is bent at a substantially intermediate position in the extending direction of the signal wiring. One of the second pixel electrodes overlaps the first pixel electrode with the bent portion as a boundary, and the other with the bent as the boundary is the second pixel. Since the pixel electrodes overlap each other, both sides along the signal wiring in the pixel electrode completely overlap the two signal wirings adjacent to the pixel electrode and the entire width of each signal wiring. It can be obtained using an electrode. Therefore, it is possible to easily form the color filter disposed on the counter substrate facing the insulating substrate and the black matrix disposed at the position between the adjacent image electrodes on the counter substrate.
[0076]
Also,In one embodimentIf the pixel electrode overlaps the switching element, the pixel electrode can also be arranged on the switching element. Therefore, the pixel electrode can be arranged in a substantially rectangular shape, and the power consumption can be suppressed by increasing the area of the pixel electrode..
[0077]
MaTheIn one embodimentIf the switching element is disposed in the vicinity between two adjacent pixel electrodes, the switching element is disposed in the vicinity between adjacent pixel electrodes, which are areas to be shielded from each other. Therefore, it is not necessary to arrange a black matrix dedicated to the switching element, and an increase in the area of the black matrix can be prevented and a large aperture ratio can be obtained.
[0078]
Also,SecondIn the active matrix type liquid crystal display device according to the present invention, when a black matrix that shields light between adjacent pixel electrodes is arranged on a counter substrate facing the insulating substrate, the pixel on the side overlapping the signal wiring is disposed. One side edge facing the electrode is located inside the pixel electrode with respect to the center line including the center line of the signal wiring, while the other side edge is opposite to the inside of the pixel electrode in the signal wiring. From the side edge toward the outside of the pixel electrode so as to be positioned more than the alignment margin between the counter substrate and the insulating substrate.BecauseThe arrangement position of the black matrix can be set in consideration of the alignment margin between the counter substrate and the insulating substrate. Therefore, even if there is misalignment between the two substrates, it is possible to reliably shield light between adjacent pixel electrodes, and further suppress the block separation.
[0079]
Further, in one embodiment, an extension portion is formed on both sides of the pixel electrode, and the first overlap portion and the second overlap portion that overlap the signal wiring adjacent to both sides are formed by the both extension portions. Using a linear signal wiring, a structure in which both side portions along the signal wiring in the pixel electrode completely overlap with the two signal wirings adjacent to the pixel electrode and over the entire width of each signal wiring is obtained. Can do. Therefore, the length of the signal wiring can be shortened, and problems such as a delay of the source signal and a disconnection failure of the signal wiring generated when a large active matrix type liquid crystal display device of 15 inches or more is constructed can be reduced.
[0080]
Also,In one embodimentIf a light shielding film is disposed at a position between adjacent pixel electrodes on the insulating substrate, the alignment accuracy between the layers on the insulating substrate is smaller than the alignment accuracy between the insulating substrate and the counter substrate. The width of the light shielding film can be made narrower than that of the black matrix disposed on the counter substrate side. Therefore, combined with the fact that the black matrix can be deleted, the aperture ratio can be improved.
[0081]
Furthermore, since the area of the black matrix disposed on the counter substrate side is reduced, the bonding margin between the insulating substrate and the counter substrate can be widened.
[Brief description of the drawings]
FIG. 1 is a plan view of an active matrix substrate in an active matrix liquid crystal display device of the present invention.
FIG. 2 is a cross-sectional view taken along the line AA ′ in FIG.
FIG. 3 is a diagram illustrating a photoalignment shift and a coupling capacitance change amount;
FIG. 4 is a plan view of an active matrix substrate different from FIG.
5 is a cross-sectional view taken along the line BB ′ in FIG.
6 is a plan view of an active matrix substrate different from FIGS. 1 and 4. FIG.
7 is a cross-sectional view taken along the line CC ′ in FIG.
8 is a plan view of an active matrix substrate different from those of FIGS. 1, 4 and 6. FIG.
FIG. 9 is a cross-sectional view taken along the line DD ′ in FIG.
10 is a plan view of an active matrix substrate different from FIGS. 1, 4, 6 and 8. FIG.
11 is a cross-sectional view taken along the line EE ′ in FIG.
FIG. 12 is a plan view of a general active matrix liquid crystal display device.
13 is a cross-sectional view of one pixel portion of the active matrix liquid crystal display device shown in FIG.
14 is a plan view of one pixel portion of the active matrix liquid crystal display device shown in FIG.
FIG. 15 is a cross-sectional view of a conventional active matrix liquid crystal display device in which pixel electrodes are overlaid on signal wirings.
16 is a plan view of the active matrix substrate in FIG. 15. FIG.
FIG. 17 is an equivalent circuit diagram of the active matrix substrate shown in FIG.
FIG. 18 is an explanatory diagram of misalignment of pixel electrodes.
FIG. 19 is a diagram illustrating a relationship between misalignment of a pixel electrode and capacitance between the pixel electrode / adjacent signal lines.
FIG. 20 is a diagram illustrating a relationship between misalignment and transmittance difference with respect to a block having no misalignment.
[Explanation of symbols]
51, 71, 91, 121 ... active matrix substrate,
52, 52a, 72, 92, 122 ... gate wiring (scanning wiring),
54a, 54b, 74, 94, 112, 124 ... source wiring (signal wiring),
55,75,95,113,125 ... TFT,
60, 114, 136 ... drain electrodes,
61, 76, 96, 126 ... interlayer insulating film,
62, 77, 97, 111, 127 ... pixel electrodes,
64, 78, 98, 116, 128 ... auxiliary capacitance electrodes,
65, 79, 99, 115, 117, 129, 137 ... contact holes,
66, 80, 100, 130 ... counter substrate,
67, 81, 101, 131 ... color filters,
68, 82, 102, 132 ... black matrix,
69, 83, 103, 133 ... counter electrode,
70, 84, 104, 134 ... liquid crystal layer,
135: light shielding film.
Claims (9)
上記画素電極は、一側に、上記一側に隣接している上記信号配線と上記層間絶縁膜を介して上記信号配線の全幅に亘って完全に重なる第1重なり部を有する一方、他側に、上記他側に隣接している上記信号配線と上記層間絶縁膜を介して上記信号配線の全幅に亘って完全に重なる第2重なり部を有しており、
上記第1重なり部が上記信号配線と重なっている領域の幅と長さとは、上記第2重なり部が上記信号配線と重なっている領域の幅と長さと略同一であり、
上記信号配線は、両側に位置する第1 , 第2画素電極における上記信号配線の延在方向の略中間位置で屈曲し、上記屈曲部を境界にして一方は上記第1画素電極と重なる一方、上記屈曲を境界にして他方は上記第2画素電極と重なっている
ことを特徴とするアクティブマトリクス型液晶表示装置。A plurality of scanning wirings formed on an insulating substrate, a plurality of signal wirings crossing the scanning wirings, a plurality of switching elements arranged in a matrix in the vicinity of each crossing position of the scanning wirings and the signal wirings, Formed via an interlayer insulating film above the signal wiring and the switching element in a region partitioned by the scanning wiring and the signal wiring, and arranged in a matrix connected to the output terminal of each switching element In an active matrix liquid crystal display device having a pixel electrode formed,
The pixel electrode has, on one side, a first overlapping portion that completely overlaps the signal wiring adjacent to the one side and the entire width of the signal wiring through the interlayer insulating film, on the other side. A second overlapping portion that completely overlaps the signal wiring adjacent to the other side and the entire width of the signal wiring through the interlayer insulating film,
The first overlapping portion and the width and length of the region of overlap with the signal line, Ri width and length substantially the same der the region where the second overlapping portion overlaps with the signal line,
The signal wiring is bent at a substantially intermediate position in the extending direction of the signal wiring in the first and second pixel electrodes located on both sides, and one of the signal wirings overlaps the first pixel electrode with the bent portion as a boundary, the bending in the boundary and the other is an active matrix type liquid crystal display device which is characterized that you have overlapped with the second pixel electrode.
上記画素電極は、上記スイッチング素子と重なっていることを特徴とするアクティブマトリクス型液晶表示装置。The active matrix liquid crystal display device according to claim 1,
An active matrix liquid crystal display device, wherein the pixel electrode overlaps with the switching element.
上記スイッチング素子は、互いに隣接する二つの画素電極間の近傍に配置されていることを特徴とするアクティブマトリクス型液晶表示装置。The active matrix liquid crystal display device according to claim 1 or 2,
An active matrix liquid crystal display device, wherein the switching element is disposed in the vicinity of two adjacent pixel electrodes.
上記画素電極は、一側に、上記一側に隣接している上記信号配線と上記層間絶縁膜を介して上記信号配線の全幅に亘って完全に重なる第1重なり部を有する一方、他側に、上記他側に隣接している上記信号配線と上記層間絶縁膜を介して上記信号配線の全幅に亘って完全に重なる第2重なり部を有しており、
上記第1重なり部が上記信号配線と重なっている領域の幅と長さとは、上記第2重なり部が上記信号配線と重なっている領域の幅と長さと略同一であり、
上記絶縁基板に対向して配置される対向基板と、
上記対向基板上における互いに隣接する二つの画素電極の間と対向する位置に配置されたブラックマトリクスと
を備え、
上記ブラックマトリクスは、上記互いに隣接する二つの画素電極のうちの上記信号配線と重なっている側の画素電極に対向している一側縁は、当該信号配線の中心線を含んでこの中心線よりも当該画素電極の内側に位置する一方、他側縁は、当該信号配線における当該画素電極の内側とは反対側の側縁から当該画素電極の外側に向かって上記対向基板と絶縁基板とのアライメントマージン以上離れて位置している
ことを特徴とするアクティブマトリクス型液晶表示装置。 A plurality of scanning wirings formed on an insulating substrate, a plurality of signal wirings crossing the scanning wirings, a plurality of switching elements arranged in a matrix in the vicinity of each crossing position of the scanning wirings and the signal wirings, Formed via an interlayer insulating film above the signal wiring and the switching element in a region partitioned by the scanning wiring and the signal wiring, and arranged in a matrix connected to the output terminal of each switching element In an active matrix liquid crystal display device having a pixel electrode formed ,
The pixel electrode has, on one side, a first overlapping portion that completely overlaps the signal wiring adjacent to the one side and the entire width of the signal wiring through the interlayer insulating film , on the other side. A second overlapping portion that completely overlaps with the signal wiring adjacent to the other side and the entire width of the signal wiring through the interlayer insulating film ,
The width and length of the region where the first overlapping portion overlaps with the signal wiring are substantially the same as the width and length of the region where the second overlapping portion overlaps with the signal wiring,
A counter substrate disposed to face the insulating substrate;
A black matrix disposed on the counter substrate at a position facing between two adjacent pixel electrodes;
With
In the black matrix, one side edge of the two adjacent pixel electrodes facing the pixel electrode on the side overlapping with the signal wiring includes the center line of the signal wiring and includes a center line. The other side edge of the counter electrode and the insulating substrate are aligned from the side edge of the signal wiring opposite to the inside of the pixel electrode toward the outside of the pixel electrode. An active matrix type liquid crystal display device, characterized in that the active matrix type liquid crystal display device is located more than a margin .
上記画素電極は、上記スイッチング素子と重なっていることを特徴とするアクティブマトリクス型液晶表示装置。In an active matrix liquid crystal display device according to 請 Motomeko 4,
An active matrix liquid crystal display device , wherein the pixel electrode overlaps with the switching element.
上記信号配線は、両側に位置する第1 , 第2画素電極における上記信号配線の延在方向の略中間位置で屈曲し、上記屈曲部を境界にして一方は上記第1画素電極と重なる一方、上記屈曲を境界にして他方は上記第2画素電極と重なっている
ことを特徴とするアクティブマトリクス型液晶表示装置。 In the active matrix type liquid crystal display device according to claim 4 or 5 ,
The signal wiring is bent at a substantially intermediate position in the extending direction of the signal wiring in the first and second pixel electrodes located on both sides, and one of the signal wirings overlaps the first pixel electrode with the bent portion as a boundary , An active matrix type liquid crystal display device, wherein the other is overlapped with the second pixel electrode with the bend as a boundary .
上記画素電極は、上記信号配線に沿った両側縁に張出し部が形成されており、この両張出し部によって、両側に隣接する上記信号配線と重なる上記第1重なり部および上記第2重なり部を構成している
ことを特徴とするアクティブマトリクス型液晶表示装置。 In the active matrix type liquid crystal display device according to claim 4 or 5 ,
Upper outs pixel electrodes are projecting portion is formed on both side edges along the signal line, by the two overhang, the first overlapping portion overlapping the signal lines adjacent to each side and the second overlapping portion active matrix liquid crystal display device according to claim <br/> that constitute the.
上記スイッチング素子は、互いに隣接する二つの画素電極間の近傍に配置されていることを特徴とするアクティブマトリクス型液晶表示装置。An active matrix liquid crystal display device, wherein the switching element is disposed in the vicinity of two adjacent pixel electrodes.
上記絶縁基板上における互いに隣接する画素電極間の位置に配置された遮光膜を備えたことを特徴とするアクティブマトリクス型液晶表示装置。An active matrix liquid crystal display device, comprising: a light shielding film disposed at a position between adjacent pixel electrodes on the insulating substrate.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000094314A JP4115649B2 (en) | 2000-03-30 | 2000-03-30 | Active matrix liquid crystal display device |
US09/821,717 US6633360B2 (en) | 2000-03-30 | 2001-03-29 | Active matrix type liquid crystal display apparatus |
TW090107517A TWI299099B (en) | 2000-03-30 | 2001-03-29 | Active matrix type liquid crystal display apparatus |
US10/624,935 US6956633B2 (en) | 2000-03-30 | 2003-07-21 | Active matrix type liquid crystal display apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000094314A JP4115649B2 (en) | 2000-03-30 | 2000-03-30 | Active matrix liquid crystal display device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008036190A Division JP4763004B2 (en) | 2008-02-18 | 2008-02-18 | Active matrix liquid crystal display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001281682A JP2001281682A (en) | 2001-10-10 |
JP4115649B2 true JP4115649B2 (en) | 2008-07-09 |
Family
ID=18609380
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000094314A Expired - Lifetime JP4115649B2 (en) | 2000-03-30 | 2000-03-30 | Active matrix liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4115649B2 (en) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4523730B2 (en) * | 2001-03-30 | 2010-08-11 | シャープ株式会社 | Liquid crystal display device and manufacturing method thereof |
JP3958306B2 (en) | 2003-09-02 | 2007-08-15 | シャープ株式会社 | Liquid crystal display |
KR101006436B1 (en) * | 2003-11-18 | 2011-01-06 | 삼성전자주식회사 | Thin film transistor array panel for display device |
CN100504553C (en) * | 2004-02-06 | 2009-06-24 | 三星电子株式会社 | Thin film transistor array panel and liquid crystal display including the panel |
KR20060073826A (en) | 2004-12-24 | 2006-06-29 | 삼성전자주식회사 | Thin film transistor array panel |
JP4661506B2 (en) * | 2005-09-30 | 2011-03-30 | ソニー株式会社 | Transflective LCD panel |
TWI335483B (en) * | 2006-03-16 | 2011-01-01 | Au Optronics Corp | Pixel structure and liquid crystal display panel |
WO2007119454A1 (en) * | 2006-03-30 | 2007-10-25 | Sharp Kabushiki Kaisha | Display device and color filter substrate |
WO2008023479A1 (en) * | 2006-08-25 | 2008-02-28 | Sharp Kabushiki Kaisha | Active matrix type liquid crystal display device |
US8223287B2 (en) | 2006-10-11 | 2012-07-17 | Seiko Epson Corporation | Electrooptic device and electronic device |
CN101802699A (en) | 2007-11-16 | 2010-08-11 | 夏普株式会社 | Liquid crystal display device |
JP5102848B2 (en) * | 2008-02-21 | 2012-12-19 | シャープ株式会社 | Active matrix substrate and liquid crystal display device |
CN102667597B (en) * | 2009-12-08 | 2015-01-21 | 夏普株式会社 | Active matrix substrate and display device |
WO2011077916A1 (en) * | 2009-12-24 | 2011-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
KR101404874B1 (en) * | 2010-05-24 | 2014-06-09 | 샤프 가부시키가이샤 | Active matrix substrate and liquid crystal display device |
JP6415856B2 (en) | 2014-05-30 | 2018-10-31 | 株式会社ジャパンディスプレイ | Liquid crystal display |
KR101681487B1 (en) * | 2015-07-16 | 2016-12-02 | 삼성디스플레이 주식회사 | Liquid crystal display |
JP6970701B2 (en) * | 2019-02-26 | 2021-11-24 | シャープ株式会社 | Display device |
-
2000
- 2000-03-30 JP JP2000094314A patent/JP4115649B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2001281682A (en) | 2001-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6633360B2 (en) | Active matrix type liquid crystal display apparatus | |
JP4115649B2 (en) | Active matrix liquid crystal display device | |
US5659375A (en) | Active matrix LCD device having two equal coupling capacitances | |
US6462792B1 (en) | Active-matrix liquid crystal display device and method for compensating for defective display lines | |
JP5511911B2 (en) | Active matrix substrate and liquid crystal display device | |
KR100235546B1 (en) | Transistor matrix device and its driving method | |
US7986377B2 (en) | LCD panel array substrates | |
JP5268051B2 (en) | Array substrate and display device using the same | |
JP4065645B2 (en) | Active matrix liquid crystal display device | |
JP2003075871A (en) | Liquid crystal display element | |
KR20080075687A (en) | Thin film transistor and liquid crystal display having the same | |
CN108508661B (en) | Liquid crystal display panel and liquid crystal display device | |
US7567324B2 (en) | Liquid crystal display device and fabrication method thereof | |
JPWO2009125532A1 (en) | Active matrix substrate and liquid crystal display device | |
JP4682295B2 (en) | Liquid crystal display | |
US10168581B2 (en) | Display device | |
US7173681B2 (en) | Two pixel electrodes interposing the signal line extending into without extending beyond the recess on the protection film caused by the contact hole | |
US20100296017A1 (en) | Liquid crystal display device | |
JP4987987B2 (en) | Liquid crystal display | |
JP4763004B2 (en) | Active matrix liquid crystal display device | |
JP3733769B2 (en) | Liquid crystal device | |
JP2008123005A5 (en) | ||
JP2007305641A (en) | Active matrix substrate and liquid crystal display panel | |
KR101351372B1 (en) | Liquid Crystal Display Device | |
JP2010266627A (en) | Liquid crystal display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040916 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061011 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070814 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071012 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080408 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080416 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4115649 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
SG99 | Written request for registration of restore |
Free format text: JAPANESE INTERMEDIATE CODE: R316G99 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |