JP4936151B2 - Variable gain amplifier and communication device using the same - Google Patents
Variable gain amplifier and communication device using the same Download PDFInfo
- Publication number
- JP4936151B2 JP4936151B2 JP2009059000A JP2009059000A JP4936151B2 JP 4936151 B2 JP4936151 B2 JP 4936151B2 JP 2009059000 A JP2009059000 A JP 2009059000A JP 2009059000 A JP2009059000 A JP 2009059000A JP 4936151 B2 JP4936151 B2 JP 4936151B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- frequency signal
- amplification
- path
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
本発明は利得可変増幅器に係り、特に、高周波信号を扱う無線受信機等に用いられる、半導体集積回路に適したものに関する。 The present invention relates to a variable gain amplifier, and more particularly to one suitable for a semiconductor integrated circuit used in a radio receiver or the like that handles a high frequency signal.
従来、高電力で高周波信号を扱う低雑音増幅器として、増幅動作を行なう経路とその増幅動作を行なう経路を迂回する経路とを切り替えて増幅器利得を可変とする構成が知られている（特許文献１）。図３にはこの種の利得可変増幅器である従来回路の一例を示す。以下同図を用いて従来技術について説明する。図３の利得可変増幅器は、高周波信号を増幅する増幅経路１０１と、入力信号に対して増幅経路１０１を迂回する迂回経路１０２とを有してなり、いずれも電界効果トランジスタ（以後ＦＥＴと称する）を用いて構成されている。増幅経路１０１は、エンハンスメント型の第一のＦＥＴ（Ｑ１）とＱ１のゲートと入力端子を接続するＦＥＴ（Ｑ７）を主たる構成要素として構成されている。
2. Description of the Related Art Conventionally, as a low-noise amplifier that handles high-frequency signals with high power, a configuration is known in which an amplifier gain is variable by switching between a path for performing an amplification operation and a path that bypasses the path for performing the amplification operation (Patent Document 1). ). FIG. 3 shows an example of a conventional circuit which is this type of variable gain amplifier. The prior art will be described below with reference to FIG. The variable gain amplifier of FIG. 3 includes an
ＦＥＴ（Ｑ７）を通過した入力信号が第一のＦＥＴ（Ｑ１）のゲートに印加され、第一のＦＥＴ（Ｑ１）のドレインから増幅された信号が出力される。また、ＦＥＴ（Ｑ７）のゲートに印加される制御電圧によってドレイン・ソース間での導通・非導通が制御可能に構成されている。一方、バイパス経路１０２は、入力信号をＦＥＴ（Ｑ７）のソースから第一のＦＥＴ（Ｑ１）のドレインへ迂回するための迂回経路用ＦＥＴ（Ｑ３）を主たる構成要素として構成されている。すなわち、低電力レベルの高周波信号が入力される場合、第一のＦＥＴ（Ｑ１）が増幅動作可能となるように、第一および第三の制御電圧（Ｖ１、Ｖ３）がＦＥＴ（Ｑ１，Ｑ７）のゲートに印加されて、増幅経路１０１がオン状態となる一方、Ｐ４は迂回経路１０２のＦＥＴ（Ｑ３）が非導通となるような所定の制御電圧となり、迂回経路はオフ状態となる。その結果、高周波信号入力端子Ｐ１から入力された高周波信号は第一のＦＥＴ（Ｑ１）により増幅されて、高周波信号出力端子Ｐ２から出力されることになる。
The input signal that has passed through the FET (Q7) is applied to the gate of the first FET (Q1), and an amplified signal is output from the drain of the first FET (Q1). Further, the conduction / non-conduction between the drain and the source can be controlled by the control voltage applied to the gate of the FET (Q7). On the other hand, the
また、高電力レベルの高周波信号が入力される場合、上述とは逆に、増幅経路１０１のＦＥＴ（Ｑ１，Ｑ７）をオフ状態、迂回経路のＦＥＴ（Ｑ３）をオン状態とすることで入力された高周波信号は迂回経路１０２を通じて所定の減衰を受けて高周波信号出力端子Ｐ２より出力されることになる。また、ＦＥＴ（Ｑ７）がオフ状態となることで、ＦＥＴ（Ｑ１）のゲートに対する入力電力が減少し、ＦＥＴ（Ｑ１）のドレインからの出力信号が遮断されることから、迂回経路との信号干渉を防止できるものとなっている。
On the other hand, when a high power level high frequency signal is input, the FET (Q1, Q7) of the
また特許文献２には、高周波信号を増幅する増幅経路１０１と、入力信号に対して増幅経路１０１を迂回する迂回経路１０２とを有してなり、いずれもＦＥＴを用いて構成されている利得可変増幅器が開示されている（図４）。まず、増幅経路１０１には、カスコード接続されたエンハンスメント型の第一および第二のＦＥＴ（Ｑ１，Ｑ２）を主たる構成要素としてカスコード増幅回路が構成されている。第一のＦＥＴ（Ｑ１）のゲートには入力信号が印加され、カスコード接続された第二のＦＥＴ（Ｑ２）のドレインから増幅された信号が出力される。また、第一のＦＥＴ（Ｑ１）のドレインとグランドの間には第三のＦＥＴ（Ｑ６）が、そのゲート電圧に印加される制御電圧によってドレイン・ソース間での導通・非導通が制御可能に設けられている。
一方、バイパス経路１０２は入力信号を第一のＦＥＴ（Ｑ１）のゲートから第二のＦＥＴ（Ｑ２）のドレインへ迂回するための迂回経路用ＦＥＴ（Ｑ３）を主たる構成要素として構成されている。すなわち、低電力レベルの高周波信号が入力される場合、第一および第二のＦＥＴ（Ｑ１、Ｑ２）が増幅動作可能となるように第一および第二の制御電圧（Ｖ１，Ｖ２）が第一および第二のＦＥＴ（Ｑ１、Ｑ２）のゲートに印加されて、増幅経路１０１がオン状態となる一方、迂回経路１０２のＦＥＴ（Ｑ３）およびＦＥＴ（Ｑ６）が非導通となるような所定の制御電圧となり、迂回経路はオフ状態となる。その結果、高周波信号入力端子Ｐ１から入力された高周波信号は第一および第二のＦＥＴ（Ｑ１，Ｑ２）により増幅されて、高周波信号出力端子Ｐ２から出力されることになる。また、高電力レベルの高周波信号が入力される場合、上述とは逆に、増幅経路１０１の第一および第二のＦＥＴ（Ｑ１，Ｑ２）をオフ状態、迂回経路のＦＥＴ（Ｑ３）及びＦＥＴ（Ｑ６）をオン状態とすることで、入力された高周波信号は迂回経路１０２を通じて所定の減衰を受けて高周波出力端子Ｐ２より出力されることになる。また、ＦＥＴ（Ｑ６）がオン状態となることで、第一のＦＥＴ（Ｑ１）のドレインにおける出力インピーダンスが下がり、第一のＦＥＴ（Ｑ１）のゲートから第一のＦＥＴ（Ｑ１）のドレインに漏洩した信号により、迂回経路との信号干渉が発生することを防止できるものとなっている。
On the other hand, the
ところで、図３に示した回路例のように、高周波信号遮断用トランジスタ（ＦＥＴ（Ｑ７））を、シングルゲート増幅トランジスタ（ＦＥＴ（Ｑ１））のゲートに直列に接続した場合、ＦＥＴ（Ｑ７）はオン状態で０でない有限の抵抗値を有する。この抵抗による数１で示したような熱雑音が発生し、入力に加わるため、無線受信機では受信感度の低下が避けられない。
また、図４で示した回路例のような、ＦＥＴ（Ｑ１）のドレインとＦＥＴ（Ｑ２）のソースを接続するノードに接続された漏洩信号を遮断するためのＦＥＴ（Ｑ６）は、図３のようなシングルＦＥＴ増幅回路では適用することができない。さらに、カスコード増幅回路では出力インピーダンスが非常に高くなるため、増幅経路と迂回経路で共通の出力整合回路ＭＮ２を有している場合、高周波信号出力端子Ｐ２からみた迂回経路と増幅経路のインピーダンスが大きく異なり、高周波信号出力端子Ｐ２側とのインピーダンス整合が経路によって大きく異なる結果となってしまう。 Further, as in the circuit example shown in FIG. 4, the FET (Q6) for blocking the leakage signal connected to the node connecting the drain of the FET (Q1) and the source of the FET (Q2) is shown in FIG. Such a single FET amplifier circuit cannot be applied. Further, since the output impedance of the cascode amplifier circuit becomes very high, when the output matching circuit MN2 is shared by the amplification path and the bypass path, the impedance of the bypass path and the amplification path viewed from the high-frequency signal output terminal P2 is large. In contrast, the impedance matching with the high-frequency signal output terminal P2 side greatly varies depending on the path.
本発明は上記実情に鑑みてなされたもので、低雑音増幅性能を有しつつ、高電力レベルの高周波信号が入力されても、増幅経路からの信号の漏洩を防止し、経路毎に異なるインピーダンスを個別に容易に設定することができる利得可変増幅器を提供することを目的とする。 The present invention has been made in view of the above circumstances, and has low noise amplification performance and prevents leakage of a signal from an amplification path even when a high-power level high-frequency signal is input. It is an object of the present invention to provide a variable gain amplifier that can easily set each of them individually.
また、前記利得可変増幅器において、前記高周波信号増幅用トランジスタのドレインと前記第一の高周波信号遮断用トランジスタのソースの間に、ゲート接地トランジスタを接続する構成も好適である。かかる構成によれば、カスコード接続によって増幅用トランジスタの出力インピーダンスを高めて増幅器の利得を上げると同時に、高周波増幅用トランジスタのミラー効果を抑制するため、増幅器の広帯域化を図ることができる。 In the variable gain amplifier, a configuration in which a common-gate transistor is connected between the drain of the high-frequency signal amplification transistor and the source of the first high-frequency signal cutoff transistor is also preferable. According to such a configuration, the output impedance of the amplifying transistor is increased by cascode connection to increase the gain of the amplifier, and at the same time, the mirror effect of the high-frequency amplifying transistor is suppressed, so that the bandwidth of the amplifier can be increased.
さらに、前記利得可変増幅器において、前記第一の高周波信号遮断用トランジスタのソース側に受動素子からなる整合回路が接続されている構成も好適である。かかる構成によれば、増幅経路と迂回経路の出力インピーダンスの差分に関して、迂回経路選択時の出力インピーダンスに影響を与えることなく、増幅経路の出力インピーダンスを調整することが可能となり、経路の切り替えによるインピーダンスのアンマッチを防止することができる。 Furthermore, in the variable gain amplifier, a configuration in which a matching circuit made of a passive element is connected to the source side of the first high-frequency signal cutoff transistor is also preferable. According to such a configuration, regarding the difference between the output impedances of the amplification path and the bypass path, it is possible to adjust the output impedance of the amplification path without affecting the output impedance when the bypass path is selected. Unmatching can be prevented.
さらに、前記利得可変増幅器において、前記第二の高周波信号遮断用トランジスタは少なくとも２つ以上のトランジスタから構成されており、前記２つ以上のトランジスタが直列に接続されている構成も好適である。かかる構成によれば、高周波信号遮断用トランジスタのソース・ドレイン間容量を、等価的に少なくとも半分以下に低減することができるため、リバースアイソレーション特性を向上することができる。 Furthermore, in the variable gain amplifier, the second high-frequency signal cutoff transistor includes at least two transistors, and a configuration in which the two or more transistors are connected in series is also preferable. According to such a configuration, the source-drain capacitance of the high-frequency signal cutoff transistor can be equivalently reduced to at least half or less, so that reverse isolation characteristics can be improved.
さらに、前記利得可変増幅器において、前記２つ以上のトランジスタの隣り合うトランジスタ間のノードとグランドとの間に受動素子からなる整合回路が接続されている構成も好適である。増幅経路と迂回経路の出力インピーダンスの差分に関して、直列に接続されたトランジスタの間に受動素子からなる整合回路を接続することで、当該経路の非選択時に入出力インピーダンスに影響を与えることなく、迂回経路の入出力インピーダンスを調整することが可能となり、経路の切り替えによるインピーダンスのアンマッチを防止することができる。 Further, in the variable gain amplifier, a configuration in which a matching circuit including a passive element is connected between a node between adjacent transistors of the two or more transistors and the ground is also preferable. By connecting a matching circuit consisting of passive elements between transistors connected in series with respect to the difference in output impedance between the amplification path and the bypass path, the bypass path is bypassed without affecting the input / output impedance when the path is not selected. The input / output impedance of the path can be adjusted, and impedance mismatch due to path switching can be prevented.
また本発明は、高周波信号を増幅するための増幅経路と前記増幅経路を迂回する迂回経路とを有してなる利得可変増幅器において、前記増幅経路は、高周波信号増幅用トランジスタと第一の高周波信号遮断用トランジスタを具備し、前記高周波信号増幅用トランジスタのドレイン側と前記第一の高周波信号遮断用トランジスタのソース側とが接続し、前記第一の高周波信号遮断用トランジスタのドレインが第一のキャパシタを介して出力端子に接続され、前記高周波信号増幅用トランジスタのゲートには第一の制御電圧が印加され、前記高周波信号増幅用トランジスタのゲートは第二のキャパシタを介して入力端子に接続され、前記高周波信号増幅用トランジスタのソースはインダクタを介して接地されており、前記迂回経路は、第二の高周波信号遮断用トランジスタを具備し、前記第二の高周波信号遮断用トランジスタのソースと入力端子が第三のキャパシタを介して接続され、前記第二の高周波信号遮断用トランジスタのドレインが第四のキャパシタを介して前記出力端子に接続されており、更にゲートとドレインを接続した第一の昇圧用トランジスタとゲートを接地した第二の昇圧用トランジスタとを具備し、前記高周波信号増幅用トランジスタのゲートに接続されたノードと前記第一の昇圧用トランジスタのドレインを、第五のキャパシタを介して接続し、前記第五のキャパシタの両端を抵抗にて接続し、前記第一の昇圧用トランジスタのソースと前記第二の昇圧用トランジスタのドレインを接続し、前記第二の昇圧用トランジスタのソースと、前記第二の高周波信号遮断用トランジスタのソースに制御端子を接続し、前記第一の高周波信号遮断用トランジスタと前記第二の高周波信号遮断用トランジスタとに前記制御端子から与えられる第二の制御電圧に応じて前記迂回経路または前記増幅経路のどちらか一方を遮断状態とすることを特徴とする利得可変増幅器でもある。
かかる構成によれば、高電力レベルの高周波信号が入力される場合、増幅器の迂回経路と第二の昇圧用トランジスタはオン状態となり、増幅経路がオフ状態となるように制御電圧Ｖ１が設定される。そのとき、制御電圧Ｖ１につながるノードは例えばグランドレベルを中心に、ある一定の振幅の正弦波で電圧が変動することとなる。第一の昇圧用トランジスタのドレインに容量を介して高周波信号が入力し、ドレインがトランジスタの閾値以上の電圧になった場合、高周波電流が第二の昇圧用トランジスタを通して制御端子Ｐ４に電流が流れる。次に正弦波の位相が反転したとき、第一の昇圧用トランジスタのドレインは、容量を介して負の電圧となるが、第一の昇圧用トランジスタはオフ状態となるため、電流は流れない。この２つの状態を繰り返すと、制御電圧Ｖ１につながるノードから制御端子Ｐ４の一方向へ定常的に電流が流れることになり、入力電力に比例して、Ｖ１ノードが負の電位となる。従って、第一の高周波増幅用トランジスタは深いオフ状態となるため、大電力入力時にも動作を防止することができる。なおここで示したＶ１、Ｐ４の符号は、後述する図５、図６にて示した符号と対応する。
The present invention also provides a variable gain amplifier having an amplification path for amplifying a high-frequency signal and a detour path that bypasses the amplification path, wherein the amplification path includes a high-frequency signal amplification transistor and a first high-frequency signal. A cutoff transistor, wherein a drain side of the high-frequency signal amplification transistor and a source side of the first high-frequency signal cutoff transistor are connected, and a drain of the first high-frequency signal cutoff transistor is a first capacitor A first control voltage is applied to the gate of the high frequency signal amplifying transistor, the gate of the high frequency signal amplifying transistor is connected to the input terminal via a second capacitor, The source of the high-frequency signal amplification transistor is grounded through an inductor, and the bypass path is a second high-frequency circuit. A signal cutoff transistor, the source of the second high-frequency signal cutoff transistor and the input terminal are connected via a third capacitor, and the drain of the second high-frequency signal cutoff transistor is the fourth capacitor A first boosting transistor having a gate and a drain connected to each other and a second boosting transistor having a gate grounded, and connected to the gate of the high-frequency signal amplifying transistor. The connected node and the drain of the first boosting transistor are connected via a fifth capacitor, both ends of the fifth capacitor are connected by resistors, and the source of the first boosting transistor and the The drain of the second boosting transistor is connected, the source of the second boosting transistor is disconnected from the second high frequency signal Connect the control terminal to the transistor source, the detour path or in response to said second control voltage applied from the control terminal and the first high-frequency signal blocking transistor and the second high-frequency signal blocking transistor It is also a variable gain amplifier characterized in that either one of the amplification paths is cut off.
According to this configuration, when a high-frequency signal of a high power level is input, the bypass voltage of the amplifier and the second boosting transistor are turned on, and the control voltage V1 is set so that the amplification path is turned off. . At that time, the voltage of the node connected to the control voltage V1 varies with a sine wave having a certain amplitude around the ground level, for example. When a high-frequency signal is input to the drain of the first boosting transistor via a capacitor and the drain has a voltage equal to or higher than the threshold value of the transistor, a high-frequency current flows to the control terminal P4 through the second boosting transistor. Next, when the phase of the sine wave is inverted, the drain of the first boosting transistor becomes a negative voltage through the capacitor, but no current flows because the first boosting transistor is turned off. When these two states are repeated, a current constantly flows from the node connected to the control voltage V1 in one direction of the control terminal P4, and the V1 node becomes a negative potential in proportion to the input power. Therefore, since the first high frequency amplifying transistor is in a deep off state, the operation can be prevented even when high power is input. The symbols V1 and P4 shown here correspond to the symbols shown in FIGS.
本発明の通信機器は前記利得可変増幅器を用いたことを特徴とする。 The communication device of the present invention is characterized by using the variable gain amplifier.
本発明によれば、低雑音増幅性能を有しつつ、高電力レベルの高周波信号が入力されても、増幅経路からの信号の漏洩を防止し、経路毎に異なるインピーダンスを個別に容易に設定することができる利得可変増幅器を提供することができる。 According to the present invention, even when a high-frequency signal of high power level is input while having low noise amplification performance, leakage of a signal from the amplification path is prevented, and different impedances are easily set individually for each path. A variable gain amplifier that can be provided can be provided.
以下、本発明の実施形態について図面を参照して説明する。以下に説明する部品、配置等は本発明を限定するものでなく、本発明の趣旨の範囲内で種々改変することができるものとする。特に、トランジスタについてエンハンスメント／デプレッション型は本発明の図面を説明するため、どちらかに限定して説明を行なうが、トランジスタのゲート、ドレイン、ソースのそれぞれの電位をそれぞれ任意に設定すれば、どちらでも構成可能であり、本発明を限定するものではない。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。 Embodiments of the present invention will be described below with reference to the drawings. The parts, arrangements, and the like described below do not limit the present invention and can be variously modified within the scope of the gist of the present invention. In particular, the enhancement / depletion type of the transistor is described only for explaining the drawing of the present invention. However, if the potentials of the gate, drain, and source of the transistor are arbitrarily set, either The present invention is configurable and does not limit the present invention. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiments, and the repetitive description thereof will be omitted. In the following embodiments, the description of the same or similar parts will not be repeated in principle unless particularly necessary.
本発明の実施の形態における利得可変増幅器の第一の実施形態について、図１を参照しつつ説明する。この利得可変増幅器は、高周波信号増幅用トランジスタＱ１と第一の高周波信号遮断用トランジスタＱ５を主たる構成要素として具備する高周波信号を増幅するための増幅経路１０１と、第二の高周波信号遮断用トランジスタＱ３を主たる構成要素として具備する迂回経路１０２とを有してなるものである。なお、本発明の実施の形態において、高周波信号増幅用トランジスタＱ１にはエンハンスメント型、第一および第二の高周波信号遮断用トランジスタＱ５、Ｑ３にはデプレッション型のＦＥＴが用いられている。
A first embodiment of a variable gain amplifier according to an embodiment of the present invention will be described with reference to FIG. This variable gain amplifier includes an amplifying
まず、増幅経路１０１においては、高周波信号増幅用トランジスタＱ１のゲートには第一の制御電圧Ｖ１が印加される。かかるゲートは第二のキャパシタ（ＡＣ結合容量）Ｃ４を介して入力端子Ｐ１に接続されている。さらに、第二のキャパシタＣ４と入力端子Ｐ１との間には整合回路ＭＮ１が接続されている。高周波信号増幅用トランジスタＱ１のソースはインダクタＬ２を介してグランドに接続し、高周波信号増幅用トランジスタＱ１のドレインはインダクタＬ１を介して電源端子Ｐ３に接続されている。また、高周波信号増幅用トランジスタＱ１のドレインと第一の高周波信号遮断用トランジスタＱ５のソースとが接続されている。第一の高周波信号遮断用Ｑ５のゲートは抵抗器Ｒ６を介して制御端子Ｐ４に接続されている。また、第一の高周波信号遮断用トランジスタＱ５のドレインは第一のキャパシタＣ６を介して出力端子Ｐ２に接続されている。さらに、第一のキャパシタＣ６と出力端子Ｐ２との間には整合回路ＭＮ２が接続されている。さらに、高周波信号増幅用トランジスタＱ１のドレイン側（第一の高周波信号遮断用トランジスタＱ５のソース側）はキャパシタＣ１，抵抗器Ｒ１を直列に接続した整合回路を介してグランドに接続されている。なお、高周波信号増幅用トランジスタＱ１のドレイン側（第一の高周波信号遮断用トランジスタＱ５のソース側）に接続される、受動素子からなる整合回路は図１に示す構成に限らず、必要とされる特性等に応じて構成すればよい。
First, in the
次に、迂回経路１０２の構成について説明する。迂回経路の主たる構成要素である第二の高周波遮断用トランジスタＱ３のソースと入力端子Ｐ１は第三のキャパシタ（ＡＣ結合容量）Ｃ３を介して接続されている。具体的には、第二の高周波遮断用トランジスタＱ３のソースは、第三のキャパシタＣ３を介して、整合回路ＭＮ１と第二のキャパシタＣ４の接続点に接続されており、ゲートは抵抗器Ｒ３を介してグランドに接続されている。第二の高周波遮断用トランジスタＱ３のドレインは第三の高周波信号遮断用トランジスタＱ４のソースと接続されている。第三の高周波信号遮断用トランジスタＱ４のゲートは抵抗器Ｒ５を介してグランドに接続され、第三の高周波信号遮断用トランジスタＱ４のドレインは第四のキャパシタ（ＡＣ結合容量）Ｃ５を介して出力端子Ｐ２に接続されている。具体的には、第三の高周波信号遮断用トランジスタのドレインは、第四のキャパシタＣ５を介して、整合回路ＭＮ２と第一のキャパシタＣ６との接続点に接続されている。なお、本発明の実施の形態において第三の高周波信号遮断用トランジスタＱ４はデプレッション型のＦＥＴが用いられている。
Next, the configuration of the
図１に示す実施形態では、第二の高周波信号遮断用トランジスタＱ３に加えて第三の高周波信号遮断用トランジスタＱ４を備えているが、迂回経路１０２における高周波信号遮断用トランジスタとして、第二の高周波信号遮断用トランジスタＱ３だけを用いてもよい。但し、リバースアイソレーション特性の向上の観点からは、第二の高周波信号遮断用トランジスタは少なくとも２つ以上トランジスタから構成されており、前記２つ以上のトランジスタが直列に接続されている構成が好ましい。なお、ここでは直列に接続された第二の高周波信号遮断用トランジスタＱ３と第三の高周波信号遮断用トランジスタＱ４とをまとめて第二の高周波信号遮断用トランジスタと称している。 In the embodiment shown in FIG. 1, the third high-frequency signal blocking transistor Q4 is provided in addition to the second high-frequency signal blocking transistor Q3. Only the signal blocking transistor Q3 may be used. However, from the viewpoint of improving the reverse isolation characteristics, it is preferable that the second high-frequency signal blocking transistor is composed of at least two transistors, and the two or more transistors are connected in series. Here, the second high-frequency signal blocking transistor Q3 and the third high-frequency signal blocking transistor Q4 connected in series are collectively referred to as a second high-frequency signal blocking transistor.
また、図１に示す実施形態では、第二の高周波信号遮断用トランジスタＱ３のドレインと第三の高周波信号遮断用トランジスタＱ４のソースの接続点（ノード）は、抵抗器Ｒ４を介して制御端子Ｐ４に接続されており、さらに、キャパシタＣ２，抵抗器Ｒ２を直列に接続した整合回路を介してグランドに接続されている。このように２つ以上のトランジスタの隣り合うトランジスタ間のノードとグランドとの間に受動素子からなる整合回路を接続することで、経路の非選択時に入出力インピーダンスに影響を与えることなく、迂回経路の入出力インピーダンスを調整することが可能となる。なお、かかる構成は、第三の高周波信号遮断用トランジスタＱ４を用いない場合などは省略してもよい。 In the embodiment shown in FIG. 1, the connection point (node) between the drain of the second high-frequency signal blocking transistor Q3 and the source of the third high-frequency signal blocking transistor Q4 is connected to the control terminal P4 via the resistor R4. And is connected to the ground through a matching circuit in which a capacitor C2 and a resistor R2 are connected in series. In this way, by connecting a matching circuit composed of passive elements between a node between two or more adjacent transistors and the ground, a detour path can be obtained without affecting the input / output impedance when the path is not selected. It is possible to adjust the input / output impedance. Such a configuration may be omitted when the third high-frequency signal cutoff transistor Q4 is not used.
第一の高周波信号遮断用トランジスタＱ５のゲートと第二の高周波信号遮断用トランジスタＱ３のゲートは、第二の制御電圧に応じて迂回経路１０２または増幅経路のどちらか一方を遮断状態とする。かかる動作について以下説明する。最初に低電力レベルの高周波信号が入力された場合、迂回経路１０２はオフ状態、すなわち、第二、第三の高周波信号遮断用トランジスタ（Ｑ３，Ｑ４）が非導通状態となる一方、増幅経路１０１はオン状態、すなわち高周波増幅用トランジスタＱ１及び、高周波信号遮断用トランジスタＱ５がオン状態となるように、第一の制御電圧Ｖ１及び、制御端子Ｐ４から生成される制御電圧Ｖ２をそれぞれ所定の電圧レベルで印加する。その結果、低電力レベルの高周波信号は、動作状態にある高周波増幅用トランジスタＱ１によって増幅され、第一の高周波信号遮断用トランジスタＱ５を通過して、高周波信号の出力端子Ｐ２に出力されることになる。
The gate of the first high-frequency signal blocking transistor Q5 and the gate of the second high-frequency signal blocking transistor Q3 set either the
一方、高電力レベルの高周波信号が入力された場合、迂回経路１０２はオン状態、すなわち、第二、第三の高周波信号遮断用トランジスタ（Ｑ３，Ｑ４）が導通状態となる一方、増幅経路１０１はオフ状態、すなわち、高周波信号増幅トランジスタＱ１が非動作状態及び、第一の高周波信号遮断用トランジスタＱ５が非導通状態となるように第一の制御電圧Ｖ１及び、制御端子Ｐ４から生成される制御電圧Ｖ２をそれぞれ所定の電圧レベルで印加する。その結果、高電力レベルの高周波信号は、迂回経路１０２の第二、第三の高周波信号遮断用トランジスタ（Ｑ３，Ｑ４）を介して出力端子Ｐ２に出力されることになる。そしてこの場合、高周波信号遮断用トランジスタＱ５が非導通状態であるため、増幅経路から漏洩した信号は、第一の高周波信号遮断用トランジスタＱ５によって遮断され、迂回経路から伝達する高周波信号との干渉が発生せず、高い電力レベルまで線形性が保持される。
On the other hand, when a high power level high frequency signal is input, the
さらに、本発明の実施の形態においては、第二、第三の高周波信号遮断用トランジスタ（Ｑ３、Ｑ４）と、高周波信号増幅トランジスタＱ１，第一の高周波信号遮断用トランジスタＱ５の接続点にそれぞれインピーダンス整合回路を有することで、入力電力が高電力レベルの場合と、低電力レベルの場合のそれぞれにおいて、さらなる効果を発揮するものとなっている。すなわち、入出力のインピーダンスは通常、利得可変増幅器の入出力に接続される系の特性インピーダンスに整合させることが必要であるが、入力電力が低電力レベルの場合には、増幅経路１０１が導通状態となり、整合回路ＭＮ１、整合回路ＭＮ２とキャパシタＣ１と抵抗器Ｒ１からなる整合回路にてマッチングさせる一方、入力電力が高電力レベルの場合には、迂回経路１０２が導通状態となり、整合回路ＭＮ１、整合回路ＭＮ２とキャパシタＣ２と抵抗器Ｒ２からなる整合回路にてマッチングさせることが可能になる。その結果、経路毎のインピーダンス整合が高周波信号遮断用トランジスタによって切り替えられるため、独立に整合が可能となり、経路切り替えによるインピーダンスの変動を抑制することが可能になっている。
Further, in the embodiment of the present invention, impedances are respectively provided at connection points between the second and third high-frequency signal cutoff transistors (Q3, Q4), the high-frequency signal amplification transistor Q1, and the first high-frequency signal cutoff transistor Q5. By having the matching circuit, a further effect is exhibited in each of the case where the input power is at a high power level and the case where the input power is at a low power level. That is, the input / output impedance usually needs to be matched with the characteristic impedance of the system connected to the input / output of the variable gain amplifier. However, when the input power is at a low power level, the
次に、第二の実施形態について、図２を参照しつつ説明する。第二の実施形態は、図１に示された第一の実施形態における増幅経路１０１において、高周波信号増幅トランジスタＱ１のドレインと、第一の高周波信号遮断用トランジスタＱ５のソースとの間にゲート接地トランジスタＱ２を接続している。すなわち、高周波信号増幅トランジスタＱ１のドレインと、ゲート接地トランジスタＱ２のソースとを接続し、ゲート接地トランジスタＱ２のドレインを第一の高周波信号遮断用トランジスタＱ５のソースとインダクタＬ１との接続点に接続させたカスコード増幅の構成例になっている。かかる構成における回路動作も、先に図１を参照しつつ説明した動作と基本的に同一であるので、ここでの詳細な説明は省略する。なお、ゲート接地トランジスタＱ２を追加することにより、図１に示す実施形態と比較して増幅経路１０１の出力インピーダンスは格段に高くなるため、増幅経路１０１と迂回経路１０２のインピーダンスの差は更に大きくなる。そのためインピーダンス整合の必要性は更に高くなるが、第一、第三高周波信号遮断用トランジスタ（Ｑ５、Ｑ４）により、経路毎のインピーダンス整合回路を有するため、インピーダンス変動を低減することが可能となる。なお、本発明の実施の形態においてゲート接地トランジスタＱ２はエンハンスメント型のＦＥＴが用いられている。
Next, a second embodiment will be described with reference to FIG. In the second embodiment, the gate is grounded between the drain of the high-frequency signal amplification transistor Q1 and the source of the first high-frequency signal cutoff transistor Q5 in the
次に第三の実施形態について、図５を参照しつつ説明する。この第三の実施形態は、第一の実施形態における高周波信号増幅用トランジスタＱ１のゲートに接続されているノードに対し、大信号入力時に動作する昇圧回路を負荷したものである。この昇圧回路の構成は主たる構成要素としてゲートとドレインを接続した第一の昇圧用トランジスタＱ８と、ゲートを抵抗器Ｒ８を介して接地した第二の昇圧用スイッチトランジスタＱ９とを具備する。高周波信号増幅用トランジスタＱ１のゲートに接続されたノードと第一の昇圧用トランジスタＱ８のドレインとを、第五のキャパシタ（ＡＣ結合用容量）Ｃ８を介して接続している。さらに、第五のキャパシタＣ８の両端を抵抗（ＤＣ結合用抵抗器）Ｒ９にて接続しており、第一の昇圧用トランジスタＱ８のドレインは抵抗Ｒ９をも介して高周波信号増幅用トランジスタＱ１のゲートに接続されている。さらに、第一の昇圧用トランジスタＱ８のソースと第二の昇圧用トランジスタＱ９のドレインを接続し、第二の昇圧用トランジスタＱ９のソースを制御端子Ｐ４に接続する。なお、本発明の実施形態において第一の昇圧用トランジスタＱ８はエンハンスメント型のＦＥＴが用いられており、第二の昇圧用トランジスタＱ９はデプレッション型のＦＥＴが用いられている。 Next, a third embodiment will be described with reference to FIG. In the third embodiment, a booster circuit that operates when a large signal is input is loaded on the node connected to the gate of the high-frequency signal amplification transistor Q1 in the first embodiment. The configuration of this booster circuit includes, as main components, a first booster transistor Q8 having a gate and a drain connected, and a second booster switch transistor Q9 having a gate grounded via a resistor R8. A node connected to the gate of the high frequency signal amplifying transistor Q1 and the drain of the first boosting transistor Q8 are connected via a fifth capacitor (AC coupling capacitor) C8. Further, both ends of the fifth capacitor C8 are connected by a resistor (DC coupling resistor) R9, and the drain of the first boosting transistor Q8 is connected to the gate of the high frequency signal amplifying transistor Q1 through the resistor R9. It is connected to the. Further, the source of the first boosting transistor Q8 and the drain of the second boosting transistor Q9 are connected, and the source of the second boosting transistor Q9 is connected to the control terminal P4. In the embodiment of the present invention, an enhancement type FET is used for the first boosting transistor Q8, and a depletion type FET is used for the second boosting transistor Q9.
次に、上記構成における動作について説明する。最初に低電力レベルの高周波信号が入力された場合、迂回経路１０２はオフ状態で、増幅経路１０１はオン状態である。このとき第二の昇圧用トランジスタＱ９は遮断状態であり、信号入力が発生しても昇圧動作は発生しない。一方、高電力レベルの高周波信号が入力された場合、迂回経路１０２はオン状態で、増幅経路１０１はオフ状態である。このとき第二の昇圧用トランジスタＱ９は導通状態である。このとき第一の昇圧用トランジスタＱ８のドレイン電圧は抵抗（ＤＣ結合用抵抗器）Ｒ９を介して第一の制御電圧Ｖ１と同電位になっている。第一の制御電圧Ｖ１をグランドレベルと仮定し、高周波信号が正弦波とすると、第五のキャパシタ（ＡＣ結合容量）Ｃ８を介して第一の昇圧用トランジスタＱ８のドレイン電圧がグランドレベルを中心に、ある振幅の正弦波で時間変化し、振幅が第一の昇圧用トランジスタＱ８の閾値を超えると第一の昇圧用トランジスタＱ８がオン状態となり、ＡＣ的に電流が第一の昇圧用トランジスタＱ８から制御端子Ｐ４に向かって流れる。
Next, the operation in the above configuration will be described. When a high-frequency signal with a low power level is input first, the
次に正弦波の位相が１８０°変化するとＡＣ結合を介して逆方向に電流が流れ、第一の昇圧用トランジスタＱ８のドレインはグランドレベルを中心に負電圧となる。この場合、第一の昇圧用トランジスタＱ８はオフ状態となるため、第二の昇圧用トランジスタＱ９から第一の昇圧用トランジスタＱ８に向かって電流は流れない。従って、大信号の正弦波が入力されるとトランジスタの閾値を越えた部分については第一の昇圧用トランジスタＱ８から制御端子Ｐ４に向かって電流が流れる整流作用が働く。このとき入力信号強度に応じた負電圧が発生し、抵抗（ＤＣ結合用抵抗器）Ｒ９を介してＱ１のゲート電圧は負電圧となる。すなわち、大電力信号印加時は、高周波信号増幅用トランジスタＱ１のゲート電圧が負電圧となるため、高周波信号増幅用トランジスタＱ１はより深いオフ状態となり、高電力レベルの高周波信号が入力されても高周波信号増幅用トランジスタＱ１が非導通状態から導通状態になることを防ぎ、制御端子Ｐ４からグランドに対する不要なＤＣ電流の消費を防ぐことができる。 Next, when the phase of the sine wave changes by 180 °, a current flows in the reverse direction via AC coupling, and the drain of the first boosting transistor Q8 becomes a negative voltage centered on the ground level. In this case, since the first boosting transistor Q8 is turned off, no current flows from the second boosting transistor Q9 toward the first boosting transistor Q8. Therefore, when a large signal sine wave is input, a rectifying action in which a current flows from the first boosting transistor Q8 toward the control terminal P4 acts on a portion exceeding the threshold value of the transistor. At this time, a negative voltage corresponding to the input signal intensity is generated, and the gate voltage of Q1 becomes a negative voltage via the resistor (DC coupling resistor) R9. That is, when a high power signal is applied, the gate voltage of the high frequency signal amplifying transistor Q1 becomes a negative voltage, so that the high frequency signal amplifying transistor Q1 is in a deeper off state, and even if a high power level high frequency signal is input, the high frequency signal is amplified. It is possible to prevent the signal amplification transistor Q1 from being switched from the non-conductive state to the conductive state, and to prevent unnecessary consumption of DC current from the control terminal P4 to the ground.
次に第四の実施形態について、図６を参照しつつ説明する。この第四の実施形態は、図５に示された実施形態における増幅経路１０１において、高周波信号増幅用トランジスタＱ１のドレインをゲート接地トランジスタＱ２のソースと接続させ、ゲート接地トランジスタＱ２のドレインを第一の高周波信号遮断用トランジスタＱ５のソースとインダクタＬ１との接続点に接続させたカスコード増幅の構成例になっている。かかる構成における回路動作も、先に図５を参照しつつ説明した動作と基本的に同一であるので、ここでの詳細な説明は省略する。
Next, a fourth embodiment will be described with reference to FIG. In the fourth embodiment, in the
図７には、高電力入力状態における、本発明の実施形態における利得可変増幅器の高周波入力信号に対する増幅器の利得と入力信号のピーク電圧の変化を示す特性線が示されている。その内容について、図８に示された高周波遮断用トランジスタを接続しない場合の同様な特性線を参照しつつ説明することにする。図７及び図８において、横軸は高周波信号の入力レベル（ｄＢｍ）を、左側の第一縦軸は、増幅器の利得（ｄＢ）を、右側の第二縦軸は、入力信号のピーク電圧値を、それぞれ表している。例えば、高周波信号遮断用トランジスタを用いない場合、増幅器の利得が減少し始める高周波入力レベルは、おおよそ−２ｄＢｍである（図８参照）。これは入力信号のピーク電圧が、増幅経路の高周波信号増幅用トランジスタＱ１の閾値電圧を超えたことにより、高周波信号増幅用トランジスタＱ１が非動作状態から動作状態になったため、かかる動作により増幅された信号と迂回経路を通過した信号が干渉しているために起きている。一方、本発明の実施形態における回路では、増幅器の利得が減少し始める高周波入力レベルは、少なくとも＋８ｄＢｍであり（図７参照）、動作の改善がなされていることが確認できる。 FIG. 7 shows characteristic lines showing changes in the gain of the amplifier and the peak voltage of the input signal with respect to the high-frequency input signal of the variable gain amplifier in the embodiment of the present invention in a high power input state. The contents will be described with reference to a similar characteristic line when the high frequency cutoff transistor shown in FIG. 8 is not connected. 7 and 8, the horizontal axis represents the input level (dBm) of the high frequency signal, the first vertical axis on the left represents the gain (dB) of the amplifier, and the second vertical axis on the right represents the peak voltage value of the input signal. Respectively. For example, when the high-frequency signal blocking transistor is not used, the high-frequency input level at which the gain of the amplifier starts to decrease is approximately −2 dBm (see FIG. 8). This is because the high-frequency signal amplifying transistor Q1 is changed from the non-operating state to the operating state because the peak voltage of the input signal exceeds the threshold voltage of the high-frequency signal amplifying transistor Q1 in the amplification path. This is caused by the interference between the signal and the signal passing through the detour path. On the other hand, in the circuit according to the embodiment of the present invention, the high frequency input level at which the gain of the amplifier starts to decrease is at least +8 dBm (see FIG. 7), and it can be confirmed that the operation has been improved.
本発明に係る利得可変増幅器は各種通信機器に適用することができる。例えば、本発明に係る利得可変増幅器を高周波信号の増幅素子として用いて携帯電話、無線ＬＡＮカードなどの通信機器を構成することができる。 The variable gain amplifier according to the present invention can be applied to various communication devices. For example, a communication device such as a mobile phone or a wireless LAN card can be configured by using the variable gain amplifier according to the present invention as an amplifying element for a high frequency signal.
Ｐ１：入力端子
Ｐ２：出力端子
Ｐ３：電源端子
Ｐ４：制御端子
ＭＮ１、ＭＮ２：整合回路
Ｑ１：高周波増幅用トランジスタ
Ｑ２：ゲート接地トランジスタ
Ｑ３：第二の高周波信号遮断用トランジスタ
Ｑ４：第三の高周波信号遮断用トランジスタ
Ｑ５：第一の高周波信号遮断用トランジスタ
Ｑ６：ドレイン接地用トランジスタ
Ｑ７：第四の高周波信号遮断用トランジスタ
Ｑ８：第一の昇圧用トランジスタ
Ｑ９：第二の昇圧用トランジスタ
Ｖ１：第一の制御電圧
Ｖ２：第二の制御電圧
Ｃ１、Ｃ２：キャパシタ
Ｃ３：第三のキャパシタ（ＡＣ結合容量）
Ｃ４：第二のキャパシタ
Ｃ５：第四のキャパシタ（ＡＣ結合容量）
Ｃ８：昇圧回路用ＡＣ結合容量
Ｒ１〜Ｒ９：抵抗器
１０１：増幅経路
１０２：迂回経路
P1: Input terminal P2: Output terminal P3: Power supply terminal P4: Control terminal MN1, MN2: Matching circuit Q1: High-frequency amplification transistor Q2: Grounded gate transistor Q3: Second high-frequency signal cutoff transistor Q4: Third high-frequency signal Blocking transistor Q5: First high-frequency signal blocking transistor Q6: Drain grounding transistor Q7: Fourth high-frequency signal blocking transistor Q8: First boosting transistor Q9: Second boosting transistor V1: First Control voltage V2: Second control voltage C1, C2: Capacitor C3: Third capacitor (AC coupling capacitance)
C4: second capacitor C5: fourth capacitor (AC coupling capacitance)
C8: AC coupling capacitor for booster circuit R1 to R9: Resistor 101: Amplification path 102: Detour path
Claims (2)
前記増幅経路は、高周波信号増幅用トランジスタと第一の高周波信号遮断用トランジスタを具備し、
前記高周波信号増幅用トランジスタのドレイン側と前記第一の高周波信号遮断用トランジスタのソース側とが接続し、
前記第一の高周波信号遮断用トランジスタのドレインが第一のキャパシタを介して出力端子に接続され、
前記高周波信号増幅用トランジスタのゲートには第一の制御電圧が印加され、前記高周波信号増幅用トランジスタのゲートは第二のキャパシタを介して入力端子に接続され、前記高周波信号増幅用トランジスタのソースはインダクタを介して接地されており、
前記迂回経路は、第二の高周波信号遮断用トランジスタを具備し、前記第二の高周波信号遮断用トランジスタのソースと入力端子が第三のキャパシタを介して接続され、前記第二の高周波信号遮断用トランジスタのドレインが第四のキャパシタを介して前記出力端子に接続されており、
更にゲートとドレインを接続した第一の昇圧用トランジスタとゲートを接地した第二の昇圧用トランジスタとを具備し、前記高周波信号増幅用トランジスタのゲートに接続されたノードと前記第一の昇圧用トランジスタのドレインを、第五のキャパシタを介して接続し、前記第五のキャパシタの両端を抵抗にて接続し、前記第一の昇圧用トランジスタのソースと前記第二の昇圧用トランジスタのドレインを接続し、前記第二の昇圧用トランジスタのソースと、前記第二の高周波信号遮断用トランジスタのソースに制御端子を接続し、
前記第一の高周波信号遮断用トランジスタと前記第二の高周波信号遮断用トランジスタとに前記制御端子から与えられる第二の制御電圧に応じて前記迂回経路または前記増幅経路のどちらか一方を遮断状態とすることを特徴とする利得可変増幅器。 In a variable gain amplifier having an amplification path for amplifying a high frequency signal and a bypass path that bypasses the amplification path,
The amplification path includes a high-frequency signal amplification transistor and a first high-frequency signal cutoff transistor,
The drain side of the high frequency signal amplification transistor and the source side of the first high frequency signal cutoff transistor are connected,
A drain of the first high-frequency signal blocking transistor is connected to an output terminal via a first capacitor;
A first control voltage is applied to the gate of the high-frequency signal amplification transistor, the gate of the high-frequency signal amplification transistor is connected to an input terminal via a second capacitor, and the source of the high-frequency signal amplification transistor is Is grounded through an inductor,
The bypass path includes a second high-frequency signal blocking transistor, a source and an input terminal of the second high-frequency signal blocking transistor are connected via a third capacitor, and the second high-frequency signal blocking transistor is connected. A drain of the transistor is connected to the output terminal via a fourth capacitor;
A first boosting transistor having a gate and a drain connected to each other; a second boosting transistor having a gate grounded; and a node connected to the gate of the high frequency signal amplifying transistor and the first boosting transistor. Are connected via a fifth capacitor, both ends of the fifth capacitor are connected by resistors, and the source of the first boosting transistor and the drain of the second boosting transistor are connected. A control terminal is connected to the source of the second boosting transistor and the source of the second high-frequency signal cutoff transistor;
According to a second control voltage supplied from the control terminal to the first high-frequency signal cutoff transistor and the second high-frequency signal cutoff transistor, either the bypass path or the amplification path is cut off. A variable gain amplifier.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009059000A JP4936151B2 (en) | 2009-03-12 | 2009-03-12 | Variable gain amplifier and communication device using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009059000A JP4936151B2 (en) | 2009-03-12 | 2009-03-12 | Variable gain amplifier and communication device using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010213141A JP2010213141A (en) | 2010-09-24 |
| JP4936151B2 true JP4936151B2 (en) | 2012-05-23 |
Family
ID=42972834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009059000A Expired - Fee Related JP4936151B2 (en) | 2009-03-12 | 2009-03-12 | Variable gain amplifier and communication device using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4936151B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI778728B (en) * | 2021-07-29 | 2022-09-21 | 立積電子股份有限公司 | Amplifying circuit having adjustable gain |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018037688A1 (en) | 2016-08-23 | 2018-03-01 | ソニーセミコンダクタソリューションズ株式会社 | Signal amplification device |
| WO2019112523A1 (en) * | 2017-12-04 | 2019-06-13 | Aselsan Elektroni̇k Sanayi̇ Ve Ti̇caret Anoni̇m Şi̇rketi̇ | An active limiting system |
| KR102185059B1 (en) | 2018-08-17 | 2020-12-01 | 삼성전기주식회사 | Amplifying device with improved isolation characteristics |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5661434A (en) * | 1995-05-12 | 1997-08-26 | Fujitsu Compound Semiconductor, Inc. | High efficiency multiple power level amplifier circuit |
| JPH10190380A (en) * | 1996-12-26 | 1998-07-21 | Matsushita Electric Ind Co Ltd | Amplifier with switch |
| JP4144113B2 (en) * | 1999-05-20 | 2008-09-03 | ソニー株式会社 | Low noise amplifier circuit |
| JP2002124842A (en) * | 2000-10-13 | 2002-04-26 | Matsushita Electric Ind Co Ltd | Variable gain amplifier |
| JP4758624B2 (en) * | 2004-08-02 | 2011-08-31 | 新日本無線株式会社 | Variable gain amplifier |
| JP2008283407A (en) * | 2007-05-09 | 2008-11-20 | Toshiba Corp | Power amplifier |
-
2009
- 2009-03-12 JP JP2009059000A patent/JP4936151B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI778728B (en) * | 2021-07-29 | 2022-09-21 | 立積電子股份有限公司 | Amplifying circuit having adjustable gain |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010213141A (en) | 2010-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3547536B1 (en) | System and method for bypassing a low noise amplifier | |
| JP4146256B2 (en) | Variable gain amplifier | |
| KR101125500B1 (en) | Lna having a post-distortion mode and a high-gain mode | |
| KR100704568B1 (en) | Variable Gain Low Noise Amplifier | |
| US8410854B2 (en) | Semiconductor integrated circuit device | |
| CN110661497B (en) | High-frequency amplifying circuit and semiconductor device | |
| KR100851702B1 (en) | Rf variable gain amplifying device | |
| JP5979160B2 (en) | amplifier | |
| CN106849879B (en) | Power amplifier circuit | |
| JP2015226313A (en) | Variable gain amplifier with switch circuit | |
| GB2493045A (en) | A receiver amplifier configurable for common-gate or inductively-degenerated operation | |
| JP2014027501A (en) | Variable gain amplifier and radio communication apparatus having variable gain amplifier | |
| JP4936151B2 (en) | Variable gain amplifier and communication device using the same | |
| JP6761374B2 (en) | Semiconductor device | |
| CN112106293A (en) | Amplifying circuit | |
| US9143185B2 (en) | Transmit-receive switching circuit and wireless device | |
| KR20020008746A (en) | Variable gain amplifier | |
| WO2006095416A1 (en) | High frequency amplifier with attenuator | |
| TWI623193B (en) | Power amplifier circuit | |
| TWI422146B (en) | Flexible dynamic range amplifier | |
| US20200220503A1 (en) | Low noise amplifier and semiconductor device | |
| WO2018037688A1 (en) | Signal amplification device | |
| JP2012004777A (en) | High-frequency amplifier | |
| KR101038854B1 (en) | Wide-band low noise amplifier | |
| JP3970454B2 (en) | High frequency isolation amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110324 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110331 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110530 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111118 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120112 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120127 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120209 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4936151 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |