JP4934101B2 - Method for manufacturing printed circuit board - Google Patents
Method for manufacturing printed circuit board Download PDFInfo
- Publication number
- JP4934101B2 JP4934101B2 JP2008146153A JP2008146153A JP4934101B2 JP 4934101 B2 JP4934101 B2 JP 4934101B2 JP 2008146153 A JP2008146153 A JP 2008146153A JP 2008146153 A JP2008146153 A JP 2008146153A JP 4934101 B2 JP4934101 B2 JP 4934101B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- layer
- terminal
- base insulating
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 37
- 238000004519 manufacturing process Methods 0.000 title description 13
- 229910052751 metal Inorganic materials 0.000 claims description 52
- 239000002184 metal Substances 0.000 claims description 52
- 239000000758 substrate Substances 0.000 claims description 42
- 239000004020 conductor Substances 0.000 claims description 33
- 238000005530 etching Methods 0.000 claims description 17
- 230000015572 biosynthetic process Effects 0.000 claims description 15
- 239000010410 layer Substances 0.000 description 136
- 239000002585 base Substances 0.000 description 78
- 238000007747 plating Methods 0.000 description 35
- 239000010408 film Substances 0.000 description 16
- 229920001721 polyimide Polymers 0.000 description 16
- 239000000725 suspension Substances 0.000 description 16
- 239000004642 Polyimide Substances 0.000 description 15
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 14
- 230000002093 peripheral effect Effects 0.000 description 12
- 239000010409 thin film Substances 0.000 description 12
- 238000005259 measurement Methods 0.000 description 10
- 239000002243 precursor Substances 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 229910052759 nickel Inorganic materials 0.000 description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000000654 additive Substances 0.000 description 3
- 230000000996 additive effect Effects 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000003486 chemical etching Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- -1 for example Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 239000010935 stainless steel Substances 0.000 description 3
- 229910001220 stainless steel Inorganic materials 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- 239000000057 synthetic resin Substances 0.000 description 2
- 239000004695 Polyether sulfone Substances 0.000 description 1
- 239000004721 Polyphenylene oxide Substances 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002825 nitriles Chemical class 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920005575 poly(amic acid) Polymers 0.000 description 1
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 1
- 229920000570 polyether Polymers 0.000 description 1
- 229920006393 polyether sulfone Polymers 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920000915 polyvinyl chloride Polymers 0.000 description 1
- 239000004800 polyvinyl chloride Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000002966 varnish Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Description
本発明は、配線回路基板の製造方法、詳しくは、回路付サスペンション基板の製造に好適に用いられる、配線回路基板の製造方法に関する。 The present invention relates to a method for manufacturing a wired circuit board, and more particularly to a method for manufacturing a wired circuit board that is preferably used for manufacturing a suspension board with circuit.
電子・電気機器などに用いられる配線回路基板には、通常、外部端子と接続するための端子部が形成されている。 A wired circuit board used for electronic / electrical devices or the like usually has a terminal portion for connection to an external terminal.
このような端子部として、近年の電子機器の高密度化および小型化に対応すべく、配線回路基板の導体層の両面を露出させるフライングリードが知られている。 As such a terminal portion, a flying lead that exposes both surfaces of a conductor layer of a printed circuit board is known in order to cope with a recent increase in density and size of electronic devices.
フライングリードを形成する方法として、例えば、支持基板の上にベース層を形成し、ベース層の上に導体層を形成し、支持基板およびベース層を開口することにより、導体層の表面を露出させて、その露出した導体層を、端子を形成するための端子形成部分とする配線回路基板の製造方法において、ベース層の形成において、ベース層における導体層を露出させるための開口部分の厚さを、フォトマスクを用いてベース層における開口部分と他の部分とを異なる露光量で露光させることにより、ベース層における他の部分の厚さよりも薄く形成する方法が提案されている（特許文献１参照。）。
しかるに、特許文献１に記載の方法では、ベース層をエッチングして、導体層を露出させるときに、ベース層を過度にエッチングして、端子形成部分以外の導体層を露出させてしまう場合がある。
However, in the method described in
端子形成部分以外の導体層は、通常、ベース層によって被覆されているが、露出することによって、外部からの要因などで損傷しやすくなり、また、次工程において、めっきリードをエッチングする場合には、そのときにエッチングされてしまい、断線する場合がある。 The conductor layer other than the terminal forming part is usually covered with the base layer, but it becomes easy to damage due to external factors when exposed, and when the plating lead is etched in the next process At that time, etching may occur and disconnection may occur.
本発明の目的は、ベース絶縁層が過度にエッチングされた配線回路基板を判別し、配線回路基板の品質の安定性を向上させることのできる配線回路基板の製造方法を提供することにある。 An object of the present invention is to provide a method for manufacturing a printed circuit board capable of determining a printed circuit board in which a base insulating layer is excessively etched and improving the quality stability of the printed circuit board.
上記目的を達成するために、本発明の配線回路基板の製造方法は、端子部を備える配線回路基板を形成するための製品形成領域と、前記配線回路基板の良否を判定するための判定部を形成するための判定部形成領域とが区画されている金属支持基板を準備する工程と、前記製品形成領域および前記判定部形成領域に、前記端子部に対応する段部を有するベース絶縁層および前記判定部を、絶縁層からそれぞれ形成する工程と、前記ベース絶縁層の上に、前記端子部を備える導体層を形成する工程と、前記金属支持基板をエッチングした後、前記ベース絶縁層および前記判定部を同時にエッチングし、前記端子部の下面を露出させる工程と、前記判定部の厚みを測定する工程とを備えることを特徴としている。 In order to achieve the above object, a method of manufacturing a wired circuit board according to the present invention includes a product formation region for forming a wired circuit board having a terminal portion, and a determination unit for determining the quality of the wired circuit board. A step of preparing a metal support substrate in which a determination part forming region for forming is partitioned, a base insulating layer having a step portion corresponding to the terminal part in the product forming region and the determination part forming region, and A step of forming each of the determination portions from an insulating layer; a step of forming a conductor layer including the terminal portion on the insulating base layer; and etching the metal supporting substrate, and then the insulating base layer and the determining A step of simultaneously etching the portion to expose the lower surface of the terminal portion, and a step of measuring the thickness of the determination portion.
この方法では、金属支持基板の判定部形成領域に、配線回路基板の良否を判定するための判定部が、ベース絶縁層と同じ絶縁層から形成されている。 In this method, a determination part for determining the quality of the printed circuit board is formed in the determination part formation region of the metal supporting board from the same insulating layer as the base insulating layer.
そして、この方法では、端子部の下面を露出させる工程において、ベース絶縁層と判定部とが同時にエッチングされる。そのため、ベース絶縁層と判定部とは、同じ深さでエッチングされる。 In this method, in the step of exposing the lower surface of the terminal portion, the base insulating layer and the determination portion are simultaneously etched. Therefore, the base insulating layer and the determination part are etched at the same depth.
その結果、エッチングした後に判定部の厚みを測定することで、ベース絶縁層が適切にエッチングされているか否かを効率よく判定することができる。よって、ベース絶縁層が過度にエッチングされ、導体層が損傷または破断している可能性のある配線回路基板を判別することができる。 As a result, it is possible to efficiently determine whether or not the base insulating layer is appropriately etched by measuring the thickness of the determination portion after etching. Therefore, it is possible to determine a printed circuit board in which the base insulating layer is excessively etched and the conductor layer may be damaged or broken.
本発明の配線回路基板の製造方法によれば、ベース絶縁層が過度にエッチングされた配線回路基板を判別することができ、配線回路基板の品質の安定性を向上させることができる。 According to the method for manufacturing a wired circuit board of the present invention, it is possible to determine a wired circuit board in which the base insulating layer is excessively etched, and it is possible to improve the quality stability of the wired circuit board.
図１は、配線回路基板が複数形成される配線回路基板集合体シートの一実施形態を示す平面図である。 FIG. 1 is a plan view showing an embodiment of a printed circuit board assembly sheet on which a plurality of printed circuit boards are formed.
図２（ａ）は、図１に示される配線回路基板集合体シートのＡ−Ａ断面図、図２（ｂ）は、図２（ａ）の要部拡大図、図２（ｃ）は、ベース絶縁層が適度にエッチングされた場合の（ｂ）を示す要部拡大図、図２（ｄ）は、ベース絶縁層が過度にエッチングされた場合の（ｂ）を示す要部拡大図である。 2A is a cross-sectional view taken along the line AA of the printed circuit board assembly sheet shown in FIG. 1, FIG. 2B is an enlarged view of the main part of FIG. 2A, and FIG. FIG. 2D is an enlarged view of the main part showing (b) when the base insulating layer is etched excessively, and FIG. 2D is an enlarged view of the main part showing (b) when the base insulating layer is etched excessively. .
図３および図４は、配線回路基板集合体シートの製造工程図である。 3 and 4 are manufacturing process diagrams of the printed circuit board assembly sheet.
配線回路基板集合体シート１は、図１に示されるように、長尺な平板状の金属支持基板７から形成されている。
As shown in FIG. 1, the printed circuit
金属支持基板７には、複数の平面視略矩形状のブロック２が区画されており、ブロック２には、配線回路基板としての回路付サスペンション基板５を形成するための製品形成領域３と、回路付サスペンション基板５の良否を判定するための判定部６を形成するための判定部形成領域４とが区画されている。
A plurality of
回路付サスペンション基板５は、ブロック２の長手方向および幅方向（長手方向および層厚方向の両方と直交する方向。以下同じ。）に沿って、互いに間隔を隔てて、複数、形成されている。
A plurality of suspension boards with
また、回路付サスペンション基板５は、長手方向に延びる平面視略矩形状に形成され、図１および図２に示されるように、金属支持基板７、ベース絶縁層８、端子部としての端子１１と配線１２とを備えた導体層としての導体パターン９、およびカバー絶縁層１０を備えている。
The suspension board with
金属支持基板７は、製造の最終工程において、各回路付サスペンション基板５ごとに、打ち抜きなどにより外形加工される。金属支持基板７には、各端子１１に対応して、基板
側開口部１８が厚み方向を貫通するように形成されている。
In the final manufacturing process, the
ベース絶縁層８は、図１に示されるように、製品形成領域３に、ブロック２の長手方向に沿って、平面視略矩形状に形成されている。
As shown in FIG. 1, the
また、ベース絶縁層８は、図２（ａ）に示されるように、金属支持基板７の上に形成され、端子１１に対応して、下側開口部２０および上側開口部２１が形成されている。
Further, as shown in FIG. 2A, the
下側開口部２０は、底面視において、基板側開口部１８と同じ大きさおよび配置で、ベース絶縁層８の厚み方向下側部分に形成されている。
The
上側開口部２１は、底面視において、下側開口部２０より小さい相似形状で、下側開口部２０と連通するように、ベース絶縁層８の厚み方向上側部分に形成されている。上側開口部２１は、下方に向かって次第に幅狭となるテーパ形状に形成されている。
The
導体パターン９は、ベース絶縁層８の上に形成されている。
The
導体パターン９は、図１に示されるように、複数の端子１１と、各端子１１に対応するように各端子１１から連続して形成される複数の配線１２とを備えている。
As shown in FIG. 1, the
各端子１１は、各配線１２よりも幅広のランドとして形成され、回路付サスペンション基板５の長手方向両端部において、回路付サスペンション基板５の幅方向に沿って間隔を隔てて配置されている。また、各端子１１は、図２（ａ）に示されるように、その上下両面が露出するフライングリードとして形成されている。すなわち、端子１１は、上側開口部２１内に充填されるとともに、上側開口部２１の周辺のベース絶縁層８の上に積層されており、中央部が周端部よりも下方へ凹んで形成されている。端子１１の下面は、下側開口部２０と上側開口部２１との境界面と面一となるように配置され、下側開口部２０および基板側開口部１８から露出している。また、端子１１の上面は、次に述べるカバー側開口部２３から露出している。
Each
また、各端子１１の露出されている中央部の上面および下面には、金属めっき層１９が形成されている。
A
各配線１２は、図１に示されるように、幅方向に沿って間隔を隔てて配置され、回路付サスペンション基板５の長手方向に沿って、一方の端部の端子１１と他方の端部の端子１１とに連続するように、形成されている。
As shown in FIG. 1, the
カバー絶縁層１０は、ベース絶縁層８よりもやや小さな平面視略矩形状に形成されている。すなわち、カバー絶縁層１０は、その長手方向および幅方向の長さがベース絶縁層８の長手方向および幅方向の長さよりも短く形成されている。そして、カバー絶縁層１０の長手方向両端面および幅方向両端面は、ベース絶縁層８の長手方向両端面および幅方向両端面よりも、長手方向および幅方向において内側に形成されている。
The
また、カバー絶縁層１０は、図２（ａ）に示されるように、各配線１２と各端子１１の周端部とを被覆し、各端子１１の中央部を露出するカバー側開口部２３が形成されるように、ベース絶縁層８の上に形成されている。
Further, as shown in FIG. 2A, the
カバー側開口部２３は、基板側開口部１８および下側開口部２０と同じ大きさおよび配置で形成されている。
The
判定部６は、図１に示されるように、判定部形成領域４に、平面視略円形状に、複数形成され、ブロック２の四隅に１つずつ配置されている。
As shown in FIG. 1, a plurality of
また、各判定部６は、図２（ａ）に示されるように、金属支持基板７の上において、下方に開放される断面略コ字形状に形成されている。より具体的には、判定部６は、金属支持基板７の上に立設する周端脚部２４と、周端脚部２４の上端部を被覆するように設けられている厚み測定部２５とを一体的に備えている。周端脚部２４内には、基板側開口部１８および下側開口部２０が形成されている。
Further, as shown in FIG. 2A, each
次に、本実施形態の配線回路基板集合体シート１の製造方法について、図３および図４を参照して説明する。
Next, a method for manufacturing the printed circuit
まず、この方法では、図３（ａ）に示すように、金属支持基板７を準備する。
First, in this method, a
金属支持基板７は、例えば、ステンレス、４２アロイ、銅などの金属のシートから形成されている。金属としては、好ましくは、ステンレスが用いられる。
The
また、金属支持基板７の厚みは、例えば、８〜５０μｍ、好ましくは、１０〜３０μｍである。また、金属支持基板７に区画されるブロック２は、長手方向長さが、例えば、２〜３０ｃｍ、好ましくは、３〜２８ｃｍ、幅方向長さが、例えば、２〜３０ｃｍ、好ましくは、３〜２８ｃｍである。
Moreover, the thickness of the
次いで、この方法では、図３（ｂ）〜（ｄ）に示すように、ベース絶縁層８および判定部６を同一の絶縁層からそれぞれ形成する。
Next, in this method, as shown in FIGS. 3B to 3D, the
絶縁層を形成するための絶縁材料としては、例えば、ポリイミド、ポリエーテルニトリル、ポリエーテルスルホン、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリ塩化ビニルなどの合成樹脂が用いられる。これらのうち、好ましくは、感光性の合成樹脂が用いられ、さらに好ましくは、感光性ポリイミドが用いられる。 As an insulating material for forming the insulating layer, for example, synthetic resins such as polyimide, polyether nitrile, polyether sulfone, polyethylene terephthalate, polyethylene naphthalate, and polyvinyl chloride are used. Of these, a photosensitive synthetic resin is preferably used, and a photosensitive polyimide is more preferably used.
ベース絶縁層８および判定部６を形成するには、例えば、感光性ポリイミドを用いて、金属支持基板７の上に、絶縁層を所定のパターンで形成する。より具体的には、まず、金属支持基板７の上に、図３（ｂ）に示すように、感光性ポリイミドの前駆体の溶液を、金属支持基板７の全面に塗工した後、乾燥して、感光性ポリイミドの前駆体の皮膜８Ｘを形成する。
In order to form the
次に、図３（ｃ）に示すように、フォトマスク１３を介して、感光性ポリイミドの前駆体の皮膜８Ｘを階調露光し、その後、現像することにより、所定のパターンを形成する。なお、図３（ｃ）は、ネガ型でパターンニングする態様を示している。
Next, as shown in FIG. 3C, the photosensitive
フォトマスク１３は、遮光部分１４、透過部分１５および半透過部分１６からなる階調パターンとして形成されている。
The
遮光部分１４は、光を遮る部分であり、遮光部分１４の下に配置される、感光性ポリイミドの前駆体の皮膜は、露光されないため、現像により除去される。
The light-shielding
透過部分１５は、光を透過する部分であり、透過部分１５の下に配置される、感光性ポリイミドの前駆体の皮膜は、露光され、現像後も残存する。
The
半透過部分１６は、光を一部透過する部分であり、半透過部分１６の下に配置される、感光性ポリイミドの前駆体の皮膜は、露光され、現像により一部除去されるとともに、一部残存する。
The
そして、ベース絶縁層８（各端子１１を形成する部分を除く。）および判定部６を形成する部分には、透過部分１５を対向配置し、各端子１１を形成する部分には、半透過部分１６を対向配置し、それ以外の部分には、遮光部分１４を対向配置して、露光し、現像する。
The base insulating layer 8 (excluding the part where each terminal 11 is formed) and the part where the
すると、図３（ｄ）に示すように、遮光部分１４と対向する部分は除去され、透過部分１５と対向する部分に、ベース絶縁層８および判定部６が形成される。さらに、ベース絶縁層８のうち、半透過部分１６と対向する部分は、透過部分１５と対向する部分よりも薄く形成され、各端子１１に対応する段部としての凹部１７が形成される。
Then, as shown in FIG. 3D, the portion facing the
次いで、パターン化された皮膜８Ｘを、加熱により硬化（イミド化）させ、これによって、ポリイミドからなるベース絶縁層８および判定部６を所定のパターンでそれぞれ形成する。
Next, the patterned
なお、上記の方法では、階調パターンのフォトマスク１３を用いたが、例えば、パターンが異なる複数のフォトマスクを用いて（例えば、凹部１７を形成する部分を露光するパターンと、露光しないパターンとを用いる。）、少なくとも２回以上の露光を順次行なって凹部１７を形成することもできる。
In the above method, the
さらには、ベース絶縁層８および判定部６の形成において、感光性樹脂を用いない場合には、例えば、金属支持基板７の上に、樹脂を、所定のパターンで、塗工またはドライフィルムとして積層すればよく、この場合において、ベース絶縁層８における凹部１７の厚みを、ベース絶縁層８におけるその他の部分の厚みよりも薄く形成するには、例えば、樹脂の積層を複数回に分けて行ない、凹部１７の積層回数を、その他の部分の積層回数よりも少なくなるようにする。
Furthermore, in the formation of the
このようにして形成されるベース絶縁層８（凹部１７が形成されている部分を除く。）および判定部６の厚みは、例えば、３〜２０μｍ、好ましくは、４〜１２μｍである。
The thickness of the insulating base layer 8 (excluding the portion where the
ベース絶縁層８において、凹部１７が形成されている部分の厚みは、例えば、１〜７μｍ、好ましくは、２〜５μｍである。ベース絶縁層８の凹部１７の長手方向長さは、例えば、０．１〜１０ｍｍ、好ましくは、０．５〜５ｍｍである。ベース絶縁層８の凹部１７の幅方向長さは、例えば、０．１〜１０ｍｍ、好ましくは、０．５〜５ｍｍである。
In the
判定部６は、図１では、１つのブロック２に４箇所形成しているが、実際には、例えば、１〜８箇所、好ましくは、２〜４箇所形成される。また、判定部６の形状は、特に限定されず、平面視略円形状以外に、平面視略矩形状、平面視略三角形状、平面視略六角形状などを適宜選択することができる。判定部６が平面視略円形状に形成される場合、判定部６の直径は、例えば、１〜１０ｍｍ、好ましくは、２〜５ｍｍであり、平面視略円形状以外の場合の最大長さは、例えば、１〜１０ｍｍ、好ましくは、２〜５ｍｍである。
In FIG. 1, the
次いで、この方法では、図３（ｅ）に示すように、ベース絶縁層８の上に、導体パターン９を形成する。
Next, in this method, a
導体パターン９は、例えば、銅、ニッケル、金、はんだ、またはこれらの合金などが用いられ、好ましくは、銅が用いられる。
For the
また、導体パターン９を形成するには、ベース絶縁層８の表面に、導体パターン９を、例えば、サブトラクティブ法、アディティブ法などの公知のパターンニング法によって形成する。これらのパターンニング法のなかでは、アディティブ法が好ましく用いられる。
In order to form the
サブトラクティブ法では、まず、ベース絶縁層８の表面に、必要により接着剤層を介して金属層を積層し、次いで、その上に、導体パターン９に対応させてエッチングレジストを形成し、次いで、金属層をエッチングして、その後、エッチングレジストを除去する。
In the subtractive method, first, a metal layer is laminated on the surface of the
また、アディティブ法では、まず、ベース絶縁層８の上に、種膜となる金属薄膜を形成する。金属薄膜は、クロム、ニッケル、銅およびこれらの合金などから、スパッタリング法などの薄膜形成法により形成する。次いで、金属薄膜の表面に、導体パターン９の反転パターンで、めっきレジストを形成する。めっきレジストは、ドライフィルムフォトレジストなどから、露光および現像する公知の方法により形成する。その後、めっきレジストから露出する金属薄膜の表面に、導体パターン９を形成する。導体パターン９は、例えば、電解めっき、好ましくは、電解銅めっきにより形成する。その後、めっきレジストをエッチングまたは剥離により除去した後、導体パターン９から露出する金属薄膜を、エッチングにより除去する。
In the additive method, first, a metal thin film to be a seed film is formed on the
このようにして形成された導体パターン９の端子１１は、凹部１７内に充填されるとともに、凹部１７の周辺のベース絶縁層８の上に積層されており、中央部が周端部よりも下方へ凹んで形成される。つまり、ベース絶縁層８の凹部１７に対応するように、端子１１が形成される。
The terminal 11 of the
導体パターン９の厚みは、例えば、３〜２０μｍ、好ましくは、５〜１４μｍであり、各端子１１の幅は、例えば、４０〜１０００μｍ、好ましくは、６０〜５００μｍであり、各端子１１間の間隔は、例えば、４０〜１０００μｍ、好ましくは、６０〜５００μｍである。各配線１２の幅は、例えば、１０〜３００μｍ、好ましくは、１５〜１００μｍであり、各配線１２間の間隔は、例えば、１０〜３００μｍ、好ましくは、１５〜１００μｍである。
The thickness of the
次いで、図４（ｆ）に示すように、カバー絶縁層１０をカバー側開口部２３が形成される所定のパターンとして形成する。カバー絶縁層１０を形成するための絶縁層としては、ベース絶縁層８と同様の絶縁層が用いられ、好ましくは、感光性ポリイミドが用いられる。カバー絶縁層１０を形成するには、ベース絶縁層８の形成方法と同様の方法が用いられる。
Next, as shown in FIG. 4F, the insulating
カバー絶縁層１０の厚みは、例えば、２〜２０μｍ、好ましくは、３〜１０μｍである。
The insulating
次いで、図４（ｇ）に示すように、ベース絶縁層８の凹部１７が形成されている部分の下面が金属支持基板７から露出するように、金属支持基板７に基板側開口部１８を形成する。同時に、同一条件下、判定部６の下面を露出するように、金属支持基板７に基板側開口部１８を形成する。
Next, as shown in FIG. 4G, the
基板側開口部１８を形成するには、ベース絶縁層８の凹部１７が形成されている部分および判定部６の下面が露出するように、金属支持基板７をエッチングする。
In order to form the
金属支持基板７のエッチングは、公知の方法でよく、例えば、基板側開口部１８を形成する部分以外をすべてマスキングした後に、化学エッチングする。
The
基板側開口部１８の幅方向長さは、ベース絶縁層８側において、例えば、４０〜７０００μｍ、好ましくは、６０〜５０００μｍであり、判定部６側において、例えば、２〜１０ｍｍ、好ましくは、３〜５ｍｍである。また、基板側開口部１８の長手方向長さは、ベース絶縁層８側において、例えば、４０〜７０００μｍ、好ましくは、６０〜５０００μｍであり、判定部６側において、例えば、２〜１０ｍｍ、好ましくは、３〜５ｍｍである。
The width direction length of the
次いで、図４（ｈ）に示すように、端子１１の中央部の下面が露出するまで、基板側開口部１８から露出しているベース絶縁層８の、凹部１７が形成されている部分および判定部６をエッチングする。
Next, as shown in FIG. 4 (h), the portion of the
ベース絶縁層８および判定部６のエッチングは、公知の方法でよく、例えば、化学エッチング、プラズマエッチングなどにより形成する。好ましくは、化学エッチングにより形成する。化学エッチングは、公知の方法でよく、たとえば、アルカリエッチングする。
The
そして、ベース絶縁層８の凹部１７が形成されている部分をエッチングすると、下側開口部２０と上側開口部２１とが形成され、判定部６をエッチングすると、周端脚部２４と厚み測定部２５とが形成される。ベース絶縁層８の凹部１７が形成されている部分および判定部６は、同時に同一条件でエッチングされるので、同じ深さにエッチングされる。
Then, when the portion of the
このようにして、金属支持基板７をエッチングした後、ベース絶縁層８および判定部６を同時にエッチングし、端子１１の下面を露出させる。
In this manner, after etching the
また、周端脚部２４の厚み方向長さは、例えば、１〜９μｍ、好ましくは、２〜５μｍであり、厚み測定部２５の厚みは、例えば、１〜９μｍ、好ましくは、５〜８μｍである。
Moreover, the thickness direction length of the peripheral
その後、図４（ｉ）に示すように、露出している端子１１の両面に、金属めっき層１９を、めっきにより同時に形成する。金属めっき層１９の形成は、特に制限されず、電解めっきおよび無電解めっきのいずれの方法を用いてもよく、また、めっきに用いる金属も、特に制限されず、公知の金属を用いることができる。好ましくは、電解ニッケルめっきと電解金めっきとを順次行なうことにより、ニッケルめっき層の上に金めっき層を形成する。
Thereafter, as shown in FIG. 4I, metal plating layers 19 are simultaneously formed on both surfaces of the exposed
電解めっきを用いる場合には、端子１１にめっきリード（図示せず）を配置するため、金属めっき層を形成した後に、エッチングによりめっきリードを除去する。 In the case of using electrolytic plating, in order to arrange a plating lead (not shown) on the terminal 11, after forming a metal plating layer, the plating lead is removed by etching.
なお、ニッケルめっき層および金めっき層の厚みは、いずれも、好ましくは、１〜５μｍ程度である。 The thicknesses of the nickel plating layer and the gold plating layer are preferably about 1 to 5 μm.
次いで、ブロック２毎に、複数、配置されている判定部６の厚み測定部２５の厚みをすべて測定し、そのすべての厚みが１〜８μｍ、好ましくは、２〜６μｍの範囲内にあれば、適合ブロックとして判定し、判定部６の厚み測定部２５の厚みが１つでも上記範囲よりも薄いと、エッチングし過ぎている可能性があるため、不適合ブロックと判定する。そして、適合ブロックの回路付サスペンション基板５のみを製品とする。
Next, for each
そして、この方法では、同時に同一条件でベース絶縁層８および判定部６をエッチングし、判定部６の厚み測定部２５の厚みを測定することで、端子１１の下面が適度に露出するようにエッチングされているかどうかを、効率よく判定することができる。
In this method, the insulating
すなわち、端子１１の下面が適切に露出している場合には、図２（ｂ）に示すように、端子１１の下面と、下側開口部２０と上側開口部２１との境界面とが面一となる場合、および、図２（ｃ）に示すように、下側開口部２０と上側開口部２１との境界面が、端子１１の下面（破線参照。）とベース絶縁層８の上面との間に形成される場合が含まれる。このような場合には、端子１１は、上側開口部２１内において、ベース絶縁層８に、適切に支持されている。
That is, when the lower surface of the terminal 11 is appropriately exposed, the lower surface of the terminal 11 and the boundary surface between the
しかし、ベース絶縁層８が過度にエッチングされると、図２（ｄ）に示すように、端子１１が露出してしまう場合がある。すると、端子１１が損傷しやすくなり、また、次工程において、めっきリードをエッチングにより除去する場合には、端子１１も同時にエッチングされ、断線してしまう場合がある。
However, if the insulating
そこで、この方法では、ベース絶縁層８とは別途、判定部６を設けて、同時に同一条件でベース絶縁層８および判定部６をエッチングし、判定部６の厚み測定部２５の厚みを測定している。
Therefore, in this method, the
これにより、ベース絶縁層８および判定部６は同じ深さにエッチングされるため、端子１１の下面が適度に露出するようにエッチングされているかどうかを、厚み測定部２５の厚みを測定することにより、効率よく判定することができる。
Thereby, since the
そのため、ベース絶縁層８が過度にエッチングされ、導体パターン９が損傷または破断する可能性のある回路付サスペンション基板５が形成されている不適合ブロックを、判別することができる。
Therefore, it is possible to determine a nonconforming block in which the suspension board with
そして、適合ブロックの回路付サスペンション基板５のみを製品にすることで、品質の安定性を向上させることができる。
Then, by using only the suspension block with
なお、本実施形態では、ブロック２の四隅に１つずつ判定部６を配置したが、判定部６が形成される位置は、四隅に限定されない。さらに、判定部形成領域４についても、ブロック２の周縁部に限られず、例えば、ブロック２の中央部に区画されていてもよい。
In the present embodiment, the
実施例１
（配線回路基板集合体シートの作製）
厚み２０μｍのステンレス箔からなる金属支持基板を準備した。金属支持基板には、長手方向長さ４．０ｃｍ、幅方向長さ９．０ｃｍの平面視略矩形状の複数のブロックを区画し、各ブロックには、製品形成領域と判定部形成領域とを区画した。
Example 1
(Preparation of wiring circuit board assembly sheet)
A metal support substrate made of a stainless steel foil having a thickness of 20 μm was prepared. The metal support substrate is divided into a plurality of blocks each having a substantially rectangular shape in plan view having a length in the longitudinal direction of 4.0 cm and a length in the width direction of 9.0 cm. Partitioned.
次いで、その金属支持基板の全面に、感光性ポリイミドの前駆体（感光性ポリアミック酸樹脂）溶液（ワニス）を塗工した後、乾燥して、皮膜を形成した（図３（ｂ）参照。）。この皮膜を、フォトマスクを介して階調露光させ（ネガ型）、アルカリ現像液を用いて現像することにより、凹部が形成されたベース絶縁層および判定部をパターンとして形成した（図３（ｃ）参照。）。パターン化された皮膜を加熱硬化させて、平面視略矩形状のベース絶縁層および平面視略円形状の判定部を同時に形成した（図３（ｄ）参照。）。 Next, a photosensitive polyimide precursor (photosensitive polyamic acid resin) solution (varnish) was applied to the entire surface of the metal support substrate, and then dried to form a film (see FIG. 3B). . This film was exposed to gradation through a photomask (negative type) and developed using an alkaline developer, thereby forming a base insulating layer having a recess and a determination portion as a pattern (FIG. 3C). )reference.). The patterned film was heat-cured to form a substantially rectangular base insulating layer in plan view and a substantially circular judgment unit in plan view at the same time (see FIG. 3D).
ベース絶縁層は、ブロックの長手方向および幅方向に沿って、互いに間隔を隔てて４つ形成された。判定部は、ブロック毎に４箇所形成され、四隅に１つずつ形成された。ベース絶縁層の両端部には、幅方向に沿って、互いに間隔を隔てて、４つの凹部が形成された。 Four insulating base layers were formed at intervals from each other along the longitudinal direction and the width direction of the block. The determination part was formed in four places for every block, and was formed one each in four corners. Four concave portions were formed at both ends of the base insulating layer at intervals from each other along the width direction.
ベース絶縁層および判定部の厚みは、１０μｍであった。ベース絶縁層において、凹部が形成されている部分の厚みは、５μｍであり、その長手方向長さは、４５００μｍ、その幅方向長さは、５００μｍであった。また、判定部の直径は、５ｍｍであった。 The thickness of the base insulating layer and the determination part was 10 μm. In the base insulating layer, the thickness of the portion where the concave portion was formed was 5 μm, the length in the longitudinal direction was 4500 μm, and the length in the width direction was 500 μm. Moreover, the diameter of the determination part was 5 mm.
次いで、スパッタ蒸着法により、クロム薄膜および銅薄膜を順次形成することにより、導体薄膜を形成し、その後、導体薄膜の上に、導体パターンの反転パターンで、ドライフィルムレジストを用いてめっきレジストを形成した後、めっきレジストから露出する導体薄膜の上に、電解銅めっきにより導体パターンを形成した。その後、めっきレジストをウェットエッチングにより除去した後、そのめっきレジストが形成されていた部分の金属薄膜を剥離により除去し、４つの端子および４本の配線を備えた導体パターンを、ベース絶縁層の上に形成した（図３（ｅ）参照。）。端子は、凹部内に充填されるとともに、凹部周辺のベース絶縁層の上に積層され、中央部が周端部よりも下方へ凹んで形成された。 Next, a chromium thin film and a copper thin film are sequentially formed by sputtering deposition to form a conductive thin film, and then a plating resist is formed on the conductive thin film in a reverse pattern of the conductive pattern using a dry film resist. After that, a conductor pattern was formed by electrolytic copper plating on the conductor thin film exposed from the plating resist. Then, after removing the plating resist by wet etching, the metal thin film in the portion where the plating resist was formed is removed by peeling, and a conductor pattern having four terminals and four wirings is formed on the base insulating layer. (See FIG. 3E). The terminal was filled in the concave portion and laminated on the base insulating layer around the concave portion, and the central portion was formed to be recessed below the peripheral end portion.
なお、導体パターンを形成すると同時に、各端子から連続するように、めっきリードを形成した。 In addition, the plating lead was formed so that it might continue from each terminal simultaneously with forming a conductor pattern.
導体パターンの厚みは、１２μｍであり、端子の幅は２８０μｍであり、互いに隣接した端子の間隔は、５００μｍであった。また、配線の幅は５０μｍであり、互いに隣接した配線の間隔は、４０μｍであった。 The thickness of the conductor pattern was 12 μm, the terminal width was 280 μm, and the distance between adjacent terminals was 500 μm. Further, the width of the wiring was 50 μm, and the interval between the wirings adjacent to each other was 40 μm.
次いで、ベース絶縁層と同様にして、カバー側開口部が形成されるパターンで、厚み４μｍのポリイミド樹脂からなるカバー絶縁層を、ベース絶縁層の上に形成した（図４（ｆ）参照。）。 Next, similarly to the base insulating layer, a cover insulating layer made of polyimide resin having a thickness of 4 μm was formed on the base insulating layer in a pattern in which a cover-side opening was formed (see FIG. 4F). .
次いで、金属支持基板を、塩化第二鉄溶液を用いて化学エッチングして、端子に対応するベース絶縁層および判定部の下面を金属支持基板から露出させるように、ベース絶縁層および判定部にそれぞれ基板側開口部を形成した（図４（ｇ）参照。）。 Next, the metal support substrate is chemically etched using a ferric chloride solution so that the base insulating layer and the determination unit corresponding to the terminal are exposed from the metal support substrate to the base insulation layer and the determination unit, respectively. A substrate side opening was formed (see FIG. 4G).
基板側開口部の幅方向長さは、ベース絶縁層側において、０．３ｍｍであり、判定部側において、４ｍｍであった。また、基板側開口部の長手方向長さは、ベース絶縁層側において、０．３ｍｍであり、判定部側において、４ｍｍであった。 The width direction length of the substrate side opening was 0.3 mm on the base insulating layer side and 4 mm on the determination unit side. The length in the longitudinal direction of the substrate side opening was 0.3 mm on the base insulating layer side, and 4 mm on the determination unit side.
次いで、端子の下面を露出させるまで、基盤側開口部から露出している、ベース絶縁層および判定部を同時にアルカリエッチングした。ベース絶縁層をエッチングして、下側開口部と上側開口部とを形成し、判定部をエッチングして、周端脚部と厚み測定部とを形成した（図４（ｈ）参照。）。 Next, the base insulating layer and the determination portion exposed from the base-side opening were alkali etched simultaneously until the lower surface of the terminal was exposed. The base insulating layer was etched to form a lower opening and an upper opening, and the determination part was etched to form a peripheral end leg and a thickness measurement part (see FIG. 4H).
周端脚部の厚み方向長さは、５μｍであり、厚み測定部の厚みは、５μｍであった。 The length in the thickness direction of the peripheral end leg portion was 5 μm, and the thickness of the thickness measurement portion was 5 μm.
その後、めっきリードから各端子に給電して、電解ニッケルめっきと電解金めっきとを順次実施することにより、各端子の両面に、ニッケルめっき層および金めっき層からなる厚み３μｍの金属めっき層を形成した（図４（ｉ）参照。）。 After that, by supplying power to each terminal from the plating lead and performing electrolytic nickel plating and electrolytic gold plating sequentially, a metal plating layer having a thickness of 3 μm composed of a nickel plating layer and a gold plating layer is formed on both surfaces of each terminal. (See FIG. 4 (i)).
次いで、めっきリードを、塩化第二鉄溶液を用いるエッチングにより除去し、配線回路基板集合体シートを得た。
（判定部の厚みの測定）
得られた配線回路基板集合体シートから無作為に１つのブロックを選び、各判定部の厚み測定部の厚みを測定すると、いずれも４〜５μｍの範囲内であった。
Next, the plating lead was removed by etching using a ferric chloride solution to obtain a printed circuit board assembly sheet.
(Measurement of judgment part thickness)
When one block was selected at random from the obtained printed circuit board assembly sheet and the thickness of the thickness measurement part of each judgment part was measured, all were within the range of 4 to 5 μm.
このブロックに形成された回路付サスペンション基板の端子は、断線していなかった。 The terminals of the suspension board with circuit formed in this block were not disconnected.
実施例２
実施例１で選んだブロック以外の任意のブロックを選んだ以外は、実施例１と同様にして各判定部の厚み測定部の厚みを測定すると、いずれも２〜６μｍの範囲内であった。
Example 2
Except that an arbitrary block other than the block selected in Example 1 was selected, the thickness of each determination unit was measured in the same manner as in Example 1, and all were in the range of 2 to 6 μm.
このブロックに形成された回路付サスペンション基板の端子は、断線していなかった。 The terminals of the suspension board with circuit formed in this block were not disconnected.
比較例
実施例１および２で選んだブロック以外の任意のブロックを選んだ以外は、実施例１と同様にして各判定部の厚み測定部の厚みを測定すると、１μｍ未満の判定部が１箇所あった。
Comparative example When the thickness of the thickness measurement part of each determination part is measured in the same manner as in Example 1 except that an arbitrary block other than the block selected in Examples 1 and 2 is selected, there is one determination part of less than 1 μm. there were.
このブロックに形成された回路付サスペンション基板の端子は、断線していた。 The terminals of the suspension board with circuit formed in this block were disconnected.
３ 製品形成領域
４ 判定部形成領域
５ 回路付サスペンション基板
６ 判定部
７ 金属支持基板
８ ベース絶縁層
９ 導体パターン
１１ 端子
１７ 凹部
3 Product formation area 4 Judgment
Claims (1)
前記製品形成領域および前記判定部形成領域に、前記端子部に対応する段部を有するベース絶縁層および前記判定部を、絶縁層からそれぞれ形成する工程と、
前記ベース絶縁層の上に、前記端子部を備える導体層を形成する工程と、
前記金属支持基板をエッチングした後、前記ベース絶縁層および前記判定部を同時にエッチングし、前記端子部の下面を露出させる工程と、
前記判定部の厚みを測定する工程と
を備えることを特徴とする、配線回路基板の製造方法。 Preparing a metal support substrate in which a product formation region for forming a printed circuit board having a terminal portion and a determination portion formation region for forming a determination portion for determining the quality of the printed circuit board are partitioned And a process of
Forming a base insulating layer having a step portion corresponding to the terminal portion and the determination portion from the insulating layer in the product formation region and the determination portion formation region, respectively;
Forming a conductor layer including the terminal portion on the insulating base layer;
Etching the base insulating layer and the determination unit at the same time after etching the metal support substrate, exposing the lower surface of the terminal unit,
And a step of measuring the thickness of the determination unit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008146153A JP4934101B2 (en) | 2008-06-03 | 2008-06-03 | Method for manufacturing printed circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008146153A JP4934101B2 (en) | 2008-06-03 | 2008-06-03 | Method for manufacturing printed circuit board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009295691A JP2009295691A (en) | 2009-12-17 |
| JP4934101B2 true JP4934101B2 (en) | 2012-05-16 |
Family
ID=41543640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008146153A Active JP4934101B2 (en) | 2008-06-03 | 2008-06-03 | Method for manufacturing printed circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4934101B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6157978B2 (en) * | 2012-11-26 | 2017-07-05 | 日東電工株式会社 | Wiring circuit board and manufacturing method thereof |
| JP7317604B2 (en) * | 2019-07-09 | 2023-07-31 | 日東電工株式会社 | Wiring circuit board and method for manufacturing wiring circuit board |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2950016B2 (en) * | 1992-05-22 | 1999-09-20 | 三菱電機株式会社 | Method of measuring plating film thickness and etching groove depth in wet process |
| JP4386827B2 (en) * | 2004-11-29 | 2009-12-16 | 日東電工株式会社 | Method for manufacturing printed circuit board |
| JP4762734B2 (en) * | 2006-01-25 | 2011-08-31 | 日東電工株式会社 | Wiring circuit board assembly sheet and manufacturing method thereof |
-
2008
- 2008-06-03 JP JP2008146153A patent/JP4934101B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009295691A (en) | 2009-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4865453B2 (en) | Wiring circuit board and manufacturing method thereof | |
| JP5147591B2 (en) | Suspension board with circuit, manufacturing method thereof, and positioning method of suspension board with circuit | |
| JP4607612B2 (en) | Wiring circuit board and manufacturing method thereof | |
| JP4640815B2 (en) | Wiring circuit board assembly sheet and manufacturing method thereof | |
| JP4523051B2 (en) | Method for manufacturing printed circuit board | |
| JP2008218728A (en) | Wired circuit board and manufacturing method therefor | |
| JP2011049316A (en) | Printed circuit board and method of manufacturing the same | |
| JP2009124098A (en) | Electric member and method for manufacturing printed circuit board using it | |
| JP4588622B2 (en) | Method for manufacturing printed circuit board | |
| JP2008085051A (en) | Wired circuit board and its manufacturing method | |
| JP4887232B2 (en) | Method for manufacturing printed circuit board | |
| CN108024442B (en) | Wired circuit board and method for manufacturing the same | |
| JP4934101B2 (en) | Method for manufacturing printed circuit board | |
| JP2011023063A (en) | Suspension substrate, and manufacturing method of the same | |
| JP2006040414A (en) | Wiring circuit board | |
| TW201811136A (en) | Printed circuit board with thick copper conducting line and method same | |
| JP5513637B2 (en) | Method for manufacturing printed circuit board | |
| TWI479965B (en) | Method for manufacturing printed circuit board | |
| KR101987378B1 (en) | Method of manufacturing printed circuit board | |
| JP4611075B2 (en) | Printed circuit board | |
| JP6027819B2 (en) | Printed circuit board | |
| KR20120137300A (en) | Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate | |
| TWI724457B (en) | High frequency circuit board and manufacturing method thereof | |
| JP5513638B2 (en) | Printed circuit board | |
| KR101231525B1 (en) | The printed circuit board and the method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101122 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120214 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120217 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4934101 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150224 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |