JP4928588B2 - D / A converter - Google Patents

D / A converter Download PDF

Info

Publication number
JP4928588B2
JP4928588B2 JP2009162081A JP2009162081A JP4928588B2 JP 4928588 B2 JP4928588 B2 JP 4928588B2 JP 2009162081 A JP2009162081 A JP 2009162081A JP 2009162081 A JP2009162081 A JP 2009162081A JP 4928588 B2 JP4928588 B2 JP 4928588B2
Authority
JP
Japan
Prior art keywords
output
current
circuit
transistor
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009162081A
Other languages
Japanese (ja)
Other versions
JP2011019070A (en
Inventor
直行 和佐
剛 高島
Original Assignee
パナソニック電工Sunx竜野株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック電工Sunx竜野株式会社 filed Critical パナソニック電工Sunx竜野株式会社
Priority to JP2009162081A priority Critical patent/JP4928588B2/en
Publication of JP2011019070A publication Critical patent/JP2011019070A/en
Application granted granted Critical
Publication of JP4928588B2 publication Critical patent/JP4928588B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)

Description

本発明は、D/A変換装置に関するものである。   The present invention relates to a D / A converter.

従来より、デジタル信号をアナログ信号に変換するD/A変換装置が様々な形で提供されているが(例えば特許文献1参照)、これらのD/A変換装置では、通常、内部回路を過電流から保護するための保護機能が設けられている。   Conventionally, D / A converters for converting a digital signal into an analog signal have been provided in various forms (see, for example, Patent Document 1). In these D / A converters, an internal circuit is usually overcurrent. A protection function is provided to protect against damage.

図5は過電流保護機能を備えたD/A変換装置の一例であり、このD/A変換装置Aは、入力されたデジタルデータをアナログ電圧に変換するD/Aコンバータ2と、D/Aコンバータ2からのアナログ電圧を増幅するオペアンプOP1と、オペアンプOP1からのアナログ出力に応じた出力電流を生成する出力用トランジスタTr1と、出力用トランジスタTr1に接続されて上記の出力電流に応じた電位差を発生させる電流検出用抵抗R1(以下、抵抗R1と称す。)と、抵抗R1に発生する電位差がベース−エミッタ間のオン電圧を超えるとオンになって出力用トランジスタTr1をオフさせる出力遮断用トランジスタTr2と、D/Aコンバータ2にデジタルデータを出力するCPU1とを備えており、出力端子T1,T2を介して接続された負荷(例えばインバータなど)Lには、負荷抵抗に応じた電流が流れるようになっている。   FIG. 5 shows an example of a D / A converter having an overcurrent protection function. The D / A converter A includes a D / A converter 2 that converts input digital data into an analog voltage, and a D / A converter. An operational amplifier OP1 that amplifies the analog voltage from the converter 2, an output transistor Tr1 that generates an output current corresponding to the analog output from the operational amplifier OP1, and a potential difference corresponding to the output current connected to the output transistor Tr1. A current detection resistor R1 to be generated (hereinafter referred to as resistor R1) and an output cutoff transistor that turns on and turns off the output transistor Tr1 when the potential difference generated in the resistor R1 exceeds the on-voltage between the base and the emitter. Tr2 and a CPU 1 that outputs digital data to the D / A converter 2 are provided via output terminals T1 and T2. The connection has been loaded (for example, an inverter, etc.) L, so that the current corresponding to the load resistance.

ここで、負荷Lの負荷抵抗が小さい場合には、負荷Lに流れる出力電流Iが大きくなることから抵抗R1に発生する電位差も大きくなる。そして、この電位差が上記のオン電圧を超えると出力遮断用トランジスタTr2がオンになり、その結果、オペアンプOP1のアナログ出力が出力遮断用トランジスタTr2側に出力されることになるから、出力用トランジスタTr1がオフになる。出力用トランジスタTr1がオフになると、負荷Lへの出力電圧が低下することから出力電流Iも低下し、その結果、抵抗R1に発生する電位差が上記のオン電圧よりも小さくなる。そして、出力遮断用トランジスタTr2がオフになることで出力用トランジスタTr1が再度オンになり、負荷Lに再び駆動信号が出力される。以後、上記の動作を繰り返すことで出力電圧を低下させ、内部の電源回路や出力用トランジスタTr1に過大な負荷が印加されるのを防止できるようになっている。   Here, when the load resistance of the load L is small, since the output current I flowing through the load L is large, the potential difference generated in the resistor R1 is also large. When this potential difference exceeds the above-mentioned ON voltage, the output cutoff transistor Tr2 is turned on. As a result, the analog output of the operational amplifier OP1 is output to the output cutoff transistor Tr2. Therefore, the output transistor Tr1 Turns off. When the output transistor Tr1 is turned off, the output voltage to the load L is lowered, so that the output current I is also lowered. As a result, the potential difference generated in the resistor R1 becomes smaller than the on-voltage. When the output cutoff transistor Tr2 is turned off, the output transistor Tr1 is turned on again, and the drive signal is output to the load L again. Thereafter, by repeating the above operation, the output voltage is lowered, and it is possible to prevent an excessive load from being applied to the internal power supply circuit and the output transistor Tr1.

特開平8−51365号公報(段落[0013]、及び、第1,2図)JP-A-8-51365 (paragraph [0013] and FIGS. 1 and 2)

上述の図5に示したD/A変換装置Aでは、個体差や温度変動などによって出力遮断用トランジスタTr2のオン電圧が変動することになり、その結果、過電流保護機能が動作する際の検出電流の閾値にもばらつきが生じるから、出力用トランジスタTr1を選定する際にはこの閾値のばらつきを考慮する必要があった。また、出力用トランジスタTr1に流す許容電流の仕様を大きくする場合には、検出電流の閾値のばらつきも考慮して連続最大許容電流(定格電流)の大きいトランジスタを選定することになり、その結果、トランジスタに大型で高価な素子を使用する必要があるから、装置の大型化やコスト高を招くものであった。   In the D / A converter A shown in FIG. 5 described above, the on-voltage of the output cutoff transistor Tr2 fluctuates due to individual differences or temperature fluctuations, and as a result, detection when the overcurrent protection function operates is detected. Since the current threshold value also varies, it is necessary to consider this threshold value variation when selecting the output transistor Tr1. In addition, when the specification of the allowable current flowing through the output transistor Tr1 is increased, a transistor having a large continuous maximum allowable current (rated current) is selected in consideration of variations in the threshold of the detection current. Since it is necessary to use a large and expensive element for the transistor, the apparatus is increased in size and cost.

本発明は上記問題点に鑑みて為されたものであり、その目的とするところは、装置の大型化やコストアップを招くことなく出力許容電流の仕様を大きくすることが可能であるとともに、利便性や信頼性を向上させたD/A変換装置を提供することにある。   The present invention has been made in view of the above-described problems, and the object of the present invention is to increase the specification of the allowable output current without increasing the size and cost of the apparatus, and for convenience. An object of the present invention is to provide a D / A conversion device with improved performance and reliability.

請求項1の発明は、デジタルデータに応じた出力電圧を発生させるD/A変換手段と、電子回路により構成されて瞬時的に流れる出力電流を所定の瞬時最大許容電流以下に制限する第1の過電流保護手段と、ソフトウェアにより構成されて連続的に流れる出力電流を瞬時最大許容電流より小さい所定の連続最大許容電流以下に制限する第2の過電流保護手段とを備え、D/A変換手段は、入力されたデジタルデータをアナログ電圧に変換するD/A変換回路と、D/A変換回路からの出力電圧を増幅する増幅回路と、増幅回路の出力電圧値によって出力電流を生成して出力端子から出力する出力回路とを備え、第1の過電流保護手段は、瞬時的に流れる出力電流が瞬時最大許容電流以下となるように出力回路の出力を制限し、第2の過電流保護手段は、連続的に流れる出力電流が連続最大許容電流以下となるようにD/A変換回路に入力されるデジタルデータを制限することを特徴とする。 According to the first aspect of the present invention, there is provided a D / A conversion means for generating an output voltage corresponding to digital data, and an electronic circuit configured to limit an instantaneously flowing output current to a predetermined instantaneous maximum allowable current or less. D / A conversion means, comprising: overcurrent protection means; and second overcurrent protection means configured to limit a continuously flowing output current configured by software to a predetermined continuous maximum allowable current smaller than an instantaneous maximum allowable current. Outputs a D / A converter circuit that converts input digital data into an analog voltage, an amplifier circuit that amplifies the output voltage from the D / A converter circuit, and generates an output current based on the output voltage value of the amplifier circuit. An output circuit that outputs from the terminal, and the first overcurrent protection means limits the output of the output circuit so that the instantaneously flowing output current is less than or equal to the instantaneous maximum allowable current, and the second overcurrent protection Means is characterized that you limit the digital data input to D / A converter circuit so that the output current flowing continuously becomes the continuous maximum allowable current below.

請求項の発明は、出力回路は、増幅回路の出力電圧値によって出力電流を生成する出力用トランジスタを有し、出力用トランジスタに接続されて出力電流に応じた電位差を発生させる電流検出用抵抗と、電流検出用抵抗に発生した電位差を検出する電圧検出回路と、電圧検出回路の検出結果をデジタルデータに変換するA/D変換回路とが設けられ、第2の過電流保護手段は、A/D変換回路からのデジタルデータに基づいて出力電流を算出する電流演算手段と、電流演算手段の演算結果が予め設定された閾値を超えたか否かを監視し、演算結果が閾値を超えた場合には出力電流が連続最大許容電流以下となるようなデジタルデータをD/A変換回路に出力する電流監視手段とを備えることを特徴とする。 According to a second aspect of the invention, the output circuit includes an output transistor for generating an output current by the output voltage of the amplifying circuit, for current detection for generating a potential difference corresponding to that output current connected to the output transistor A resistor, a voltage detection circuit that detects a potential difference generated in the current detection resistor, and an A / D conversion circuit that converts a detection result of the voltage detection circuit into digital data, and the second overcurrent protection means includes: beyond current calculating means for calculating an output current based on the digital data from the a / D converter circuit, monitors whether exceeds a threshold value calculation result is set in advance of the current calculation unit, computation results to the threshold And a current monitoring means for outputting digital data such that the output current is equal to or less than the maximum continuous allowable current to the D / A conversion circuit.

請求項の発明は、第1の過電流保護手段は、電流検出用抵抗に発生した電位差がベース−エミッタ間のオン電圧を超えるとオンになって出力用トランジスタをオフさせる出力遮断用トランジスタを備えることを特徴とする。 According to a third aspect of the present invention, the first overcurrent protection means includes an output cutoff transistor that turns on when the potential difference generated in the current detection resistor exceeds the on-voltage between the base and the emitter and turns off the output transistor. It is characterized by providing.

上記の従来例では、D/A変換装置の出力許容電流の仕様を大きくする場合、検出電流の閾値を考慮して連続最大許容電流の大きい出力用トランジスタを選定する必要があるから、装置の大型化やコストアップを招くことになるが、請求項1の発明によれば、連続最大許容電流に対しては、ばらつきの少ないソフトウェアにより構成される第2の過電流保護手段を用いているので、出力許容電流の仕様を大きくする場合でも連続最大許容電流の大きさを大きくしなくてもよく、従来例に比べて出力回路の小型化が可能になるという効果がある。また、出力許容電流の仕様を従来例と同じ値に設定した場合には、従来例に比べて連続最大許容電流の小さい出力回路を用いることができるので、小型化ならびに低コスト化を実現することができるという効果がある。さらに、瞬時的な過電流に対しては演算処理などの遅れからソフトウェアでは対応できない場合もありえるが、本発明では瞬時的な過電流に対しては電子回路により構成される第1の過電流保護手段を用いているので、演算処理などによって遅れることがなく確実に電流制限を行うことができるという効果がある。また、出力許容電流の仕様を大きくすることによって、接続できる機器の幅が拡がることからユーザの利便性が向上し、さらに過電流の検出精度が向上することで、過電流による内部回路の破損を防止することができ、その結果信頼性の高いD/A変換装置を提供することができるという効果もある。   In the above conventional example, when the specification of the allowable output current of the D / A converter is increased, it is necessary to select an output transistor having a large continuous maximum allowable current in consideration of the threshold of the detection current. According to the invention of claim 1, the second overcurrent protection means configured by software with little variation is used for the continuous maximum allowable current. Even when the specification of the allowable output current is increased, the continuous maximum allowable current need not be increased, and the output circuit can be downsized as compared with the conventional example. In addition, when the output allowable current specification is set to the same value as the conventional example, an output circuit with a smaller continuous maximum allowable current can be used compared to the conventional example, so that downsizing and cost reduction can be realized. There is an effect that can be. Furthermore, although there may be a case where the software cannot cope with an instantaneous overcurrent due to a delay in arithmetic processing or the like, in the present invention, the first overcurrent protection configured by an electronic circuit against the instantaneous overcurrent. Since the means is used, there is an effect that the current can be surely limited without being delayed by arithmetic processing or the like. Also, by increasing the specifications of the allowable output current, the range of devices that can be connected is expanded, improving user convenience, and improving the accuracy of overcurrent detection, which can damage internal circuits due to overcurrent. As a result, it is possible to provide a highly reliable D / A converter.

請求項2の発明によれば、請求項1と同様の効果が得られる。   According to the invention of claim 2, the same effect as that of claim 1 can be obtained.

請求項3の発明によれば、請求項1と同様の効果が得られる。   According to the invention of claim 3, the same effect as that of claim 1 can be obtained.

本実施形態のD/A変換装置を示す概略回路図である。It is a schematic circuit diagram which shows the D / A converter of this embodiment. (a)(b)は同上の動作を説明するフローチャートである。(A) (b) is a flowchart explaining the operation | movement same as the above. 同上の各種動作パターンを説明するための説明図である。It is explanatory drawing for demonstrating various operation | movement patterns same as the above. (a)は従来例のD/A変換装置の仕様を示すグラフ、(b)は本実施形態のD/A変換装置の仕様を示すグラフである。(A) is a graph which shows the specification of the D / A converter of a prior art example, (b) is a graph which shows the specification of the D / A converter of this embodiment. 従来例のD/A変換装置を示す概略回路図である。It is a schematic circuit diagram which shows the D / A converter of a prior art example.

以下に、本発明に係るD/A変換装置の実施形態を図1〜図4に基づいて説明する。本発明に係るD/A変換装置は、例えばプログラマブルコントローラ等に用いられ、出力端子を介して接続される負荷(例えばインバータなどのアナログ機器)に駆動信号を出力する。   Hereinafter, an embodiment of a D / A conversion device according to the present invention will be described with reference to FIGS. The D / A converter according to the present invention is used in, for example, a programmable controller and outputs a drive signal to a load (for example, an analog device such as an inverter) connected via an output terminal.

図1は本実施形態のD/A変換装置Aの概略回路図であり、本D/A変換装置Aは、入力されるデジタルデータをアナログ電圧に変換するD/Aコンバータ(D/A変換回路)2と、D/Aコンバータ2からのアナログ電圧を増幅するオペアンプOP1と、オペアンプOP1からのアナログ出力に応じた出力電流Iを生成する出力用トランジスタ(出力回路)Tr1と、出力用トランジスタTr1に接続されて出力電流に応じた電位差Vrを発生させる電流検出用抵抗R1(以下、抵抗R1と称す。)と、ベース−エミッタ間に抵抗R1が接続されるとともに、コレクタが出力用トランジスタTr1のベースに接続され、抵抗R1に発生した電位差Vrがベース−エミッタ間のオン電圧を超えるとオンになって、出力用トランジスタTr1をオフさせる出力遮断用トランジスタTr2と、抵抗R1に発生した電位差Vrを検出するオペアンプ(電圧検出回路)OP2と、オペアンプOP2の出力をデジタルデータに変換して後述のCPU1に出力するA/Dコンバータ(A/D変換回路)3と、外部からの制御情報に基づいて、デジタルデータをシリアル通信にてD/Aコンバータ2に送信するCPU1とを備えている。   FIG. 1 is a schematic circuit diagram of a D / A converter A according to the present embodiment. The D / A converter A is a D / A converter (D / A converter circuit) that converts input digital data into an analog voltage. ) 2, an operational amplifier OP 1 that amplifies the analog voltage from the D / A converter 2, an output transistor (output circuit) Tr 1 that generates an output current I corresponding to the analog output from the operational amplifier OP 1, and an output transistor Tr 1 A resistor R1 (hereinafter referred to as resistor R1) that is connected to generate a potential difference Vr corresponding to the output current and a resistor R1 are connected between the base and the emitter, and a collector is the base of the output transistor Tr1. Is turned on when the potential difference Vr generated in the resistor R1 exceeds the on-voltage between the base and the emitter, and the output transistor Tr1 is turned on. An output cutoff transistor Tr2, an operational amplifier (voltage detection circuit) OP2 that detects the potential difference Vr generated in the resistor R1, and an A / D converter that converts the output of the operational amplifier OP2 into digital data and outputs the digital data to the CPU 1 described later ( (A / D conversion circuit) 3 and a CPU 1 for transmitting digital data to the D / A converter 2 by serial communication based on control information from the outside.

D/Aコンバータ2の出力端はオペアンプOP1の非反転入力端子(+端子)に接続され、オペアンプOP1の反転入力端子(−端子)は抵抗R6を介してグランドGNDに接続されている。また、オペアンプOP1の出力端は出力用トランジスタTr1のベースに接続され、出力用トランジスタTr1のコレクタには15V電源が接続されている。さらに、オペアンプOP1の出力端には出力遮断用トランジスタTr2のコレクタが接続され、出力遮断用トランジスタTr2のベースは出力用トランジスタTr1のエミッタに接続され、出力遮断用トランジスタTr2のエミッタは抵抗R7を介してオペアンプOP1の反転入力端子に接続されている。また、出力用トランジスタTr1のエミッタには抵抗R1の一端が接続され、抵抗R1の他端は一方の出力端子T1に接続されている。なお、他方の出力端子T2はグランドGNDに接続されている。   The output terminal of the D / A converter 2 is connected to the non-inverting input terminal (+ terminal) of the operational amplifier OP1, and the inverting input terminal (− terminal) of the operational amplifier OP1 is connected to the ground GND via the resistor R6. The output terminal of the operational amplifier OP1 is connected to the base of the output transistor Tr1, and the 15V power supply is connected to the collector of the output transistor Tr1. Further, the output terminal of the operational amplifier OP1 is connected to the collector of the output cutoff transistor Tr2, the base of the output cutoff transistor Tr2 is connected to the emitter of the output transistor Tr1, and the emitter of the output cutoff transistor Tr2 is connected through the resistor R7. Are connected to the inverting input terminal of the operational amplifier OP1. One end of the resistor R1 is connected to the emitter of the output transistor Tr1, and the other end of the resistor R1 is connected to one output terminal T1. The other output terminal T2 is connected to the ground GND.

また、オペアンプOP2の反転入力端子は抵抗R2を介して抵抗R1の上記他端に接続されるとともに、抵抗R4を介してオペアンプOP2の出力端に接続されている。さらに、オペアンプOP2の非反転入力端子は抵抗R3を介して抵抗R1の上記一端に接続されるとともに、抵抗R5を介してグランドGNDに接続されており、所謂差動増幅回路を構成している。また、オペアンプOP2の出力端はA/Dコンバータ3のアナログ入力端子ANに接続され、A/Dコンバータ3の出力端子はCPU1に接続されている。すなわち、A/Dコンバータ3からの出力データはCPU1に入力されるのである。なお、A/Dコンバータ3のアナログ基準電圧端子AVddには5V電源が接続されるとともに、アナログ基準電圧端子AVssにはグランドGNDが接続されており、抵抗R1に発生する電位差Vrが、基準電圧5Vに対する割合としてデジタル変換され、CPU1に入力されるのである。   The inverting input terminal of the operational amplifier OP2 is connected to the other end of the resistor R1 through the resistor R2, and is connected to the output terminal of the operational amplifier OP2 through the resistor R4. Further, the non-inverting input terminal of the operational amplifier OP2 is connected to the one end of the resistor R1 through the resistor R3, and is connected to the ground GND through the resistor R5, thereby forming a so-called differential amplifier circuit. The output terminal of the operational amplifier OP2 is connected to the analog input terminal AN of the A / D converter 3, and the output terminal of the A / D converter 3 is connected to the CPU1. That is, output data from the A / D converter 3 is input to the CPU 1. Note that a 5 V power source is connected to the analog reference voltage terminal AVdd of the A / D converter 3 and a ground GND is connected to the analog reference voltage terminal AVss. The potential difference Vr generated in the resistor R1 is a reference voltage of 5 V. It is converted into a digital value as a ratio to and input to the CPU 1.

CPU1は、外部からの制御情報に基づいてK0〜K4095(Kは10進数を表す)のデジタルデータをD/Aコンバータ2に書き込むデータ書込手段11と、A/Dコンバータ3からのデジタルデータに基づいて本装置Aの出力電流Iを算出する電流演算手段13と、電流演算手段13の演算結果が予め設定された閾値を超えたか否かを監視し、演算結果が閾値を超えた場合にはデータ書込手段11からD/Aコンバータ2に書き込まれるデジタルデータを所定値(出力電流Iが連続最大許容電流以下となるような値)に制限する電流監視手段12と、記憶手段14とを備えており、記憶手段14には抵抗R1の抵抗値や検出電流の閾値などが予め登録されている。ここに、上記のデータ書込手段11、電流監視手段12、および電流演算手段13は、CPU1が実行するソフトウェアにより実現される。   The CPU 1 converts the digital data of K0 to K4095 (K represents a decimal number) into the D / A converter 2 based on the control information from the outside, and the digital data from the A / D converter 3. Based on the current calculation means 13 for calculating the output current I of the present apparatus A and whether or not the calculation result of the current calculation means 13 exceeds a preset threshold value, and if the calculation result exceeds the threshold value, Current monitoring means 12 for limiting digital data written from the data writing means 11 to the D / A converter 2 to a predetermined value (a value such that the output current I is equal to or less than the continuous maximum allowable current) and a storage means 14 are provided. In the storage unit 14, a resistance value of the resistor R1, a threshold value of the detection current, and the like are registered in advance. Here, the data writing unit 11, the current monitoring unit 12, and the current calculation unit 13 are realized by software executed by the CPU 1.

ここにおいて、本実施形態のD/Aコンバータ2は12ビットの分解能を有するコンバータであり、入力されたデジタルデータK0〜K4095に応じて0V〜2.5Vのアナログ電圧を出力する。また、オペアンプOP1は4倍の増幅率に設定されており、その結果、出力端子T1,T2間には0V〜10Vの電圧Vが出力される。   Here, the D / A converter 2 of this embodiment is a converter having a resolution of 12 bits, and outputs an analog voltage of 0 V to 2.5 V according to the input digital data K0 to K4095. The operational amplifier OP1 is set to a fourfold amplification factor, and as a result, a voltage V of 0V to 10V is output between the output terminals T1 and T2.

ここで、本実施形態のD/A変換装置Aでは、出力用トランジスタTr1に瞬時的に流れる出力電流Iが所定の瞬時最大許容電流を超えた場合に抵抗R1に発生する電位差Vrが出力遮断用トランジスタTr2のオン電圧を超えるように設定されており、出力遮断用トランジスタTr2により第1の過電流保護手段が構成されている。また、上記の電流演算手段13および電流監視手段12により第2の過電流保護手段が構成されており、電流監視手段12は、出力用トランジスタTr1に連続的に流れる出力電流Iが所定の連続最大許容電流を超えると、出力電流Iが連続最大許容電流以下となるように、データ書込手段11からD/Aコンバータ2に書き込まれるデジタルデータを所定値に制限する。   Here, in the D / A converter A of the present embodiment, the potential difference Vr generated in the resistor R1 when the output current I that instantaneously flows through the output transistor Tr1 exceeds a predetermined instantaneous maximum allowable current is the output cutoff. The on-voltage of the transistor Tr2 is set to be exceeded, and the first overcurrent protection means is constituted by the output cutoff transistor Tr2. The current calculation means 13 and the current monitoring means 12 constitute a second overcurrent protection means, and the current monitoring means 12 is configured such that the output current I continuously flowing through the output transistor Tr1 is a predetermined continuous maximum. When the allowable current is exceeded, the digital data written from the data writing unit 11 to the D / A converter 2 is limited to a predetermined value so that the output current I becomes equal to or less than the continuous maximum allowable current.

図2は本実施形態のD/A変換装置Aの動作を説明するためのフローチャートであり、図2(a)は第2の過電流保護手段(電流演算手段13および電流監視手段12)によって出力制限(電流制限)を行う場合のメインルーチンを、図2(b)は出力制限動作のサブルーチンをそれぞれ示している。メインルーチンでは、オペアンプOP2において抵抗R1に発生する電位差Vrが測定され(ステップS1)、この測定値に応じたデジタルデータがA/Dコンバータ3を介してCPU1に入力される。そして、CPU1では、電流演算手段13が、予め登録した抵抗R1の抵抗値と測定した電位差Vrとから出力電流Iを算出し(ステップS2)、その後電流監視手段12が、予め登録した制限電流Ilと算出した出力電流Iとの大小関係を比較する(ステップS3)。その結果、出力電流Iが制限電流Ilよりも小さい場合にはステップS1に戻って電流の監視を継続し、出力電流Iが制限電流Ilよりも大きい場合には図2(b)に示す出力制限動作のサブルーチンに移行することになる(ステップS4)。   FIG. 2 is a flowchart for explaining the operation of the D / A converter A according to the present embodiment. FIG. 2A is output by the second overcurrent protection means (current calculation means 13 and current monitoring means 12). FIG. 2 (b) shows a main routine for limiting (current limiting), and FIG. 2 (b) shows an output limiting operation subroutine. In the main routine, the potential difference Vr generated in the resistor R1 in the operational amplifier OP2 is measured (step S1), and digital data corresponding to the measured value is input to the CPU 1 via the A / D converter 3. Then, in the CPU 1, the current calculation means 13 calculates the output current I from the resistance value of the resistor R1 registered in advance and the measured potential difference Vr (step S2), and then the current monitoring means 12 detects the limit current Il registered in advance. Are compared with the calculated output current I (step S3). As a result, if the output current I is smaller than the limit current Il, the process returns to step S1 to continue monitoring the current. If the output current I is greater than the limit current Il, the output limit shown in FIG. The process proceeds to an operation subroutine (step S4).

次に、出力制限動作のサブルーチンについて説明するが、以下の説明では、CPU1のデータ書込手段11からD/Aコンバータ2にデジタル値D1=K4095が書き込まれている場合の出力制限動作について説明する。電流監視手段12は、ステップS5においてデータ書込手段11に対して指示したデジタル値D1からD/Aコンバータ2のアナログ電圧Viを算出し(ステップS6)、本例ではVi=2×1.25×(D1/4095)=2.5Vとなる。次に、電流監視手段12は、算出したアナログ電圧ViとオペアンプOP1の増幅率から出力電圧Vを算出し(ステップS7)、本例ではV=Vi×4=10Vとなる。さらに、電流監視手段12は、算出した出力電圧Vとメインルーチンで算出した出力電流I(例えば20mA)から負荷Lの負荷抵抗Rzを算出し(ステップS8)、本例ではRz=V/I=500Ωとなる。続けて、電流監視手段12は、算出した負荷抵抗Rzと上記の制限電流Il(例えば12mA)から制限電圧Vlを算出し(ステップS9)、本例ではVl=Il×Rz=6Vとなる。さらに、電流監視手段12は、算出した制限電圧Vlをデジタル値D2に換算し(ステップS10)、本例ではD2=Vl÷4÷2÷1.25×4095=2457となる。そして最後に、換算したデジタル値D2をデータ書込手段11からD/Aコンバータ2に書き込ませると(ステップS11)、出力端子T1,T2間には6Vの電圧が出力される。なおこのとき、出力用トランジスタTr1に流れる出力電流Iは、I=V/Rz=12mAに制限されることになる。   Next, the output limiting operation subroutine will be described. In the following description, the output limiting operation when the digital value D1 = K4095 is written from the data writing means 11 of the CPU 1 to the D / A converter 2 will be described. . The current monitoring unit 12 calculates the analog voltage Vi of the D / A converter 2 from the digital value D1 instructed to the data writing unit 11 in step S5 (step S6). In this example, Vi = 2 × 1.25. X (D1 / 4095) = 2.5V. Next, the current monitoring unit 12 calculates the output voltage V from the calculated analog voltage Vi and the amplification factor of the operational amplifier OP1 (step S7), and in this example, V = Vi × 4 = 10V. Further, the current monitoring unit 12 calculates the load resistance Rz of the load L from the calculated output voltage V and the output current I (for example, 20 mA) calculated in the main routine (step S8), and in this example, Rz = V / I = 500Ω. Subsequently, the current monitoring unit 12 calculates a limit voltage Vl from the calculated load resistance Rz and the limit current Il (for example, 12 mA) (step S9), and in this example, Vl = Il × Rz = 6V. Furthermore, the current monitoring unit 12 converts the calculated limit voltage Vl into a digital value D2 (step S10), and in this example, D2 = Vl ÷ 4 ÷ 2 ÷ 1.25 × 4095 = 2457. Finally, when the converted digital value D2 is written to the D / A converter 2 from the data writing means 11 (step S11), a voltage of 6V is output between the output terminals T1 and T2. At this time, the output current I flowing through the output transistor Tr1 is limited to I = V / Rz = 12 mA.

ここにおいて、例えば短絡などによって出力用トランジスタTr1に瞬時最大許容電流を超える電流が瞬時的に流れた場合、上述のようにソフトウェアを用いた方法では、演算処理などの遅れから効果的に電流制限が行えない可能性があるが、本実施形態では、このような瞬時最大許容電流に対しては出力遮断用トランジスタTr2を用いて直接的に出力制限が行えるようになっている。以下、出力電流Iが瞬時最大許容電流を超えた場合の出力制限動作について説明する。   Here, for example, when a current exceeding the instantaneous maximum allowable current flows instantaneously in the output transistor Tr1 due to a short circuit or the like, the method using software as described above can effectively limit the current due to a delay in arithmetic processing. Although there is a possibility that it cannot be performed, in this embodiment, such an instantaneous maximum allowable current can be directly limited using the output cutoff transistor Tr2. Hereinafter, the output limiting operation when the output current I exceeds the instantaneous maximum allowable current will be described.

出力電流Iが瞬時最大許容電流を超えると、抵抗R1に発生する電位差Vrが出力遮断用トランジスタTr2のベース−エミッタ間のオン電圧より大きくなり、出力遮断用トランジスタTr2がオンになる。出力遮断用トランジスタTr2がオンになると、オペアンプOP1のアナログ出力が出力遮断用トランジスタTr2側に出力されることになるから、出力用トランジスタTr1がオフになる。出力用トランジスタTr1がオフになると、負荷Lへの出力電圧Vが低下することから出力電流Iも低下し、その結果、抵抗R1に発生する電位差Vrが上記のオン電圧よりも小さくなる。そして、出力遮断用トランジスタTr2がオフになることで出力用トランジスタTr1が再度オンになり、負荷Lに再び駆動信号が出力される。以後、上記の動作を繰り返すことで出力電圧Vを低下させ、内部の電源回路や出力用トランジスタTr1に過大な負荷が印加されるのを防止するのである。   When the output current I exceeds the instantaneous maximum allowable current, the potential difference Vr generated in the resistor R1 becomes larger than the on-voltage between the base and the emitter of the output cutoff transistor Tr2, and the output cutoff transistor Tr2 is turned on. When the output cutoff transistor Tr2 is turned on, the analog output of the operational amplifier OP1 is output to the output cutoff transistor Tr2 side, so that the output transistor Tr1 is turned off. When the output transistor Tr1 is turned off, the output voltage V to the load L is lowered, so that the output current I is also lowered. As a result, the potential difference Vr generated in the resistor R1 becomes smaller than the above-mentioned on voltage. When the output cutoff transistor Tr2 is turned off, the output transistor Tr1 is turned on again, and the drive signal is output to the load L again. Thereafter, the output voltage V is lowered by repeating the above operation, and an excessive load is prevented from being applied to the internal power supply circuit and the output transistor Tr1.

ここで、ハードウェアの場合、その個体差により電気的特性にばらつきが生じるため、検出電流の閾値がばらつくことになるが、ソフトウェアでは個体差などによるばらつきがないため、検出電流の閾値のばらつきを小さくすることが可能である。また、検出電流の閾値のばらつきをさらに小さくするためには、出力電流Iを正確に把握することが重要であり、そのためには抵抗R1の抵抗値を正確に把握することが必要になってくる。そこで、本実施形態では、抵抗R1として高精度且つ温度ドリフトが小さいものを使用し、さらに抵抗R1の抵抗値をテスターにより測定し、上記の記憶手段14にメモリしている。   Here, in the case of hardware, the electrical characteristics vary due to individual differences, so the detection current threshold varies, but in software there is no variation due to individual differences, etc. It can be made smaller. Further, in order to further reduce the variation in the threshold value of the detection current, it is important to accurately grasp the output current I. For that purpose, it is necessary to accurately grasp the resistance value of the resistor R1. . Therefore, in the present embodiment, a resistor R1 having a high accuracy and a small temperature drift is used, and the resistance value of the resistor R1 is measured by a tester and stored in the storage means 14.

図3はソフトウェアによって出力制限する場合の各種動作パターンを示している。例えば実線aに示す例では、出力電流Iが制限電流Il1に達した場合には閾値電流Il2(Il2<Il1)まで瞬時に低下させている。つまりこの場合、制限電流Il1を保持する時間t1と、制限電流Il1から閾値電流Il2まで低下させるのに要する時間t2とがともに0に設定されている。次に、実線bに示す例では、出力電流Iが制限電流Il1に達すると瞬時に低下させているためt1=0であるが、制限電流Il1から閾値電流Il2まで時間t2(t2>0)をかけて緩やかに低下させている。さらに、実線cに示す例では、出力電流Iが制限電流Il1に達すると一定時間(t1>0)保持した後、閾値電流Il2まで瞬時に低下させている(t2=0)。最後に、実線dに示す例では、出力電流Iが制限電流Il1に達すると一定時間(t1>0)保持した後、閾値電流Il2まで時間t2(t2>0)をかけて緩やかに低下させている。つまり、急激に電流制限することによってアナログ機器やその負荷に対して影響がある場合、例えばモータを急激に減速させることで脱調などが生じる場合には、上記の実線b〜dに示すような制御方法を取るのが望ましい。   FIG. 3 shows various operation patterns when the output is limited by software. For example, in the example shown by the solid line a, when the output current I reaches the limit current Il1, it is instantaneously reduced to the threshold current Il2 (Il2 <Il1). That is, in this case, both the time t1 for holding the limit current Il1 and the time t2 required to reduce the limit current Il1 to the threshold current Il2 are both set to zero. Next, in the example shown by the solid line b, when the output current I reaches the limit current Il1, it is instantaneously decreased, so t1 = 0. However, the time t2 (t2> 0) from the limit current Il1 to the threshold current Il2 is set. Over time. Further, in the example shown by the solid line c, when the output current I reaches the limit current Il1, the output current I is held for a certain time (t1> 0) and then instantaneously decreased to the threshold current Il2 (t2 = 0). Finally, in the example shown by the solid line d, when the output current I reaches the limit current Il1, the output current I is held for a certain time (t1> 0) and then gradually decreased to the threshold current Il2 over the time t2 (t2> 0). Yes. That is, when there is an influence on an analog device and its load by abruptly limiting the current, for example, when a step-out occurs due to a rapid deceleration of the motor, as shown by the solid lines b to d above. It is desirable to take a control method.

ここにおいて、上述した出力遮断用トランジスタTr2は、個体差や温度変動などによってオン電圧が変動するので、この変動幅を考慮すると出力用トランジスタTr1の閾値は図4(a)中の斜線部eのように所定の幅でばらつくことになる。そのため、出力遮断用トランジスタTr2のみで電流制限を行う従来型のD/A変換装置Aでは、装置の出力許容電流の仕様を大きくしようとすると、上記の変動幅を考慮して連続最大許容電流の大きい出力用トランジスタTr1を選定することになる。その結果、大型で高価な出力用トランジスタを使用する必要があり、装置の大型化やコストアップを招くものであった。   Here, since the on-state voltage of the output cutoff transistor Tr2 described above varies due to individual differences or temperature variations, the threshold value of the output transistor Tr1 is the value of the shaded portion e in FIG. As shown in FIG. For this reason, in the conventional D / A converter A that limits the current only by the output cutoff transistor Tr2, if the specification of the output allowable current of the device is to be increased, the continuous maximum allowable current is considered in consideration of the above fluctuation range. A large output transistor Tr1 is selected. As a result, it is necessary to use a large and expensive output transistor, resulting in an increase in size and cost of the device.

一方、本発明に係るD/A変換装置Aでは、連続最大許容電流に対してはばらつきの少ないソフトウェアを用いているので、例えば図4(b)に示すように出力許容電流の仕様を10mA(図中の破線h)から15mAに変更する場合でも連続最大許容電流の値はそのままでよく、従来例に比べて出力用トランジスタTr1の小型化が可能である。また、出力許容電流の仕様を大きくすることによって、接続できる機器の幅が拡がることからユーザの利便性が向上し、さらに過電流の検出精度が向上することで、過電流による内部回路(例えば出力用トランジスタTr1や抵抗R1や電源ICなど)の破損を防止することができ、その結果信頼性の高いD/A変換装置Aを提供することができる。なお、図4(b)中の二点鎖線gは、出力電流を連続最大許容電流以下に制限するための閾値を示しており、出力電流がこの閾値を超えると、ソフトウェア(電流演算手段13および電流監視手段12)により電流制限が実行されるのである。   On the other hand, since the D / A converter A according to the present invention uses software with little variation for the continuous maximum allowable current, for example, as shown in FIG. Even when the broken line h) in the figure is changed to 15 mA, the value of the continuous maximum allowable current is not changed, and the output transistor Tr1 can be downsized as compared with the conventional example. In addition, by increasing the specification of the allowable output current, the range of devices that can be connected is expanded, improving the convenience for the user, and further improving the detection accuracy of the overcurrent. Damage to the transistor Tr1, the resistor R1, the power supply IC, etc.) can be prevented, and as a result, a highly reliable D / A converter A can be provided. Note that a two-dot chain line g in FIG. 4B indicates a threshold value for limiting the output current to the continuous maximum allowable current or less. If the output current exceeds this threshold value, the software (current calculation means 13 and Current limiting is performed by the current monitoring means 12).

また、出力許容電流の仕様を従来例と同じ値に設定した場合には、従来例に比べて連続最大許容電流の小さいトランジスタを用いることができるので、小型化ならびに低コスト化を実現することができる。さらに、瞬時的な過電流に対しては演算処理などの遅れからソフトウェアでは対応できない場合もありうるが、本実施形態では、図4(b)に示すように瞬時的な過電流に対しては出力遮断用トランジスタTr2を用いているので、演算処理などによって遅れることがなく確実に電流制限を行うことができる。なお、図4(b)中の斜線部fは、出力遮断用トランジスタTr2のオン電圧の変動に伴う出力用トランジスタTr1の閾値のばらつき幅を示している。   In addition, when the specification of the allowable output current is set to the same value as the conventional example, a transistor having a continuous maximum allowable current smaller than that of the conventional example can be used, so that downsizing and cost reduction can be realized. it can. Furthermore, although there may be a case where the software cannot cope with an instantaneous overcurrent due to a delay in arithmetic processing or the like, in the present embodiment, as shown in FIG. Since the output cutoff transistor Tr2 is used, the current can be surely limited without delay due to arithmetic processing or the like. Note that a hatched portion f in FIG. 4B indicates a variation width of the threshold value of the output transistor Tr1 due to a change in the ON voltage of the output cutoff transistor Tr2.

ここにおいて、図4(b)中の実線jは、例えば出力端子の短絡などによって生じる瞬時的な過電流を示しており、この場合、出力遮断用トランジスタTr2がオンになることによって、出力用トランジスタTr1に瞬時的に流れる電流が閾値f以下に制限される。また、図4(b)中の実線kは、負荷電流の大きいアナログ機器が接続された場合に連続的に流れる過電流を示しており、この場合、出力用トランジスタTr1に連続的に流れる電流が閾値g以下に制限される。   Here, a solid line j in FIG. 4B indicates an instantaneous overcurrent caused by, for example, a short circuit of the output terminal. In this case, when the output cutoff transistor Tr2 is turned on, the output transistor The current that flows instantaneously through Tr1 is limited to the threshold value f or less. Also, a solid line k in FIG. 4B indicates an overcurrent that continuously flows when an analog device having a large load current is connected. In this case, the current that continuously flows through the output transistor Tr1 It is limited to the threshold value g or less.

なお、上述した実施形態は一例であって、瞬時最大許容電流に対しては電子回路により電流制限を行い、連続最大許容電流に対してはソフトウェアにより電流制限を行うようになっていれば、他の構成であってもよい。   The above-described embodiment is merely an example. If the instantaneous maximum allowable current is limited by an electronic circuit and the continuous maximum allowable current is limited by software, other It may be configured as follows.

1 CPU
2 D/Aコンバータ(D/A変換回路)
A D/A変換装置
OP1 オペアンプ(増幅回路)
Tr1 出力用トランジスタ(出力回路)
Tr2 出力遮断用トランジスタ(第1の過電流保護手段)
1 CPU
2 D / A converter (D / A conversion circuit)
AD / A converter OP1 operational amplifier (amplifier circuit)
Tr1 output transistor (output circuit)
Tr2 output cutoff transistor (first overcurrent protection means)

Claims (3)

デジタルデータに応じた出力電圧を発生させるD/A変換手段と、電子回路により構成されて瞬時的に流れる出力電流を所定の瞬時最大許容電流以下に制限する第1の過電流保護手段と、ソフトウェアにより構成されて連続的に流れる出力電流を前記瞬時最大許容電流より小さい所定の連続最大許容電流以下に制限する第2の過電流保護手段とを備え
前記D/A変換手段は、入力されたデジタルデータをアナログ電圧に変換するD/A変換回路と、前記D/A変換回路からの出力電圧を増幅する増幅回路と、前記増幅回路の出力電圧値によって出力電流を生成して出力端子から出力する出力回路とを備え、
前記第1の過電流保護手段は、瞬時的に流れる出力電流が前記瞬時最大許容電流以下となるように前記出力回路の出力を制限し、
前記第2の過電流保護手段は、連続的に流れる出力電流が前記連続最大許容電流以下となるように前記D/A変換回路に入力されるデジタルデータを制限することを特徴とするD/A変換装置。
D / A conversion means for generating an output voltage corresponding to digital data, first overcurrent protection means configured by an electronic circuit to limit an instantaneously flowing output current to a predetermined instantaneous maximum allowable current or less, software And a second overcurrent protection means for limiting the continuously flowing output current to a predetermined continuous maximum allowable current smaller than the instantaneous maximum allowable current .
The D / A conversion means includes a D / A conversion circuit that converts input digital data into an analog voltage, an amplification circuit that amplifies an output voltage from the D / A conversion circuit, and an output voltage value of the amplification circuit And an output circuit that generates an output current and outputs it from the output terminal,
The first overcurrent protection means limits the output of the output circuit so that an instantaneously flowing output current is less than or equal to the instantaneous maximum allowable current,
Said second overcurrent protection means, D characterized that you limit the digital data output current continuously flows is input to the D / A converter circuit so as not to exceed the maximum continuous allowable current / A conversion device.
前記出力回路は、前記増幅回路の出力電圧値によって出力電流を生成する出力用トランジスタを有し、
前記出力用トランジスタに接続されて出力電流に応じた電位差を発生させる電流検出用抵抗と、前記電流検出用抵抗に発生した電位差を検出する電圧検出回路と、前記電圧検出回路の検出結果をデジタルデータに変換するA/D変換回路とが設けられ、
前記第2の過電流保護手段は、前記A/D変換回路からのデジタルデータに基づいて前記出力電流を算出する電流演算手段と、前記電流演算手段の演算結果が予め設定された閾値を超えたか否かを監視し、前記演算結果が前記閾値を超えた場合には出力電流が前記連続最大許容電流以下となるようなデジタルデータを前記D/A変換回路に出力する電流監視手段とを備えることを特徴とする請求項1記載のD/A変換装置。
The output circuit includes an output transistor that generates an output current according to an output voltage value of the amplifier circuit,
A current detection resistor connected to the output transistor for generating a potential difference according to an output current, a voltage detection circuit for detecting a potential difference generated in the current detection resistor, and a detection result of the voltage detection circuit as digital data And an A / D conversion circuit for converting to
The second overcurrent protection unit includes: a current calculation unit that calculates the output current based on digital data from the A / D conversion circuit; and whether a calculation result of the current calculation unit exceeds a preset threshold value And current monitoring means for outputting digital data to the D / A conversion circuit such that when the calculation result exceeds the threshold value, the output current is equal to or less than the continuous maximum allowable current. The D / A converter according to claim 1.
前記第1の過電流保護手段は、前記電流検出用抵抗に発生した電位差がベース−エミッタ間のオン電圧を超えるとオンになって前記出力用トランジスタをオフさせる出力遮断用トランジスタを備えることを特徴とする請求項2記載のD/A変換装置 The first overcurrent protection means includes an output cutoff transistor that turns on and turns off the output transistor when a potential difference generated in the current detection resistor exceeds an on-voltage between a base and an emitter. A D / A converter according to claim 2 .
JP2009162081A 2009-07-08 2009-07-08 D / A converter Expired - Fee Related JP4928588B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009162081A JP4928588B2 (en) 2009-07-08 2009-07-08 D / A converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009162081A JP4928588B2 (en) 2009-07-08 2009-07-08 D / A converter

Publications (2)

Publication Number Publication Date
JP2011019070A JP2011019070A (en) 2011-01-27
JP4928588B2 true JP4928588B2 (en) 2012-05-09

Family

ID=43596530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009162081A Expired - Fee Related JP4928588B2 (en) 2009-07-08 2009-07-08 D / A converter

Country Status (1)

Country Link
JP (1) JP4928588B2 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2643459B2 (en) * 1989-07-06 1997-08-20 三菱電機株式会社 Power device drive / protection circuit
JPH08250989A (en) * 1995-03-08 1996-09-27 Hitachi Ltd Load driver
JP3125622B2 (en) * 1995-05-16 2001-01-22 富士電機株式会社 Semiconductor device
JP4946644B2 (en) * 2007-06-08 2012-06-06 ソニー株式会社 Balanced output apparatus and method

Also Published As

Publication number Publication date
JP2011019070A (en) 2011-01-27

Similar Documents

Publication Publication Date Title
JP6482665B2 (en) Power semiconductor device drive control circuit
JP4924086B2 (en) Semiconductor device
JP5170208B2 (en) Current detection circuit for power semiconductor devices
JP5590240B2 (en) Current correction circuit and current correction method for power semiconductor device
JP6076223B2 (en) Power semiconductor device drive circuit
JP5448706B2 (en) Current detection device and current detection method
KR20180127960A (en) Time-Based Delay Line Analog-to-Digital Converter with Variable Resolution
US20180294635A1 (en) Overcurrent protection device and vehicular electronic control unit
JP4743135B2 (en) Detection system
CN102057573B (en) Overcurrent protective device for load circuit
JP2010258950A (en) Comparison circuit, integrated circuit device, and electronic apparatus
JP4928588B2 (en) D / A converter
KR102380617B1 (en) Overheat detection circuit and semiconductor device
KR20150071821A (en) Apparatus and method for detecting overcurrent
JP2017166938A (en) State monitoring device
TWI491857B (en) Temperature sensing means
JP6276601B2 (en) Trigger detection circuit and trigger detection IC chip
JP6838589B2 (en) Circuit abnormality detection device
JP5051103B2 (en) Monitor voltage correction circuit and voltage monitor circuit
JP2007218664A (en) Electrical current detector
JP4908889B2 (en) Low voltage detection circuit
JP2010085319A (en) Sensor signal detection circuit, ratiometric correction circuit, and sensor device
JP2008157652A (en) Power supply
JP4830058B2 (en) 2-wire transmitter
JP2018085857A (en) Overcurrent protective device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111025

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120210

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees