JP4926427B2 - Method for manufacturing light emitting device - Google Patents

Method for manufacturing light emitting device Download PDF

Info

Publication number
JP4926427B2
JP4926427B2 JP2005243533A JP2005243533A JP4926427B2 JP 4926427 B2 JP4926427 B2 JP 4926427B2 JP 2005243533 A JP2005243533 A JP 2005243533A JP 2005243533 A JP2005243533 A JP 2005243533A JP 4926427 B2 JP4926427 B2 JP 4926427B2
Authority
JP
Japan
Prior art keywords
light
layer
electrode
period
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005243533A
Other languages
Japanese (ja)
Other versions
JP2006093685A (en
JP2006093685A5 (en
Inventor
亮二 野村
恒徳 鈴木
哲史 瀬尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2005243533A priority Critical patent/JP4926427B2/en
Publication of JP2006093685A publication Critical patent/JP2006093685A/en
Publication of JP2006093685A5 publication Critical patent/JP2006093685A5/ja
Application granted granted Critical
Publication of JP4926427B2 publication Critical patent/JP4926427B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、陽極、陰極、および前記陽極と前記陰極との間に、エレクトロルミネセンス(以下、「EL」と記す)と呼ばれる現象によって発光する薄膜を挟んだ構造からなる素子を基板上に備えた発光装置に係る技術分野に属する。 The present invention comprises an element having a structure in which an anode, a cathode, and a thin film that emits light by a phenomenon called electroluminescence (hereinafter referred to as “EL”) are sandwiched between the anode and the cathode. The present invention belongs to a technical field related to a light emitting device.

EL素子とは、陰極と陽極の間に有機化合物、あるいは無機化合物を含む薄膜もしくは結晶を形成し、陰陽極間に通電することで発光を得る素子である。近年、とりわけ有機化合物を主構成成分とする薄膜(以下、有機薄膜と記す)が陰極と陽極間に設置されたEL素子、すなわち有機EL素子の開発が盛んに行われている。 An EL element is an element that emits light by forming a thin film or a crystal containing an organic compound or an inorganic compound between a cathode and an anode and energizing between the anode and the anode. In recent years, an EL element in which a thin film (hereinafter referred to as an organic thin film) containing an organic compound as a main component (hereinafter referred to as an organic thin film) is installed between a cathode and an anode, that is, an organic EL element has been actively developed.

有機EL素子は、様々な分野で応用が期待されており、単なる照明器具から携帯電話やパーソナルコンピュータで用いられるディスプレイなどへの用途が考えられている。そして車載用のディスプレイや小型電気器具の表示部分などで一部実用化に至っている。 The organic EL element is expected to be applied in various fields, and is considered to be used from a simple lighting device to a display used in a mobile phone or a personal computer. Some of them have been put to practical use in displays for in-vehicle displays and small electric appliances.

しかしながら、いずれの用途を問わず、有機EL素子は依然として幾つかの問題点を有している。その一つが製造プロセスに起因する、表示不良である。具体的に図1(A)を用いて説明すると、有機EL素子は二つの電極間に有機化合物を含有する薄膜が設置されたデバイスであり、片方の電極から電子が、もう一方の電極からホールが注入されて駆動する。そして薄膜中でホールと電子が再結合し、発光を担う化合物、すなわち発光体の励起状態が形成される。この励起状態が輻射過程によって基底状態に戻る際に発光が得られる。つまり、有機EL素子は電流が流れることによって始めて駆動する発光素子なのである。従って、画素に電流が流れない、あるいは二つの電極がショートして画素に均一な電流が流せなくなると、素子としての発光が得られなくなる。 However, the organic EL device still has some problems regardless of the application. One of them is a display defect caused by the manufacturing process. Specifically, referring to FIG. 1A, an organic EL element is a device in which a thin film containing an organic compound is placed between two electrodes, in which electrons are transferred from one electrode and holes are transferred from the other electrode. Is injected and driven. Then, holes and electrons recombine in the thin film to form a compound responsible for light emission, that is, an excited state of the light emitter. Light emission is obtained when this excited state returns to the ground state by the radiation process. That is, the organic EL element is a light emitting element that is driven only when a current flows. Therefore, if the current does not flow to the pixel, or if the two electrodes are short-circuited and a uniform current cannot flow to the pixel, light emission as an element cannot be obtained.

特に電極間のショートは大きな問題となる。ショートの原因は幾つか考えられているが、膜中の材料の結晶化、ならびに電極表面の凹凸、つまり電極表面の表面粗さに由来する電界集中が主原因として挙げられる。前者の原因は、結晶化しにくい材料を選択することで解決することができるが、後者の原因は製造プロセスに起因するため、材料の工夫だけでは解決できない問題である。例えば、基板の製造プロセス中に微小なごみが発生し、ごみが付着したまま第一の電極が形成された場合(図1(B))、この電極に凸部が生じる。このような粗い表面を有する画素電極上にEL素子が形成された場合、電界はこの凸部に集中し、他の領域には、発光に必要な電流を流ことができず、画素の発光に斑が生じてしまう。また、電界の集中がさらに進行すれば、素子が破壊され、二つの電極間はショートしてしまう。その結果、この画素は殆んどの領域で発光することができない。 In particular, a short circuit between the electrodes is a serious problem. Several causes of the short circuit have been considered, but the main causes are crystallization of the material in the film and the electric field concentration derived from the unevenness of the electrode surface, that is, the surface roughness of the electrode surface. The former cause can be solved by selecting a material that is difficult to crystallize, but the latter cause is caused by the manufacturing process, and thus cannot be solved only by the contrivance of the material. For example, when minute dust is generated during the manufacturing process of the substrate and the first electrode is formed with the dust attached (FIG. 1B), a convex portion is formed on this electrode. When an EL element is formed on a pixel electrode having such a rough surface, the electric field concentrates on this convex part, and a current necessary for light emission cannot flow to other regions, so that the pixel emits light. Spots appear. If the electric field concentration further progresses, the element is destroyed and the two electrodes are short-circuited. As a result, this pixel cannot emit light in almost any region.

例えば有機EL素子を高精細なディスプレイとして応用する場合、単純マトリクス型(以下、パッシブマトリクスと記す)あるいはアクティブマトリクス型いずれかの基板上の各画素にEL素子が作製される。各画素への電流を外部回路で制御することで、表示が可能となる。このとき、上述したプロセスに起因する問題から画素がショートすると、その画素は画面上で黒い点(以下、暗点と記す)として認識されることとなり、表示品質が大きく低下してしまう。 For example, when an organic EL element is applied as a high-definition display, an EL element is manufactured for each pixel on either a simple matrix type (hereinafter referred to as passive matrix) or active matrix type substrate. Display is possible by controlling the current to each pixel with an external circuit. At this time, when a pixel is short-circuited due to the problem caused by the above-described process, the pixel is recognized as a black spot (hereinafter referred to as a dark spot) on the screen, and display quality is greatly deteriorated.

有機EL素子を照明としての応用を考えた場合には、基板の製造プロセスが比較的単純であるため、プロセス中に発生したごみは、比較的容易に除去することができる。しかしながら、ディスプレイの応用を考えた場合、特にアクティブマトリクス型基板の製造プロセスは非常に複雑であるため、プロセス中に発生する微小なごみを完全に取り除くことは決して容易ではない。特にパネルが大型化すると、僅かなごみの影響が歩留に多大な影響を及ぼすため、ゴミに起因する画素電極の表面粗さに影響されないEL素子形成法を開発することが急務の課題である。 Considering application of the organic EL element as illumination, since the substrate manufacturing process is relatively simple, dust generated during the process can be removed relatively easily. However, when considering the application of a display, the manufacturing process of an active matrix substrate is particularly complicated, and it is not easy to completely remove minute dust generated in the process. In particular, when the panel size is increased, the influence of slight dust greatly affects the yield. Therefore, it is an urgent task to develop an EL element formation method that is not affected by the surface roughness of the pixel electrode caused by dust.

図2(A)に示す従来型の画素構成において、201はデータ信号線、202はゲート信号線、203は電源線、204はスイッチングTFT、205はキャパシタ、206は駆動TFT、207は駆動TFTのドレイン電極、208は駆動TFTのドレイン電極に接続された画素電極であり、画素電極208は発光素子の陽極として機能する。 In the conventional pixel structure shown in FIG. 2A, 201 is a data signal line, 202 is a gate signal line, 203 is a power supply line, 204 is a switching TFT, 205 is a capacitor, 206 is a driving TFT, and 207 is a driving TFT. A drain electrode 208 is a pixel electrode connected to the drain electrode of the driving TFT, and the pixel electrode 208 functions as an anode of the light emitting element.

このときのA−A’における切断面に相当する図面を図2(B)に示す。また、基体210上には駆動TFT206を有し、駆動TFT206に接続されるように形成された画素電極208の端部及び少なくとも駆動TFT及びスイッチングTFTを覆い隠すように、格子状にパターン化された絶縁体209が設けられている。 FIG. 2B shows a drawing corresponding to the cut surface at A-A ′ at this time. The substrate 210 has a driving TFT 206 and is patterned in a lattice pattern so as to cover at least the driving TFT and the switching TFT, and an end portion of the pixel electrode 208 formed so as to be connected to the driving TFT 206. An insulator 209 is provided.

図2では、画素電極の下にゴミは存在せず、平坦性の高い画素電極208が設けられている。従って、画素電極208上に形成される発光層211aから211cは敢えて厚く成膜する必要は無い。このときの発光層の厚みは、10nmから40nm、厚い場合でも100nm程度である。この上に陰極212が形成される。 In FIG. 2, there is no dust under the pixel electrode, and the pixel electrode 208 with high flatness is provided. Therefore, the light emitting layers 211a to 211c formed on the pixel electrode 208 do not have to be thickly formed. At this time, the thickness of the light emitting layer is 10 nm to 40 nm, and even when it is thick, it is about 100 nm. A cathode 212 is formed thereon.

一方、画素電極の下に、プロセス起因のゴミが存在し、画素電極の平坦性が失われた場合の模式図を図3(A)に示す。図3(A)において、300は基体であり、301aから301cが画素電極である。画素電極301aの下に、プロセス起因のゴミ302が存在することを模式的に示している。ゴミ302が完全に除去できていないため、この画素部分に形成された画素電極301aの平坦性は失われ、大きな凸部が形成されている。 On the other hand, FIG. 3A shows a schematic diagram in the case where dust caused by a process exists under the pixel electrode and the flatness of the pixel electrode is lost. In FIG. 3A, reference numeral 300 denotes a substrate, and reference numerals 301a to 301c denote pixel electrodes. It schematically shows that process-related dust 302 exists below the pixel electrode 301a. Since the dust 302 has not been completely removed, the flatness of the pixel electrode 301a formed in this pixel portion is lost, and a large convex portion is formed.

EL素子の膜厚は、0.1μmから0.2μm、厚い場合でも0.5μm程度である。従って、凸部を有する陽極上に通常の手法でEL素子を作製した場合、図3(B)に示すように、画素電極301bと301c上には平坦性の高い発光層303bと303cが形成されるが、画素電極301a上に形成された発光層303aの平坦性は失われ、大きな凸部が形成されることになる。このようにして作製された発光層上にさらに陰極304が形成されるが、各画素に通電すると、画素電極301bと301cが存在する発光領域からは発光が得られるものの、画素電極301aが存在する領域では、凸部に電界集中が起こりやすく、このような画素の信頼性は著しく低下し、事実上、この画素からは発光が得られない。すなわち、この画素領域は暗点として認識されることとなる。 The film thickness of the EL element is 0.1 μm to 0.2 μm, and even when it is thick, it is about 0.5 μm. Therefore, when an EL element is manufactured by a normal method on an anode having a convex portion, light emitting layers 303b and 303c having high flatness are formed on the pixel electrodes 301b and 301c as shown in FIG. However, the flatness of the light emitting layer 303a formed on the pixel electrode 301a is lost, and a large convex portion is formed. A cathode 304 is further formed on the light emitting layer thus manufactured. When each pixel is energized, light emission can be obtained from the light emitting region where the pixel electrodes 301b and 301c exist, but the pixel electrode 301a exists. In the region, electric field concentration is likely to occur in the convex portion, and the reliability of such a pixel is remarkably lowered, and light emission cannot be actually obtained from this pixel. That is, this pixel area is recognized as a dark spot.

本発明は上述した問題点に鑑みてなされたものであり、ゴミ等に起因した不具合が低減された発光素子およびその作製方法を提供することを課題とする。 The present invention has been made in view of the above-described problems, and an object of the present invention is to provide a light-emitting element in which defects due to dust and the like are reduced and a manufacturing method thereof.

本発明の発光素子の一は、第1の電極と、前記第1の電極上に形成された有機化合物を含み、且つ導電性を有する第1の層と、前記第1の層上に形成された無機化合物を含み、且つ正孔輸送性を有する第2の層と、前記第2の層上に形成された発光層と、前記発光層上に形成された第2の電極と、を有することを特徴としている。 One of the light-emitting elements of the present invention is formed on a first electrode, a first layer containing an organic compound formed on the first electrode, and having conductivity, and the first layer. And a second layer having a hole transporting property, a light emitting layer formed on the second layer, and a second electrode formed on the light emitting layer. It is characterized by.

つまり言い換えると、第1の電極と第2の電極との間に、前記第1の電極に接して設けられた第1の層と、前記第1の層に接して設けられた第2の層とを有し、第2の層と第2の電極との間には発光層を有する。そして、第1の電極と第2の電極と第1の層と第2の層と発光層とは、第1の層を1層目とし、第2の層が2層目として形成されるように積層されている。ここで、第1の層は、有機化合物を含む層である。有機化合物の中でもとくに、導電性を有する有機化合物であることが好ましい。また、第2の層は、無機化合物を含む層である。無機化合物のなかでも特に電子受容性の無機化合物であることが好ましい。 In other words, the first layer provided in contact with the first electrode and the second layer provided in contact with the first layer between the first electrode and the second electrode. The light emitting layer is provided between the second layer and the second electrode. The first electrode, the second electrode, the first layer, the second layer, and the light emitting layer are formed so that the first layer is the first layer and the second layer is the second layer. Are stacked. Here, the first layer is a layer containing an organic compound. Among organic compounds, an organic compound having conductivity is preferable. The second layer is a layer containing an inorganic compound. Among inorganic compounds, an electron-accepting inorganic compound is particularly preferable.

また、本発明の発光素子の一は、第1の電極と、前記第1の電極上に形成された絶縁層と、前記絶縁層の端部を覆うように形成され、有機化合物を含み、且つ導電性を有する第1の層と、前記第1の層上に形成され、無機化合物を含み、且つ正孔輸送性を有する第2の層と、前記第2の層上に形成された発光層と、前記発光層上に形成された第2の電極と、
を有することを特徴としている。
Further, one of the light-emitting elements of the present invention includes a first electrode, an insulating layer formed on the first electrode, an end of the insulating layer, an organic compound, A first layer having conductivity, a second layer formed on the first layer, containing an inorganic compound and having a hole transporting property, and a light emitting layer formed on the second layer And a second electrode formed on the light emitting layer,
It is characterized by having.

本発明の発光素子の作製方法の一は、基板上に第1の電極を形成し、前記第1の電極上に絶縁膜を形成し、前記絶縁層に開口部を形成して、前記開口部から前記第1の電極を露出させ、前記第1の電極を覆うように第1の層を形成し、前記第1の層上であり、前記第1の電極と前記第1の層とが重畳する部位に選択的に第2の層を形成し、前記第2の層をマスクとして前記第1の層をエッチングすることを特徴としている。 According to one method for manufacturing a light-emitting element of the present invention, a first electrode is formed over a substrate, an insulating film is formed over the first electrode, an opening is formed in the insulating layer, and the opening The first electrode is exposed to form a first layer so as to cover the first electrode, and the first electrode and the first layer are superimposed on the first layer. A second layer is selectively formed at a site to be etched, and the first layer is etched using the second layer as a mask.

つまり、第1の電極を形成した後、第1の電極の上に第1の層を形成し、さらに第1の層上であり、前記第1の電極と重畳する部位に選択的に第2の層を形成する工程を有する。そして、第2の層をマスクとして第1の層をエッチングする工程を含むことを特徴としている。ここで、第1の層は、有機化合物を含む層である。有機化合物の中でもとくに、導電性を有する有機化合物であることが好ましい。また、第2の層は、無機化合物を含む層である。無機化合物のなかでも特に電子受容性の無機化合物であることが好ましい。 That is, after the first electrode is formed, the first layer is formed on the first electrode, and the second layer is selectively formed on the first layer and overlapping with the first electrode. Forming a layer. Then, the method includes a step of etching the first layer using the second layer as a mask. Here, the first layer is a layer containing an organic compound. Among organic compounds, an organic compound having conductivity is preferable. The second layer is a layer containing an inorganic compound. Among inorganic compounds, an electron-accepting inorganic compound is particularly preferable.

導電性の高い材料を厚く成膜することで、画素電極の表面粗さを大幅に緩和することができ、平坦な表面上に有機層を形成することができる。これにより、部分的な電界集中を抑制することができ、その結果、暗点として認識される画素欠陥の発生を防ぐことができる。 By thickly forming a highly conductive material, the surface roughness of the pixel electrode can be remarkably reduced, and an organic layer can be formed on a flat surface. Thereby, partial electric field concentration can be suppressed, and as a result, occurrence of pixel defects recognized as dark spots can be prevented.

また、画素部分にエッチング耐性を有し、かつキャリア輸送性、好ましくはホール輸送性を有する保護膜を形成し、その後にエッチングを行うことによって、画素部分はエッチングされず、絶縁体上に成膜された導電性膜のみを選択的に除去することができる。この保護膜は、発光層に対してキャリア注入もしくは輸送層、より具体的には正孔注入もしくは輸送層としても機能するため、保護膜を除去する必要はない。従って、この保護膜上に発光層を形成すればEL素子を作製することができ、プロセスの煩雑化を招くことなく、暗点の発生とクロストーク現象を抑制することが可能となる。 Further, a protective film having etching resistance and carrier transporting property, preferably hole transporting property is formed on the pixel portion, and etching is performed thereafter, so that the pixel portion is not etched and is formed on an insulator. Only the conductive film formed can be selectively removed. Since this protective film also functions as a carrier injection or transport layer, more specifically as a hole injection or transport layer, with respect to the light emitting layer, it is not necessary to remove the protective film. Therefore, if a light emitting layer is formed on this protective film, an EL element can be manufactured, and the occurrence of dark spots and the crosstalk phenomenon can be suppressed without complicating the process.

以下、本発明の一態様について説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本形態の記載内容に限定して解釈されるものではない。 Hereinafter, one embodiment of the present invention will be described. However, the present invention can be implemented in many different modes, and those skilled in the art can easily understand that the modes and details can be variously changed without departing from the spirit and scope of the present invention. Is done. Therefore, the present invention is not construed as being limited to the description of the embodiment.

(実施の形態1)
図1では、アクティブマトリクス駆動をするための回路が設けられた基板上にEL素子を形成する場合について記述するが、本発明は基板の形態に限定されるものではなく、パッシブマトリクス駆動をするための回路が設けられた基板や、単一の画素のみを有する基板を用いても良い。
(Embodiment 1)
Although FIG. 1 describes the case where an EL element is formed on a substrate provided with a circuit for active matrix driving, the present invention is not limited to the form of the substrate, and is for passive matrix driving. A substrate provided with the above circuit or a substrate having only a single pixel may be used.

まず、有機EL素子では、発光を取り出す必要があるため、少なくとも陽極、または陰極の一方が透明である必要がある。以下、基板上に透明な陽極を形成し、陽極側から発光を取り出すことのできる発光素子について説明する。しかし本発明は、この構造に限定されたものではなく、例えば陰極だけを透明にする構造、あるいは陰極陽極ともに透明にして、素子の上下から発光を得る構造にも適用可能である。 First, since it is necessary to extract emitted light in an organic EL element, at least one of the anode and the cathode needs to be transparent. Hereinafter, a light-emitting element capable of forming a transparent anode on a substrate and taking out light emission from the anode side will be described. However, the present invention is not limited to this structure. For example, the present invention can be applied to a structure in which only the cathode is transparent, or a structure in which both the cathode and anode are transparent to obtain light emission from above and below the element.

次に本発明の発光素子について説明する。なお、図1(A)において、412は、トランジスタ410等を含みアクティブマトリクス駆動をする回路を有する基体である。トランジスタ410は接続部411を介し、発光素子の第1の電極400と電気的に接続している。基体412としては、ガラス基体、石英基体、プラスチック基体その他の透光性基体を用いることができる。   Next, the light emitting device of the present invention will be described. Note that in FIG. 1A, reference numeral 412 denotes a base including a transistor 410 and the like that perform active matrix driving. The transistor 410 is electrically connected to the first electrode 400 of the light-emitting element through the connection portion 411. As the substrate 412, a glass substrate, a quartz substrate, a plastic substrate, or other translucent substrate can be used.

本発明では、まず、開口部を有する絶縁層402から露出した第1の電極400上に導電性の高い材料で厚い導電層401を形成する(図1(B))。導電層401は0.1μmから2μmとなるように形成されていることが好ましく、特に0.2μmから1.5μmの厚さとなるように形成されていることが好ましい。 In the present invention, first, a thick conductive layer 401 is formed using a highly conductive material over the first electrode 400 exposed from the insulating layer 402 having an opening (FIG. 1B). The conductive layer 401 is preferably formed to have a thickness of 0.1 μm to 2 μm, and particularly preferably has a thickness of 0.2 μm to 1.5 μm.

ここで用いることが可能な導電性材料としては、高分子の材料と低分子の材料とに大別される。導電性の高い高分子の材料としては、カンファースルホン酸やトルエンスルホン酸、ポリ(スチレンスルホン酸)等がドープされたポリアニリン誘導体、ポリチオフェン誘導体などが好適である。特にポリチオフェン誘導体として、ポリ(3,4−エチレンジオキシチオフェン)は、その非常に低い酸化電位のため、ホールの注入が容易であり、厚く成膜しても殆んど駆動電圧が上昇しないというメリットを有するので好適である。これらの高分子材料は蒸着などの乾式では成膜できないので、スピンコート法やスプレー法などの湿式法が用いられる。 The conductive materials that can be used here are roughly classified into high-molecular materials and low-molecular materials. As the high-conductivity polymer material, camphorsulfonic acid, toluenesulfonic acid, poly (styrenesulfonic acid) -doped polyaniline derivative, polythiophene derivative, or the like is preferable. In particular, as a polythiophene derivative, poly (3,4-ethylenedioxythiophene) is easy to inject holes due to its very low oxidation potential, and the drive voltage hardly increases even when it is formed thick. This is advantageous because of its merit. Since these polymer materials cannot be formed into a film by a dry method such as vapor deposition, a wet method such as a spin coat method or a spray method is used.

低分子の導電性材料としては、ドナー性の化合物とアクセプター性の化合物の混合物が相応しい。これらの二種の化合物を共蒸着する。あるいは混合溶液を湿式法によって成膜すれば良い。ドナー性の化合物としては、テトラチアフルバレンなどの含硫黄化合物、あるいは芳香族アミン化合物が良い。一方アクセプター性の化合物としては、テトラシアノキノジメタンのような、電子吸引基を有する化合物、特にキノン誘導体が相応しい。 As a low molecular conductive material, a mixture of a donor compound and an acceptor compound is suitable. These two compounds are co-evaporated. Alternatively, the mixed solution may be deposited by a wet method. As the donor compound, a sulfur-containing compound such as tetrathiafulvalene or an aromatic amine compound is preferable. On the other hand, as an acceptor compound, a compound having an electron withdrawing group such as tetracyanoquinodimethane, particularly a quinone derivative is suitable.

しかしながら、導電層401の形成は、高分子材料を用いて湿式法にて成膜して行う方が好ましい。これは以下の理由に基づく。低分子化合物を湿式法で成膜する場合、多くの場合凝集、結晶化が起こりやすく、アモルファス性の膜を形成することは困難である。従って、真空蒸着法などの乾式で成膜する方が良い。しかし、蒸着法でμmの桁数の膜を形成することは元来非常に困難である。これに対し、高分子材料は乾式では成膜できないものの、湿式法を採用することでアモルファス性の均一な層を容易に形成することが可能であり、また、厚さも容易に制御することができる。これらの理由から、本発明を達成するためには、高分子材料を湿式法によって厚く成膜する方が良い。 However, the conductive layer 401 is preferably formed by a wet method using a polymer material. This is based on the following reason. When a low molecular weight compound is formed by a wet method, in many cases, aggregation and crystallization are likely to occur, and it is difficult to form an amorphous film. Therefore, it is better to form a film by a dry method such as a vacuum evaporation method. However, it is inherently difficult to form a film with a number of μm by vapor deposition. On the other hand, although a polymer material cannot be formed by a dry method, a uniform amorphous layer can be easily formed by adopting a wet method, and the thickness can be easily controlled. . For these reasons, in order to achieve the present invention, it is better to form a polymer material thicker by a wet method.

なお、第1の電極400は、発光体から発した光が透過しうるように、可視光に対して透明な導電膜を用いることが好ましく、ITO(酸化インジウムと酸化スズの化合物)や酸化インジウムと酸化亜鉛の化合物といった酸化物導電膜を用いることが好ましい。これらの導電性金属酸化物膜は、通常スパッタにより成膜されるが、ゾル−ゲル法などを応用して作製しても構わない。また、金属酸化物以外の材料として、金などの仕事関数の大きな金属を用いることも可能である。ただしこの場合には、光透過性を考慮して、超薄膜を形成する。 Note that the first electrode 400 is preferably formed using a conductive film that is transparent to visible light so that light emitted from the light emitter can pass through, such as ITO (compound of indium oxide and tin oxide) or indium oxide. It is preferable to use an oxide conductive film such as a compound of zinc oxide. These conductive metal oxide films are usually formed by sputtering, but may be formed by applying a sol-gel method or the like. In addition, a metal having a high work function such as gold can be used as a material other than the metal oxide. However, in this case, an ultrathin film is formed in consideration of light transmittance.

次に、画素部分には導電層401を形成するが、本発明では、厚膜の導電性膜を基板上に形成する際、駆動TFT及びスイッチングTFTを覆い隠すように格子状にパターン化された絶縁層402上にも導電層401が形成される可能性がある。特にスピンコート法やスプレー法などの湿式法で導電層401を形成すると、絶縁層402上にも成膜されてしまうことがある。画素間のクロストークを抑制するためには、絶縁体上にも塗布された導電性膜を除去することが好ましく、これはエッチングにより行われる。しかし、エッチングにより第1の電極400と積層した部分の導電層401が除去されることを防ぐ必要がある。そこでまず、エッチングに対する保護層として、画素上にエッチング耐性を有し、かつキャリア輸送性、好ましくは正孔輸送性を有する無機化合物を含有する保護層403を設ける(図1(C))。このとき、保護層403は、シャドウマスク等を用いて蒸着法により、第1の電極400と重畳するような部位に選択的に形成することが好ましい。また、蒸着法を用いることにより導電層401の損傷を防ぐことができる。保護層403として具体的には、酸化コバルト、酸化チタン、酸化ニオブ、酸化ニッケル、酸化ネオジウム、酸化バナジウム、酸化モリブデン、酸化ランタン、酸化ルテニウム、酸化レニウムなどの遷移金属酸化物などが挙げられる。あるいは、種々の金属含有化合物を用いることができる。例えば、4族から7族の遷移金属酸化物、窒化物、ハロゲン化物を用いても構わない。これらの金属酸化物、窒化物、ハロゲン化物などは、有機化合物と比較するとエッチング耐性が高いと予想され、従って後述するエッチング後も、保護層は画素部分に存在する。そしてこの層は、キャリア輸送性、特に正孔輸送性を有するため、導電性膜からこの保護層へキャリアが注入され、この保護層上に形成される発光層へキャリア、特に正孔を注入することができる。 Next, a conductive layer 401 is formed in the pixel portion. In the present invention, when a thick conductive film is formed on the substrate, the conductive layer 401 is patterned in a lattice pattern so as to cover the driving TFT and the switching TFT. There is a possibility that the conductive layer 401 is also formed over the insulating layer 402. In particular, when the conductive layer 401 is formed by a wet method such as a spin coating method or a spray method, the conductive layer 401 may be formed over the insulating layer 402 in some cases. In order to suppress crosstalk between pixels, it is preferable to remove the conductive film coated also on the insulator, and this is performed by etching. However, it is necessary to prevent the portion of the conductive layer 401 stacked with the first electrode 400 from being removed by etching. Therefore, first, as a protective layer against etching, a protective layer 403 containing an inorganic compound having etching resistance and carrier transporting property, preferably hole transporting property is provided on the pixel (FIG. 1C). At this time, it is preferable that the protective layer 403 be selectively formed in a portion overlapping with the first electrode 400 by a vapor deposition method using a shadow mask or the like. In addition, damage to the conductive layer 401 can be prevented by using a vapor deposition method. Specific examples of the protective layer 403 include transition metal oxides such as cobalt oxide, titanium oxide, niobium oxide, nickel oxide, neodymium oxide, vanadium oxide, molybdenum oxide, lanthanum oxide, ruthenium oxide, and rhenium oxide. Alternatively, various metal-containing compounds can be used. For example, a transition metal oxide, nitride, or halide of Group 4 to Group 7 may be used. These metal oxides, nitrides, halides, and the like are expected to have higher etching resistance than organic compounds, and thus the protective layer exists in the pixel portion even after etching described later. Since this layer has carrier transport properties, particularly hole transport properties, carriers are injected into the protective layer from the conductive film, and carriers, particularly holes, are injected into the light emitting layer formed on the protective layer. be able to.

なお、上述した遷移金属酸化物、窒化物、ハロゲン化物は、単体でも正孔注入が可能であるが、これはこれらの材料が発光層と接する界面で電子移動反応を起こし、所謂電荷移動錯体を形成するためである。従って、これらの材料に適当なドナーをドープして、積極的に電荷移動錯体を形成しても良い。ドナーとしては、電子過剰型の有機化合物が挙げられ、テトラチアフルバレンやカルバゾール誘導体などが挙げられる。また、有機EL素子において所謂正孔輸送、注入材料に分類されるような芳香族アミン類も良例である。具体的には、4,4’−ビス[N−(3−メチルフェニル)−N−フェニル−アミノ]−ビフェニル(TPD)や4,4’−ビス[N−(1−ナフチル)−N−フェニル−アミノ]−ビフェニル(NPB)などが挙げられる。 The transition metal oxides, nitrides, and halides described above can be used for hole injection alone, but this causes an electron transfer reaction at the interface where these materials are in contact with the light emitting layer, so-called charge transfer complexes. It is for forming. Therefore, these materials may be doped with an appropriate donor to positively form a charge transfer complex. Examples of the donor include electron-rich organic compounds such as tetrathiafulvalene and carbazole derivatives. Aromatic amines that are classified as so-called hole transport and injection materials in organic EL devices are also good examples. Specifically, 4,4′-bis [N- (3-methylphenyl) -N-phenyl-amino] -biphenyl (TPD) and 4,4′-bis [N- (1-naphthyl) -N— Phenyl-amino] -biphenyl (NPB) and the like.

こうして保護層403を形成した後、保護層403をマスクとしてエッチングを行い、絶縁層402上に形成された導電層401を除去する。エッチングは、ドライエッチングとウエットエッチングに大別されるが、いずれの方法を用いても構わない(図1(D))。ここで、エッチングされた導電層401が絶縁層402の端部を覆っていることが好ましい。 After the protective layer 403 is formed in this way, etching is performed using the protective layer 403 as a mask, and the conductive layer 401 formed over the insulating layer 402 is removed. Etching is roughly classified into dry etching and wet etching, but any method may be used (FIG. 1D). Here, the etched conductive layer 401 preferably covers an end portion of the insulating layer 402.

こうして、画素部に選択的に導電層401と、キャリア輸送可能な保護層403が形成される。次に保護層403に発光層404が形成される(図1(E))。この発光層404は、主として有機化合物を用いて形成するが、単一組成の薄膜を用いて形成してもよい。例えばトリス(8−キノリノラト)アルミニウム(略称:Alq3)、トリス(4−メチル−8−キノリノラト)アルミニウム(略称:Almq3)、ビス(10−ヒドロキシベンゾ[h]−キノリナト)ベリリウム(略称:BeBq2)、ビス(2−メチル−8−キノリノラト)−(4−ヒドロキシ−ビフェニリル)−アルミニウム(略称:BAlq)、ビス[2−(2−ヒドロキシフェニル)−ベンゾオキサゾラト]亜鉛(略称:Zn(BOX)2)、ビス[2−(2−ヒドロキシフェニル)−ベンゾチアゾラト]亜鉛(略称:Zn(BTZ)2)などの典型金属錯体が挙げられる。あるいは9,10−ジフェニルアントラセンや4,4’−ビス(2,2−ジフェニルエテニル)ビフェニルなどの炭化水素化合物なども好適である。 Thus, the conductive layer 401 and the protective layer 403 capable of carrier transport are selectively formed in the pixel portion. Next, the light-emitting layer 404 is formed over the protective layer 403 (FIG. 1E). The light emitting layer 404 is mainly formed using an organic compound, but may be formed using a single composition thin film. For example, tris (8-quinolinolato) aluminum (abbreviation: Alq 3 ), tris (4-methyl-8-quinolinolato) aluminum (abbreviation: Almq 3 ), bis (10-hydroxybenzo [h] -quinolinato) beryllium (abbreviation: BeBq) 2 ), bis (2-methyl-8-quinolinolato)-(4-hydroxy-biphenylyl) -aluminum (abbreviation: BAlq), bis [2- (2-hydroxyphenyl) -benzoxazolate] zinc (abbreviation: Zn) (BOX) 2 ), and typical metal complexes such as bis [2- (2-hydroxyphenyl) -benzothiazolate] zinc (abbreviation: Zn (BTZ) 2 ). Alternatively, hydrocarbon compounds such as 9,10-diphenylanthracene and 4,4′-bis (2,2-diphenylethenyl) biphenyl are also suitable.

また、発光層404は複数の材料の混合層であってもよい。上述した発光体に、蛍光色素、あるいはりん光色素(以下、ドーパントと記す)を少量混合することで、発光効率を上げることができる。蛍光材料としてはクマリン誘導体、キナクリドン誘導体、アクリドン誘導体、ピレン誘導体、ペリレン誘導体、アントラセン誘導体、ピロン誘導体などが挙げられる。りん光色素としては、三重項発光材料が挙げられ、三重項発光材料としては、トリス(2−フェニルピリジン)イリジウム(以下、「Ir(ppy)3」と記す)、2,3,7,8,12,13,17,18−オクタエチル−21H,23H−ポルフィリン−白金(以下、「PtOEP」と記す)など、Ir、Ru、Rh、Pt、あるいは希土類金属などの遷移金属錯体が挙げられる。 Further, the light emitting layer 404 may be a mixed layer of a plurality of materials. Luminous efficiency can be increased by mixing a small amount of a fluorescent dye or a phosphorescent dye (hereinafter referred to as a dopant) into the above-described phosphor. Examples of the fluorescent material include coumarin derivatives, quinacridone derivatives, acridone derivatives, pyrene derivatives, perylene derivatives, anthracene derivatives, and pyrone derivatives. Examples of phosphorescent dyes include triplet light-emitting materials. Examples of triplet light-emitting materials include tris (2-phenylpyridine) iridium (hereinafter referred to as “Ir (ppy) 3 ”), 2, 3, 7, 8 , 12, 13, 17, 18-octaethyl-21H, 23H-porphyrin-platinum (hereinafter referred to as “PtOEP”), and transition metal complexes such as Ir, Ru, Rh, Pt, or rare earth metals.

一方、発光層404は積層構造の膜であってもよい。上述した単一組成の発光層、あるいは混合発光層では、電子と正孔の注入バランスを制御することが困難である場合には、これを改善するために複数の材料を積層することで、発光効率の改善が可能である。例えば上述した単一組成、あるいは混合組成の発光層以外に、注入された正孔を効率よく発光層へ輸送する正孔輸送層、注入された電子を効率よく発光層へ輸送する電子輸送層を設けるのが良い。正孔輸送層に相応しい材料としては、芳香族アミン(すなわち、ベンゼン環−窒素の結合を有するもの)を含む化合物である。広く用いられている材料として、TPDやその誘導体であるNPB、4,4’,4’’−トリス(N,N−ジフェニル−アミノ)−トリフェニルアミン、4,4’,4’’−トリス[N−(3−メチルフェニル)−N−フェニル−アミノ]−トリフェニルアミンなどのスターバースト型芳香族アミン化合物が挙げられる。電子輸送層に好適な材料としては、上記典型金属化合物が挙げられるが、他に3−(4−tert−ブチルフェニル)−4−(4−エチルフェニル)−5−(4−ビフェニリル)−1,2,4−トリアゾールなどのトリアゾール誘導体、バソフェナントロリンやバソキュプロインなどのフェナントロリン誘導体を用いても良い。 On the other hand, the light emitting layer 404 may be a laminated film. When it is difficult to control the injection balance of electrons and holes in the light emitting layer having the single composition or the mixed light emitting layer described above, a plurality of materials are laminated to improve the light emission. Efficiency can be improved. For example, in addition to the light-emitting layer having the single composition or the mixed composition described above, a hole transport layer that efficiently transports injected holes to the light-emitting layer, and an electron transport layer that efficiently transports injected electrons to the light-emitting layer It is good to provide. A material suitable for the hole transport layer is a compound containing an aromatic amine (that is, a compound having a benzene ring-nitrogen bond). Widely used materials include TPD and its derivatives NPB, 4,4 ′, 4 ″ -tris (N, N-diphenyl-amino) -triphenylamine, 4,4 ′, 4 ″ -tris And starburst aromatic amine compounds such as [N- (3-methylphenyl) -N-phenyl-amino] -triphenylamine. Examples of suitable materials for the electron transport layer include the above-mentioned typical metal compounds, but 3- (4-tert-butylphenyl) -4- (4-ethylphenyl) -5- (4-biphenylyl) -1 Triazole derivatives such as 2,2,4-triazole, and phenanthroline derivatives such as bathophenanthroline and bathocuproin may be used.

この発光層404の成膜方法は真空蒸着法だけではなく、スピンコート法、ディップコート法、スプレー法などの、所謂湿式法を採用しても構わない。 The light emitting layer 404 may be formed not only by a vacuum deposition method but also by a so-called wet method such as a spin coating method, a dip coating method, or a spray method.

また、上述したドーパントは正孔輸送層や電子輸送層などに少量混合されるが、ドーパントは一種類だけに限定されず、二種類以上のドーパントを同時に使用しても良い。例えば発光色が互いに補色の関係にある二種類のドーパントを用いれば、白色の発光を得ることも可能である。 Moreover, although the above-mentioned dopant is mixed in a small amount in a hole transport layer, an electron transport layer, or the like, the dopant is not limited to one kind, and two or more kinds of dopants may be used simultaneously. For example, if two types of dopants whose emission colors are complementary to each other are used, it is also possible to obtain white emission.

さらにこうして形成された発光層404上に、電子注入を促進する層を形成することで、より低電圧でELを駆動することが可能である。この電子注入層に適した材料としては、まず、仕事関数の小さい金属、およびその金属化合物が挙げられる。例えばMg−Ag合金、Al−Li合金、Mg−Li合金、Ca32、Mg32などである。また金属の他、有機半導体にドナーをドープしたものが挙げられる。ここで言う有機半導体の好ましい例としては、アクセプター性を有する化合物であり、発光素子においてよく用いられる電子輸送性材料を用いればよい。例えばAlqなどに代表される典型金属錯体、フェナントロリン誘導体、トリアジン誘導体、オキサゾール誘導体、キノリン誘導体、キノキサリン誘導体などが挙げられる。また、テトラシアノキノジメタンやテトラシアノエチレン、テトラクロロキノンなどの電子受容性化合物も好例である。他の例としては、ルブレンやペリレン誘導体などの縮合芳香族炭化水素が挙げられる。また、グラファイトなどの導電性材料も用いることができる。さらに、ポリフェニレンビニレンやポリフェニレンエチニレン、ポリピリジンなどの共役高分子も用いることができる。有機半導体にドープするドナーとしては、アルカリ金属、アルカリ土類金属などの仕事関数の小さい金属が良い。あるいはテトラチアフルバレンなどの電子過剰型有機化合物でも良い。ただし、有機半導体のアクセプター性は強いことが必須である。これは、電子過剰型有機化合物のドナー性はアルカリ金属やアルカリ土類金属のそれよりも小さいためである。有機半導体以外の例としては、アルカリ金属、アルカリ土類金属、希土類金属、およびこれらを有する化合物が良い。具体的には、フッ化カルシウム、酸化リチウム、塩化リチウム、フッ化リチウム、フッ化マグネシウム、酸化バリウムなどが挙げられる。 Further, by forming a layer that promotes electron injection on the light emitting layer 404 formed in this manner, the EL can be driven at a lower voltage. As a material suitable for the electron injection layer, first, a metal having a small work function and a metal compound thereof are included. For example, there are Mg—Ag alloy, Al—Li alloy, Mg—Li alloy, Ca 3 N 2 , Mg 3 N 2 and the like. In addition to metals, organic semiconductors doped with donors can be used. A preferable example of the organic semiconductor here is a compound having an acceptor property, and an electron-transporting material often used in a light-emitting element may be used. For example, typical metal complexes represented by Alq, phenanthroline derivatives, triazine derivatives, oxazole derivatives, quinoline derivatives, quinoxaline derivatives, and the like can be given. Also, electron-accepting compounds such as tetracyanoquinodimethane, tetracyanoethylene, and tetrachloroquinone are good examples. Other examples include condensed aromatic hydrocarbons such as rubrene and perylene derivatives. Further, a conductive material such as graphite can also be used. Furthermore, conjugated polymers such as polyphenylene vinylene, polyphenylene ethynylene, and polypyridine can also be used. As a donor for doping an organic semiconductor, a metal having a small work function such as an alkali metal or an alkaline earth metal is preferable. Alternatively, an electron excess type organic compound such as tetrathiafulvalene may be used. However, it is essential that the acceptor property of the organic semiconductor is strong. This is because the donor property of the electron-rich organic compound is smaller than that of the alkali metal or alkaline earth metal. Examples other than organic semiconductors include alkali metals, alkaline earth metals, rare earth metals, and compounds having these. Specific examples include calcium fluoride, lithium oxide, lithium chloride, lithium fluoride, magnesium fluoride, and barium oxide.

発光層404上には第2の電極405が形成される(図1(E))。第2の電極405としては仕事関数の小さい金属、およびその金属化合物が挙げられる。例えばMg−Ag合金、Al−Li合金、Mg−Li合金などである。ただし、電子注入層を用いる場合、電子注入障壁が低減されるため、仕事関数が小さな金属であるAlを用いても構わない。 A second electrode 405 is formed over the light-emitting layer 404 (FIG. 1E). As the second electrode 405, a metal having a low work function and a metal compound thereof can be given. For example, Mg—Ag alloy, Al—Li alloy, Mg—Li alloy and the like. However, when an electron injection layer is used, since an electron injection barrier is reduced, Al which is a metal having a small work function may be used.

このようにして作製された素子では、画素電極間に通電することにより、第2の電極405から発光層404に電子が、第1の電極400から発光層404へ正孔が注入され、発光に至る。そして、基板製造プロセス中に混入したゴミによる陽極の表面粗さは、厚膜の導電性膜によって解消されるため、画素全体から均一な発光が得られ、暗点の発生を抑制することができる。 In the element manufactured in this manner, when current is passed between the pixel electrodes, electrons are injected from the second electrode 405 to the light-emitting layer 404 and holes are injected from the first electrode 400 to the light-emitting layer 404 to emit light. It reaches. Since the surface roughness of the anode due to dust mixed during the substrate manufacturing process is eliminated by the thick conductive film, uniform light emission can be obtained from the entire pixel and the occurrence of dark spots can be suppressed. .

(実施の形態2)
本発明の発光素子はゴミ等に起因した不良が少ないため、本発明の発光素子を画素等に用いることで、発光素子の不具合に起因した表示不良等の無い発光装置を得ることができる。
(Embodiment 2)
Since the light-emitting element of the present invention has few defects due to dust or the like, by using the light-emitting element of the present invention for a pixel or the like, a light-emitting device free from a display defect due to a defect of the light-emitting element can be obtained.

本形態では、本発明の発光素子を含み表示機能を有する発光装置の回路構成および駆動方法について図4〜7を用いて説明する。   In this embodiment mode, a circuit configuration and a driving method of a light-emitting device including the light-emitting element of the present invention and having a display function will be described with reference to FIGS.

図4は本発明を適用した発光装置を上面からみた模式図である。図4において、基板6500上には、画素部6511と、ソース信号線駆動回路6512と、書込用ゲート信号線駆動回路6513と、消去用ゲート信号線駆動回路6514とが設けられている。ソース信号線駆動回路6512と、書込用ゲート信号線駆動回路6513と、消去用ゲート信号線駆動回路6514とは、それぞれ、配線群を介して、外部入力端子であるFPC(フレキシブルプリントサーキット)6503と接続している。そして、ソース信号線駆動回路6512と、書込用ゲート信号線駆動回路6513と、消去用ゲート信号線駆動回路6514とは、それぞれ、FPC6503からビデオ信号、クロック信号、スタート信号、リセット信号等を受け取る。またFPC6503にはプリント配線基盤(PWB)6504が取り付けられている。なお、駆動回路部は、上記のように必ずしも画素部6511と同一基板上に設けられている必要はなく、例えば、配線パターンが形成されたFPC上にICチップを実装したもの(TCP)等を利用し、基板外部に設けられていてもよい。   FIG. 4 is a schematic view of a light emitting device to which the present invention is applied as viewed from above. In FIG. 4, a pixel portion 6511, a source signal line driver circuit 6512, a write gate signal line driver circuit 6513, and an erase gate signal line driver circuit 6514 are provided over a substrate 6500. The source signal line drive circuit 6512, the write gate signal line drive circuit 6513, and the erase gate signal line drive circuit 6514 are each an FPC (flexible printed circuit) 6503 which is an external input terminal via a wiring group. Connected. The source signal line driver circuit 6512, the writing gate signal line driver circuit 6513, and the erasing gate signal line driver circuit 6514 receive a video signal, a clock signal, a start signal, a reset signal, and the like from the FPC 6503, respectively. . A printed wiring board (PWB) 6504 is attached to the FPC 6503. Note that the driver circuit portion is not necessarily provided over the same substrate as the pixel portion 6511 as described above. For example, an IC chip mounted on an FPC on which a wiring pattern is formed (TCP) or the like is used. It may be used and provided outside the substrate.

画素部6511には、列方向に延びた複数のソース信号線が行方向に並んで配列している。また、電流供給線が行方向に並んで配列している。また、画素部6511には、行方向に延びた複数のゲート信号線が列方向に並んで配列している。また画素部6511には、発光素子を含む画素回路が複数配列している。   In the pixel portion 6511, a plurality of source signal lines extending in the column direction are arranged side by side in the row direction. In addition, current supply lines are arranged side by side in the row direction. In the pixel portion 6511, a plurality of gate signal lines extending in the row direction are arranged side by side in the column direction. In the pixel portion 6511, a plurality of pixel circuits including light-emitting elements are arranged.

図5は、一画素を動作するための回路を表した図である。図5に示す回路には、第1のトランジスタ901と第2のトランジスタ902と発光素子903とが含まれている。   FIG. 5 is a diagram showing a circuit for operating one pixel. The circuit illustrated in FIG. 5 includes a first transistor 901, a second transistor 902, and a light-emitting element 903.

第1のトランジスタ901と、第2のトランジスタ902とは、それぞれ、ゲート電極と、ドレイン領域と、ソース領域とを含む三端子の素子であり、ドレイン領域とソース領域の間にチャネル領域を有する。ここで、ソース領域とドレイン領域とは、トランジスタの構造や動作条件等によって変わるため、いずれがソース領域またはドレイン領域であるかを限定することが困難である。そこで、本形態においては、ソースまたはドレインとして機能する領域を、それぞれ第1電極、第2電極と表記する。   Each of the first transistor 901 and the second transistor 902 is a three-terminal element including a gate electrode, a drain region, and a source region, and has a channel region between the drain region and the source region. Here, since the source region and the drain region vary depending on the structure and operating conditions of the transistor, it is difficult to limit which is the source region or the drain region. Therefore, in this embodiment, regions functioning as a source or a drain are referred to as a first electrode and a second electrode, respectively.

ゲート信号線911と、書込用ゲート信号線駆動回路913とはスイッチ918によって電気的に接続または非接続の状態になるように設けられている。また、ゲート信号線911と、消去用ゲート信号線駆動回路914とはスイッチ919によって電気的に接続または非接続の状態になるように設けられている。また、ソース信号線912は、スイッチ920によってソース信号線駆動回路915または電源916のいずれかに電気的に接続するように設けられている。そして、第1のトランジスタ901のゲートはゲート信号線911に電気的に接続している。また、第1のトランジスタ901の第1電極はソース信号線912に電気的に接続し、第2電極は第2のトランジスタ902のゲート電極と電気的に接続している。第2のトランジスタ902の第1電極は電流供給線917と電気的に接続し、第2電極は発光素子903に含まれる一の電極と電気的に接続している。なお、スイッチ918は、書込用ゲート信号線駆動回路913に含まれていてもよい。またスイッチ919についても消去用ゲート信号線駆動回路914の中に含まれていてもよい。また、スイッチ920についてもソース信号線駆動回路915の中に含まれていてもよい。   The gate signal line 911 and the writing gate signal line driving circuit 913 are provided so as to be electrically connected or disconnected by a switch 918. The gate signal line 911 and the erasing gate signal line driver circuit 914 are provided so as to be electrically connected or disconnected by a switch 919. The source signal line 912 is provided so as to be electrically connected to either the source signal line driver circuit 915 or the power source 916 by the switch 920. The gate of the first transistor 901 is electrically connected to the gate signal line 911. The first electrode of the first transistor 901 is electrically connected to the source signal line 912, and the second electrode is electrically connected to the gate electrode of the second transistor 902. The first electrode of the second transistor 902 is electrically connected to the current supply line 917, and the second electrode is electrically connected to one electrode included in the light-emitting element 903. Note that the switch 918 may be included in the write gate signal line driver circuit 913. The switch 919 may also be included in the erase gate signal line driver circuit 914. Further, the switch 920 may also be included in the source signal line driver circuit 915.

また画素部におけるトランジスタや発光素子等の配置について特に限定はないが、例えば図6の上面図に表すように配置することができる。図6において、第1のトランジスタ1001の第1電極はソース信号線1004に接続し、第2の電極は第2のトランジスタ1002のゲート電極に接続している。また第2のトランジスタ1002の第1電極は電流供給線1005に接続し、第2電極は発光素子の電極1006に接続している。ゲート信号線1003の一部は第1のトランジスタ1001のゲート電極として機能する。   There is no particular limitation on the arrangement of transistors, light-emitting elements, and the like in the pixel portion. For example, they can be arranged as shown in the top view of FIG. In FIG. 6, the first electrode of the first transistor 1001 is connected to the source signal line 1004, and the second electrode is connected to the gate electrode of the second transistor 1002. The first electrode of the second transistor 1002 is connected to the current supply line 1005, and the second electrode is connected to the electrode 1006 of the light emitting element. Part of the gate signal line 1003 functions as a gate electrode of the first transistor 1001.

次に、駆動方法について説明する。図7は時間経過に伴ったフレームの動作について説明する図である。図7において、横方向は時間経過を表し、縦方向はゲート信号線の走査段数を表している。   Next, a driving method will be described. FIG. 7 is a diagram for explaining the operation of a frame over time. In FIG. 7, the horizontal direction represents the passage of time, and the vertical direction represents the number of scanning stages of the gate signal line.

本発明の発光装置を用いて画像表示を行うとき、表示期間においては、画面の書き換え動作と表示動作とが繰り返し行われる。この書き換え回数について特に限定はないが、画像をみる人がちらつき(フリッカ)を感じないように少なくとも1秒間に60回程度とすることが好ましい。ここで、一画面(1フレーム)の書き換え動作と表示動作を行う期間を1フレーム期間という。   When image display is performed using the light emitting device of the present invention, the screen rewriting operation and the display operation are repeatedly performed during the display period. The number of rewrites is not particularly limited, but is preferably at least about 60 times per second so that a person viewing the image does not feel flicker. Here, a period during which one screen (one frame) is rewritten and displayed is referred to as one frame period.

1フレーム期間は、図7に示すように、書き込み期間501a、502a、503a、504aと保持期間501b、502b、503b、504bとを含む4つのサブフレーム期間501、502、503、504に時分割されている。発光するための信号を与えられた発光素子は、保持期間において発光状態となっている。各々のサブフレーム期間における保持期間の長さの比は、第1のサブフレーム期間501:第2のサブフレーム期間502:第3のサブフレーム期間503:第4のサブフレーム期間504=23:22:21:20=8:4:2:1となっている。これによって4ビット階調を表現することができる。但し、ビット数及び階調数はここに記すものに限定されず、例えば8つのサブフレーム期間を設け8ビット階調を行えるようにしてもよい。 As shown in FIG. 7, one frame period is time-divided into four subframe periods 501, 502, 503, and 504 including a writing period 501a, 502a, 503a, and 504a and a holding period 501b, 502b, 503b, and 504b. ing. A light emitting element to which a signal for emitting light is given is in a light emitting state in the holding period. The ratio of the length of the holding period in each subframe period is as follows: first subframe period 501: second subframe period 502: third subframe period 503: fourth subframe period 504 = 2 3 : 2 2 : 2 1 : 2 0 = 8: 4: 2: 1 As a result, 4-bit gradation can be expressed. However, the number of bits and the number of gradations are not limited to those described here. For example, eight subframe periods may be provided to enable 8-bit gradation.

1フレーム期間における動作について説明する。まず、サブフレーム期間501において、1行目から最終行まで順に書き込み動作が行われる。従って、行によって書き込み期間の開始時間が異なる。書き込み期間501aが終了した行から順に保持期間501bへと移る。当該保持期間において、発光するための信号を与えられている発光素子は発光状態となっている。また、保持期間501bが終了した行から順に次のサブフレーム期間502へ移り、サブフレーム期間501の場合と同様に1行目から最終行まで順に書き込み動作が行われる。以上のような動作を繰り返し、サブフレーム期間504の保持期間504b迄終了する。サブフレーム期間504における動作を終了したら次のフレーム期間へ移る。このように、各サブフレーム期間において発光した時間の積算時間が、1フレーム期間における各々の発光素子の発光時間となる。この発光時間を発光素子ごとに変えて一画素内で様々に組み合わせることによって、明度および色度の異なる様々な表示色を形成することができる。   An operation in one frame period will be described. First, in the subframe period 501, the write operation is performed in order from the first row to the last row. Therefore, the start time of the writing period differs depending on the row. From the row in which the writing period 501a ends, the storage period 501b is started in order. In the holding period, the light-emitting element to which a signal for emitting light is given is in a light-emitting state. Further, the processing proceeds to the next subframe period 502 in order from the row in which the holding period 501b ends, and the writing operation is performed from the first row to the last row in the same manner as in the subframe period 501. The operation as described above is repeated until the holding period 504b of the subframe period 504 is completed. When the operation in the subframe period 504 is completed, the process proceeds to the next frame period. Thus, the accumulated time of the light emission in each subframe period is the light emission time of each light emitting element in one frame period. Various display colors having different brightness and chromaticity can be formed by changing the light emission time for each light emitting element and combining them in various ways within one pixel.

サブフレーム期間504のように、最終行目までの書込が終了する前に、既に書込を終え、保持期間に移行した行における保持期間を強制的に終了させたいときは、保持期間504bの後に消去期間504cを設け、強制的に非発光の状態となるように制御することが好ましい。そして、強制的に非発光状態にした行については、一定期間、非発光の状態を保つ(この期間を非発光期間504dとする。)。そして、最終行目の書込期間が終了したら直ちに、一行目から順に次の(またはフレーム期間)の書込期間に移行する。なお、このようにある行の画素では書き込みを行い、またある行の画素には画素を非発光の状態にする消去信号を入力するには、図9に示すように、1水平期間を2つに分割し、一方の期間を書き込みにあて、他方の期間を消去にあてる。分割された水平期間内で、各々のゲート信号線911を選択し、そのときに対応する信号をソース信号線912に入力する。例えば、ある1水平期間において、前半はi行目を選択し、後半はj行目を選択する。すると、1水平期間において、あたかも同時に2行分を選択したかのように動作させることが可能となる。つまり、それぞれの1水平期間の書き込み期間を用いて、書き込み期間501a〜504aに画素へ信号を書き込む。そして、このときの1水平期間の消去期間には画素を選択しない。また、別の1水平期間の消去期間を用いて消去期間504cに画素へ書き込まれた信号を消去する。このときの1水平期間の書き込み期間には画素を選択しない。これによって、開口率の高い画素を有する表示装置を提供することができ、歩留まりの向上を図ることができる。   Like the subframe period 504, when it is desired to forcibly end the holding period in the row that has already finished writing and shifted to the holding period before the writing up to the last row is completed, the holding period 504b It is preferable to provide an erasing period 504c later and control to forcibly turn off light. Then, the row that is forcibly set to the non-light-emitting state is kept in the non-light-emitting state for a certain period (this period is referred to as a non-light-emitting period 504d). Then, as soon as the writing period of the last row ends, the next (or frame period) writing period starts in order from the first row. Note that in order to perform writing in pixels in a certain row in this way and to input an erasing signal for making the pixels non-light-emitting in pixels in a certain row, two horizontal periods are provided as shown in FIG. And one period is used for writing and the other period is used for erasing. Each gate signal line 911 is selected within the divided horizontal period, and a corresponding signal is input to the source signal line 912 at that time. For example, in one horizontal period, the i-th row is selected in the first half and the j-th row is selected in the second half. Then, in one horizontal period, it is possible to operate as if two rows were selected at the same time. That is, signals are written to the pixels in the writing periods 501a to 504a using the writing period of one horizontal period. In this case, no pixel is selected in the erase period of one horizontal period. Further, the signal written to the pixel in the erasing period 504c is erased using another erasing period of one horizontal period. At this time, no pixel is selected in the writing period of one horizontal period. Accordingly, a display device having a pixel with a high aperture ratio can be provided, and the yield can be improved.

なお、本形態では、サブフレーム期間501乃至504は保持期間の長いものから順に並んでいるが、必ずしも本実施例のような並びにする必要はなく、例えば保持期間の短いものから順に並べられていてもよいし、または保持期間の長いものと短いものとがランダムに並んでいてもよい。また、サブフレーム期間は、さらに複数のフレーム期間に分割されていてもよい。つまり、同じ映像信号を与えている期間、ゲート信号線の走査を複数回行ってもよい。   In this embodiment, the subframe periods 501 to 504 are arranged in order from the longest holding period. However, the subframe periods 501 to 504 are not necessarily arranged as in this embodiment, and are arranged in order from the shortest holding period, for example. Alternatively, the long holding period and the short holding period may be arranged at random. Further, the subframe period may be further divided into a plurality of frame periods. That is, the gate signal line may be scanned a plurality of times during the period when the same video signal is applied.

ここで、書込期間および消去期間における、図6で示す回路の動作について説明する。   Here, the operation of the circuit shown in FIG. 6 in the writing period and the erasing period will be described.

まず書込期間における動作について説明する。書込期間において、i行目(iは自然数)のゲート信号線911は、スイッチ918を介して書込用ゲート信号線駆動回路913と電気的に接続し、消去用ゲート信号線駆動回路914とは非接続である。また、ソース信号線912はスイッチ920を介してソース信号線駆動回路915と電気的に接続している。ここで、i行目のゲート信号線911に接続した第1のトランジスタ901のゲートに信号が入力され、第1のトランジスタ901はオンとなる。そして、この時、1列目から最終列目迄のソース信号線に同時に映像信号が入力される。なお、各列のソース信号線912から入力される映像信号は互いに独立したものである。ソース信号線912から入力された映像信号は、各々のソース信号線に接続した第1のトランジスタ901を介して第2のトランジスタ902のゲート電極に入力される。この時、第2のトランジスタ902のゲート電極に入力された信号によって、第2のトランジスタ902のオンオフが制御される。そして、第2のトランジスタ902がオンすると発光素子903に電圧が印加され、発光素子903に電流が流れる。つまり、第2のトランジスタ902のゲート電極に入力する信号によって、発光素子903の発光又は非発光が決まる。例えば、第2のトランジスタ902がPチャネル型である場合は、第2のトランジスタ902のゲート電極にLow Levelの信号が入力されることによって発光素子903が発光する。一方、第2のトランジスタ902がNチャネル型である場合は、第2のトランジスタ902のゲート電極にHigh Levelの信号が入力されることによって発光素子903が発光する。   First, the operation in the writing period will be described. In the write period, the i-th (i is a natural number) gate signal line 911 is electrically connected to the write gate signal line drive circuit 913 via the switch 918, and the erase gate signal line drive circuit 914 Is disconnected. The source signal line 912 is electrically connected to the source signal line driver circuit 915 through the switch 920. Here, a signal is input to the gate of the first transistor 901 connected to the gate signal line 911 in the i-th row, and the first transistor 901 is turned on. At this time, video signals are simultaneously input to the source signal lines from the first column to the last column. Note that the video signals input from the source signal lines 912 in each column are independent from each other. A video signal input from the source signal line 912 is input to the gate electrode of the second transistor 902 through the first transistor 901 connected to each source signal line. At this time, on / off of the second transistor 902 is controlled by a signal input to the gate electrode of the second transistor 902. When the second transistor 902 is turned on, a voltage is applied to the light-emitting element 903, and a current flows through the light-emitting element 903. That is, light emission or non-light emission of the light-emitting element 903 is determined by a signal input to the gate electrode of the second transistor 902. For example, in the case where the second transistor 902 is a p-channel transistor, the light-emitting element 903 emits light by inputting a low level signal to the gate electrode of the second transistor 902. On the other hand, in the case where the second transistor 902 is an n-channel transistor, the light-emitting element 903 emits light when a high level signal is input to the gate electrode of the second transistor 902.

次に消去期間における動作について説明する。消去期間において、j行目(jは自然数)のゲート信号線911は、スイッチ919を介して消去用ゲート信号線駆動回路914と電気的に接続し、書込用ゲート信号線駆動回路913とは非接続である。また、ソース信号線912はスイッチ920を介して電源916と電気的に接続している。ここで、j行目のゲート信号線911に接続した第1のトランジスタ901のゲートに信号が入力され、第1のトランジスタ901はオンとなる。そして、この時、1列目から最終列目迄のソース信号線に同時に消去信号が入力される。ソース信号線912から入力された消去信号は、各々のソース信号線に接続した第1のトランジスタ901を介して第2のトランジスタ902のゲート電極に入力される。この時第2のトランジスタ902のゲート電極に入力された消去信号によって、第2のトランジスタ902はオフし、電流供給線917から発光素子903への電流の供給が阻止される。そして、発光素子903は強制的に非発光となる。例えば、第2のトランジスタ902がPチャネル型である場合は、第2のトランジスタ902のゲート電極にHigh Levelの信号が入力されることによって発光素子903は非発光となる。一方、第2のトランジスタ902がNチャネル型である場合は、第2のトランジスタ902のゲート電極にLow Levelの信号が入力されることによって発光素子903は非発光となる。   Next, the operation in the erasing period will be described. In the erasing period, the gate signal line 911 in the j-th row (j is a natural number) is electrically connected to the erasing gate signal line driving circuit 914 via the switch 919, and is connected to the writing gate signal line driving circuit 913. Not connected. The source signal line 912 is electrically connected to the power source 916 through the switch 920. Here, a signal is input to the gate of the first transistor 901 connected to the gate signal line 911 in the j-th row, and the first transistor 901 is turned on. At this time, the erase signal is simultaneously input to the source signal lines from the first column to the last column. The erase signal input from the source signal line 912 is input to the gate electrode of the second transistor 902 through the first transistor 901 connected to each source signal line. At this time, the second transistor 902 is turned off by the erase signal input to the gate electrode of the second transistor 902 and current supply from the current supply line 917 to the light-emitting element 903 is blocked. Then, the light emitting element 903 is forced to emit no light. For example, in the case where the second transistor 902 is a p-channel transistor, the light-emitting element 903 does not emit light when a high level signal is input to the gate electrode of the second transistor 902. On the other hand, in the case where the second transistor 902 is an n-channel transistor, the light emitting element 903 does not emit light by inputting a low level signal to the gate electrode of the second transistor 902.

なお、消去期間では、j行目については、以上に説明したような動作によって消去する為の信号を入力する。しかし、前述のように、j行目が消去期間であると共に、他の行(i行目とする。)については書込期間となる場合がある。このような場合、同じ列のソース信号線を利用してj行目には消去の為の信号を、i行目には書込の為の信号を入力する必要があるため、以下に説明するような動作をさせることが好ましい。   In the erasing period, a signal for erasing the j-th row is input by the operation as described above. However, as described above, the j-th row may be an erasing period, and the other rows (i-th row) may be a writing period. In such a case, it is necessary to input a signal for erasure to the j-th row and a signal for writing to the i-th row by using the source signal line in the same column, and will be described below. It is preferable to perform such an operation.

消去期間における動作によって、j−1行目の発光素子903が非発光となった後、直ちに、ゲート信号線911と消去用ゲート信号線駆動回路914とを非接続の状態とすると共に、スイッチ920を切り替えてソース信号線912とソース信号線駆動回路915と接続させる。そして、ソース信号線912とソース信号線駆動回路915とを接続させると共に、スイッチ918を切り替えてゲート信号線911と書込用ゲート信号線駆動回路913とを接続させる。そして、書込用ゲート信号線駆動回路913からi行目のゲート信号線911に選択的に信号が入力され、第1のトランジスタ901がオンすると共に、ソース信号線駆動回路915からは、1列目から最終列目迄のソース信号線912に書込の為の映像信号が入力される。この映像信号によって、i行目の発光素子903は、発光または非発光となる。   The gate signal line 911 and the erasing gate signal line drive circuit 914 are immediately disconnected after the light emitting element 903 in the j−1th row does not emit light by the operation in the erasing period, and the switch 920 And the source signal line 912 and the source signal line driver circuit 915 are connected. Then, the source signal line 912 and the source signal line driver circuit 915 are connected, and the switch 918 is switched to connect the gate signal line 911 and the writing gate signal line driver circuit 913. Then, a signal is selectively input from the write gate signal line driver circuit 913 to the gate signal line 911 in the i-th row, the first transistor 901 is turned on, and the source signal line driver circuit 915 supplies one column. A video signal for writing is input to the source signal line 912 from the first to the last column. By this video signal, the i-th light emitting element 903 emits light or does not emit light.

以上のようにしてi行目について書込期間を終えたら、直ちに、j行目の消去期間に移行する。その為にスイッチ918を切り替えて、ゲート信号線と書込用ゲート信号線駆動回路913を非接続とすると共に、スイッチ920を切り替えてソース信号線を電源916と接続する。また、ゲート信号線911と書込用ゲート信号線駆動回路913を非接続とすると共に、ゲート信号線911については、スイッチ919を切り替えて消去用ゲート信号線駆動回路914と接続状態にする。そして、消去用ゲート信号線駆動回路914からj行目のゲート信号線911に選択的に信号を入力して第1のトランジスタ901がオンすると共に、電源916から消去信号が入力される。そして、消去信号により、発光素子903は強制的に非発光となる。このようにして、j行目の消去期間を終えたら、直ちに、i+1行目の書込期間に移行する。以下、同様に、消去期間と書込期間とを繰り返し、最終行目の消去期間まで動作させればよい。   Immediately after the writing period for the i-th row is completed as described above, the erasing period for the j-th row is started. For this purpose, the switch 918 is switched to disconnect the gate signal line and the write gate signal line drive circuit 913, and the switch 920 is switched to connect the source signal line to the power source 916. In addition, the gate signal line 911 and the write gate signal line drive circuit 913 are disconnected, and the gate signal line 911 is switched to the erasure gate signal line drive circuit 914 by switching the switch 919. Then, a signal is selectively input from the erasing gate signal line driver circuit 914 to the gate signal line 911 in the j-th row to turn on the first transistor 901 and an erasing signal is input from the power supply 916. Then, the light emitting element 903 is forcibly turned off by the erase signal. In this way, immediately after the erasing period of the j-th row is finished, the writing period of the (i + 1) -th row is started. Thereafter, similarly, the erasing period and the writing period may be repeated until the erasing period of the last row is operated.

なお、本形態では、j−1行目の消去期間とj行目の消去期間との間にi行目の書込期間を設ける態様について説明したが、これに限らず、j行目の消去期間とj+1行目の消去期間との間にi行目の書込期間を設けてもよい。   In this embodiment, the mode in which the writing period of the i-th row is provided between the erasing period of the (j−1) -th row and the erasing period of the j-th row has been described. An i-th writing period may be provided between the period and the (j + 1) -th erasing period.

また、本形態では、サブフレーム期間504のように非発光期間504dを設ける場合において、消去用ゲート信号線駆動回路914と或る一のゲート信号線とを非接続状態にすると共に、書込用ゲート信号線駆動回路913と他のゲート信号線とを接続状態にする動作を繰り返している。このような動作は、特に非発光期間を設けないフレーム期間において行っても構わない。   In this embodiment, in the case where the non-light emission period 504d is provided as in the subframe period 504, the erase gate signal line driver circuit 914 and a certain gate signal line are brought into a non-connected state, and writing is performed. The operation of connecting the gate signal line driving circuit 913 and the other gate signal lines is repeated. Such an operation may be performed particularly in a frame period in which a non-light emitting period is not provided.

(実施の形態3)
本発明の発光素子を含む発光装置は良好な画像を表示することができるため、本発明の発光装置を電子機器の表示部に適用することによって、優れた映像を提供できる電子機器を得ることができる。
(Embodiment 3)
Since a light-emitting device including the light-emitting element of the present invention can display a good image, an electronic device that can provide excellent images can be obtained by applying the light-emitting device of the present invention to a display portion of an electronic device. it can.

本発明を適用した発光装置を実装した電子機器の一実施例を図8に示す。   One embodiment of an electronic device mounted with a light emitting device to which the present invention is applied is shown in FIG.

図8(A)は、本発明を適用して作製したパーソナルコンピュータであり、本体5521、筐体5522、表示部5523、キーボード5524などによって構成されている。本発明の発光素子を有する発光装置を表示部として組み込むことでパーソナルコンピュータを完成できる。   FIG. 8A illustrates a personal computer manufactured by applying the present invention, which includes a main body 5521, a housing 5522, a display portion 5523, a keyboard 5524, and the like. A personal computer can be completed by incorporating a light-emitting device having the light-emitting element of the present invention as a display portion.

図8(B)は、本発明を適用して作製した電話機であり、本体5552、表示部5551、音声出力部5554、音声入力部5555、操作スイッチ5556、5557、アンテナ5553等によって構成されている。本発明の発光素子を有する発光装置を表示部として組み込むことで電話機を完成できる。   FIG. 8B illustrates a telephone manufactured by applying the present invention, which includes a main body 5552, a display portion 5551, an audio output portion 5554, an audio input portion 5555, operation switches 5556 and 5557, an antenna 5553, and the like. . A telephone can be completed by incorporating a light-emitting device having the light-emitting element of the present invention as a display portion.

図8(C)は、本発明を適用して作製したテレビ受像機であり、表示部5531、筐体5532、スピーカー5533などによって構成されている。本発明の発光素子を有する発光装置を表示部として組み込むことでテレビ受像機を完成できる。   FIG. 8C illustrates a television set manufactured by applying the present invention, which includes a display portion 5531, a housing 5532, a speaker 5533, and the like. A television receiver can be completed by incorporating a light-emitting device having the light-emitting element of the present invention as a display portion.

以上のように本発明の発光装置は、各種電子機器の表示部として用いるのに非常に適している。   As described above, the light-emitting device of the present invention is very suitable for use as a display portion of various electronic devices.

なお、本形態では、パーソナルコンピュータ、電話機、テレビ受像機について述べているが、この他にナビゲイション装置、或いは照明機器等に本発明の発光素子を有する発光装置を実装しても構わない。   Note that although a personal computer, a telephone, and a television receiver are described in this embodiment mode, a light-emitting device having the light-emitting element of the present invention may be mounted on a navigation device, a lighting device, or the like.

本発明の発光装置の作製方法について説明する図。8A and 8B illustrate a method for manufacturing a light-emitting device of the present invention. 従来技術の発光素子について説明する図。10A and 10B illustrate a light-emitting element of a conventional technique. 従来技術の発光素子について説明する図。10A and 10B illustrate a light-emitting element of a conventional technique. 本発明を適用した発光装置について説明する図。4A and 4B illustrate a light-emitting device to which the present invention is applied. 本発明を適用した発光装置に含まれる回路について説明する図。FIG. 6 illustrates a circuit included in a light-emitting device to which the present invention is applied. 本発明を適用した発光装置の上面図。The top view of the light-emitting device to which this invention is applied. 本発明を適用した発光装置のフレーム動作について説明する図。4A and 4B illustrate a frame operation of a light-emitting device to which the present invention is applied. 本発明を適用した電子機器の図。The figure of the electronic device to which this invention is applied. 1水平期間にゲート信号線を複数同時に選択する方法を説明する図The figure explaining the method of selecting a plurality of gate signal lines simultaneously in one horizontal period

符号の説明Explanation of symbols

400 第1の電極
401 導電層
402 絶縁層
403 保護層
404 発光層
405 第2の電極
410 トランジスタ
411 接続部
412 基体

400 First electrode 401 Conductive layer 402 Insulating layer 403 Protective layer 404 Light emitting layer 405 Second electrode 410 Transistor 411 Connection portion 412 Base body

Claims (4)

基板上に複数のトランジスタを形成し、
前記複数のトランジスタのそれぞれと電気的に接続された複数の第1の電極を形成し、
前記複数の第1の電極間で、前記複数の第1の電極の端部のみをそれぞれ覆うように、複数の開口を備えた絶縁層を形成し、
前記絶縁層、及び前記複数の第1の電極上に、前記絶縁層の上面を覆う厚みを有するように、連続した一面の導電層を形成し、
前記導電層上にそれぞれ接し、前記複数の開口、及び前記絶縁層の端部を覆い、且つ前記複数の第1の電極と重畳する部位に選択的に複数の第2の層を形成し、
前記複数の第2の層をマスクとして、前記絶縁層の表面が露出されるように、前記導電層をエッチングすることにより、複数の第1の層を形成し、
前記複数の開口にそれぞれ設けられ、前記複数の第2の層の側面及び前記複数の第1の層の側面を覆う複数の発光層を形成し、
前記複数の発光層上に接し、且つ前記複数の発光層の側面を覆うように第2の電極を形成することを特徴とする発光装置の作製方法。
Forming a plurality of transistors on a substrate;
Forming a plurality of first electrodes electrically connected to each of the plurality of transistors;
An insulating layer having a plurality of openings is formed between the plurality of first electrodes so as to cover only end portions of the plurality of first electrodes, respectively.
A continuous conductive layer is formed on the insulating layer and the plurality of first electrodes so as to have a thickness covering an upper surface of the insulating layer,
Forming a plurality of second layers selectively on the conductive layers, covering the plurality of openings and end portions of the insulating layer, and selectively overlapping with the plurality of first electrodes;
Using the plurality of second layers as a mask , etching the conductive layer so that the surface of the insulating layer is exposed , thereby forming a plurality of first layers,
Forming a plurality of light emitting layers respectively provided on the plurality of openings and covering side surfaces of the plurality of second layers and side surfaces of the plurality of first layers;
A method for manufacturing a light-emitting device, comprising forming a second electrode so as to be in contact with the plurality of light-emitting layers and to cover side surfaces of the plurality of light-emitting layers .
請求項1において、
前記複数の第1の層は、有機化合物を含み、且つ導電性を有する層であることを特徴とする発光装置の作製方法。
In claim 1,
The method for manufacturing a light-emitting device, wherein the plurality of first layers include an organic compound and have conductivity.
請求項1または2において、
前記複数の第2の層は、無機化合物を含み、且つ正孔輸送性を有する層であることを特徴とする発光装置の作製方法。
In claim 1 or 2,
The method for manufacturing a light-emitting device, wherein the plurality of second layers are layers containing an inorganic compound and having a hole transporting property.
請求項1乃至3のいずれか一において、
前記導電層は、湿式法によって形成されることを特徴とする発光装置の作製方法。
In any one of Claims 1 thru | or 3,
The method for manufacturing a light-emitting device, wherein the conductive layer is formed by a wet method.
JP2005243533A 2004-08-25 2005-08-25 Method for manufacturing light emitting device Expired - Fee Related JP4926427B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005243533A JP4926427B2 (en) 2004-08-25 2005-08-25 Method for manufacturing light emitting device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004244803 2004-08-25
JP2004244803 2004-08-25
JP2005243533A JP4926427B2 (en) 2004-08-25 2005-08-25 Method for manufacturing light emitting device

Publications (3)

Publication Number Publication Date
JP2006093685A JP2006093685A (en) 2006-04-06
JP2006093685A5 JP2006093685A5 (en) 2008-07-24
JP4926427B2 true JP4926427B2 (en) 2012-05-09

Family

ID=36234310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005243533A Expired - Fee Related JP4926427B2 (en) 2004-08-25 2005-08-25 Method for manufacturing light emitting device

Country Status (1)

Country Link
JP (1) JP4926427B2 (en)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343183A (en) * 1992-06-10 1993-12-24 Hitachi Ltd Organic thin film el element
JPH11121172A (en) * 1997-10-14 1999-04-30 Tdk Corp Organic el element
KR100660383B1 (en) * 1998-03-17 2006-12-21 세이코 엡슨 가부시키가이샤 Method of manufacturing organic el elements
JP2001203081A (en) * 1999-11-09 2001-07-27 Matsushita Electric Ind Co Ltd Thin film electroluminescent element and its manufacturing method
JP2003217853A (en) * 2002-01-18 2003-07-31 Fuji Photo Film Co Ltd Light emitting element
JP2004145244A (en) * 2002-01-25 2004-05-20 Semiconductor Energy Lab Co Ltd Display device
JP4019791B2 (en) * 2002-05-29 2007-12-12 カシオ計算機株式会社 Deposition equipment
JP4289852B2 (en) * 2002-09-18 2009-07-01 大日本印刷株式会社 Method for manufacturing electroluminescent device
JP3706605B2 (en) * 2002-09-27 2005-10-12 三洋電機株式会社 Organic electroluminescence device and method for manufacturing the same
WO2005002010A1 (en) * 2003-06-27 2005-01-06 Semiconductor Energy Laboratory Co., Ltd. Organic laser device

Also Published As

Publication number Publication date
JP2006093685A (en) 2006-04-06

Similar Documents

Publication Publication Date Title
US7755278B2 (en) Light emitting element provided with organic conductive and inorganic hole transport layers between an electrode and organic emissive layer
US7728513B2 (en) Display device and method for manufacturing thereof
US9608224B2 (en) Organic light emitting element and display device using the element
US7663149B2 (en) Organic light emitting device and display device using the same
US7550173B2 (en) Luminescent device and method of manufacturing same
JP5925239B2 (en) Light emitting element and light emitting device
US7572522B2 (en) Luminescent device
US6677621B2 (en) Light emitting device and electrical appliance
US6987356B2 (en) Active-matrix organic electroluminescent display
JP2003051384A (en) Repairing method and manufacturing method of light emitting device
JP4731996B2 (en) Light emitting element and display device
JP5078241B2 (en) LIGHT EMITTING DEVICE USING LIGHT EMITTING ELEMENT, METHOD FOR DRIVING LIGHT EMITTING ELEMENT AND LIGHTING APPARATUS
US20040108807A1 (en) Three-terminal organic electro-luminescent device
JP4817730B2 (en) Display device
JP2002305085A (en) Organic light emitting element and display device using the element
JP4926427B2 (en) Method for manufacturing light emitting device
JP4118630B2 (en) LIGHT EMITTING DEVICE, ELECTRIC APPARATUS, AND METHOD FOR MANUFACTURING LIGHT EMITTING DEVICE
JP4741286B2 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080610

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4926427

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees