JP4924877B2 - Analog output device - Google Patents
Analog output device Download PDFInfo
- Publication number
- JP4924877B2 JP4924877B2 JP2006289378A JP2006289378A JP4924877B2 JP 4924877 B2 JP4924877 B2 JP 4924877B2 JP 2006289378 A JP2006289378 A JP 2006289378A JP 2006289378 A JP2006289378 A JP 2006289378A JP 4924877 B2 JP4924877 B2 JP 4924877B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- value
- return current
- voltage source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
本発明は、電圧源から出力端を介して外部機器に所定の出力電流を供給すると共に、前記出力端子の端子電圧値と上記出力電流の電流値を読み返して前記出力端子の短絡または開放を診断するインピーダンス診断手段を具備するアナログ出力装置に関するものである。 According to the present invention, a predetermined output current is supplied from a voltage source to an external device via an output terminal, and a terminal voltage value of the output terminal and a current value of the output current are read back to diagnose short circuit or open of the output terminal. The present invention relates to an analog output device provided with impedance diagnosis means.
アナログ出力装置において、出力端子の端子電圧値と出力電流の電流値を読み返して前記出力端子の短絡または開放を診断するインピーダンス診断手段については、特許文献1に開示されている。
図7は、インピーダンス診断機能を備える従来のアナログ出力装置の構成例を示す機能ブロック図である。上位のプロセッサ1は、インピーダンス診断手段11を備え、電流出力モジュール2に対して外部機器3に供給する出力電流I0を設定する信号を出力する。
FIG. 7 is a functional block diagram showing a configuration example of a conventional analog output device having an impedance diagnosis function. The
電流出力モジュール2は、電圧源21から定電流回路22、二重化システム時の回り込み防止ダイオード23を経由し、出力端子24,25間に接続された外部機器3に出力電流I0を供給する。定電流回路22は、プロセッサ1から渡される設定信号に基づいて出力電流I0を制御する。
The
演算装置26は、定電流回路22からディジタル値で与えられる出力電流I0の出力値並びに端子電圧値読み返しスイッチ27を介して周期的に取得される端子電圧値V0をA/D変換器28でディジタル変換した端子電圧値を取得し、プロセッサ1のインピーダンス診断手段11に読み返し信号として渡す。
The
インピーダンス診断手段11は、出力端子24,25間の短絡故障及び開放故障を診断する。出力電流I0の読み返し信号が設定信号と一致して正常状態のときに、端子電圧値V0の読み返し信号が0Vであれば短絡故障と診断し、出力電流I0の読み返し信号がゼロであれば開放故障と診断する。
The impedance diagnosis unit 11 diagnoses a short circuit failure and an open failure between the
出力端子間の短絡故障及び開放故障を診断する従来のインピーダンス診断手段11では、電圧源21を共通として他の外部機器に出力電流を供給する他チャンネルの出力端子側に出力電流の一部が流れる、いわゆるチャンネル間短絡故障を診断することができない。
In the conventional impedance diagnosing means 11 for diagnosing a short-circuit failure and an open-circuit failure between the output terminals, a part of the output current flows to the output terminal side of another channel that supplies the output current to other external devices using the
図8は、電圧源を共通にする2チャンネルの電流出力モジュールの構成例を示す機能ブロック図である。第1チャンネルCH1を構成する電流モジュール2の電圧源21を共通にして、第2チャンネルCH2を構成する電流モジュール4が接続され、外部機器5に対してプロセッサ1からの設定信号に基づいて出力端子44,45を介して出力電流を供給する。
FIG. 8 is a functional block diagram showing a configuration example of a two-channel current output module sharing a voltage source. The
正常状態では、第1チャンネルCH1の電流出力モジュール2より外部機器3に20mAが供給され、第2チャンネルCH2の電流出力モジュール4より外部機器5に4mAが供給されているものとする。
In a normal state, it is assumed that 20 mA is supplied from the
図9は、チャンネル間短絡故障時の干渉電流経路を説明する機能ブロック図である。図では、第1チャンネルの電流出力モジュール2の出力端子24と、第2チャンネルの電流出力モジュール4の出力端子44間が、ユーザにより誤接続されたチャンネル間短絡状態を示している。
FIG. 9 is a functional block diagram for explaining an interference current path at the time of a short circuit failure between channels. In the figure, the
このチャンネル間短絡により、出力端子24から出力端子44側に8mAの干渉電流が流れるので、外部機器3に供給されていた20mAの出力電流は12mAに減少し、外部機器5に供給されていた4mAの出力電流は12mAに増加する異常が発生する。
Due to this short circuit between channels, an interference current of 8 mA flows from the
しかしながら、電流出力モジュール2および電流出力モジュール4の定電流回路は、プロセッサ1の設定信号通りの20mA及び4mAを出力しているので、これら出力電流の電流値を読み返してもこのチャンネル間短絡による外部干渉は診断できない。
However, since the constant current circuits of the
本発明は上述した問題点を解決するためになされたものであり、インピーダンス診断機能に加えて外部干渉診断機能を備えるアナログ出力装置の実現を目的としている。 The present invention has been made to solve the above-described problems, and aims to realize an analog output device having an external interference diagnosis function in addition to an impedance diagnosis function.
このような課題を達成するために、本発明の構成は次の通りである。
(1)電圧源から出力端子を介して外部機器に所定の出力電流を供給すると共に、前記出力端子の端子電圧値と前記出力電流の電流値を読み返して前記出力端子の短絡または開放を診断するインピーダンス診断手段を具備するアナログ出力装置において、
前記外部機器から前記電圧源へのリターン電流回路に直列に挿入されたリターン電流検出抵抗と、
このリターン電流検出抵抗に発生するリターン電流値を読み返し、前記出力端子より外部回路を経由して前記電圧源に流れる干渉電流を検出する外部干渉診断手段と、
を備え、
前記外部干渉診断手段は、前記出力電流の読み返し電流値と前記リターン電流値とを比較し、一致・不一致により前記干渉電流の有無を診断することを特徴とするアナログ出力装置。
In order to achieve such a problem, the configuration of the present invention is as follows.
(1) via the output terminal from the voltage source supplies a predetermined output current to an external device, diagnosing short or open of said output terminals read back the current value before Symbol output current and the terminal voltage value of the output terminals In an analog output device comprising impedance diagnostic means for
A return current detection resistor inserted in series in a return current circuit from the external device to the voltage source;
Read back the return current value generated in this return current detection resistor, external interference diagnostic means for detecting the interference current flowing from the output terminal to the voltage source via the external circuit,
Equipped with a,
The external interference diagnosis unit compares the read current value of the output current with the return current value, and diagnoses the presence or absence of the interference current by coincidence / mismatch .
(2)前記出力端子の端子電圧値と前記リターン電流値を周期的に切り換えて読み返すスイッチ手段を備えることを特徴とする(1)に記載のアナログ出力装置。
(2) analog output apparatus according to (1) further comprising a switching means for reading back the return current value and the terminal voltage value of the output terminal is switched periodically.
(3)前記インピーダンス診断手段は、前記出力端子間の差電圧を読み返すことを特徴とする(1)または(2)に記載のアナログ出力装置。
( 3 ) The analog output device according to (1) or (2), wherein the impedance diagnosis unit reads back a voltage difference between the output terminals.
(4)前記リターン電流検出抵抗に直列順方向に回り込み防止用のダイオードを挿入したことを特徴とする(1)乃至(3)のいずれかに記載のアナログ出力装置。
( 4 ) The analog output device according to any one of (1) to ( 3) , wherein a diode for preventing wraparound is inserted into the return current detection resistor in a series forward direction.
(5)前記電圧源がオフの時に、前記スイッチ手段の回路を強制的にオフに規制する回りこみ防止手段を備えることを特徴とする(2)に記載のアナログ出力装置。
( 5 ) The analog output device according to ( 2), further comprising a sneak prevention means for forcibly turning off the circuit of the switch means when the voltage source is off.
本発明によれば、次のような効果を期待することできる。
(1)外部機器を流れるリターン電流値の読み返しにより、チャンネル間短絡故障等による外部干渉診断が可能となり、従来から備わるインピーダンス診断機能と合わせ、アナログ出力装置の信頼性向上に貢献できる。
According to the present invention, the following effects can be expected.
(1) By reading back the return current value flowing through the external device, it is possible to diagnose external interference due to a short-circuit failure between channels, etc., which can contribute to improving the reliability of the analog output device in combination with the impedance diagnostic function provided conventionally.
(2)リターン電流値の検出と読み返しは、簡単な抵抗1個とスイッチ1個で実現可能であり、装置のコストを上げることなく高性能のアナログ出力装置を実現することができる。 (2) The return current value can be detected and read back with a simple resistor and a switch, and a high-performance analog output device can be realized without increasing the cost of the device.
以下、本発明を図面により詳細に説明する。図1は、本発明を適用したアナログ出力装置の一実施形態を示す機能ブロック図である。図7で説明した従来装置と同一要素には同一符号を付して説明を省略する。 Hereinafter, the present invention will be described in detail with reference to the drawings. FIG. 1 is a functional block diagram showing an embodiment of an analog output device to which the present invention is applied. The same elements as those of the conventional apparatus described with reference to FIG.
従来装置の構成に追加された本発明の特徴部は、外部機器3のリターン電流回路に直列に挿入されたリターン電流検出抵抗100と、リターン電流Irによりこのリターン電流検出抵抗100に発生するリターン電流値Vrを、周期的にA/D変換器28に渡すリターン電流値読み返しスイッチ200と、プロセッサ1内に設けられた外部干渉診断手段300である。
A feature of the present invention added to the configuration of the conventional apparatus is that a return
端子電圧値V0を周期的に取得してA/D変換器28に渡す端子電圧値読み返しスイッチ27と、リターン電流検出抵抗100に発生するリターン電流値Vrを周期的に取得してA/D変換器28に渡すリターン電流値読み返しスイッチ200は、互いに可逆的にオンオフ制御される。
The terminal voltage value read-
A/D変換器28は、これら読み返しスイッチにより端子電圧値V0とリターン電流値Vrを交互に切り換えて入力し、その値をディジタル変換して演算装置26に渡す。演算装置26は出力電流I0の出力値及び端子電圧値V0に加えてリターン電流値Vrの読み返し信号をプロセッサ1に渡す。
The A /
プロセッサ1に設けられた外部干渉診断手段300は、読み返された出力電流I0の出力値とリターン電流値Vrを比較し、一致していれば「外部干渉電流なし」で正常と判断し、リターン電流値が出力電流I0の出力値よりも所定値以下である場合には「外部干渉電流あり」で異常と判断する。
The external interference diagnosis means 300 provided in the
追加された外部干渉診断手段300により、本発明装置は自己の出力端子状態を監視するインピーダンス診断機能と、外部干渉電流を監視する外部干渉診断機能の双方を備えるが、実際的なオペレーションでは、出力電流I0の出力値とリターン電流値が一致している(外部干渉電流なし)状態でのみインピーダンス診断を実施し、不一致(外部干渉電流あり)の状態では、チャンネル間短絡等への対処が優先するので、インピーダンス診断を実施しないオペレーションを取る。 With the added external interference diagnostic means 300, the device of the present invention has both an impedance diagnostic function for monitoring its own output terminal state and an external interference diagnostic function for monitoring external interference current. Impedance diagnosis is performed only when the output value of the current I0 matches the return current value (no external interference current), and in the case of a mismatch (with external interference current), priority is given to measures such as a short circuit between channels. So take an operation that does not perform impedance diagnosis.
図2は、本発明を適用したアナログ出力装置の他の実施形態を示す機能ブロック図である。図1の実施形態との相違は、出力端子24の電位と出力端子25の電位を入力してその差を演算する差分演算器29を追加し、演算された差分値をスイッチ27に渡す構成にある。
FIG. 2 is a functional block diagram showing another embodiment of the analog output device to which the present invention is applied. The difference from the embodiment of FIG. 1 is that a
外部機器3のリターン電流回路に直列に挿入されたリターン電流検出抵抗100を流れるリターン電流Irによる電圧降下に起因して、電圧源21の基準電位点(負極)から見た出力端子24と25の電位が変動する。
Due to the voltage drop due to the return current Ir flowing through the return
従って、インピーダンス診断において、図1の実施形態のように、出力端子24の電圧V0のみの電圧測定では、正確な端子電圧値が得られない。出力端子24の電位と出力端子25の電位を入力してその差を演算する差分演算器29を導入することでこの問題が解決され、インピーダンス診断への支障が除かれる。
Therefore, in the impedance diagnosis, an accurate terminal voltage value cannot be obtained by measuring only the voltage V0 at the
図3は、本発明のアナログ出力装置を2チャンネル二重化システム構成にした場合のリターン電流検出抵抗回路への回り込みを説明する機能ブロック図である。外部機器3及び5を共通にして右側のエリアが稼動側(A)、左側のエリアが待機側(B)である。
FIG. 3 is a functional block diagram for explaining the wraparound to the return current detection resistor circuit when the analog output device of the present invention has a two-channel duplex system configuration. With the
稼動側(A)において、外部機器3に電流を供給する第1チャンネルCH1Aを構成する電流出力モジュール2Aに対して、その電圧源21Aを共通に使用して外部機器5に電流を供給する第2チャンネルCH2A構成する電流出力モジュール4Aが接続されている。
On the operating side (A), a second current is supplied to the external device 5 by using the voltage source 21A in common for the current output module 2A constituting the first channel CH1A that supplies the current to the
待機側(B)において、外部機器3に電流を供給する第1チャンネルCH1Bを構成する電流出力モジュール2Bに対して、その電圧源21Bを共通に使用して外部機器5に電流を供給する第2チャンネルCH2B構成する電流出力モジュール4Bが接続されている。
On the standby side (B), a second current is supplied to the external device 5 by using the voltage source 21B in common with respect to the current output module 2B constituting the first channel CH1B that supplies the current to the
このような接続形態で、稼動側の電流出力モジュール2Aより外部機器3に出力電流I0を供給すると、この電流I0は全部が電流出力モジュール2Aのリターン回路を流れて電圧源21Aに戻らずに、待機側第1チャンネルの電流出力モジュール2Bのリターン電流回路、待機側第2チャンネルの電流出力モジュール4Bのリターン電流回路、稼動側第2チャンネルの電流出力モジュール4Aのリターン電流回路を経由して電圧源21Aに戻る回り込みが発生する。
In such a connection form, when the output current I0 is supplied from the current output module 2A on the operating side to the
各電流出力モジュールのリターン電流回路には、リターン電流検出抵抗が挿入されているので、この回り込み電流により、電流出力モジュール2Aは自己のリターン電流が減少し、他の各電流出力モジュールではリターン電流が減少または増加するので、リターン電流値を監視する外部干渉診断機能に誤動作が発生する。 Since the return current detection resistor is inserted in the return current circuit of each current output module, the current output module 2A reduces its own return current due to this sneak current, and the return current is reduced in each of the other current output modules. Since it decreases or increases, a malfunction occurs in the external interference diagnosis function that monitors the return current value.
図4は、本発明を適用したアナログ出力装置の更に他の実施形態を示す機能ブロック図である。この実施形態の特徴は、図3で説明した複数の電流出力モジュールを経由する回りこみを防止するために、リターン電流検出抵抗(101A,102A,101B,102B)に直列順方向に回り込み防止ダイオード(401A,402A,401B,402B)を挿入した構成にある。これにより、電流出力モジュール2Aの出力電流I0の回り込み現像は解消され、出力電流I0の全部が電圧源21Aに戻る。 FIG. 4 is a functional block diagram showing still another embodiment of the analog output device to which the present invention is applied. A feature of this embodiment is that in order to prevent sneaking through the plurality of current output modules described in FIG. 3, a return current detection resistor (101A, 102A, 101B, 102B) is connected to a series forward prevention diode ( 401A, 402A, 401B, 402B) are inserted. Thereby, the wraparound development of the output current I0 of the current output module 2A is canceled, and the entire output current I0 returns to the voltage source 21A.
図5は、二重化システムにおける端子電圧値及びリターン電流値の読み返し用スイッチ回路への回り込みを説明する機能ブロック図である。図は、外部機器3に対して稼動側(A)の電流出力モジュール2Aと待機側(B)の電流出力モジュール2Bとが接続されて二重化システムを示している。
FIG. 5 is a functional block diagram for explaining the wraparound of the terminal voltage value and the return current value to the read-back switch circuit in the duplex system. The figure shows a duplex system in which a current output module 2A on the operating side (A) and a current output module 2B on the standby side (B) are connected to the
待機側(B)の電流出力モジュール2Bの電圧源21Bが正常であれば、端子電圧値及びリターン電流値を読み返すスイッチ27B及び200Bはオフに規制されているが、電圧源21Bがダウンする故障が発生し、スイッチ27B及び200Bがノーマルクローズ特性でオンとなった場合には、外部機器3を短絡するように回り込みが発生し、リターン電流値は正常なのに外部機器の電流が変動する異常が発生するが、これを検出することができない。
If the voltage source 21B of the current output module 2B on the standby side (B) is normal, the switches 27B and 200B that read back the terminal voltage value and the return current value are regulated to be off, but there is a failure that the voltage source 21B goes down. When the switch 27B and the switch 200B are turned on with the normal close characteristic, a wraparound occurs so as to short-circuit the
図6は、本発明を適用したアナログ出力装置の更に他の実施形態を示す機能ブロック図である。この実施形態の特徴は、図5で説明した待機側(B)の電流出力モジュール2Bのスイッチへの回り込みを防止するために、各電流出力モジュールにおいて電圧源がオフの時に、端子電圧値及びリターン電流値を読み返すスイッチの回路を強制的にオフに規制する回りこみ防止手段を設けた点にある。 FIG. 6 is a functional block diagram showing still another embodiment of the analog output device to which the present invention is applied. The feature of this embodiment is that, in order to prevent the standby side (B) current output module 2B described in FIG. 5 from sneaking into the switch, the terminal voltage value and return when the voltage source is off in each current output module. A sneak prevention means for forcibly turning off the circuit of the switch that reads back the current value is provided.
稼動側(A)の電流出力モジュール2Aにおいて、スイッチ27A及びスイッチ200Aに直列に挿入されたFETスイッチQ1A及びQ2Aは、電圧源21Aによりゲート電位が制御され、電圧源21Aが正常時ではオンに規制され、電圧源21Aのダウン時にはオフに規制され、スイッチ27A及びスイッチ200Aの回路を強制的にオフとする。 In the current output module 2A on the operating side (A), the FET switches Q1A and Q2A inserted in series with the switch 27A and the switch 200A have their gate potential controlled by the voltage source 21A, and are regulated to be on when the voltage source 21A is normal. When the voltage source 21A is down, it is regulated to turn off, and the circuits of the switch 27A and the switch 200A are forcibly turned off.
同様に、待機側(B)の電流出力モジュール2Bにおいて、スイッチ27B及びスイッチ200Bに直列に挿入されたFETスイッチQ1B及びQ2Bは、電圧源21Bによりゲート電位が制御され、電圧源21Bが正常時ではオンに規制され、電圧源21Bのダウン時にはオフに規制され、スイッチ27B及びスイッチ200Bの回路を強制的にオフとする。 Similarly, in the current output module 2B on the standby side (B), the FET switches Q1B and Q2B inserted in series with the switch 27B and the switch 200B have their gate potential controlled by the voltage source 21B, and when the voltage source 21B is normal It is regulated to be on and regulated to be off when the voltage source 21B is down, forcibly turning off the circuits of the switch 27B and the switch 200B.
実施形態では、外部干渉診断の典型的な対象としてチャンネル間短絡による干渉電流の監視を説明したが、チャンネル間短絡以外の短絡要因で外部機器を流れる電流の一部または全部が外部回路を経由して電圧源に戻る故障も診断することができる。 In the embodiment, monitoring of interference current due to short circuit between channels has been described as a typical target of external interference diagnosis, but part or all of the current flowing through the external device due to a short circuit factor other than short circuit between channels passes through the external circuit. Faults returning to the voltage source can also be diagnosed.
1 プロセッサ
11 インピーダンス診断手段
2 電流出力モジュール
21 電圧源
22 定電流回路
23 回りこみ防止ダイオード
24,25 出力端子
26 演算装置
27 端子電圧値読み返しスイッチ
28 A/D変換器
3 外部機器
100 リターン電流検出抵抗
200 リターン電流値読み返しスイッチ
300 外部干渉診断手段
DESCRIPTION OF
Claims (5)
前記外部機器から前記電圧源へのリターン電流回路に直列に挿入されたリターン電流検出抵抗と、
このリターン電流検出抵抗に発生するリターン電流値を読み返し、前記出力端子より外部回路を経由して前記電圧源に流れる干渉電流を検出する外部干渉診断手段と、
を備え、
前記外部干渉診断手段は、前記出力電流の読み返し電流値と前記リターン電流値とを比較し、一致・不一致により前記干渉電流の有無を診断することを特徴とするアナログ出力装置。 Supplies the predetermined output current to the external device through the output terminal from the voltage source, the impedance diagnosis for diagnosing short or open of said output terminals read back the current value of the terminal voltage value before Symbol output current of the output terminal In an analog output device comprising means,
A return current detection resistor inserted in series in a return current circuit from the external device to the voltage source;
Read back the return current value generated in this return current detection resistor, external interference diagnostic means for detecting the interference current flowing from the output terminal to the voltage source via the external circuit,
Equipped with a,
The external interference diagnosis unit compares the read current value of the output current with the return current value, and diagnoses the presence or absence of the interference current by coincidence / mismatch .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006289378A JP4924877B2 (en) | 2006-10-25 | 2006-10-25 | Analog output device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006289378A JP4924877B2 (en) | 2006-10-25 | 2006-10-25 | Analog output device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008107170A JP2008107170A (en) | 2008-05-08 |
JP4924877B2 true JP4924877B2 (en) | 2012-04-25 |
Family
ID=39440640
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006289378A Active JP4924877B2 (en) | 2006-10-25 | 2006-10-25 | Analog output device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4924877B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5526678B2 (en) * | 2009-09-25 | 2014-06-18 | 富士電機株式会社 | Analog output device |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0580093A (en) * | 1991-09-19 | 1993-03-30 | Nec Corp | Inspecting apparatus of impedance of electronic circuit |
JP3695234B2 (en) * | 1999-07-23 | 2005-09-14 | 横河電機株式会社 | Analog signal output device |
JP2004138437A (en) * | 2002-10-16 | 2004-05-13 | Sumitomo Wiring Syst Ltd | Inspection method of wire harness |
-
2006
- 2006-10-25 JP JP2006289378A patent/JP4924877B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008107170A (en) | 2008-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10994769B2 (en) | Electronic control unit and diagnostic method therefor | |
US10288694B2 (en) | Secondary battery monitoring device and method for diagnosing failure | |
US8154312B2 (en) | Sensor system | |
JPH0894695A (en) | Semiconductor power switch system | |
JP2004157024A (en) | Temperature detection device | |
JPWO2018016225A1 (en) | In-vehicle control device | |
KR102431408B1 (en) | Secondary battery monitoring apparatus and fault diagnosis method | |
JP2011130077A (en) | Digital signal output circuit | |
US20220029410A1 (en) | Current sense circuit | |
JP2008164519A (en) | Method of detecting fault of switching transistor, and fault detection circuit | |
JP4924877B2 (en) | Analog output device | |
JP5444307B2 (en) | Temperature detection circuit and temperature detection device | |
JP4103145B2 (en) | Input module | |
US10326392B2 (en) | Motor control device | |
JP7420770B2 (en) | Power supply control device and semiconductor failure detection method | |
JP4802971B2 (en) | Analog output device | |
JP5989171B1 (en) | CURRENT DETECTION CIRCUIT AND ELECTRIC CONTROL DEVICE FOR VEHICLE HAVING THE CIRCUIT | |
JP4788569B2 (en) | Output device | |
JP4415384B2 (en) | DIGITAL OUTPUT DEVICE AND DIAGNOSIS METHOD USING DIGITAL OUTPUT DEVICE | |
JP2008059517A (en) | External load interface circuit, electronic control device, and method for switching driving voltage in external load interface circuit | |
KR100738450B1 (en) | A parallel driving circuit of switching device | |
KR102086132B1 (en) | Motor controller and short circuit diagnosis method thereof | |
US20210103005A1 (en) | Control device for a vehicle | |
JP2013225781A (en) | A/d conversion device | |
US11408917B2 (en) | Redundant current-measuring arrangement with detection of interruptions of an electric circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091014 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111117 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120112 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120125 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150217 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4924877 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |