JP4924874B2

JP4924874B2 - 伝送器及びメモリ装置

Info

Publication number: JP4924874B2
Application number: JP2006218367A
Authority: JP
Inventors: 越太郎小山; 敏伊木
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 2006-08-10
Filing date: 2006-08-10
Publication date: 2012-04-25
Anticipated expiration: 2026-08-10
Also published as: JP2008039740A

Description

本発明は、再読み込み可能な不揮発性メモリを有するメモリ装置及び伝送器に係り、特に不揮発性メモリのデバイス故障に係る問題を解決するメモリ装置及び伝送器に関する。

図５に不揮発性メモリのメモリ装置を搭載した従来の伝送器（差圧伝送器）の一例を示す。図５において、差圧伝送器１０は、ＡＤ(アナログ・デジタル)変換器１１、マイクロプロセッサ（ＣＰＵ；Central Processing Unit）１２、作業メモリ１３、保存不揮発性メモリ１４、稼働不揮発性メモリ１５，出力回路１６、通信回路１７等から構成されている。

稼動不揮発性メモリ１５には、メーカが設定した差圧伝送器１０を動かすプログラムが格納されている。具体的には、稼動不揮発性メモリ１５には、センサ信号Ｓから圧力値を算出し出力仕様に変換するプログラム等が格納されている。

また、保存不揮発性メモリ１４には、ユーザが設定したデータが格納されている。具体的には、保存不揮発性メモリ１４には、圧力単位を設定するデータ等が格納されている。

さらに、作業メモリ１３は、例えば、ＲＡＭ(Random Access read write memory)から形成され、保存不揮発性メモリ１４に格納されたデータを一時的に保存するものである。なお、作業メモリ１３は揮発性メモリで形成され、作業メモリ１３に格納されたデータは、差圧伝送器１０の電源がなくなると消滅する。

以上の構成において、図示しない差圧センサからセンサ信号ＳがＡＤ変換器１１を介してデジタル信号に変換されてＣＰＵ１２に取り込まれる。そして、ＣＰＵ１２は、稼動不揮発性メモリ１５に格納されたプログラム及び作業メモリ１３に格納されたデータを用いながら、リニアリティ、スパン調整等の演算を実行して圧力値を算出し、出力回路１６を介して、例えば４−２０ｍＡの電流信号として出力する。

また、ＣＰＵ１２は、稼働中に、通信回路１７から通信データを受信して差圧演算に割り込みの処理を実行する。

以下に、図６のフローチャートを用いて、図５の従来例の初期化処理の手順（起動シーケンスＡ）について説明する。差圧伝送器１０に電源を入れて稼働させその後も正常に動作させるためには、所定の処理手順を踏んで正常動作をすることを確認しなければならない。

図６において、差圧伝送器１０の初期化処理は、ステップＳＴ１、ＳＴ２、ＳＴ３、ＳＴ４の４つのステップからなり、これらの一連の処理は起動シーケンスＡをなす。

ステップＳＴ１では、電源を入れて差圧伝送器１０を起動させる時のブート（Boot）情報を保存不揮発性メモリ１４から差圧伝送器１０の作業メモリ１３にアップロードする。即ち、ＣＰＵ１２は、保存不揮発性メモリ１４に格納されたデータの一部を作業メモリ１３に複製する。

次に、ステップＳＴ２で、ＣＰＵ１２は、保存不揮発性メモリ１４のデバイス（ハードウエア）の診断を実行する。
この後、ステップＳＴ３で、ＣＰＵ１２は、保存不揮発性メモリ１４に格納されているデータの診断を行う。

さらに、その次に、ステップＳＴ４で、ＣＰＵ１２は、これらの診断結果に基づき、保存不揮発性メモリ１４に異常があるかどうかの異常判定を行う。そして、正常であれば定常処理（２）に移行し、異常であれば差圧伝送器故障のアラーム表示をする。

ここで、異常には、保存不揮発性メモリ１４自体のデバイス異常（デバイス故障）と、格納されているデータの異常の２種類の異常が含まれ、そのいずれか１つ以上が異常だとアラーム表示され、差圧伝送器１０の差圧演算が全て停止される。

以下に、図７のフローチャートを用いて、定常処理（２）の手順（稼動シーケンス）について、説明する。

定常処理（２）は、差圧伝送器１０が稼働しているときの処理とそのチェックを行う。ここで行われる処理は、主として３つの処理（ステップＳＴ５、ＳＴ６、ＳＴ７）と、１つの判断（ステップＳＴ８）となり、これらは一括して稼働シーケンスＡを構成する。

このうち、ステップＳＴ５はソフトウエアの割り込みによる保存不揮発性メモリ１４への定周期の書込み処理であり、ステップＳＴ６は自己診断周期データのチェックであり、更に、ステップＳＴ７は外部から通信回路１７を介しての通信割込みによる書込み処理である。

次に、ステップＳＴ８において、ＣＰＵ１２は、ステップＳＴ５、ステップＳＴ６及びステップＳＴ７の処理から保存不揮発性メモリ１４に異常がないかどうかを判断する。

そして、正常であれば、ＣＰＵ１２は、作業メモリに格納されたデータを保存不揮発性メモリ１４に保存する。このことにより、例えば、ステップＳＴ７でユーザが設定を変更した内容が反映される。

また、各ステップＳＴ５からＳＴ８を繰り返す。さらにまた、異常であれば、ＣＰＵ１２は、差圧伝送器故障のアラーム表示をして、差圧伝送器固有の各種演算を停止する。

以上説明した起動シーケンスＡと稼働シーケンスＡにより動作シーケンスＡを構成する。さらに、ＣＰＵ１２により保存不揮発性メモリ１４から動作シーケンスＡを一時的に作業メモリ１３にアップロードする。

また、不揮発性メモリを搭載したメモリ装置において、不揮発性メモリの故障に対処する技術が開示されている（例えば、特許文献１参照）。

特開平８−２０３２９３号公報

しかし、従来の差圧伝送器等に搭載されたこの種のメモリ装置の場合、保存不揮発性メモリ１４のいずれかのセル自身が寿命等で故障した場合だけでなく、ビット化け等のデータ不良の場合も保存不揮発性メモリ１４のデバイス故障扱いとなり、差圧伝送器故障のアラームが出て、差圧演算等の機能停止状態となり、異常前の保存不揮発性メモリ１４のデータを得ることも出来ないという課題がある。

従って、本発明の目的は、機器の機能停止状態が回避出来ると共に、機器の機能停止をデバイス故障のみに制限することの出来るメモリ装置及び伝送器を提供することにある。

このような課題を達成するために、本発明は以下のとおりである。
（１）センサからの信号を演算して物理量を算出するマイクロプロセッサと、前記マイクロプロセッサに接続され前記演算のデータを保存する保存不揮発性メモリとを備え、前記物理量を伝送する伝送器において、前記保存不揮発性メモリと異なるハードウエアで形成され、前記マイクロプロセッサに接続される待機不揮発性メモリを備え、前記保存不揮発性メモリのデバイスおよびチェックサムの異常判定が正常の場合、前記マイクロプロセッサが、前記保存不揮発性メモリに格納されたデータを前記待機不揮発性メモリに保存し、前記保存不揮発性メモリがチェックサム異常の場合、前記マイクロプロセッサが、前記待機不揮発性メモリに格納されたデータを前記保存不揮発性メモリに保存する第１のステップ、前記保存不揮発性メモリがデバイス故障の場合、前記マイクロプロセッサが、ワーニング表示する第２のステップ、を備え、前記マイクロプロセッサは、前記保存不揮発性メモリのデバイスおよびチェックサムの異常判定が正常のときには前記保存不揮発性メモリを用いて前記演算を実行し、前記保存不揮発性メモリがデバイス故障のときには前記待機不揮発性メモリを用いて前記演算を実行することを特徴とする伝送器。
（２）センサからの信号を演算して物理量を算出するマイクロプロセッサと、前記マイクロプロセッサに接続され前記演算のデータを一時的に保存する作業メモリと、前記作業メモリに格納されたデータを保存する保存不揮発性メモリとを備え、前記物理量を伝送する伝送器において、前記保存不揮発性メモリと異なるハードウエアで形成され、前記マイクロプロセッサに接続される待機不揮発性メモリを備え、前記保存不揮発性メモリのデバイスおよびチェックサムの異常判定が正常の場合に、前記マイクロプロセッサが、前記保存不揮発性メモリに格納されたデータを前記作業メモリに保存し、前記保存不揮発性メモリのチェックサム判定が異常の場合は、前記マイクロプロセッサが、前記待機不揮発性メモリに格納されたデータを前記作業メモリに保存する第１のステップ、前記保存不揮発性メモリのデバイスおよびチェックサムの異常判定が正常の場合、前記マイクロプロセッサが、前記作業メモリに格納されたデータを前記待機不揮発性メモリに保存し、前記保存不揮発性メモリのデバイスまたはチェックサムの異常判定が異常の場合は、前記マイクロプロセッサが、前記作業メモリに格納されたデータを前記保存不揮発性メモリに保存する第２のステップ、前記保存不揮発性メモリがデバイス故障の場合は、前記マイクロプロセッサが、ワーニング表示する第３のステップ、を備えることを特徴とする伝送器。
（３）前記待機不揮発性メモリは、前記保存不揮発性メモリの異常判定の異常履歴データが保存されることを特徴とする（１）または（２）記載の伝送器。
（４）前記待機不揮発性メモリは、ＦｌａｓｈＲＯＭで形成され、前記プロセッサのサブのプログラムが保存される前記保存不揮発性メモリは、ＥＥＰＲＯＭで形成されることを特徴とする（３）記載の伝送器。
（５）プログラムに従って所定の演算を行なうマイクロプロセッサと、前記マイクロプロセッサに接続され前記演算のデータを保存する保存不揮発性メモリとを備えるメモリ装置において、前記保存不揮発性メモリと異なるハードウエアで形成され、前記マイクロプロセッサに接続される待機不揮発性メモリを備え、前記保存不揮発性メモリのデバイスおよびチェックサムの異常判定が正常の場合、前記マイクロプロセッサが、前記保存不揮発性メモリに格納されたデータを前記待機不揮発性メモリに保存し、前記保存不揮発性メモリのチェックサム判定が異常の場合、前記マイクロプロセッサが、前記待機不揮発性メモリに格納されたデータを前記保存不揮発性メモリに保存する第１のステップ、前記保存不揮発性メモリの異常判定がデバイス故障の場合は、前記マイクロプロセッサが、ワーニング表示する第２のステップ、を備え、前記マイクロプロセッサは、前記保存不揮発性メモリのデバイスおよびチェックサムの異常判定が正常のときには前記保存不揮発性メモリを用いて前記演算を実行し、前記保存不揮発性メモリがデバイス故障の場合は前記待機不揮発性メモリを用いて前記演算を実行することを特徴とするメモリ装置。

以上説明したことから明らかなように、本発明によれば次のような効果がある。
本発明によれば、オンライン時に正常な（保存）不揮発性メモリの保存データをバックアップとして空領域の（待機）不揮発性メモリに保存しておき、異常時に（待機）不揮発性メモリの保存データをバックアップとして読み込み、機器の機能停止状態が回避出来る。

さらに、異常前のデータも待機不揮発性メモリから読み出して使用できるので、異常後も異常前のデータを確保できる効果がある。即ち、ＣＰＵにより保存不揮発性メモリから待機不揮発性メモリにバックアップを取るしくみとなる。

また、本発明によれば、デバイス異常の際に読み込んだ待機不揮発性メモリの正常なバックアップデータに基づき動作を継続することができるので、メモリ装置の故障後も交換まで継続して伝送器及びメモリ装置を使用でき、その寿命を延ばすことが出来る効果がある。

更に、本発明によれば、デバイス異常の際に、異常情報を待機不揮発性メモリに書込むようにしたので、この保存された異常情報から異常解析に役立ち、更に交換メモリ装置に設置情報をダウンロード出来る効果がある。

そして、本発明によれば、待機不揮発性メモリをセクタで切り分けて、一部に保存不揮発性メモリのバックアップデータを保存し、他の一部を稼働不揮発性メモリとして使用することができるので、メモリデバイスの数を節約でき、効率的な運用が出来る効果がある。

さらに、本発明によれば、不揮発性メモリのデバイス故障を効果的に検知でき、不揮発性メモリのデバイス故障が発生した場合でも有益な動作を可能にする。

以下、本発明について図面を用いて詳細に説明する。図１は本発明に係るメモリ装置の一実施例を示す説明図である。なお、図５から図７に示す従来の装置と同一の機能を有する部分には同一の符号を付して、適宜に説明を省略する。

図１の実施例の特徴は、待機不揮発性メモリ２０に係る構成にある。

待機不揮発性メモリ２０は、例えば、ＦｌａｓｈＲＯＭサイズ１Ｍｂｙｔｅで形成される。また、待機不揮発性メモリ２０は、保存不揮発性メモリ１４のバックアップデータＢＤ２０と、保存不揮発性メモリ１４の異常履歴データＡＤとが格納される。この異常履歴データＡＤは故障解析に利用される。

さらに、待機不揮発性メモリ２０は、サブのプログラムが格納され、また、バージョンアップの際に新しいプログラムが格納され、稼働不揮発性メモリ１５に格納されたメインのプログラムと待機不揮発性メモリ２０に格納されたサブのプログラムとを切り換えることに使用されることもある。

また、稼動不揮発性メモリ１５は、例えば、ＦｌａｓｈＲＯＭサイズ１Ｍｂｙｔｅで形成され、メーカが設定した差圧伝送器１０を動かすプログラムが格納される。

さらに、保存不揮発性メモリ１４は、例えば、ＥＥＰＲＯＭサイズ３２ｋＢｙｔｅで形成され、ユーザが設定した保存データＨＤが格納される。

また、作業メモリ１３は、例えば、揮発性ＲＡＭ５１２ｋＢｙｔｅで形成され、保存不揮発性メモリ１４に格納された保存データＨＤが保存されて、一時的に、バックアップデータＢＤ１３として、格納される。

そして、作業メモリ１３に格納されるデータを用いて、保存不揮発性メモリ１４に異常がないかどうかが検知される。このようにすることで、保存不揮発性メモリ１４へのアクセスを軽減する。また、ＣＰＵ１２は、作業メモリ１３に格納されるデータと待機不揮発性メモリ２０に格納されるデータとを定期的に等値化する。

図１において、保存不揮発性メモリ１４が正常の場合には、ＣＰＵ１２は、保存不揮発性メモリ１４が正常時の保存データＨＤを定周期で作業メモリ１３にバックアップデータＢＤ１３として読み込み、これを待機不揮発性メモリ２０の所定領域に健全なバックアップデータＢＤ２０として書き込みバックアップする。

また、保存不揮発性メモリ１４のデバイス故障の場合には、待機不揮発性メモリ２０の健全な保存不揮発性バックアップデータＢＤ２０を使用して、メモリ装置２１はこれが搭載されている差圧伝送器などの機器の演算を継続して実行する。この場合、ワーニングを発生させて、警告する。詳しくは、ＣＰＵ１２は、稼動不揮発性メモリ１５に格納されたプログラム及び待機不揮発性メモリ２０に格納されたバックアップデータＢＤ２０を用いながら、リニアリティ、スパン調整等の演算を実行して圧力値を算出し、出力回路１６を介して、例えば４―２０ｍＡの電流信号として出力する。

さらに、保存不揮発性メモリ１４のデバイス故障ではなく、保存不揮発性メモリ１４の保存データのチェックサム異常（ビット化けによる異常）等が発生した場合には、ＣＰＵ１２は、待機不揮発性メモリ２０の健全なバックアップデータＢＤ２０を作業メモリ１３のバックアップデータＢＤ１３に保存し、作業メモリ１３のバックアップデータＢＤ１３を保存不揮発性メモリ１４の保存データＨＤに保存する。こうしてリカバリされる。

以上のようにして、保存不揮発性メモリ１４のデバイス自体が故障（デバイス故障）しても、差圧伝送器は継続して動作する。

また、保存不揮発性メモリ１４のデバイス故障発生時の異常の履歴を待機不揮発性メモリ２０の所定領域に異常履歴データＡＤとして記録することにより、その後、異常解析に役立てることができる。

次に、以上の点について、図２、図３に示すフローチャート図を用いて詳細に説明する。図２は、起動シーケンスＢの手順を示したフローである。ステップＳＴ１からＳＴ４までは図６の従来例と同じ起動シーケンスＡと同じであり、その説明を省略する。

図２の実施例の特徴は、ステップＳＴ１０からステップＳＴ１７に係るフローにある。

ステップＳＴ４において、保存不揮発性メモリ１４が正常と判断された場合は、ステップＳＴ１０に移行する。そしてステップＳＴ１０では、ＣＰＵ１２は、保存不揮発性メモリ１４の保存データＨＤを複製し作業メモリ１３にバックアップデータＢＤ１３として保存する。

次に、ステップＳＴ１１では、ＣＰＵ１２は、この作業メモリ１３のバックアップデータＢＤ１３を複製し、待機不揮発性メモリ２０のバックアップデータＢＤ２０として保存する。そして、図３に示す稼働シーケンスＢの定常処理（２）に移行する。

一方、ステップＳＴ４において、保存不揮発性メモリ１４が異常と判断された場合は、ステップＳＴ１２に移行する。そしてステップＳＴ１２では、ＣＰＵ１２は、待機不揮発性メモリ２０のバックアップデータＢＤ２０を複製し、作業メモリ１３のバックアップデータＢＤ１３として保存する。

次に、ステップＳＴ１３では、ＣＰＵ１２は、異常判定の履歴を、異常履歴データＡＤとして待機不揮発性メモリ２０の所定領域に保存する。

この後、ステップＳＴ１４では、ＣＰＵ１２は、作業メモリ１３のバックアップデータＢＤ１３を複製し、保存不揮発性メモリ１４の保存データＨＤとして保存する。

さらに、その次に、ステップＳＴ１５では、保存不揮発性メモリ１４の異常判定を行う。保存不揮発性メモリ１４には正常なバックアップデータＢＤが書き込まれているので、ここで正常であれば、図３に示す稼働シーケンスＢの定常処理（２）に移行する。

ステップＳＴ１５で、保存不揮発性メモリ１４が異常であれば、正常なバックアップデータＢＤが書き込まれているにも係わらず異常であるので、デバイス故障ということになる。このときは、ステップＳＴ１６で、異常履歴データＡＤを待機不揮発性メモリ２０の所定領域に保存し、ステップＳＴ１７で保存不揮発性メモリ１４故障のワーニングを表示して、図３に示す稼働シーケンスＢの定常処理（２）に移行する。

この際、メモリ装置２１は、待機不揮発性メモリ２０の健全なバックアップデータＢＤ２０を使用して、これが搭載されている差圧伝送器などの機器の演算を継続して稼働することが出来る。

次に、図３に示す稼働シーケンスＢの定常処理（２）について説明する。ステップＳＴ５からＳＴ８までは、図７の従来例と同じ稼働シーケンスＡと同じであり、その説明を省略する。また、ステップＳＴ５からＳＴ８によって、作業メモリ１３に格納されたデータが変化する。

図３の実施例の特徴は、ステップＳＴ２０からステップＳＴ２５に係るフローにある。

ステップＳＴ８において、保存不揮発性メモリ１４の異常判定が正常と判断された場合は、ステップＳＴ１８に移行する。そしてステップＳＴ１８では、ＣＰＵ１２は、作業メモリ１３に格納されたデータを保存不揮発性メモリ１４に保存する。この後、ステップＳＴ１９でバックアップデータＢＤを更新する。

次に、ステップＳＴ２０では、ＣＰＵ１２は、作業メモリ１３に格納されたバックアップデータＢＤ１３を複製し、待機不揮発性メモリ２０のバックアップデータＢＤ２０として保存する。そして、定常処理（２）の当初に戻り繰り返す。

一方、ステップＳＴ８において、保存不揮発性メモリ１４の異常判定が異常と判断された場合は、ステップＳＴ２１に移行する。そしてステップＳＴ２１では、ＣＰＵ１２は、作業メモリ１３に格納されたバックアップデータＢＤ１３を複製し、待機不揮発性メモリ２０のバックアップデータＢＤ２０として保存する。こうしてリカバリされる。

さらにその次に、ステップＳＴ２２において、保存不揮発性メモリ１４の異常判定で正常と判断された場合は、定常処理（２）の当初に戻り繰り返す。

また、ステップＳＴ２２において、保存不揮発性メモリ１４の異常判定で異常と判断された場合は、ステップＳＴ２１で正常なバックアップデータＢＤが書き込まれているにも係わらず異常であるので、デバイス故障ということになり、ステップＳＴ２３に移行する。そしてステップＳＴ２３では、ＣＰＵ１２は、作業メモリ１３に格納されたデータを待機不揮発性メモリ２０に保存する。

さらに、ステップＳＴ２４では、異常履歴データＡＤを待機不揮発性メモリ２０の所定領域に保存する。

また、ステップＳＴ２５では、保存不揮発性メモリ１４故障のワーニング表示をする。

こうして、メモリ装置２１は、待機不揮発性メモリ２０の健全なバックアップデータＢＤ２０を使用して、これが搭載されている差圧伝送器などの機器の演算を継続して稼働する。

以上を総合すると、起動シーケンスＢと稼働シーケンスＢにより動作シーケンスＢを構成する。

図４の実施例は、本発明の他の実施例を示す。なお、図１の実施例と同じ要素には同一符号を付し、説明を省略する。図４の実施例の特徴は、待機不揮発性メモリ２３に係る構成にある。

図４の実施例の待機不揮発性メモリ２３は、図１の実施例の待機不揮発性メモリ２０と稼動不揮発性メモリ１５とを一つのハードウエアで形成したものであり、待機不揮発性メモリ２０に相当する領域と稼動不揮発性メモリ１５に相当する領域とはセクタを切り分けて使用するように構成される。

このような、図４の実施例は、簡便な構成となる。

本発明の１実施例の構成を示す説明図である。本発明の１実施例の動作を説明するための第一のフローチャート図である。本発明の１実施例の動作を説明するための第一のフローチャート図である。本発明の他の実施例を示す構成図である。本発明の他の実施例の構成を示す説明図である。メモリ装置を搭載した従来の差圧伝送器の構成を示す説明図である。図５に示す差圧伝送器の動作を説明するための第１のフローチャート図である。図５に示す差圧伝送器の動作を説明するための第２のフローチャート図である。

符号の説明

１０差圧伝送器
１１ＡＤ変換器
１２マイクロプロセッサ（ＣＰＵ）
１３作業メモリ
１４保存不揮発性メモリ
１５稼働不揮発性メモリ
１６出力回路
１７通信回路
２０、２３待機不揮発性メモリ
２１、２２メモリ装置
２４セクタ
ＨＤ保存データ
ＢＤバックアップデータ
ＡＤ異常履歴データ

Claims

センサからの信号を演算して物理量を算出するマイクロプロセッサと、前記マイクロプロセッサに接続され前記演算のデータを保存する保存不揮発性メモリとを備え、前記物理量を伝送する伝送器において、
前記保存不揮発性メモリと異なるハードウエアで形成され、前記マイクロプロセッサに接続される待機不揮発性メモリを備え、
前記保存不揮発性メモリのデバイスおよびチェックサムの異常判定が正常の場合に、前記マイクロプロセッサが、前記保存不揮発性メモリに格納されたデータを前記待機不揮発性メモリに保存し、前記保存不揮発性メモリのチェックサム判定が異常の場合は、前記マイクロプロセッサが、前記待機不揮発性メモリに格納されたデータを前記保存不揮発性メモリに保存する第１のステップ、
前記保存不揮発性メモリの異常判定がデバイス故障の場合に、前記マイクロプロセッサが、ワーニング表示する第２のステップ、を備え、
前記マイクロプロセッサは、前記保存不揮発性メモリのデバイスおよびチェックサムの異常判定が正常のときには前記保存不揮発性メモリを用いて前記演算を実行し、前記保存不揮発性メモリがデバイス故障のときには前記待機不揮発性メモリを用いて前記演算を実行する
ことを特徴とする伝送器。
センサからの信号を演算して物理量を算出するマイクロプロセッサと、前記マイクロプロセッサに接続され前記演算のデータを一時的に保存する作業メモリと、前記作業メモリに格納されたデータを保存する保存不揮発性メモリとを備え、前記物理量を伝送する伝送器において、
前記保存不揮発性メモリと異なるハードウエアで形成され、前記マイクロプロセッサに接続される待機不揮発性メモリを備え、
前記保存不揮発性メモリのデバイスおよびチェックサムの異常判定が正常の場合に、前記マイクロプロセッサが、前記保存不揮発性メモリに格納されたデータを前記作業メモリに保存し、前記保存不揮発性メモリのチェックサム判定が異常の場合は、前記マイクロプロセッサが、前記待機不揮発性メモリに格納されたデータを前記作業メモリに保存する第１のステップ、
前記保存不揮発性メモリのデバイスおよびチェックサムの異常判定が正常の場合は、前記マイクロプロセッサが、前記作業メモリに格納されたデータを前記待機不揮発性メモリに保存し、前記保存不揮発性メモリのデバイスまたはチェックサムの異常判定が異常の場合は、前記マイクロプロセッサが、前記作業メモリに格納されたデータを前記保存不揮発性メモリに保存する第２のステップ、
前記保存不揮発性メモリがデバイス故障の場合は、前記マイクロプロセッサが、ワーニング表示する第３のステップ、を備える
ことを特徴とする伝送器。
前記待機不揮発性メモリは、前記保存不揮発性メモリの異常判定の異常履歴データが保存される
ことを特徴とする請求項１または請求項２記載の伝送器。
前記待機不揮発性メモリは、ＦｌａｓｈＲＯＭで形成され、前記プロセッサのサブのプログラムが保存され、
前記保存不揮発性メモリは、ＥＥＰＲＯＭで形成される
ことを特徴とする請求項３記載の伝送器。
プログラムに従って所定の演算を行なうマイクロプロセッサと、前記マイクロプロセッサに接続され前記演算のデータを保存する保存不揮発性メモリとを備えるメモリ装置において、
前記保存不揮発性メモリと異なるハードウエアで形成され、前記マイクロプロセッサに接続される待機不揮発性メモリを備え、
前記保存不揮発性メモリのデバイスおよびチェックサムの異常判定が正常の場合に、前記マイクロプロセッサが、前記保存不揮発性メモリに格納されたデータを前記待機不揮発性メモリに保存し、前記保存不揮発性メモリのチェックサム判定が異常となった場合は、前記マイクロプロセッサが、前記待機不揮発性メモリに格納されたデータを前記保存不揮発性メモリに保存する第１のステップ、
前記保存不揮発性メモリの異常判定がデバイス故障の場合は、前記マイクロプロセッサが、ワーニング表示する第２のステップ、を備え、
前記マイクロプロセッサは、前記保存不揮発性メモリのデバイスおよびチェックサムの異常判定が正常のときには前記保存不揮発性メモリを用いて前記演算を実行し、前記保存不揮発性メモリがデバイス故障の場合は前記待機不揮発性メモリを用いて前記演算を実行する
ことを特徴とするメモリ装置。