JP4920189B2 - 順方向誤り訂正方法 - Google Patents
順方向誤り訂正方法 Download PDFInfo
- Publication number
- JP4920189B2 JP4920189B2 JP2004515866A JP2004515866A JP4920189B2 JP 4920189 B2 JP4920189 B2 JP 4920189B2 JP 2004515866 A JP2004515866 A JP 2004515866A JP 2004515866 A JP2004515866 A JP 2004515866A JP 4920189 B2 JP4920189 B2 JP 4920189B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- data block
- byte
- suspicious
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2948—Iterative decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
- H03M13/098—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit using single parity bit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
- H03M13/2909—Product codes
- H03M13/2915—Product codes with an error detection code in one dimension
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/45—Arrangements for providing or supporting expansion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/55—Prevention, detection or correction of errors
- H04L49/557—Error correction, e.g. fault recovery or fault tolerance
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Description
本出願は、2002年6月21日に出願された米国仮特許出願第60/390,842号に関連する。
[発明の技術分野]
本発明は、誤り訂正技術に関し、より詳細には、配信ルータでの利用に適したデジタル信号の順方向誤り訂正方法に関する。
[発明の背景]
配信ルータ(broadcast router)は、それからの複数の出力の各々に、それへの複数の入力の何れかからの信号を割り当てることを可能にする。例えば、N×Mの配信ルータは、N個の入力とM個の出力を備え、それらがNの入力の何れかがMの出力の各々に適用されることを可能にするルーティングエンジンにより接続されている。例えば、4N×4Mの配信ルータなどの大規模な配信ルータを、例えば、前述のN×Mの配信ルータなどの複数の小規模な配信ルータから構築することが望ましい。複数の小規模な配信ルータを相互接続することは、これら配信ルー多感の信号の伝送に銅線などの複数のリンクの利用を必要とする。しかしながら、このようなリンクの使用は、配信ルータの動作可能スピードに対する制約として作用しうる。
[発明の概要]
本発明は、データブロックにおける誤りを繰り返し訂正する方法に関する。本方法によると、予想されるエラーを示す少なくとも1ビットの疑わしいビットが特定される。疑わしい各ビットは、以降、確認されたエラービットあるいは未確認のエラービットとして分類される。確認済エラービットとして分類された疑わしい各ビットは訂正され、エラービットとして確認可能なすべての疑わしいビットの訂正が完了するまで、本方法は繰り返される。好ましくは、繰り返しの誤り訂正方法は、データブロックの8B/10B符号化/復号化から導かれた情報、データブロックの各行に沿ったパリティ符号化から導かれた情報、及びデータブロックの各列に沿ったパリティ符号化から導かれた情報の組み合わせを利用して実現される。
[詳細な説明]
まず図1を参照するに、本発明の教示により構成された完全重複線形拡張可能な配信ルータ(fully redundant linearly expandable broadcast router)100がより詳細に説明される。図示されるように、完全重複線形拡張可能な配信ルータ100は、互いに接続され、大規模な完全重複線形拡張可能な配信ルータ100を形成する複数の配信ルータコンポーネントから構成される。各配信ルータコンポーネントは、第1ルータマトリックス(router matrix)と、当該第1ルータマトリックスと重複した第2ルータマトリックスを含む個別的ルータ装置である。このため、各配信ルータは、第1及び第2ルータマトリックスのそれぞれに対して第1及び第2ルーティングエンジンを有し、各ルーティングエンジンは、それの入力側において同一の入力デジタル音声ストリームを受け取り、それの出力側において同一の出力デジタル音声ストリームを配置する。ここで開示されるように、完全重複線形拡張可能な配信ルータの構築に利用される各配信ルータコンポーネントは、N×Mサイズの配信ルータである。しかしながら、完全重複線形拡張可能な配信ルータ100は、その代わりに、互いに異なるサイズを有する配信ルータコンポーネントから構築可能であるということが十分考えられる。
Claims (22)
- N行(Nは整数)のそれぞれがXバイト(Xは整数)を含むN行X列により構成されるデータブロックであって、各バイトが所定のビットセットを有する複数のバイトを有する前記データブロックにおける誤り訂正方法であって、
前記データブロックの前記N行における前記バイトの各バイトに対し、パリティビットチェックを行うステップと、
前記データブロックの前記X列における前記バイトの各バイトに対し、パリティビットチェックを行うステップであって、前記N行と前記X列とのそれぞれに対するパリティビットチェックは、前記データブロックにおけるバイトの各行と各列とに対してビットレベルエラーを検出するためのものである、前記ステップと、
(a)前記データブロックにおける各バイトに対するバイトレベルエラー検出プロセスであって、前記データブロックの各バイトの個々のビットのバイトベース符号化に基づく前記バイトレベルエラー検出プロセスを用いて、前記データブロックに対して少なくとも1つの不良バイトを特定するステップと、
(b)前記データブロックのバイトの前記N行の各行に対するパリティビットチェック、前記データブロックのバイトの前記X列の各列に対するパリティビットチェック、及び前記データブロックに対し特定された前記少なくとも1つの不良バイトから、前記データブロックにおけるビットに対して少なくとも1つのエラーを特定するステップと、
(c)前記データブロックにおけるビットに対して特定された少なくとも1つのエラーと、前記ビットに対して特定された少なくとも1つのエラーに対応する前記特定された少なくとも1つの不良バイトとを訂正するステップと、
繰り返し数が所定回数に到達するまで、又は前記データブロックにおいて特定された不良ブロックの総数が各繰り返しについて不変となるまで、ステップ(a)からステップ(c)までを繰り返すステップと、
から構成されることを特徴とする方法。 - 請求項1記載の誤り訂正方法であって、
前記データブロックに対する少なくとも1つの不良バイトは、8B/10B符号化/復号化プロセスを用いて特定されることを特徴とする方法。 - 請求項2記載の誤り訂正方法であって、
前記Nは32に等しいことを特徴とする方法。 - 請求項1記載の誤り訂正方法であって、
前記特定された少なくとも1つの不良バイトのそれぞれは、前記データブロックのN行の1つに位置することを特徴とする方法。 - 請求項4記載の誤り訂正方法であって、
前記データブロックにおける少なくとも1つのエラーを特定するステップは、さらに、
前記データブロックの少なくとも1つの不良バイトのそれぞれに対し、前記N行の各行に対するパリティチェックを用いて、各自が前記データブロックのX列の1つに位置する少なくとも1つの疑わしいビットを特定するステップと、
前記少なくとも1つの疑わしいビットのそれぞれに対し、前記データブロックのX列の対応するものに対するパリティビットにより、前記疑わしいビットが疑わしいものであると確認されるか判断するステップと、
から構成されることを特徴とする方法。 - 請求項5記載の誤り訂正方法であって、
前記データブロックにおいて特定された少なくとも1つのエラーのそれぞれを訂正するステップは、さらに、
確認された各疑わしいビットに対し、前記データブロックのX列の対応するものにおけるさらなる少なくとも1つのビットがまた疑わしいか判断するステップと、
前記データブロックのX列の対応するものにおける他の疑わしいビットがない場合、前記確認された疑わしいビットを訂正するステップと、
から構成されることを特徴とする方法。 - 請求項4記載の誤り訂正方法であって、さらに、
前記データブロックの少なくとも1つの不良バイトのそれぞれに対し、前記N行の各行に対するパリティチェックを用いて、各自が前記データブロックのX列の各行に位置する少なくとも1つの疑わしいビットを特定するステップを有することを特徴とする方法。 - 請求項7記載の誤り訂正方法であって、
前記データブロックの少なくとも1つの不良バイトのそれぞれに対し、少なくとも1つの疑わしいビットを特定するステップは、
前記少なくとも1つの不良バイトの1以上が位置する前記データブロックの各行に対し、パリティチェックを行うステップと、
前記パリティチェックされた各行に対し、疑わしいビットを特定するステップと、
から構成され、
前記パリティチェックされた行に対し前記特定された疑わしいビットは、前記不良バイトに対し特定された前記疑わしいビットであることを特徴とする方法。 - 請求項8記載の誤り訂正方法であって、
前記データブロックにおいて少なくとも1つのエラーを特定するステップは、さらに、
前記データブロックの少なくとも1つの不良バイトのそれぞれに対し、各自が前記データブロックのX列の1つに位置する少なくとも1つの疑わしいビットを特定するステップと、
前記少なくとも1つの疑わしいビットのそれぞれに対し、前記データブロックのX列の対応するものに対するパリティビットにより、前記疑わしいビットが疑わしいと確認されるか判断するステップと、
から構成されることを特徴とする方法。 - 請求項9記載の誤り訂正方法であって、
前記データブロックにおける少なくとも1つの特定されたエラーのそれぞれを訂正するステップは、さらに、
確認された各疑わしいビットに対し、前記データブロックのX列の対応するものにおけるさらなる少なくとも1つのビットもまた疑わしいか判断するステップと、
前記データブロックのX列の対応するものにおいて他の疑わしいビットが存在しない場合、前記確認された疑わしいビットを訂正するステップと、
から構成されることを特徴とする方法。 - 請求項10記載の誤り訂正方法であって、さらに、
前記訂正された疑わしいビットのそれぞれに対し、前記データブロックの対応する行に対する前記パリティバイトの疑わしいビットを訂正するステップを有することを特徴とする方法。 - N行(Nは整数)のそれぞれがXバイト(Xは整数)を含むN行X列により構成されるデータブロックであって、各バイトが所定のビットセットを有する複数のバイトを有する前記データブロックにおける誤り訂正方法であって、
(a)前記データブロックにおいて可能性のあるエラーを示す前記データブロックにおける少なくとも1つの疑わしいビットを特定するステップであって、前記特定するステップは、前記データブロックにおける各バイトに対するバイトレベルエラー検出プロセスから導出される情報と、前記データブロックにおける各行と各列とに対するビットレベルエラー検出プロセスから導出される情報とを用いて、前記少なくとも1つの疑わしいビットを特定し、前記バイトレベルエラー検出プロセスは前記データブロックにおける各バイトに対する個々のバイトのバイトベース符号化に基づき、前記ビットレベルエラー検出プロセスは前記データブロックにおける各バイトに対するバイトベース符号化とは別に前記データブロックにおける各行と各列とに対するパリティビット符号化に基づく、前記特定するステップと、
(b)前記少なくとも1つの疑わしいビットを、確認済エラービットまたは未確認エラービットとして分類するステップと、
(c)前記少なくとも1つの疑わしいビットが確認済エラービットとして分類された場合、前記少なくとも1つの疑わしいビットを訂正するステップと、
(d)前記訂正に応答して、少なくとも1つの未確認エラービットを少なくとも1つの確認済エラービットとして再分類し、前記データブロックにおける各行と各列とに対する前記ビットレベルエラー検出プロセスを用いて前記再分類された少なくとも1つのビットについて前記訂正を繰り返すステップと、
繰り返し数が所定回数に到達するまで、又は前記データブロックにおいて特定された疑わしいビットの総数が各繰り返しについて不変となるまで、ステップ(a)からステップ(d)までを繰り返すステップと、
を有することを特徴とする方法。 - 請求項12記載の誤り訂正方法であって、
前記確認済エラービットは、前記データブロックの8B/10B符号化/復号化から導出される情報、前記データブロックの各行に沿ったパリティ符号化から導出される情報及び前記データブロックの各列に沿ったパリティ符号化から導出される情報の組み合わせを用いて特定されることを特徴とする方法。 - 請求項13記載の誤り訂正方法であって、
前記データブロックの少なくとも1つの疑わしいビットを特定するステップは、さらに、
前記データブロックの8B/10B符号化/復号化から導出される情報を用いて、前記データブロックの少なくとも1つの不良バイトを特定するステップから構成されることを特徴とする方法。 - 請求項14記載の誤り訂正方法であって、
前記少なくとも1つの疑わしいビットのそれぞれを、確認済エラービットまたは未確認エラービットとして分類するステップは、さらに、
前記少なくとも1つの不良バイトの第1不良バイトが位置する前記データブロックの行のパリティ符号化から導出される情報を用いて、前記少なくとも1つの不良バイトの第1不良バイトに対し、少なくとも1つの疑わしいビットを特定するステップを有することを特徴とする方法。 - 請求項15記載の誤り訂正方法であって、
前記少なくとも1つの不良バイトの第1不良バイトに対する前記少なくとも1つの疑わしいビットの第1疑わしいビットは、前記第1疑わしいビットが位置する前記データブロックの列のパリティ符号化から導出される情報を用いて、確認済エラービットまたは未確認エラービットとして分類されることを特徴とする方法。 - 請求項12記載の誤り訂正方法であって、
前記所定回数は2回であることを特徴とする方法。 - 請求項17記載の誤り訂正方法であって、
前記確認済エラービットは、前記データブロックの8B/10B符号化/復号化から導出される情報、前記データブロックの各行に沿ったパリティ符号化から導出される情報及び前記データブロックの各列に沿ったパリティ符号化から導出される情報の組み合わせを用いて特定されることを特徴とする方法。 - 請求項18記載の誤り訂正方法であって、
前記データブロックの少なくとも1つの疑わしいビットを特定するステップは、さらに、
前記データブロックの8B/10B符号化/復号化から導出される情報を用いて、前記データブロックの少なくとも1つの不良バイトを特定するステップから構成されることを特徴とする方法。 - 請求項19記載の誤り訂正方法であって、
前記少なくとも1つの疑わしいビットのそれぞれを、確認済エラービットまたは未確認エラービットとして分類するステップは、さらに、
前記少なくとも1つの不良バイトの第1不良バイトが位置する前記データブロックの行のパリティ符号化から導出される情報を用いて、前記少なくとも1つの不良バイトの第1不良バイトに対し、少なくとも1つの疑わしいビットを特定するステップを有することを特徴とする方法。 - 請求項20記載の誤り訂正方法であって、
前記少なくとも1つの不良バイトの第1不良バイトに対する前記少なくとも1つの疑わしいビットの第1疑わしいビットは、前記第1疑わしいビットが位置する前記データブロックの列のパリティ符号化から導出される情報を用いて、確認済エラービットまたは未確認エラービットとして分類されることを特徴とする方法。 - 各行に対するビットレベルパリティチェックビットの長さは、1バイトである、請求項1記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US39084202P | 2002-06-21 | 2002-06-21 | |
US60/390,842 | 2002-06-21 | ||
PCT/US2003/019154 WO2004001976A2 (en) | 2002-06-21 | 2003-06-17 | Method of forward error correction |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005531212A JP2005531212A (ja) | 2005-10-13 |
JP4920189B2 true JP4920189B2 (ja) | 2012-04-18 |
Family
ID=30000635
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004515866A Expired - Fee Related JP4920189B2 (ja) | 2002-06-21 | 2003-06-17 | 順方向誤り訂正方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US7243296B2 (ja) |
EP (1) | EP1537674A4 (ja) |
JP (1) | JP4920189B2 (ja) |
KR (1) | KR101129348B1 (ja) |
CN (1) | CN100514866C (ja) |
AU (1) | AU2003278362A1 (ja) |
MX (1) | MXPA04012474A (ja) |
WO (1) | WO2004001976A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9819363B2 (en) | 2015-09-10 | 2017-11-14 | Fuji Xerox Co., Ltd. | Decoding device and method, information transmission system, and non-transitory computer readable medium |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
MXPA04012478A (es) | 2002-06-21 | 2005-02-17 | Thomson Licensing Sa | Enrutador de transmision tolerante de fallas. |
US20040141222A1 (en) * | 2002-11-01 | 2004-07-22 | Communications Res. Lab., Ind. Admin. Inst. | Optical phase multi-level modulation method and apparatus, and error control method |
US7448650B2 (en) | 2002-12-10 | 2008-11-11 | Visual Systems, Inc. | Construction for a book cover |
CN101426145B (zh) * | 2003-11-03 | 2014-03-19 | 三星电子株式会社 | 数字双流广播系统的可靠纠错编码/解码设备和方法 |
US20100023842A1 (en) * | 2008-07-25 | 2010-01-28 | Nortel Networks Limited | Multisegment loss protection |
CN101483443B (zh) * | 2008-12-26 | 2012-07-25 | 中国航空无线电电子研究所 | Turbo乘积码优化编译码算法的FPGA实现方法 |
CN102236585B (zh) * | 2010-04-20 | 2015-06-03 | 慧荣科技股份有限公司 | 提升错误更正能力的方法以及相关的记忆装置及其控制器 |
KR20130094160A (ko) * | 2012-01-20 | 2013-08-23 | 삼성전자주식회사 | 스트리밍 서비스를 제공하는 방법 및 장치 |
US8938661B2 (en) | 2012-08-01 | 2015-01-20 | Nvidia Corporation | System and method for detecting errors in audio data |
US9009561B2 (en) * | 2012-08-01 | 2015-04-14 | Nvidia Corporation | System and method for detecting errors in audio data |
JP2014135659A (ja) * | 2013-01-10 | 2014-07-24 | Fujitsu Ltd | 伝送装置及び伝送方法 |
GB2514165B (en) * | 2013-05-16 | 2015-06-24 | Canon Kk | Transmission errors management in a communication system |
US9319180B2 (en) * | 2014-06-30 | 2016-04-19 | Infinera Corporation | Partitioning forward error correction decoding iterations to accommodate multiple data streams |
CN109889309B (zh) * | 2019-02-27 | 2021-03-16 | 成都德芯数字科技股份有限公司 | 前向纠错数据生成方法、装置及电子设备 |
US11886295B2 (en) | 2022-01-31 | 2024-01-30 | Pure Storage, Inc. | Intra-block error correction |
US11742946B1 (en) | 2022-02-18 | 2023-08-29 | L3Harris Technologies, Inc. | Transport data structure useful for transporting information via a free space optical link |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US559506A (en) * | 1896-05-05 | Bolting or clamping device | ||
AU544259B2 (en) | 1980-04-16 | 1985-05-23 | Sony Corporation | Detecting + correcting errors in digital video signals |
JPS56160154A (en) * | 1980-04-29 | 1981-12-09 | Sony Corp | Digital signal transmitting method |
US4417339A (en) * | 1981-06-22 | 1983-11-22 | Burroughs Corporation | Fault tolerant error correction circuit |
US4860202A (en) * | 1984-07-05 | 1989-08-22 | Zenith Electronics Corporation | IR decoder system |
US4660202A (en) | 1985-04-29 | 1987-04-21 | Zenith Electronics Corporation | Error protection method for packeted data |
JPS62177768A (ja) * | 1986-01-31 | 1987-08-04 | Sony Corp | エラ−訂正装置 |
JPS62234426A (ja) * | 1986-04-04 | 1987-10-14 | Sony Corp | エラ−訂正方法 |
US6125466A (en) | 1992-01-10 | 2000-09-26 | Cabletron Systems, Inc. | DRAM parity protection scheme |
US5392299A (en) | 1992-01-15 | 1995-02-21 | E-Systems, Inc. | Triple orthogonally interleaed error correction system |
KR950002304B1 (ko) * | 1992-10-07 | 1995-03-16 | 삼성전자주식회사 | 다중 오류정정 방법 |
JP3259359B2 (ja) * | 1992-10-13 | 2002-02-25 | ソニー株式会社 | データ再生装置及び方法 |
US5412667A (en) * | 1993-07-08 | 1995-05-02 | Commodore Electronics Limited | Decoder for cross interleaved error correcting encoded data |
US5559506A (en) * | 1994-05-04 | 1996-09-24 | Motorola, Inc. | Method and apparatus for encoding and decoding a digital radio signal |
US5784387A (en) * | 1994-10-31 | 1998-07-21 | International Business Machines Corporation | Method for detecting start-of-frame, end of frame and idle words in a data stream |
US5699062A (en) | 1995-02-01 | 1997-12-16 | International Business Machines Corporation | Transmission code having local parity |
US5978958A (en) * | 1995-04-03 | 1999-11-02 | Matsushita Electric Industrial Co., Ltd. | Data transmission system, data recording and reproducing apparatus and recording medium each having data structure of error correcting code |
KR100229015B1 (ko) * | 1996-08-06 | 1999-11-01 | 윤종용 | 디지탈 처리시스템의 에러정정장치 및 방법 |
FR2753025B1 (fr) | 1996-08-28 | 1998-11-13 | Pyndiah Ramesh | Procede de transmission de bits d'information avec codage correcteur d'erreurs, codeur et decodeur pour la mise en oeuvre de ce procede |
US6161209A (en) * | 1997-03-28 | 2000-12-12 | Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Industry Through The Communications Research Centre | Joint detector for multiple coded digital signals |
EP0936743A1 (fr) * | 1998-02-17 | 1999-08-18 | Koninklijke Philips Electronics N.V. | Décodage itératif pour codes binaires en bloc |
FR2778289B1 (fr) | 1998-05-04 | 2000-06-09 | Alsthom Cge Alcatel | Decodage iteratif de codes produits |
EP1443657A1 (en) | 1998-09-28 | 2004-08-04 | Comtech Telecommunications Corp. | Turbo product code decoder |
JP4126795B2 (ja) * | 1999-02-12 | 2008-07-30 | ソニー株式会社 | 疑似積符号復号装置及び方法 |
US6581178B1 (en) * | 1999-02-15 | 2003-06-17 | Nec Corporation | Error correction coding/decoding method and apparatus |
US6499128B1 (en) | 1999-02-18 | 2002-12-24 | Cisco Technology, Inc. | Iterated soft-decision decoding of block codes |
US6434719B1 (en) * | 1999-05-07 | 2002-08-13 | Cirrus Logic Inc. | Error correction using reliability values for data matrix |
US6799287B1 (en) * | 2000-05-01 | 2004-09-28 | Hewlett-Packard Development Company, L.P. | Method and apparatus for verifying error correcting codes |
-
2003
- 2003-06-17 JP JP2004515866A patent/JP4920189B2/ja not_active Expired - Fee Related
- 2003-06-17 WO PCT/US2003/019154 patent/WO2004001976A2/en active Application Filing
- 2003-06-17 KR KR1020047020354A patent/KR101129348B1/ko active IP Right Grant
- 2003-06-17 MX MXPA04012474A patent/MXPA04012474A/es active IP Right Grant
- 2003-06-17 US US10/518,226 patent/US7243296B2/en not_active Expired - Lifetime
- 2003-06-17 CN CNB038145405A patent/CN100514866C/zh not_active Expired - Fee Related
- 2003-06-17 AU AU2003278362A patent/AU2003278362A1/en not_active Abandoned
- 2003-06-17 EP EP03742042A patent/EP1537674A4/en not_active Ceased
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9819363B2 (en) | 2015-09-10 | 2017-11-14 | Fuji Xerox Co., Ltd. | Decoding device and method, information transmission system, and non-transitory computer readable medium |
Also Published As
Publication number | Publication date |
---|---|
CN1663130A (zh) | 2005-08-31 |
JP2005531212A (ja) | 2005-10-13 |
US20050193319A1 (en) | 2005-09-01 |
WO2004001976A2 (en) | 2003-12-31 |
CN100514866C (zh) | 2009-07-15 |
WO2004001976A3 (en) | 2004-07-08 |
KR101129348B1 (ko) | 2012-03-27 |
EP1537674A4 (en) | 2007-04-04 |
MXPA04012474A (es) | 2005-09-20 |
AU2003278362A8 (en) | 2004-01-06 |
KR20050012280A (ko) | 2005-01-31 |
AU2003278362A1 (en) | 2004-01-06 |
US7243296B2 (en) | 2007-07-10 |
EP1537674A2 (en) | 2005-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4920189B2 (ja) | 順方向誤り訂正方法 | |
US5862160A (en) | Secondary channel for communication networks | |
EP1512228B1 (en) | Forward error correction method and system for reliable transmission of real time data over a packet based networks | |
JP4009895B2 (ja) | 損失パケットのバーストを訂正するための低遅延通信路符号 | |
KR100312729B1 (ko) | 에이알큐 시스템용 에러검출방법 | |
CN1274088C (zh) | 基于分组通信系统的分级块编码 | |
CN100362782C (zh) | 对丢失数据单元进行恢复的方法 | |
US7246294B2 (en) | Method for iterative hard-decision forward error correction decoding | |
EP2166687B1 (en) | A method and apparatus for transmiting and receiving data packets | |
JP2000183758A (ja) | 復号装置及び復号方法、並びに符号化装置及び符号化方法 | |
US7802167B1 (en) | Apparatus and method for detecting extended error bursts | |
KR20000068230A (ko) | 정보데이터 다중화 전송시스템과 그 다중화장치 및 분리장치와,에러정정 부호화장치 및 복호장치 | |
JP2010514348A (ja) | インターネットプロトコルネットワークでのリアルタイムのオーディオ及びビデオデータの前方誤り訂正をサポートする方法 | |
JPH08256336A (ja) | パケット化されたデータストリームにおける同期化およびエラー検出 | |
CA3231339A1 (en) | Multi-mode channel coding with mode specific coloration sequences | |
CN101383618B (zh) | 一种传输块的循环冗余校验码的编码方法 | |
TWI520528B (zh) | 增壓碼 | |
JP4459794B2 (ja) | 符号誤り訂正を行うデータ送信方法、受信方法、装置、システム及びプログラム | |
JPH07245600A (ja) | 誤り訂正方式 | |
Haßlinger et al. | Analysis of random and burst error codes in 2-state Markov channels | |
JPH06188750A (ja) | 圧縮データのエラー訂正装置及び方法 | |
Sauter et al. | Majority Manchester decoding for active redundant data transmission | |
Kim | FPGA implementation of overhead reduction algorithm for interspersed redundancy bits using EEDC | |
US8930796B2 (en) | Error protection transcoders | |
JPH0724399B2 (ja) | 信号伝送方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080916 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081216 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081224 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090316 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090707 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091109 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20091124 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20091218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111220 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120201 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150210 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |