JP4919023B2 - Power semiconductor module mounting structure - Google Patents

Power semiconductor module mounting structure Download PDF

Info

Publication number
JP4919023B2
JP4919023B2 JP2006301605A JP2006301605A JP4919023B2 JP 4919023 B2 JP4919023 B2 JP 4919023B2 JP 2006301605 A JP2006301605 A JP 2006301605A JP 2006301605 A JP2006301605 A JP 2006301605A JP 4919023 B2 JP4919023 B2 JP 4919023B2
Authority
JP
Japan
Prior art keywords
power semiconductor
lead
bus bar
semiconductor module
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006301605A
Other languages
Japanese (ja)
Other versions
JP2008118035A (en
Inventor
寿郎 西村
雅志 山▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2006301605A priority Critical patent/JP4919023B2/en
Publication of JP2008118035A publication Critical patent/JP2008118035A/en
Application granted granted Critical
Publication of JP4919023B2 publication Critical patent/JP4919023B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、パワー半導体モジュール実装構造に関し、詳しくは銅やアルミを素材として成形したバスバー配線に実装されるパワー半導体モジュール実装構造に関する。   The present invention relates to a power semiconductor module mounting structure, and more particularly to a power semiconductor module mounting structure mounted on a bus bar wiring formed of copper or aluminum as a material.

パワーダイオード、パワートランジスタなどが形成されたパワー半導体チップを内蔵する従来のパワー半導体モジュールは、底面に露出する良熱伝導性の放熱金属板と、側面から突出する複数のリードと、各リードに接続される電極部を有して放熱板に熱伝達良好に配置されたパワー半導体チップと、これらを一体化しパワー半導体チップを封止する角形の樹脂モールド部とを有しており、各リードは、パワー半導体チップの一対の主電極部に個別に少なくとも接続される。以下、このリードを主電極リードとも言う。その他、パワートランジスタチップの場合には、パワー半導体チップの制御電極部に接続されるリードも設けられる。以下、このリードを制御電極リードとも言う。この種のパワー半導体モジュールが、下記の特許文献１に記載されている。   A conventional power semiconductor module with a built-in power semiconductor chip on which a power diode, power transistor, etc. are built is a heat-dissipating metal plate with good thermal conductivity exposed on the bottom, multiple leads protruding from the side, and connected to each lead A power semiconductor chip that has an electrode portion that is arranged with good heat transfer to the heat sink, and a rectangular resin mold portion that integrates them to seal the power semiconductor chip, and each lead is At least individually connected to the pair of main electrode portions of the power semiconductor chip. Hereinafter, this lead is also referred to as a main electrode lead. In addition, in the case of a power transistor chip, a lead connected to the control electrode portion of the power semiconductor chip is also provided. Hereinafter, this lead is also referred to as a control electrode lead. This type of power semiconductor module is described in Patent Document 1 below.

従来のパワー半導体モジュールでは、これら主電極リードや制御電極は、モジュールの一側面から平行に突出していた。以下、この形式のパワー半導体モジュールを一側面リード取り出し方式とも言う。この一側面リード取り出し方式では、主電極リードや制御電極リードをリード突出側の配線基板に実装することが容易となる。その他、これらのリードをモジュールの複数の側面を利用して個別に取り出すことも考えられる。その他、パワー半導体モジュールの樹脂モールド部の底面と上面とに主電極板をそれぞれ露出させたパワー半導体モジュールが知られている。以下、このパワー半導体モジュールをカード型モジュールとも言う。このパワー半導体モジュールを一対のバスバーにより弾性力により挟圧するパワー半導体モジュール実装構造も知られている。   In a conventional power semiconductor module, these main electrode leads and control electrodes protrude in parallel from one side surface of the module. Hereinafter, this type of power semiconductor module is also referred to as a one-sided lead extraction method. In this one-sided lead take-out method, it becomes easy to mount the main electrode lead and the control electrode lead on the wiring board on the lead protruding side. In addition, it is also possible to take out these leads individually using a plurality of side surfaces of the module. In addition, there is known a power semiconductor module in which main electrode plates are exposed on the bottom surface and the top surface of a resin mold portion of the power semiconductor module. Hereinafter, this power semiconductor module is also referred to as a card-type module. There is also known a power semiconductor module mounting structure in which this power semiconductor module is clamped by elastic force with a pair of bus bars.

近年のパワー半導体モジュール実装構造の簡素化、コンパクト化、コストダウンを図るため、パワー半導体モジュールをバスバー、たとえばその一つの主電極リードに接続されるバスバーにはんだ接合する実装構造が提案されている。以下、このパワー半導体モジュール実装構造をバスバー実装構造とも称する。このバスバー実装構造を採用すれば、所定パターンに配列された各バスバー上に多数のパワー半導体モジュールをはんだ接合し、各パワー半導体モジュールのリードを隣接バスバーなどにはんだ接合することにより、三相インバータ装置などの複雑なパワー電子回路装置をバスバーとパワー半導体モジュールにより実質的に実現でき、コンパクトかつ放熱性能に優れたパワー電子回路装置を実現することができる。
特表２００４−５３４３９２号公報 In recent years, a mounting structure in which a power semiconductor module is soldered to a bus bar, for example, a bus bar connected to one main electrode lead, has been proposed in order to simplify, compact, and reduce the cost of the power semiconductor module mounting structure. Hereinafter, this power semiconductor module mounting structure is also referred to as a bus bar mounting structure. If this bus bar mounting structure is adopted, a large number of power semiconductor modules are soldered onto each bus bar arranged in a predetermined pattern, and the leads of each power semiconductor module are soldered to adjacent bus bars, etc. Such a complicated power electronic circuit device can be substantially realized by a bus bar and a power semiconductor module, and a power electronic circuit device that is compact and has excellent heat dissipation performance can be realized.
JP-T-2004-534392

しかしながら、本発明者らは、上記一側面リード取り出し方式のパワー半導体モジュールを用いて上記したバスバー実装構造を製作すると、はんだ接合後にパワー半導体モジュールの反リード側の位置がずれたり、バスバーから浮き上がるという問題が生じることを見出した。また、樹脂モールド部の複数の側面からリードをそれぞれ取り出す構造のパワー半導体モジュールにおいても同様の問題が生じることを見出した。   However, when the present inventors produce the above-described bus bar mounting structure using the power semiconductor module of the one-sided lead take-out method, the position of the power semiconductor module on the opposite side of the power semiconductor module is shifted after soldering or lifted from the bus bar. I found a problem. Moreover, it discovered that the same problem arose also in the power semiconductor module of the structure which takes out a lead | read | reed from each of the several side surface of a resin mold part.

本発明は上記問題点に鑑みなされたものであり、はんだ接合時におけるバスバー上のパワー半導体モジュールの変位を良好に抑止可能なパワー半導体モジュール実装構造を提供することをその目的としている。   The present invention has been made in view of the above problems, and an object of the present invention is to provide a power semiconductor module mounting structure capable of satisfactorily suppressing displacement of the power semiconductor module on the bus bar during solder joining.

上記課題を解決する本発明のパワー半導体モジュール実装構造は、底面に露出する良熱伝導性の放熱金属板と、側面から突出する複数のリードと、前記リードに接続される電極部を有して前記放熱板に熱伝達良好に配置されたパワー半導体チップと、前記放熱金属板、リード及び前記パワー半導体チップを一体化するとともに前記パワー半導体チップを封止する角形の樹脂モールド部とを有するパワー半導体モジュールと、前記パワー半導体モジュールの前記放熱金属板、及び、前記各リードがはんだ接合される複数のバスバーが配列されてなるバスバー群と、を備え、前記各リードのはんだ接合部は、前記放熱金属板の略中央部を中心点として点対称に配置されており、前記各リードは、前記バスバーのはんだ接合部に向けて湾曲した後、前記バスバーから離れる向きに湾曲し、この湾曲後に再び前記バスバーに接近する向きに湾曲した波形の先端部形状を有し、この先端部形状のうち前記バスバーから離れる向きに湾曲した部分のみがはんだを介して前記バスバーと接続しており、前記各リードの先端は、前記バスバーの上面にはんだ接合されることなく前記バスバーに当接することにより、前記パワー半導体モジュールの変位を規制することを、その特徴としている。 The power semiconductor module mounting structure of the present invention that solves the above problems includes a heat-dissipating metal plate exposed to the bottom surface, a plurality of leads protruding from the side surface, and an electrode portion connected to the leads. A power semiconductor having a power semiconductor chip that is disposed on the heat radiating plate with good heat transfer, and a rectangular resin mold portion that integrates the heat radiating metal plate, leads, and the power semiconductor chip and seals the power semiconductor chip. A module, a heat dissipation metal plate of the power semiconductor module, and a bus bar group in which a plurality of bus bars to which the leads are soldered are arranged, and the solder joint portion of each lead includes the heat dissipation metal It is arranged point-symmetrically with the substantially central part of the plate as the center point, and after each lead is curved toward the solder joint part of the bus bar, Curved in a direction away from the serial bus bar, this again has a tip shape of the waveform curved in a direction approaching the bus bar after bending, N portion Nomigawa curved in a direction away from the bus bar of the tip shape The tip of each lead is in contact with the bus bar without being soldered to the upper surface of the bus bar, thereby restricting the displacement of the power semiconductor module; It has its characteristics.

すなわち、この発明のパワー半導体モジュールは、各リードが樹脂モールド部の底面に露出する放熱金属板の露出面の中央部を基準点として点対称配置（１８０度回転対称配置）されている。試験によれば、このリード配置を採用することにより、上記したはんだ接合時のパワー半導体モジュールの変位、特に回動的変位やバスバーからの浮き上がりをほぼ根絶できることが判明した。   That is, the power semiconductor module of the present invention is arranged point-symmetrically (180-degree rotationally symmetrical arrangement) with the central portion of the exposed surface of the heat radiating metal plate where each lead is exposed on the bottom surface of the resin mold portion as a reference point. According to the test, it has been found that by adopting this lead arrangement, the displacement of the power semiconductor module at the time of soldering, particularly the dynamic displacement and the lifting from the bus bar can be almost eradicated.

以下、この問題を更に詳しく説明する。   Hereinafter, this problem will be described in more detail.

まず、はんだ接合後に一側面リード取り出し方式のパワー半導体モジュールの反リード側が回動的変位やバスバーから浮き上がる理由について、本発明者の検討結果を以下に説明する。   First, the results of the study by the present inventor will be described below with respect to the reason why the anti-lead side of the power semiconductor module of the one-sided lead take-out type after soldering is lifted from the rotational displacement or bus bar.

この種のモジュールをバスバーにはんだにより面的接合するには、パワー半導体モジュール側のリード及び放熱金属板とバスバーとの一方にクリームはんだを塗布した後、リフロー炉などで一括溶融し、炉外に出すなどして冷却して接合させるのが通常である。   This type of module is soldered to the bus bar by soldering. After applying cream solder to one of the power semiconductor module lead and the heat dissipation metal plate and the bus bar, they are melted together in a reflow furnace, etc. Usually, it is cooled and joined, such as by taking it out.

クリームはんだの溶融において、リード側の配線よりも、反リード側の配線の方が太いため、溶融したはんだの濡れ現象が反リード側の方が発生し易い、このときリード側を支点にして部品が回転する。また、バスバーから浮き上がる理由としては、リードは放熱金属板よりも熱容量が小さいため、モジュール底面の放熱金属板が溶融はんだの表面張力を介してバスバーに結合されるより早く、リードのはんだが溶融する。はんだは溶融するとその濡れ現象により各リードの周囲に集まる。このリード周囲に集まった溶融はんだ液はリードを全体として下方すなわちバスバー側に引っ張ることになる。この時、放熱金属板のはんだは上記したようにまだ凝固していないため、放熱金属板の下の溶融はんだが放熱金属板各部を均一に強く下方に引っ張る力はまだ発生していない。その結果、モジュールのリード側の側面は沈み込み、反リード側の側面は逆に浮き上がる。したがって、その後、放熱金属板のはんだが溶融しても、それが、リード側に移動したりしてモールドの底面全面を均一厚さのハンダによりバスバーに接合することができなくなる。この問題は、程度は小さいものの、モジュールの複数の側面からリードを取り出すパワー半導体モジュールにおいても観察された。   When the cream solder is melted, the lead-side wiring is thicker than the lead-side wiring, so wetting of the molten solder is more likely to occur on the anti-lead side. Rotates. Also, the reason why the lead floats up from the bus bar is that the lead has a smaller heat capacity than the heat dissipation metal plate, so the lead solder melts faster than the heat dissipation metal plate on the bottom of the module is coupled to the bus bar via the surface tension of the molten solder . When the solder melts, it collects around each lead due to the wetting phenomenon. The molten solder liquid collected around the lead pulls the lead downward, that is, toward the bus bar. At this time, since the solder of the heat radiating metal plate is not yet solidified as described above, the force that the molten solder under the heat radiating metal plate uniformly and strongly pulls down each part of the heat radiating metal plate has not yet occurred. As a result, the side surface on the lead side of the module sinks and the side surface on the non-lead side rises conversely. Therefore, even if the solder of the heat dissipation metal plate is subsequently melted, it moves to the lead side, and the entire bottom surface of the mold cannot be joined to the bus bar by the solder having a uniform thickness. This problem has been observed even in power semiconductor modules in which leads are taken out from a plurality of side surfaces of the module, although the degree is small.

本発明者らは、パワー半導体モジュールのバスバー実装における上記不具合と、上記したその理由の発見とに鑑み、パワー半導体モジュールのリードを放熱金属板の中心点を基準として略点対称配置として試験を行った。なお、ここで言う略点対称配置とは、完全な点対称配置に対して１０％未満の角度公差を許容する範囲を言うものとする。   In view of the above problems in the mounting of the power semiconductor module on the bus bar and the discovery of the reason described above, the test of the power semiconductor module leads was performed with a substantially point-symmetric arrangement with respect to the center point of the heat radiating metal plate. It was. In addition, the substantially point-symmetrical arrangement mentioned here refers to a range that allows an angle tolerance of less than 10% with respect to a complete point-symmetrical arrangement.

その結果、上記したモジュールの回動的変位やバスバー上面よりのパワー半導体モジュールの浮き上がり現象を根絶することができることを発見した。本発明者らはその理由を次のように考えている。熱容量が同程度とされ、点対称配置された２つのリードは、ほぼ同時に溶融し、モジュールを放熱金属板の中心の両側で同時にバスバー側に引っ張る。したがって、この時に２つのリードに作用するモーメントは、方向がほぼ反対で大きさがほぼ等しくなり、互いに相殺される。他の点対称配置されたリードペアについても同じ現象が生じる。これにより、リードのはんだが放熱金属板のはんだより早期に凝固しても問題なく、正常な姿勢にてパワー半導体モジュールをバスバーに一括はんだ接合することができ、実装歩留まりを改善することができる。   As a result, it has been found that the above-described dynamic displacement of the module and the phenomenon of the power semiconductor module rising from the upper surface of the bus bar can be eradicated. The present inventors consider the reason as follows. The two leads having the same heat capacity and arranged in point symmetry are melted almost simultaneously, and the module is pulled to the bus bar side simultaneously on both sides of the center of the heat radiating metal plate. Therefore, the moments acting on the two leads at this time are almost opposite in direction and substantially equal in magnitude, and cancel each other. The same phenomenon occurs for other lead pairs arranged symmetrically. As a result, there is no problem even if the solder of the lead solidifies earlier than the solder of the heat radiating metal plate, and the power semiconductor module can be collectively soldered to the bus bar in a normal posture, and the mounting yield can be improved.

なお、互いに点対称配置された一対の前記リードの一方は、前記パワー半導体モジュールの一対の主電極部の一方に接続され、互いに点対称配置された一対の前記リードの他方は、前記パワー半導体モジュールの一対の主電極部の他方に接続されることが好適であるが、それに限定されるものではない。   Note that one of the pair of leads arranged symmetrically with respect to each other is connected to one of the pair of main electrode portions of the power semiconductor module, and the other of the pair of leads arranged symmetrical with respect to each other is the power semiconductor module. It is preferable to be connected to the other of the pair of main electrode portions, but it is not limited thereto.

また、上記態様のリード先端部形状を採用すると、従来のリードの先端部形状に比べて、リードのはんだ接合部への溶融はんだの集まりが良くなり、またその接合性が改善される。その上、目視検査も容易となる。 Further, when the lead tip shape of the above aspect is adopted, the molten solder gathers at the solder joint portion of the lead better than the conventional lead tip shape, and the joining property is improved. In addition, visual inspection is also facilitated.

更に説明すると、従来のパワー半導体モジュールのリードは、モジュール（樹脂モールド部）側面から横方向に出た後、はんだ接合部に向けて下方に湾曲し、はんだ接合部近傍にてハンダ接合部の上面に接触しつつ横方向に延在している。このため、はんだ接合部とリードとの間の隙間がほとんどなく、この部位のはんだの集まり具合の視認が簡単ではない。   More specifically, the lead of the conventional power semiconductor module protrudes laterally from the side surface of the module (resin mold part), then curves downward toward the solder joint, and the upper surface of the solder joint near the solder joint. It extends in the lateral direction while touching. For this reason, there is almost no gap between the solder joint and the lead, and it is not easy to visually recognize how the solder gathers at this portion.

これに対して、この態様では、はんだ接合部に向けて湾曲し、はんだ接合部に接触した後、はんだ接合部から離れる向きに湾曲する。このため、はんだ接合部とリードとの間の隙間が確保でき、この隙間に溶融はんだを集めることができ、はんだ接合状態の視認が容易となる。   On the other hand, in this aspect, it curves toward the solder joint, and after coming into contact with the solder joint, it curves in a direction away from the solder joint. For this reason, the clearance gap between a solder joint part and a lead can be ensured, molten solder can be collected in this clearance gap, and the visual recognition of a solder joint state becomes easy.

なお、好適には、各バスバーは、モジュールを挟んでその両側に設けられる。 Contact name Preferably, the bus bars are provided on both sides of the module.

このようにすれば、はんだ溶融前にパワー半導体モジュールはバスバー上面に各リードの先端により支持されることになる。この部位にははんだが塗布されていないため、各リードの温度上昇に時間差が生じたりしたとしても、各リードの先端がハンダを介することなくバスバーに当接しているため、これらリード先端が溶融はんだにより特定方向へ変位することがなく、モジュールの姿勢を安定に保持することができる。また、放熱金属板及びリードのはんだ接合部の溶融はんだがその表面張力（濡れ性）や搬送動作により移動しても、それにより、パワー半導体モジュールがバスバーに対して相対変位するのを抑止することができる。   If it does in this way, a power semiconductor module will be supported by the front-end | tip of each lead on a bus-bar upper surface before solder melting. Since no solder is applied to this part, even if there is a time difference in the temperature rise of each lead, the tip of each lead is in contact with the bus bar without any solder. Thus, the module can be stably held in its posture without being displaced in a specific direction. In addition, even if the molten solder at the heat-dissipating metal plate and lead solder joint moves due to its surface tension (wetability) or transport operation, it prevents the power semiconductor module from being displaced relative to the bus bar. Can do.

好適な態様において、前記リードの少なくとも一個は、前記樹脂モールド部の側面から３方に突出する。このようにすれば、このリードに接続するべきバスバーの位置設計の自由度が向上する。なお、このリードの３方に突出した部分それぞれを共通のバスバーに接続することも可能であり、この場合には、リードの電気抵抗を低減することができる。   In a preferred aspect, at least one of the leads protrudes in three directions from the side surface of the resin mold portion. In this way, the degree of freedom in designing the position of the bus bar to be connected to this lead is improved. In addition, it is also possible to connect each of the three protruding portions of the lead to a common bus bar. In this case, the electrical resistance of the lead can be reduced.

好適な態様において、前記パワー半導体チップの主電極部は、主電極部接続用の前記リードである主電極リードと、モニタ配線用の前記リードであるモニタリードとに個別に接続されている。このようにすれば、樹脂モールド部から出た主電極リードに接続されるバスバーと、モニタ用のバスバー（モニター用の信号線でもよい）とを分離できるため、主電極リードに接続されるバスバーに重畳したノイズがモニタリードに流れ込むのを抑止することができる。モニター用の信号線の配線、接続も容易となる。   In a preferred aspect, the main electrode portion of the power semiconductor chip is individually connected to the main electrode lead which is the lead for connecting the main electrode portion and the monitor lead which is the lead for monitor wiring. In this way, the bus bar connected to the main electrode lead coming out of the resin mold part can be separated from the bus bar for monitoring (or a signal line for monitoring), so that the bus bar connected to the main electrode lead can be separated. It is possible to prevent the superimposed noise from flowing into the monitor lead. Wiring and connection of monitor signal lines is also easy.

本発明のパワー半導体モジュールのバスバー実装構造の好適実施形態を図面を参照して説明する。   A preferred embodiment of a bus bar mounting structure of a power semiconductor module of the present invention will be described with reference to the drawings.

（実施形態１）
実施形態１を図１を参照して説明する。図１（a）は、この実施例のパワー半導体モジュール実装構造の側面図、図１（ｂ）はその平面図である。 (Embodiment 1)
The first embodiment will be described with reference to FIG. FIG. 1 (a) is a side view of the power semiconductor module mounting structure of this embodiment, and FIG. 1 (b) is a plan view thereof.

このパワー半導体モジュール実装構造は、パワー半導体モジュール１と、バスバー２、３とを有している。４は電気絶縁樹脂シート、５は冷却用金属基板を兼ねる筐体の底面部、６ははんだである。   This power semiconductor module mounting structure has a power semiconductor module 1 and bus bars 2 and 3. 4 is an electrically insulating resin sheet, 5 is a bottom portion of a housing that also serves as a cooling metal substrate, and 6 is solder.

パワー半導体モジュール（以下、単にモジュールとも言う）１は、モジュール１底面に露出する良熱伝導性の放熱金属板１１と、モジュール１の一側面から突出する５本のリード１２a〜１２eと、モジュール１の他側面から突出する５本のリード１３a〜１３eと、パワー半導体チップ１４と、パワー半導体チップを封止する角形の樹脂モールド部１５とを有している。リード１２ａ〜１２ｅとリード１３ａ〜１３ｅとは、モジュール１の互いに平行な２つの側面から個別に突出している。   A power semiconductor module (hereinafter also simply referred to as a module) 1 includes a heat-dissipating metal plate 11 with good thermal conductivity exposed on the bottom of the module 1, five leads 12 a to 12 e protruding from one side of the module 1, and the module 1. It has five leads 13a to 13e protruding from the other side surface, a power semiconductor chip 14, and a rectangular resin mold portion 15 for sealing the power semiconductor chip. The leads 12a to 12e and the leads 13a to 13e individually protrude from two parallel side surfaces of the module 1.

パワー半導体チップ１４は、パワートランジスタ又はパワーダイオードなどの大電力用半導体素子を有して放熱金属板１１の上面にたとえばはんだ接合されている。なお、パワー半導体チップ１４を電気絶縁可能に放熱金属板１１の上面に固定してもよい。   The power semiconductor chip 14 has a high power semiconductor element such as a power transistor or a power diode, and is soldered, for example, to the upper surface of the heat radiating metal plate 11. The power semiconductor chip 14 may be fixed to the upper surface of the heat radiating metal plate 11 so as to be electrically insulated.

この実施形態では、説明を簡単とするために、パワー半導体チップ１４には、パワーダイオードが形成されているものとし、パワーダイオードの一対の主電極部であるアノード領域とカソード領域とはパワー半導体チップ１４の表面部に形成されているものとする。もちろん、パワー半導体チップ１４の一方の主電極部をパワー半導体チップ１４の底面側に設けてもよい。この場合には、放熱金属板１１上に電気絶縁可能にこの底面側の主電極部に接合されるリードを設けても良い。   In this embodiment, for simplicity of explanation, it is assumed that a power diode is formed in the power semiconductor chip 14, and the anode region and the cathode region, which are a pair of main electrode portions of the power diode, are a power semiconductor chip. 14 is formed on the surface portion. Of course, one main electrode portion of the power semiconductor chip 14 may be provided on the bottom side of the power semiconductor chip 14. In this case, a lead joined to the main electrode portion on the bottom surface side may be provided on the heat radiating metal plate 11 so as to be electrically insulated.

この実施形態では、リード１２ａ〜１２ｅはパワー半導体チップ１４の表面のアノード領域にワイヤボンディングされ、リード１３ａ〜１３ｅはパワー半導体チップ１４の表面のカソード領域にワイヤボンディングされているものとする。   In this embodiment, the leads 12a to 12e are wire-bonded to the anode region on the surface of the power semiconductor chip 14, and the leads 13a to 13e are wire-bonded to the cathode region on the surface of the power semiconductor chip 14.

バスバー２、３は、良熱伝導性の電気絶縁樹脂シート４を介して冷却用金属基板を兼ねる筐体の底面部５にたとえばねじにより固定されている。モジュール１は、放熱金属板１１をバスバー２の上面にはんだ接合することにより固定されている。リード１２ａ〜１２ｅはバスバー２にはんだ接合され、リード１３ａ〜１３ｅはバスバー３によりはんだ接合されている。   The bus bars 2 and 3 are fixed by screws, for example, to the bottom surface portion 5 of the housing that also serves as a cooling metal substrate via a highly heat conductive electrically insulating resin sheet 4. The module 1 is fixed by soldering the heat radiating metal plate 11 to the upper surface of the bus bar 2. The leads 12 a to 12 e are soldered to the bus bar 2, and the leads 13 a to 13 e are soldered to the bus bar 3.

この実施形態のパワー半導体モジュール実装構造の特徴は、モジュール１のリード１２ａ〜１２ｅ、１３ａ〜１３ｅの各はんだ接合部が放熱金属板１１の略中心の点Ｐを基準点として回転対称位置に配置されている点にある。   The power semiconductor module mounting structure of this embodiment is characterized in that the solder joints of the leads 12a to 12e and 13a to 13e of the module 1 are arranged at rotationally symmetric positions with the point P at the substantially center of the heat radiating metal plate 11 as a reference point. There is in point.

次に、このモジュール１の製造方法を説明する。   Next, a method for manufacturing the module 1 will be described.

治具の上面に図１の状態で配置されたバスバー２、３のはんだ接合部にクリームはんだを塗り、その上に図１の状態でモジュール１を載せ、はんだリフロー炉にて所定温度、所定時間加熱してクリームはんだを溶融させ、その後、炉外にて所定の温度低下率で徐冷し、バスバー２と放熱金属板１１及びリード１２ａ〜１２ｅとを接合し、バスバー３とリード１３ａ〜１３ｅとを接合する。   A solder paste is applied to the solder joints of the bus bars 2 and 3 arranged in the state shown in FIG. 1 on the upper surface of the jig, and the module 1 is placed on the solder joint in the state shown in FIG. Heat to melt the cream solder, and then slowly cool outside the furnace at a predetermined temperature decrease rate to join the bus bar 2, the heat radiating metal plate 11, and the leads 12a to 12e, and the bus bar 3 and the leads 13a to 13e. Join.

この実施形態によれば、リード１２ａ〜１２ｅ、リード１３ａ〜１３ｅが点対称（回転対称）配置をもつため、既述したようにはんだ溶融時間差によりモジュール１が変位することを良好に防止できる。   According to this embodiment, since the leads 12a to 12e and the leads 13a to 13e have a point-symmetrical (rotationally symmetric) arrangement, it is possible to satisfactorily prevent the module 1 from being displaced due to the solder melting time difference as described above.

（実施形態２）
実施形態２を図２を参照して説明する。図２は、この実施形態のパワー半導体モジュール実装構造の側面図である。このパワー半導体モジュール実装構造は、図１に示すパワー半導体モジュール実装構造において、リード１２ａ〜１２ｅ、１３ａ〜１３ｅの形状を変更した点をその特徴としている。 (Embodiment 2)
A second embodiment will be described with reference to FIG. FIG. 2 is a side view of the power semiconductor module mounting structure of this embodiment. This power semiconductor module mounting structure is characterized in that the shapes of the leads 12a to 12e and 13a to 13e are changed in the power semiconductor module mounting structure shown in FIG.

更に詳しく説明する。   This will be described in more detail.

銅製のリード１２ａ〜１２ｅ、１３ａ〜１３ｅは、バスバー２、３のはんだ接合部２１、３１に向けて湾曲した後、バスバー２、３から離れる向きに湾曲した第１波形部１００と、この第１波形部１００から再びバスバー２、３に接近する向きに湾曲する第２波形部１０１とをもち、リード１２ａ〜１２ｅ、１３ａ〜１３ｅの先端は、第１波形部１００のバスバー２、３側の面、及び、放熱金属板１１の下面よりもバスバー２、３側に突出して、バスバー２、３の上面に当接している。   The copper leads 12a to 12e and 13a to 13e are curved toward the solder joint portions 21 and 31 of the bus bars 2 and 3, and then the first corrugated portion 100 that is curved away from the bus bars 2 and 3, and the first corrugated portion 100. It has the 2nd waveform part 101 which curves in the direction which approaches bus bar 2 and 3 again from waveform part 100, and the tip of leads 12a-12e and 13a-13e is the bus bar 2 and 3 side side of the 1st waveform part 100 And it protrudes from the lower surface of the heat radiating metal plate 11 to the bus bars 2, 3 side, and is in contact with the upper surfaces of the bus bars 2, 3.

これにより、第１波形部１００とバスバー２、３の上面との間には僅かな隙間が形成され、放熱金属板１１の下面とバスバー２の上面との間にも僅かな隙間が形成されることになる。なお、これらの隙間の大きさは、これら隙間近傍にてバスバー２、３の上面に塗布されたクリームはんだが溶融した場合に、第１波形部１００や放熱金属板１１の下面が濡れることができる程度とされる。   Thereby, a slight gap is formed between the first corrugated portion 100 and the upper surfaces of the bus bars 2 and 3, and a slight gap is also formed between the lower surface of the heat radiating metal plate 11 and the upper surface of the bus bar 2. It will be. Note that the size of these gaps is such that when the cream solder applied to the upper surfaces of the bus bars 2 and 3 is melted in the vicinity of these gaps, the first corrugated portion 100 and the lower surface of the heat radiating metal plate 11 can be wetted. It is said to be about.

このようにすれば、リード１２ａ〜１２ｅ、１３ａ〜１３ｅの部分のはんだが溶融する際において、各リード１２ａ〜１２ｅ、１３ａ〜１３ｅの先端がバスバー２、３に当接しているため、溶融時間差や溶融はんだの移動によりモジュール１が移動するのを規制することができる。   In this way, when the solder of the leads 12a to 12e and 13a to 13e is melted, the tips of the leads 12a to 12e and 13a to 13e are in contact with the bus bars 2 and 3, so The movement of the module 1 can be restricted by the movement of the molten solder.

そのうえ、波形部１００や放熱金属板１１の下方には溶融はんだが集まって厚く形成されるため従来より目視検査が容易となり、かつ、はんだ接合も確実となる。   In addition, since the molten solder is gathered and thickly formed below the corrugated portion 100 and the heat radiating metal plate 11, visual inspection is easier than before and solder bonding is also reliable.

（実施形態３）
実施形態３を図３を参照して説明する。このパワー半導体モジュール実装構造は、図３に示すように、バスバー側の貫通孔を導入した点をその特徴としている。 (Embodiment 3)
A third embodiment will be described with reference to FIG. As shown in FIG. 3, the power semiconductor module mounting structure is characterized in that a through hole on the bus bar side is introduced.

さらに詳しく説明する。   This will be described in more detail.

銅製のリード１６、１７は、バスバー２、３の貫通穴（はんだ接続部を兼ねる）１１０、１１１に向けて湾曲している。また、リード１６、１７の先端は、バスバー２、３側の面、及び、放熱金属板１１の下面よりもバスバー２、３側に突出して、貫通穴に挿入されている。これにより、リード１６、１７によりモジュール１は支持されため、溶融時間差や溶融はんだの移動によりモジュール１が移動するのを規制することができる。そのうえ、貫通穴１１０、１１１のはんだ形状を確認することにより、はんだ接合の目視検査が容易となる。   The copper leads 16 and 17 are curved toward the through holes (also serving as solder connection portions) 110 and 111 of the bus bars 2 and 3. The tips of the leads 16 and 17 protrude from the surface of the bus bars 2 and 3 and the lower surface of the heat radiating metal plate 11 toward the bus bars 2 and 3 and are inserted into the through holes. Thereby, since the module 1 is supported by the leads 16 and 17, it is possible to regulate the movement of the module 1 due to the difference in melting time or the movement of the molten solder. In addition, the visual inspection of the solder joint is facilitated by confirming the solder shape of the through holes 110 and 111.

（実施形態４）
実施形態4を図4を参照して説明する。図4（a）はこの実施例のパワー半導体モジュール実装構造のAA線矢視断面図、図4（b）はその側面図である。このパワー半導体モジュール実装構造は、図１に示すパワー半導体モジュール実装構造において、リード形状を変更した点に主な特徴を有する。 (Embodiment 4)
Embodiment 4 will be described with reference to FIG. 4A is a cross-sectional view taken along the line AA of the power semiconductor module mounting structure of this embodiment, and FIG. 4B is a side view thereof. This power semiconductor module mounting structure is mainly characterized in that the lead shape is changed in the power semiconductor module mounting structure shown in FIG.

以下、更に説明する。   This will be further described below.

パワー半導体チップ１４は、パワーダイオードであって、その上面にはアノード電極部が形成され、また、チップ底面はカソード電極部を構成している。   The power semiconductor chip 14 is a power diode, and an anode electrode portion is formed on the top surface thereof, and the bottom surface of the chip constitutes a cathode electrode portion.

モジュール１は、主電極リード１２０、１３０を有する。主電極リード１２０と主電極リード１３０とはパワー半導体チップ１４を挟んで両側に配置されている。主電極リード１２０は３つの外部突出部分（外部リード部とも言う）１２１、１２２、１２３をもち、主電極リード１３０も３つの外部突出部分（外部リード部とも言う）１３１、１３２、１３３をもつ。主電極リード１２０、１３０の３つの外部リード部は、図４に示すように樹脂モールド部１５の３つの側面からそれぞれ独立に突出している。外部リード部１２１と外部リード部１３１とは樹脂モールド部１５の同一側面から突出し、外部リード部１２３と外部リード部１３３とは樹脂モールド部１５の同一側面から突出している。主電極リード１２０はパワー半導体チップ１４の上面のアノード電極部にワイヤボンディングされ、主電極リード１３０はパワー半導体チップ１４の底面のカソード電極部にはんだ接合されている。   The module 1 has main electrode leads 120 and 130. The main electrode lead 120 and the main electrode lead 130 are arranged on both sides of the power semiconductor chip 14. The main electrode lead 120 has three external projecting portions (also referred to as external lead portions) 121, 122, 123, and the main electrode lead 130 also has three external projecting portions (also referred to as external lead portions) 131, 132, 133. The three external lead portions of the main electrode leads 120 and 130 protrude independently from the three side surfaces of the resin mold portion 15 as shown in FIG. The external lead portion 121 and the external lead portion 131 protrude from the same side surface of the resin mold portion 15, and the external lead portion 123 and the external lead portion 133 protrude from the same side surface of the resin mold portion 15. The main electrode lead 120 is wire-bonded to the anode electrode portion on the upper surface of the power semiconductor chip 14, and the main electrode lead 130 is solder-bonded to the cathode electrode portion on the bottom surface of the power semiconductor chip 14.

このようにすれば、主電極リード１２０にはんだ接合するべきバスバーの配置自由度、及び、主電極リード１３０にはんだ接合するべきバスバーの配置自由度を向上することができる。すなわち、これらバスバーは、外部リード部１２１〜１２３又は１３１〜１３３のどれに接続してもよい。また、バスバー配置が可能であれば、同一のバスバーの２乃至すべての外部リード部にバスバーをはんだ接合して、電気抵抗を減らすようにしてもよい。なお、図４において、主電極リード１２０、１３０の他に制御電極リードやモニタ用リードなどを追加配置し、これらを別のバスバーなどに接続してもよいことはもちろんである。   In this way, it is possible to improve the degree of freedom of arrangement of the bus bar to be soldered to the main electrode lead 120 and the degree of freedom of arrangement of the bus bar to be soldered to the main electrode lead 130. That is, these bus bars may be connected to any of the external lead parts 121 to 123 or 131 to 133. If the bus bar arrangement is possible, the bus bar may be soldered to two or all external lead portions of the same bus bar to reduce the electric resistance. In FIG. 4, in addition to the main electrode leads 120 and 130, control electrode leads, monitor leads and the like may be additionally arranged and connected to another bus bar or the like.

（実施形態５）
実施形態5を図5を参照して説明する。図5はこの実施形態のパワー半導体モジュール実装構造の横断面図である。このパワー半導体モジュール実装構造は、図４に示すパワー半導体モジュール実装構造において、リード構造及びリードとパワー半導体チップ１４との接続構造を変更した点に主な特徴を有する。 (Embodiment 5)
Embodiment 5 will be described with reference to FIG. FIG. 5 is a cross-sectional view of the power semiconductor module mounting structure of this embodiment. This power semiconductor module mounting structure is mainly characterized in that the lead structure and the connection structure between the lead and the power semiconductor chip 14 are changed in the power semiconductor module mounting structure shown in FIG.

以下、更に説明する。   This will be further described below.

パワー半導体チップ１４は、パワーダイオードであって、その上面にはアノード電極部１４１が形成され、また、チップ底面はカソード電極部を構成している。図５では、図示されていないが、カソード電極部は、図１に示すごとき放熱金属板１１にはんだ接続されてこの放熱金属板１１を通じてバスバーにはんだ接続されている。   The power semiconductor chip 14 is a power diode, and an anode electrode portion 141 is formed on the upper surface thereof, and the bottom surface of the chip constitutes a cathode electrode portion. Although not shown in FIG. 5, the cathode electrode portion is solder-connected to the heat radiating metal plate 11 as shown in FIG. 1 and is solder-connected to the bus bar through the heat radiating metal plate 11.

パワー半導体チップ１４は、リード１２ａ〜１２ｄ、１３ａ〜１３ｄをもち、リード１２ａ〜１２ｄ、１３ａ〜１３ｄは既述した点対称配置されている。   The power semiconductor chip 14 has leads 12a to 12d and 13a to 13d, and the leads 12a to 12d and 13a to 13d are arranged in point symmetry as described above.

パワー半導体チップ１４の上面に形成されたアノード電極部１４１の大部分の領域は、Cuリボンと呼ばれる所定厚さの銅箔板２００にはんだ付けされている。また、銅箔板２００は、リード１２ａ〜１２ｄにはんだ接合されている。アノード電極部１４１の残った小領域は、リード１３ａ〜１３ｄにボンディングワイヤ２０１により接続されている。   A large part of the anode electrode part 141 formed on the upper surface of the power semiconductor chip 14 is soldered to a copper foil plate 200 having a predetermined thickness called a Cu ribbon. Further, the copper foil plate 200 is soldered to the leads 12a to 12d. The remaining small region of the anode electrode portion 141 is connected to the leads 13a to 13d by the bonding wire 201.

リード１２ａ〜１２ｄは、図略の大電力用バスバーにはんだ接合され、リード１３ａ〜１３ｄは、図示省略された細幅のモニター用バスバーにはんだ接合されている。なお、このモニター用バスバーとは、アノード電極部１４１の電位を検出して図示しない制御装置に出力するためのものである。   The leads 12a to 12d are soldered to a high power bus bar (not shown), and the leads 13a to 13d are soldered to a narrow monitor bus bar (not shown). The monitoring bus bar is for detecting the potential of the anode electrode portion 141 and outputting it to a control device (not shown).

このようにすれば、パワー半導体チップ１４内にてその共通電極部分（ここではアノード電極部１４１）に、電力用バスバーに接続するリード１２ａ〜１２ｄと、モニター用バスバーに接続するリード１３ａ〜１３ｄとを別々に設けてあるため、従来のようにモジュール１の外部にて電力用バスバーからモニター用バスバーを分離する必要がない。   In this way, the common electrode portion (here, the anode electrode portion 141) in the power semiconductor chip 14 has leads 12a to 12d connected to the power bus bar, and leads 13a to 13d connected to the monitor bus bar. Therefore, it is not necessary to separate the monitor bus bar from the power bus bar outside the module 1 as in the prior art.

このため、上記バスバー分岐の場合に問題となる電力用バスバー重畳ノイズがモニター用バスバー（信号線でもよい）に流れ込むのを抑止することができる他、モニター用バスバーがモジュール１の近傍にて分岐された複雑な形状の電力用バスバーをモジュール１の近傍に配置する必要が無いので、モニターの精度向上、およびバスバーの製造、配列が容易となる。   For this reason, the power bus bar superimposed noise, which is a problem in the case of the above-mentioned bus bar branching, can be prevented from flowing into the monitor bus bar (which may be a signal line), and the monitor bus bar is branched near the module 1. In addition, since it is not necessary to arrange a power bus bar having a complicated shape in the vicinity of the module 1, it is easy to improve the accuracy of the monitor and to manufacture and arrange the bus bars.

（変形態様）
上記実施形態では、バスバー２、３上におけるはんだ流れ規制のためのグリーンシートを使用しなかったが、使用してもよいことはもちろんである。また、電気絶縁シート４は、既成の薄い良熱伝導性樹脂シートの他、樹脂塗布などの手法により形成してもよい。パワー半導体モジュール１内に複数の半導体チップを配置できることも当然である。 (Modification)
In the above embodiment, the green sheet for restricting the solder flow on the bus bars 2 and 3 is not used, but it goes without saying that it may be used. Moreover, you may form the electrical insulation sheet 4 by methods, such as resin application | coating other than the existing thin good heat conductive resin sheet. Of course, a plurality of semiconductor chips can be arranged in the power semiconductor module 1.

実施形態１を説明する説明図であり、図１（a）はパワー半導体モジュール実装構造の側面図、図１（ｂ）はその平面図である。It is explanatory drawing explaining Embodiment 1, FIG. 1 (a) is a side view of a power semiconductor module mounting structure, FIG.1 (b) is the top view. 実施形態２のパワー半導体モジュール実装構造を示す側面図である。It is a side view which shows the power semiconductor module mounting structure of Embodiment 2. 実施形態３のパワー半導体モジュール実装構造を示す図である。It is a figure which shows the power semiconductor module mounting structure of Embodiment 3. FIG. 実施形態４を説明する説明図であり、図４（a）はパワー半導体モジュール実装構造のAA線矢視断面図、図4（ｂ）はその側面図である。FIGS. 4A and 4B are explanatory views for explaining Embodiment 4, in which FIG. 4A is a cross-sectional view taken along the line AA of the power semiconductor module mounting structure, and FIG. 4B is a side view thereof. 実施形態５のパワー半導体モジュール実装構造を示す横断面図である。FIG. 10 is a transverse cross-sectional view showing a power semiconductor module mounting structure of Embodiment 5.

符号の説明Explanation of symbols

１ パワー半導体モジュール（モジュール）
２ バスバー
３ バスバー
４ 電気絶縁シート
５ 筐体の底面部
６ はんだ
１１ 放熱金属板
１２a〜１２e リード
１３a〜１３e リード
１４ パワー半導体チップ
１５ 樹脂モールド部
１６ リード
１７ リード
２１ はんだ接合部
３１ はんだ接合部
１００ 第１波形部
１０１ 第２波形部
１１０ 貫通穴、兼はんだ接合部
１１１ 貫通穴、兼はんだ接合部
１２０ 主電極リード
１２１〜１２３ 外部リード部
１３０ 主電極リード
１３１〜１３３ 外部リード部
１４１ アノード電極部
２００ 銅箔板
２０１ ボンディングワイヤ 1 Power semiconductor module (module)
2 Busbar 3 Busbar 4 Electrical Insulating Sheet 5 Housing Bottom 6 Solder 11 Heat Dissipating Metal Plate 12a-12e Lead 13a-13e Lead 14 Power Semiconductor Chip 15 Resin Mold Part 16 Lead 17 Lead 21 Solder Joint 31 Solder Joint 100 1 corrugated part 101 2nd corrugated part 110 Through hole and solder joint part 111 Through hole and solder joint part 120 Main electrode leads 121 to 123 External lead part 130 Main electrode leads 131 to 133 External lead part 141 Anode electrode part 200 Copper Foil plate 201 Bonding wire

Claims (3)

底面に露出する良熱伝導性の放熱金属板と、側面から突出する複数のリードと、前記リードに接続される電極部を有して前記放熱板に熱伝達良好に配置されたパワー半導体チップと、前記放熱金属板、リード及び前記パワー半導体チップを一体化するとともに前記パワー半導体チップを封止する角形の樹脂モールド部とを有するパワー半導体モジュールと、
前記パワー半導体モジュールの前記放熱金属板、及び、前記各リードがはんだ接合される複数のバスバーが配列されてなるバスバー群と、
を備え、
前記各リードのはんだ接合部は、前記放熱金属板の略中央部を中心点として点対称に配置されており、
前記各リードは、
前記バスバーのはんだ接合部に向けて湾曲した後、前記バスバーから離れる向きに湾曲し、この湾曲後に再び前記バスバーに接近する向きに湾曲した波形の先端部形状を有し、この先端部形状のうち前記バスバーから離れる向きに湾曲した部分のみがはんだを介して前記バスバーと接続しており、
前記各リードの先端は、
前記バスバーの上面にはんだ接合されることなく前記バスバーに当接することにより、前記パワー半導体モジュールの変位を規制することを特徴とするパワー半導体モジュール実装構造。 A heat-dissipating metal plate with good heat conductivity exposed on the bottom surface, a plurality of leads projecting from the side surfaces, and a power semiconductor chip having an electrode portion connected to the leads and arranged in good heat transfer on the heat-radiating plate; A power semiconductor module having a square resin mold part for integrating the heat dissipating metal plate, the lead and the power semiconductor chip and sealing the power semiconductor chip;
The heat radiating metal plate of the power semiconductor module, and a bus bar group in which a plurality of bus bars to which the leads are soldered are arranged,
With
The solder joints of the leads are arranged point-symmetrically with the substantially central portion of the heat radiating metal plate as a center point,
Each lead is
After bending toward the solder joint portion of the bus bar, the tip has a corrugated tip shape that curves away from the bus bar and curves again in the direction approaching the bus bar after the curving. being connected to the bus bar via the I curved portion Nomigawa that in a direction away from said bus bar,
The tip of each lead is
A power semiconductor module mounting structure that regulates displacement of the power semiconductor module by contacting the bus bar without being soldered to the upper surface of the bus bar. 請求項１記載のパワー半導体モジュール実装構造において、
前記リードの少なくとも一個は、
前記樹脂モールド部の側面から３方に突出するパワー半導体モジュール実装構造。 In the power semiconductor module mounting structure according to claim 1,
At least one of the leads is
A power semiconductor module mounting structure protruding in three directions from the side surface of the resin mold part. 請求項１記載のパワー半導体モジュール実装構造において、
前記パワー半導体チップの主電極部は、
主電極部接続用の前記リードである主電極リードと、モニタ配線用の前記リードであるモニタリードとに個別に接続されているパワー半導体モジュール実装構造。 In the power semiconductor module mounting structure according to claim 1,
The main electrode portion of the power semiconductor chip is
A power semiconductor module mounting structure that is individually connected to a main electrode lead that is the lead for connecting the main electrode portion and a monitor lead that is the lead for monitoring wiring.
JP2006301605A 2006-11-07 2006-11-07 Power semiconductor module mounting structure Expired - Fee Related JP4919023B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006301605A JP4919023B2 (en) 2006-11-07 2006-11-07 Power semiconductor module mounting structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006301605A JP4919023B2 (en) 2006-11-07 2006-11-07 Power semiconductor module mounting structure

Publications (2)

Publication Number Publication Date
JP2008118035A JP2008118035A (en) 2008-05-22
JP4919023B2 true JP4919023B2 (en) 2012-04-18

Family

ID=39503724

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006301605A Expired - Fee Related JP4919023B2 (en) 2006-11-07 2006-11-07 Power semiconductor module mounting structure

Country Status (1)

Country Link
JP (1) JP4919023B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5200673B2 (en) * 2008-06-10 2013-06-05 株式会社デンソー Electronic component mounting structure
JP6652030B2 (en) * 2016-10-14 2020-02-19 株式会社デンソー Battery device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1253131A (en) * 1984-09-28 1989-04-25 Allan J. Jacobson Hydrotreating catalysts comprising a mixture of a sulfide of a promoter metal, amorphous sulfide of trivalent chromium and microcrystalline molybdenum or tungsten sulfide
JPS6247144A (en) * 1985-08-27 1987-02-28 Abe Eng Kk Wafer processor
US5028741A (en) * 1990-05-24 1991-07-02 Motorola, Inc. High frequency, power semiconductor device
JPH06140556A (en) * 1992-10-28 1994-05-20 Tamura Seisakusho Co Ltd Electronic component
JPH11145367A (en) * 1997-11-05 1999-05-28 Nec Ibaraki Ltd Lead terminal of component to be mounted on surface
JP4540884B2 (en) * 2001-06-19 2010-09-08 三菱電機株式会社 Semiconductor device
JP2004208411A (en) * 2002-12-25 2004-07-22 Denso Corp Semiconductor module for half bridge circuit
JP4491244B2 (en) * 2004-01-07 2010-06-30 三菱電機株式会社 Power semiconductor device

Also Published As

Publication number Publication date
JP2008118035A (en) 2008-05-22

Similar Documents

Publication Publication Date Title
JP5176507B2 (en) Semiconductor device
US9379083B2 (en) Semiconductor device and method for manufacturing semiconductor device
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
JP4438489B2 (en) Semiconductor device
US20170304922A1 (en) Directly Cooled Substrates for Semiconductor Modules
JP6032294B2 (en) Semiconductor device
CN100562999C (en) Circuit module
TW200532865A (en) Package with stacked substrates
JP5214936B2 (en) Semiconductor device
WO2013171946A1 (en) Method for manufacturing semiconductor device and semiconductor device
JP2011044512A (en) Semiconductor component
JP2009130163A (en) Semiconductor device
EP2698817B1 (en) Semiconductor device and method for manufacturing semiconductor device
US7737551B2 (en) Semiconductor power module with SiC power diodes and method for its production
JP4265394B2 (en) Power converter
JP4919023B2 (en) Power semiconductor module mounting structure
JP2010129670A (en) Power semiconductor module
US20240006280A1 (en) Intelligent power module and manufacturing method thereof
JP4915907B2 (en) IPM-mounted solar inverter and its manufacturing method
JP2005136075A (en) Thermoelectric conversion module and its manufacturing method
JP5533983B2 (en) Semiconductor device
JP2013038359A (en) Semiconductor device and semiconductor device manufacturing method
JP5971543B2 (en) Semiconductor module and semiconductor chip mounting method
KR20140042683A (en) Semiconductor unit and method for manufacturing the same
US20230369195A1 (en) Power module and method for manufacturing same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120118

R151 Written notification of patent or utility model registration

Ref document number: 4919023

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150210

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees