JP4911878B2 - Semiconductor / electrode contact structure and semiconductor element, solar cell element, and solar cell module using the same - Google Patents

Semiconductor / electrode contact structure and semiconductor element, solar cell element, and solar cell module using the same Download PDF

Info

Publication number
JP4911878B2
JP4911878B2 JP2004188948A JP2004188948A JP4911878B2 JP 4911878 B2 JP4911878 B2 JP 4911878B2 JP 2004188948 A JP2004188948 A JP 2004188948A JP 2004188948 A JP2004188948 A JP 2004188948A JP 4911878 B2 JP4911878 B2 JP 4911878B2
Authority
JP
Japan
Prior art keywords
semiconductor
electrode
conductivity type
contact structure
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004188948A
Other languages
Japanese (ja)
Other versions
JP2005039252A (en
Inventor
浩一郎 新楽
浩文 千田
英樹 白間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2004188948A priority Critical patent/JP4911878B2/en
Publication of JP2005039252A publication Critical patent/JP2005039252A/en
Application granted granted Critical
Publication of JP4911878B2 publication Critical patent/JP4911878B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Photovoltaic Devices (AREA)

Description

本発明は、特性が改善された半導体/電極のコンタクト構造と、これを用いた、太陽電池素子などの光電変換装置、ダイオード、トランジスタ、サイリスタなどの半導体素子、さらに、高効率の特性を有する太陽電池素子、及びこれを用いた太陽電池モジュールに関するものである。   The present invention relates to a semiconductor / electrode contact structure with improved characteristics, a photoelectric conversion device such as a solar cell element, a semiconductor element such as a diode, a transistor, and a thyristor using the contact structure, and a solar having high efficiency characteristics. The present invention relates to a battery element and a solar battery module using the same.

半導体素子は一般に金属や導電性酸化物材料などの導電性材料からなる電極と半導体とのコンタクト部を有する。この半導体/電極の界面の半導体側には一般に界面準位と呼ばれる欠陥準位が生成される。このような欠陥準位は、不純物や歪み、半導体形成過程での非平衡性などに起因して生じ、キャリアの再結合中心として機能するため、半導体/電極コンタクト部は半導体素子特性に大きな影響を及ぼす。   A semiconductor element generally has a contact portion between an electrode made of a conductive material such as a metal or a conductive oxide material and a semiconductor. A defect level generally called an interface state is generated on the semiconductor side of the semiconductor / electrode interface. Such a defect level is caused by impurities, strain, non-equilibrium in the process of forming the semiconductor, and functions as a carrier recombination center. Therefore, the semiconductor / electrode contact portion has a great influence on the characteristics of the semiconductor element. Effect.

半導体/電極コンタクト界面におけるキャリアの再結合は、一般に半導体素子の電流−電圧特性を悪化させる要因として働き、この界面での再結合量Rは、その界面での再結合中心密度Nrと界面部分での少数キャリア密度nに比例する。   Carrier recombination at the semiconductor / electrode contact interface generally acts as a factor that deteriorates the current-voltage characteristics of the semiconductor element, and the recombination amount R at this interface is determined by the recombination center density Nr at the interface and the interface portion. Is proportional to the minority carrier density n.


R∝Nr×n

なお、再結合中心密度Nrは界面欠陥準位密度Ndとは、厳密にはNr<Ndの関係にあると考えられるが、本件で取り扱う範囲においてはNr≒Ndと考えてもほとんど問題はない。

R∝Nr × n

The recombination center density Nr is considered to be strictly in a relationship of Nr <Nd with the interface defect level density Nd. However, in the range handled in this case, there is almost no problem even if Nr≈Nd.

また、この界面でのキャリア再結合特性のばらつきは半導体素子の歩留まりに大きく影響する。したがって、半導体素子の特性向上及び歩留まり向上のためには、半導体/電極コンタクト界面でのキャリア再結合量Rの充分な低減が重要である。   Also, the variation in carrier recombination characteristics at this interface greatly affects the yield of semiconductor elements. Therefore, in order to improve the characteristics and yield of the semiconductor element, it is important to sufficiently reduce the carrier recombination amount R at the semiconductor / electrode contact interface.

以下、光電変換装置の代表である太陽電池を例にとって説明する。   Hereinafter, a solar cell that is a representative of the photoelectric conversion device will be described as an example.

一般に太陽電池は半導体からなるpn接合あるいはpin接合を有しており、電極には、p型半導体とコンタクトする電極と、n型半導体とコンタクトする電極の2つがある。図4にそのバンド図を示す。図中Ecは伝導帯バンド下部のエネルギー位置、Evは価電子帯バンド上部のエネルギー位置、Edは半導体/電極界面での半導体側の欠陥準位(界面欠陥準位)、Efはフェルミレベルを示す。   Generally, a solar cell has a pn junction or a pin junction made of a semiconductor, and there are two types of electrodes: an electrode that contacts a p-type semiconductor and an electrode that contacts an n-type semiconductor. FIG. 4 shows the band diagram. In the figure, Ec is the energy position below the conduction band, Ev is the energy position above the valence band, Ed is the defect level on the semiconductor side (interface defect level) at the semiconductor / electrode interface, and Ef is the Fermi level. .

また、図3には前記2つの接合のうち、pin接合を用いた場合の太陽電池素子構造の一例を示す。図3中、1は基板、2は表電極たる第1の電極、3は半導体多層膜、3aはp型半導体層、3bはi型半導体層、3cはn型半導体層、4は裏電極たる第2の電極である。   FIG. 3 shows an example of a solar cell element structure when a pin junction is used among the two junctions. In FIG. 3, 1 is a substrate, 2 is a first electrode as a front electrode, 3 is a semiconductor multilayer film, 3a is a p-type semiconductor layer, 3b is an i-type semiconductor layer, 3c is an n-type semiconductor layer, and 4 is a back electrode. This is the second electrode.

ここで、光は基板1側から入射し、半導体多層膜3で吸収・光電変換されて電子−正孔対が生成されるが、本説明例のようなpin接合型の場合は、特に光活性層として働くi型半導体層3bで吸収・光電変換されて生成した電子−正孔対が主な光起電力の起源となる。そして、生成された電子と正孔(光励起キャリア)はi型半導体層3b中に形成されている内蔵電界に従って、電子はn型半導体層3c方向へ、正孔はp型半導体層3a方向へそれぞれ掃き寄せられて、n型半導体層3cでは電子過剰、p型半導体層3aは正孔過剰となり、pin型接合に対して順バイアス電圧が発生する。また過剰となったキャリアはそれぞれ電極へ流れ出し、太陽電池と負荷をつないだ回路に電流が流れる。これらの順バイアス電圧と電流との積が出力される光起電力である。   Here, light enters from the substrate 1 side and is absorbed and photoelectrically converted by the semiconductor multilayer film 3 to generate electron-hole pairs. However, in the case of the pin junction type as in this example, it is particularly photoactive. Electron-hole pairs generated by absorption and photoelectric conversion in the i-type semiconductor layer 3b serving as a layer are the main source of photovoltaic power. The generated electrons and holes (photoexcited carriers) are directed in the direction of the n-type semiconductor layer 3c and the holes are directed in the direction of the p-type semiconductor layer 3a according to the built-in electric field formed in the i-type semiconductor layer 3b. As a result of sweeping, the n-type semiconductor layer 3c has excess electrons and the p-type semiconductor layer 3a has excess holes, and a forward bias voltage is generated with respect to the pin-type junction. Excess carriers flow out to the electrodes, and current flows through the circuit connecting the solar cell and the load. The product of these forward bias voltage and current is the output photovoltaic power.

ここで、半導体/電極界面(本説明例においては、第1の電極2/p型半導体層3a、及びn型半導体層3c/第2の電極4)での欠陥準位の存在は、主に2つの要因で太陽電池特性に悪影響を与えうる。   Here, the presence of defect levels mainly at the semiconductor / electrode interface (in this example, the first electrode 2 / p-type semiconductor layer 3a and the n-type semiconductor layer 3c / second electrode 4) Two factors can adversely affect solar cell characteristics.

第1の要因は、ダイオード特性の悪化(増大)である(太陽電池の場合では、いわゆるダーク電流の増大)。これは前記界面での再結合電流の生成に起因するものであり、これによるダーク電流の増大は太陽電池特性としての開放電圧Vocの低下や曲線因子FFの低下を招来する。   The first factor is deterioration (increase) of diode characteristics (in the case of a solar cell, an increase in so-called dark current). This is due to the generation of the recombination current at the interface, and the increase in the dark current due to this causes a decrease in the open circuit voltage Voc and a decrease in the fill factor FF as solar cell characteristics.

第2の要因は、光電流の低下である。これは半導体領域で生成した光励起キャリアが前記界面にて再結合して失われることによるものであり、太陽電池特性としての短絡電流密度Jscの低下を招来する。   The second factor is a decrease in photocurrent. This is because the photoexcited carriers generated in the semiconductor region are recombined and lost at the interface, leading to a decrease in the short circuit current density Jsc as a solar cell characteristic.

これらの問題に対し、半導体/電極コンタクトにおける半導体界面領域部分を高ドープ化するという対策がある。これは、高ドープ化された部分では、一般に少数キャリア密度nが低減するため、界面での再結合量Rが低減することを利用する方法であり、一般にHL(High−Low)接合と呼ばれるものである。なおこの技術は特に太陽電池の裏面側に形成したときの効果(BSF効果=Back Surface Field効果)の歴史的経緯にちなんでBSF構造と呼ばれることもある(例えば、非特許文献1参照)。   For these problems, there is a measure to highly dope the semiconductor interface region in the semiconductor / electrode contact. This is a method of utilizing the fact that the minority carrier density n is generally reduced in the highly doped portion, so that the recombination amount R at the interface is reduced. This is generally called an HL (High-Low) junction. It is. In particular, this technique is sometimes called a BSF structure because of the historical background of the effect (BSF effect = Back Surface Field effect) when formed on the back side of a solar cell (see, for example, Non-Patent Document 1).

この方法によれば、少数キャリア密度nを低減させることはできるが、界面欠陥準位に起因した再結合中心密度Nrについては低減を見込める原理的理由はない。それどころか、ドープ量増大に伴って、歪み量が増え欠陥生成が起こり半導体品質は一般に低下するので、界面での再結合中心密度Nrは一般に増大すると考えられる。   According to this method, the minority carrier density n can be reduced, but there is no principle reason why the recombination center density Nr due to the interface defect level can be expected to be reduced. On the contrary, it is considered that the recombination center density Nr at the interface generally increases because the amount of strain increases and defect generation occurs and the semiconductor quality generally decreases as the doping amount increases.

ここで、界面欠陥準位密度の最大値は、界面の結合手の全てがダングリングボンド(DB)となったときのDB密度で与えられると考えられる。例えば、Siの場合、このときのDB密度は約1×1015/cm程度の非常に大きな値となり、再結合中心密度Nrもほぼ同じオーダーの非常に大きな値となる。 Here, it is considered that the maximum value of the interface defect level density is given by the DB density when all the bonds in the interface become dangling bonds (DB). For example, in the case of Si, the DB density at this time is a very large value of about 1 × 10 15 / cm 2 , and the recombination center density Nr is also a very large value of almost the same order.

前述のように、界面での再結合量Rは少数キャリア密度nと再結合中心密度Nrの積に比例するので、少数キャリア密度nが低減できても再結合中心密度Nrを低減できなければ(それどころか逆に増大してしまえば)、再結合量Rを十分に低減させることはできない。   As described above, since the recombination amount R at the interface is proportional to the product of the minority carrier density n and the recombination center density Nr, even if the minority carrier density n can be reduced, the recombination center density Nr cannot be reduced ( On the contrary, if it increases on the contrary, the recombination amount R cannot be reduced sufficiently.

実際、この方法での界面再結合量Rの低減は太陽電池のさらなる高効率化に向けては充分とは言えないため、例えば、HL接合と電極との間に、さらに極薄のSiO膜を介在させて、前記Nrをも低減させる技術開発も行われている(例えば、非特許文献2参照)。しかしながら本改善手法においてもNrを充分に低減するための高品質SiO膜を極薄に形成するのは容易ではなく、また高品質SiO膜形成には高温プロセスを要するため、実際の応用においてはバルク型Si太陽電池であってもプロセス上のさまざまな制限が発生する問題があり、まして低温プロセスである薄膜Si太陽電池には全く応用できなかった。 Actually, the reduction of the interface recombination amount R by this method is not sufficient for further improving the efficiency of the solar cell. For example, a further ultrathin SiO 2 film is formed between the HL junction and the electrode. Development of technology for reducing the Nr is also carried out by interposing a material (for example, see Non-Patent Document 2). However, even in this improved method, it is not easy to form a high quality SiO 2 film for reducing Nr sufficiently thinly, and high quality SiO 2 film formation requires a high temperature process. Has a problem that various limitations on the process occur even in the case of a bulk type Si solar cell, and it cannot be applied to a thin film Si solar cell which is a low temperature process.

また、半導体/電極コンタクトにおける半導体側の界面領域部分のバンドギャップをワイドギャップ化するという方法もある。ワイドギャップ化された部分では一般に少数キャリア密度nが低減するため、界面での再結合量Rが低減する。   There is also a method of widening the band gap of the interface region portion on the semiconductor side in the semiconductor / electrode contact. Since the minority carrier density n generally decreases in the wide gap portion, the recombination amount R at the interface decreases.

歴史的には水素化アモルファスシリコン(a−Si:H)を用いたアモルファスシリコン太陽電池において、表電極(SnOなどの透明導電膜)に接するp型層を水素化アモルファスシリコンカーバイド(a−SiC:H、バンドギャップ≒2.0eV)とし、光活性層たるa−Si:H(バンドギャップ≒1.8eV)のI型層との間にヘテロ接合を形成した例がよく知られている(例えば、非特許文献2参照)。 Historically, in an amorphous silicon solar cell using hydrogenated amorphous silicon (a-Si: H), a p-type layer in contact with a surface electrode (a transparent conductive film such as SnO 2 ) is formed by hydrogenated amorphous silicon carbide (a-SiC). : H, band gap≈2.0 eV), and an example in which a heterojunction is formed with an a-Si: H (band gap≈1.8 eV) I-type layer as a photoactive layer is well known ( For example, refer nonpatent literature 2).

この方法においても、少数キャリア密度nの低減は可能ではあるが、界面の欠陥準位密度Nrが増大しない保証はない。また、ワイドギャップ化は少数キャリア密度nの低減だけではなく、多数キャリアの低減も招来するのが一般的であるため、ワイドギャップ化しすぎると多数キャリアの流れが阻害されてしまい、そもそも前提として要求されている半導体/電極のオーミック特性が損なわれてしまう。したがって、ワイドギャップ化にも限界があった。   Even in this method, the minority carrier density n can be reduced, but there is no guarantee that the defect level density Nr at the interface will not increase. In addition, since wide gaps generally lead to not only a reduction in minority carrier density n but also a reduction in majority carriers, if a wide gap is too wide, the flow of majority carriers is hindered, and this is a requirement on the premise. The ohmic characteristics of the semiconductor / electrode that has been used will be impaired. Therefore, there was a limit to the wide gap.

ここでは半導体素子のうちの光電変換装置の代表として太陽電池を例にとって説明したが、以上で述べた課題の原理的性格(界面欠陥準位の存在によるキャリアの再結合)は、半導体/電極コンタクトを有する半導体素子一般に共通である。例えばダイオードでは、半導体/電極コンタクト部の再結合量Rが大きいと、暗電流増大による立ち上がり特性などの電流−電圧特性低下の要因となり、またトランジスタでは、オン/オフ特性などの電流−電圧特性低下の要因となる。
特開平2−76266号公報 特開平2−76267号公報 特開2001−313272号公報 特開2003−173980号公報 薄膜太陽電池の基礎と応用(オーム社、2001)、p53〜55 M.A.Green et all,Proc.15th IEEE PVSC(1981)p1405 アモルファスシリコン(オーム社、1993)、p227
Here, a solar cell has been described as an example of a photoelectric conversion device among semiconductor elements. However, the principle characteristic of the above-described problem (recombination of carriers due to the presence of interface defect levels) is a semiconductor / electrode contact. Common to semiconductor devices having For example, in a diode, if the recombination amount R of the semiconductor / electrode contact portion is large, it causes a decrease in current-voltage characteristics such as a rise characteristic due to an increase in dark current. In a transistor, current-voltage characteristics such as on / off characteristics deteriorate. It becomes a factor of.
JP-A-2-76266 JP-A-2-76267 JP 2001-313272 A JP 2003-173980 A Basics and applications of thin-film solar cells (Ohm, 2001), p53-55 MAGreen et all, Proc. 15th IEEE PVSC (1981) p1405 Amorphous silicon (Ohm Co., 1993), p227

上述のように、半導体素子の電流−電圧特性を悪化させる半導体/電極コンタクト界面におけるキャリア再結合量Rを低減させるために、界面での再結合中心密度Nrと界面部分での少数キャリア密度nをそれぞれ低減させる試みが行われてきたが、いずれか一方を減少させようとすると他方が増大してしまうなどの問題があり、得られる効果には限界があった。   As described above, in order to reduce the carrier recombination amount R at the semiconductor / electrode contact interface that deteriorates the current-voltage characteristics of the semiconductor element, the recombination center density Nr at the interface and the minority carrier density n at the interface part are set. Attempts to reduce each have been made, but there is a problem that if one of them is reduced, the other increases, and the obtained effect has a limit.

発明者らは上記問題点に鑑み、実験を繰り返し、検討を行った結果、少数キャリア密度nを増大させることなく、再結合中心密度Nrを減少させることができ、その結果、半導体/電極コンタクト界面におけるキャリア再結合量Rを効果的に低減させることのできる構成を見出した。そして、その現象の背後に存在する本質について原理的な解明を行い、本発明に至ったのである。   The inventors have repeated experiments and studied in view of the above problems, and as a result, the recombination center density Nr can be reduced without increasing the minority carrier density n. As a result, the semiconductor / electrode contact interface can be reduced. The structure which can reduce the amount R of carrier recombination R in effectively was found. Then, the principle of the essence behind the phenomenon was clarified and the present invention was achieved.

上述に鑑み、本発明の目的は、コンタクト界面でのキャリア再結合量Rを低減した半導体/電極のコンタクト構造を提供するとともに、これを使用することにより、特性を向上させた半導体素子を提供することにある。   In view of the above, an object of the present invention is to provide a semiconductor / electrode contact structure in which the amount of carrier recombination R at the contact interface is reduced, and to provide a semiconductor element with improved characteristics by using this semiconductor / electrode contact structure. There is.

また、本発明の別の目的は、上述の特性を向上させた半導体素子を太陽電池素子に適用することによって、高い変換効率を有する太陽電池素子及びこれを用いた太陽電池モジュールを提供することにある。   Another object of the present invention is to provide a solar cell element having high conversion efficiency and a solar cell module using the same by applying the semiconductor element having the above-described improved characteristics to the solar cell element. is there.

なお、特許文献1及び特許文献2には、本発明に類似した構成の半導体構造が開示されている。具体的には、透光性基板、透明電極、p型半導体薄膜、i型半導体薄膜、n型半導体薄膜、裏面電極を、この順に積層して形成された光電変換素子において、該透明電極とp型半導体薄膜の間に、n型半導体薄膜(高導電性のn型半導体薄膜あるいはn型微結晶薄膜)を介在せしめた構成である。   Patent Documents 1 and 2 disclose a semiconductor structure having a configuration similar to that of the present invention. Specifically, in a photoelectric conversion element formed by laminating a translucent substrate, a transparent electrode, a p-type semiconductor thin film, an i-type semiconductor thin film, an n-type semiconductor thin film, and a back electrode in this order, the transparent electrode and p In this configuration, an n-type semiconductor thin film (a highly conductive n-type semiconductor thin film or an n-type microcrystalline thin film) is interposed between the type semiconductor thin films.

しかしながら、この先行発明では、その原理的解明にまで至っていなかったため、透明電極/p型半導体コンタクト構造という極めて限定された構造に対してn型半導体を介在させるという発明に留まっていた。すなわち、後述する本発明における半導体/金属電極コンタクト構造や、n型半導体/電極のコンタクト構造に対しては、全く検討がなされておらず、そのため、この先行発明で開示された技術による太陽電池特性の向上は不充分な状態に留まっていた。   However, in this prior invention, since the principle has not been elucidated, the invention has been limited to an invention in which an n-type semiconductor is interposed in a very limited structure of a transparent electrode / p-type semiconductor contact structure. That is, no study has been made on the semiconductor / metal electrode contact structure and the n-type semiconductor / electrode contact structure in the present invention, which will be described later. Therefore, the solar cell characteristics according to the technique disclosed in this prior invention are not studied. The improvement was still inadequate.

具体的には、先行発明以前の従来構造であっても、透明導電膜は通常n型であるため、特に先行発明のn型層をあらためて介在させなくとも、透明導電膜とp型半導体の間にn/p逆接合が形成されている。したがって、この部位に、さらにn型層を介在させても特性向上はさほど大きくはないのが現状であった。そして実際に問題であったのは、n型半導体と裏面金属電極の界面での再結合であり、この部分の改善が全くなされていないままであったので、特性向上はわずかなものに留まっていたのである。また、コンタクト界面での再結合がどの程度に抑えられるかは、歩留まりにも関係してくるが、これも前記先行発明においては、特に重要なn型半導体と裏面金属電極の界面での再結合を低減する対策が全くなされていなかったために、充分な歩留まり向上は実現できていなかった。   Specifically, even in the conventional structure before the prior invention, since the transparent conductive film is usually n-type, it is not necessary to intervene between the transparent conductive film and the p-type semiconductor, particularly without interposing the n-type layer of the prior invention. N / p reverse junction is formed. Therefore, even if an n-type layer is further interposed in this part, the improvement in characteristics is not so great. And what actually caused the problem was recombination at the interface between the n-type semiconductor and the backside metal electrode, and since this portion had not been improved at all, the improvement in characteristics was only slight. It was. The degree to which recombination at the contact interface can be suppressed is also related to the yield. This is also a particularly important recombination at the interface between the n-type semiconductor and the back surface metal electrode in the prior invention. Since no measures were taken to reduce the yield, sufficient yield improvement could not be realized.

上記目的を達成するため、発明者らは、綿密な実験と考察を繰り返し行った結果、半導体/電極のコンタクト界面において、半導体(例えばp型)と電極との間に逆の導電性を示す半導体(この例ではn型)を介在させるとともに、この逆の導電性を示す半導体がある一定の条件を満たすときに、コンタクト界面におけるキャリア再結合量を有効に減少させることができることを知見した。   In order to achieve the above object, the inventors have repeatedly conducted thorough experiments and considerations, and as a result, a semiconductor exhibiting reverse conductivity between a semiconductor (for example, p-type) and an electrode at the semiconductor / electrode contact interface. It has been found that the amount of carrier recombination at the contact interface can be effectively reduced when a semiconductor satisfying a certain condition is interposed while interposing (in this example, n-type).

上記に鑑みて、本発明の半導体/電極のコンタクト構造は、一導電型を示す半導体と電極とのコンタクト部において、この一導電型半導体と電極との間に一導電型半導体とは逆の導電型を示す逆導電型半導体を介在させるとともに、これらの半導体(一導電型半導体と逆導電型半導体)が接する領域の両半導体中のドーピング元素濃度を1×1018/cm以上5×1021/cm以下とした。これにより、一導電型半導体と逆導電型半導体間の接合を、トンネル接合あるいはそれに準じた特性を有する接合とすることができ、半導体/電極間で良好なオーミック性を実現できる。 In view of the above, according to the semiconductor / electrode contact structure of the present invention, in a contact portion between a semiconductor having one conductivity type and an electrode, the conductivity opposite to that of the one conductivity type semiconductor is provided between the one conductivity type semiconductor and the electrode. The concentration of the doping element in both semiconductors in the region where these semiconductors (one-conductivity-type semiconductor and reverse-conductivity-type semiconductor) are in contact is set to be 1 × 10 18 / cm 3 or more and 5 × 10 21. / Cm 3 or less. Thereby, the junction between the one-conductivity-type semiconductor and the reverse-conductivity-type semiconductor can be a tunnel junction or a junction having characteristics equivalent thereto, and a good ohmic property can be realized between the semiconductor / electrode.

また、本発明の半導体/電極のコンタクト構造は、一導電型を示す半導体と電極とのコンタクト部において、この一導電型半導体と電極との間に一導電型半導体とは逆の導電型を示す逆導電型半導体を介在させるとともに、これらの半導体(一導電型半導体と逆導電型半導体)が接する領域において、前記一導電型半導体中及び/又は逆導電型半導体中のドーピング元素濃度を所定厚みd1、d2にわたって、1×1018/cm以上5×1021/cm以下となるようにしてもよい。これにより、一導電型半導体と逆導電型半導体間の接合を、トンネル接合あるいはそれに準じた特性を有する接合とすることができ、半導体/電極間で良好なオーミック性を実現できる。 Further, the semiconductor / electrode contact structure of the present invention has a conductivity type opposite to the one-conductivity type semiconductor between the one-conductivity-type semiconductor and the electrode at the contact portion between the one-conductivity-type semiconductor and the electrode. In the region where the opposite conductivity type semiconductor is interposed and these semiconductors (one conductivity type semiconductor and the opposite conductivity type semiconductor) are in contact with each other, the doping element concentration in the one conductivity type semiconductor and / or the opposite conductivity type semiconductor is set to a predetermined thickness d1. , D2 may be 1 × 10 18 / cm 3 or more and 5 × 10 21 / cm 3 or less. Thereby, the junction between the one-conductivity-type semiconductor and the reverse-conductivity-type semiconductor can be a tunnel junction or a junction having characteristics equivalent thereto, and a good ohmic property can be realized between the semiconductor / electrode.

さらに、前記所定厚みd1は、一原子層以上前記逆導電型半導体の全厚み以下とすることが望ましく、前記所定厚みd2は、一原子層以上前記一導電型半導体の全厚み以下とすることが望ましい。また、逆導電型半導体の厚みを、一原子層以上5nm以下とすることが望ましい。これにより、一導電型半導体から逆導電型半導体を通して電極に至るキャリアのトンネル確率を向上させることができ、半導体/電極間でのオーミック性をさらに向上できる。   Further, the predetermined thickness d1 is preferably not less than one atomic layer and not more than the total thickness of the reverse conductivity type semiconductor, and the predetermined thickness d2 is not less than one atomic layer and not more than the total thickness of the one conductivity type semiconductor. desirable. Further, it is desirable that the thickness of the reverse conductivity type semiconductor is not less than one atomic layer and not more than 5 nm. As a result, the tunneling probability of carriers from one conductivity type semiconductor to the electrode through the reverse conductivity type semiconductor can be improved, and the ohmic property between the semiconductor and the electrode can be further improved.

さらに、逆導電型半導体中には半導体のバンドギャップを拡大する元素が含まれていることが望ましく、特に、炭素、酸素、窒素からなる群から選択された少なくとも一つの元素を含むことが望ましい。これにより、少数キャリア濃度をさらに減少させることができるので、本発明の構造と合わせることによって、より一層、半導体/電極界面での再結合量を低減できる。また、バンドギャップの拡大は、この逆導電型層での光吸収量を低減することにもなるので、この層における光吸収ロスを低減する効果も得ることができる。   Furthermore, it is desirable that the reverse conductivity type semiconductor contains an element that expands the band gap of the semiconductor. In particular, it is desirable to contain at least one element selected from the group consisting of carbon, oxygen, and nitrogen. Thereby, since the minority carrier concentration can be further reduced, the recombination amount at the semiconductor / electrode interface can be further reduced by combining with the structure of the present invention. Further, since the expansion of the band gap also reduces the amount of light absorption in the reverse conductivity type layer, the effect of reducing the light absorption loss in this layer can also be obtained.

そして、逆導電型半導体中には半導体の吸収係数を低減する領域が含まれていることが望ましい。この領域は結晶含有相、特に間接遷移型の結晶を含んだ相であることが望ましい。これにより、光吸収量を抑えつつ、かつ逆接合部でトンネル接合あるいはそれに準じた接合特性をより良好に実現できる。   And it is desirable for the reverse conductivity type semiconductor to contain a region for reducing the absorption coefficient of the semiconductor. This region is desirably a crystal-containing phase, particularly a phase containing an indirect transition type crystal. As a result, it is possible to achieve better tunnel junction or equivalent junction characteristics at the reverse junction while suppressing light absorption.

また、本発明の半導体/電極のコンタクト構造において、電極を金属材料によって構成すれば、太陽電池に限らず半導体装置一般に適用可能となる。特に、金属材料の低抵抗性を利用すれば、バルク型Si太陽電池における表集電極部に好適に用いることが可能となる。また電極を透明導電材料によって構成すれば、光が遮光されないので、特に、光電変換装置などにおいて、光を透過させる電極として好適に用いることが可能となる。   Further, in the semiconductor / electrode contact structure of the present invention, if the electrode is made of a metal material, it can be applied not only to solar cells but also to general semiconductor devices. In particular, if the low resistance of the metal material is used, it can be suitably used for the surface collecting electrode portion in the bulk Si solar cell. Further, if the electrode is made of a transparent conductive material, light is not shielded, so that it can be suitably used as an electrode that transmits light particularly in a photoelectric conversion device or the like.

さらには、電極は、透明導電材料層と金属材料層との二層構造として、透明導電材料層が、半導体とのコンタクト面側に位置するようにすれば、透明導電材料層によって金属材料成分が半導体層中に拡散して、半導体素子特性を劣化させる現象を抑制することができる。   Furthermore, if the electrode has a two-layer structure of a transparent conductive material layer and a metal material layer, and the transparent conductive material layer is positioned on the contact surface side with the semiconductor, the metal material component is contained by the transparent conductive material layer. The phenomenon of diffusing into the semiconductor layer and degrading the characteristics of the semiconductor element can be suppressed.

さらに、本発明の半導体素子は、複数の半導体/電極コンタクト部を有するとともに、そのうちの少なくとも一つが、本発明の半導体/電極のコンタクト構造であることを特徴とする。これにより、本発明の半導体素子は、半導体/電極コンタクト部での再結合量を低減できるので、優れた電流−電圧特性(太陽電池で言えば高い変換効率)を得ることができる。   Furthermore, the semiconductor element of the present invention has a plurality of semiconductor / electrode contact portions, and at least one of them has the semiconductor / electrode contact structure of the present invention. Thereby, since the semiconductor element of this invention can reduce the recombination amount in a semiconductor / electrode contact part, it can acquire the outstanding electric current-voltage characteristic (High conversion efficiency in a solar cell).

したがって、このような本発明の半導体素子を用いた本発明の太陽電池素子は、高い変換効率を有する優れたものとなる。さらに、本発明の太陽電池モジュールは、互いに電気的に接続されて配列された、複数枚の太陽電池素子を有する太陽電池モジュールであって、前記複数枚の太陽電池素子に、本発明の太陽電池素子を含むようにしたことから、高い変換効率を有する太陽電池モジュールとなる。   Therefore, the solar cell element of the present invention using such a semiconductor element of the present invention is excellent with high conversion efficiency. Furthermore, the solar cell module of the present invention is a solar cell module having a plurality of solar cell elements that are electrically connected to each other, the solar cell of the present invention being included in the plurality of solar cell elements. Since the element is included, a solar cell module having high conversion efficiency is obtained.

ところで、本発明が上記のような作用効果を奏する理由であるが、その原理・メカニズムについて、次のように推測する。   By the way, the reason why the present invention has the above-described operation and effect is presumed as follows.

本発明の半導体/電極のコンタクト構造においては、半導体(例えばp型)と電極との間に逆の導電性を示す半導体(この例ではn型)を介在させるとともに、この逆導電性を示すn型半導体とp型半導体との接合を、半導体/電極間で良好なオーミック性を実現するために、トンネル接合あるいはそれに準じた特性を有する接合とすることが必要である。   In the semiconductor / electrode contact structure of the present invention, a semiconductor (for example, p-type) having a reverse conductivity (an n-type in this example) is interposed between the semiconductor (for example, p-type) and the electrode, and n having the reverse conductivity is present. In order to realize a good ohmic property between the semiconductor and the electrode, the junction between the p-type semiconductor and the p-type semiconductor needs to be a tunnel junction or a junction having characteristics equivalent thereto.

ここでトンネル接合に準じた接合特性を有する接合とは、逆接合部のV−I特性において面抵抗値として表される値((V/I)×S、Sは逆接合部の面積)が、逆接合部にかかる印加電圧範囲−0.02V〜0.02V程度において、1Ω・cm程度以下である場合をいう。例えば、逆接合部の面積Sが1cmであったときに、印加電圧−0.02Vのときに流れる電流Iが−0.04Aであれば面抵抗値は0.5Ω・cmとなり、また印加電圧+0.02Vのときに流れる電流Iが0.06Aであれば面抵抗値は0.33Ω・cmとなるが、これらの面抵抗値は上記接合特性の要求範囲(1Ω・cm以下)に入っている。従ってこのようなV−I特性を有する逆接合部は、本発明に好適なトンネル接合に準じた接合特性を有する接合であると言うことができる。 Here, the junction having the junction characteristics according to the tunnel junction is a value ((V / I) × S, S is the area of the reverse junction) expressed as a surface resistance value in the VI characteristic of the reverse junction. In the applied voltage range of about −0.02 V to about 0.02 V applied to the reverse junction, it means a case of about 1 Ω · cm 2 or less. For example, when the area S of the reverse junction is 1 cm 2 and the current I flowing when the applied voltage is −0.02 V is −0.04 A, the sheet resistance value is 0.5 Ω · cm 2 , If the current I flowing when the applied voltage is +0.02 V is 0.06 A, the sheet resistance value is 0.33 Ω · cm 2 , but these sheet resistance values are within the required range of the junction characteristics (1 Ω · cm 2 or less). ) Therefore, it can be said that the reverse junction having such a VI characteristic is a junction having a junction characteristic according to a tunnel junction suitable for the present invention.

図3に示した従来のpin型半導体素子のバンド図を図4に記載する。半導体/電極界面でのキャリア再結合量Rは、この界面での少数キャリア密度nと界面欠陥準位Edに起因した再結合中心密度Nrの積に比例した値となる。   A band diagram of the conventional pin type semiconductor device shown in FIG. 3 is shown in FIG. The carrier recombination amount R at the semiconductor / electrode interface is a value proportional to the product of the minority carrier density n at this interface and the recombination center density Nr caused by the interface defect level Ed.

一方、図6に本発明を適用したpin型半導体素子の構造図を示し、図2には同構造のpin型半導体素子のバンド図を示す。p型半導体層3aと電極2の間には、このp型半導体層3aとトンネル接合あるいはそれに準じた特性を有する接合を形成するn型半導体層6が、また、n型半導体層3cと電極4の間にはこのn型半導体層3cとトンネル接合あるいはそれに準じた特性を有する接合を形成するp型半導体層7が設けられている。   On the other hand, FIG. 6 shows a structural diagram of a pin type semiconductor element to which the present invention is applied, and FIG. 2 shows a band diagram of the pin type semiconductor element having the same structure. Between the p-type semiconductor layer 3a and the electrode 2, there is an n-type semiconductor layer 6 that forms a tunnel junction with the p-type semiconductor layer 3a or a junction having characteristics equivalent thereto, and the n-type semiconductor layer 3c and the electrode 4 A p-type semiconductor layer 7 is provided between the n-type semiconductor layer 3c and the n-type semiconductor layer 3c to form a tunnel junction or a junction having characteristics equivalent thereto.

このような一導電型半導体/電極間に逆導電型半導体を介在させる半導体/電極のコンタクト構造)を適用した本発明の半導体素子では、半導体/電極界面での欠陥準位密度Nd自身は従来素子と同様に生じるが、従来のpin型半導体素子の少数キャリアに対応した少数キャリアの再結合中心となる再結合中心密度Nrは大幅に低減される。   In the semiconductor element of the present invention to which such a semiconductor / electrode contact structure in which a reverse-conductivity type semiconductor is interposed between the one-conductivity type semiconductor / electrode, the defect state density Nd itself at the semiconductor / electrode interface is the conventional element. However, the recombination center density Nr, which is the recombination center of minority carriers corresponding to the minority carriers of the conventional pin type semiconductor device, is greatly reduced.

その理由は、従来の構造では、半導体/電極界面での欠陥準位Edは従来素子ではフェルミレベルEfに対して少数キャリア側に位置するため(図4参照)、そのほとんどが再結合中心として機能する。これに対して本発明を適用した素子では半導体/電極界面に逆導電型半導体を介在させていることにより、半導体/電極界面での欠陥準位EdがフェルミレベルEfに対して多数キャリア側に位置するようになるため(図2参照)、そのほとんどが再結合中心として機能しなくなるからである。   The reason is that in the conventional structure, the defect level Ed at the semiconductor / electrode interface is located on the minority carrier side with respect to the Fermi level Ef in the conventional element (see FIG. 4), and most of them function as recombination centers. To do. On the other hand, in the element to which the present invention is applied, the defect level Ed at the semiconductor / electrode interface is positioned on the majority carrier side with respect to the Fermi level Ef by interposing a reverse conductivity type semiconductor at the semiconductor / electrode interface. This is because most of them do not function as recombination centers (see FIG. 2).

例えば、p型半導体層における少数キャリアである電子に対して、図4に示すように従来素子では欠陥準位Edはほとんど電子が存在しない状態であるため、少数キャリアの再結合損失は非常に高い効率で生じるのであるが、本発明を適用した素子では、図2に示すように少数キャリアに対応した再結合相手となるべき界面欠陥準位Edは、ほとんど電子で埋められた状態となるため、少数キャリアの再結合損失はほとんど生じない。   For example, in contrast to electrons that are minority carriers in a p-type semiconductor layer, the defect level Ed is in a state in which almost no electrons exist in the conventional device as shown in FIG. 4, so the recombination loss of minority carriers is very high. Although it occurs with efficiency, in the element to which the present invention is applied, the interface defect level Ed to be a recombination partner corresponding to the minority carrier is almost filled with electrons as shown in FIG. There is little recombination loss of minority carriers.

つまり本発明によれば、従来の半導体素子に比べて半導体/金属コンタクト界面での再結合中心密度Nrを格段に低減することができる。このために再結合量Rを大幅に低減できる。もって素子特性を向上させることができるのである(表1に示された結果は、Jsc向上については光励起キャリアの半導体/電極界面での再結合損失が低減したためであり、Voc向上は半導体/電極界面での暗電流成分が低減したためであると解釈できる)。   That is, according to the present invention, the recombination center density Nr at the semiconductor / metal contact interface can be remarkably reduced as compared with the conventional semiconductor element. For this reason, the recombination amount R can be significantly reduced. Therefore, the device characteristics can be improved (the results shown in Table 1 are because the Jsc improvement is due to the reduction of the recombination loss of photoexcited carriers at the semiconductor / electrode interface, and the Voc improvement is due to the semiconductor / electrode interface). This can be interpreted as a decrease in the dark current component at the same time).

また、このように再結合量Rがある閾値を充分に超える程度に大幅に低減できるので高い歩留まりを得ることができるのである。   In addition, since the recombination amount R can be greatly reduced to a level sufficiently exceeding a certain threshold value, a high yield can be obtained.

なお、逆接合部でのドーピング濃度を1×1018〜5×1021cm−3とする理由は、この逆接合部をトンネル接合あるいはそれに準じた接合特性を有する接合とするためである。これにより、半導体/電極間でのオーミック性が損なわれなくなる。 The reason why the doping concentration in the reverse junction is 1 × 10 18 to 5 × 10 21 cm −3 is to make the reverse junction a tunnel junction or a junction having a junction characteristic equivalent thereto. As a result, the ohmic property between the semiconductor and the electrode is not impaired.

上述のように、本発明においては、一導電型を示す半導体と電極とのコンタクト部において、前記一導電型半導体と前記電極との間に一導電型半導体とは逆の導電型を示す逆導電型半導体を介在させるとともに、前記一導電型半導体と前記逆導電型半導体が接する領域の両半導体中のドーピング元素濃度を1×1018/cm以上5×1021/cm以下としたことにより、半導体/電極コンタクト界面での少数キャリアの再結合量を有効に低減することができるとともに、トンネル接合もしくはそれに準じた特性の接合が形成されることで良好なオーミック特性をも保つことができるので、本発明の半導体/電極のコンタクト構造を適用した場合、半導体素子の特性を飛躍的に向上させることが可能となる。 As described above, in the present invention, in a contact portion between a semiconductor having one conductivity type and an electrode, a reverse conductivity having a conductivity type opposite to that of the one conductivity type semiconductor is provided between the one conductivity type semiconductor and the electrode. And a doping element concentration in both semiconductors in a region where the one-conductivity-type semiconductor and the reverse-conductivity-type semiconductor are in contact with each other is set to 1 × 10 18 / cm 3 or more and 5 × 10 21 / cm 3 or less. In addition to being able to effectively reduce the amount of minority carrier recombination at the semiconductor / electrode contact interface, it is possible to maintain good ohmic characteristics by forming tunnel junctions or junctions with similar characteristics. When the semiconductor / electrode contact structure of the present invention is applied, the characteristics of the semiconductor element can be dramatically improved.

また、再結合量がある閾値を超えて格段に低減されるので半導体素子の歩留まりを向上させることができる。そして、特に光電変換装置の代表である太陽電池素子の変換効率を向上させることができ、この太陽電池素子を用いた太陽電池モジュールも高い変換効率を有する。   In addition, since the recombination amount is greatly reduced beyond a certain threshold, the yield of semiconductor elements can be improved. And especially the conversion efficiency of the solar cell element which is representative of a photoelectric conversion apparatus can be improved, and the solar cell module using this solar cell element also has high conversion efficiency.

以下、本発明に係る半導体/電極のコンタクト構造及びこれを用いた半導体素子の実施の形態について、図面に基づき詳細に説明する。   Embodiments of a semiconductor / electrode contact structure and a semiconductor device using the same according to the present invention will be described below in detail with reference to the drawings.

本発明による半導体素子の第1の実施形態として、図1に示す光が基板側から入射するスーパーストレート型の薄膜Si太陽電池を取り上げて説明する。   As a first embodiment of a semiconductor device according to the present invention, a super straight type thin film Si solar cell in which light shown in FIG. 1 is incident from the substrate side will be described.

図1中、1はガラスからなる透光性の基板、2は表電極である透明導電膜からなる第1の電極、3はSi系材料からなる半導体多層膜、31はSi系材料からなる第1の半導体接合層、32はSi系材料からなる第2の半導体接合層、31aはSi系材料からなる第1の半導体接合層中のp型半導体層、31bはSi系材料からなる第1の半導体接合層中の光活性層、31cはSi系材料からなる第1の半導体接合層中のn型半導体層、32aはSi系材料からなる第2の半導体接合層中のp型半導体層、32bはSi系材料からなる第2の半導体接合層中の光活性層、32cはSi系材料からなる第2の半導体接合層中のn型半導体層、4は金属からなる裏電極である第2の電極である。   In FIG. 1, 1 is a translucent substrate made of glass, 2 is a first electrode made of a transparent conductive film as a surface electrode, 3 is a semiconductor multilayer film made of Si-based material, and 31 is a first electrode made of Si-based material. 1 is a semiconductor junction layer, 32 is a second semiconductor junction layer made of Si-based material, 31a is a p-type semiconductor layer in the first semiconductor junction layer made of Si-based material, and 31b is a first semiconductor layer made of Si-based material. A photoactive layer in the semiconductor junction layer, 31c is an n-type semiconductor layer in the first semiconductor junction layer made of Si-based material, 32a is a p-type semiconductor layer in the second semiconductor junction layer made of Si-based material, 32b Is a photoactive layer in the second semiconductor bonding layer made of Si-based material, 32c is an n-type semiconductor layer in the second semiconductor bonding layer made of Si-based material, and 4 is a back electrode made of metal. Electrode.

また、図7は、図1に示した薄膜Si太陽電池の、真空レベルで統一したバンド図(各層が接触する前の状態)である。そして、図8は、フェルミレベルEfで統一したバンド図(各層が接触した後の状態)である。Ecは伝導帯(Conduction Band)のエッジ、Evは価電子帯(Valence Band)のエッジ、Egはバンドギャップ、Edは半導体/電極の界面準位を示す。各図中、「μc−Si:H」は微結晶シリコン、「a−Si:H」は水素化アモルファスシリコン、「a−SiC:H」は水素化アモルファス炭化珪素を示す。各図において、各層ごとにこれらの材質を表記しているが、これは一つの典型例に過ぎず、後述するように、各層の材質は必ずしもこれらの例に限定されるものではない。   FIG. 7 is a band diagram of the thin film Si solar cell shown in FIG. FIG. 8 is a band diagram unified with the Fermi level Ef (the state after each layer is in contact). Ec is a conduction band edge, Ev is a valence band edge, Eg is a band gap, and Ed is a semiconductor / electrode interface state. In each figure, “μc-Si: H” indicates microcrystalline silicon, “a-Si: H” indicates hydrogenated amorphous silicon, and “a-SiC: H” indicates hydrogenated amorphous silicon carbide. In each drawing, these materials are shown for each layer, but this is only one typical example, and as will be described later, the material of each layer is not necessarily limited to these examples.

そして、本発明においては、第1の電極2と第1の半導体接合層中のp型半導体層31aとの間に逆導電型の半導体層であるSi系材料からなるn型半導体層31dが設けられ、第2の電極4と第2の半導体接合層中のn型半導体層32cとの間に逆導電型の半導体層であるSi系材料からなるp型半導体層32dが設けられたことを特徴としている。これらの逆導電型の半導体層は、いずれもドーピング元素濃度が1×1018〜5×1021/cmであり、それぞれが接する半導体層とトンネル接合あるいはそれに準じた特性を有する接合を形成している。 In the present invention, an n-type semiconductor layer 31d made of a Si-based material, which is a semiconductor layer of reverse conductivity type, is provided between the first electrode 2 and the p-type semiconductor layer 31a in the first semiconductor junction layer. In addition, a p-type semiconductor layer 32d made of a Si-based material, which is a semiconductor layer of opposite conductivity type, is provided between the second electrode 4 and the n-type semiconductor layer 32c in the second semiconductor junction layer. It is said. Each of these reverse conductivity type semiconductor layers has a doping element concentration of 1 × 10 18 to 5 × 10 21 / cm 3 , and forms a tunnel junction or a junction having characteristics equivalent thereto with the semiconductor layer in contact with the semiconductor layer. ing.

この本発明の半導体/電極のコンタクト構造により、第1の電極2と第1の半導体接合層中のp型半導体層31aとの電気特性、並びに、第2の電極4と第2の半導体接合層中のn型半導体層32cとの電気特性が、上述の本発明の作用効果により大幅に改善される。   With the semiconductor / electrode contact structure of the present invention, the electrical characteristics of the first electrode 2 and the p-type semiconductor layer 31a in the first semiconductor junction layer, as well as the second electrode 4 and the second semiconductor junction layer. The electrical characteristics with the n-type semiconductor layer 32c in the middle are greatly improved by the above-described effects of the present invention.

すなわち、図8に示すように、第1の電極2と第1の半導体接合層中のp型半導体層31aとの間に設けられたn型半導体層31d、並びに第2の電極4と第2の半導体接合層中のn型半導体層32cとの間に設けられたp型半導体層32dによって、半導体/電極界面での欠陥準位EdがフェルミレベルEfに対して多数キャリア側に位置するようになる。その結果、これらの欠陥準位のほとんどが再結合中心として機能しなくなるので、これらの半導体/金属界面において、少数キャリアの再結合量を格段に低減することができ、良好なV−I特性を有する半導体装置を実現することができる。そのため、太陽電池特性で言えば、課題の部分で述べた問題が解決され、開放電圧Vocの向上や、短絡電流密度Jscの向上を実現することができる。またそれに応じて、歩留まりも大幅に向上することができる。   That is, as shown in FIG. 8, the n-type semiconductor layer 31d provided between the first electrode 2 and the p-type semiconductor layer 31a in the first semiconductor junction layer, and the second electrode 4 and the second electrode 4 The p-type semiconductor layer 32d provided between the semiconductor junction layer and the n-type semiconductor layer 32c causes the defect level Ed at the semiconductor / electrode interface to be positioned on the majority carrier side with respect to the Fermi level Ef. Become. As a result, since most of these defect levels do not function as recombination centers, the amount of minority carrier recombination can be remarkably reduced at these semiconductor / metal interfaces, and good VI characteristics can be obtained. A semiconductor device having the same can be realized. Therefore, in terms of solar cell characteristics, the problem described in the problem section is solved, and an improvement in the open circuit voltage Voc and an improvement in the short circuit current density Jsc can be realized. Accordingly, the yield can be greatly improved.

以下、本発明の薄膜Si太陽電池素子を形成するプロセスについて説明する。   Hereinafter, the process for forming the thin film Si solar cell element of the present invention will be described.

まず、基板1として透光性基板を用意する。具体的には、ガラス、プラスチック、樹脂などを材料とした板材あるいはフィルム材などを用いることができる。例えば、ガラスの場合は、厚さ数mm程度のいわゆる青板ガラス(ソーダ石灰ガラス)や白板ガラス(ホウケイ酸ガラス)を用いることができる。また、プラスチックや樹脂では、後のプロセスにおいて耐熱性や脱ガス性に問題がない範囲で材料を選択することができる。   First, a translucent substrate is prepared as the substrate 1. Specifically, a plate material or a film material made of glass, plastic, resin, or the like can be used. For example, in the case of glass, so-called blue plate glass (soda lime glass) or white plate glass (borosilicate glass) having a thickness of about several millimeters can be used. In addition, for plastics and resins, materials can be selected as long as there is no problem in heat resistance and degassing properties in a later process.

次に、表電極である第1の電極2を形成する。電極の材料としては導電抵抗が低く、長期間その特性が変化しない材料を選択することができる。特に、薄膜太陽電池に形成する表電極である第1の電極2の場合、透光性の観点から透明導電膜とする。   Next, the 1st electrode 2 which is a surface electrode is formed. As a material for the electrode, a material having a low conductive resistance and whose characteristics do not change for a long time can be selected. In particular, in the case of the 1st electrode 2 which is a surface electrode formed in a thin film solar cell, it is set as a transparent conductive film from a translucent viewpoint.

透明導電膜の材料としては、SnO、ITO、ZnOなど公知の材料を用いることができる。なお、透明導電膜は、後にこの膜上にSi膜を形成するときに、SiHとHを使用することに起因した水素ガス雰囲気に曝されることになるので、耐還元性に優れるZnO膜を少なくとも最終表面として形成するのが望ましい。 As a material of the transparent conductive film, known materials such as SnO 2 , ITO, ZnO can be used. The transparent conductive film is exposed to a hydrogen gas atmosphere caused by the use of SiH 4 and H 2 when a Si film is subsequently formed on this film, so that ZnO is excellent in reduction resistance. It is desirable to form the film at least as the final surface.

製膜方法としては、CVD法、蒸着法、イオンプレーティング法、スパッタリング法、スプレー法、及びゾルゲル法など公知の技術を用いることができ、中でも生産性、大面積製膜特性、及び高品質のものが得られるという理由からCVD法やスパッタ法とすることが望ましい。   As the film forming method, known techniques such as CVD, vapor deposition, ion plating, sputtering, spraying, and sol-gel method can be used. Among them, productivity, large area film forming characteristics, and high quality can be used. It is desirable to use a CVD method or a sputtering method because a product can be obtained.

透明導電膜の膜厚は、反射防止効果と低抵抗化を考慮して60〜600nm程度の範囲で調節する。低抵抗化の目安としてはシート抵抗を約10Ω/□程度以下とするのが望ましい。   The film thickness of the transparent conductive film is adjusted in the range of about 60 to 600 nm in consideration of the antireflection effect and low resistance. As a standard for lowering the resistance, it is desirable that the sheet resistance is about 10 Ω / □ or less.

次に、シリコン系膜からなる半導体多層膜3を形成する。半導体多層膜3は第1の半導体接合層31と第2の半導体接合層32とが積層された構造を有する。ここでシリコン系膜の製膜方法としては、従来から知られているPECVD法(Plasma Enhanced CVD法)やCat−CVD法(Catalytic CVD法)を用いることができるが、本発明者らが既に特許文献3、特許文献4などにおいて開示しているCat−PECVD法を用いれば高品質な膜を高速で形成することができる。またCat−PECVD法を用いれば、結晶化を非常に促進できるので、以下に述べる膜のうち結晶質膜の形成についてはとりわけ効果的である。   Next, a semiconductor multilayer film 3 made of a silicon film is formed. The semiconductor multilayer film 3 has a structure in which a first semiconductor bonding layer 31 and a second semiconductor bonding layer 32 are stacked. Here, as a method for forming a silicon-based film, a conventionally known PECVD method (Plasma Enhanced CVD method) or Cat-CVD method (Catalytic CVD method) can be used. By using the Cat-PECVD method disclosed in Document 3, Patent Document 4, etc., a high-quality film can be formed at high speed. In addition, if the Cat-PECVD method is used, crystallization can be greatly accelerated, and therefore, the formation of a crystalline film among the films described below is particularly effective.

まず、光が最初に入射するトップセルとして、水素化アモルファスシリコン膜を光活性層に含む第1の半導体接合層31を形成する。具体的には、基板側からn型層31d/p型層31a/光活性層31b/n型層31cの順に積層された構造とし、光活性層31bはi型(真性半導体)とするのが望ましい。   First, a first semiconductor junction layer 31 including a hydrogenated amorphous silicon film as a photoactive layer is formed as a top cell into which light first enters. Specifically, the n-type layer 31d / p-type layer 31a / photoactive layer 31b / n-type layer 31c are stacked in this order from the substrate side, and the photoactive layer 31b is i-type (intrinsic semiconductor). desirable.

次に、ボトムセルとして、結晶質シリコン膜を光活性層に含む第2の半導体接合層32を形成する。具体的には基板側からp型層32a/光活性層32b/n型層32c/p型層32dの順に形成された構造とし、光活性層32bはi型とするのが望ましい。   Next, a second semiconductor junction layer 32 including a crystalline silicon film as a photoactive layer is formed as a bottom cell. Specifically, the p-type layer 32a / photoactive layer 32b / n-type layer 32c / p-type layer 32d are formed in this order from the substrate side, and the photoactive layer 32b is preferably i-type.

このように半導体多層膜3を、水素化アモルファスシリコン膜を光活性層に含む第1の半導体接合層31と、結晶質シリコン膜を光活性層に含む第2の半導体接合層32とを組み合わせて用いる理由は、水素化アモルファスシリコンが特に短波長光に対して高い光吸収特性を有し、結晶質シリコン膜が長波長光にまで高い光吸収特性を有することを利用して、トップセルとなる第1の半導体接合層31で短波長光を、ボトムセルとなる第2の半導体接合層32で長波長光を効率的に光電変換するためである。   As described above, the semiconductor multilayer film 3 is formed by combining the first semiconductor junction layer 31 including the hydrogenated amorphous silicon film in the photoactive layer and the second semiconductor junction layer 32 including the crystalline silicon film in the photoactive layer. The reason for using it is that it becomes a top cell by utilizing the fact that hydrogenated amorphous silicon has a high light absorption characteristic especially for short wavelength light and the crystalline silicon film has a high light absorption characteristic even for long wavelength light. This is because the first semiconductor bonding layer 31 efficiently photoelectrically converts the short wavelength light and the second semiconductor bonding layer 32 serving as the bottom cell efficiently converts the long wavelength light.

なお、本明細書において「結晶質シリコン」は、微結晶シリコン(μc−Si:H…microcrystalline silicon)や、ナノ(結晶)シリコン(nc−Si:H…nanocrystalline silicon)を含む概念である。これらの微結晶シリコンやナノシリコンには、シリコンの結晶相と非晶質相が含まれ、結晶含有相となっている。そして、ラマン散乱スペクトルによって定義される結晶化率(結晶相ピーク強度/(結晶相ピーク強度+非晶質相ピーク強度))において、50〜100%の範囲となり、特に高品質のものでは、60〜80%の範囲となる。なお、シリコンの場合、結晶相ピーク強度は、500〜510cm−1でのピーク強度+520cm−1でのピーク強度とし、また、非晶質相ピーク強度は480cm−1でのピーク強度とすれば良い。 In this specification, “crystalline silicon” is a concept including microcrystalline silicon (μc-Si: H... Microcrystalline silicon) and nano (crystalline) silicon (nc-Si: H... Nanocrystalline silicon). These microcrystalline silicon and nanosilicon include a crystalline phase and an amorphous phase of silicon, which are crystal-containing phases. The crystallization rate defined by the Raman scattering spectrum (crystal phase peak intensity / (crystal phase peak intensity + amorphous phase peak intensity)) is in the range of 50 to 100%. It will be in the range of ~ 80%. In the case of silicon, the crystalline phase peak intensity, a peak intensity at a peak intensity + 520 cm -1 in 500~510Cm -1, also an amorphous phase peak intensity may be a peak intensity at 480 cm -1 .

次に、第1の半導体接合層31の製造プロセスについて説明する。なお、第1の半導体接合層31において、本発明の半導体/電極のコンタクト構造は、n型層31dを第1の電極2とp型層31aとの間に作製することによって得られる。   Next, a manufacturing process of the first semiconductor bonding layer 31 will be described. In the first semiconductor junction layer 31, the semiconductor / electrode contact structure of the present invention is obtained by forming the n-type layer 31d between the first electrode 2 and the p-type layer 31a.

本発明の半導体/電極のコンタクト構造にかかるn型層31dは、水素化アモルファスシリコン膜や、上述した結晶シリコン相を含んだ結晶質シリコン膜(微結晶シリコン膜やナノシリコン膜)を用いることができる。ここで、水素化アモルファスシリコンは直接遷移型の高光吸収特性を示すのに対して、結晶シリコンは間接遷移型の比較的低い光吸収特性を示すため、光吸収ロスを低減するためには結晶シリコン相を含んだ結晶質シリコン膜を用いるのがより好ましい。   The n-type layer 31d according to the semiconductor / electrode contact structure of the present invention uses a hydrogenated amorphous silicon film or a crystalline silicon film (microcrystalline silicon film or nanosilicon film) containing the crystalline silicon phase described above. it can. Here, hydrogenated amorphous silicon exhibits a direct transition-type high light absorption characteristic, whereas crystalline silicon exhibits an indirect transition-type relatively low light absorption characteristic. Therefore, in order to reduce light absorption loss, crystalline silicon is used. It is more preferable to use a crystalline silicon film containing a phase.

また、水素化アモルファスシリコンよりも結晶質シリコンの方が狭いバンドギャップを有しているため、後述するp型層31aとの間でトンネル接合あるいはそれに準じた特性を有する接合を形成するには結晶質シリコン膜を用いるのがより好ましい。なお、n型層31d全域にわたって結晶質シリコン相とする必要はなく、後述するp型層31aとの界面近傍だけでもよい場合がある。このようにすれば、狭バンドギャップ領域での光吸収ロスを極力低減することができる。   In addition, since crystalline silicon has a narrower band gap than hydrogenated amorphous silicon, a crystal can be formed in order to form a tunnel junction or a junction having characteristics equivalent thereto with a p-type layer 31a described later. It is more preferable to use a quality silicon film. In addition, it is not necessary to make the crystalline silicon phase over the entire n-type layer 31d, and there may be a case where only the vicinity of the interface with the p-type layer 31a described later may be used. In this way, the light absorption loss in the narrow band gap region can be reduced as much as possible.

ここで、n型とするため、不純物をドーピングする。なお、シリコン半導体において、n型を得るためには、ドーピング元素としてはP、As、Sbなどを用いることができるが、その中でもPが望ましい。   Here, an impurity is doped in order to obtain an n-type. In order to obtain an n-type in a silicon semiconductor, P, As, Sb, or the like can be used as a doping element, among which P is desirable.

そして、ドーピング元素濃度については1×1018〜5×1021/cm以上として実質的なn型とすることによって、後に形成するp型層31aとの間にトンネル接合あるいはそれに準じた特性を有する接合を形成することができる。このドーピング濃度はn型層31d全域にわたって実現されている必要はなく、少なくともp型層31aと接する領域に形成されていればよい。具体的には、このnとした箇所の膜厚d1は図6の本発明のpin接合型半導体素子において示したように、少なくとも一原子層以上、膜厚以下の範囲で実現されていればよい。 Then, the doping element concentration is 1 × 10 18 to 5 × 10 21 / cm 3 or more, and a substantial n + type is formed, so that a tunnel junction with the p-type layer 31a to be formed later or a characteristic equivalent thereto. Can be formed. This doping concentration need not be realized over the entire region of the n-type layer 31d, and may be formed at least in a region in contact with the p-type layer 31a. Specifically, the film thickness d1 at the location where n + is provided is at least one atomic layer or more and less than or equal to the film thickness as shown in the pin junction semiconductor element of the present invention in FIG. Good.

このn型層31dの膜厚は20nm程度以下、より好ましくは10nm以下として、この層での光吸収ロス及び抵抗ロスをできるだけ低減する。さらに好ましくは5nm以下とすることで、n型層31d自体をキャリアがトンネルできるようにさせれば、n型層31dに起因する抵抗ロスをほとんどゼロにすることができ、オーミック特性の低下がほとんどない半導体/電極コンタクトを得ることができる。   The film thickness of the n-type layer 31d is about 20 nm or less, more preferably 10 nm or less, and the light absorption loss and resistance loss in this layer are reduced as much as possible. More preferably, by setting the thickness to 5 nm or less, if the n-type layer 31d itself can tunnel carriers, the resistance loss due to the n-type layer 31d can be made almost zero, and the ohmic characteristics are hardly lowered. No semiconductor / electrode contact can be obtained.

このn型層31dを作製する原料としては、SiH、H、及びドーピング用ガスであるPHなどのガスを用いて形成することができる。ここで、Pは、PHガスとSiHガスの分圧比にほぼ比例して膜中に取り込まれるため、目的のドーピング濃度に相当する分圧比(具体的にはガス流量比)を調節することで所望のドーピング濃度を実現することができる。また、膜厚は製膜速度に応じて製膜時間を調整すればよい。さらに特に結晶化させるには、製膜表面の水素被覆が実現できている100〜400℃程度の基板温度範囲において、プラズマ励起周波数を例えば40MHz程度以上のVHF領域としたり、ガス加熱を積極的に行ったりすることによって容易に実現することができる。 As a raw material for producing the n-type layer 31d, it can be formed using a gas such as SiH 4 , H 2 , and PH 3 which is a doping gas. Here, since P is taken into the film almost in proportion to the partial pressure ratio of the PH 3 gas and the SiH 4 gas, the partial pressure ratio (specifically, the gas flow ratio) corresponding to the target doping concentration should be adjusted. A desired doping concentration can be realized. Moreover, what is necessary is just to adjust film-forming time according to a film-forming speed | rate about a film thickness. Furthermore, in particular, in order to crystallize, in the substrate temperature range of about 100 to 400 ° C. at which hydrogen deposition on the film forming surface is realized, the plasma excitation frequency is set to a VHF region of about 40 MHz or more, or gas heating is actively performed. This can be easily realized.

さらにこれらのガスに加えてCHなどのC(炭素)を含むガスを適量混合すればSi1−x膜が得られ、バンドギャップ拡大によって光吸収ロスが少なくなるので、いわゆる窓層の形成に非常に有効であるとともに、開放電圧向上のための暗電流成分低減にも有効である。このとき、Cの含有量を5〜20%程度とすれば、バンドギャップ拡大量を0.1〜0.3eV程度とすることができる。なお膜中のC含有量は、製膜中のCHガス/SiHガス分圧比(すなわちガス流量比)、及び、CHとSiHとでは分解効率が異なることを考慮してプラズマパワーを調節すれば、所望の値にすることができる。また、C以外にもO(酸素)を含むガスやN(窒素)を含むガスを適量混合させてもよく、Si1−x膜やSi1−x膜を得ることができ、同様の効果を得ることができる。これらを混在させてもよい。 Furthermore, if an appropriate amount of a gas containing C (carbon) such as CH 4 is mixed in addition to these gases, a Si x C 1-x film can be obtained, and light absorption loss is reduced by expanding the band gap. In addition to being very effective for formation, it is also effective for reducing the dark current component for improving the open circuit voltage. At this time, if the C content is about 5 to 20%, the band gap expansion amount can be about 0.1 to 0.3 eV. The C content in the film is determined by the plasma power in consideration of the CH 4 gas / SiH 4 gas partial pressure ratio (that is, the gas flow ratio) in the film formation and the decomposition efficiency of CH 4 and SiH 4 being different. If adjusted, the desired value can be obtained. In addition to C, a gas containing O (oxygen) or a gas containing N (nitrogen) may be mixed in an appropriate amount to obtain a Si x O 1-x film or a Si x N 1-x film, Similar effects can be obtained. These may be mixed.

次に、上記n型層31d上にp型層31aを形成する。p型層31aについては、水素化アモルファスシリコン膜や、微結晶シリコン膜に代表されるような結晶シリコン相を含む結晶質シリコン膜などを用いることができる。ここでn型層31dとの間にトンネル接合あるいはそれに準じた特性を有する接合を形成するためには、バンドギャップの小さい結晶質シリコン膜を用いるのがより好ましい。もちろんp型層31a全域にわたって結晶質シリコン相とする必要はなく、n型層31dとの界面近傍だけでもよい場合がある。このようにすれば、狭バンドギャップ領域での光吸収ロスを極力低減することができる。   Next, a p-type layer 31a is formed on the n-type layer 31d. As the p-type layer 31a, a hydrogenated amorphous silicon film, a crystalline silicon film containing a crystalline silicon phase represented by a microcrystalline silicon film, or the like can be used. Here, in order to form a tunnel junction or a junction having characteristics similar to the tunnel junction with the n-type layer 31d, it is more preferable to use a crystalline silicon film having a small band gap. Of course, it is not necessary to make the crystalline silicon phase over the entire p-type layer 31a, and only the vicinity of the interface with the n-type layer 31d may be used. In this way, the light absorption loss in the narrow band gap region can be reduced as much as possible.

ここで、p型とするため、不純物をドーピングする。なお、シリコン半導体において、p型を得るためには、ドーピング元素としてはB、Al、Gaなどを用いることができるが、その中でもBが望ましい。   Here, impurities are doped in order to obtain p-type. In order to obtain a p-type in a silicon semiconductor, B, Al, Ga, or the like can be used as a doping element, among which B is desirable.

ドーピング元素濃度については1×1018〜5×1021/cm程度として、実質的にはp型とする。このドーピング濃度はp型層31a全域にわたって実現されている必要はなく、少なくともn型層31dと接する領域に形成されていればよい。具体的には、このpとした箇所の膜厚d2は図6の本発明のpin接合型半導体素子において示したように、少なくとも一原子層以上、膜厚以下の範囲で実現されていればよい。 The doping element concentration is about 1 × 10 18 to 5 × 10 21 / cm 3 and is substantially p + type. This doping concentration does not need to be realized over the entire p-type layer 31a, but may be formed at least in a region in contact with the n-type layer 31d. Specifically, if the film thickness d2 of the p + portion is realized in the range of at least one atomic layer and less than the film thickness as shown in the pin junction type semiconductor element of the present invention in FIG. Good.

このp型層31aの膜厚は材料に応じて2〜100nm程度の範囲で調節する。例えば水素化アモルファスシリコン材料を用いる場合は、特に光吸収ロスの低減を考慮して2〜20nm程度の範囲とし、結晶質シリコン材料を用いる場合は接合形成能力の低下を考慮して、10〜100nm程度の範囲とする。   The thickness of the p-type layer 31a is adjusted in the range of about 2 to 100 nm depending on the material. For example, when a hydrogenated amorphous silicon material is used, the range is set to about 2 to 20 nm especially considering reduction of light absorption loss, and when a crystalline silicon material is used, 10 to 100 nm is considered in consideration of a decrease in junction forming ability. A range of about.

なお製膜時に用いるSiH、H及びドーピング用ガスであるBなどのガスに加えてCHなどのC(炭素)を含むガスを適量混合すればSi1−x膜が得られ、光吸収ロスの少ない窓層形成に非常に有効であるとともに、開放電圧向上のための暗電流成分低減にも有効である。また、C以外にもO(酸素)を含むガスやN(窒素)を含むガスを適量混合させることでも同様な効果を得ることができる。ここで好ましいC含有量やその実現方法については、前記n型半導体層31dの場合とほぼ同じであるので省略する。 If an appropriate amount of a gas containing C (carbon) such as CH 4 is mixed in addition to a gas such as SiH 4 and H 2 used for film formation and B 2 H 6 which is a doping gas, the Si x C 1-x film is formed. It is obtained and is very effective for forming a window layer with little light absorption loss, and is also effective for reducing a dark current component for improving an open circuit voltage. In addition to C, the same effect can be obtained by mixing an appropriate amount of a gas containing O (oxygen) or a gas containing N (nitrogen). Here, the preferable C content and its realization method are omitted since they are substantially the same as those in the case of the n-type semiconductor layer 31d.

次に、上記p型層31a上にドーピングを行わないノンドープ層である光活性層31bを形成する。光活性層31bについては水素化アモルファスシリコン膜を用いる。実際にはノンドープ膜はわずかにn型特性を示すのが通例であるので、この場合はp型化ドーピング元素をわずかに含ませて実質的にi型となるように調整することができる。   Next, a photoactive layer 31b that is a non-doped layer that is not doped is formed on the p-type layer 31a. A hydrogenated amorphous silicon film is used for the photoactive layer 31b. In practice, the non-doped film usually shows a slight n-type characteristic. In this case, the non-doped film can be adjusted so as to be substantially i-type by slightly containing a p-type doping element.

なお、入射光を効率的に光電変換すると同時に、トップセル(第1の半導体接合層31)と後述のボトムセル(第2の半導体接合層32)との間で電流をマッチングさせるために、膜厚は0.1〜0.5μm程度の範囲に調節する。   In addition, in order to efficiently photoelectrically convert incident light, the current is matched between the top cell (first semiconductor bonding layer 31) and a bottom cell (second semiconductor bonding layer 32) to be described later. Is adjusted to a range of about 0.1 to 0.5 μm.

ここで水素化アモルファスシリコン膜の製膜方法としては、従来から知られているPECVD法やCat−CVD法を用いることもできるが、Cat−PECVD法を用いれば、高品質な水素化アモルファスシリコン膜を高速かつ大面積で、しかも高い生産性をもって製膜することができるので、高効率・低コスト薄膜Si太陽電池の製造にはとりわけ効果的である。   Here, as a method for forming a hydrogenated amorphous silicon film, a conventionally known PECVD method or Cat-CVD method can be used. If the Cat-PECVD method is used, a high-quality hydrogenated amorphous silicon film is used. Can be formed at a high speed, a large area, and with high productivity, and is particularly effective for manufacturing a high-efficiency and low-cost thin-film Si solar cell.

また、Cat−PECVD法によれば、原子状水素生成促進効果、あるいはガス加熱効果によって、膜中水素濃度を15atomic%以下にすることができるが、より好ましくは、従来のPECVD法では実現困難な10atomic%以下、さらに好ましくは5atomic%以下の低水素濃度の膜が得られるので、水素化アモルファスシリコン膜利用素子が長年抱えていた課題である光劣化の程度を低減することができる。   Further, according to the Cat-PECVD method, the hydrogen concentration in the film can be reduced to 15 atomic% or less by the atomic hydrogen generation promoting effect or the gas heating effect, but more preferably, it is difficult to realize by the conventional PECVD method. Since a film having a low hydrogen concentration of 10 atomic% or less, more preferably 5 atomic% or less can be obtained, it is possible to reduce the degree of photodegradation, which has been a problem with hydrogenated amorphous silicon film utilizing elements for many years.

次に、上記光活性層31b上に、n型層31cを形成する。n型層31cについては、水素化アモルファスシリコン膜や、結晶質シリコン膜(微結晶シリコン膜やナノシリコン膜)を用いることができ、膜厚は材料に応じて2〜100nm程度の範囲で調節する。例えば、水素化アモルファスシリコン材料を用いる場合は、特に光吸収ロスの低減を考慮して2〜20nm程度の範囲とし、結晶質シリコン材料を用いる場合は接合形成能力の低下を考慮して、10〜100nm程度の範囲とする。   Next, an n-type layer 31c is formed on the photoactive layer 31b. As the n-type layer 31c, a hydrogenated amorphous silicon film or a crystalline silicon film (a microcrystalline silicon film or a nanosilicon film) can be used, and the film thickness is adjusted in the range of about 2 to 100 nm depending on the material. . For example, when a hydrogenated amorphous silicon material is used, the range is set to about 2 to 20 nm especially considering reduction of light absorption loss, and when a crystalline silicon material is used, considering a decrease in junction forming ability, The range is about 100 nm.

ドーピング元素濃度については1×1018〜5×1021/cm程度として、実質的にはn型とする。 The doping element concentration is about 1 × 10 18 to 5 × 10 21 / cm 3 and is substantially n + type.

なお製膜時に用いるSiH、H、及びドーピング用ガスであるPHなどのガスに加えてCHなどのC(炭素)を含むガスを適量混合すればSi1−x膜が得られ、光吸収ロスの少ない膜形成ができるとともに、開放電圧向上のための暗電流成分の低減にも有効である。また、C以外にもO(酸素)を含むガスやN(窒素)を含むガスを適量混合させることでも同様な効果を得ることができる。 A Si x C 1-x film can be obtained by mixing an appropriate amount of a gas containing C (carbon) such as CH 4 in addition to gases such as SiH 4 and H 2 used for film formation and PH 3 as a doping gas. Therefore, it is possible to form a film with little light absorption loss and to reduce dark current components for improving the open circuit voltage. In addition to C, the same effect can be obtained by mixing an appropriate amount of a gas containing O (oxygen) or a gas containing N (nitrogen).

なお、接合特性をより改善するために、p型層31aと光活性層31bとの間や光活性層31bとn型層31cとの間に実質的にi型の非単結晶Si層や非単結晶Si1−x層をバッファ層として挿入してもよい。このときの挿入層の厚さは0.5〜50nm程度とする。このとき膜中水素濃度やC濃度に傾斜をつけていわゆるグレーデッド層とするとこの領域での再結合量が低減できるので、特性向上の上でより好ましい。 In order to further improve the junction characteristics, a substantially i-type non-single-crystal Si layer or non-layer is formed between the p-type layer 31a and the photoactive layer 31b or between the photoactive layer 31b and the n-type layer 31c. A single crystal Si x C 1-x layer may be inserted as a buffer layer. The thickness of the insertion layer at this time is about 0.5 to 50 nm. At this time, if the so-called graded layer is formed by inclining the hydrogen concentration or C concentration in the film, the amount of recombination in this region can be reduced.

ここで上述の第1の半導体接合層31と後述する第2の半導体接合層32の接合部であるn型層31cとp型層32aについても、良好なオーミック特性を実現するために、トンネル接合あるいはそれに準じた特性を有する接合とする。実現方法は、既に述べたn型層31dとp型層31aの間で実現した方法と同様である。さらに、この接触部については、これもn型層31dとp型層31aの部分で既述したように、それぞれの層が結晶質シリコン相となっているのが望ましい。   Here, in order to realize good ohmic characteristics, an n-type layer 31c and a p-type layer 32a, which are junctions between the first semiconductor junction layer 31 and the second semiconductor junction layer 32 described later, are also tunnel junctions. Or it is set as the joining which has the characteristic according to it. The realization method is the same as that already realized between the n-type layer 31d and the p-type layer 31a. Further, as described above with respect to the contact portion, the n-type layer 31d and the p-type layer 31a also desirably have a crystalline silicon phase in each layer.

上述の方法により、トップセルとして、第1の半導体接合層31を形成することができる。さらに、この上にボトムセルとして第2の半導体接合層32を積層するが、第1の半導体接合層31と同様の方法で形成できる箇所は説明を省略し、特徴的な箇所について述べる。   By the above method, the first semiconductor junction layer 31 can be formed as a top cell. Further, the second semiconductor bonding layer 32 is stacked thereon as a bottom cell, but the description of the portions that can be formed by the same method as the first semiconductor bonding layer 31 is omitted, and characteristic portions are described.

なお、この第2の半導体接合層32において、n型層32c/p型層32dの箇所を本発明の半導体/電極のコンタクト構造とする。   In the second semiconductor junction layer 32, the n-type layer 32c / p-type layer 32d has the semiconductor / electrode contact structure of the present invention.

第2の半導体接合層32として、まず、p型層32aを第1の半導体接合層31上に形成する。この層は、上述の第1の半導体接合層中のp型層31aと同様に水素化アモルファスシリコン膜や、結晶質シリコン膜(微結晶シリコン膜やナノシリコン膜)を用いることができる。膜厚、ドーピング濃度など詳細な条件についても、同じであるため省略する。   As the second semiconductor bonding layer 32, first, a p-type layer 32 a is formed on the first semiconductor bonding layer 31. As this layer, a hydrogenated amorphous silicon film or a crystalline silicon film (a microcrystalline silicon film or a nanosilicon film) can be used similarly to the p-type layer 31a in the first semiconductor junction layer described above. Detailed conditions such as film thickness and doping concentration are also the same and will not be described.

次に、上記p型層32a上にドーピングを行わないノンドープ層である光活性層32bを形成する。なお、第1の半導体接合層31においては、光活性層31bは水素化アモルファスシリコン膜によって形成したが、第2の半導体接合層32における光活性層32bは、微結晶シリコン膜に代表される結晶質シリコン膜となるようにする。   Next, a photoactive layer 32b that is a non-doped layer that is not doped is formed on the p-type layer 32a. In the first semiconductor junction layer 31, the photoactive layer 31b is formed of a hydrogenated amorphous silicon film, but the photoactive layer 32b in the second semiconductor junction layer 32 is a crystal typified by a microcrystalline silicon film. It should be a quality silicon film.

実際にはノンドープ膜はわずかにn型特性を示すのが通例であるので、この場合はp型化ドーピング元素をわずかに含ませて実質的にi型となるように調整することができる。   In practice, the non-doped film usually shows a slight n-type characteristic. In this case, the non-doped film can be adjusted so as to be substantially i-type by slightly containing a p-type doping element.

なお、入射光を効率的に光電変換すると同時に、前記トップセルとこのボトムセルとの間で電流をマッチングさせるために、膜厚は1〜3μm程度の範囲で調節する。   The film thickness is adjusted within a range of about 1 to 3 μm in order to efficiently photoelectrically convert incident light and simultaneously match the current between the top cell and the bottom cell.

さらに、膜構造としては、結晶面のうち(110)面が優先的に成長した結果として生ずる(110)面配向の柱状結晶粒の集合体として製膜後の表面形状が光閉じ込めに適した自生的な凹凸構造となるようにするのが望ましいが、PECVD法あるいはCat−PECVD法を用いれば、この構造を自生的に(自然に)形成することができるメリットがある。   Furthermore, as a film structure, the surface shape after film formation as an aggregate of (110) -oriented columnar crystal grains generated as a result of preferential growth of the (110) plane among the crystal planes is a self-generated structure suitable for optical confinement. It is desirable to have a concavo-convex structure, but if PECVD or Cat-PECVD is used, there is an advantage that this structure can be formed spontaneously (naturally).

ここで結晶質シリコン膜の製膜方法としては、従来から知られているPECVD法やCat−CVD法を用いることもできるが、Cat−PECVD法を用いれば、特に高品質な結晶質シリコン膜を高速かつ大面積で、しかも高い生産性をもって製膜することができるので、高効率・低コスト薄膜Si太陽電池の製造にはとりわけ効果的である。   Here, as a method for forming a crystalline silicon film, a conventionally known PECVD method or Cat-CVD method can be used, but if a Cat-PECVD method is used, a particularly high-quality crystalline silicon film is formed. Since the film can be formed at high speed, large area, and high productivity, it is particularly effective for the production of a high-efficiency and low-cost thin-film Si solar cell.

このCat−PECVD法によれば、原子状水素生成促進効果、あるいはガス加熱効果によって、膜中水素濃度が10atomic%以下の結晶質シリコン膜を得ることができるが、より好ましくは5atomic%以下、さらに好ましくは3.5atomic%以下の低水素濃度の膜を得ることができる。   According to this Cat-PECVD method, a crystalline silicon film having a hydrogen concentration in the film of 10 atomic% or less can be obtained by the atomic hydrogen production promoting effect or the gas heating effect, more preferably 5 atomic% or less, A film having a low hydrogen concentration of preferably 3.5 atomic% or less can be obtained.

なお、低水素濃度の膜が好ましい理由は以下の通りである。結晶質シリコン膜の場合、大部分の水素は結晶粒界部分に存在しており、水素のSiとの結合状態とその密度が結晶粒界の品質(結晶粒界でのキャリア再結合速度の逆数に比例)を決定づける。すなわち、結晶粒界に存在するSi原子1つにH原子が2つと他のSi原子が2つ結合した状態であるSiH結合の密度が大きいほど、いわゆるポスト酸化現象(製膜後に膜が大気雰囲気に曝されると、大気中のO、CO、HOなどの酸素を含んだガス成分が膜中結晶粒界に拡散・吸着・酸化して結晶粒界の結合状態に変化をもたらす)が生じやすく、結晶粒界の品質劣化に起因した膜全体としての膜品質の経時劣化(すなわち特性の経時劣化)を招来してしまう。ここで、膜中水素濃度が低くなると、それに応じて結晶粒界のSiH結合密度も低減するので、上述したポスト酸化現象に起因した経時劣化現象を低減することができる。 The reason why the low hydrogen concentration film is preferable is as follows. In the case of a crystalline silicon film, most of the hydrogen is present at the grain boundary, and the bonding state and density of hydrogen with Si are the quality of the grain boundary (the reciprocal of the carrier recombination rate at the grain boundary). To be proportional). That is, as the density of SiH 2 bonds, which is a state in which two H atoms and two other Si atoms are bonded to one Si atom existing in the grain boundary, the higher the density of the so-called post-oxidation phenomenon (the film becomes atmospheric after film formation). When exposed to the atmosphere, gas components containing oxygen such as O 2 , CO 2 , and H 2 O in the atmosphere diffuse, adsorb and oxidize at the crystal grain boundaries in the film, and change the bonding state of the crystal grain boundaries. The film quality of the entire film due to the deterioration of the quality of the crystal grain boundary (that is, the deterioration of the characteristics over time) is caused. Here, when the hydrogen concentration in the film is lowered, the SiH 2 bond density at the crystal grain boundary is also reduced accordingly, so that the deterioration with time due to the post-oxidation phenomenon described above can be reduced.

具体的には、膜中水素濃度を5atomic%以下にすると経時劣化率は数%程度以下に抑えることができ、さらに膜中水素濃度を3.5atomic%以下にすれば経時劣化率はほとんどゼロにすることができる。この結果、より高効率な太陽電池を製造することができる。   Specifically, when the hydrogen concentration in the film is 5 atomic% or less, the deterioration rate with time can be suppressed to about several percent or less, and when the hydrogen concentration in the film is 3.5 atomic% or less, the deterioration rate with time is almost zero. can do. As a result, a more efficient solar cell can be manufactured.

次に、上記光活性層32b上に、n型層32cを形成する。この層は、上述の第1の半導体接合層中のn型層31cと同様に水素化アモルファスシリコン膜や、結晶質シリコン膜(微結晶シリコン膜やナノシリコン膜)を用いることができる。膜厚、ドーピング濃度など詳細な条件についても、同じであるため省略する。   Next, an n-type layer 32c is formed on the photoactive layer 32b. As this layer, a hydrogenated amorphous silicon film or a crystalline silicon film (a microcrystalline silicon film or a nanosilicon film) can be used similarly to the n-type layer 31c in the first semiconductor junction layer. Detailed conditions such as film thickness and doping concentration are also the same and will not be described.

なお、接合特性をより改善するために、p型層32aと光活性層32bの間や光活性層32bとn型層32cの間に実質的にi型の非単結晶Si層を挿入してもよい。このときの挿入層の厚さは0.5〜50nm程度とする。   In order to further improve the junction characteristics, a substantially i-type non-single-crystal Si layer is inserted between the p-type layer 32a and the photoactive layer 32b or between the photoactive layer 32b and the n-type layer 32c. Also good. The thickness of the insertion layer at this time is about 0.5 to 50 nm.

第2の半導体接合層32として、本発明にかかるp型層32dを形成する。この層は、上述の第1の半導体接合層中のn型層31dと同様に、水素化アモルファスシリコン膜や、結晶質シリコン膜(微結晶シリコン膜やナノシリコン膜)を用いることができる。n型層31dと異なる点は、ドーピング元素のみ、p型の導電性を示すB、Al、Gaなどを用いる点であり、その他については、膜厚、ドーピング濃度など詳細な条件についても、同じである。   As the second semiconductor bonding layer 32, the p-type layer 32d according to the present invention is formed. As this layer, a hydrogenated amorphous silicon film or a crystalline silicon film (a microcrystalline silicon film or a nanosilicon film) can be used similarly to the n-type layer 31d in the first semiconductor junction layer described above. The difference from the n-type layer 31d is that only doping elements and B, Al, Ga, etc. exhibiting p-type conductivity are used, and the other conditions are the same for detailed conditions such as film thickness and doping concentration. is there.

最後に、裏面電極である第2の電極4として、金属膜を形成する。金属膜材料としては、導電特性及び光反射特性に優れるAlやAgなどを主成分にしたものを用いるのが望ましい。これらの金属材料を用いることで裏面電極に到達した長波長光を高い反射率で反射させて前記半導体層に有効に再入射させることができる。   Finally, a metal film is formed as the second electrode 4 which is the back electrode. As the metal film material, it is desirable to use a material mainly composed of Al, Ag, or the like, which has excellent conductive characteristics and light reflection characteristics. By using these metal materials, it is possible to reflect the long wavelength light reaching the back electrode with a high reflectivity and effectively re-enter the semiconductor layer.

製膜方法としては、蒸着法、スパッタリング法、イオンプレーティング法、スクリーン印刷法などの公知の技術を使用でき、生産性、大面積製膜特性、及び高品質のものが得られるという理由からスパッタリング法を用いることが望ましい。さらに、膜厚は、電気抵抗を充分に下げるために0.1μm以上とし、コストアップを避けるために1μm以下とすることが望ましい。   As the film forming method, known techniques such as vapor deposition, sputtering, ion plating, and screen printing can be used, and sputtering is performed because productivity, large area film forming characteristics, and high quality can be obtained. It is desirable to use the method. Further, it is desirable that the film thickness be 0.1 μm or more in order to sufficiently reduce the electric resistance, and 1 μm or less in order to avoid an increase in cost.

なお、第2の電極は、半導体層に接する面側から透明導電膜/金属膜の順に積層された構造とすることがより好ましい。このように、半導体層と金属膜の間に透明導電膜を挿入することによって金属膜成分が半導体層中に拡散して素子特性を劣化させる現象を抑えることができるからである。   Note that the second electrode preferably has a structure in which a transparent conductive film / a metal film are stacked in this order from the side in contact with the semiconductor layer. Thus, by inserting the transparent conductive film between the semiconductor layer and the metal film, the phenomenon that the metal film component diffuses into the semiconductor layer and deteriorates the device characteristics can be suppressed.

また、透明導電膜形成表面に適当な凹凸構造をもたせれば光が有効に散乱されるようになるので太陽電池の効率向上に有効な光閉じ込め効果を増進させることができる。このような凹凸構造は、膜形成時の条件や製膜後のエッチング処理により形成することができ、透明導電膜と金属膜との界面の凹凸の最大高さRmaxが0.05μm以上となるように調節する。   In addition, if an appropriate uneven structure is provided on the surface of the transparent conductive film, light is effectively scattered, so that the light confinement effect effective for improving the efficiency of the solar cell can be enhanced. Such a concavo-convex structure can be formed by the conditions at the time of film formation or by an etching process after film formation, and the maximum height Rmax of the concavo-convex at the interface between the transparent conductive film and the metal film is 0.05 μm or more. Adjust to.

ここで透明導電膜材料としては、SnO、ITO、ZnOなどを用いることができるが、低温形成の容易さ、安定性、凹凸構造の実現し易さなどの理由からZnOが望ましい。さらにこのとき、積層する金属膜はAgとすることが望ましい。 Here, SnO 2 , ITO, ZnO, or the like can be used as the transparent conductive film material, but ZnO is desirable for reasons such as ease of low-temperature formation, stability, and ease of realizing the concavo-convex structure. Further, at this time, the metal film to be laminated is preferably Ag.

また、製膜方法としては、CVD法、蒸着法、イオンプレーティング法、スパッタリング法、スプレー法、及びゾルゲル法など公知の技術を用いることができるが、 生産性、大面積製膜特性、及び高品質のものが得られるという理由からスパッタリング法が望ましい。   In addition, as a film forming method, known techniques such as CVD, vapor deposition, ion plating, sputtering, spray, and sol-gel can be used, but productivity, large area film forming characteristics, and high The sputtering method is desirable because a quality product can be obtained.

上述の方法により、本発明を適用した薄膜Si太陽電池を実現することができる。   By the above-described method, a thin film Si solar cell to which the present invention is applied can be realized.

なお、以上の説明では、半導体多層膜の第1の電極側、及び第2の電極側の両側に本発明の半導体/電極のコンタクト構造を適用した太陽電池について説明したが、第1の電極側のみ、あるいは第2の電極側のみに適用した場合でも、本発明の効果が得られることは言うまでもない。   In the above description, the solar cell in which the semiconductor / electrode contact structure of the present invention is applied to both the first electrode side and the second electrode side of the semiconductor multilayer film has been described. Needless to say, the effect of the present invention can be obtained even when applied only to the second electrode side.

また、半導体多層膜中に半導体接合が2つあるタンデム型の太陽電池について説明したが、半導体接合が1つであるシングル接合型の太陽電池(不図示)や、半導体接合が3つあるトリプル接合型の太陽電池(不図示)、さらにはそれ以上の数の半導体接合を有する多接合型の太陽電池(不図示)においても同様の効果が得られる。   Further, the tandem solar cell having two semiconductor junctions in the semiconductor multilayer film has been described. However, a single junction solar cell (not shown) having one semiconductor junction or a triple junction having three semiconductor junctions is described. The same effect can be obtained in a solar cell of a type (not shown) and a multi-junction type solar cell (not shown) having a larger number of semiconductor junctions.

さらに、異なる半導体接合層(第1の半導体接合層と第2の半導体接合層)が直接接触した構造の太陽電池について説明したが、これに限るものではなく、異なる半導体接合層間に透明導電膜や非常に薄い金属膜あるいはSiとの合金膜を中間層として挿入した構造を有する太陽電池(不図示)についても同様の効果が得られる。   Furthermore, the solar cell having a structure in which different semiconductor bonding layers (the first semiconductor bonding layer and the second semiconductor bonding layer) are in direct contact with each other has been described. The same effect can be obtained for a solar cell (not shown) having a structure in which a very thin metal film or an alloy film with Si is inserted as an intermediate layer.

また、半導体接合層pinが受光面側からpinの順で形成した太陽電池について説明したが、受光面側からnipの順で形成した太陽電池についても同様の効果が得られる。   Further, although the solar cell in which the semiconductor junction layer pin is formed in the order of pin from the light receiving surface side has been described, the same effect can be obtained also in the solar cell formed in the order of nip from the light receiving surface side.

そして、光が基板側から入射するスーパーストレート型太陽電池について説明したが、光が半導体膜側から入射するサブストレート型太陽電池(不図示)に対しても同様の効果が得られる。なお、サブストレート型とした場合は、基板は透光性基板に限定されるものではなくステンレスなどの不透光性基板を用いてもよい。この場合、第1の電極は金属材料とし、第2の電極は透光性材料とすることが望ましい。   The super straight type solar cell in which light enters from the substrate side has been described, but the same effect can be obtained for a substrate type solar cell (not shown) in which light enters from the semiconductor film side. In the case of the substrate type, the substrate is not limited to the light-transmitting substrate, and a light-impermeable substrate such as stainless steel may be used. In this case, it is desirable that the first electrode be a metal material and the second electrode be a light-transmitting material.

次に、図5に本発明を適用した第2の実施形態としてバルク型Si太陽電池を示す。図中、501は表電極、502は反射防止膜、503はp型Si領域、504はn型Si領域、505はp型Si光活性領域、506はp型Si−BSF領域、507はn型Si領域、508は裏電極である。   Next, FIG. 5 shows a bulk Si solar cell as a second embodiment to which the present invention is applied. In the figure, 501 is a surface electrode, 502 is an antireflection film, 503 is a p-type Si region, 504 is an n-type Si region, 505 is a p-type Si photoactive region, 506 is a p-type Si-BSF region, and 507 is an n-type. An Si region 508 is a back electrode.

そして、本発明の構造として、表電極501とn型Si領域504との間に逆導電型の半導体であるp型Si領域503が設けられ、裏電極508とp型Si−BSF領域506との間に逆導電型の半導体であるn型Si領域507が設けられたことを特徴としている。これらの逆導電型の半導体は、いずれもドーピング元素濃度が1×1018〜5×1021/cmであり、それぞれが接する半導体領域とトンネル接合あるいはそれに準じた特性を有する接合を形成している。 As a structure of the present invention, a p-type Si region 503 that is a semiconductor of reverse conductivity type is provided between the front electrode 501 and the n-type Si region 504, and the back electrode 508 and the p-type Si-BSF region 506 are An n-type Si region 507, which is a semiconductor having a reverse conductivity type, is provided therebetween. Each of these reverse conductivity type semiconductors has a doping element concentration of 1 × 10 18 to 5 × 10 21 / cm 3 , and forms a junction having a semiconductor junction with each of them and a junction having characteristics equivalent thereto. Yes.

ここで光は反射防止膜502側から入射し、Si領域にて吸収・光電変換されて電子−正孔対が生成されるが、本説明例のようなpn接合型の場合は、特に光活性層として働くp型Si光活性領域505で吸収・光電変換されて生成した電子−正孔対が主な光起電力の起源となる。以下光起電力が生ずるまでの原理は上述した薄膜Si太陽電池の場合と同様であるので省略する。   Here, light enters from the antireflection film 502 side and is absorbed and photoelectrically converted in the Si region to generate electron-hole pairs. Electron-hole pairs generated by absorption and photoelectric conversion in the p-type Si photoactive region 505 serving as a layer are the main sources of photovoltaic power. Hereinafter, the principle until the photovoltaic power is generated is the same as that of the above-described thin film Si solar cell, and the description thereof will be omitted.

以下、図5に示した本発明にかかるバルク型Si太陽電池を形成するプロセスを説明する。   Hereinafter, a process for forming the bulk Si solar cell according to the present invention shown in FIG. 5 will be described.

まずp型Si基板を用意する。図5中、少なくともp型Si光活性領域505は基板に含まれる。このときp型化ドーピング元素としてはBを用いることが望ましく、濃度は1×1016〜1×1017/cm程度とする(このとき基板の比抵抗値は0.2〜2Ω・cm程度となる)。 First, a p-type Si substrate is prepared. In FIG. 5, at least the p-type Si photoactive region 505 is included in the substrate. At this time, it is desirable to use B as the p-type doping element, and the concentration is about 1 × 10 16 to 1 × 10 17 / cm 3 (the specific resistance value of the substrate is about 0.2 to 2 Ω · cm at this time). Becomes).

基板厚は500μm以下にし、より好ましくは350μm以下にする。基板種としてはCZ法やFZ法といった製法で作られた単結晶Siインゴットをスライスして基板にした単結晶Si基板や、キャスト法で鋳造された多結晶Siインゴットをスライスして基板にした多結晶Si基板などを用いることができる。なおドーピングはドーピング元素単体を適量Siインゴット製造時に含ませてもよいし、既にドープ濃度の分かっているB含有Si塊を適量含ませてもよい。   The substrate thickness is 500 μm or less, more preferably 350 μm or less. As a substrate type, a single crystal Si ingot made by slicing a single crystal Si ingot made by a manufacturing method such as CZ method or FZ method, or a multi-crystal slicing a polycrystalline Si ingot cast by a cast method to make a substrate A crystalline Si substrate or the like can be used. In addition, doping may include an appropriate amount of a doping element at the time of manufacturing the Si ingot, or may include an appropriate amount of B-containing Si lump whose doping concentration is already known.

次にn型Si領域504を形成する。n型化ドーピング元素としてはPを用いることが望ましく、ドーピング濃度は1×1018〜5×1021/cm程度とする(つまり特にn型とする)。これによって上述のp型Si領域505との間にpn接合が形成される。 Next, an n-type Si region 504 is formed. P is preferably used as the n-type doping element, and the doping concentration is set to about 1 × 10 18 to 5 × 10 21 / cm 3 (that is, n + type in particular). As a result, a pn junction is formed between the p-type Si region 505 described above.

製法としてはPOCl(オキシ塩化リン)を拡散源とした熱拡散法を用いて温度700〜1000℃程度で、前記p型Si基板の表面にドーピング元素を拡散させることによって形成する。このとき拡散層厚は0.2〜0.5μm程度とするが、これは拡散温度と拡散時間を調節することで、所望の厚さとすることができる。 As a manufacturing method, it is formed by diffusing a doping element on the surface of the p-type Si substrate at a temperature of about 700 to 1000 ° C. using a thermal diffusion method using POCl 3 (phosphorus oxychloride) as a diffusion source. At this time, the thickness of the diffusion layer is about 0.2 to 0.5 μm, and this can be set to a desired thickness by adjusting the diffusion temperature and the diffusion time.

通常の拡散法では、目的とする面とは反対側の面にも拡散領域が形成されるが、その部分は後からエッチングして除去すればよい。あるいは、後述するように、裏面のBSF層をAlペーストによって形成する場合は、P型ドープ剤であるAlを充分な濃度で充分な深さまで拡散させることができるので、既に拡散してあった浅い領域のn型拡散層の影響は無視できるようにすることができる。   In a normal diffusion method, a diffusion region is also formed on the surface opposite to the target surface, but this portion may be removed later by etching. Alternatively, as will be described later, when the BSF layer on the back surface is formed of an Al paste, Al that is a P-type dopant can be diffused to a sufficient depth at a sufficient concentration, so that it has already been diffused. The influence of the n-type diffusion layer in the region can be neglected.

なお、n型Si領域504の形成方法は熱拡散法に限定されるものではなく、例えば上述の第1の実施形態で述べたような薄膜技術及び条件を用いて水素化アモルファスシリコン膜や、結晶質シリコン膜(微結晶シリコン膜やナノシリコン膜)などを基板温度400℃程度以下で形成してもよい。   Note that the method of forming the n-type Si region 504 is not limited to the thermal diffusion method. For example, a hydrogenated amorphous silicon film or a crystal can be formed using the thin film technology and conditions described in the first embodiment. A crystalline silicon film (a microcrystalline silicon film or a nanosilicon film) may be formed at a substrate temperature of about 400 ° C. or lower.

ここで水素化アモルファスシリコン膜を用いてn型Si領域を形成する場合はその厚さは50nm以下、好ましくは20nm以下とし、結晶質シリコン膜を用いて形成する場合はその厚さは500nm以下、好ましくは200nm以下とする。   Here, when an n-type Si region is formed using a hydrogenated amorphous silicon film, the thickness is 50 nm or less, preferably 20 nm or less, and when formed using a crystalline silicon film, the thickness is 500 nm or less, Preferably it is 200 nm or less.

このとき、p型Si領域505とn型Si領域504との間にi型Si領域(不図示)を厚さ20nm以下で形成すると特性向上に有効である。ただし薄膜技術を用いて形成する場合は、以下に述べる各プロセスの温度を考慮して後段プロセス程低いプロセス温度となるようにその形成順序を決めることが必要である。   At this time, if an i-type Si region (not shown) having a thickness of 20 nm or less is formed between the p-type Si region 505 and the n-type Si region 504, it is effective for improving the characteristics. However, when forming using thin film technology, it is necessary to consider the temperature of each process described below and to determine the order of formation so that the process temperature is as low as the subsequent process.

次にp型Si−BSF(Back Surface Field)領域506を形成する。p型化ドーピング元素としてはBやAlを用いることができ、ドーピング元素濃度は1×1018〜5×1021/cm程度とする(つまり特にp型とする)。これによってp型Si光活性領域505とp型Si−BSF領域との間にLow−High接合を形成することができる。 Next, a p-type Si-BSF (Back Surface Field) region 506 is formed. B or Al can be used as the p-type doping element, and the doping element concentration is set to about 1 × 10 18 to 5 × 10 21 / cm 3 (that is, p + type in particular). As a result, a Low-High junction can be formed between the p-type Si photoactive region 505 and the p-type Si-BSF region.

製法としてはBBrを拡散源とした熱拡散法を用いて温度800〜1100℃程度で形成することができるが、特にAlの場合はAl粉末とガラスフリット、有機溶剤、バインダーなどからなるAlペーストを印刷法で塗布したのち温度700〜850℃程度で熱処理(焼成)してAlを拡散する方法を用いることができ(本明細書ではペースト印刷焼成法と称する)、低コスト化に非常に有利である。なお、このp型Si−BSF領域506(裏面側)を熱拡散法で形成する場合は、既に形成してあるn型Si領域504(表面側)には酸化膜等の拡散バリアをあらかじめ形成しておく。またペースト印刷焼成法を用いる場合は、印刷面だけに所望の拡散層を形成することができるだけではなく、既に述べたようにn型Si領域504領域形成時に同時に裏面側にも形成されているn型層を除去する必要もなくすことができる。 As a manufacturing method, it can be formed at a temperature of about 800 to 1100 ° C. using a thermal diffusion method using BBr 3 as a diffusion source. In the case of Al in particular, an Al paste made of Al powder and glass frit, an organic solvent, a binder, and the like. Can be applied by a printing method and then heat treated (baked) at a temperature of about 700 to 850 ° C. to diffuse Al (referred to as a paste printing and baking method in this specification), which is very advantageous for cost reduction. It is. When the p-type Si-BSF region 506 (back surface side) is formed by a thermal diffusion method, a diffusion barrier such as an oxide film is previously formed on the n-type Si region 504 (front surface side) already formed. Keep it. When using the paste printing firing method, it is possible not only to form a desired diffusion layer only on the printing surface, but also as described above, n formed on the back side simultaneously with the formation of the n-type Si region 504 region. There is no need to remove the mold layer.

なおp型Si領域506の形成方法は、熱拡散法やペースト印刷焼成法に限定されるものではなく、例えば第1の実施形態で述べたような薄膜技術及び条件を用いて水素化アモルファスシリコン膜や、結晶質シリコン膜(微結晶シリコン膜やナノシリコン膜)などを基板温度400℃程度以下で形成してもよい。このとき膜厚は10〜200nm程度とする。このとき、p型Si領域505とn型Si領域504との間にi型Si領域(不図示)を厚さ20nm以下で形成すると特性向上に有効である。ただし薄膜技術を用いて形成する場合は、以下に述べる各プロセスの温度を考慮して後段プロセス程低いプロセス温度となるようにその形成順序を決めることが必要である。   Note that the method for forming the p-type Si region 506 is not limited to the thermal diffusion method or the paste printing and firing method. For example, the hydrogenated amorphous silicon film is formed using the thin film technology and conditions described in the first embodiment. Alternatively, a crystalline silicon film (a microcrystalline silicon film or a nanosilicon film) may be formed at a substrate temperature of about 400 ° C. or lower. At this time, the film thickness is about 10 to 200 nm. At this time, if an i-type Si region (not shown) having a thickness of 20 nm or less is formed between the p-type Si region 505 and the n-type Si region 504, it is effective for improving the characteristics. However, when forming using thin film technology, it is necessary to consider the temperature of each process described below and to determine the order of formation so that the process temperature is as low as the subsequent process.

次に、表側における本発明の半導体/電極のコンタクト構造を、上述のn型Si領域504上に、表電極501を形成する前に、これらの領域の間に、p型Si領域503を介在させて形成する。このとき、以下に述べる条件によってトンネル接合あるいはそれに準じた接合特性を有する接合を形成し、作製する。   Next, in the contact structure of the semiconductor / electrode of the present invention on the front side, before forming the front electrode 501 on the n-type Si region 504, a p-type Si region 503 is interposed between these regions. Form. At this time, a tunnel junction or a junction having junction characteristics equivalent to the tunnel junction is formed and manufactured under the conditions described below.

p型Si領域503におけるp型化ドーピング元素としてはBを用いることが望ましく、濃度は1×1018〜5×1021/cm程度とする(つまり特にp型とする)。このように高濃度にドープされることで、同じく高濃度にドープされたn型Si領域504との間にトンネル接合特性あるいはそれに準じた特性を有した接合が形成される。 It is desirable to use B as the p-type doping element in the p-type Si region 503, and the concentration is about 1 × 10 18 to 5 × 10 21 / cm 3 (that is, particularly p + -type). By being doped in such a high concentration, a junction having a tunnel junction characteristic or a characteristic equivalent thereto is formed with the n-type Si region 504 that is also highly doped.

このとき、上記のドーピング濃度はp型Si領域503全域にわたって実現されている必要はなく、少なくとも上述のn型Si領域504と接する領域、具体的には、少なくとも一原子層以上、p型Si領域503の厚み以下の範囲で実現されていればよい。   At this time, the doping concentration does not need to be realized over the entire p-type Si region 503, but is at least a region in contact with the n-type Si region 504, specifically, at least one atomic layer or more, a p-type Si region. What is necessary is just to be implement | achieved in the range below the thickness of 503.

ここでp型Si領域503の厚さは50nm程度以下、より好ましくは20nm以下として、この層での光吸収ロス及び抵抗ロスをできるだけ低減する。さらに好ましくは5nm以下とすることで、p型Si領域503自体をキャリアがトンネルできるようにすれば、p型Si領域503に起因する抵抗ロスをほとんどゼロにすることができ、オーミック特性の低下がほとんどない半導体/電極コンタクトを得ることができる。   Here, the thickness of the p-type Si region 503 is set to about 50 nm or less, more preferably 20 nm or less, so that light absorption loss and resistance loss in this layer are reduced as much as possible. More preferably, by setting the thickness to 5 nm or less so that carriers can tunnel through the p-type Si region 503 itself, the resistance loss caused by the p-type Si region 503 can be almost zero, and the ohmic characteristics are reduced. Almost no semiconductor / electrode contact can be obtained.

p型Si領域503の製法としてはBBrを拡散源とした熱拡散法を用いて温度800〜1000℃程度で形成することもできるが、この工程以前に形成した接合特性を損なわないために、本工程は特に第1の実施形態で述べたような薄膜技術及び条件を用いて水素化アモルファスシリコン膜や、微結晶Si相を含む結晶質シリコン膜を基板温度400℃程度以下で形成することが好ましい。なお、もしn型Si領域504を薄膜技術で形成した場合、本工程も同様に薄膜技術を利用して形成する必要がある。 As a manufacturing method of the p-type Si region 503, it can be formed at a temperature of about 800 to 1000 ° C. using a thermal diffusion method using BBr 3 as a diffusion source, but in order not to impair the bonding characteristics formed before this step, In this step, a hydrogenated amorphous silicon film or a crystalline silicon film containing a microcrystalline Si phase may be formed at a substrate temperature of about 400 ° C. or lower using the thin film technology and conditions described in the first embodiment. preferable. Note that if the n-type Si region 504 is formed by thin film technology, it is necessary to form this process using thin film technology as well.

なお、図5ではp型Si領域503がn型Si領域504上全面に形成された場合を示したが、より好ましくは、p型Si領域503が後述する表電極501の直下を最小形成領域とし、できるだけ小さい面積として、p型Si領域503での入射光吸収ロスを低減する(後述する実施例2の結果はこの条件で得たものである)。パターニングは適当なマスクを用いて実現することもできるし、エッチング法を用いて形成することもできる。   FIG. 5 shows the case where the p-type Si region 503 is formed over the entire surface of the n-type Si region 504, but more preferably, the p-type Si region 503 has a minimum formation region immediately below a surface electrode 501 described later. The incident light absorption loss in the p-type Si region 503 is reduced as much as possible (the result of Example 2 described later is obtained under this condition). Patterning can be realized using an appropriate mask or can be formed using an etching method.

次に、裏側における本発明の半導体/電極のコンタクト構造を、上述のp型Si−BSF領域506上に、裏電極508を形成する前に、これらの領域の間に、n型Si領域507を介在させて形成する。このとき、以下に述べる条件によってトンネル接合あるいはそれに準じた接合特性を有する接合を形成し、作製する。   Next, before the back electrode 508 is formed on the above-described p-type Si-BSF region 506, the n-type Si region 507 is formed between the semiconductor / electrode contact structure of the present invention on the back side. Form with interposition. At this time, a tunnel junction or a junction having junction characteristics equivalent to the tunnel junction is formed and manufactured under the conditions described below.

n型Si領域507におけるn型化ドーピング元素としてはPを用いることが望ましく、ドープ濃度は1×1018〜5×1021/cm程度とする(つまり特にn型とする)。このように高濃度にドープされることで、同じく高濃度にドープされたp型Si−BSF領域506との間にトンネル接合特性あるいはそれに準じた特性を有した接合が形成される。 P is preferably used as the n-type doping element in the n-type Si region 507, and the doping concentration is set to about 1 × 10 18 to 5 × 10 21 / cm 3 (that is, particularly n + -type). By being doped at such a high concentration, a junction having a tunnel junction characteristic or a property equivalent thereto is formed between the p-type Si-BSF region 506 also doped at a high concentration.

このとき、上記のドーピング濃度はn型Si領域507全域にわたって実現されている必要はなく、少なくとも上述のp型Si−BSF領域506と接する領域、具体的には、少なくとも一原子層以上、n型Si領域507の領域厚以下の範囲で実現されていればよい。   At this time, the doping concentration does not need to be realized over the entire n-type Si region 507, but is at least a region in contact with the p-type Si-BSF region 506, specifically, at least one atomic layer or more. What is necessary is just to be implement | achieved in the range below the area | region thickness of Si area | region 507.

ここでn型Si領域507の厚さは50nm程度以下、より好ましくは20nm以下として、この層での光吸収ロス及び抵抗ロスをできるだけ低減する。さらに好ましくは5nm以下とすることで、n型Si領域507自体をキャリアがトンネルできるようにすれば、n型Si領域507に起因する抵抗ロスをほとんどゼロにすることができ、オーミック特性の低下がほとんどない半導体/電極コンタクトを得ることができる。   Here, the thickness of the n-type Si region 507 is set to about 50 nm or less, more preferably 20 nm or less, so that light absorption loss and resistance loss in this layer are reduced as much as possible. More preferably, by setting the thickness to 5 nm or less, if the carriers can tunnel the n-type Si region 507 itself, the resistance loss caused by the n-type Si region 507 can be almost zero, and the ohmic characteristics are reduced. Almost no semiconductor / electrode contact can be obtained.

n型Si領域507の製法としてはPOClを拡散源とした熱拡散法を用いて温度700〜1000℃程度で形成することもできるが、この工程以前に形成した接合特性を損なわないために、本工程は特に第1の実施例で述べたような薄膜技術を用いて水素化アモルファスシリコン膜や、結晶質シリコン膜(微結晶シリコン膜やナノシリコン膜)を基板温度400℃程度以下で形成することが好ましい。なお、もしp型Si−BSF領域506を薄膜技術で形成した場合、本工程も同様に薄膜技術を利用して形成する必要がある。 The n-type Si region 507 can be formed by using a thermal diffusion method using POCl 3 as a diffusion source at a temperature of about 700 to 1000 ° C. In order not to impair the bonding characteristics formed before this step, In this step, a hydrogenated amorphous silicon film or a crystalline silicon film (a microcrystalline silicon film or a nanosilicon film) is formed at a substrate temperature of about 400 ° C. or lower by using the thin film technique described in the first embodiment. It is preferable. If the p-type Si-BSF region 506 is formed by a thin film technique, this step needs to be formed using the thin film technique as well.

次に反射防止膜502を形成する。反射防止膜材料としては、Si膜、TiO膜、SiO膜、MgO膜、ITO膜、SnO膜、ZnO膜などを用いることができる。厚さは材料によって適宜選択され入射光に対する無反射条件を実現する(材料の屈折率をnとし、無反射にしたいスペクトル領域の波長をλとすれば、(λ/n)/4=dを満たすdが反射防止膜の最適膜厚となる)。例えば、一般的に用いられるSi膜(n=約2)の場合は、無反射目的波長を600nmとすれば、膜厚を75nm程度とすればよい。 Next, an antireflection film 502 is formed. As the antireflection film material, Si 3 N 4 film, TiO 2 film, SiO 2 film, MgO film, ITO film, SnO 2 film, ZnO film, or the like can be used. The thickness is appropriately selected depending on the material to realize the non-reflection condition for the incident light (if the refractive index of the material is n and the wavelength of the spectral region to be non-reflection is λ, (λ / n) / 4 = d is set. D to satisfy is the optimum film thickness of the antireflection film). For example, in the case of a commonly used Si 3 N 4 film (n = about 2), if the non-reflection target wavelength is 600 nm, the film thickness may be about 75 nm.

製法としては、PECVD法、蒸着法、スパッタ法などを用い、温度400〜500℃程度で形成する。なお反射防止膜502は後述する表電極501を形成するために所定のパターンでパターニングしておく。パターニング法としてはレジストなどマスクに用いたエッチング法(ウェットあるいはドライ)や、反射防止膜形成時にマスクをあらかじめ形成しておき、反射防止膜形成後にこれを除去する方法を用いることができる。   As a manufacturing method, a PECVD method, a vapor deposition method, a sputtering method, or the like is used, and the film is formed at a temperature of about 400 to 500 ° C. The antireflection film 502 is patterned in a predetermined pattern in order to form a surface electrode 501 described later. As a patterning method, an etching method (wet or dry) used for a mask such as a resist, or a method in which a mask is formed in advance at the time of forming the antireflection film and then removed after the formation of the antireflection film can be used.

次に表電極501を形成する。表電極材料としては、Ag、Cu、Alといった低抵抗金属を少なくとも1種含む材料を用いることが望ましい。製法としてはこれら金属を含んだペーストを用いた印刷法や、スパッタ法、蒸着法などの真空製膜法を用いることができる。   Next, the front electrode 501 is formed. As the surface electrode material, it is desirable to use a material containing at least one low-resistance metal such as Ag, Cu, or Al. As a production method, a printing method using a paste containing these metals, or a vacuum film formation method such as a sputtering method or a vapor deposition method can be used.

なお表電極501とSi半導体との接着強度を特に高めるため、印刷法ではTiOなどの酸化物成分をペースト中にわずかに含ませ、また真空製膜法では表電極501とSi半導体との界面にTiを主成分とした金属層を挿入するとよい。また表電極501の形状は一般的な櫛形パターンとすればよい。 In order to particularly increase the bonding strength between the surface electrode 501 and the Si semiconductor, an oxide component such as TiO 2 is slightly included in the paste in the printing method, and the interface between the surface electrode 501 and the Si semiconductor in the vacuum film forming method. It is preferable to insert a metal layer mainly composed of Ti. The shape of the surface electrode 501 may be a general comb pattern.

次に裏電極508を形成する。裏電極材料としては、Siに対して反射率の高いAgを主成分に含む金属を用いることが望ましいが、Siに対しての反射率がAgよりもいくらか劣るAlを主成分に含む金属であっても、特に高効率を望まない限り有効に用いることができる。   Next, the back electrode 508 is formed. As the back electrode material, it is desirable to use a metal whose main component is Ag, which has a high reflectivity with respect to Si, but a metal whose main component is Al whose reflectivity for Si is somewhat inferior to that of Ag. However, it can be used effectively unless high efficiency is particularly desired.

製法としてはこれら金属を含んだペーストを用いた印刷法や、スパッタ法、蒸着法などの真空製膜法を用いることができる。なお裏電極508とSi半導体との接着強度を特に高めたい場合は、印刷法ではTiOなどの酸化物成分をペースト中にわずかに含ませ、また真空製膜法では裏電極508とSi半導体との界面にTiを主成分とした金属層を挿入するとよい。後者の場合、Ti主成分金属層の厚さは5nm以下として金属層が挿入されることによる反射率低減を抑制することが望ましい。なお、裏電極508は基板裏面全面に形成することが裏面に到達した長波長光の反射率を高めるために望ましい。 As a production method, a printing method using a paste containing these metals, or a vacuum film formation method such as a sputtering method or a vapor deposition method can be used. In order to particularly increase the adhesive strength between the back electrode 508 and the Si semiconductor, an oxide component such as TiO 2 is slightly included in the paste in the printing method, and the back electrode 508 and the Si semiconductor are formed in the vacuum film forming method. It is preferable to insert a metal layer mainly composed of Ti at the interface. In the latter case, it is desirable that the Ti-based metal layer has a thickness of 5 nm or less and suppresses a reduction in reflectance due to the insertion of the metal layer. The back electrode 508 is preferably formed on the entire back surface of the substrate in order to increase the reflectance of the long wavelength light reaching the back surface.

以上によって本発明を適用したバルク型Si太陽電池が実現される。   Thus, a bulk Si solar cell to which the present invention is applied is realized.

なお、上記各工程の順序は上記順序に限られるものではなく、後段プロセスの温度が前段プロセスの温度よりも低い条件を満たすならば、いかなる順序であってもよい。   Note that the order of the above steps is not limited to the above order, and may be any order as long as the temperature of the subsequent process satisfies the condition lower than the temperature of the preceding process.

上述の説明では、表電極501側、及び裏電極508側の両側に本発明の半導体/電極のコンタクト構造を適用した太陽電池について説明したが、もちろん表電極側のみ、あるいは裏電極側のみに適用した場合でも本発明の効果が得られることは言うまでもない。   In the above description, the solar cell in which the semiconductor / electrode contact structure of the present invention is applied to both the front electrode 501 side and the back electrode 508 side has been described. Of course, the solar cell is applied only to the front electrode side or only to the back electrode side. Needless to say, the effects of the present invention can be obtained even in such a case.

次に、本発明に係る太陽電池モジュールについて説明する。   Next, the solar cell module according to the present invention will be described.

通常、太陽電池素子一枚では発生する電気出力が小さいため、一般的に複数の太陽電池素子を直並列に電気的に接続して配列した太陽電池モジュールとして用いられる。そして、さらにこの太陽電池モジュールを複数枚組み合わせることによって、実用的な電気出力が取り出せるように構成される。   Usually, since a single solar cell element generates a small electric output, it is generally used as a solar cell module in which a plurality of solar cell elements are electrically connected in series and parallel. Further, by combining a plurality of the solar cell modules, a practical electrical output can be taken out.

既に説明したように、本発明の半導体/電極のコンタクト構造を用いた太陽電池素子は、高い変換効率を有する。したがって、この本発明の太陽電池素子を含んで構成された太陽電池モジュールも高効率となる。以下、本発明の太陽電池モジュールの実施形態について、図9を参照しながら説明する。   As already described, the solar cell element using the semiconductor / electrode contact structure of the present invention has high conversion efficiency. Therefore, the solar cell module including the solar cell element of the present invention is also highly efficient. Hereinafter, an embodiment of the solar cell module of the present invention will be described with reference to FIG.

なお、以下の説明では、本発明の太陽電池素子10としては、第2の実施形態において説明した図5に示すバルク型Si太陽電池を用いた例によって説明するが、この例に限定されるものではない。   In the following description, the solar cell element 10 of the present invention will be described using an example using the bulk Si solar cell shown in FIG. 5 described in the second embodiment, but is limited to this example. is not.

図9に示されるように、透光性パネル12としては、ガラスやポリカーボネート樹脂などが用いられる。ガラスとしては青板ガラス(ソーダ石灰ガラス)白板ガラス(ホウケイ酸ガラス)、強化ガラス、倍強化ガラス、熱線反射ガラスなどが用いられるが、一般的には厚さ3mm〜5mm程度の白板強化ガラスが多く使用される。ポリカーボネート樹脂の場合、厚みが5mm程度のものが多く使用される。   As shown in FIG. 9, glass, polycarbonate resin, or the like is used as the translucent panel 12. As the glass, blue plate glass (soda lime glass) white plate glass (borosilicate glass), tempered glass, double tempered glass, heat ray reflective glass, etc. are used, but generally white plate tempered glass having a thickness of about 3 mm to 5 mm is often used. used. In the case of a polycarbonate resin, a resin having a thickness of about 5 mm is often used.

充填材13としては、透光性、耐熱性、電気絶縁性を有する素材が好適に用いられ、酢酸ビニル含有量20〜40%のエチレンビニルアセテート共重合体(EVA)のほか、ポリビニルブチラール(PVB)などを主成分とする、厚さ0.4〜1mm程度のシート状形態のものが用いられる。充填材13は、太陽電池モジュール17の作製に当たっては、太陽電池素子の表側と裏側の双方に配されることが多く、これらは減圧下でのラミネート工程において、熱架橋融着して他の部材と一体化する。   As the filler 13, a material having translucency, heat resistance, and electrical insulation is preferably used. In addition to an ethylene vinyl acetate copolymer (EVA) having a vinyl acetate content of 20 to 40%, polyvinyl butyral (PVB ) Etc. as a main component, and a sheet-like form having a thickness of about 0.4 to 1 mm is used. In the production of the solar cell module 17, the filler 13 is often arranged on both the front side and the back side of the solar cell element, and these are thermally cross-linked and fused to other members in the laminating step under reduced pressure. And integrate.

裏面保護材14は、水分を透過しないようにアルミ箔を挟持した耐候性を有するフッ素系樹脂シートやアルミナまたはシリカを蒸着したポリエチレンテレフタレ−ト(PET)シートなどが用いられる。   The back surface protective material 14 is made of a weather-resistant fluorine-based resin sheet sandwiching an aluminum foil so as not to transmit moisture, a polyethylene terephthalate (PET) sheet deposited with alumina or silica, or the like.

タブ11は、例えば、銅箔を主体としその表面に半田がコートされた導電性の材質からなる。これを所定の長さに切断し、太陽電池素子10の出力を取り出すための表電極501及び裏電極508に半田付けして用いる。   The tab 11 is made of, for example, a conductive material whose main component is copper foil and whose surface is coated with solder. This is cut into a predetermined length and used by being soldered to the front electrode 501 and the back electrode 508 for taking out the output of the solar cell element 10.

なお、太陽電池素子10の表電極501、裏電極508の表面には、あらかじめ必要に応じて半田に浸漬する半田ディップ処理によって電極上に半田領域を形成しておいても構わない。なお、半田材料を用いない半田レス電極とする場合は半田ディップ処理を省略する。   Note that solder regions may be formed on the surfaces of the front electrode 501 and the back electrode 508 of the solar cell element 10 on the electrodes by a solder dipping process in which the surfaces are immersed in solder as necessary. In addition, when it is set as the solderless electrode which does not use a solder material, a solder dipping process is abbreviate | omitted.

実際にタブ11を配線するには、まず、タブ11の一端を太陽電池素子10の表電極501にホットエアーやホットプレートなどにより半田付けで接着する。続いて、このタブ11の他端をモジュールにしたときに隣接する太陽電池素子10の裏側の裏電極508に同様にして半田付け接着する。なお、並列接続の場合は隣接する太陽電池素子10の表電極501同士を接着すればよい。これを繰り返して複数の太陽電池素子10を接続した太陽電池素子群を作製する。   To actually wire the tab 11, first, one end of the tab 11 is bonded to the surface electrode 501 of the solar cell element 10 by soldering with hot air or a hot plate. Subsequently, when the other end of the tab 11 is made into a module, it is similarly soldered and adhered to the back electrode 508 on the back side of the adjacent solar cell element 10. In the case of parallel connection, the surface electrodes 501 of adjacent solar cell elements 10 may be bonded together. This is repeated to produce a solar cell element group in which a plurality of solar cell elements 10 are connected.

なお、太陽電池素子群の中に、本発明の太陽電池素子10が少なくとも1つ含まれていれば効果を奏するが、発明の効果を良好に奏するためには、太陽電池素子群を構成する太陽電池素子全てが本発明の太陽電池素子10であることがより望ましい。   In addition, although it will be effective if at least one solar cell element 10 of the present invention is included in the solar cell element group, in order to achieve the effect of the invention satisfactorily, the sun constituting the solar cell element group It is more desirable that all the battery elements are the solar battery element 10 of the present invention.

出力配線15は、タブ11によって接続された太陽電池素子10の群からの電気出力を端子ボックス16のターミナルに伝えるもので、通常厚さ0.1mm〜0.5mm程度、幅6mm程度の銅箔の表面全体に20〜70μm程度の半田を被覆したものを、所定の長さに切断し、太陽電池素子10の電極に半田付けされている。   The output wiring 15 transmits electrical output from the group of solar cell elements 10 connected by the tab 11 to the terminal of the terminal box 16, and is usually a copper foil having a thickness of about 0.1 mm to 0.5 mm and a width of about 6 mm. The whole surface of which is coated with a solder of about 20 to 70 μm is cut into a predetermined length and soldered to the electrodes of the solar cell element 10.

ここで、上述のような透光性パネル12、表側の充填材13、複数の太陽電池素子10にタブ11や出力配線15が接続された太陽電池素子群、裏側の充填材13、裏面保護材14の積層体を接着一体化する。すなわち、各部材の積層体をラミネータと呼ばれる減圧状態で加熱しながら加圧する装置にセットした後、太陽電池モジュール17の内部の空気を除去するために50〜150Pa程度に減圧し、100〜200℃の温度で15分〜1時間加熱しながら加圧する。これによって、表側と裏側にそれぞれ配された充填材13が軟化し架橋融着するため、各部材を接着し一体化し、太陽電池モジュール17のパネル部を作製することができる。   Here, the translucent panel 12, the front-side filler 13, the solar cell element group in which the tab 11 and the output wiring 15 are connected to the plurality of solar cell elements 10, the back-side filler 13, and the back surface protective material. 14 laminates are bonded and integrated. That is, after setting the laminated body of each member in a device called a laminator that pressurizes while heating in a reduced pressure state, the pressure is reduced to about 50 to 150 Pa in order to remove the air inside the solar cell module 17, and 100 to 200 ° C. The pressure is applied while heating at a temperature of 15 minutes to 1 hour. As a result, the fillers 13 respectively arranged on the front side and the back side are softened and crosslinked and fused, so that the members can be bonded and integrated to produce the panel portion of the solar cell module 17.

さらに、上述の方法によって作製された太陽電池モジュール17のパネル部の裏面に端子ボックス16を接着剤により取り付ける。端子ボックス16は、太陽電池素子10からの出力配線15と外部回路に接続するためのケーブル(不図示)の接続を行うものであり、変性PPE樹脂などで紫外線などに対する耐光性を考慮して通常黒色に造られる。また端子ボックス16の概略の大きさは、出力約160W程度の一般的な太陽電池モジュールでは100×60×20mm程度のものが多い。   Furthermore, the terminal box 16 is attached to the back surface of the panel portion of the solar cell module 17 manufactured by the above-described method using an adhesive. The terminal box 16 is used to connect the output wiring 15 from the solar cell element 10 and a cable (not shown) for connecting to an external circuit, and is usually modified with a modified PPE resin in consideration of light resistance against ultraviolet rays and the like. Made in black. Further, the general size of the terminal box 16 is generally about 100 × 60 × 20 mm in a general solar cell module having an output of about 160 W.

また、通常、太陽電池モジュール17のパネル部の各辺部に対してモジュール枠(不図示)が設けられることが多い。モジュール枠は、アルミニウムの押し出し成形で造られることが多く、その表面にはアルマイト処理などが施される。そしてこのモジュール枠を太陽電池のパネル部の外周各辺に嵌め込み、各コーナー部をビスなどにより固定する。このようなモジュール枠を設けることによって、機械的強度や耐候性能を付与し、さらに、太陽電池モジュールを設置する場合などに取り扱いやすくすることができる。   Usually, a module frame (not shown) is often provided for each side of the panel portion of the solar cell module 17. The module frame is often made by extrusion molding of aluminum, and the surface thereof is subjected to anodizing. And this module frame is inserted in each outer periphery side of the panel part of a solar cell, and each corner part is fixed with a bis | screw etc. By providing such a module frame, mechanical strength and weather resistance can be imparted, and the module can be easily handled when a solar cell module is installed.

以上によって、本発明の太陽電池モジュールが実現される。この本発明の太陽電池モジュールは、本発明の半導体/電極のコンタクト構造を有する本発明の太陽電池素子を含んで構成されているため、高い変換効率を有する。   The solar cell module of this invention is implement | achieved by the above. Since the solar cell module of the present invention includes the solar cell element of the present invention having the semiconductor / electrode contact structure of the present invention, it has high conversion efficiency.

なお、本発明の実施形態は上述の例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることはもちろんである。   It should be noted that the embodiment of the present invention is not limited to the above-described example, and it is needless to say that various modifications can be made without departing from the gist of the present invention.

例えば、上述の説明では、p型Si基板を用いた太陽電池について説明したが、n型Si基板を用いた場合にも、上記説明中の極性を逆にすれば同様のプロセスによって本発明の効果が得ることができる。さらに、シングル接合の場合について説明したが、第1の実施形態のところで述べたような半導体多層膜からなる薄膜接合層をバルク基板使用接合素子に積層して形成した多接合型であっても、本発明は適用できる。   For example, in the above description, a solar cell using a p-type Si substrate has been described, but even when an n-type Si substrate is used, the effect of the present invention can be achieved by the same process if the polarity in the above description is reversed. Can get. Furthermore, although the case of single junction has been described, even if it is a multi-junction type formed by laminating a thin film junction layer made of a semiconductor multilayer film as described in the first embodiment on a junction element using a bulk substrate, The present invention is applicable.

以上、本発明の実施形態については、薄膜型Si太陽電池及びバルク型Si太陽電池を例にとって説明したが、本発明はこれらに限定されるものではなく、発明の原理・目的を逸脱しない限り任意の形態とすることができる。   As described above, the embodiments of the present invention have been described by taking the thin film Si solar cell and the bulk Si solar cell as examples. However, the present invention is not limited to these, and is optional as long as it does not depart from the principle and purpose of the invention. It can be made the form.

また、本発明はSi系太陽電池に限定されるものではなく、化合物系や有機物系の太陽電池にも適用できる。さらに、本発明は太陽電池以外の光電変換装置にも適用できる。そして、本発明は光電変換装置以外の、例えば、ダイオード、トランジスタ、サイリスタ、などの半導体/電極構造を有した半導体素子一般にも適用可能である。   The present invention is not limited to Si solar cells, but can be applied to compound solar cells and organic solar cells. Furthermore, this invention is applicable also to photoelectric conversion apparatuses other than a solar cell. The present invention is also applicable to general semiconductor elements having a semiconductor / electrode structure other than the photoelectric conversion device, such as a diode, a transistor, and a thyristor.

以下、本発明の実施例について説明する。なお、本発明は以下の実施例にのみ限定されるものではない。   Examples of the present invention will be described below. In addition, this invention is not limited only to a following example.

図1を用いて説明した本発明の第1の実施形態に基づき、薄膜Si太陽電池素子を作製した。条件を表1に示す。

Figure 0004911878
A thin-film Si solar cell element was produced based on the first embodiment of the present invention described with reference to FIG. The conditions are shown in Table 1.
Figure 0004911878

表電極である第1の電極2はSnO、裏電極である第2の電極4はZnO/Agの積層構造(第2の半導体接合層32側がZnO)とした。本発明の半導体/電極のコンタクト構造にかかるn型半導体層31d及びp型半導体層32dはCat−PECVD法により条件を変更しながら製膜した。変更した条件は、ドーピング元素濃度、厚み、バンドギャップ拡大元素の添加(バンドギャップ値の調整)、Si結晶相含有の有無についてであり、具体的には、表1に記載したとおりである。 The first electrode 2 that is the front electrode is SnO 2 , and the second electrode 4 that is the back electrode is a ZnO / Ag laminated structure (the second semiconductor bonding layer 32 side is ZnO). The n-type semiconductor layer 31d and the p-type semiconductor layer 32d according to the semiconductor / electrode contact structure of the present invention were formed by changing the conditions by the Cat-PECVD method. The changed conditions are doping element concentration, thickness, addition of band gap widening element (adjustment of band gap value), presence / absence of Si crystal phase inclusion, and specifically, as described in Table 1.

p型半導体層31a及びn型半導体層32aはCat−PECVD法により、それぞれ製膜した。これらの半導体層は、表lに示すように、いずれもドーピング元素濃度が1×1018cm−3以上となるようにドーパント量を調整しながら製膜を実施した。 The p-type semiconductor layer 31a and the n-type semiconductor layer 32a were formed by the Cat-PECVD method, respectively. As shown in Table 1, these semiconductor layers were formed while adjusting the dopant amount so that the doping element concentration was 1 × 10 18 cm −3 or more.

なお、表では省略したが、トップセルである第1の半導体接合層31のうち、光活性層31bについては、i型の水素化アモルファスシリコン膜を0.3μmの厚さで作製し、その上に積層するn型半導体層31cについては、ドーパントとしてPを3×1019〜1×1021cm−3の濃度で添加した水素化アモルファスシリコン膜を10nmの厚さで、双方ともCat−PECVD法により作製した。 Although omitted in the table, for the photoactive layer 31b of the first semiconductor junction layer 31 that is a top cell, an i-type hydrogenated amorphous silicon film is formed to a thickness of 0.3 μm, and As for the n-type semiconductor layer 31c laminated on the substrate, a hydrogenated amorphous silicon film to which P is added as a dopant at a concentration of 3 × 10 19 to 1 × 10 21 cm −3 has a thickness of 10 nm, both of which are Cat-PECVD methods. It was produced by.

さらに、ボトムセルである第2の半導体接合層32のうち、p型半導体層32cについては、ドーパントとしてBを1×1019〜7×1020cm−3の濃度で添加した微結晶シリコン相を含む結晶質シリコン膜を10nmの厚さで、その上に積層する光活性層32bについては、i型の微結晶シリコン膜を2μmの厚さで作製し、双方ともCat−PECVD法により作製した。 Further, of the second semiconductor junction layer 32 that is a bottom cell, the p-type semiconductor layer 32 c includes a microcrystalline silicon phase to which B is added as a dopant at a concentration of 1 × 10 19 to 7 × 10 20 cm −3. As for the photoactive layer 32b stacked on the crystalline silicon film with a thickness of 10 nm, an i-type microcrystalline silicon film was formed with a thickness of 2 μm, and both were prepared by Cat-PECVD method.

表1中、試料No.1は、半導体/電極の界面に逆導電型半導体層を設けない従来のコンタクト構造によるものである。他は全て本発明の構造にかかる半導体/電極の界面に逆導電型の半導体層を設けたものであるが、試料No.5、8、13、16については、ドーピング元素濃度が本発明の範囲外となるように製膜を行ったものである。   In Table 1, Sample No. Reference numeral 1 denotes a conventional contact structure in which a reverse conductivity type semiconductor layer is not provided at the semiconductor / electrode interface. The others are provided with a semiconductor layer of reverse conductivity type at the semiconductor / electrode interface according to the structure of the present invention. Films 5, 8, 13, and 16 were formed so that the doping element concentration was outside the range of the present invention.

なお、表1に記載したドーピング元素濃度となるようにするために、あらかじめドーパントガスの添加量を変えて作製した試料を、SIMS(二次イオン質量分析)により測定を行うことにより、製膜条件を決定した。SIMSでは、ドーピング元素のうち、Bについては1次イオン源としてO2+を用い、Pについては1次イオン源としてCsを用いた。また、元素濃度を見積もるにあたっては、分析目的領域内の異なる数点を測定してその平均をとることで行った。 In order to obtain the doping element concentrations shown in Table 1, a sample prepared by changing the addition amount of the dopant gas in advance was measured by SIMS (secondary ion mass spectrometry) to obtain the film forming conditions. It was determined. In SIMS, among the doping elements, O 2+ was used as the primary ion source for B, and Cs + was used as the primary ion source for P. The element concentration was estimated by measuring several different points in the analysis target area and taking the average.

また、厚みについては、各製膜条件にて予めダミー基板上に製膜した膜の膜厚を触針法段差測定器にて計測し、そこから割り出した製膜速度を用いて狙いの膜厚とした。   Regarding the thickness, the film thickness of the film formed on the dummy substrate in advance under each film forming condition is measured with a stylus method step measuring instrument, and the target film thickness is determined using the film forming speed determined from the measured film thickness. It was.

また、薄膜のバンドギャップ値については、薄膜をガラス基板上に製膜して、その分光透過率データから算出した光吸収係数αを用いて算出するいわゆるタウツプロット法をとった(αhν∝(hν−Eg)の関係式を用い、αhνの平方根をhνに対してプロットすればEgが求まる;なお、前式において右辺を3乗とする場合は、αhνの3乗根をhνに対してプロットしてEgを求める)。表1に示した値は2乗根プロットによる値である。 As for the band gap value of the thin film, a so-called tautz plot method is used in which the thin film is formed on a glass substrate and calculated using the light absorption coefficient α calculated from the spectral transmittance data (αhν∝ (hν− Eg) Eg can be obtained by plotting the square root of αhν with respect to hν using the relational expression of 2 ; when the right side is set to the third power in the previous equation, the third root of αhν is plotted with respect to hν. To obtain Eg). The values shown in Table 1 are values according to a square root plot.

さらに、Si結晶相を含有の有無については、ラマン分光評価法により結晶化率が60%以上の微結晶Si相となっている場合を含有有(図中○印)とし、それ未満である場合を含有無(図中×)として判定を行った。結晶化率については、ラマン散乱スペクトルにおける結晶相ピーク強度/(結晶相ピーク強度+非晶質相ピーク強度)で定義し、結晶相ピーク強度は、500〜510cm−1でのピーク強度+520cm−1でのピーク強度とし、また、非晶質相ピーク強度は480cm−1でのピーク強度として定義した。なお、ラマンスペクトルの測定は、励起光にHe−Neレーザー(波長632.8nm)を用いたRenishaw製Ramanscope Sytem 1000を使用した。 Furthermore, regarding the presence or absence of Si crystal phase, the case where it is a microcrystalline Si phase having a crystallization rate of 60% or more by Raman spectroscopic evaluation method is included (circle mark in the figure), and the case is less than that Was determined as containing no (× in the figure). The crystallization rate, defined crystalline phase peak intensity in the Raman scattering spectrum / (crystalline phase peak intensity + amorphous phase peak intensity), the crystalline phase peak intensity, a peak intensity at 500~510cm -1 + 520cm -1 And the amorphous phase peak intensity was defined as the peak intensity at 480 cm −1 . The Raman spectrum was measured using a Ramanscope System 1000 manufactured by Renishaw using a He—Ne laser (wavelength 632.8 nm) as excitation light.

表1に示した各試料の薄膜太陽電池素子の特性及び評価結果について、表2に記載する。

Figure 0004911878
Table 2 shows the characteristics and evaluation results of the thin-film solar cell elements of the samples shown in Table 1.
Figure 0004911878

ここで表2中の平均特性と歩留まりを出すにあたっては、10cm角基板上に48個の素子を作り、平均特性と歩留まりを評価した。総合評価は、試料No.1の従来構造を基準として、△:効果はあるがそれほど顕著ではないもの、○:良好な効果が得られたもの、◎:顕著な効果が得られたもの、の3種類で判定を行った。   Here, in order to obtain the average characteristics and yield in Table 2, 48 elements were formed on a 10 cm square substrate, and the average characteristics and yield were evaluated. Comprehensive evaluation was conducted using sample no. Based on the conventional structure of No. 1, determination was made by three types: Δ: effective but not so remarkable, ○: good effect obtained, ◎: remarkable effect obtained. .

表2より、本発明の範囲外の試料No.1、5、8、13、16については、△以下であるが、その他については、概ねそれ以上の良好な結果となり、本発明の構造が、素子特性の向上及び歩留まり向上に大きな効果を有することが確認できた。   From Table 2, the sample No. out of the scope of the present invention. 1, 5, 8, 13, 16 are less than or equal to Δ, but the others are generally better than that, and the structure of the present invention has a great effect on improving device characteristics and yield. Was confirmed.

本発明の第1の実施形態に基づき、バルク型太陽電池素子を以下のようにして形成した。条件を表3に示す。

Figure 0004911878
Based on the first embodiment of the present invention, a bulk type solar cell element was formed as follows. The conditions are shown in Table 3.
Figure 0004911878

300μm厚のp型Si基板(ドーパントB濃度、2×1016cm−3)をp型Si光活性領域505とし、その上に、n型Si領域504を熱拡散法によりPをドーピング元素濃度が1×1018cm−3以上となるように作製した。さらに、p型Si−BSF領域506を、ペースト印刷焼成法によって、Alをドーピングした。 A p-type Si substrate (dopant B concentration, 2 × 10 16 cm −3 ) having a thickness of 300 μm is used as a p-type Si photoactive region 505, on which an n-type Si region 504 is doped with P by a thermal diffusion method, It produced so that it might become 1 * 10 < 18 > cm < -3 > or more. Further, the p-type Si—BSF region 506 was doped with Al by a paste printing firing method.

その後、これらの領域上にそれぞれ、本発明の半導体/電極のコンタクト構造にかかるp型Si領域503及びn型Si領域507をCat−PECVD法により条件を変更しながら製膜した。変更した条件は、ドーピング元素濃度、厚み、Si結晶相含有の有無についてであり、具体的には、表3に記載したとおりである。なお、p型Si領域503については、マスクにより後述する表電極501のサイズに合わせて製膜を行った。   Thereafter, a p-type Si region 503 and an n-type Si region 507 according to the semiconductor / electrode contact structure of the present invention were formed on these regions while changing the conditions by the Cat-PECVD method. The changed conditions are the doping element concentration, thickness, and presence / absence of Si crystal phase inclusion, and are specifically as described in Table 3. In addition, about the p-type Si area | region 503, it formed into a film according to the size of the surface electrode 501 mentioned later with a mask.

さらに、これらの領域の上に、窒化シリコンの反射防止膜をPECVD法により約75nmの膜厚で製膜し、その後、表電極501及び裏電極508を、いずれもAgをスパッタにより形成した。なお、表電極501は櫛形パターンとし、裏電極508は全面に製膜を行った。   Further, an antireflection film of silicon nitride was formed on these regions with a film thickness of about 75 nm by PECVD, and then the front electrode 501 and the back electrode 508 were both formed by sputtering Ag. The front electrode 501 has a comb pattern, and the back electrode 508 is formed on the entire surface.

表3中、試料No.1は、半導体/電極の界面に逆導電性の半導体領域を設けない従来のコンタクト構造によるものである。他は全て本発明の構造にかかる半導体/電極の界面に逆導電性の半導体領域を設けたものであるが、試料No.2は表電極501側のみに設けたもの、試料No.3は裏電極508側のみに設けたものであり、試料No.4は、表電極501、裏電極508の双方に設けたものである。   In Table 3, sample no. Reference numeral 1 shows a conventional contact structure in which a semiconductor region having a reverse conductivity is not provided at the semiconductor / electrode interface. All others are provided with a semiconductor region of reverse conductivity at the semiconductor / electrode interface according to the structure of the present invention. 2 is provided only on the surface electrode 501 side. 3 is provided only on the back electrode 508 side. 4 is provided on both the front electrode 501 and the back electrode 508.

なお、ドーピング元素濃度や厚み、Si結晶相の含有の有無などの測定方法や判定方法については、実施例1に示したものと全く同様にして行った。   Note that the measurement method and determination method, such as the doping element concentration and thickness, and the presence or absence of the Si crystal phase, were carried out in exactly the same manner as in Example 1.

表3に示した各試料のバルク太陽電池素子の特性及び評価結果について、表4に記載する。

Figure 0004911878
Table 4 shows the characteristics and evaluation results of the bulk solar cell elements of the samples shown in Table 3.
Figure 0004911878

総合評価は、試料No.1の従来構造を基準として、○:良好な効果が得られたもの、◎:顕著な効果が得られたもの、の2種類で判定を行った。   Comprehensive evaluation was conducted using sample no. Based on the conventional structure of No. 1, the determination was made in two types: ○: a good effect was obtained, and ◎: a remarkable effect was obtained.

表4より、従来構造の試料No.1では、90%以下の歩留まりしか得られなかったが、本発明の試料No.2〜4については、いずれも良好な結果が得られている。特に、表電極501、裏電極508の双方に本発明の半導体/電極のコンタクト構造を設けた試料No.4は、非常に良好な結果が得られた。本発明の構造が、素子特性の向上及び歩留まり向上に大きな効果を有することが確認できた。   From Table 4, the sample No. 1, only a yield of 90% or less was obtained. Good results were obtained for 2-4. In particular, sample No. 1 in which both the front electrode 501 and the back electrode 508 are provided with the semiconductor / electrode contact structure of the present invention. No. 4 gave very good results. It was confirmed that the structure of the present invention has a great effect on the improvement of device characteristics and the yield.

本発明の一実施形態である多接合型の薄膜Si太陽電池素子の構造を示す断面図である。It is sectional drawing which shows the structure of the multijunction type thin film Si solar cell element which is one Embodiment of this invention. 図6の本発明の半導体/電極のコンタクト構造を適用したpin接合型半導体素子のバンド図である。FIG. 7 is a band diagram of a pin junction type semiconductor device to which the semiconductor / electrode contact structure of the present invention of FIG. 6 is applied. 従来のpin接合型太陽電池の構成図である。It is a block diagram of the conventional pin junction type solar cell. 従来のpin接合型半導体素子のバンド図である。It is a band figure of the conventional pin junction type semiconductor element. 本発明の一実施形態であるバルク型太陽電池素子の構成図である。It is a block diagram of the bulk type solar cell element which is one Embodiment of this invention. 本発明の半導体/電極のコンタクト構造を適用したpin接合型素子の構造を示す断面図である。It is sectional drawing which shows the structure of the pin junction type element to which the contact structure of the semiconductor / electrode of this invention is applied. 図1の本発明の多接合型の薄膜Si太陽電池の、接触前の状態を示すバンド図である。It is a band figure which shows the state before a contact of the multijunction type thin film Si solar cell of this invention of FIG. 図1の本発明の多接合型の薄膜Si太陽電池の、接触後の状態を示すバンド図である。It is a band figure which shows the state after a contact of the multi-junction type thin film Si solar cell of this invention of FIG. 本発明の太陽電池モジュールの断面の構成を示す模式図である。It is a schematic diagram which shows the structure of the cross section of the solar cell module of this invention.

符号の説明Explanation of symbols

1:基板
2:第1の電極
3:半導体多層膜
3a:p型半導体層
3b:i型半導体層
3c:n型半導体層
31:第1の半導体接合層
31a:p型半導体層
31b:光活性層
31c:n型半導体層
31d:n型半導体層
32:第2の半導体接合層
32a:p型半導体層
32b:光活性層
32c:n型半導体層
32d:p型半導体層
4:第2の電極
501:表電極
502:反射防止膜
503:p型Si領域
504:n型Si領域
505:p型Si光活性領域
506:p型Si−BSF領域
507:n型Si領域
508:裏電極
6:n型半導体
7:p型半導体
10:太陽電池素子
11:タブ
12:透光性パネル
13:充填材
14:裏面保護材
15:出力配線
16:端子ボックス
17:太陽電池モジュール
1: Substrate 2: First electrode 3: Semiconductor multilayer film 3a: p-type semiconductor layer 3b: i-type semiconductor layer 3c: n-type semiconductor layer 31: first semiconductor junction layer 31a: p-type semiconductor layer 31b: photoactive Layer 31c: n-type semiconductor layer 31d: n-type semiconductor layer 32: second semiconductor junction layer 32a: p-type semiconductor layer 32b: photoactive layer 32c: n-type semiconductor layer 32d: p-type semiconductor layer 4: second electrode 501: front electrode 502: antireflection film 503: p-type Si region 504: n-type Si region 505: p-type Si photoactive region 506: p-type Si-BSF region 507: n-type Si region 508: back electrode 6: n Type semiconductor 7: p-type semiconductor 10: solar cell element 11: tab 12: translucent panel 13: filler 14: back surface protective material 15: output wiring 16: terminal box 17: solar cell module

Claims (33)

一導電型を示す半導体と電極とのコンタクト部において、前記一導電型半導体と前記電極との間に前記一導電型半導体とは逆の導電型を示す逆導電型半導体を介在させるとともに、前記一導電型半導体と前記逆導電型半導体とが接する領域の両半導体中のドーピング元素濃度を1×1018/cm以上5×1021/cm以下とした半導体/電極のコンタクト構造であって、前記逆導電型半導体の厚みが一原子層以上5nm以下であることを特徴とする半導体/電極のコンタクト構造。 In a contact portion between a semiconductor having one conductivity type and an electrode, a reverse conductivity semiconductor having a conductivity type opposite to the one conductivity type semiconductor is interposed between the one conductivity type semiconductor and the electrode, and A semiconductor / electrode contact structure in which a doping element concentration in both semiconductors in a region where the conductive semiconductor and the reverse conductive semiconductor are in contact is 1 × 10 18 / cm 3 or more and 5 × 10 21 / cm 3 or less , A semiconductor / electrode contact structure, wherein the thickness of the reverse conductivity type semiconductor is not less than one atomic layer and not more than 5 nm . 記一導電型半導体と前記逆導電型半導体とが接する領域において、前記逆導電型半導体中のドーピング元素濃度を所定厚みd1にわたって、1×1018/cm以上5×1021/cm以下としたことを特徴とする請求項1に記載の半導体/電極のコンタクト構造。 In the region before Symbol the one conductivity type semiconductor and said opposite conductivity type semiconductor in contact, the doping element concentration of the opposite conductivity type in the semiconductor over a given thickness d1, 1 × 10 18 / cm 3 or more to 5 × 10 21 / cm 3 2. The semiconductor / electrode contact structure according to claim 1, wherein: 前記所定厚みd1は、一原子層以上前記逆導電型半導体の全厚み以下であることを特徴とする請求項2に記載の半導体/電極のコンタクト構造。   3. The semiconductor / electrode contact structure according to claim 2, wherein the predetermined thickness d1 is not less than one atomic layer and not more than the total thickness of the reverse conductivity type semiconductor. 前記一導電型半導体と前記逆導電型半導体とが接する領域において、前記一導電型半導体中のドーピング元素濃度を所定厚みd2にわたって、1×1018/cm以上5×1021/cm以下としたことを特徴とする請求項2又は請求項3に記載の半導体/電極のコンタクト構造。 In a region where the one conductivity type semiconductor and the opposite conductivity type semiconductor are in contact with each other, the doping element concentration in the one conductivity type semiconductor is 1 × 10 18 / cm 3 or more and 5 × 10 21 / cm 3 or less over a predetermined thickness d2. 4. The semiconductor / electrode contact structure according to claim 2, wherein the contact structure is a semiconductor / electrode contact structure. 前記所定厚みd2は、一原子層以上前記一導電型半導体の全厚み以下であることを特徴とする請求項4に記載の半導体/電極のコンタクト構造。   5. The semiconductor / electrode contact structure according to claim 4, wherein the predetermined thickness d2 is not less than one atomic layer and not more than the total thickness of the one conductivity type semiconductor. 前記逆導電型半導体中には半導体のバンドギャップを拡大する元素が含まれていることを特徴とする請求項1乃至請求項のいずれか一項に記載の半導体/電極のコンタクト構造。 Contact structure of a semiconductor / electrode according to any one of claims 1 to 5, characterized in that said in opposite conductivity type semiconductor contains elements to enlarge the band gap of the semiconductor. 前記バンドギャップを拡大する元素は、炭素、酸素、窒素からなる群から選択された少なくとも一つの元素を含むことを特徴とする請求項に記載の半導体/電極のコンタクト構造。 7. The semiconductor / electrode contact structure according to claim 6 , wherein the element that expands the band gap includes at least one element selected from the group consisting of carbon, oxygen, and nitrogen. 前記逆導電型半導体中には半導体の光吸収係数を低減する領域が含まれていることを特
徴とする請求項1乃至請求項のいずれか一項に記載の半導体/電極のコンタクト構造。
Contact structure of a semiconductor / electrode according to any one of claims 1 to 7, characterized in that said in opposite conductivity type semiconductor contains areas to reduce light absorption coefficient of the semiconductor.
前記吸収係数を低減する領域は、結晶含有相であることを特徴とする請求項に記載の半導体/電極のコンタクト構造。 9. The semiconductor / electrode contact structure according to claim 8 , wherein the region for reducing the absorption coefficient is a crystal-containing phase. 前記電極は透明導電材料からなっていることを特徴とする請求項1乃至請求項のいずれか一項に記載の半導体/電極のコンタクト構造。 The semiconductor / electrode contact structure according to any one of claims 1 to 9 , wherein the electrode is made of a transparent conductive material. 一導電型を示す半導体と電極とのコンタクト部において、前記一導電型半導体と前記電極との間に前記一導電型半導体とは逆の導電型を示す逆導電型半導体を介在させるとともに、前記一導電型半導体と前記逆導電型半導体とが接する領域の両半導体中のドーピング元素濃度を1×10 18 /cm 以上5×10 21 /cm 以下とした半導体/電極のコンタクト構造であって、前記電極は金属材料からなっていることを特徴とする半導体/電極のコンタクト構造。 In a contact portion between a semiconductor having one conductivity type and an electrode, a reverse conductivity semiconductor having a conductivity type opposite to the one conductivity type semiconductor is interposed between the one conductivity type semiconductor and the electrode, and A semiconductor / electrode contact structure in which a doping element concentration in both semiconductors in a region where the conductive semiconductor and the reverse conductive semiconductor are in contact is 1 × 10 18 / cm 3 or more and 5 × 10 21 / cm 3 or less, contact structure of the electrode you characterized in that it consists of metallic material semiconductors / electrodes. 記一導電型半導体と前記逆導電型半導体とが接する領域において、前記逆導電型半導体中のドーピング元素濃度を所定厚みd1にわたって、1×1018/cm以上5×1021/cm以下としたことを特徴とする請求項11に記載の半導体/電極のコンタクト構造。 In the region before Symbol the one conductivity type semiconductor and said opposite conductivity type semiconductor in contact, the doping element concentration of the opposite conductivity type in the semiconductor over a given thickness d1, 1 × 10 18 / cm 3 or more to 5 × 10 21 / cm 3 12. The semiconductor / electrode contact structure according to claim 11, wherein: 前記所定厚みd1は、一原子層以上前記逆導電型半導体の全厚み以下であることを特徴とする請求項12に記載の半導体/電極のコンタクト構造。 13. The semiconductor / electrode contact structure according to claim 12 , wherein the predetermined thickness d1 is not less than one atomic layer and not more than the total thickness of the reverse conductivity type semiconductor. 前記一導電型半導体と前記逆導電型半導体とが接する領域において、前記一導電型半導体中のドーピング元素濃度を所定厚みd2にわたって、1×1018/cm以上5×1021/cm以下としたことを特徴とする請求項12又は請求項13に記載の半導体/電極のコンタクト構造。 In a region where the one conductivity type semiconductor and the opposite conductivity type semiconductor are in contact with each other, the doping element concentration in the one conductivity type semiconductor is 1 × 10 18 / cm 3 or more and 5 × 10 21 / cm 3 or less over a predetermined thickness d2. contact structure of a semiconductor / electrode according to claim 12 or claim 13, characterized in that the. 前記所定厚みd2は、一原子層以上前記一導電型半導体の全厚み以下であることを特徴とする請求項14に記載の半導体/電極のコンタクト構造。 15. The semiconductor / electrode contact structure according to claim 14 , wherein the predetermined thickness d2 is not less than one atomic layer and not more than the total thickness of the one conductivity type semiconductor. 前記逆導電型半導体の厚みが一原子層以上5nm以下であることを特徴とする請求項11乃至請求項15のいずれか一項に記載の半導体/電極のコンタクト構造。 16. The semiconductor / electrode contact structure according to claim 11, wherein the thickness of the reverse conductivity type semiconductor is not less than one atomic layer and not more than 5 nm. 前記逆導電型半導体中には半導体のバンドギャップを拡大する元素が含まれていることを特徴とする請求項11乃至請求項16のいずれか一項に記載の半導体/電極のコンタクト構造。 Contact structure of a semiconductor / electrode according to any one of claims 11 to 16, characterized in that said in opposite conductivity type semiconductor contains elements to enlarge the band gap of the semiconductor. 前記バンドギャップを拡大する元素は、炭素、酸素、窒素からなる群から選択された少なくとも一つの元素を含むことを特徴とする請求項17に記載の半導体/電極のコンタクト構造。 18. The semiconductor / electrode contact structure according to claim 17 , wherein the element that expands the band gap includes at least one element selected from the group consisting of carbon, oxygen, and nitrogen. 前記逆導電型半導体中には半導体の光吸収係数を低減する領域が含まれていることを特徴とする請求項11乃至請求項18のいずれか一項に記載の半導体/電極のコンタクト構造。 Contact structure of a semiconductor / electrode according to any one of claims 11 to 18, characterized in that it contains areas to reduce light absorption coefficient of the semiconductor in the opposite conductivity type semiconductor. 前記吸収係数を低減する領域は、結晶含有相であることを特徴とする請求項19に記載の半導体/電極のコンタクト構造。 20. The semiconductor / electrode contact structure according to claim 19 , wherein the region for reducing the absorption coefficient is a crystal-containing phase. 一導電型を示す半導体と電極とのコンタクト部において、前記一導電型半導体と前記電
極との間に前記一導電型半導体とは逆の導電型を示す逆導電型半導体を介在させるとともに、前記一導電型半導体と前記逆導電型半導体とが接する領域の両半導体中のドーピング元素濃度を1×10 18 /cm 以上5×10 21 /cm 以下とした半導体/電極のコンタクト構造であって、前記電極は、透明導電材料層と金属材料層との二層構造よりなるとともに、前記透明導電材料層は、半導体とのコンタクト面側に位置していることを特徴とする半導体/電極のコンタクト構造。
In the contact portion between the semiconductor having one conductivity type and the electrode, the one conductivity type semiconductor and the electrode are provided.
A doping element concentration in both semiconductors in a region where the one-conductivity-type semiconductor and the opposite-conductivity-type semiconductor are in contact with each other, with a reverse-conductivity-type semiconductor having a conductivity type opposite to that of the one-conductivity-type semiconductor interposed therebetween 1 × 10 18 / cm 3 or more and 5 × 10 21 / cm 3 or less of a semiconductor / electrode contact structure, wherein the electrode has a two-layer structure of a transparent conductive material layer and a metal material layer, the transparent conductive material layer, the semi-conductor / contact of the electrode structure you characterized by being located on the contact surface side of the semiconductor.
記一導電型半導体と前記逆導電型半導体とが接する領域において、前記逆導電型半導体中のドーピング元素濃度を所定厚みd1にわたって、1×1018/cm以上5×1021/cm以下としたことを特徴とする請求項21に記載の半導体/電極のコンタクト構造。 In the region before Symbol the one conductivity type semiconductor and said opposite conductivity type semiconductor in contact, the doping element concentration of the opposite conductivity type in the semiconductor over a given thickness d1, 1 × 10 18 / cm 3 or more to 5 × 10 21 / cm 3 The semiconductor / electrode contact structure according to claim 21, wherein 前記所定厚みd1は、一原子層以上前記逆導電型半導体の全厚み以下であることを特徴とする請求項22に記載の半導体/電極のコンタクト構造。 23. The semiconductor / electrode contact structure according to claim 22 , wherein the predetermined thickness d1 is not less than one atomic layer and not more than the total thickness of the reverse conductivity type semiconductor. 前記一導電型半導体と前記逆導電型半導体とが接する領域において、前記一導電型半導体中のドーピング元素濃度を所定厚みd2にわたって、1×1018/cm以上5×1021/cm以下としたことを特徴とする請求項22又は請求項23に記載の半導体/電極のコンタクト構造。 In a region where the one conductivity type semiconductor and the opposite conductivity type semiconductor are in contact with each other, the doping element concentration in the one conductivity type semiconductor is 1 × 10 18 / cm 3 or more and 5 × 10 21 / cm 3 or less over a predetermined thickness d2. 24. The semiconductor / electrode contact structure according to claim 22 or 23 . 前記所定厚みd2は、一原子層以上前記一導電型半導体の全厚み以下であることを特徴とする請求項24に記載の半導体/電極のコンタクト構造。 25. The semiconductor / electrode contact structure according to claim 24 , wherein the predetermined thickness d2 is not less than one atomic layer and not more than the total thickness of the one conductivity type semiconductor. 前記逆導電型半導体の厚みが一原子層以上5nm以下であることを特徴とする請求項21乃至請求項25のいずれか一項に記載の半導体/電極のコンタクト構造。 The semiconductor / electrode contact structure according to any one of claims 21 to 25 , wherein the thickness of the reverse conductivity type semiconductor is not less than one atomic layer and not more than 5 nm. 前記逆導電型半導体中には半導体のバンドギャップを拡大する元素が含まれていることを特徴とする請求項2乃至請求項26のいずれか一項に記載の半導体/電極のコンタクト構造。 Contact structure of a semiconductor / electrode according to any one of claims 2 1 to claim 26, characterized in that it contains the elements to enlarge the band gap of the semiconductor in said opposite conductivity type semiconductor. 前記バンドギャップを拡大する元素は、炭素、酸素、窒素からなる群から選択された少なくとも一つの元素を含むことを特徴とする請求項27に記載の半導体/電極のコンタクト構造。 28. The semiconductor / electrode contact structure according to claim 27 , wherein the element that widens the band gap includes at least one element selected from the group consisting of carbon, oxygen, and nitrogen. 前記逆導電型半導体中には半導体の光吸収係数を低減する領域が含まれていることを特徴とする請求項21乃至請求項28のいずれか一項に記載の半導体/電極のコンタクト構造。 Contact structure of a semiconductor / electrode according to any one of claims 21 to claim 28, characterized in that it contains areas to reduce light absorption coefficient of the semiconductor in the opposite conductivity type semiconductor. 前記吸収係数を低減する領域は、結晶含有相であることを特徴とする請求項29に記載の半導体/電極のコンタクト構造。 30. The semiconductor / electrode contact structure according to claim 29 , wherein the region where the absorption coefficient is reduced is a crystal-containing phase. 複数の半導体/電極コンタクト部を有する半導体素子において、その半導体/電極コンタクト部のうちの少なくとも一つが、請求項1乃至請求項30のいずれか一項に記載の半導体/電極のコンタクト構造であることを特徴とする半導体素子。 The semiconductor / electrode contact structure according to any one of claims 1 to 30 , wherein at least one of the semiconductor / electrode contact portions is a semiconductor element having a plurality of semiconductor / electrode contact portions. A semiconductor element characterized by the above. 請求項31に記載の半導体素子を用いたことを特徴とする太陽電池素子。 32. A solar cell element comprising the semiconductor element according to claim 31 . 互いに電気的に接続されて配列された、複数枚の太陽電池素子を有する太陽電池モジュールであって、前記複数枚の太陽電池素子は、請求項32に記載の太陽電池素子を含むことを特徴とする太陽電池モジュール。 A solar cell module having a plurality of solar cell elements arranged in an electrically connected manner, wherein the plurality of solar cell elements includes the solar cell element according to claim 32. Solar cell module.
JP2004188948A 2003-06-26 2004-06-25 Semiconductor / electrode contact structure and semiconductor element, solar cell element, and solar cell module using the same Expired - Fee Related JP4911878B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004188948A JP4911878B2 (en) 2003-06-26 2004-06-25 Semiconductor / electrode contact structure and semiconductor element, solar cell element, and solar cell module using the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003182584 2003-06-26
JP2003182584 2003-06-26
JP2004188948A JP4911878B2 (en) 2003-06-26 2004-06-25 Semiconductor / electrode contact structure and semiconductor element, solar cell element, and solar cell module using the same

Publications (2)

Publication Number Publication Date
JP2005039252A JP2005039252A (en) 2005-02-10
JP4911878B2 true JP4911878B2 (en) 2012-04-04

Family

ID=34220302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004188948A Expired - Fee Related JP4911878B2 (en) 2003-06-26 2004-06-25 Semiconductor / electrode contact structure and semiconductor element, solar cell element, and solar cell module using the same

Country Status (1)

Country Link
JP (1) JP4911878B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5341297B2 (en) * 2005-11-17 2013-11-13 シャープ株式会社 Compound single crystal solar cell and method for producing compound single crystal solar cell
DE102005013668B3 (en) * 2005-03-14 2006-11-16 Universität Stuttgart solar cell
JP4290747B2 (en) 2006-06-23 2009-07-08 シャープ株式会社 Photoelectric conversion element and photoelectric conversion element with interconnector
EP2242111A4 (en) * 2008-02-06 2013-01-23 Kyocera Corp Process for producing solar battery element and solar battery element

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2688219B2 (en) * 1988-09-13 1997-12-08 三井東圧化学株式会社 Photoelectric conversion element

Also Published As

Publication number Publication date
JP2005039252A (en) 2005-02-10

Similar Documents

Publication Publication Date Title
US7560750B2 (en) Solar cell device
JP4811945B2 (en) Thin film photoelectric converter
US20130206219A1 (en) Cooperative photovoltaic networks and photovoltaic cell adaptations for use therein
JP5726377B2 (en) Solar cell and manufacturing method thereof
KR20080050449A (en) Silicon-based thin-film photoelectric converter and method of manufacturing the same
US20220416107A1 (en) Bifacial tandem photovoltaic cells and modules
JP5022341B2 (en) Photoelectric conversion device
TW201508936A (en) Photovoltaic generation element and manufacturing method thereof
JP2005038907A (en) Integrated photoelectric converter
JP2007035914A (en) Thin film photoelectric converter
JP4565912B2 (en) Multi-junction semiconductor element and solar cell element using the same
JP4911878B2 (en) Semiconductor / electrode contact structure and semiconductor element, solar cell element, and solar cell module using the same
JP4864077B2 (en) Photoelectric conversion device and manufacturing method thereof
WO2011030598A1 (en) Production method for photovoltaic device
JP2014072416A (en) Solar cell and manufacturing method therefor, solar cell module
JP5030745B2 (en) Method for manufacturing photoelectric conversion device
JP2005353836A (en) Solar cell element and solar cell module using the same
JP4215697B2 (en) Photoelectric conversion device and manufacturing method thereof
WO2010064455A1 (en) Photoelectric conversion device
JP4441377B2 (en) Photoelectric conversion device and manufacturing method thereof
JPWO2006049003A1 (en) Method for manufacturing thin film photoelectric conversion device
JP5763411B2 (en) Stacked photoelectric conversion device
JP4173692B2 (en) Solar cell element and manufacturing method thereof
JP4864078B2 (en) Photoelectric conversion device and manufacturing method thereof
JP2008251914A (en) Multijunction photoelectric converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120117

R150 Certificate of patent or registration of utility model

Ref document number: 4911878

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150127

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees