JP4910127B2

JP4910127B2 - 半導体温度センサ回路，半導体集積回路および半導体温度センサ回路の調整方法

Info

Publication number: JP4910127B2
Application number: JP2006058740A
Authority: JP
Inventors: 昌浩佐々木; 邦博浅田; 誠池田
Original assignee: University of Tokyo NUC
Current assignee: University of Tokyo NUC
Priority date: 2006-03-03
Filing date: 2006-03-03
Publication date: 2012-04-04
Anticipated expiration: 2026-03-03
Also published as: JP2007240157A

Description

本発明は、半導体温度センサ回路，半導体集積回路および半導体温度センサ回路の調整方法に関し、特に、低電源電圧（１Ｖ以下）で動作可能な高精度温度センサ回路に関するものである。

半導体プロセスの微細化により集積されるトランジスタ数が飛躍的に上昇したことに伴い、単位面積あたりの消費電力は増加しておりCPU（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ：中央演算処理装置）などのVLSI（超大規模集積回路）における熱設計が重要な問題となっている。熱によるダメージを減らし、信頼性を向上させるために常にチップ温度を監視するセンサやコントロール回路が内蔵され始めている。これにより、ジャンクション温度やダイチップの平均温度が仕様を超えないよう監視・制御を行うことで、VLSIにダメージを与えることなく動作させることが出来る。

このような背景から、CPU等のプロセッサーは、温度センサとしてThermal Diodeを内蔵している（非特許文献１〜３）。このThermal Diodeは単独で動作しないので、通常ダイチップの平均温度を検出し、FAN回転数、周波数、コア電圧などを制御するオフチップのThermal Monitoring（温度監視）回路が別途必要となる。最近のプロセッサー(CELL, Itanium, POWER5など)では、チップ全体や複数のCPUコアに対して厳密な温度管理を行うため、複数の温度センサ・コントローラを内蔵している（非特許文献４〜６）。

温度センサを実現するには様々な方法があり、もっとも一般的な方法は、CMOSプロセスに存在する寄生PNPトランジスタをダイオード接続して用い(Thermal Diode)、異なる2種類の電流を印加した場合のベース−エミッタ電圧の差を利用する方式である（非特許文献１〜３、７〜９）。

図１０にCMOSにおけるThermal Diodeの一例を示す。通常、このダイオードはベースとコレクタをグランドに接続したSubstrate PNPトランジスタのベース−エミッタ接合を用いる。温度は、オフチップのモニタリング回路によりダイオードが順方向バイアスとなるような異なる2種類の電流を印加し、それぞれの電流が印加されたときのベース−エミッタ電圧を計測し、その電位差を温度に変換することにより得られる（図１１）（非特許文献１〜３）。

Thermal Diodeを用いた温度計測は、ある程度の誤差が発生するので（±２℃ Intel（非特許文献１）,±10℃ AMD（非特許文献２））、最大ジャンクション温度の仕様は、このエラーを考慮に入れマージンを大きくする必要があり、性能の低下や熱設計のコスト上昇を伴う。そのためThermal Diodeのエラーを低減する手法も提案されているが（非特許文献７）、モニタリング回路で複雑な補正演算が必要となり、チップ面積、演算時間、消費電流が増加するため、オンチップ温度計測・管理システムには適切ではない。

別の方法として、0.35μm以下のプロセスでtime-to-digital変換方式やring-oscillator方式を用いた温度センサを実現する方法もあるが１Ｖ以下での動作は確認されていない。

非特許文献１０では、1.0μmプロセスや０．８μmプロセスで極めて線形な特性を示すCMOSトランジスタのV_TH温度特性を利用した3-トランジスタ方式の半導体温度センサが紹介されている。
"Intel Pentium（登録商標） D Processor 900 Sequence and Intel Pentium（登録商標） Processor Extreme Edition 955 Datasheet: On 65 nm Process in the 775-land LGA Package and supporting Intel Extended Memory 64 Technology, and supporting Intel Virtualization Technology," Intel Corp., Document Number 310306-002, Jan. 2006. "AMD Functional Data Sheet, 940 Pin Package," Advanced Micro Devices, Inc., 31412, Rev 3.05, Jun., 2004. "IBM PowerPC 970FX RISC Microprocessor Data Sheet," IBM Corp., Preliminary Electrical Information, SA14-2760-05, Version 2.1, Oct., 2005. D. Pham, S. Asano, M. Bolliger, M. N. Day, H. P. Hofstee, C. Johns, J. Kahle, A. Kameyama, J. Keaty, Y. Masubuchi, M. Riley, D. Shippy, D. Stasiak, M. Suzuoki, M. Wang, J. Warnock, S. Weitzel, D. Wendel, T. Yamazaki, K. Yazawa, "The Design and Implementation of a First-Generation CELL Processor," ISSCC Dig. Tech. Papers, Paper 10.2, pp. 184-185, Feb., 2005. Christopher Poirier, Richard McGowen, Christopher Bostak, Samuel Naffziger, "Power and Temperature Control on a 90nm Itanium-Family Processor," ISSCC Dig. Tech. Papers, Paper 16.7, pp. 304-305, Feb., 2005. Joachim Clabes, Joshua Friedrich, Mark Sweet, Jack DiLullo, Sam Chu, Donald Plass, James Dawson, Paul Muench, Larry Powell, Michael Floyd, Balaram Sinharoy, Mike Lee, Michael Goulet, James Wagoner, Nicole Schwartz, Steve Runyon,Gary Gorman, Phillip Restle, Ronald Kalla, Joseph McGill, Steve Dodson, "Design and Implementation of the POWER5 Microprocessor," ISSCC Dig. Tech. Papers, Paper 3.1, pp. 56-57, Feb., 2004. Michiel A. P. Pertijs, Gerard C. M. Meijer, Johan H. Huijsing, "Precision Temperature Measurement Using CMOS Substrate PNP Transistors," IEEE Sensors Journal, vol. 4, no. 3, pp. 294-300, Jun. 2004. Mike Tuthill, "A Switched-Current, Switched-Capacitor Temperature Sensor in 0.6-μm CMOS," IEEE J. Solid-State Circuits, vol. 33, no. 7, pp. 1117-1122, Jul. 1998. Michiel A. P. Pertijs, Andrea Niederkorn, Xu Ma, Bill McKillop, Anton Bakker, and Johan H. Huijsing, "A CMOS Smart Temperature Sensor With a 3σInaccuracy of ±0.5℃ From -50℃ to 120℃," IEEE J. Solid-State Circuits, vol. 40, no. 2, pp. 454-461, Feb. 2005. Vladimir Szekely, Cs. Marta, Zs. Kohari, and Marta Rencz, "CMOS Sensors for On-Line Thermal Monitoring of VLSI Circuits," IEEE Tran. Very Large Scale Integration Systems, vol. 5, no. 3, pp. 270-276, Sep. 1997.

しかしながら、非特許文献１０で紹介されているCMOSトランジスタのV_TH温度特性を利用した３−トランジスタ方式の温度センサは、Deep-SubMicronプロセスでは、理想的ではない動作点での動作となり、特に１Ｖ以下の動作電圧では、高い線形性を実現するようなトランジスタサイズ調整は困難であり、結果として線形性が悪化する。

今後さらに微細化が進むと電源電圧の低下と素子バラツキの増加により、従来技術では、温度センサを高精度に実現することがますます困難になることが予想される。

本発明は以上の点を考慮してなされたもので、微細プロセス（たとえば、90nmプロセス以降のプロセス）での低電源電圧（１Ｖ以下）においても動作可能な高精度半導体温度センサ回路を提供することを目的とする。

本発明は、４−トランジスタ方式の高精度半導体温度センサ回路およびそれを用いた温度のセンシング方法である。すなわち、本発明は以下の通りである。

本発明における請求項１記載の半導体温度センサ回路は、ダイオード接続された第１の電界効果トランジスタと、前記第１の電界効果トランジスタと直列接続されるダイオード接続された第２の電界効果トランジスタと、前記第１の電界効果トランジスタとゲートどうしを接続してなる第３の電界効果トランジスタとを備え、前記第１および第２の電界効果トランジスタとからなる直列回路と、前記第３の電界効果トランジスタとを並列に接続してトランジスタ回路を構成し、前記トランジスタ回路の出力電圧から温度を検知する半導体温度センサ回路において、前記第３の電界効果トランジスタと並列接続される第４の電界効果トランジスタと、前記第４の電界効果トランジスタを飽和領域で動作させるゲート電圧を前記第４の電界効果トランジスタに供給する電圧供給源とからなり、前記第３の電界効果トランジスタのドレイン電流で生じる動作点を第４の電界効果トランジスタのドレイン電流によりシフトさせる動作点シフト回路を設け、前記第２の電界効果トランジスタのドレイン電流と、前記第３の電界効果トランジスタのドレイン電流と前記第４の電界効果トランジスタのドレイン電流の合計値と、が等しくなるときに、前記トランジスタ回路の出力電圧から温度を検知するものである。

本発明における請求項２記載の半導体温度センサ回路は、前記電圧供給源が、前記半導体温度センサ回路に電源電圧を供給するものであることを特徴とする。

本発明における請求項３記載の半導体温度センサ回路は、前記第１〜第４の電界効果トランジスタとは別に、前記第１〜第４の電界効果トランジスタの外部に前記電圧供給源を備えたことを特徴とするものである。

本発明における請求項４記載の半導体集積回路は、請求項１〜３のいずれか１項記載の半導体温度センサ回路を備えたことを特徴とするものである。

本発明における請求項５記載の半導体温度センサ回路の調整方法は、ダイオード接続された第１の電界効果トランジスタと、前記第１の電界効果トランジスタと直列接続されるダイオード接続された第２の電界効果トランジスタと、前記第１の電界効果トランジスタとゲートどうしを接続してなる第３の電界効果トランジスタとを備え、前記第１および第２の電界効果トランジスタとからなる直列回路と、前記第３の電界効果トランジスタとを並列に接続してトランジスタ回路を構成し、前記トランジスタ回路の出力電圧から温度を検知する半導体温度センサ回路において、前記第３の電界効果トランジスタと並列に第４の電界効果トランジスタを接続し、電圧供給源から前記第４の電界効果トランジスタに対して、前記第４の電界効果トランジスタを飽和領域で動作させるゲート電圧を供給することで、前記第３の電界効果トランジスタのドレイン電流で生じる動作点を第４の電界効果トランジスタのドレイン電流によりシフトさせ、前記第２の電界効果トランジスタのドレイン電流と、前記第３の電界効果トランジスタのドレイン電流と前記第４の電界効果トランジスタのドレイン電流の合計値と、が等しくなるときに、前記トランジスタ回路の出力電圧から温度を検知させることを特徴とする。

本発明における請求項６記載の半導体温度センサ回路の調整方法は、前記半導体温度センサ回路への電源電圧と共通に、前記ゲート電圧を供給することを特徴とする。

本発明における請求項７記載の半導体温度センサ回路の調整方法は、前記第１〜第４の電界効果トランジスタとは別に、前記第１〜第４の電界効果トランジスタの外部から前記ゲート電圧を供給することを特徴とする。

本発明の請求項１記載の半導体温度センサ回路および請求項５記載の半導体温度センサ回路の調整方法によれば、既存の第１〜第３の電界効果トランジスタで構成される３−トランジスタ回路に対して、第４の電界効果トランジスタを付加し、電圧供給源からのゲート電圧によりこの第４の電界効果トランジスタを飽和領域で動作させるだけで、第３の電界効果トランジスタのドレイン電流のみで生じる動作点を適切な値にシフトさせることが可能になり、半導体温度センサ回路の電源電圧が例えば１Ｖ以下の低電圧であっても、トランジスタ回路の出力電圧と温度との線形性を精度よく維持することが可能になる。

本発明の請求項２記載の半導体温度センサ回路および請求項６記載の半導体温度センサ回路の調整方法によれば、半導体温度センサ回路の各部に供給する電源電圧を利用して、第４の電界効果トランジスタに所望のゲート電圧を供給できるので、専用のバイアス回路が不要になる。

本発明の請求項３記載の半導体温度センサ回路および請求項７記載の半導体温度センサ回路の調整方法によれば、この外部の電源電圧よりこの各半導体温度センサ回路の第４の電界効果トランジスタに個別に最適の電圧を供給でき、プロセスバラツキに起因した測定誤差を低減することができる。

本発明の請求項４記載の半導体集積回路によれば、上記効果を発揮する半導体集積回路を実現できる。

以下図面に基づいて本発明の実施の形態を詳述する。

（１）第１の実施例
図１に本発明の第１の実施例による半導体温度センサ回路の構成を示す。図１において、10は全体として第１の実施例による半導体温度センサ回路を示し、当該半導体温度センサ回路10は、基準電圧Ｖｓｓラインに第１の電界効果トランジスタであるＭＯＳＦＥＴ１のソースを接続すると共に、第１のＭＯＳＦＥＴ１のドレインに第２のＭＯＳＦＥＴ２のソースを接続して、双方を直列接続した第１の回路21と、基準電圧Ｖｓｓラインに第３のＭＯＳＦＥＴ３のソースを接続してなる第２の回路22とにより、従来知られている３−トランジスタ回路を構成し、さらに第２の回路22では、そのドレインを第３のＭＯＳＦＥＴ３のドレインに接続すると共に、そのソースを基準電圧Ｖｓｓラインに接続した第４のＭＯＳＦＥＴ４が並列に接続される。

ここで、第１のＭＯＳＦＥＴ１ではゲートとドレインが接続されたダイオード接続の形態をなし、また第２のＭＯＳＦＥＴ２も同様にゲートとドレインが接続されたダイオード接続の形態をなし、さらに第２のＭＯＳＦＥＴ２と第３のＭＯＳＦＥＴ３のゲートどうしが接続され、第４のＭＯＳＦＥＴ４のゲートには、電圧供給源14から、別のバイアス電圧が印加されるような構成になされている。この電圧供給源14は、第１〜第４ＭＯＳＦＥＴ１〜４が形成される半導体回路（図示せず）とは別な箇所に設けられ、基準電圧Ｖｓｓに対して温度に依存しない固定の電圧Ｖｓを生成するもので、新たに追加された第４のＭＯＳＦＥＴ４と電圧供給源14とにより、第３のＭＯＳＦＥＴ３のドレイン電流のみで生じる動作点をシフトさせる動作点シフト回路25を構成している。

前記第１の回路21および第２の回路22の一端は、基準電圧Ｖｓｓラインを介して電圧検出手段15の一端に接続される。また第１の回路21および第２の回路22の他端は、この電圧検出手段15の他端に接続される。つまり、第１の回路21および第２の回路22は、電圧検出手段15に対し並列に接続されている。そして、第２のＭＯＳＦＥＴ２のドレイン電流Ｉ_OUT1と、第３のＭＯＳＦＥＴ３のドレイン電流と第４のＭＯＳＦＥＴ４のドレイン電流の合計値Ｉ_OUT2 と、が等しくなるときに、第１の回路21および第２の回路22からなるトランジスタ回路の出力電圧Ｖ_OUTを電圧検出手段15で読取って、これを温度として検知する。

以上の構成において、半導体温度センサ回路10を用いて、以下の手順で温度をセンシングすることができる。

第２のＭＯＳＦＥＴ２のドレインを流れる電流をＩ_OUT1とし、第３のＭＯＳＦＥＴ３のドレインを流れる電流と第４のＭＯＳＦＥＴ４のドレインを流れる電流の合計値をＩ_OUT2とし、第２のＭＯＳＦＥＴ２のドレインと第３のＭＯＳＦＥＴ３のドレインとの接続点と基準電圧Ｖｓｓライン間の電位差を、電圧検出手段15が検出し得る出力電圧Ｖ_OUTと定義し、電流Ｉ_OUT1と電流Ｉ_OUT2とが同じ値となるときの出力電圧Ｖ_OUTを測定する。後述するように、出力電圧Ｖ_OUTは特定範囲で温度と線形の関係にあるので、測定者は電圧検出手段15により出力電圧Ｖ_OUTを測定することで間接的に温度を知ることができる。

半導体温度センサ回路10の出力電圧は、ダイオード接続された第１のＭＯＳＦＥＴ１と第２のＭＯＳＦＥＴ２のしきい値電圧の合計値以上となるようになされていることにより、第１のＭＯＳＦＥＴ１と第２のＭＯＳＦＥＴ２は飽和領域で動作し、特定範囲（この場合はＶ_OUT＝０．５〜０．８Ｖ）では、流れる電流Ｉ_OUT1は出力電圧や温度に対して線形に変化していると仮定出来る。

第４のＭＯＳＦＥＴ４は電源供給源14から供給された別のバイアス電圧により飽和領域で動作するようになされている。このバイアス電圧は温度依存性がないものでなければならず、また、このバイアス電圧用回路は半導体温度センサ回路10そのものより小さな回路であることが望まれるが、温度依存性の無いバイアス電圧用回路は、しばしば、大きな面積が必要となる。この状況を解決するために、本実施例では第４のＭＯＳＦＥＴ４のゲート電圧Ｖ_gを１Ｖ（すなわち、半導体温度センサ回路10の電源電圧Ｖ_dd）に設定し、バイアス電圧用回路を不要としている。しかしこの場合、通常のＭＯＳＦＥＴサイズでは、電流Ｉ_OUT2が大きくなってしまうため、第３のＭＯＳＦＥＴ３と第４のＭＯＳＦＥＴ４のＷ（幅）／Ｌ（長さ）サイズは出来る限り小さくなければならない。また、小さなＷ／Ｌサイズは、長いチャネル長を必要とし大きな面積を占めることとなるため、第３のＭＯＳＦＥＴ３と第４のＭＯＳＦＥＴ４のＷ／Ｌサイズ決定には、消費電力と面積のトレードオフを考慮する必要がある。本実施例では、第３のＭＯＳＦＥＴ３のＷ／Ｌサイズは、０．２μｍ／２．８μｍ、第４のＭＯＳＦＥＴ４のＷ／Ｌサイズは、０．６μｍ／２．８μｍとした。

図２に、第２のＭＯＳＦＥＴ２のドレインを流れる電流Ｉ_OUT1と、第２のＭＯＳＦＥＴ２のドレインと第３のＭＯＳＦＥＴ３のドレインとの接続点と基準電圧Ｖｓｓライン間の電圧との電流−電圧特性（Ｉ−Ｖ特性）、および、第３のＭＯＳＦＥＴ３のドレインを流れる電流と第４のＭＯＳＦＥＴ４のドレインを流れる電流の合計値Ｉ_OUT2と、第２のＭＯＳＦＥＴ２のドレインと第３のＭＯＳＦＥＴ３のドレインとの接続点と基準電圧Ｖｓｓライン間の電圧との電流−電圧特性（Ｉ−Ｖ特性）を示す。ここで電流−電圧特性（Ｉ−Ｖ特性）は動作温度の異なる複数の場合を同時に示した。電流Ｉ_OUT1と電流Ｉ_OUT2との交点（動作点：電流値が等しいとき）が出力電圧Ｖ_OUTとなるが、この際、第３のＭＯＳＦＥＴ３と第４のＭＯＳＦＥＴ４は、飽和領域で動作し、正確な測定結果が得られる。

比較のために、図１２に、図１と同一の符号を付して従来知られている３−トランジスタ回路（非特許文献１０）について示し、その電流−電圧特性（Ｉ−Ｖ特性）を図１３に示す。この場合は、ここで電流−電圧特性（Ｉ−Ｖ特性）も動作温度の異なる複数の場合を同時に示した。図１３でも、電流Ｉ_OUT1と電流Ｉ_OUT2との交点が出力電圧Ｖ_OUTとなるが、この際、第３のＭＯＳＦＥＴ３は非飽和領域で動作し、測定結果は不正確となる。

これに対し、本実施例では、動作点が飽和領域となる構成としたことにより、出力電圧の測定値はより正確になり、１Ｖ以下の電源電圧に対しても、出力電圧は負の傾きを持って温度に精度よく比例するようになる。

本実施例の半導体温度センサ回路10を、CMOS 90nmプロセスで作成した結果、面積は11.6×4.1μｍ ²と極めて小さく、電源電圧１Ｖでの動作も実現した。

本実施例の半導体温度センサ回路10の性能を評価するため、30〜160℃の間を13℃刻みで、256個の半導体温度センサ回路10を測定した。出力電圧はAgilent 4155C半導体パラメータアナライザを用いて測定を行った。また、温度測定は、Agilent 34420A ナノボルト／マイクロオーム・メータとKタイプ熱電対を用いセラミックパッケージの底面温度を測定し、このセラミックパッケージの底面温度が、各半導体温度センサ回路10の位置での温度と仮定して出力電圧との相関を評価した。

図３に、30〜160℃における各半導体温度センサ回路10の出力電圧の温度依存性を示す。ここで、２点の温度（50℃, 125℃）から線形関数を求め、得られた電圧から測定温度を演算した結果、実温度と測定された予測温度の間に極めて良好な相関関係があることが確認された（図４）。

図５に、上記２点間キャリブレーションから得られた線形関数の温度係数ヒストグラム示す。また、得られた線形関数と実測値との差を表す測定エラーカーブを図６に示す。

以上より、曲線キャリブレーションやダイナミックオフセットキャンセル手法を用いずに、２点間キャリブレーションから得られた極めて線形な特性により、50〜125℃の範囲において、測定エラーは-1.0〜+0.8℃程度に抑えることが出来た。また、消費電力は約25μＷであった。

上記のように、本実施例の半導体温度センサ回路10では、90nmプロセス以降の微細プロセス、かつ、１Ｖ以下の低電源電圧での動作が可能となり、チップ内に任意の位置に、任意の数だけ、半導体温度センサ回路10を搭載出来るため、各半導体温度センサ回路10の位置での温度を精度良く測定することにより、最大ジャンクション温度仕様に対するマージンを減少させることができ、熱設計コストの低減及びCPU等のパフォーマンスを最大限利用することが可能となる。

以上のように、本実施例の半導体温度センサ回路10は、ダイオード接続された第１のＭＯＳＦＥＴ１と、当該第１のＭＯＳＦＥＴ１と直列接続されるダイオード接続された第２のＭＯＳＦＥＴ２と、第２のＭＯＳＦＥＴ２とゲートどうしを接続してなる第３のＭＯＳＦＥＴ３とを備え、第１のＭＯＳＦＥＴ１および第２のＭＯＳＦＥＴ２からなる直列回路と、前記第３のＭＯＳＦＥＴ３とを並列に接続して第１の回路21および第２の回路22からなるトランジスタ回路を構成し、前記トランジスタ回路の出力電圧Ｖ_OUTから温度を検知するものにおいて、第３のＭＯＳＦＥＴ３と並列接続される第４のＭＯＳＦＥＴ４と、第４のＭＯＳＦＥＴ４を飽和領域で動作させるゲート電圧を第４のＭＯＳＦＥＴ４に供給する電圧供給源14とからなり、第３のＭＯＳＦＥＴ３のドレイン電流で生じる動作点を第４の電界効果トランジスタのドレイン電流によりシフトさせる動作点シフト回路25を設けている。

これにより、既存の第１〜第３のＭＯＳＦＥＴ１〜３で構成される３−トランジスタ回路（第１の回路21および第２の回路22）に対して、第４のＭＯＳＦＥＴ４を付加し、電圧供給源14からのゲート電圧によりこの第４のＭＯＳＦＥＴ４を飽和領域で動作させるだけで、第３のＭＯＳＦＥＴ３のドレイン電流のみで生じる動作点を適切な値にシフトさせることが可能になり、半導体温度センサ回路10の電源電圧Ｖ_ddが例えば１Ｖ以下の低電圧であっても、トランジスタ回路の出力電圧Ｖ_OUTと温度との線形性を精度よく維持することが可能になる。

そしてこれは、既存の第１〜第３のＭＯＳＦＥＴ１〜３で構成される３−トランジスタ回路に対し、第３のＭＯＳＦＥＴ３と並列に第４のＭＯＳＦＥＴ４を接続し、電圧供給源14から第４のＭＯＳＦＥＴ４に対して、第４のＭＯＳＦＥＴ４を飽和領域で動作させるゲート電圧を供給することで、第３のＭＯＳＦＥＴ３のドレイン電流のみで生じる動作点をシフトさせる調整方法を採用しても実現可能である。

また、前記電圧供給源14は、半導体温度センサ回路10に電源電圧Ｖ_ddを供給するもので構成してもよく、この場合は、半導体温度センサ回路10への電源電圧Ｖ_ddと共通に、前記ゲート電圧を供給することになり、半導体温度センサ回路10の各部に供給する電源電圧Ｖ_ddを利用して、第４のＭＯＳＦＥＴ４に所望のゲート電圧を供給できるので、専用のバイアス回路が不要になる。

また、上述した新規な半導体温度センサ回路10を各種半導体集積回路に備えることで、上記効果を発揮する出力電圧Ｖ_OUTと温度との線形性を精度よく維持することが可能な半導体集積回路を提供できる。

（２）第２の実施例
次に、第２の実施例について説明する。

実施例２は、実施例１と比較した場合、電圧検出手段15を図７に示すエラーアンプ回路に置き換えている点で相違する。図７のエラーアンプは、図７中の２つの接点32が同電位になるよう、接点34の電位をフィードバック制御することを特徴とするエラーアンプ回路であり、図７中の接点31を図１中の配線部11と配線部12に接続することで、第２のＭＯＳＦＥＴ２のドレイン電流Ｉ_OUT1と、第３のＭＯＳＦＥＴ３のドレイン電流と第４のＭＯＳＦＥＴ４のドレインを流れる電流の合計値Ｉ_OUT2 と、が等しくなるとき容易に検出できる。実施例２のその他の構成と効果は実施例１と全て同様である。

（３）第３の実施例
次に、図１と同一の符号を付した図８に示した第３の実施例について説明する。

実施例３は、実施例１と比較した場合、第４の電界効果トランジスタに供給される電源電圧が、外部のメモリ24のデータがDAコンバータ23を介して直接第４の電界効果トランジスタのゲートに供給される点が相違する。

たとえば、90nm以降のプロセスでは、ゲート寸法やゲート酸化膜厚等のプロセスバラツキがMOS特性に与える影響が大きくなり、半導体温度センサ回路10を90nm以降のプロセスに実装した場合も、当然にそれらのプロセスバラツキの影響を受けることになる。実際に、第４のＭＯＳＦＥＴ４にもプロセスバラツキが生じ、そのバラツキは、第３のＭＯＳＦＥＴ３のドレイン電流と第４のＭＯＳＦＥＴ４のドレインを流れる電流の合計値Ｉ_OUT2を介して、温度測定結果にも影響が生じる。

実施例３では、メモリ24に貯蔵されたデータで、各半導体温度センサ回路10の第４のＭＯＳＦＥＴ４のゲートに直接最適な電圧を印加できるようになされている。たとえば、各半導体温度センサ回路10で出力電源と温度の相関を評価し、その結果から最適化した電圧をメモリ24に貯蔵し、その後その最適値を各半導体温度センサ回路10の第４のＭＯＳＦＥＴ４のゲートに直接印加すれば、プロセス起因のバラツキの影響を排除することができる。実施例３のその他の構成と効果は実施例１と全て同様である。

以上のように、本実施例の半導体温度センサ回路10は、ダイオード接続された第１のＭＯＳＦＥＴ１と、当該第１のＭＯＳＦＥＴ１と直列接続されるダイオード接続された第２のＭＯＳＦＥＴ２と、第２のＭＯＳＦＥＴ２とゲートどうしを接続してなる第３のＭＯＳＦＥＴ３とを備え、第１のＭＯＳＦＥＴ１および第２のＭＯＳＦＥＴ２からなる直列回路と、前記第３のＭＯＳＦＥＴ３とを並列に接続して第１の回路21および第２の回路22からなるトランジスタ回路を構成し、前記トランジスタ回路の出力電圧Ｖ_OUTから温度を検知するものにおいて、第３のＭＯＳＦＥＴ３と並列接続される第４のＭＯＳＦＥＴ４と、第４のＭＯＳＦＥＴ４を飽和領域で動作させるゲート電圧を第４のＭＯＳＦＥＴ４に供給する電圧供給源14とからなり、第３のＭＯＳＦＥＴ３のドレイン電流のみで生じる動作点を第４の電界効果トランジスタのドレイン電流によりシフトさせる動作点シフト回路25を設けている。

さらに、第１〜第４のＭＯＳＦＥＴ１〜４とは別に、この第１〜第４のＭＯＳＦＥＴ１〜４の外部に電圧供給源14を備えることで、この外部の電源電圧よりこの各半導体温度センサ回路10の第４の電界効果トランジスタに個別に最適の電圧を供給でき、プロセスバラツキに起因した測定誤差を低減することができる。

そしてこれは、第１〜第４のＭＯＳＦＥＴ１〜４とは別に、この第１〜第４のＭＯＳＦＥＴ１〜４の外部から前記ゲート電圧を供給する調整方法でも実現可能である。

（４）第４の実施例
次に、第４の実施例ついて説明する。

図９に第４の実施例である、半導体温度センサ回路を用いた、オンチップ・マトリックスアレイ温度計測・管理システム100を示す。オンチップ・マトリックスアレイ温度計測・管理システム100は、マトリックスアレイ上に配置した半導体温度センサ回路、温度−ディジタル変換回路101、システムコントロール回路、外部インタフェース103とから構成される。半導体温度センサ回路部分の構成は、第１の実施例の場合と同様である。

オンチップ・マトリックスアレイ温度計測・管理システム100は、8ビット（任意）のアドレスで指定し、面積を削減するため、温度−ディジタル変換回路は各センサに共通として設計されている。変換精度は、10ビット程度が好適である。

また、オンチップ・マトリックスアレイ温度計測・管理システム100には、温度分布測定用に意図的に局所発熱をさせる発熱用素子（抵抗、トランジスタなど）を実装し、リアルタイム温度分布計測のテストを行うことも可能である。

オンチップ・マトリックスアレイ温度計測・管理システム100でVLSIチップ温度をモニタリングし、結果をフィードバックすることによって、FAN回転数、動作周波数、コア電圧等を制御し、ジャンクション温度等が仕様を超えないようにコントロールすることが可能である。

また、複数の温度センサを切り替えて、使用することで高速にチップ全体の温度分布を計測することが可能となる。

以上、本発明の実施例を説明したが、本発明は、前記実施例に限定されるものではなく、種々の変形実施が可能である。

本発明の第１の実施例の半導体温度センサ回路を示す図である。本発明の第１の実施例の半導体温度センサ回路での、電流−電圧特性を示す図である。本発明の第１の実施例の半導体温度センサ回路での、出力電圧の温度依存性を示す図である。本発明の第１の実施例の半導体温度センサ回路での、実測温度と測定温度の相関を示す図である。本発明の第１の実施例の半導体温度センサ回路での、温度係数ヒストグラムを示す図である。本発明の第１の実施例の半導体温度センサ回路での、測定エラーカーブを示す図である。本発明の第２の実施例の半導体温度センサ回路の一部のエラーアンプ回路を示す図である。本発明の第３の実施例の半導体温度センサ回路を示す図である。本発明の第４の実施例の半導体温度センサ回路を示す図である。従来例の半導体温度センサ回路を示す図である。従来例の半導体温度センサ回路での、電位差−温度変換機構を示す図である。従来例の半導体温度センサ回路を示す図である。従来例の半導体温度センサ回路での、電流−電圧特性を示す図である。

１第１のＭＯＳＦＥＴ（第１の電界効果トランジスタ）
２第２のＭＯＳＦＥＴ（第２の電界効果トランジスタ）
３第３のＭＯＳＦＥＴ（第３の電界効果トランジスタ）
４第４のＭＯＳＦＥＴ（第４の電界効果トランジスタ）
10 半導体温度センサ回路
14 電圧供給源
21 第１の回路（トランジスタ回路）
22 第２の回路（トランジスタ回路）
25 動作点シフト回路

Claims

ダイオード接続された第１の電界効果トランジスタと、
前記第１の電界効果トランジスタと直列接続されるダイオード接続された第２の電界効果トランジスタと、
前記第２の電界効果トランジスタとゲートどうしを接続してなる第３の電界効果トランジスタとを備え、
前記第１および第２の電界効果トランジスタからなる直列回路と、前記第３の電界効果トランジスタとを並列に接続してトランジスタ回路を構成し、
前記トランジスタ回路の出力電圧から温度を検知する半導体温度センサ回路において、
前記第３の電界効果トランジスタと並列接続される第４の電界効果トランジスタと、前記第４の電界効果トランジスタを飽和領域で動作させるゲート電圧を前記第４の電界効果トランジスタに供給する電圧供給源とからなり、前記第３の電界効果トランジスタのドレイン電流で生じる動作点を第４の電界効果トランジスタのドレイン電流によりシフトさせる動作点シフト回路を設け、前記第２の電界効果トランジスタのドレイン電流と、前記第３の電界効果トランジスタのドレイン電流と前記第４の電界効果トランジスタのドレイン電流の合計値と、が等しくなるときに、前記トランジスタ回路の出力電圧から温度を検知することを特徴とする半導体温度センサ回路。
前記電圧供給源は、前記半導体温度センサ回路に電源電圧を供給するものであることを特徴とする請求項１記載の半導体温度センサ回路。
前記第１〜第４の電界効果トランジスタとは別に、前記第１〜第４の電界効果トランジスタの外部に前記電圧供給源を備えたことを特徴とする請求項１または２記載の半導体温度センサ回路。
請求項１〜３のいずれか１項記載の半導体温度センサ回路を備えたことを特徴とする半導体集積回路。
ダイオード接続された第１の電界効果トランジスタと、
前記第１の電界効果トランジスタと直列接続されるダイオード接続された第２の電界効果トランジスタと、
前記第２の電界効果トランジスタとゲートどうしを接続してなる第３の電界効果トランジスタとを備え、
前記第１および第２の電界効果トランジスタからなる直列回路と、前記第３の電界効果トランジスタとを並列に接続してトランジスタ回路を構成し、
前記トランジスタ回路の出力電圧から温度を検知する半導体温度センサ回路において、
前記第３の電界効果トランジスタと並列に第４の電界効果トランジスタを接続し、電圧供給源から前記第４の電界効果トランジスタに対して、前記第４の電界効果トランジスタを飽和領域で動作させるゲート電圧を供給することで、前記第３の電界効果トランジスタのドレイン電流で生じる動作点を第４の電界効果トランジスタのドレイン電流によりシフトさせ、前記第２の電界効果トランジスタのドレイン電流と、前記第３の電界効果トランジスタのドレイン電流と前記第４の電界効果トランジスタのドレイン電流の合計値と、が等しくなるときに、前記トランジスタ回路の出力電圧から温度を検知させることを特徴とする半導体温度センサ回路の調整方法。
前記半導体温度センサ回路への電源電圧と共通に、前記ゲート電圧を供給することを特徴とする請求項５記載の半導体温度センサ回路の調整方法。
前記第１〜第４の電界効果トランジスタとは別に、前記第１〜第４の電界効果トランジスタの外部から前記ゲート電圧を供給することを特徴とする請求項５または６記載の半導体温度センサ回路の調整方法。