JP4908979B2 - レーザ光量制御装置 - Google Patents

Description

本発明は、画像信号によって変調されたレーザビームを感光体上に走査させ潜像形成を行うレーザ光量制御装置に関し、半導体レーザの光量制御を行うための光学走査装置を搭載するレーザ光量制御装置に関する。

従来、半導体レーザから出射される出射光（レーザ光）の光量制御を行う光学走査装置の改良に関しては、種々の提案がなされている。例えば、デジタルＡＰＣ(Automatic Power Control：自動光量制御)回路により半導体レーザのレーザパワーを制御するレーザパワー制御装置が開発され利用されている。

このレーザパワー制御装置は、デジタルＡＰＣ回路内のパワーコントロール用カウンタに設定される設定値に応じて、半導体レーザのレーザパワーを制御しようとするものである。しかし、デジタルＡＰＣ回路のカウンタは外乱ノイズなどの影響を受けやすく、カウンタに外乱ノイズなどが加わると、カウンタの設定値が変動し、半導体レーザのレーザパワーが変化する（設定値に応じた値からずれる）。このため、レーザパワーの安定した制御が行えなくなるという問題があった。

また、受光素子にてモニタしたアナログ信号を、Ａ／Ｄ変換器によってアナログ信号からデジタル信号へ変換された後、そのデジタル値と光量の目標値との比較に基づいて、光量制御を行っているため、Ａ／Ｄ変換器の量子化誤差（量子化雑音）によって、所望の精度が得られない場合がある。一方、意図する十分な精度を得るために、モニタ用の受光素子からＡ／Ｄ変換器までの増幅率を上げることが考えられるが、これによるとＡ／Ｄ変換器が飽和してしまう場合が生じる。そこで、意図する十分な精度を得るには、Ａ／Ｄ変換器の量子化誤差を小さくしなければならない。そのためにＡ／Ｄ変換器の量子化ステップ幅を小さくしなければならず、Ａ／Ｄ変換器の有するビット数を多くする必要がある。しかしながら、ビット数の多いＡ／Ｄ変換器を使用すると、光量制御系を構成する装置が高価になり、動作周波数も高くなるという問題点がある。

従来提案されているデジタルＡＰＣ方式では、デバイスの動作周波数を要因とするＡＰＣループの応答性の低さから、画像形成工程の直前や一つの画像形成工程と次の画像形成工程の間の、いわゆる紙間でレーザパワーを制御する紙間制御のみが行われていた。この場合、回路規模が大きく、コスト面でも不利であった。

そこで、現在、デバイスの高速化の実現や多機能への対応を容易にすべく高速デジタルＡＰＣ方式が検討されている。
特開平０６―０５４１３４号公報

しかしながら、デジタルＡＰＣの精度並びに応答性については、半導体レーザに内蔵されるフォトダイオード(ＰＤ)の電流検出に関し、その周波数応答性が重要な要因を占める。ＰＤの受光特性（光入力−出力電流特性）は半導体レーザによって特性が異なる。半導体レーザの高出力化を実現するためにレーザダイオード（ＬＤ）チップの後端面の反射率を上げているデバイスがあり、その結果、チップ後端面からの光出力が減少する。この影響により、ＰＤから出力される電流が少なくなり、高ゲインを得るため電流−電圧変換抵抗値が大きくなり、周波数応答性が得にくい。

したがって、上記問題を解消するべく、従来の高速デジタル方式のＡＰＣでは、ＰＤの受光特性の低い半導体レーザを用いる場合は、図９に示すように、ＰＤ出力が安定する前にＡＰＣ発光を行うが、これにより、過大発光やそれに伴うＡＰＣ応答時間の遅延を引き起こし、ひいては半導体レーザの破壊につながる可能性が高い。

一方、ＰＤの受光特性の高い半導体レーザを用いる場合は、従来のデジタル方式のＡＰＣにおいて逐次発光を行うとＡＰＣループの応答性を著しく悪化させるため、ラスタスキャン方式の１走査内でのＡＰＣの実現が困難である。

本発明の目的は、ＡＰＣ精度の向上及びＡＰＣの応答時間の短縮を可能とするレーザ光量制御装置を提供することである。

上記目的を達成するために、本発明に係るレーザ光量制御装置は、半導体レーザを用いた画像形成装置のレーザ光量制御装置において、前記半導体レーザの受光素子による発光量をアナログ／デジタル変換することにより前記半導体レーザの光量をループ制御する制御手段を備え、前記制御手段は、前記ループ制御の実行指示の直後に予め設定された電流値で前記半導体レーザを定電流発光させる定電流発光部と、前記半導体レーザの定電流発光時に得られる前記受光素子の検出信号をアナログ／デジタル変換する変換部と、前記デジタル変換された検出信号を所定時間シフトする記憶部と、前記デジタル変換された検出信号と前記所定時間シフトされた検出信号との差分値を算出する算出部とを有し、前記差分値が予め設定された値以下であるときに、前記半導体レーザのループ制御を開始することを特徴とする。

本発明によれば、ループ制御の実行指示の直後に予め設定された電流値で半導体レーザを定電流発光させ、半導体レーザの定電流発光時に得られる受光素子の検出信号をアナログ／デジタル変換し、デジタル変換された検出信号を所定時間シフトし、デジタル変換された検出信号と所定時間シフトされた検出信号との差分値を算出し、差分値が予め設定された値以下であるときに半導体レーザのループ制御を開始するので、ＡＰＣ精度の向上及びＡＰＣの応答時間の短縮が可能となる。

以下、本発明の実施の形態を図面を参照しながら詳述する。

図１は、本発明の実施の形態に係るレーザ光量制御装置を備える画像形成装置の部分構成図である。

図１において、レーザ光量制御装置としての光学走査ユニット１００は、レーザ駆動回路１、半導体レーザ２、シリンドリカルレンズ３、回転多面鏡（ポリゴンミラー）４、回転多面鏡駆動回路５、ｆ−θレンズ６、反射ミラー７、走査位置検出センサ（ＢＤセンサ）９等により構成される。

レーザ駆動回路１は、半導体レーザ２に所定光量の光を発光させるために発光駆動する。

半導体レーザ２から出射されたレーザビームは、シリンドリカルレンズ３を通して回転多面鏡４に到達する。回転多面鏡４は、スキャナモータを含む回転多面鏡駆動回路５によって等角速度で回転している。回転多面鏡４に到達したレーザビームは、回転多面鏡４によって偏向され、ｆ−θレンズ６によって、感光ドラム（像担持体）８上におけるビーム走査の線速度が等速となるように変更される。ｆ−θレンズ６を通ったレーザビームＬ１を受光できる、感光ドラム８の非画像領域に相当する位置に、走査位置検出センサ９が設けられている。画像領域では、レーザビームＬ２は、ｆ−θレンズ６を通過した後、反射ミラー７を経由して感光ドラム８上を走査することにより静電潜像を形成する。感光ドラム８に形成された静電潜像は、トナーで現像後、用紙に転写・定着することにより画像形成される。

次に、レーザ駆動回路１の動作概要を説明する。

図２は、図１におけるレーザ駆動回路１（制御手段）の主要ブロック図である。ここでは、カソード駆動タイプの半導体レーザ２を駆動する場合の光量制御について説明する。なお、デジタル仕様として、システムクロックが1０[MHz]、分解能が８[bit]とする。

図２において、半導体レーザ２内のレーザダイオード（以下、「ＬＤ」という）は、任意の光量で発光可能である。半導体レーザ２内のフォトダイオード（以下、「ＰＤ」という）は、検出したＬＤの発光量に応じた電流をレーザ駆動回路１に出力し、電流−電圧（Ｉ−Ｖ）変換調整抵抗２０でＰＤ電圧信号２１に電圧変換する。ＰＤ電圧信号２１は、アナログ−デジタル変換器（以下、「ＡＤ」という）２２（変換部）にて、システムクロック（以下、「ＳＹＳＣＬＫ」という）１６の周期でＡＤ出力信号２３にデジタル変換される。

比較器２７は、ＡＤ出力信号２３の信号値と基準値２５をＳＹＳＣＬＫ１６に同期させて比較し、その結果を比較器出力２８として電流ラッチ２９へ出力する。基準値２５は、不図示の画像形成制御部から入力される外部基準値信号１０に基づいて基準値設定回路２４で生成される。したがって、基準値２５は、レーザ駆動回路１の外部から所望の値に変更される。

電流ラッチ２９は、サンプル／ホールド制御回路３１からサンプル許可信号３２が出力されると、比較器出力２８をバイパスしてラッチ出力３０とする。ゲイン設定回路３３は、ＳＹＳＣＬＫ１６に同期した駆動電流設定データ３４を出力する。

駆動電流設定データ３４は、ＳＹＳＣＬＫ１６の１周期、あるいはそれ以上の周期毎に所定のステップで出力レベルが増減する値である。例えば、分解能が８[bit]の場合、ステップ数を３[%]とするとＳＹＳＣＬＫ１６の１周期あるいはそれ以上の周期毎に７ステップ（＜７．６８＝２５６×０．０３）増減するように設定する。具体的には、ＡＤ出力信号２３の信号値が基準値２５より小さいときは、発光過剰であるとして駆動電流データ３４を減少させ、ＡＤ出力信号２３が基準値２５より大きい時ときは、発光不足であるとして駆動電流データ３４を増加させる。

サンプル／ホールド制御回路３１は、不図示の画像形成制御部から入力されるサンプル／ホールド信号１２に基づいて光量制御の実行を指示するためのサンプル許可信号３２を出力する。

差動増幅器３８は、トランジスタ３７と駆動電流設定抵抗３９と共に電流アンプを形成する。差動増幅器３８で駆動される電流は、デジタル−アナログ変換器（以下、「ＤＡという」３５の出力値３６を駆動電流設定抵抗３９で除算した値である。

ＶＤＯ−ＯＮ信号１３が出力されているときは、画像データ信号１４が不図示の画像形成制御部からレシーバ４０に出力され、強制発光信号１９及びサンプル許可信号３２が出力されているときは、画像データ信号１４にかかわらず“H”レベル信号が出力される。

データセレクタ４０は、トランジスタ４１及びトランジスタ４２をＯＮ−ＯＦＦさせる。トランジスタ４２は、半導体レーザ２内のＬＤに接続されて非反転駆動し、トランジスタ４１は、擬似負荷抵抗４３に接続されて反転駆動する。したがって、光量制御時はデータセレクタ４０の出力が“H”レベル信号となり、半導体レーザ２内のＬＤに接続されたトランジスタ４２が非反転駆動することによってＬＤを発光させ、再び半導体レーザ２内のＰＤで受光することで負帰還制御を実現している。

次に、ＰＤ安定判別回路１７の動作を図３及び図４を用いて説明する。

図３は、図２におけるＰＤ安定判別回路１７を概略的に示すブロック図であり、図４は、図２におけるＰＤ安定判別回路１７のタイムチャートである。

図３及び図４において、基準値設定信号２６が、“H”信号レベルの条件下で、サンプル／ホールド信号１２を“Ｌ”レベルにすると、強制発光信号発生回路５９（定電流発光部）からＳＹＳＣＬＫ１６に同期した強制発光信号１９が出力され（“H”レベル信号）、データセレクタ４０が発光状態となり、半導体レーザ２内のＬＤが発光を開始する。このとき、ＬＤ駆動電流は、予め定められた値であり、例えば、電流ラッチ２９で保持されたラッチ出力３０に応じて算出される駆動電流データ３４に基づいて設定される。すなわち、強制発光信号発生回路５９は、光量制御の実行指示の直後に予め設定されたＬＤ駆動電流値で半導体レーザ２を定電流発光させる。

半導体レーザ2内のＬＤが発光によりＰＤ電圧信号２１が出力され、ＳＹＳＣＬＫ１６に同期したＡＤ出力信号２３が、ＰＤ安定判別回路１７の差分値算出回路５０及びシフトレジスタ５１に入力される。シフトレジスタ５１（記憶部）は、ＡＤ出力信号２３をＳＹＳＣＬＫ１６から所定時間、例えば１周期遅延させ、１周期遅延させたＡＤ出力信号２３をシフトレジスタ出力５２として差分値算出回路５０に出力する。差分値算出回路５０（算出部）は、ＡＤ出力信号２３とシフトレジスタ出力５２との差分値５３を時系列で算出する。差分値５３は、サンプル／ホールド信号１２が“H”レベルである区間ではリセットされ、ＳＹＳＣＬＫ１６の立ち下がりで確定される。

ＰＤ比較器５６は、差分値５３と安定判別値格納メモリ５４から出力される安定判別値５５とを比較したＰＤ比較出力５７を、判別信号発生回路６０及び強制信号発生回路５９に出力する。

ここで、図４では、安定判別値５５をＡＤ２２と同一の分解能である±３％に設定した場合を示している。この場合、ＡＤ２２の分解能が８[bit]で総ステップ数が２５６であるから、安定判別値５５は以下の式（１）で表される。

安定判別値５５＝±７カウント＜±７．６８＝２５６×±０．０３(dec値、hex値「０７ｈ」) ・・・（１）
ＡＤ出力信号２３が「５Eh」に達した時、シフトレジスタ出力５２が「５７h」であり、差分値５３が「０７h」となる。ＰＤ比較器５６において、差分値５３が安定判別値５５と比較され、差分値５３が安定判別値５５以下であるときは、ＰＤ比較出力５７が出力される。

強制発光信号発生回路５９は、ＰＤ比較出力５７が出力されると強制発光信号１９の出力を停止する。図２のサンプル／ホールド制御回路３１では、サンプル／ホールド信号１２が出力されかつ強制発光信号１９が出力されていない区間を、サンプル許可信号３２が出力される区間とする。サンプル許可信号３２が出力(“Ｌ”レベル信号)されることにより、電流ラッチ２９はバイパス状態となり光量制御（ループ制御）が開始される。

判別信号発生回路６０は、ラッチ等で構成され、ＰＤ比較出力５７を強制発光信号１９の立下りで保持してＰＤ安定判別信号１８とする。ＰＤ安定判別信号１８は、サンプル／ホールド信号１２を“H”レベルにすることで解除される。光量制御のモードでは、差分値５３が安定判別値５５から外れるが、強制発光信号１９の立下りで保持されているためＰＤ安定判別信号１８の出力は変動しない。

また、基準値設定信号２６が“Ｌ”レベル区間では、強制発光信号発生回路５９がリセット状態となり、強制発光信号１９が出力されないため、ＰＤ比較出力５７は保持されず、判別信号発生回路６０をバイパスし、ＰＤ安定判別信号１８となる。

次に、基準値設定回路２４の動作を図５及び図６を用いて説明する。

図５は、図２における基準値設定回路２４を概略的に示すブロック図である。図６は、図２における基準値設定回路２４のタイムチャートである。

図５及び図６において、基準値設定回路２４は、イネーブル信号１１がＯＮ（“Ｌ”レベル信号）となるレーザ駆動回路１の初期状態において、外部基準値信号１０に基づいて基準値２５を段階的に出力する。

イネーブル信号１１がＯＮで最初のサンプル／ホールド信号１２のＯＮ（“Ｌ”レベル信号）直後、半導体レーザ２内のＬＤは、基準値２５が「０」であり発光していない。

初期設定信号発生回路６１は、イネーブル信号１１が“Ｌ”レベル時、最初のサンプル／ホールド信号１２のＯＮ（“Ｌ”レベル信号）を検出し、システムクロック分周信号（以下、「ＳＹＳＣＬＫ×１／２」という）６５の立ち上りに同期した１周期分のパルスを初期設定信号６２として出力する。初期設定信号６２は、初期イネーブル信号発生回路６８に出力され、初期イネーブル信号発生回路６８で初期イネーブル信号６９として基準値カウンタ７０に出力される。さらに、初期設定信号６２は、基準値設定信号発生回路７５に出力されると共に基準値設定信号発生回路７５で立ち上りに同期した基準値設定信号２６としてＰＤ安定判別回路１７に出力され、基準値設定状態に入る。

基準値カウンタ７０は、初期イネーブル信号６９が“H”レベルである区間のみ、（ＳＹＳＣＬＫ×１／２）６５の立ち上りにてカウントアップする。基準値カウンタ出力７１は、基準値格納メモリ７４に入力され、基準値２５として比較器２７に出力される。比較器２７では、基準値２５をＡＤ出力信号２３と比較する。この結果、ＬＤの発光開始に応じてＰＤ電圧信号２１が出力される。ＰＤ電圧信号２１の変動量が所定範囲内になると、ＰＤ安定判別信号１８が出力され、ＡＮＤ６６を経由して初期イネーブル信号発生回路６８にて初期イネーブル信号６９とする。ＰＤ安定判別信号１８は、前述したように基準値設定信号２６が“Ｌ”レベルである区間では保持されないため、ＰＤ電圧信号２１が安定状態であるとき、すなわち差分値５３が安定判別値５５以下であるときに“H”レベルで出力される。

初期設定信号６２に基づいて生成される初期イネーブル信号６９に続いて、ＰＤ安定判別信号１８から生成される初期イネーブル信号６９が出力される毎に（ＳＹＳＣＬＫ×１／２）６５にてカウントアップし、基準値２５を順次上昇させる。

基準値一致回路７２は、不図示の画像形成制御部から入力される外部基準値信号１０と基準値カウンタ出力７１とを比較し、外部基準値信号１０と基準値カウンタ出力７１とが一致した場合には、基準値一致信号７３（“Ｌ”レベル信号）を出力する。基準値一致信号７３が出力されると、ＡＮＤ６６にてＰＤ安定判別信号１８の出力が停止される。これにより、基準値カウンタ７０へ初期イネーブル信号６９が供給されず、カウントは停止する。

基準値設定信号発生回路７５は、“Ｈ”レベルのＰＤ安定判別信号１８の及び“Ｌ”レベルの基準値一致信号７３が同時に出力されている状態をＳＹＳＣＬＫ１６の立ち上りで検出すると、基準値設定信号２６の出力を“Ｈ”レベルにする。これにより基準値設定が完了する。

図７は、図２におけるレーザ駆動回路１の動作を説明するタイムチャートである。

図７において、まず、イネーブル信号１１がＯＦＦ状態（“Ｈ”レベル信号）では、電流ラッチ２９はリセットされており、データセレクタ４０はＯＦＦ(消灯)を選択されている。イネーブル信号１１がON（“Ｌ”レベル信号）で、サンプル／ホールド信号１２をＯＮ（“Ｌ”レベル信号）にすることにより、基準値設定信号２６が“Ｌ”レベルで出力され、サンプル許可信号３２が“Ｌ”レベルで出力される。これにより、レーザ駆動回路１は、ＡＰＣモードによる基準値設定状態に入る。この時、電流ラッチ２９の出力状態はバイパスであり、データセレクタ４０はＯＮ(発光)を選択する。その後、基準値設定信号２６を“Ｈ”レベルにすることでＡＰＣモードのみとし、ＢＤセンサ９に半導体レーザ２の光ビームＬ１を入射することによりＢＤセンサ９の出力信号を得る。ＢＤセンサ９の出力信号は、用紙に印字される画像の主走査方向の書き出し基準信号となる。

ＢＤセンサ９の出力信号を検出すると、画像形成装置は印字動作を開始し、レーザ駆動回路1は、以下のシーケンスを繰り返す。

ＢＤセンサ９の出力信号を検出後、サンプル／ホールド信号１２をＯＦＦ（“Ｈ”レベル信号）とし、サンプル許可信号３２をＯＦＦ（“Ｈ”レベル信号）とする。サンプル／ホールド信号１２がＯＦＦ且つＶＤＯ−ＯＮ信号１３がＯＮの場合、レーザ駆動回路１のレーザ制御モードはＯＦＦとなり、電流ラッチ２９の出力状態はホールドであり、データセレクタ４０はＯＦＦ(消灯)を選択する。

次に、サンプル／ホールド信号１２をＯＦＦの状態で、ＶＤＯ−ＯＮ信号１３がＯＦＦ（“Ｈ”レベル信号）になると、レーザ駆動回路１はＶＤＯ（画像制御）モードとなる。ＶＤＯモードでは、データセレクタ４０は画像データ信号１４の出力を選択する。このとき、半導体レーザ２の駆動電流は、電流ラッチ２９で保持されたデータ、すなわち、画像データ信号１４の出力が選択される直前に実行されたＡＰＣモードで得られた駆動電流データ３０を用いて決定される。

その後、再度サンプル／ホールド信号１２をＯＮ（“Ｌ”レベル信号）にすることによりＡＰＣモードに移行する。このとき、最初は強制発光モードとし、電流ラッチ２９で保持された駆動電流データ３０に基づいて半導体レーザ２を発光させる。データセレクタ４０はＯＮ（発光）を選択する。強制発光モードを終了すると、サンプル許可信号３２を“Ｌ”レベルとし、ＡＰＣモードとなる。

画像形成装置の印字動作が完了すると、イネーブル信号１１を再度ＯＦＦとし、レーザ駆動回路１をリセット状態にする。

図８は、図２におけるゲイン設定回路３３の動作を説明するタイムチャートであり、（ａ）は、半導体レーザ２として半導体レーザＡを用いた場合を示し、（ｂ）は、半導体レーザ２として半導体レーザＢを用いた場合を示す。なお、半導体レーザＡ及びＢはＰＤから出力される電流値が夫々異なる。

図８において、半導体レーザＡ内のＰＤから出力される電流は、半導体レーザＢ内のＰＤから出力される電流より大きい。ここで、半導体レーザＡ又はＢが図２におけるレーザ駆動回路１に接続された場合は、ＡＰＣにおいて基準値２５が同値であればＰＤ電圧信号２１が同値となるよう設定される。したがって、半導体レーザＡをレーザ駆動回路１に接続した場合、電流−電圧(Ｉ−Ｖ)変換調整抵抗２０の値は半導体レーザＢを接続したときより小さくなり、ＰＤ電圧信号２１の立ち上り特性が急峻になる。

初期状態以外でのＡＰＣモードにおいて、ＰＤ電圧信号２１の安定時間を計測するため、強制発光信号１９が“Ｈ”レベルである区間をＳＹＳＣＬＫ１６にてカウントし、このカウント結果に基づいて周期ゲインを設定する。周期ゲインは、駆動電流データ３４の値を増減するための時間を設定すべくＳＹＳＣＬＫ１６を分周値で除算した値である。

図７において、駆動電流データ３４のステップ数をＤＡ３５の分解能が８[bit]の±３％とすると、総ステップ数が２５６であるから±７ステップとなる。一方、周期ゲインは、強制発光信号１９のカウント値が３であるときは「１」、７であるときは「３」に夫々設定される。

したがって、強制発光信号１９のカウント値がｎであるときは、周期ゲインは以下の（２）式のように設定される。カウント値を３以上としているのは、ＰＤ電圧信号２１が安定し強制発光信号１９の停止するまでにＳＹＳＣＬＫ１６の２周期を使用するためである。

周期ゲイン＝(ｎ−１)／２（ｎ≧３、小数点以下切り上げ） ・・・（２）
上記（２）式により得られた周期ゲインの周期に応じて、駆動電流データ３４を７ステップずつ加減する。

本実施の形態によれば、レーザ駆動回路１は、光量制御（ループ制御）の実行指示の直後に、駆動電流データ３４に基づいて設定されるＬＤ駆動電流値で半導体レーザ２を定電流発光させ、半導体レーザ２の定電流発光時に得られる半導体レーザ２内のＰＤの検出信号をＳＹＳＣＬＫ１６の周期でアナログ／デジタル変換し、デジタル変換されたＡＤ出力信号２３をＳＹＳＣＬＫ１６から１周期遅延（シフト）させ、ＡＤ出力信号２３とシフトレジスタ出力５２との差分値５３を算出し、差分値５３が安定判別値５５以下であるときに半導体レーザ２の光量制御を開始するので、ＡＰＣ精度の向上及びＡＰＣの応答時間の短縮が可能となる。

また、本発明の目的は、上述した実施の形態の機能を実現するソフトウェアのプログラムを記憶した記憶媒体を画像形成装置に供給し、その画像形成装置のコンピュータ（又はＣＰＵやＭＰＵ等）が記憶媒体に格納されたプログラムコードを読出して実行することによっても、達成される。

この場合、記憶媒体から読出されたプログラムコード自体が上述した実施の形態の機能を実現することとなり、そのプログラムコード及び該プログラムコードを記憶した記憶媒体は本発明を構成する。

また、プログラムコードを供給するための記憶媒体としては、例えば、フロッピー（登録商標）ディスク、ハードディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＤＶＤ−ＲＷ、ＤＶＤ＋ＲＷ等の光ディスク、磁気テープ、不揮発性のメモリカード、ＲＯＭ等を用いることができる。または、プログラムコードをネットワークを介してダウンロードしてもよい。

コンピュータから読出されたプログラムコードを実行することにより、上述した上記実施の形態の機能が実現されだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼動するＯＳ（オペレーティングシステム）等が実際の処理の一部又は全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。

さらに、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵなどが実際の処理の一部又は全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれる。

本発明の実施の形態に係るレーザ光量制御装置を備える画像形成装置の部分構成図である。 図１におけるレーザ駆動回路の主要ブロック図である。 図２におけるＰＤ安定判別回路を概略的に示すブロック図である。 図２におけるＰＤ安定判別回路のタイムチャートである。 図２における基準値設定回路を概略的に示すブロック図である。 図２における基準値設定回路のタイムチャートである。 図２におけるレーザ駆動回路の動作を説明するタイムチャートである。 図２におけるゲイン設定回路の動作を説明するタイムチャートであり、（ａ）は、半導体レーザとして半導体レーザＡを用いた場合を示し、（ｂ）は、半導体レーザとして半導体レーザＢを用いた場合を示す。 従来の高速デジタル方式のＡＰＣにおいて、ＰＤの受光特性の低い半導体レーザを用いた場合を示す図である。

符号の説明

１ レーザ駆動回路
２ 半導体レーザ
３４ 駆動電流データ
１６ ＳＹＳＣＬＫ
２３ ＡＤ出力信号
５２ シフトレジスタ出力
５３ 差分値

Claims (1)

1. 半導体レーザを用いた画像形成装置のレーザ光量制御装置において、
   前記半導体レーザの受光素子による発光量をアナログ／デジタル変換することにより前記半導体レーザの光量をループ制御する制御手段を備え、
   前記制御手段は、前記ループ制御の実行指示の直後に予め設定された電流値で前記半導体レーザを定電流発光させる定電流発光部と、前記半導体レーザの定電流発光時に得られる前記受光素子の検出信号をアナログ／デジタル変換する変換部と、前記デジタル変換された検出信号を所定時間シフトする記憶部と、前記デジタル変換された検出信号と前記所定時間シフトされた検出信号との差分値を算出する算出部とを有し、前記差分値が予め設定された値以下であるときに、前記半導体レーザのループ制御を開始することを特徴とするレーザ光量制御装置。

Images