JP4901871B2 - 検査行列生成方法、符号化方法、通信装置、通信システムおよび符号化器 - Google Patents

検査行列生成方法、符号化方法、通信装置、通信システムおよび符号化器 Download PDF

Info

Publication number
JP4901871B2
JP4901871B2 JP2008527792A JP2008527792A JP4901871B2 JP 4901871 B2 JP4901871 B2 JP 4901871B2 JP 2008527792 A JP2008527792 A JP 2008527792A JP 2008527792 A JP2008527792 A JP 2008527792A JP 4901871 B2 JP4901871 B2 JP 4901871B2
Authority
JP
Japan
Prior art keywords
matrix
column
parity check
check matrix
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008527792A
Other languages
English (en)
Other versions
JPWO2008016117A1 (ja
Inventor
渉 松本
塁 阪井
英夫 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2008527792A priority Critical patent/JP4901871B2/ja
Publication of JPWO2008016117A1 publication Critical patent/JPWO2008016117A1/ja
Application granted granted Critical
Publication of JP4901871B2 publication Critical patent/JP4901871B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148Structural properties of the code parity-check or generator matrix
    • H03M13/1177Regular LDPC codes with parity-check matrices wherein all rows and columns have the same row weight and column weight, respectively
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/19Single error correction without using particular properties of the cyclic codes, e.g. Hamming codes, extended or generalised Hamming codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65Purpose and implementation aspects
    • H03M13/6508Flexibility, adaptability, parametrability and configurability of the implementation

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Error Detection And Correction (AREA)

Description

本発明は、ディジタル通信における符号化技術に関するものであり、特に、LDPC(Low-Density Parity Check)符号用のパリティ検査行列を生成する検査行列生成方法、当該パリティ検査行列を用いて所定の情報ビットを符号化する符号化方法、および復号方法に関するものである。
以下、符号化方式としてLDPC符号を採用する従来の通信システムについて説明する。ここでは、LDPC符号の一例として擬似巡回(QC:Quasi-Cyclic)符号(非特許文献1参照)を採用する場合について説明する。
まず、符号化方式としてLDPC符号を採用する従来の通信システムにおける、符号化/復号処理の流れを簡単に説明する。
送信側の通信装置(送信装置と呼ぶ)内のLDPC符号化器では、後述する従来の方法でパリティ検査行列Hを生成する。さらに、LDPC符号化器では、たとえば、K行×N列の生成行列G(K:情報長,N:符号語長)を生成する。ただし、LDPC用のパリティ検査行列をH(M行×N列)とした場合、生成行列Gは、GHT=0(Tは転置行列)を満たす行列となる。
その後、LDPC符号化器では、情報長Kのメッセージ(m1,m2,…,mK)を受け取り、このメッセージおよび上記生成行列Gを用いて、下記(1)式のように、符号語Cを生成する。ただし、H(c1,c2,…,cNT=0とする。
C=(m1,m2,…,mK)G
=(c1,c2,…,cN) …(1)
そして、送信装置内の変調器では、LDPC符号化器で生成した符号語Cに対して、BPSK(Binary Phase Shift Keying),QPSK(Quadrature Phase Shift Keying),多値QAM(Quadrature Amplitude Modulation)等の所定の変調方式を用いてディジタル変調を行い、その変調信号x=(x1,x2,…,xN)を受信装置に送信する。
一方、受信側の通信装置(受信装置と呼ぶ)では、復調器が、受け取った変調信号y=(y1,y2,…,yN)に対して、上記BPSK,QPSK,多値QAM等の変調方式に応じたディジタル復調を行い、さらに、受信装置内のLDPC復号器が、復調結果に対して「sum−productアルゴリズム」による繰り返し復号を実施し、その復号結果(元のメッセージm1,m2,…,mKに対応)を出力する。
ここで、LDPC符号用の従来のパリティ検査行列生成方法を具体的に説明する。LDPC符号用のパリティ検査行列としては、たとえば、下記非特許文献1において、以下のQC符号のパリティ検査行列が提案されている(図11参照)。図11に示すQC符号のパリティ検査行列は、5行×5列の巡回置換行列(p=5)が縦方向(J=3)と横方向(L=5)に配置された行列となっている。
一般的には、M(=pJ)行×N(=pL)列の(J,L)QC符号のパリティ検査行列HQCは、下記(2)式のように定義することができる。なお、pは奇数(2以外)の素数であり、Lはパリティ検査行列HQCにおける巡回置換行列の横方向(列方向)の個数であり、Jはパリティ検査行列HQCにおける巡回置換行列の縦方向(行方向)の個数である。
Figure 0004901871
ただし、0≦j≦J−1,0≦l≦L−1において、I(pj,l)は、行番号:r(0≦r≦p−1),列番号:「(r+pj,l)mod p」の位置が“1”となり、その他の位置が“0”となる巡回置換行列である。
また、LDPC符号の設計の際には、一般的に、長さが短いループが多く存在するときに性能の劣化を引き起こすため、内径を大きくし、長さが短いループ(ループ4,ループ6等)の数を少なくする必要がある。
なお、図12は、検査行列の一例をタナーグラフで表現した場合を示す図であり、{0,1}の2元のM行×N列のパリティ検査行列Hにおいて、各列に対応するノードをビットノードbn(1≦n≦N)と呼び(図中の○に相当)、各行に対応するノードをチェックノードcm(1≦m≦M)と呼び(図中の□に相当)、さらに、検査行列の行と列の交点に“1”がある場合にそのビットノードとチェックノードを枝で接続する2部グラフをタナーグラフと呼ぶ。また、上記ループとは、図12に示すように、特定のノード(図中の○や□に相当)から始まりそのノードで終わる閉路のことを表し、また、内径とは、その最小ループを意味する。また、ループの長さは、閉路を構成する枝の数で表現され、長さに応じて、簡易的にループ4,ループ6,ループ8…と表現する。
また、下記非特許文献1においては、(J,L)QC−LDPC符号のパリティ検査行列HQCにおける内径gの範囲が、「4≦g≦12(gは偶数)」とされている。ただし、g=4を回避することは容易であり、多くの場合、g≧6である。
M.Fossorier "Quasi-Cyclic Low Density Parity Check Code" ISIT2003, pp150, Japan, June 29-July 4, 2003.
しかしながら、上記従来の技術によれば、符号化率を変化させるために複数の全く異なる検査行列が必要であり、それに伴って、メモリ量が大きくなり、回路も複雑になる、という問題があった。
本発明は、上記に鑑みてなされたものであって、広い符号化率に対応可能な、非正則(行と列の重みが非一様)なLDPC符号用のパリティ検査行列を生成するとともに、さらに、従来技術と比較して回路規模を低減可能な検査行列生成方法を得ることを目的とする。
上述した課題を解決し、目的を達成するために、本発明にかかる検査行列生成方法は、LDPC(Low-Density Parity Check)符号用のパリティ検査行列を生成する検査行列生成方法であって、巡回置換行列が行方向と列方向に配置されかつ当該巡回置換行列に特定の規則性を持たせた正則(行と列の重みが一様)な擬似巡回行列を生成する擬似巡回行列生成ステップと、前記正則な擬似巡回行列を非正則(行と列の重みが非一様)にするための、複数の符号化率に対応可能なマスク行列を生成するマスク行列生成ステップと、特定の符号化率に対応するマスク行列を用いて、前記正則な擬似巡回行列内の特定の巡回置換行列を0行列に変換し、非正則なマスク化擬似巡回行列を生成するマスク化ステップと、前記マスク化擬似巡回行列と巡回置換行列を階段状に配置した行列とを所定位置に配置した、LDGM(Low Density Generation Matrix)構造の非正則なパリティ検査行列を生成する検査行列生成ステップと、を含む検査行列生成方法であって、前記マスク行列生成ステップでは、まず、基準となる1/2以下の符号化率(第1の符号化率)に対応する第1のマスク行列の列次数分布を計算し、つぎに、前記第1のマスク行列の列次数分布を制約条件として次に符号化率の低い第2の符号化率に対応する第2のマスク行列の列次数分布を計算し、以降、必要に応じて、前段のマスク行列の列次数分布を制約条件として第3のマスク行列、第4のマスク行列、…の列次数分布を順に計算する次数分布計算ステップと、符号化率の最も高い第1のマスク行列から順に、対応するマスク行列の列次数分布に基づいて、当該マスク行列の列の重み位置を決定する重み位置決定ステップと、を含み、前記検査行列生成ステップでは、最初に生成する検査行列を、前記符号化率1/2以下に対応した検査行列とすることを特徴とする。
この発明によれば、広い符号化率に対応可能な、非正則なLDPC符号用のパリティ検査行列を生成することができる、という効果を奏する。
図1は、LDPC符号化器およびLDPC復号器を含む通信システムの構成例を示す図である。 図2−1は、符号化率1/3の符号に対応するマスク行列Zを生成する場合のマスキングルールを説明するための図である。 図2−2は、符号化率1/3の符号に対応するマスク行列Zを生成する場合のマスキングルールを説明するための図である。 図2−3は、符号化率1/3の符号に対応するマスク行列Zを生成する場合のマスキングルールを説明するための図である。 図2−4は、符号化率1/3の符号に対応するマスク行列Zを生成する場合のマスキングルールを説明するための図である。 図2−5は、符号化率1/3の符号に対応するマスク行列Zを生成する場合のマスキングルールを説明するための図である。 図3は、マスク行列Zによりマスク後のイレギュラーなパリティ検査行列HMの構成例を示す図である。 図4は、符号構成法の一例を示す図である。 図5は、システムで用意する一番低い符号化率をR0=3/7とした場合の符号を示す図である。 図6は、符号語の生成処理の一例を示す図である。 図7は、符号語の生成処理の一例を示す図である。 図8は、一般に公開されている符号化率3/4の行列の一例を示す図である。 図9は、図8に示す行列を符号化率3/4のM×Nの行列HCHとした場合の、4M×(7/3)Nの行列HCH´の一例を示す図である。 図10は、任意の巡回置換行列の組み合わせによるM×(N−M)の行列をHCHとした場合の、4M×(7/3)Nの行列HCH´の一例を示す図である。 図11は、QC符号のパリティ検査行列の一例を示す図である。 図12は、検査行列の一例をタナーグラフで表現した場合を示す図である。
符号の説明
1 LDPC符号化器
2 変調器
3 通信路
4 復調器
5 LDPC復号器
以下に、本発明にかかる検査行列生成方法、符号化方法および復号方法の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
実施の形態1.
図1は、LDPC符号化器およびLDPC復号器を含む本実施の形態の通信システムの構成例を示す図である。図1において、送信側の通信装置(送信装置と呼ぶ)は、LDPC符号化器1と変調器2を含む構成とし、受信側の通信装置(受信装置と呼ぶ)は、復調器4とLDPC復号器5を含む構成とする。
ここで、LDPC符号を採用する通信システムにおける符号化処理,復号処理の流れを簡単に説明する。
送信装置内のLDPC符号化器1では、本実施の形態の検査行列生成方法により生成されたパリティ検査行列、すなわち、後述する所定のマスキングルールに基づいてマスキング処理が行われたM行×N列のパリティ検査行列HMを生成する。
その後、LDPC符号化器1では、情報長Kのメッセージ(u1,u2,…,uK)を受け取り、このメッセージおよび上記パリティ検査行列HMを用いて、下記(3)式のように、長さNの符号語vを生成する。なお、本実施の形態においては、従来技術において計算していた生成行列G(K:情報長,N:符号語長)を用いずに、情報ビットの符号化処理を行う。
v={(v1,v2,…,vN)∈GF(2)|(v1,v2,…,vN)HM T=0}
…(3)
そして、送信装置内の変調器2では、LDPC符号化器1で生成した符号語vに対して、BPSK,QPSK,多値QAM等の所定の変調方式によりディジタル変調を行い、その変調信号x=(x1,x2,…,xN)を、通信路3を介して受信装置に送信する。
一方、受信装置では、復調器4が、通信路3を介して受け取った変調信号y=(y1,y2,…,yN)に対して、上記BPSK,QPSK,多値QAM等の変調方式に応じたディジタル復調を行い、さらに、受信装置内のLDPC復号器5が、公知の復号アルゴリズムによる繰り返し復号を実施し、その復号結果(元のメッセージu1,u2,…,uKに対応)を出力する。
つづいて、本実施の形態における検査行列生成方法を詳細に説明する。なお、本実施の形態においては、イレギュラー(重み分布が非一様)なパリティ検査行列を生成することとし、その構造として、LDGM(Low Density Generation Matrix)構造を採用することを前提とする。また、以下において説明する各実施の形態の検査行列生成処理については、通信装置内のLDPC符号化器1で実行することとしてもよいし、または、通信装置の外部で予め実行しておくこととしてもよい。通信装置の外部で実行される場合には、生成済みの検査行列を内部メモリに記憶しておく。
まず、本実施の形態の検査行列生成処理により生成されるマスキング処理後のイレギュラーなパリティ検査行列HMの前提となる、LDGM構造のQC−LDPC符号のパリティ検査行列HQCLを定義する。
たとえば、M(=pJ)行×N(=pL+pJ)列のLDGM構造のQC−LDPC符号のパリティ検査行列HQCL(=[hm,n])は、下記(4−1)式のように定義することができる。
Figure 0004901871
なお、hm,nは、パリティ検査行列HQCLにおいて、行番号m,列番号nの要素を表す。また、0≦j≦J−1,0≦l≦L−1において、I(pj,l)は、行番号:r(0≦r≦p−1),列番号:「(r+pj,l)mod p」の位置が“1”となり、その他の位置が“0”となる巡回置換行列である。たとえば、I(1)は、下記(4−2)式のように表すことができる。
Figure 0004901871
上記パリティ検査行列HQCLは、左側の行列(情報ビットに対応する部分)が、上記(2)式で示したQC符号のパリティ検査行列と同一の擬似巡回行列HQCであり、右側の行列(パリティビットに対応する部分)が、下記(5−1)式または(5−2)式に示すI(0)を階段状に配置した行列HTまたはHDである。なお、下記(5−1)式,(5−2)式において、Iは単位行列であり、0は零行列である。
Figure 0004901871
Figure 0004901871
ただし、上記階段状の構造で用いている巡回置換行列は、I(0)に限定しているわけではなく、任意のI(s|s∈[0,p−1])の組み合わせでもよい。
また、上記LDGM構造とは、上記(4−1)式に示す行列のように、パリティ検査行列の一部を下三角行列にした構造のことをいう。この構造を用いることにより、生成行列Gを用いずに符号化を容易に実現できる。たとえば、組織符号語vを下記(6)式のように表し、情報メッセージu=(u1,u2,…,uK)が与えられた場合、パリティ要素pm=(p1,p2,…,pM)は、「HQCL・vT=0」を満たすように、すなわち、下記(7)式のように生成する。
v=(v1,v2,…,vK,vK+1,vK+2,…,vN
=(u1,u2,…,uK,p1,p2,…,pM) …(6)
ただし、N=K+Mである。
Figure 0004901871
さらに、本実施の形態においては、上記(4−1)式のように定義されたLDGM構造のQC−LDPC符号のパリティ検査行列HQCLに、特定の規則性を設けている。具体的には、パリティ検査行列HQCLの左側の擬似巡回行列HQC部分において、p0,lを任意の整数とした場合、行番号j(=0,1,2,…J−1),列番号l(=0,1,2,…L−1)に配置されたp行×p列の巡回置換行列I(pj,l)のpj,lに、下記(8−1)式、(8−2)式、(8−3)式または(8−4)式となる規則性を設ける。
j,l=p0,l(j+1)mod p
…(8−1)
j,l=((p−p0,l)(j+1))mod p
…(8−2)
j,l=(((pA−p0,l)(j+1))mod pA)mod p
A=157
0≦j≦J−1
p:prime number
…(8−3)
j,l=((p0,l(j+1))mod pA)mod p
A=157
0≦j≦J−1
p:prime number
…(8−4)
なお、上記pAは、システムが要求するMAXの情報長の時に最も良い性能が得られるように決定する。上記「pA=157」は、情報長p×L(=36)が5000〜6000近辺を想定した場合の値となる。
たとえば、上記(8−4)式を用い、L=36とした場合、一例として下記(9)式のように表すことができる。
{p0,1,p0,2,p0,3,p0,4,p0,5,p0,6,p0,7,p0,8,p0,9,p0,10,p0,11,p0,12,p0,13,p0,14,p0,15,p0,16,p0,17,p0,18,p0,19,p0,20,p0,21,p0,22,p0,23,p0,24,p0,25,p0,26,p0,27,p0,28,p0,29,p0,30,p0,31,p0,32,p0,33,p0,34,p0,35,p0,36
={7,87,36,15,53,11,16,136,59,45,137,31,56,66,31,37,2,22,131,21,6,92,56,72,53,23,21,36,73,127,25,15,10,1,107,18}
…(9)
つづいて、本実施の形態の検査行列生成方法における特徴的な処理である、パリティ検査行列HQCLに対するマスク処理について説明する。
たとえば、上記(4−1)式に示す左側の行列を、下記(10−1)式に示すように、J×Lの擬似巡回行列HQCと表し、マスク行列Z(=[zj,l])をGF(2)上のJ行×L列の行列とした場合、後述する所定のルールを適用すると、マスク処理後の行列HMQCは、下記(10−2)式のように表すことができる。
Figure 0004901871
Figure 0004901871
なお、上記(10−2)式におけるzj,lI(pj,l)は、下記(11)式のように定義される。
Figure 0004901871
上記0行列は、p行×p列の0行列である。また、行列HMQCは、擬似巡回行列HQCをマスク行列Zの0要素によりマスクし、重み分布を非一様(イレギュラー)にした行列であり、また、行列HMQCの巡回置換行列の分布は、マスク行列Zの次数分布と同じである。
ただし、上記重み分布を非一様にする場合のマスク行列Zの重み分布は、後述するように、所定の密度発展法で求めることとする。たとえば、48行×36列のマスク行列は、密度発展法による列次数分布に基づいて、下記(12−1)式〜(12−5)式のように表すことができる。
Figure 0004901871
Figure 0004901871
Figure 0004901871
Figure 0004901871
Figure 0004901871
したがって、本実施の形態において、最終的に求めるイレギュラーなパリティ検査行列HMは、たとえば、48行×36列のマスク行列Z、48行(行番号jは0〜47)×36列(列番号lは0〜31)の擬似巡回行列HQC、および48行(行番号jは0〜47)×48列(列番号lは0〜47)のHTを用いて、下記(13)式のように表すことができる。
M=[Z×HQC|HT
=[HMQC|HT] …(13)
すなわち、LDPC符号Cを生成するためのパリティ検査行列HMQCは、マスク行列Zと擬似巡回行列HQCの行番号j=0の巡回置換行列の値の設計により、与えられる。
つづいて、本実施の形態のマスキングルールを具体的に説明する。本実施の形態においては、一例として、符号化率3/7までの符号構成法について説明する。ここでは、後述する既知のマスキングルールを前提として、符号化率3/7以上の符号化を実現する。
図2−1は、本実施の形態のマスク行列生成処理を示すフローチャートである。ここで、符号化率3/7までの符号構成法について説明する前に、図2−1にしたがって、既知のマスキングルールについて説明する。一例として、符号化率1/3の符号に対応するマスク行列Zを生成する。
なお、ここでは、マスク行列生成処理を、通信装置内のLDPC符号化部1にて実行する場合の例を示す。また、符号化率1/2の符号に対応するイレギュラーなパリティ検査行列HM(1/2)を「HM(1/2)=[ZA×HQCU|HD]」と仮定する。ただし、HQCUは、上記擬似巡回行列HQCにおける上半分の32(行番号jは0〜31)×32(列番号lは0〜31)の擬似巡回行列を表し、HDは、上記(5−2)式に示す、たとえば、32(行番号jは0〜31)×32(列番号lは0〜31)の行列とする。
まず、通信装置内のLDPC符号化器1では、マスク行列のサイズを設定する(ステップS1)。ここでは、一例として、符号化率1/3の符号に対応するマスク行列Zを64行×32列の行列とし、符号化率1/2の符号に対応するマスク行列ZAを32行×32列の行列とする。
つぎに、LDPC符号化器1は、マスク行列ZAの行数を最大次数とし、上記(5−2)式に示すHDの次数分布を制約条件として、密度発展法により、マスク行列ZAの列次数分布を計算する(ステップS2)。図2−2は、パリティ検査行列HM(1/2)(=[ZA×HQCU|HD])の列次数分布の一例を示す図であり、列次数14,4,3の欄に記載の数字(分数)がマスク行列ZAの列次数分布を表している。なお、列次数2の欄は、HDの列次数分布に対応している。
さらに、LDPC符号化器1は、マスク行列Zの行数を最大次数とし、上記(5−1)式に示す64(行番号jは0〜63)×64(列番号lは0〜63)のHTの次数分布、および上記で求めたマスク行列ZAの列次数分布、を制約条件として、密度発展法により、マスク行列Zの列次数分布を計算する(ステップS2)。図2−3は、符号化率1/3の符号に対応するイレギュラーなパリティ検査行列HM(1/3)(=[Z×HQC|HT])の列次数分布の一例を示す図であり、列次数28,8,4,3(9列分)の欄に記載の数字がマスク行列Zの列次数分布を表している。なお、列次数3の(41−9)/96と列次数1の欄は、HTの列次数分布に対応している。
つぎに、LDPC符号化器1は、上記マスク行列ZAの列次数分布に基づいて、下記優先順位#1の条件を満たすように、マスク行列ZAにおける列次数の大きい列、すなわち、ここでは列次数14の列(5/64)の、“1”の位置を決める(ステップS3)。たとえば、Zに連続する“1”が存在する場合は、HDの縦に連続するI(0)との間で4箇所に巡回置換行列が存在し、それらがループ4を構成する可能性があるため、下記優先順位#1の条件を満たすことにより、その可能性を排除する。
・優先順位#1の条件:同一列内の“1”の間隔は2行以上離す
このとき、上記列次数の大きい列は、“1”の密度が大きいため、後述する優先順位#2の条件を満たす必要はない。また、上記で求めた列次数14を実現するために、同一列において“1”が連続しても良いが、その数は可能な限り少なくする。
そして、ここでは、列次数の大きい列が14の一つしか存在していないが、たとえば、列次数の大きい列が14,13,12…等のように複数存在する場合は、左から列次数の降順にマスク行列ZAの列を配置する(ステップS3)。
つぎに、LDPC符号化器1は、上記マスク行列ZAの列次数分布に基づいて、上記優先順位#1の条件および下記優先順位#2の条件を満たすように、マスク行列ZAにおける列次数の小さい列、すなわち、ここでは列次数4,3の列(18/64,9/64)の、“1”の位置を決める(ステップS4)。たとえば、規則的なルールに基づく巡回置換行列の組み合わせに対して、マスク行列の“1”の配置も規則的である場合、特定のループを構成するマスク行列の“1”の配置が存在すると、規則的であるがゆえに多重的に同一ループが多数個存在する可能性がある。しかしながら、下記優先順位#2の条件を満たすことにより、その発生確率を減らすことができる。
・優先順位#2の条件:乱数に基づき配置する
そして、上記列次数の大きい列につづいて、左から列次数の降順にマスク行列ZAの列を配置する(ステップS4)。
たとえば、上記ステップS3およびS4にて生成されたマスク行列ZAは、(14)式に示すような行列となる。
Figure 0004901871
なお、密度発展法により求めたマスク行列ZAの列次数分布に基づいてマスク行列ZAを構成する場合、小さい列次数の列(列次数3,4等)に小さいループ(ループ4,6等)が含まれていると、誤り確率が上がり、良好な性能が得られない場合がある。このような場合、LDPC符号化器1は、小さい列次数の列の重みを増やすことで、性能劣化を回避する。上記マスク行列ZAの場合は、図2−2に示す列次数分布において、列次数3の列(9/64)のうちの3列の重みを増やしている。すなわち、上記(14)式においては、列次数14が5列,列次数4が21列,列次数3が6列となっている。
つぎに、LDPC符号化器1は、上記マスク行列Zの列次数分布に基づいて、上記優先順位#1の条件を満たすように、マスク行列Zにおける列次数の大きい列、すなわち、ここでは列次数28の列(5/96)の、“1”の位置を決める(ステップS5)。このとき、上記列次数の大きい列は、“1”の密度が大きいため、上記優先順位#2の条件を満たす必要はない。また、上記で求めた列次数28を実現するために、同一列において“1”が連続しても良いが、その数は可能な限り少なくする。
そして、ここでは、列次数の大きい列が28の一つしか存在していないが、列次数の大きい列が複数存在する場合は、左から列次数の降順にマスク行列Zの列を配置する(ステップS5)。
つぎに、LDPC符号化器1は、上記マスク行列Zの列次数分布に基づいて、上記優先順位#1の条件および上記優先順位#2の条件を満たすように、マスク行列Zにおける列次数の小さい列、すなわち、ここでは列次数8,4,3の一部の列(10/96,8/96,9/96)の、“1”の位置を決める(ステップS6)。
そして、上記列次数の大きい列につづいて、左から列次数の降順にマスク行列Zの列を配置する(ステップS6)。
なお、密度発展法により求めたマスク行列Zの列次数分布に基づいてマスク行列Zを構成する場合、小さい列次数の列(列次数3,4,8等)に小さいループ(ループ4,6等)が含まれていると、誤り確率が上がり、良好な性能が得られない場合がある。このような場合、LDPC符号化器1は、小さい列次数の列の重みを増やすことで、性能劣化を回避する。
また、LDPC符号を多値変調のような不均一な誤り確率のアプリケーションに適用する場合、誤り確率の小さいビットを列次数の大きい列に対応するビットに割り当て、誤り確率の大きいビットを列次数の小さい列に対応するビットに割り当てると、性能が向上する。このような場合に、上記ステップS3〜S6に示すように、左側から列次数の降順に列を並べておくと、ビットのオーダリングが容易となる。
図2−4は、上記のように生成したマスク行列ZAによりマスク後の、イレギュラーなパリティ検査行列HM(1/2)の構成例を示す図であり、図2−5は、上記のように生成したマスク行列Zによりマスク後の、イレギュラーなパリティ検査行列HM(1/3)の構成例を示す図である。なお、図2−5において、図示のHQCDは、上記擬似巡回行列HQCにおける下半分の32(行番号jは32〜63)×32(列番号lは0〜31)の擬似巡回行列を表す。また、図示の0は0行列を表し、図示のIは単位行列を表し、HDとIと0でHTを構成する。
つぎに、上記符号化率1/3の符号生成処理を前提として、符号化率3/7以上の符号化を実現する方法について説明する。本実施の形態のマスク行列生成処理として、上記符号化率1/3の符号生成処理と異なる処理について説明する。なお、本実施の形態においては、後述するように、最初に構成する検査行列を符号化率3/4に対応した検査行列としているが、これに限らず、符号化率1/2以下に対応する検査行列であればよい。
たとえば、符号化率3/4の符号に対応するイレギュラーなパリティ検査行列を「HM(3/4)=[ZA×HQC(3/4)|HT(3/4)]」と仮定する。ただし、ZA(=ZA(3/4))は12行×36列のマスク行列であり、HQC(3/4)は、擬似巡回行列HQCにおける上から1/4の12(行番号jは0〜11)×36(列番号lは0〜35)の擬似巡回行列を表し((4−1)式参照)、HT(3/4)は上記HDである((5−2)式参照)。また、符号化率3/5,3/6=1/2,3/7に対応したイレギュラーなパリティ検査行列をHM(3/5),HM(1/2),HM(3/7)(=HM)と表し、マスク行列をそれぞれZA(3/5),ZA(1/2),ZA(3/7)(=Z)と表し、擬似巡回行列をそれぞれHQC(3/5),HQC(1/2),HQC(3/7)(=HQC)と表し、I(0)を階段状に配置した行列をそれぞれHT(3/5),HT(1/2),HT(3/7)(=HT)と表す。
たとえば、図2−1のステップS2の処理において、本実施の形態のLDPC符号化器1では、まず、符号化率3/4に対応して、マスク行列ZAの行数を最大次数とし、HT(3/4)(=TD)の次数分布を制約条件として、密度発展法により、マスク行列ZAの列次数分布を計算する。つぎに、LDPC符号化器1は、符号化率3/5に対応して、上記HT(3/5)の次数分布および上記で求めたマスク行列ZAの列次数分布を制約条件として、密度発展法により、マスク行列ZA(3/5)の列次数分布を計算する。つぎに、一つ前のマスク行列の列次数分布を制約条件として、密度発展法により、符号化率3/6に対応したマスク行列の列次数分布を順次計算し、最後に、上記HTの次数分布および符号化率3/6に対応したマスク行列ZA(3/6)の列次数分布を制約条件として、密度発展法により、符号化率3/7に対応したマスク行列Zの列次数分布を計算する。
つぎに、LDPC符号化器1では、図2−1のステップS3〜S6の処理において、前述した実施の形態1と同様に、優先順位#1の条件および優先順位#2の条件に基づいて、符号化率3/4,3/5に対応するマスク行列の各列の“1”の位置を決め、その後、さらに、同様の手順で、符号化率3/6,3/7に対応するマスク行列の各列の“1”の位置を決める。上記本実施の形態の処理にて生成されたマスク行列Zは、上記(12−1)式〜(12−5)式のように表すことができる。
図3は、上記のように生成したマスク行列Zによりマスク後の、イレギュラーなパリティ検査行列HMの構成例を示す図である。
つづいて、前述のイレギュラーなパリティ検査行列HMを用いて、複数の符号化率に対応したLDPC符号を構成する場合について説明する。
たとえば、前述の符号構成法によって生成され、MとNで規定された符号における符号化率の下限を1/2から1/3の間とした。また、それ以下の符号化率を実現するためには、後述する繰り返し送信を用いて良好な性能を得る。
また、図4は、本実施の形態の符号構成法の一例を示す図であり、たとえば、符号化率0.75の符号を基準符号語とし、それよりも高い符号化率(=0.9)の符号語を生成する場合はパリティのパンクチャを行う。なお、この際の復号には符号化率3/4の検査行列を使って、パンクチャリングビットに対応する受信LLRに0を挿入し、通常のLDPC復号を行えばよい。一方、低い符号化率(=3/5)の符号語を生成する場合は、パリティを追加している。この際の復号には、図3に示すように、符号化率に対応した検査行列HMの部分行列のみを用いて復号する。
ここで、複数の符号化率に対応したLDPC符号の構成法を具体的に説明する。たとえば、システムで用意する一番低い符号化率をR0=1/2以下とする。図5は、たとえば、システムで用意する一番低い符号化率をR0=3/7とした場合の符号を示す図である。
たとえば、符号化率R0=3/7に対応する符号がメモリに記憶され、符号化率R1の符号を構成する場合、符号化率R1が3/4未満であれば、すなわち、符号化率R1が3/4〜3/7の間であれば、パリティビットを符号語の最後尾から順にパンクチャする。
一方で、たとえば、3/7以下の符号化率が必要となった場合、本実施の形態では、図6に示すように、情報長K,符号長Nの符号化率K/N=3/7の符号語(図6中のA+パリティビット)に、列重みの重い順から選択した符号語ビットB(長さb:各列に対応するビットの情報はAと同じ)を加えて符号化率K/(N+b)の符号語を生成する。たとえば、b=(2/3)*Kの場合、符号化率は1/3となり、b=Kの場合は、符号化率3/10となる。図6は、3/7以下の符号化率が必要となった場合における、本実施の形態の符号構成法を示す図である。
また、b=(2/3)*K(図7のBの箇所)のように同一の符号語の一部が繰り返し2回にわたって送られ、さらにそれ以上に低い符号化率が必要な場合は、再度「A+パリティビット+B」の符号語ビットを繰り返し送ることも可能とした。これは、列重みの重いBの箇所のみ重複して送ることにより性能が向上する事が確認されているためである。また、さらに低い符号化率を実現するためには、この部分(A+パリティビット+B)をさらに重複して送る。
そして、上記の方法により符号化された符号語が通信路を通って受信機で受信され、復号器が誤りを訂正する際に符号語の一部あるいは全てが重複した場合には、その重複したビットの受信値を、重複した個数分だけ加算平均し、その結果を復号器に渡すこととした。また、列重みの重い列に対応する符号語ビットは復号性能がよくなることが知られている。したがって、本実施の形態では、上記処理によりノイズ成分の分散値を下げることができ、それに伴って信頼度が上がる(対応するビットの誤り確率が下がり)ため、復号性能を向上させることができる。
なお、本実施の形態において、巡回置換行列のpが奇数(2以外)の素数であることとして記載したが、pについてはこれに限らず、奇数を選んでもよい。この場合、高符号化率のパンクチャ時に性能が劣化する可能性があるが、劣化は僅かである。一方で、素数については、計算量が増加することを回避するためにテーブルを持ち予め記憶しておく必要があるが、奇数の場合はその値を記憶しておく必要がない。
このように、本実施の形態においては、従来技術とは異なり、符号化率を変化させるために複数の全く異なる検査行列をメモリに記憶しておく必要がないため、従来よりもメモリ量を小さくでき、回路を簡単化できる。
また、本実施の形態においては、たとえば、符号化率1/2に対応する検査行列を基準に検査行列を拡大しているときと比べて、符号化率3/4に対応するより小さい検査行列から拡大することとし、また、3/4以上の符号化率の際には符号化率3/4に対応する検査行列に従って復号処理を行うこととしたので、符号化率1/2に対応する検査行列を基準にする場合と比較して復号に関する計算量を低減することができる。また、3/7以下の符号化率であっても、列次数の重い箇所の符号語の再送回数を多くすることによって、低い符号化率を実現することができるので、本実施の形態においては、性能の劣化を抑えながら、より広い符号化率を実現することができる。
実施の形態2.
前述の実施の形態1では、巡回置換行列I(pj,l)を一定のルールで構成した例について示したが、本実施の形態では、たとえば、一般に公開されている図8(“Draft IEEE Standard forLocal and metropolitan area networks, Part 16: Air Interface for Fixed and Mobile Broadband Wireless Access Systems, Amendment for Physical and Medium Access Control Layers for Combined Fixed and Mobile Operation in Licensed Bands”, IEEE P802.16e/D9, June 2005)に示すような符号化率3/4の行列を用いて、符号化率3/7を実現する。なお、図8中の数字はpj,lの値を示しており、−1はp×pの0行列を意味する。
具体的には、図8に示す行列を符号化率3/4のM×Nの行列HCHとした場合、4M×(7/3)Nの行列HCH´を図9のように構成する。たとえば、Aは巡回置換行列の組み合わせによる行列で構成され、さらに、単位行列Iを2つ連結させて右下に階段状に配置する。行列Aの重み分布は密度発展法で導出する。この方法により、前述した実施の形態1と同様にLDPC用のパリティ検査行列を生成することができる。
なお、行列Aの構成法は、本実施の形態のように巡回置換行列の任意の組み合わせによる行列で構成することとしてもよいし、前述した実施の形態1のように規則的なルールに基づいて構成することとしてもよい。また、複数の符号化率に対応したLDPC符号を構成する処理については、上記図8に示すようなパリティ検査行列に限らず、どのようなパリティ検査行列においても適用可能である。
また、たとえば、任意の巡回置換行列の組み合わせによるM×(N−M)の行列をHCHとする場合には、4M×(7/3)Nの行列HCH´を図10のように構成する。Aは巡回置換行列の組み合わせによる行列で構成され、さらに、HCHとAの右側にHDを配置する。行列Aの重み分布は密度発展法で導出する。この方法により、前述の実施の形態1と同様に、LDPC用のパリティ検査行列を生成することができる。
また、前述した実施の形態1および上記実施の形態2における符号構成法および符号化法は、消失訂正符号の符号化にも適用可能である。
以上のように、本発明にかかる検査行列生成方法および符号化方法は、ディジタル通信における符号化技術として有用であり、特に、符号化方式としてLDPC符号を採用する通信装置に適している。

Claims (13)

  1. LDPC(Low−Density Parity Check)符号用のパリティ検査行列を生成する検査行列生成方法において、
    巡回置換行列が行方向と列方向に配置されかつ当該巡回置換行列に特定の規則性を持たせた正則(行と列の重みが一様)な擬似巡回行列を生成する擬似巡回行列生成ステップと、
    前記正則な擬似巡回行列を非正則(行と列の重みが非一様)にするための、複数の符号化率に対応可能なマスク行列を生成するマスク行列生成ステップと、
    特定の符号化率に対応するマスク行列を用いて、前記正則な擬似巡回行列内の特定の巡回置換行列を0行列に変換し、非正則なマスク化擬似巡回行列を生成するマスク化ステップと、
    前記マスク化擬似巡回行列と巡回置換行列を階段状に配置した行列とを所定位置に配置した、LDGM(Low Density Generation Matrix)構造の非正則なパリティ検査行列を生成する検査行列生成ステップと、
    を含む検査行列生成方法であって、
    前記マスク行列生成ステップでは、
    まず、基準となる1/2以下の符号化率(第1の符号化率)に対応する第1のマスク行列の列次数分布を計算し、つぎに、前記第1のマスク行列の列次数分布を制約条件として次に符号化率の低い第2の符号化率に対応する第2のマスク行列の列次数分布を計算し、以降、必要に応じて、前段のマスク行列の列次数分布を制約条件として第3のマスク行列、第4のマスク行列、…の列次数分布を順に計算する次数分布計算ステップと、
    符号化率の最も高い第1のマスク行列から順に、対応するマスク行列の列次数分布に基づいて、当該マスク行列の列の重み位置を決定する重み位置決定ステップと、
    を含み、
    前記検査行列生成ステップでは、最初に生成する検査行列を、前記符号化率1/2以下に対応した検査行列とすることを特徴とする検査行列生成方法。
  2. 前記検査行列生成ステップでは、最後に生成する検査行列を、符号化率1/3未満に対応する検査行列とすることを特徴とする請求項1に記載の検査行列生成方法。
  3. 前記重み位置決定ステップでは、
    列次数が小さいことに起因して発生する誤りの確率に基づいて、マスク行列生成処理を、列次数の大きい列と小さい列に分けて行うこととし、
    列次数の小さい列については、「同一列内の重みの間隔を2行以上離す」という第1の条件および「乱数に基づいて配置する」という第2の条件を満たすように、マスク行列の列の重み位置を決定することを特徴とする請求項2に記載の検査行列生成方法。
  4. 前記重み位置決定ステップでは、前記第2の条件を満たすように、
    所定の方法で乱数列を生成し、
    当該乱数列において差分が1の要素が存在する場合に、一方の要素を乱数列の最後に移動することにより、要素間の差分が2以上となる擬似乱数系列を生成し、
    当該擬似乱数系列を列次数毎に分割して、それぞれを列重みの行位置番号とすることを特徴とする請求項3に記載の検査行列生成方法。
  5. 前記重み位置決定ステップでは、列次数分布における列次数の降順に、マスク行列の列を配置することを特徴とする請求項3に記載の検査行列生成方法。
  6. 前記重み位置決定ステップでは、列次数分布における列次数の降順に、マスク行列の列を配置することを特徴とする請求項4に記載の検査行列生成方法。
  7. LDPC(Low−Density Parity Check)符号用のパリティ検査行列を用いて所定の情報ビットを符号化する符号化方法であって、
    前記請求項2に記載の処理で生成された非正則なパリティ検査行列を用いて所定の情報ビットを符号化する符号化ステップ、
    を含むことを特徴とする符号化方法。
  8. 前記符号化ステップでは、情報長K,符号長N(情報ビットA+パリティビットP)の符号化率K/Nの符号語に、情報ビットAのうち列重みの重い順から選択した符号語ビットB(ビット長b)を加えて、符号化率K/(N+b)の符号語「A+P+B」を生成することを特徴とする請求項7に記載の符号化方法。
  9. 前記符号化率K/Nを3/7とし、前記符号化率K/(N+b)を1/3とすることを特徴とすることを特徴とする請求項8に記載の符号化方法。
  10. さらに低い符号化率が必要な場合は、前記「A+P+B」を繰り返した符号語ビットを生成することを特徴とする請求項9に記載の符号化方法。
  11. LDPC(Low−Density Parity Check)符号用のパリティ検査行列を生成する通信装置であって、
    前記請求項2に記載の処理で、LDGM(Low Density Generation Matrix)構造の非正則なパリティ検査行列を生成することを特徴とする通信装置。
  12. 誤り訂正技術として、LDPC(Low−Density Parity Check)符号を採用する通信システムであって、
    前記請求項7に記載の処理で、所定の情報ビットを符号化する送信装置と、
    既知の処理で符号語を復号する受信装置と、
    を備えることを特徴とする通信システム。
  13. LDPC(Low−Density Parity Check)符号用のパリティ検査行列を用いて所定の情報ビットを符号化する符号化器において、
    前記請求項7に記載の処理で、所定の情報ビットを符号化する符号化手段、
    を備えることを特徴とする符号化器。
JP2008527792A 2006-08-04 2007-08-02 検査行列生成方法、符号化方法、通信装置、通信システムおよび符号化器 Expired - Fee Related JP4901871B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008527792A JP4901871B2 (ja) 2006-08-04 2007-08-02 検査行列生成方法、符号化方法、通信装置、通信システムおよび符号化器

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006213722 2006-08-04
JP2006213722 2006-08-04
PCT/JP2007/065195 WO2008016117A1 (fr) 2006-08-04 2007-08-02 Procédé de génération de matrice d'inspection, procédé d'encodage, dispositif et système de communication et encodeur
JP2008527792A JP4901871B2 (ja) 2006-08-04 2007-08-02 検査行列生成方法、符号化方法、通信装置、通信システムおよび符号化器

Publications (2)

Publication Number Publication Date
JPWO2008016117A1 JPWO2008016117A1 (ja) 2009-12-24
JP4901871B2 true JP4901871B2 (ja) 2012-03-21

Family

ID=38997291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008527792A Expired - Fee Related JP4901871B2 (ja) 2006-08-04 2007-08-02 検査行列生成方法、符号化方法、通信装置、通信システムおよび符号化器

Country Status (7)

Country Link
US (1) US20100058140A1 (ja)
EP (1) EP2053751A4 (ja)
JP (1) JP4901871B2 (ja)
KR (1) KR20090040311A (ja)
CN (1) CN101502003A (ja)
CA (1) CA2660060A1 (ja)
WO (1) WO2008016117A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008132813A1 (ja) * 2007-04-17 2008-11-06 Panasonic Corporation 無線通信装置および無線通信方法
JP4858335B2 (ja) 2007-07-10 2012-01-18 ソニー株式会社 符号化方法および符号化装置
US20110154151A1 (en) * 2008-07-04 2011-06-23 Mitsubishi Electric Corporation Check matrix creation device, check matrix creation method, check matrix creation program, transmitter, receiver, and communication system
JP2010114862A (ja) 2008-10-10 2010-05-20 Panasonic Corp 符号化器、送信装置及び符号化方法
KR101125100B1 (ko) * 2010-12-03 2012-03-21 한국과학기술원 천공 기술을 활용하는 리드 솔로몬 기반 준순환 저밀도 패리티 검사 부호 생성 방법과 이를 이용하는 부호화 및 복호화 방법 및 저장 장치.
CN102957436B (zh) * 2011-08-17 2017-11-10 北京泰美世纪科技有限公司 一种低密度奇偶校验码译码装置和译码方法
JP5288222B2 (ja) * 2011-10-26 2013-09-11 ソニー株式会社 符号化方法および符号化装置
CN103034471B (zh) * 2012-12-10 2016-06-01 杜海洋 一种随机数的生成方法及系统
JP2016213701A (ja) * 2015-05-11 2016-12-15 富士通株式会社 誤り訂正方法、半導体装置、送受信モジュールおよび伝送装置
CN105429646B (zh) * 2015-06-30 2019-03-22 南京大学 一种咬尾阶梯码的编码及解码方法
BR112019000612A2 (pt) * 2016-07-15 2019-04-24 Sharp Kabushiki Kaisha aparelho de transmissão, aparelho de recepção, mé-todo de comunicação e circuito integrado
CN110380999B (zh) * 2018-04-12 2020-10-09 华为技术有限公司 概率非均匀调制的数据传输方法及装置
CN112136276B (zh) * 2018-05-29 2023-08-22 三菱电机株式会社 发送机、接收机、通信系统、编码率的变更方法、控制电路及存储介质
US11455208B2 (en) * 2020-08-20 2022-09-27 Western Digital Technologies, Inc. Soft information for punctured bit estimation in a data storage device
CN112800751A (zh) * 2021-02-19 2021-05-14 上海中通吉网络技术有限公司 移动端网页表单配置和校验方法、装置、设备和存储介质

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6771197B1 (en) * 2003-09-26 2004-08-03 Mitsubishi Electric Research Laboratories, Inc. Quantizing signals using sparse generator factor graph codes
WO2006027818A1 (ja) * 2004-09-03 2006-03-16 Mitsubishi Denki Kabushiki Kaisha Ldpc符号生成方法および通信装置
EP1806849A4 (en) * 2004-10-08 2008-03-05 Mitsubishi Electric Corp APPARATUS PROVIDING A VERIFICATION MATRIX AND COMMUNICATION APPARATUS
US7617439B2 (en) * 2005-01-10 2009-11-10 Broadcom Corporation Algebraic construction of LDPC (Low Density Parity Check) codes with corresponding parity check matrix having CSI (Cyclic Shifted Identity) sub-matrices
US8171371B2 (en) * 2005-12-20 2012-05-01 Mitsubishi Electric Corporation Inspection matrix generation method, encoding method, communication device, communication system, and encoder
WO2007088870A1 (ja) * 2006-02-02 2007-08-09 Mitsubishi Electric Corporation 検査行列生成方法、符号化方法、復号方法、通信装置、符号化器および復号器

Also Published As

Publication number Publication date
WO2008016117A1 (fr) 2008-02-07
EP2053751A4 (en) 2011-06-22
CN101502003A (zh) 2009-08-05
JPWO2008016117A1 (ja) 2009-12-24
CA2660060A1 (en) 2008-02-07
US20100058140A1 (en) 2010-03-04
EP2053751A1 (en) 2009-04-29
KR20090040311A (ko) 2009-04-23

Similar Documents

Publication Publication Date Title
JP4901871B2 (ja) 検査行列生成方法、符号化方法、通信装置、通信システムおよび符号化器
JP4602418B2 (ja) 検査行列生成方法、符号化方法、復号方法、通信装置、符号化器および復号器
JP4598085B2 (ja) 検査行列生成方法
JP4620132B2 (ja) 検査行列生成方法、符号化方法、通信装置、通信システム、符号化器
JP4563454B2 (ja) 検査行列生成方法、符号化方法、復号方法、通信装置、通信システム、符号化器および復号器
JP4987079B2 (ja) 検査行列生成装置
AU2008207799B2 (en) LDPC encoding and decoding of packets of variable sizes
US7882418B2 (en) LDPC encoder and decoder and LDPC encoding and decoding methods
US8185797B2 (en) Basic matrix, coder/encoder and generation method of the low density parity check codes
US8301975B2 (en) Structured low-density parity-check (LDPC) code
US9432052B2 (en) Puncture-aware low density parity check (LDPC) decoding
US20090210767A1 (en) Apparatus and method for encoding and decoding channel in a communication system using low-density parity-check codes
JP5307137B2 (ja) 検査行列生成装置、検査行列生成方法、検査行列生成プログラム、送信装置、受信装置及び通信システム
JP4858335B2 (ja) 符号化方法および符号化装置
US20110138262A1 (en) Method and apparatus for channel encoding and decoding in a communication system using a low-density parity check code
JP2004266463A (ja) 検査行列生成方法および検査行列生成装置
JP2008526086A (ja) チャネルコードを用いた復号化装置及び方法
EP2211470B1 (en) Generating an exponent table for coding and decoding LDPC codewords of different lengths
EP1820275A1 (en) Ldpc encoder and decoder and ldpc encoding and decoding methods
CN102811064B (zh) 一种多码率ldpc码的构造方法
Liu et al. Rate-compatible QC-LDPC codes design based on EXIT chart analysis
KR20170060574A (ko) 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치
KR20170060600A (ko) 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111129

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111227

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150113

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees