JP4895685B2 - Substrate processing apparatus and semiconductor device manufacturing method - Google Patents

Substrate processing apparatus and semiconductor device manufacturing method Download PDF

Info

Publication number
JP4895685B2
JP4895685B2 JP2006146807A JP2006146807A JP4895685B2 JP 4895685 B2 JP4895685 B2 JP 4895685B2 JP 2006146807 A JP2006146807 A JP 2006146807A JP 2006146807 A JP2006146807 A JP 2006146807A JP 4895685 B2 JP4895685 B2 JP 4895685B2
Authority
JP
Japan
Prior art keywords
wafer
electrode
cassette
substrate
electrode plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006146807A
Other languages
Japanese (ja)
Other versions
JP2007317937A (en
Inventor
雄二 竹林
正秀 高森
類 野村
伊藤  剛
一行 豊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2006146807A priority Critical patent/JP4895685B2/en
Publication of JP2007317937A publication Critical patent/JP2007317937A/en
Application granted granted Critical
Publication of JP4895685B2 publication Critical patent/JP4895685B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、基板処理装置に関し、例えば、半導体集積回路装置(以下、ICという。)が作り込まれる半導体ウエハ(以下、ウエハという。)にプラズマ処理を施すのに利用して有効なものに関する。   The present invention relates to a substrate processing apparatus, and for example, relates to an apparatus that can be effectively used for performing plasma processing on a semiconductor wafer (hereinafter referred to as a wafer) on which a semiconductor integrated circuit device (hereinafter referred to as an IC) is manufactured.

ICの製造方法においてウエハにプラズマ処理を施す場合には、枚葉式プラズマ処理装置を使用するのが、一般的である。
しかしながら、枚葉式プラズマ処理装置はウエハを一枚ずつ処理するために、スループットが小さくなるという問題点がある。
また、枚葉式プラズマ処理装置はウエハを保持したサセプタだけが処理温度に加熱されるコールドウオール形が一般的であるために、ウエハ面内を均一に加熱することが困難であるという問題点がある。
When performing plasma processing on a wafer in an IC manufacturing method, it is common to use a single wafer plasma processing apparatus.
However, the single-wafer plasma processing apparatus has a problem that throughput is reduced because wafers are processed one by one.
In addition, since the single-wafer plasma processing apparatus is generally a cold wall type in which only the susceptor holding the wafer is heated to the processing temperature, it is difficult to uniformly heat the wafer surface. is there.

そこで、複数枚のウエハが搬入される処理室を備え、かつ、ヒータによって加熱されるプロセスチューブの処理室に一対の電極が縦長に配置されたバッチ式リモートプラズマ処理装置が提案されている。例えば、特許文献1参照。
特開2002−280378号公報
In view of this, a batch type remote plasma processing apparatus has been proposed that includes a processing chamber into which a plurality of wafers are carried, and a pair of electrodes arranged vertically in the processing chamber of a process tube heated by a heater. For example, see Patent Document 1.
JP 2002-280378 A

しかしながら、前記したバッチ式リモートプラズマ処理装置においては、プラズマが各ウエハに遠隔的にそれぞれ供給されるために、処理室内のウエハ相互間の処理状況が不均一になる可能性が有ると、考えられる。
そこで、各ウエハの表面から所定の距離に交流電力印加用電極をそれぞれ配置することにより、各ウエハの表面にプラズマをそれぞれ生成させるバッチ式プラズマ処理装置が、提案されている。
しかしながら、このようなバッチ式プラズマ処理装置においては、ウエハの表面側の電極またはウエハの裏面側の電極とウエハとの間に、ドーナツ形状のプラズマが生成されるために、ウエハの表面におけるプラズマ処理もプラズマのドーナツ形状に影響を受けて不均一になってしまうという問題点があると、考えられる。
However, in the above-described batch type remote plasma processing apparatus, it is considered that the processing status between wafers in the processing chamber may become non-uniform because plasma is supplied to each wafer remotely. .
Therefore, a batch type plasma processing apparatus has been proposed in which plasma is generated on the surface of each wafer by disposing an AC power application electrode at a predetermined distance from the surface of each wafer.
However, in such a batch type plasma processing apparatus, since a donut-shaped plasma is generated between the wafer surface electrode or the wafer back surface electrode and the wafer, the plasma processing on the wafer surface is performed. However, it is considered that there is a problem in that it becomes non-uniform under the influence of the plasma donut shape.

本発明の目的は、従来の技術のこれらの問題点を解決し、被処理基板内の処理状況の均一性および被処理基板相互間の処理状況の均一性を向上させることができる基板処理装置を提供することにある。   An object of the present invention is to provide a substrate processing apparatus that can solve these problems of the prior art and improve the uniformity of the processing state within the substrate to be processed and the uniformity of the processing state between the substrates to be processed. It is to provide.

本願において開示される発明のうち代表的なものは、次の通りである。
(1)処理室内に複数枚の被処理基板を所定の間隔を置いて配置し、前記処理室内に処理ガスを供給し、所定の圧力の下で前記被処理基板を処理する基板処理装置であって、
前記各被処理基板の表面から所定の距離に各電極体がそれぞれ配置されており、前記各電極体は一対の電極板が誘電体によって囲まれて構成されていることを特徴とする基板処理装置。
(2)処理室内に複数枚の被処理基板を所定の間隔を置いて配置し、前記処理室内に処理ガスを供給し所定の圧力の下で前記被処理基板を処理するプラズマ処理装置であって、
前記各被処理基板の表面から所定の距離に各電極体がそれぞれ配置されており、前記各電極体には一般に使用される13.56MHzより小さい周波数の交流電力が印加されるように構成されていることを特徴とするプラズマ処理装置。
(3)前記電極体は一対の電極板と、この一対の電極板を囲んだ誘電体とを備えており、前記一対の電極板は同一の平面内においてこの平面の中心に対して対称形に配置されていることを特徴とする前記(2)に記載のプラズマ処理装置。
(4)前記(1)(3)において、前記各電極体を前記各一対の電極板のうちの同極の電極板が対向して並ぶようにそれぞれ構成する。
(5)前記(1)(3)において、前記各電極体を前記各一対の電極板のうちの異極の電極板が対向して並ぶようにそれぞれ構成する。
Representative inventions disclosed in the present application are as follows.
(1) A substrate processing apparatus that arranges a plurality of substrates to be processed in a processing chamber at a predetermined interval, supplies a processing gas into the processing chamber, and processes the substrate to be processed under a predetermined pressure. And
Each electrode body is disposed at a predetermined distance from the surface of each substrate to be processed, and each electrode body is constituted by a pair of electrode plates surrounded by a dielectric. .
(2) A plasma processing apparatus in which a plurality of substrates to be processed are arranged at predetermined intervals in a processing chamber, a processing gas is supplied into the processing chamber, and the substrate to be processed is processed under a predetermined pressure. ,
Each electrode body is disposed at a predetermined distance from the surface of each substrate to be processed, and each electrode body is configured to be applied with AC power having a frequency smaller than 13.56 MHz that is generally used. A plasma processing apparatus.
(3) The electrode body includes a pair of electrode plates and a dielectric surrounding the pair of electrode plates, and the pair of electrode plates are symmetrical with respect to the center of the plane in the same plane. The plasma processing apparatus according to (2), wherein the plasma processing apparatus is disposed.
(4) In the above (1) and (3), each of the electrode bodies is configured such that the same electrode plates of the pair of electrode plates are arranged opposite to each other.
(5) In the above (1) and (3), each of the electrode bodies is configured such that electrode plates of different polarities of the pair of electrode plates are arranged opposite to each other.

前記(1)によれば、電極体が各被処理基板にそれぞれ配置されることにより、プラズマ雰囲気が被処理基板のそれぞれに専用的に生成されるために、プラズマ処理状況は被処理基板内および被処理基板相互間のいずれにおいても均一になる。
また、プラズマは一対の電極板によって形成されることにより、被処理基板に影響されずに安定して生成されるために、プラズマ処理状況は被処理基板内および被処理基板相互間のいずれにおいても均一になる。
前記(2)によれば、一般に使用される13.56MHzより小さい周波数の交流電力を各電極体に印加することにより、プラズマを各被処理基板の全域にわたって広がるように生成することができるので、プラズマ処理状況は被処理基板内および被処理基板相互間のいずれにおいても均一になる。
前記(1)(3)において、一対の電極板を誘電体で囲むことにより、沿面放電によって誘電体の表面に均一なプラズマを平坦に生成することができる。
また、一対の電極板を誘電体で囲むことにより、一対の電極板にプラズマが接触するのを阻止することができるので、電極板からの不純物の放出を防止することができる。
前記(4)によれば、各電極体が各一対の電極板のうちの同極の電極板が対向して並ぶようにそれぞれ構成されていることにより、同一の平面内の一対の電極板による放電に加えて、隣り合う電極体の電極板同士間による放電も利用することができるので、プラズマを効率よく生成させることができる。
前記(5)によれば、各電極体が各一対の電極板のうちの異極の電極板が対向して並ぶようにそれぞれ構成されていることにより、被処理基板に対して入射するイオンのエネルギーを増加させることができる。
According to the above (1), since the plasma bodies are exclusively generated on the respective substrates to be processed by arranging the electrode bodies on the respective substrates to be processed, It becomes uniform between the substrates to be processed.
In addition, since the plasma is formed by a pair of electrode plates and is stably generated without being affected by the substrate to be processed, the plasma processing state can be either in the substrate to be processed or between the substrates to be processed. It becomes uniform.
According to the above (2), by applying AC power having a frequency smaller than 13.56 MHz that is generally used to each electrode body, plasma can be generated so as to spread over the entire area of each substrate to be processed. The plasma processing state is uniform both within the substrate to be processed and between the substrates to be processed.
In (1) and (3), by enclosing the pair of electrode plates with a dielectric, uniform plasma can be generated flatly on the surface of the dielectric by creeping discharge.
In addition, by surrounding the pair of electrode plates with a dielectric, it is possible to prevent plasma from coming into contact with the pair of electrode plates, so that it is possible to prevent impurities from being released from the electrode plates.
According to said (4), each electrode body is comprised so that the electrode plate of the same polarity of each pair of electrode plates may be arranged in opposition, respectively, and thereby, by a pair of electrode plates in the same plane In addition to the discharge, the discharge between the electrode plates of the adjacent electrode bodies can also be used, so that plasma can be generated efficiently.
According to said (5), each electrode body is comprised so that the electrode plate of a different polarity of each pair of electrode plates may face each other, and thereby the ions incident on the substrate to be processed can be obtained. Energy can be increased.

以下、本発明の一実施の形態を図面に即して説明する。   Hereinafter, an embodiment of the present invention will be described with reference to the drawings.

本実施の形態において、本発明に係る基板処理装置は、ICの製造方法において、ウエハに各種のプラズマ処理を施すバッチ式縦形ホットウオール形プラズマ処理装置(以下、バッチ式プラズマ処理装置という。)として構成されている。
なお、本実施の形態においては、便宜上、一回のバッチ処理のウエハの枚数が4枚の場合について説明しているが、実際上は4枚〜150枚程度のウエハを一括して取り扱うことができるものとする。
In the present embodiment, the substrate processing apparatus according to the present invention is a batch type vertical hot wall type plasma processing apparatus (hereinafter referred to as a batch type plasma processing apparatus) that performs various plasma processes on a wafer in an IC manufacturing method. It is configured.
In the present embodiment, for the sake of convenience, the case where the number of wafers in one batch process is four has been described. However, in reality, about four to 150 wafers can be collectively handled. It shall be possible.

図1に示されているように、本実施の形態に係るバッチ式プラズマ処理装置10においては、被処理基板であるウエハ1を収納して搬送するためのウエハキャリアとしては、オープンカセット(以下、カセットという。)2が使用されている。
バッチ式プラズマ処理装置10は筐体11を備えている。筐体11の正面壁の下部にはメンテナンスするための正面メンテナンス口12が開設されており、正面メンテナンス口12には正面メンテナンス扉13が開閉するように建て付けられている。
正面メンテナンス扉13にはカセット搬入搬出口14が筐体11内外を連通するように開設されており、カセット搬入搬出口14はフロントシャッタ15によって開閉されるようになっている。
As shown in FIG. 1, in the batch type plasma processing apparatus 10 according to the present embodiment, an open cassette (hereinafter, referred to as a wafer carrier for storing and transporting the wafer 1 as a substrate to be processed) is used. 2) is used.
The batch type plasma processing apparatus 10 includes a housing 11. A front maintenance port 12 for maintenance is opened at the lower part of the front wall of the housing 11, and the front maintenance door 13 is built to open and close the front maintenance door 13.
A cassette loading / unloading port 14 is opened in the front maintenance door 13 so as to communicate between the inside and outside of the housing 11, and the cassette loading / unloading port 14 is opened and closed by a front shutter 15.

カセット搬入搬出口14の筐体11の内部にはカセットステージ16が設置されている。カセット2はカセットステージ16の上に工程内搬送装置(図示せず)によって搬入され、かつまた、カセットステージ16の上から搬出されるようになっている。
工程内搬送装置により、カセットステージ16にはカセット2が、カセット2内のウエハ1が垂直姿勢となり、カセット2のウエハ出し入れ口が上方向を向くように載置される。カセットステージ16はカセット2を筐体11の後方に右回り縦方向90度回転させ、カセット2内のウエハ1が水平姿勢となり、カセット2のウエハ出し入れ口が筐体11の後方を向く作動が可能となるように構成されている。
A cassette stage 16 is installed inside the casing 11 of the cassette loading / unloading port 14. The cassette 2 is loaded onto the cassette stage 16 by an in-process transfer device (not shown) and is also unloaded from the cassette stage 16.
By the in-process transfer device, the cassette 2 is placed on the cassette stage 16 so that the wafer 1 in the cassette 2 is in a vertical posture and the wafer loading / unloading port of the cassette 2 faces upward. The cassette stage 16 rotates the cassette 2 clockwise 90 degrees to the rear of the housing 11 so that the wafer 1 in the cassette 2 is in a horizontal posture, and the wafer loading / unloading port of the cassette 2 can be operated to face the rear of the housing 11. It is comprised so that.

筐体11内の前後方向の略中央部には、カセット棚17が設置されている。カセット棚17には複数のカセット2が収納される移載棚18が複数段設けられており、カセット棚17は複数段複数列にて複数個のカセット2を保管するように構成されている。
また、カセットステージ16の上方には予備カセット棚19が設けられており、予備カセット棚19はカセット2を予備的に保管するように構成されている。
A cassette shelf 17 is installed at a substantially central portion in the front-rear direction in the housing 11. The cassette shelf 17 is provided with a plurality of stages of transfer shelves 18 in which a plurality of cassettes 2 are stored, and the cassette shelf 17 is configured to store a plurality of cassettes 2 in a plurality of stages and a plurality of rows.
Further, a spare cassette shelf 19 is provided above the cassette stage 16, and the spare cassette shelf 19 is configured to preliminarily store the cassette 2.

カセットステージ16とカセット棚17との間には、カセット搬送装置20が設置されている。カセット搬送装置20は、カセット2を保持したまま昇降可能なカセットエレベータ20aと、搬送機構としてのカセット搬送機構20bとによって構成されており、カセットエレベータ20aとカセット搬送機構20bとの連続作動により、カセットステージ16とカセット棚17と予備カセット棚19との間でカセット2を搬送するように構成されている。   A cassette carrying device 20 is installed between the cassette stage 16 and the cassette shelf 17. The cassette carrying device 20 is constituted by a cassette elevator 20a that can be moved up and down while holding the cassette 2, and a cassette carrying mechanism 20b as a carrying mechanism. By the continuous operation of the cassette elevator 20a and the cassette carrying mechanism 20b, The cassette 2 is transported among the stage 16, the cassette shelf 17 and the spare cassette shelf 19.

カセット棚17の後方にはウエハ移載機構21が設置されている。ウエハ移載機構21はウエハ移載装置エレベータ22と、ウエハ移載装置エレベータ22によって昇降されるウエハ移載装置23とを備えている。
ウエハ移載装置エレベータ22は筐体11の右側端部に設置されている。
ウエハ移載装置23はウエハ1をツィーザ24によって保持して回転ないし直線運動させるように構成されている。
ウエハ移載装置エレベータ22およびウエハ移載装置23の連続作動により、ウエハ移載機構21はウエハ1の授受作動を実行するように構成されている。
A wafer transfer mechanism 21 is installed behind the cassette shelf 17. The wafer transfer mechanism 21 includes a wafer transfer device elevator 22 and a wafer transfer device 23 that is moved up and down by the wafer transfer device elevator 22.
The wafer transfer device elevator 22 is installed at the right end of the housing 11.
The wafer transfer device 23 is configured to hold the wafer 1 by a tweezer 24 and rotate or linearly move it.
The wafer transfer mechanism 21 is configured to perform the transfer operation of the wafer 1 by the continuous operation of the wafer transfer device elevator 22 and the wafer transfer device 23.

図1に示されているように、カセット棚17の上方にはファンおよび防塵フィルタによって構成されたクリーンユニット25が設置されている。クリーンユニット25は清浄化した雰囲気であるクリーンエアを筐体11の内部に流通させるように構成されている。
便宜上、図示は省略するが、ウエハ移載装置エレベータ22側と反対側である筐体11の左側端部にもクリーンユニットが設置されており、このクリーンユニットはクリーンエアを筐体11内の後部空間に流通させるように構成されている。
As shown in FIG. 1, a clean unit 25 composed of a fan and a dustproof filter is installed above the cassette shelf 17. The clean unit 25 is configured to distribute clean air, which is a cleaned atmosphere, inside the housing 11.
For the sake of convenience, although not shown, a clean unit is also installed at the left end of the housing 11 on the side opposite to the wafer transfer apparatus elevator 22 side. It is configured to be distributed in space.

図1および図2に示されているように、筐体11の後側上部には処理炉30が垂直に設置されている。
図2に示されているように、処理炉30は処理室32を形成するプロセスチューブ31を備えている。プロセスチューブ31は石英等の誘電体が使用されて一端開口で他端閉塞の円筒形状に形成されており、プロセスチューブ31は中心線が垂直になるように縦に配されて固定的に支持されている。
プロセスチューブ31の筒中空部は複数枚のウエハ1が収容される処理室32を形成しており、プロセスチューブ31の内径は取り扱うウエハ1の最大外径よりも大きくなるように設定されている。
As shown in FIGS. 1 and 2, a processing furnace 30 is vertically installed on the upper rear side of the casing 11.
As shown in FIG. 2, the processing furnace 30 includes a process tube 31 that forms a processing chamber 32. The process tube 31 is made of a dielectric material such as quartz and is formed in a cylindrical shape with one end opened and the other end closed. The process tube 31 is vertically arranged so that the center line is vertical and is fixedly supported. ing.
The cylindrical hollow portion of the process tube 31 forms a processing chamber 32 in which a plurality of wafers 1 are accommodated, and the inner diameter of the process tube 31 is set to be larger than the maximum outer diameter of the wafer 1 to be handled.

プロセスチューブ31の下端面にはマニホールド33が当接されており、マニホールド33は誘電体が使用されて上下両端部に径方向外向きに突出したフランジを有する円筒形状に形成されている。マニホールド33はプロセスチューブ31についての保守点検作業や清掃作業のためにプロセスチューブ31に着脱自在に取り付けられている。
そして、マニホールド33が筐体11に支持されることにより、プロセスチューブ31は垂直に据え付けられた状態になっている。
マニホールド33の下端開口はウエハ1を出し入れするための炉口34を形成している。炉口34は通常時には炉口シャッタ35によって閉塞されるようになっている。
A manifold 33 is in contact with the lower end surface of the process tube 31, and the manifold 33 is formed in a cylindrical shape having a flange projecting radially outward at both upper and lower ends using a dielectric. The manifold 33 is detachably attached to the process tube 31 for maintenance and inspection work and cleaning work on the process tube 31.
The manifold 33 is supported by the housing 11 so that the process tube 31 is installed vertically.
A lower end opening of the manifold 33 forms a furnace port 34 for taking in and out the wafer 1. The furnace port 34 is normally closed by a furnace port shutter 35.

マニホールド33の側壁には排気管36の一端が接続されており、排気管36は他端が排気装置(図示せず)に接続されて処理室32を排気し得るように構成されている。   One end of an exhaust pipe 36 is connected to the side wall of the manifold 33, and the other end of the exhaust pipe 36 is connected to an exhaust device (not shown) so that the processing chamber 32 can be exhausted.

マニホールド33の排気管36と異なる位置(図示例では180度反対側の位置)には、処理ガスを供給するためのガス供給管37が垂直に立脚されており、ガス供給管37は誘電体が使用されて細長い円形のパイプ形状に形成されている。
ガス供給管37には複数個の吹出口38が垂直方向に並べられて開設されており、これら吹出口38の個数は処理されるウエハ1の枚数に対応されている。吹出口38の個数は処理されるウエハ1の枚数に一致されており、各吹出口38の高さ位置は上下で隣合うウエハ1とウエハ1との間の空間に対向するようにそれぞれ設定されている。
A gas supply pipe 37 for supplying a processing gas is vertically provided at a position different from the exhaust pipe 36 of the manifold 33 (position opposite to 180 degrees in the illustrated example), and the gas supply pipe 37 is made of a dielectric. Used to form an elongated circular pipe.
The gas supply pipe 37 has a plurality of air outlets 38 arranged in the vertical direction, and the number of air outlets 38 corresponds to the number of wafers 1 to be processed. The number of blowout ports 38 matches the number of wafers 1 to be processed, and the height position of each blowout port 38 is set so as to face the space between the wafer 1 and the wafer 1 adjacent to each other vertically. ing.

プロセスチューブ31の外部には処理室32を全体にわたって均一に加熱するためのヒータ39が、プロセスチューブ31の周囲を包囲するように同心円に設備されており、ヒータ39は筐体11の上に垂直に据え付けられた状態になっている。   A heater 39 for uniformly heating the entire processing chamber 32 is provided outside the process tube 31 in a concentric circle so as to surround the periphery of the process tube 31. It is in the state where it was installed.

図1に示されているように、筐体11内における処理炉30の真下近傍にはボートエレベータ40が設置されており、ボートエレベータ40のアーム41には、処理に際して炉口34を閉塞するシールキャップ42が水平に支持されている。
シールキャップ42はマニホールド33の外径と略等しい円盤形状に形成されており、ボートエレベータ40によって上昇されることにより、炉口34を気密シールして閉塞するように構成されている。
As shown in FIG. 1, a boat elevator 40 is installed in the casing 11 immediately below the processing furnace 30, and the arm 41 of the boat elevator 40 has a seal that closes the furnace port 34 during processing. The cap 42 is supported horizontally.
The seal cap 42 is formed in a disk shape substantially equal to the outer diameter of the manifold 33, and is configured to be hermetically sealed and closed by being raised by the boat elevator 40.

シールキャップ42の上には、複数枚(本実施の形態では、4枚)のウエハ1を保持して処理室32の内外に搬送する搬送治具(以下、ボートという。)43が垂直に立脚されて支持されている。ボート43は石英等の誘電体が使用されて形成されている。
ボート43は上下で一対の端板44、45と、両端板44、45間に架設されて垂直に配設された複数本(本実施の形態では、3本)の保持柱46とを備えている。
各保持柱46にはウエハ受け47が複数個(本実施の形態では、4個)ずつ、上下方向に等間隔に配置されて径方向内向きにそれぞれ突設されており、各段のウエハ受け47、47、47の上面はウエハ1を水平に保持するように同一の水平面を構成している。
On the seal cap 42, a transfer jig (hereinafter referred to as a boat) 43 that holds a plurality (four in the present embodiment) of wafers 1 and transfers the wafers 1 to and from the inside and outside of the processing chamber 32 stands vertically. Has been supported. The boat 43 is formed using a dielectric such as quartz.
The boat 43 includes a pair of upper and lower end plates 44 and 45, and a plurality of (three in this embodiment) holding pillars 46 that are installed between the both end plates 44 and 45 and arranged vertically. Yes.
Each holding column 46 has a plurality of wafer receivers 47 (four in the present embodiment) arranged at equal intervals in the vertical direction and projecting inward in the radial direction. The upper surfaces of 47, 47 and 47 constitute the same horizontal plane so as to hold the wafer 1 horizontally.

各保持柱46間には電極体50が複数個(本実施の形態では4個)、それぞれ長手方向に等間隔に配されて水平に架設されており、各段の電極体50は各段のウエハ受け47の間にそれぞれ配置されている。上下で隣り合う電極体50、50の間隔は、ウエハ1の受け渡しに必要な寸法と、後述するプラズマ処理の作用とを考慮して定められている。   A plurality of electrode bodies 50 (four in this embodiment) are arranged between the holding pillars 46 and are arranged horizontally at equal intervals in the longitudinal direction. They are respectively arranged between the wafer receivers 47. The interval between the upper and lower electrode bodies 50 and 50 is determined in consideration of the dimensions necessary for delivery of the wafer 1 and the action of plasma processing to be described later.

図3に示されているように、電極体50は円形の平盤形状に形成されており、外径はウエハ1の外径よりも大きめに設定されている。
電極体50は互いに一対になる第一電極板51および第二電極板52と、誘電体53とを備えている。
第一電極板51および第二電極板52は導電性を有する金属材料が使用されて、真円形の平板を二等分した半円形の平板形状にそれぞれ形成されている。第一電極板51と第二電極板52とは同一の平面内にて半円形の弦を一定の間隔を置いて対向された状態でこの平面の中心に対して対称形に配置されている。この一定の間隔により、第一電極板51と第二電極板52との対向面間には絶縁ギャップ54が形成されている。
この配置状態で、第一電極板51および第二電極板52は石英等の誘電体材料によって形成された誘電体53により包囲されている。第一電極板51および第二電極板52の円弧形状の外周の中央部には、ターミナルを兼用する固定端部51a、52aがそれぞれ突設されており、両固定端部51a、52aが誘電体53にそれぞれ固定されることにより、第一電極板51および第二電極板52と誘電体53との熱膨張差が吸収されるようになっている。
As shown in FIG. 3, the electrode body 50 is formed in a circular flat plate shape, and the outer diameter is set larger than the outer diameter of the wafer 1.
The electrode body 50 includes a first electrode plate 51 and a second electrode plate 52 that are paired with each other, and a dielectric 53.
The first electrode plate 51 and the second electrode plate 52 are made of a conductive metal material, and are formed into semicircular flat plate shapes obtained by dividing a true circular flat plate into two equal parts. The first electrode plate 51 and the second electrode plate 52 are arranged symmetrically with respect to the center of this plane with the semicircular strings facing each other at a predetermined interval in the same plane. An insulating gap 54 is formed between the opposing surfaces of the first electrode plate 51 and the second electrode plate 52 by this constant interval.
In this arrangement state, the first electrode plate 51 and the second electrode plate 52 are surrounded by a dielectric 53 formed of a dielectric material such as quartz. Fixed end portions 51a and 52a, which also serve as terminals, protrude from the center portions of the arc-shaped outer peripheries of the first electrode plate 51 and the second electrode plate 52, and both fixed end portions 51a and 52a are dielectrics. By being respectively fixed to 53, the thermal expansion difference of the 1st electrode plate 51 and the 2nd electrode plate 52, and the dielectric material 53 is absorbed.

図4に示されているように、各電極体50は上下で隣り合う電極体50、50において第一電極板51と51同士、第二電極板52と52同士が同極になるようにそれぞれ構成されている。
例えば、上側の電極体50の第一電極板51と下側の電極体50の第一電極板51同士が陰極の場合には、上側の電極体50の第二電極板52と下側の電極体50の第二電極板52同士が陽極となるようにそれぞれ構成されている。
電極体50の第一電極板51の固定端部51aと第二電極板52の固定端部52aとには、交流電力を印加する交流電源61が整合器62を介して電気的に接続されており、各電極体50の第一電極板51と第二電極板52とはそれぞれ並列に接続されている。
交流電力としては、数kHzの低周波数から13.56MHz等の高周波数の交流電源が使用されており、各電極体50には一般に使用される13.56MHzより小さい周波数の交流電力が印加されるように構成されている。
交流電力を供給する経路の途中には絶縁トランス63が介設されており、各電極体50の第一電極板51と第二電極板52とはアースと絶縁された状態になっている。
As shown in FIG. 4, the electrode bodies 50 are arranged so that the first electrode plates 51 and 51 and the second electrode plates 52 and 52 have the same polarity in the electrode bodies 50 and 50 that are vertically adjacent to each other. It is configured.
For example, when the first electrode plate 51 of the upper electrode body 50 and the first electrode plates 51 of the lower electrode body 50 are cathodes, the second electrode plate 52 of the upper electrode body 50 and the lower electrode The second electrode plates 52 of the body 50 are configured to be anodes.
An AC power supply 61 for applying AC power is electrically connected to the fixed end 51 a of the first electrode plate 51 of the electrode body 50 and the fixed end 52 a of the second electrode plate 52 via a matching unit 62. The first electrode plate 51 and the second electrode plate 52 of each electrode body 50 are connected in parallel.
As the AC power, an AC power source having a low frequency from several kHz to a high frequency of 13.56 MHz or the like is used, and an AC power having a frequency smaller than 13.56 MHz that is generally used is applied to each electrode body 50. It is configured as follows.
An insulating transformer 63 is provided in the middle of the path for supplying AC power, and the first electrode plate 51 and the second electrode plate 52 of each electrode body 50 are insulated from the ground.

次に、前記構成に係るバッチ式プラズマ処理装置10の作用を説明する。   Next, the operation of the batch type plasma processing apparatus 10 according to the above configuration will be described.

図1に示されているように、カセット2がカセットステージ16に供給されるに先立って、カセット搬入搬出口14がフロントシャッタ15によって開放される。
その後、カセット2はカセット搬入搬出口14から搬入され、カセットステージ16の上にウエハ1が垂直姿勢であって、カセット2のウエハ出し入れ口が上方向を向くように載置される。
その後、カセット2はカセットステージ16によって、カセット2内のウエハ1が水平姿勢となり、カセット2のウエハ出し入れ口が筐体11の後方を向けるように、筐体11の後方に右周り縦方向に90度回転させられる。
次に、カセット2はカセット棚17ないし予備カセット棚19の指定された棚位置へ、カセット搬送装置20によって自動的に搬送されて受け渡される。
As shown in FIG. 1, the cassette loading / unloading port 14 is opened by the front shutter 15 before the cassette 2 is supplied to the cassette stage 16.
Thereafter, the cassette 2 is loaded from the cassette loading / unloading port 14 and mounted on the cassette stage 16 so that the wafer 1 is in a vertical posture and the wafer loading / unloading port of the cassette 2 faces upward.
Thereafter, the cassette 2 is moved 90 degrees clockwise and vertically to the rear of the housing 11 so that the wafer 1 in the cassette 2 is placed in a horizontal posture by the cassette stage 16 and the wafer loading / unloading port of the cassette 2 faces the rear of the housing 11. Rotated degrees.
Next, the cassette 2 is automatically transported and delivered by the cassette transport device 20 to the designated shelf position of the cassette shelf 17 or the spare cassette shelf 19.

一時的に保管された後、カセット2はカセット棚17ないし予備カセット棚19からカセット搬送装置20によって移載棚18に移載されるか、もしくは、直接、移載棚18に搬送される。
カセット2が移載棚18に移載されると、ウエハ移載装置23はツィーザ24によってカセット2内のウエハ1をカセット2のウエハ出し入れ口を通じてピックアップし、ウエハ1をカセット2内からボート43に搬送し、ウエハ1をツィーザ24からボート43の最上段のウエハ受け47間の上に移載する。
ウエハ1を最上段のウエハ受け47間の上に移載すると、ウエハ移載装置23はツィーザ24をカセット2に戻し、次のウエハ1をツィーザ24によってピックアップする。
ウエハ移載装置23は以上の作動を繰り返すことにより、最下段までのウエハ受け47間の上にウエハ1を順次に移載して行く。
After being temporarily stored, the cassette 2 is transferred from the cassette shelf 17 to the spare cassette shelf 19 to the transfer shelf 18 by the cassette transfer device 20 or directly transferred to the transfer shelf 18.
When the cassette 2 is transferred to the transfer shelf 18, the wafer transfer device 23 picks up the wafer 1 in the cassette 2 through the wafer loading / unloading port of the cassette 2 by the tweezer 24, and the wafer 1 is transferred from the cassette 2 to the boat 43. The wafer 1 is transferred, and the wafer 1 is transferred from the tweezer 24 onto the uppermost wafer receiver 47 of the boat 43.
When the wafer 1 is transferred between the uppermost wafer receivers 47, the wafer transfer device 23 returns the tweezer 24 to the cassette 2 and picks up the next wafer 1 by the tweezer 24.
By repeating the above operation, the wafer transfer device 23 sequentially transfers the wafers 1 between the wafer receivers 47 up to the lowest level.

全ての段のウエハ受け47間の上にウエハ1が移載されたボート43はボートエレベータ40によって上昇されて、図5に示されているように、処理炉30の処理室32に搬入(ボートローディング)される。
ボート43が上限に達すると、シールキャップ42が炉口34をシール状態に閉塞するために、処理室32は気密に閉じられた状態になる。
気密に閉じられると、処理室32は排気管36によって排気され、ヒータ39によって所定の温度(例えば、400℃程度)に加熱される。
この際、ヒータ39がホットウオール形構造であることにより、処理室32の温度は全体にわたって均一に維持された状態になるために、ボート43に保持されたウエハ1群の温度分布は全長にわたって均一になるとともに、各ウエハ1の面内の温度分布も均一かつ同一になる。
The boat 43 on which the wafer 1 is transferred between the wafer receivers 47 of all the stages is lifted by the boat elevator 40 and is carried into the processing chamber 32 of the processing furnace 30 as shown in FIG. Loading).
When the boat 43 reaches the upper limit, the seal cap 42 closes the furnace port 34 in a sealed state, so that the processing chamber 32 is hermetically closed.
When closed hermetically, the processing chamber 32 is exhausted by the exhaust pipe 36 and heated to a predetermined temperature (for example, about 400 ° C.) by the heater 39.
At this time, since the heater 39 has a hot-wall structure, the temperature of the processing chamber 32 is maintained uniformly throughout, so that the temperature distribution of the group of wafers held in the boat 43 is uniform over the entire length. At the same time, the temperature distribution in the surface of each wafer 1 is uniform and the same.

処理室32内の温度が予め設定された値に達して安定した後に、処理ガス70が処理室32内にガス供給管37から供給され、かつ、処理室32内の圧力が予め設定された値に達すると、各段の電極体50の第一電極板51と第二電極板52とには、それぞれ180度位相が異なる交流電力が交流電源61や整合器62および絶縁トランス63によって印加される。   After the temperature in the processing chamber 32 reaches a preset value and stabilizes, the processing gas 70 is supplied from the gas supply pipe 37 into the processing chamber 32, and the pressure in the processing chamber 32 is a preset value. , AC power different in phase by 180 degrees is applied to the first electrode plate 51 and the second electrode plate 52 of each stage electrode body 50 by the AC power supply 61, the matching unit 62, and the insulating transformer 63, respectively. .

本実施の形態においては、第一電極板51と第二電極板52とが誘電体53によって全体的に円盤形状に包囲されていることにより、円盤形状の誘電体53の表面に沿面放電が生じる。
この際に、第一電極板51と第二電極板52とは真円形の平板を二等分割した半円形の平板形状に形成されて同一平面内で対称形に配置されていることにより、沿面放電は誘電体53の表面の全体にわたって均一になるために、図4に示されているように、プラズマ60は全体的に均一で平坦に生成される。
ちなみに、第一電極板51と第二電極板52とが誘電体53によって全体的に被覆されていることにより、プラズマ60と第一電極板51および第二電極板52とが直接的に接触しないために、第一電極板51および第二電極板52からの不純物の放出を防止することができる。
In the present embodiment, since the first electrode plate 51 and the second electrode plate 52 are entirely surrounded by the dielectric 53 in a disc shape, creeping discharge is generated on the surface of the disc-shaped dielectric 53. .
At this time, the first electrode plate 51 and the second electrode plate 52 are formed in a semicircular flat plate shape obtained by dividing a true circular flat plate into two equal parts, and are arranged symmetrically in the same plane. Since the discharge is uniform over the entire surface of the dielectric 53, the plasma 60 is generated uniformly and flat as shown in FIG.
Incidentally, since the first electrode plate 51 and the second electrode plate 52 are entirely covered with the dielectric 53, the plasma 60, the first electrode plate 51, and the second electrode plate 52 are not in direct contact with each other. Therefore, it is possible to prevent impurities from being released from the first electrode plate 51 and the second electrode plate 52.

さらに、各段の電極体50は上下で隣り合う電極体50、50において第一電極板51と51同士、第二電極板52と52同士が同極になるようにそれぞれ構成されていることにより、各段の電極体50内の第一電極板51と第二電極板52とによる放電に加えて、上下で隣り合う電極体50と50の第一電極板51と第二電極板52とによる放電も利用することができるので、プラズマ60を効率よく生成させることができる。   Furthermore, the electrode bodies 50 of each stage are configured so that the first electrode plates 51 and 51 and the second electrode plates 52 and 52 have the same polarity in the electrode bodies 50 and 50 that are vertically adjacent to each other. In addition to the discharge by the first electrode plate 51 and the second electrode plate 52 in the electrode body 50 in each stage, the first electrode plate 51 and the second electrode plate 52 of the electrode bodies 50 and 50 adjacent in the vertical direction are used. Since discharge can also be used, the plasma 60 can be generated efficiently.

また、各段の電極体50の第一電極板51と第二電極板52との間には一般に使用される13.56MHzより小さい周波数の交流電力が印加される。これにより、プラズマ60を各ウエハ1の全域にわたって広がるように生成することができる。
図6は13.56MHzの交流電力と400kHzの交流電力とを使用した場合のウエハ面内の窒化膜の膜厚分布を示すグラフである。
図6によれば、13.56MHzの場合にはウエハ面内の膜厚分布は中央部が厚く周辺部が薄くなっているのに対して、400kHzの場合には全体にわたって略均一になっている。
Further, AC power having a frequency smaller than 13.56 MHz that is generally used is applied between the first electrode plate 51 and the second electrode plate 52 of the electrode body 50 in each stage. Thereby, the plasma 60 can be generated so as to spread over the entire area of each wafer 1.
FIG. 6 is a graph showing the nitride film thickness distribution in the wafer surface when 13.56 MHz AC power and 400 kHz AC power are used.
According to FIG. 6, in the case of 13.56 MHz, the film thickness distribution in the wafer surface is thick at the center and thin at the periphery, whereas at 400 kHz, it is substantially uniform throughout. .

ガス供給管37に供給された処理ガス70は各吹出口38から各段のウエハ1の上方空間にそれぞれ吹き出し、各電極体50の下面に生成された均一で平坦なプラズマ60により、反応が活性な状態になる。
各段の電極体50で活性化した粒子(以下、活性粒子という。)は、各段のウエハ受け47間の上に載置されたウエハ1のアクティブエリア側の主面に接触し、ウエハ1にプラズマ処理を施す。
この際、前述した通りに、ウエハ1の温度分布がボート43の全長かつウエハ面内で均一に維持されており、均一で平坦なプラズマ60による活性粒子のウエハ1との接触分布が各段のウエハ1同士で同等かつ各段のウエハ1のウエハ面内で均一の状態になるため、活性粒子のプラズマ反応によるウエハ1におけるプラズマ処理状況は各段のウエハ1同士で、かつ、各段のウエハ1のウエハ面内において均一な状態になる。
The processing gas 70 supplied to the gas supply pipe 37 is blown out from the respective outlets 38 to the upper space of the wafer 1 in each stage, and the reaction is activated by the uniform and flat plasma 60 generated on the lower surface of each electrode body 50. It becomes a state.
Particles activated by the electrode bodies 50 at each stage (hereinafter referred to as active particles) come into contact with the main surface on the active area side of the wafer 1 placed between the wafer receivers 47 at each stage, and the wafer 1. Is subjected to plasma treatment.
At this time, as described above, the temperature distribution of the wafer 1 is maintained uniformly over the entire length of the boat 43 and within the wafer surface, and the contact distribution of the active particles with the wafer 1 by the uniform and flat plasma 60 is different for each stage. Since the wafers 1 are equal and uniform in the wafer surface of the wafers 1 of the respective stages, the plasma processing state of the wafers 1 by the plasma reaction of the active particles is between the wafers 1 of the respective stages and the wafers of the respective stages. It becomes a uniform state within one wafer surface.

予め設定された処理時間が経過すると、処理ガス70の供給、ヒータ39の加熱、交流電力の印加および排気管36の排気が停止された後に、ボートエレベータ40によってシールキャップ42が下降されることにより、炉口34が開口されるとともに、ボート43が炉口34から処理室32の外部に搬出(ボートアンローディング)される。   When the processing time set in advance elapses, the seal cap 42 is lowered by the boat elevator 40 after the supply of the processing gas 70, the heating of the heater 39, the application of AC power, and the exhaust pipe 36 are stopped. The furnace port 34 is opened, and the boat 43 is unloaded from the furnace port 34 to the outside of the processing chamber 32.

処理室32の外部に搬出されたウエハ1は、前述したウエハ移載装置23の作動とは逆の手順により、カセット2内に収納される。
以上の作動が繰り返されることにより、複数枚のウエハ1がバッチ処理される。
The wafer 1 carried out of the processing chamber 32 is stored in the cassette 2 by a procedure reverse to the operation of the wafer transfer device 23 described above.
By repeating the above operation, a plurality of wafers 1 are batch processed.

前記実施の形態によれば、次の効果が得られる。   According to the embodiment, the following effects can be obtained.

1) 複数枚のウエハが複数段の電極体のそれぞれに対向されてプラズマ処理されることにより、プラズマ雰囲気を各段のウエハのそれぞれにおいて専用的に生成することができるために、プラズマ処理状況をウエハ面内および各ウエハ相互間のいずれにおいても均一化することができる。 1) Since a plurality of wafers face each of the multi-stage electrode bodies and are subjected to plasma processing, a plasma atmosphere can be generated exclusively for each stage of wafers. Uniformity can be achieved both within the wafer surface and between each wafer.

2) 複数段の電極体のそれぞれに対向された複数枚のウエハをホットウオール形のヒータによって一律に加熱することにより、ウエハのボート全長および各ウエハ面内の温度を均一に分布させることができるため、ウエハのプラズマ処理状況をウエハ面内および各ウエハ相互間のいずれにおいても均一化することができる。 2) By uniformly heating a plurality of wafers opposed to each of a plurality of stages of electrode bodies with a hot wall type heater, the wafer boat length and the temperature within each wafer surface can be uniformly distributed. Therefore, the plasma processing status of the wafer can be made uniform both within the wafer surface and between each wafer.

3) 複数枚のウエハを一括してバッチ処理することにより、ウエハを一枚ずつ枚葉処理する場合に比べて、スループットを大幅に向上させることができる。 3) By batch processing a plurality of wafers at a time, the throughput can be greatly improved as compared with the case where wafers are processed one by one.

4) 電極体において半円形の第一電極板と半円形の第二電極板とを同一の平面内で対称形に配置することにより、誘電体の表面に沿面放電を全体にわたって均一に形成させて、電極体の表面に均一で平坦なプラズマを生成させることができるので、ウエハの主面に全体にわたって均一なプラズマ処理を施すことができる。 4) In the electrode body, the semicircular first electrode plate and the semicircular second electrode plate are arranged symmetrically in the same plane so that the surface discharge is uniformly formed on the surface of the dielectric. Since uniform and flat plasma can be generated on the surface of the electrode body, uniform plasma treatment can be performed on the entire main surface of the wafer.

5) 第一電極板および第二電極板を誘電体によって全体的に被覆して電極体を構築することにより、プラズマと第一電極板および第二電極板とが直接的に接触するのを回避することができるので、第一電極板および第二電極板からの不純物の放出を防止することができる。 5) Avoiding direct contact between the plasma and the first and second electrode plates by constructing the electrode body by covering the first and second electrode plates entirely with a dielectric. Therefore, it is possible to prevent the emission of impurities from the first electrode plate and the second electrode plate.

6) 各段の電極体の第一電極板と第二電極板との間に13.56MHzより小さい周波数の交流電力を印加することにより、プラズマを各ウエハの全域にわたって広がるように生成することができるので、ウエハ面内の膜厚分布を全体にわたって略均一に形成することができる。 6) By applying AC power having a frequency smaller than 13.56 MHz between the first electrode plate and the second electrode plate of each stage electrode body, plasma can be generated so as to spread over the entire area of each wafer. Therefore, the film thickness distribution in the wafer surface can be formed substantially uniformly throughout.

7) ウエハと電極体とを接触しないように構成することにより、ウエハをサセプタ電極に載置する構造に比べて、ピンによる受け渡しを省略することができる分だけ、ウエハのボートへの授受を簡単化することができる。 7) By configuring the wafer and the electrode body so that they do not come into contact with each other, it is easier to transfer wafers to the boat as much as it is possible to dispense with pins compared to a structure in which the wafer is placed on the susceptor electrode. Can be

なお、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々に変更が可能であることはいうまでもない。   Needless to say, the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the scope of the invention.

図7に示されているように、各段の電極体50は上下で隣り合う電極体50、50において第一電極板51と51同士、第二電極板52と52同士が異極になるようにそれぞれ構成してもよい。
例えば、上側の電極体50の第一電極板51と下側の電極体50の第二電極板52とが陰極の場合に、上側の電極体50の第二電極板52と下側の電極体50の第一電極板51とが陽極となるようにそれぞれ構成されている。
上下で隣り合う電極体50、50において第一電極板51と51同士、第二電極板52と52同士が異極になるように構成することにより、ウエハ1に対して入射するイオンのエネルギーを増加させることができるので、プラズマ処理の効率を向上させることができる。
As shown in FIG. 7, the electrode bodies 50 at the respective stages are arranged so that the first electrode plates 51 and 51 and the second electrode plates 52 and 52 have different polarities in the electrode bodies 50 and 50 adjacent in the upper and lower sides. You may comprise respectively.
For example, when the first electrode plate 51 of the upper electrode body 50 and the second electrode plate 52 of the lower electrode body 50 are cathodes, the second electrode plate 52 and the lower electrode body of the upper electrode body 50 are used. 50 first electrode plates 51 are each configured to be an anode.
By configuring the first electrode plates 51 and 51 and the second electrode plates 52 and 52 to have different polarities in the upper and lower adjacent electrode bodies 50 and 50, the energy of ions incident on the wafer 1 is increased. Since it can be increased, the efficiency of the plasma treatment can be improved.

本発明に係るバッチ式プラズマ処理装置は、プラズマCVDやドライエッチング等のプラズマ処理全般に使用することができる。   The batch type plasma processing apparatus according to the present invention can be used for plasma processing such as plasma CVD and dry etching in general.

また、被処理基板はウエハに限らず、ホトマスクやプリント配線基板、液晶パネル、コンパクトディスクおよび磁気ディスク等であってもよい。   Further, the substrate to be processed is not limited to a wafer, but may be a photomask, a printed wiring board, a liquid crystal panel, a compact disk, a magnetic disk, or the like.

本発明の一実施の形態であるバッチ式プラズマ処理装置を示す一部省略斜視図である。1 is a partially omitted perspective view showing a batch type plasma processing apparatus according to an embodiment of the present invention. 図1のII−II線に沿う正面断面図である。It is front sectional drawing which follows the II-II line of FIG. (a)は電極体を示す平面断面図、(b)は(a)のb−b線に沿う断面図である。(A) is a top sectional view showing an electrode body, (b) is a sectional view which meets a bb line of (a). 交流電力の供給回路を示す回路図である。It is a circuit diagram which shows the supply circuit of alternating current power. プラズマ処理ステップを示す一部省略正面断面図である。It is a partially omitted front sectional view showing a plasma processing step. 印加電力の周波数と膜厚分布との関係を示すグラフである。It is a graph which shows the relationship between the frequency of applied electric power, and film thickness distribution. 本発明の他の実施の形態における交流電力の供給回路を示す回路図である。It is a circuit diagram which shows the supply circuit of the alternating current power in other embodiment of this invention.

符号の説明Explanation of symbols

1…ウエハ(基板)、2…カセット、10…バッチ式プラズマ処理装置(基板処理装置)、11…筐体、12…正面メンテナンス口、13…正面メンテナンス扉、14…カセット搬入搬出口、15…フロントシャッタ、16…カセットステージ、17…カセット棚、18…移載棚、19…予備カセット棚、20…カセット搬送装置、20a…カセットエレベータ、20b…カセット搬送機構、21…ウエハ移載機構、22…ウエハ移載装置エレベータ、23…ウエハ移載装置、24…ツィーザ、25…クリーンユニット、30…処理炉、31…プロセスチューブ、32…処理室、33…マニホールド、34…炉口、35…炉口シャッタ、36…排気管、37…ガス供給管、38…吹出口、39…ヒータ、40…ボートエレベータ、41…アーム、42…シールキャップ、43…ボート(搬送治具)、44、45…端板、46…保持柱、47…ウエハ受け、50…電極体、51…第一電極板(一方の電極板)、51a…固定端部、52…第二電極板(他方の電極板)、52a…固定端部、53…誘電体、54…絶縁ギャップ、壁部、60…プラズマ、61…交流電源、62…整合器、63…絶縁トランス、70…処理ガス。   DESCRIPTION OF SYMBOLS 1 ... Wafer (substrate), 2 ... Cassette, 10 ... Batch type plasma processing apparatus (substrate processing apparatus), 11 ... Housing, 12 ... Front maintenance port, 13 ... Front maintenance door, 14 ... Cassette loading / unloading port, 15 ... Front shutter, 16 ... cassette stage, 17 ... cassette shelf, 18 ... transfer shelf, 19 ... spare cassette shelf, 20 ... cassette transfer device, 20a ... cassette elevator, 20b ... cassette transfer mechanism, 21 ... wafer transfer mechanism, 22 ... Wafer transfer device elevator, 23 ... Wafer transfer device, 24 ... Tweezer, 25 ... Clean unit, 30 ... Processing furnace, 31 ... Process tube, 32 ... Processing chamber, 33 ... Manifold, 34 ... Furnace port, 35 ... Furnace Mouth shutter, 36 ... exhaust pipe, 37 ... gas supply pipe, 38 ... air outlet, 39 ... heater, 40 ... boat elevator, 41 ... arc 42 ... Seal cap, 43 ... Boat (conveying jig), 44, 45 ... End plate, 46 ... Holding column, 47 ... Wafer receiver, 50 ... Electrode body, 51 ... First electrode plate (one electrode plate), 51a ... fixed end, 52 ... second electrode plate (the other electrode plate), 52a ... fixed end, 53 ... dielectric, 54 ... insulating gap, wall, 60 ... plasma, 61 ... AC power supply, 62 ... matching 63, insulation transformer, 70 ... processing gas.

Claims (2)

処理室内に複数枚の被処理基板を所定の間隔を置いて配置し、前記処理室内に処理ガスを供給し、所定の圧力の下で前記被処理基板を処理する基板処理装置であって、
前記各被処理基板の表面から所定の距離に各電極体がそれぞれ配置されており、前記各電極体は一対の電極板が誘電体によって囲まれて構成され
前記各電極体には交流電源が接続されていることを特徴とする基板処理装置。
A substrate processing apparatus that arranges a plurality of substrates to be processed in a processing chamber at a predetermined interval, supplies a processing gas into the processing chamber, and processes the substrate to be processed under a predetermined pressure,
Each electrode body is arranged at a predetermined distance from the surface of each substrate to be processed, and each electrode body is constituted by a pair of electrode plates surrounded by a dielectric ,
An AC power supply is connected to each of the electrode bodies .
処理室内に複数枚の被処理基板を所定の間隔を置いて配置し、前記処理室内に処理ガスを供給し、所定の圧力の下で前記被処理基板を処理し、  A plurality of substrates to be processed are arranged at predetermined intervals in a processing chamber, a processing gas is supplied into the processing chamber, and the processing substrate is processed under a predetermined pressure,
前記各被処理基板の表面から所定の距離に各電極体がそれぞれ配置されており、前記各電極体は一対の電極板が誘電体によって囲まれて構成され、  Each electrode body is arranged at a predetermined distance from the surface of each substrate to be processed, and each electrode body is constituted by a pair of electrode plates surrounded by a dielectric,
前記各電極体には交流電源が接続された基板処理装置を用いた半導体装置の製造方法であって、  A method of manufacturing a semiconductor device using a substrate processing apparatus to which an AC power source is connected to each electrode body,
前記基板を前記処理室内に配置した後、前記交流電源によって前記各電極体に交流電力を印加し、前記基板をプラズマ処理する半導体装置の製造方法。  A method of manufacturing a semiconductor device, comprising: arranging the substrate in the processing chamber; and applying AC power to the electrode bodies by the AC power source to plasma process the substrate.
JP2006146807A 2006-05-26 2006-05-26 Substrate processing apparatus and semiconductor device manufacturing method Active JP4895685B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006146807A JP4895685B2 (en) 2006-05-26 2006-05-26 Substrate processing apparatus and semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006146807A JP4895685B2 (en) 2006-05-26 2006-05-26 Substrate processing apparatus and semiconductor device manufacturing method

Publications (2)

Publication Number Publication Date
JP2007317937A JP2007317937A (en) 2007-12-06
JP4895685B2 true JP4895685B2 (en) 2012-03-14

Family

ID=38851526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006146807A Active JP4895685B2 (en) 2006-05-26 2006-05-26 Substrate processing apparatus and semiconductor device manufacturing method

Country Status (1)

Country Link
JP (1) JP4895685B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140063354A (en) * 2012-11-16 2014-05-27 주식회사 지아이티 Plasma processing apparatus with multi ballaster module

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60123032A (en) * 1983-12-07 1985-07-01 Dainamitsuku Internatl Kk Plasma treatment and device thereof
JP3088504B2 (en) * 1991-08-28 2000-09-18 アネルバ株式会社 Microwave discharge reactor
JP3582196B2 (en) * 1995-12-27 2004-10-27 セイコーエプソン株式会社 Surface treatment apparatus using creeping discharge and method therefor
JPH09321128A (en) * 1996-05-31 1997-12-12 Ulvac Japan Ltd Electrostatic chuck device
JP2000303182A (en) * 1999-04-16 2000-10-31 Anelva Corp Chemical vapor deposition device
JP2006049367A (en) * 2004-07-30 2006-02-16 Hitachi Kokusai Electric Inc Plasma processing apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140063354A (en) * 2012-11-16 2014-05-27 주식회사 지아이티 Plasma processing apparatus with multi ballaster module
KR102033909B1 (en) * 2012-11-16 2019-10-18 에너지 리퍼블릭 주식회사 Plasma processing apparatus with multi ballaster module

Also Published As

Publication number Publication date
JP2007317937A (en) 2007-12-06

Similar Documents

Publication Publication Date Title
JP3979849B2 (en) Plasma processing apparatus and semiconductor device manufacturing method
TWI503912B (en) Semiconductor device manufacturing method and substrate processing device
US20090159440A1 (en) Batch-Type Remote Plasma Processing Apparatus
TWI331356B (en) Substrate treatment device
KR101040992B1 (en) Substrate processing apparatus
JP2009038155A (en) Plasma processing device
JP4435111B2 (en) ALD apparatus and method for manufacturing semiconductor device
JP2013065872A (en) Manufacturing method of semiconductor device and substrate processing apparatus
JP2008311555A (en) Substrate treatment device
JP4895685B2 (en) Substrate processing apparatus and semiconductor device manufacturing method
JP2006278652A (en) Board processor
JP2009059900A (en) Substrate treating device
CN113005430B (en) Plasma enhanced chemical vapor deposition apparatus with increased throughput
JP4384645B2 (en) Processing tube
JP2006261310A (en) Substrate processing apparatus
JP2007258504A (en) Substrate processing device
JP4838552B2 (en) Substrate processing apparatus and semiconductor integrated circuit manufacturing method
JP2007250988A (en) Substrate-treating apparatus
JP2005259902A (en) Substrate processor
JP2006049367A (en) Plasma processing apparatus
JP2005056908A (en) Substrate treatment system
JP2004289166A (en) Batch-type remote plasma processing apparatus
JP2007251014A (en) Substrate-treating device
JP2007115822A (en) Substrate processing apparatus
JP2008053490A (en) Substrate processing apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090521

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111206

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111220

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4895685

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150106

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250