JP2008311555A - Substrate treatment device - Google Patents

Substrate treatment device Download PDF

Info

Publication number
JP2008311555A
JP2008311555A JP2007159917A JP2007159917A JP2008311555A JP 2008311555 A JP2008311555 A JP 2008311555A JP 2007159917 A JP2007159917 A JP 2007159917A JP 2007159917 A JP2007159917 A JP 2007159917A JP 2008311555 A JP2008311555 A JP 2008311555A
Authority
JP
Japan
Prior art keywords
wafer
plasma
pod
susceptor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007159917A
Other languages
Japanese (ja)
Inventor
Takashi Koshimizu
隆史 小清水
Kazuyuki Toyoda
一行 豊田
Takeshi Ito
伊藤  剛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2007159917A priority Critical patent/JP2008311555A/en
Publication of JP2008311555A publication Critical patent/JP2008311555A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a substrate treatment device which enables a substrate to be uniformly treated regardless of the presence or absence of a thin film on a wafer, a thin film type and a thickness of the thin film. <P>SOLUTION: In this batch-type plasma treatment device, a plurality of stages of susceptor electrodes 50 are arranged in a treatment chamber 32 at prescribed intervals, high-frequency power is supplied by an AC source 61 to each stage of the susceptor electrode 50 for generating plasma 60, and the wafer 1 placed on each stage of the susceptor electrode 50 is subjected to plasma treatment. A silicon oxide film 51 of about 10,000 Å in thickness is formed on the surface of each stage of the susceptor electrode 50. It is possible to equalize film deposition rates between batches and in in-plane film thickness distributions since the plasma of the susceptor electrode 50 can be uniformly generated regardless of the presence or absence of a thin film on a wafer and the type and thickness of the thin film. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、基板処理装置に関し、例えば、半導体集積回路装置(以下、ICという。)が作り込まれる半導体ウエハ(以下、ウエハという。)にプラズマ処理を施すのに利用して有効なものに関する。   The present invention relates to a substrate processing apparatus, and for example, relates to an apparatus that can be effectively used for performing plasma processing on a semiconductor wafer (hereinafter referred to as a wafer) on which a semiconductor integrated circuit device (hereinafter referred to as an IC) is manufactured.

ICの製造方法においてウエハにプラズマ処理を施すプラズマ処理装置は、プラズマ固有の性質を生かした加工技術の実現により、今や産業界に不可欠な半導体製造装置として重要度が増している。
特に、ウエハ上に金属膜や絶縁膜および半導体膜を堆積するプラズマ促進化学気相堆積(plasma enhanced chemical vapor deposition:PECVD)法を使用したプラズマ装置は、ICの製造方法に広く使用されている。
プロセスガスを活性化する能力として、電子温度1eVが約10000℃の温度に相当することからも判るように、プラズマ中では比較的低温度で化学反応プロセスを進行させることができる。
In the IC manufacturing method, a plasma processing apparatus that performs plasma processing on a wafer is now gaining importance as a semiconductor manufacturing apparatus indispensable to the industry due to the realization of processing technology that makes use of the characteristics inherent to plasma.
In particular, a plasma apparatus using a plasma enhanced chemical vapor deposition (PECVD) method for depositing a metal film, an insulating film, and a semiconductor film on a wafer is widely used in an IC manufacturing method.
As can be understood from the fact that the electron temperature 1 eV corresponds to a temperature of about 10,000 ° C. as the ability to activate the process gas, the chemical reaction process can proceed at a relatively low temperature in the plasma.

PECVD法を使用したプラズマ処理装置の一つに、特許文献1に開示されたものがある。
これは、ウエハを1枚ずつ載置するサセプタ電極を複数段処理室内に所定の間隔を置いて配置し、各段のサセプタ電極に電力をフィーダによってそれぞれ供給してプラズマを生成し、各段のサセプタ電極に載置したウエハをプラズマ処理するバッチ式プラズマ処理装置である。
特開2006−49367号公報
One plasma processing apparatus using the PECVD method is disclosed in Patent Document 1.
In this method, susceptor electrodes for placing wafers one by one are arranged at predetermined intervals in a multi-stage processing chamber, and power is supplied to each susceptor electrode by a feeder to generate plasma. It is a batch type plasma processing apparatus for plasma processing a wafer placed on a susceptor electrode.
JP 2006-49367 A

前記したバッチ式プラズマ処理装置においては、希弗酸洗浄等によって自然酸化膜を予め除去したシリコンウエハや、前工程にて酸化膜や窒化膜および金属膜等の薄膜を予め形成したウエハを処理するが、それらの薄膜の有無や種類や厚さによっては、高周波電力を供給してプラズマを生成する際のインピーダンスが変化するために、成膜レートや膜厚分布が変わってしまう。   In the above-described batch type plasma processing apparatus, a silicon wafer from which a natural oxide film has been removed in advance by dilute hydrofluoric acid cleaning or the like, or a wafer in which a thin film such as an oxide film, a nitride film, or a metal film has been formed in the previous process is processed. However, depending on the presence, type, and thickness of these thin films, the impedance at the time of generating plasma by supplying high-frequency power changes, so that the film formation rate and film thickness distribution change.

本発明の目的は、被処理基板上の薄膜の有無や種類および厚さに関わらず安定した処理を施すことができる基板処理装置を提供することにある。   An object of the present invention is to provide a substrate processing apparatus capable of performing stable processing regardless of the presence, type, and thickness of a thin film on a substrate to be processed.

本願において開示される発明のうち代表的なものは、次の通りである。
(1)被処理基板を載置するサセプタ電極を複数段、処理室内に所定の間隔を置いて配置し、前記各段のサセプタ電極に電力をフィーダによってそれぞれ供給してプラズマを生成し、前記各段のサセプタ電極に載置した前記被処理基板をプラズマ処理する基板処理装置であって、
前記各段のサセプタ電極には前記被処理基板のインピーダンスの変動を吸収する膜厚の絶縁膜が形成されていることを特徴とする基板処理装置。
(2)前記絶縁膜の膜厚は、10000Å程度である基板処理装置。
Representative inventions disclosed in the present application are as follows.
(1) A plurality of stages of susceptor electrodes on which a substrate to be processed is placed are arranged at predetermined intervals in a processing chamber, and electric power is supplied to the susceptor electrodes of each stage by a feeder to generate plasma, A substrate processing apparatus for plasma processing the substrate to be processed placed on a susceptor electrode of a stage,
An insulating film having a film thickness that absorbs fluctuations in impedance of the substrate to be processed is formed on each stage of the susceptor electrode.
(2) The substrate processing apparatus, wherein the insulating film has a thickness of about 10,000 mm.

前記(1)によれば、被処理基板上の薄膜の有無や種類および厚さの変動によるインピーダンスは、サセプタ電極表面に形成された絶縁膜によって吸収することができるので、処理レートや処理分布を均一化することができる。   According to (1) above, the impedance due to the presence or absence, type and thickness variation of the thin film on the substrate to be processed can be absorbed by the insulating film formed on the surface of the susceptor electrode. It can be made uniform.

以下、本発明の一実施の形態を図面に即して説明する。   Hereinafter, an embodiment of the present invention will be described with reference to the drawings.

本実施の形態において、本発明に係る基板処理装置は、ICの製造方法において、ウエハに各種のプラズマ処理を施すバッチ式縦形ホットウオール形プラズマ処理装置(以下、バッチ式プラズマ処理装置という。)として構成されている。
なお、本実施の形態においては、便宜上、一回のバッチ処理のウエハの枚数が10枚の場合について説明しているが、実際上は5枚〜150枚程度のバッチを取り扱うことができるものとする。
In the present embodiment, the substrate processing apparatus according to the present invention is a batch type vertical hot wall type plasma processing apparatus (hereinafter referred to as a batch type plasma processing apparatus) that performs various plasma processes on a wafer in an IC manufacturing method. It is configured.
In the present embodiment, for the sake of convenience, the case where the number of wafers in one batch process is 10 has been described. However, in practice, batches of about 5 to 150 can be handled. To do.

図1および図2に示されているように、本実施の形態に係るバッチ式プラズマ処理装置10においては、被処理基板であるウエハ1を収納して搬送するためのウエハキャリアとしては、FOUP(以下、ポッドという。)2が使用されている。
本実施の形態に係るバッチ式プラズマ処理装置10は筐体11を備えている。
筐体11の正面壁11aの正面前方部にはメンテナンス可能なように設けられた開口部としての正面メンテナンス口12が開設され、この正面メンテナンス口12を開閉する正面メンテナンス扉13、13がそれぞれ建て付けられている。
筐体11の正面壁11aにはポッド搬入搬出口14が筐体11の内外を連通するように開設されており、ポッド搬入搬出口14はフロントシャッタ15によって開閉されるようになっている。
ポッド搬入搬出口14の正面前方側にはロードポート16が設置されており、ロードポート16はポッド2を載置されて位置合わせするように構成されている。
ポッド2はロードポート16上に工程内搬送装置(図示せず)によって搬入され、かつまた、ロードポート16上から搬出されるようになっている。
As shown in FIGS. 1 and 2, in the batch type plasma processing apparatus 10 according to the present embodiment, a wafer carrier for storing and transporting the wafer 1 as a substrate to be processed is used as FOUP ( Hereinafter, it is referred to as a pod.) 2 is used.
The batch type plasma processing apparatus 10 according to the present embodiment includes a housing 11.
A front maintenance port 12 as an opening provided for maintenance is opened at the front front portion of the front wall 11a of the housing 11, and front maintenance doors 13 and 13 for opening and closing the front maintenance port 12 are respectively built. It is attached.
A pod loading / unloading port 14 is opened on the front wall 11a of the housing 11 so as to communicate between the inside and the outside of the housing 11, and the pod loading / unloading port 14 is opened and closed by a front shutter 15.
A load port 16 is installed on the front front side of the pod loading / unloading port 14, and the load port 16 is configured so that the pod 2 is placed and aligned.
The pod 2 is loaded onto the load port 16 by an in-process conveyance device (not shown), and is also unloaded from the load port 16.

筐体11内の前後方向の略中央部における上部には、回転式ポッド棚17が設置されており、回転式ポッド棚17は複数個のポッド2を保管するように構成されている。
すなわち、回転式ポッド棚17は垂直に立設され水平面内で間欠回転される支柱17aと、支柱17aに上中下段の各位置において放射状に支持された複数枚の棚板17bとを備えており、複数枚の棚板17bはポッド2を複数個宛それぞれ載置した状態で保持するように構成されている。
筐体11内におけるロードポート16と回転式ポッド棚17との間には、ポッド搬送装置18が設置されている。ポッド搬送装置18はポッド2を保持したまま昇降可能なポッドエレベータ18aとポッド搬送機構18bとで構成されている。
ポッド搬送装置18はポッドエレベータ18aとポッド搬送機構18bとの連続動作により、ロードポート16と回転式ポッド棚17とポッドオープナ19との間でポッド2を搬送するように構成されている。
A rotary pod shelf 17 is installed in an upper portion of the housing 11 at a substantially central portion in the front-rear direction, and the rotary pod shelf 17 is configured to store a plurality of pods 2.
That is, the rotary pod shelf 17 includes a support column 17a that is vertically set up and intermittently rotates in a horizontal plane, and a plurality of shelf plates 17b that are radially supported by the support column 17a at each of the upper, middle, and lower levels. The plurality of shelf boards 17b are configured to hold the pod 2 in a state where a plurality of pods 2 are respectively placed.
A pod transfer device 18 is installed between the load port 16 and the rotary pod shelf 17 in the housing 11. The pod carrying device 18 is composed of a pod elevator 18a and a pod carrying mechanism 18b that can be moved up and down while holding the pod 2.
The pod transfer device 18 is configured to transfer the pod 2 among the load port 16, the rotary pod shelf 17, and the pod opener 19 by continuous operation of the pod elevator 18a and the pod transfer mechanism 18b.

ポッドオープナ19はポッド2を載置する載置台19aと、ポッド2のキャップを着脱するキャップ着脱機構19bとを備えている。ポッドオープナ19は載置台19aに載置されたポッド2のキャップをキャップ着脱機構19bによって着脱することにより、ポッド2のウエハ出し入れ口を開閉するように構成されている。
筐体11内の前後方向の略中央部における下部には、サブ筐体20が後端にわたって構築されている。サブ筐体20の正面壁20aにはウエハ1をサブ筐体20内に対して搬入搬出するためのウエハ搬入搬出口21が一対、垂直方向に上下二段に並べられて開設されており、上下段のウエハ搬入搬出口21、21には一対のポッドオープナ19、19がそれぞれ設置されている。
The pod opener 19 includes a mounting table 19a for mounting the pod 2 and a cap attaching / detaching mechanism 19b for attaching / detaching the cap of the pod 2. The pod opener 19 is configured to open and close the wafer loading / unloading port of the pod 2 by attaching / detaching the cap of the pod 2 mounted on the mounting table 19a by the cap attaching / detaching mechanism 19b.
A sub-housing 20 is constructed over the rear end at the lower part of the substantially central portion of the housing 11 in the front-rear direction. A pair of wafer loading / unloading ports 21 for loading / unloading the wafer 1 into / from the sub-casing 20 are arranged on the front wall 20a of the sub-casing 20 in two vertical rows. A pair of pod openers 19 and 19 are respectively installed at the lower wafer loading / unloading ports 21 and 21.

サブ筐体20はポッド搬送装置18や回転式ポッド棚17の設置空間から流体的に隔絶された移載室22を構成している。移載室22の前側領域にはウエハ移載機構23が設置されている。
ウエハ移載機構23はウエハ1を水平面内において回転ないし直動可能なウエハ移載装置23aと、ウエハ移載装置23aを昇降させるためのウエハ移載装置エレベータ23bとで構成されている。
図1に想像線で示されているように、ウエハ移載装置エレベータ23bはサブ筐体20の移載室22の前方領域右端部に設置されている。
ウエハ移載装置エレベータ23bおよびウエハ移載装置23aの連続動作により、ウエハ移載装置23aのツィーザホルダに保持されたツィーザ23cを後記するボートに対してウエハ1を装填(チャージング)および脱装(ディスチャージング)するように構成されている。
The sub-case 20 constitutes a transfer chamber 22 that is fluidly isolated from the installation space of the pod transfer device 18 and the rotary pod shelf 17. A wafer transfer mechanism 23 is installed in the front area of the transfer chamber 22.
The wafer transfer mechanism 23 includes a wafer transfer device 23a capable of rotating or linearly moving the wafer 1 in a horizontal plane, and a wafer transfer device elevator 23b for moving the wafer transfer device 23a up and down.
As indicated by an imaginary line in FIG. 1, the wafer transfer device elevator 23 b is installed at the right end of the front region of the transfer chamber 22 of the sub housing 20.
By the continuous operation of the wafer transfer device elevator 23b and the wafer transfer device 23a, the wafer 1 is loaded (charged) and removed (discharged) from the boat which will be described later with the tweezer 23c held by the tweezer holder of the wafer transfer device 23a. )).

移載室22の後側領域にはボートを待機させる待機部26が構成されている。
移載室22のウエハ移載装置エレベータ23b側と反対側である左側端部には、供給フアンおよび防塵フィルタによって構成されたクリーンユニット27が設置されている。クリーンユニット27は清浄化した雰囲気(空気)もしくは不活性ガスであるクリーンエア(清浄気体)28を供給するように構成されている。
図示はしないが、ウエハ移載装置23aとクリーンユニット27との間には、ウエハの円周方向の位置を整合させるノッチ合わせ装置が設置されている。
クリーンユニット27から吹き出されたクリーンエア28は、ノッチ合わせ装置およびウエハ移載装置23a、待機部26にあるボートに流通された後に、図示しないダクトにより吸い込まれて、筐体11の外部に排気されるか、もしくはクリーンユニット27の吸い込み側である一次側(供給側)にまで循環され、再び、クリーンユニット27によって、移載室22内に吹き出される。
In the rear area of the transfer chamber 22, a standby unit 26 that waits for the boat is configured.
A clean unit 27 composed of a supply fan and a dustproof filter is installed at the left end of the transfer chamber 22 opposite to the wafer transfer device elevator 23b. The clean unit 27 is configured to supply a clean atmosphere (air) or clean air (clean gas) 28 which is an inert gas.
Although not shown, a notch aligner for aligning the circumferential position of the wafer is installed between the wafer transfer device 23a and the clean unit 27.
The clean air 28 blown out from the clean unit 27 is circulated to a boat in the notch aligning device, the wafer transfer device 23a, and the standby unit 26, and then sucked in by a duct (not shown) and exhausted to the outside of the housing 11. Alternatively, the air is circulated to the primary side (supply side) that is the suction side of the clean unit 27, and is again blown into the transfer chamber 22 by the clean unit 27.

筐体11の後側上部には処理炉30が垂直に設置されている。
図3に示されているように、処理炉30は処理室32を形成するプロセスチューブ31を備えている。プロセスチューブ31は石英等の誘電体が使用されて一端開口で他端閉塞の円筒形状に形成されており、プロセスチューブ31は中心線が垂直になるように縦に配されて固定的に支持されている。
プロセスチューブ31の筒中空部は複数枚のウエハ1が収容される処理室32を形成しており、プロセスチューブ31の内径は取り扱うウエハ1の最大外径よりも大きくなるように設定されている。
A processing furnace 30 is vertically installed on the upper rear side of the casing 11.
As shown in FIG. 3, the processing furnace 30 includes a process tube 31 that forms a processing chamber 32. The process tube 31 is made of a dielectric material such as quartz and is formed in a cylindrical shape with one end opened and the other end closed. The process tube 31 is vertically arranged so that the center line is vertical and is fixedly supported. ing.
The cylindrical hollow portion of the process tube 31 forms a processing chamber 32 in which a plurality of wafers 1 are accommodated, and the inner diameter of the process tube 31 is set to be larger than the maximum outer diameter of the wafer 1 to be handled.

プロセスチューブ31の下端面にはマニホールド33が当接されており、マニホールド33は誘電体が使用されて上下両端部に径方向外向きに突出したフランジを有する円筒形状に形成されている。プロセスチューブ31についての保守点検作業や清掃作業のために、マニホールド33はプロセスチューブ31に着脱自在に取り付けられている。
そして、マニホールド33が筐体11に支持されることにより、プロセスチューブ31は垂直に据え付けられた状態になっている。
マニホールド33の下端開口はウエハ1を出し入れするための炉口34を形成している。炉口34は通常時には炉口シャッタ35によって閉塞されるようになっている。
A manifold 33 is in contact with the lower end surface of the process tube 31, and the manifold 33 is formed in a cylindrical shape having a flange projecting radially outward at both upper and lower ends using a dielectric. The manifold 33 is detachably attached to the process tube 31 for maintenance and inspection work and cleaning work on the process tube 31.
The manifold 33 is supported by the housing 11 so that the process tube 31 is installed vertically.
A lower end opening of the manifold 33 forms a furnace port 34 for taking in and out the wafer 1. The furnace port 34 is normally closed by a furnace port shutter 35.

マニホールド33の側壁には排気管36の一端が接続されており、排気管36は他端が排気装置(図示せず)に接続されて処理室32を排気し得るように構成されている。
マニホールド33の排気管36と異なる位置(図示例では180度反対側の位置)には、処理ガスを供給するためのガス供給管37が垂直に立脚されており、ガス供給管37は誘電体が使用されて細長い円形のパイプ形状に形成されている。
ガス供給管37には複数個の吹出口38が垂直方向に並べられて開設されている。吹出口38の個数は処理すべきウエハ1の枚数に一致されており、各吹出口38の高さの位置は上下で隣合うウエハ1、1間の空間に対向するようにそれぞれ設定されている。
One end of an exhaust pipe 36 is connected to the side wall of the manifold 33, and the other end of the exhaust pipe 36 is connected to an exhaust device (not shown) so that the processing chamber 32 can be exhausted.
A gas supply pipe 37 for supplying a processing gas is vertically provided at a position different from the exhaust pipe 36 of the manifold 33 (position opposite to 180 degrees in the illustrated example), and the gas supply pipe 37 is made of a dielectric. Used to form an elongated circular pipe.
A plurality of air outlets 38 are arranged in the gas supply pipe 37 so as to be arranged in the vertical direction. The number of blowout ports 38 matches the number of wafers 1 to be processed, and the height position of each blowout port 38 is set so as to face the space between adjacent wafers 1, 1 above and below. .

プロセスチューブ31の外部には処理室32を全体にわたって均一に加熱するためのヒータ39が、プロセスチューブ31の周囲を包囲するように同心円に設備されており、ヒータ39は筐体11の上に垂直に据え付けられた状態になっている。   A heater 39 for uniformly heating the entire processing chamber 32 is provided outside the process tube 31 in a concentric circle so as to surround the periphery of the process tube 31. It is in the state where it was installed.

図1に示されているように、筐体11内における処理炉30の真下近傍にはボートエレベータ40が設置されており、図2および図3に示されているように、ボートエレベータ40のアーム41には、処理に際して炉口34を閉塞するシールキャップ42が水平に支持されている。
シールキャップ42はマニホールド33の外径と略等しい円盤形状に形成されており、ボートエレベータ40によって上昇されることにより、炉口34を気密シールして閉塞するように構成されている。
As shown in FIG. 1, a boat elevator 40 is installed in the casing 11 immediately below the processing furnace 30, and as shown in FIGS. 2 and 3, an arm of the boat elevator 40 is provided. 41 is horizontally supported by a seal cap 42 for closing the furnace port 34 during processing.
The seal cap 42 is formed in a disk shape substantially equal to the outer diameter of the manifold 33, and is configured to be hermetically sealed and closed by being raised by the boat elevator 40.

シールキャップ42の上には複数枚のウエハ1を保持して処理室32に搬入搬出するボート43が、垂直に立脚されて支持されている。
ボート43は上下で一対の端板44、45と、両端板44、45間に架設されて垂直に配設された4本の保持柱46とを備えている。
4本の保持柱46は2本ずつが左右に分けられて配置されており、左右の保持柱46、46の間隔はウエハ1の直径より大きく設定されている。
保持柱46は後記するサセプタ電極に電力を供給するフィーダを兼用するように構成されている。各保持柱(以下、電極支柱という。)46は、ウエハ1の金属汚染源とならない導電性を有する材料としての炭化シリコン(SiC)が使用されて形成されている。
On the seal cap 42, a boat 43 that holds a plurality of wafers 1 and carries it in and out of the processing chamber 32 is vertically supported and supported.
The boat 43 includes a pair of upper and lower end plates 44 and 45, and four holding pillars 46 that are installed between the both end plates 44 and 45 and arranged vertically.
Two of the four holding columns 46 are arranged separately on the left and right, and the interval between the left and right holding columns 46, 46 is set larger than the diameter of the wafer 1.
The holding column 46 is configured to also serve as a feeder that supplies power to a susceptor electrode described later. Each holding column (hereinafter referred to as an electrode column) 46 is formed using silicon carbide (SiC) as a conductive material that does not become a metal contamination source of the wafer 1.

各電極支柱46にはサセプタ電極50が複数段(本実施の形態では11段)、上下方向に等間隔に配置されて水平に保持されている。
上下で隣り合うサセプタ電極50、50の間隔(ピッチ)は、ウエハ移載装置23aのツィーザ23cによるウエハ1の受け渡しに必要な寸法と、後述するプラズマ処理の作用とを考慮して定められている。
In each electrode support 46, a plurality of susceptor electrodes 50 (11 in the present embodiment) are arranged at equal intervals in the vertical direction and held horizontally.
The interval (pitch) between the upper and lower adjacent susceptor electrodes 50, 50 is determined in consideration of the dimensions required for the transfer of the wafer 1 by the tweezer 23c of the wafer transfer device 23a and the action of plasma processing to be described later. .

図4(a)に示されているように、上下で隣り合うサセプタ電極50、50間には、交流電力を印加する交流電源61が整合器62を介して電気的に接続されており、各サセプタ電極50、50はそれぞれ並列に接続されている。
交流電力としては、数kHzの低周波数から13.56MHz等の高周波数の交流電源が使用される。
As shown in FIG. 4 (a), an AC power supply 61 for applying AC power is electrically connected between matching susceptor electrodes 50, 50 in the upper and lower sides via a matching unit 62. The susceptor electrodes 50 and 50 are connected in parallel.
As the AC power, an AC power source having a low frequency from several kHz to a high frequency such as 13.56 MHz is used.

サセプタ電極50はウエハ1を金属汚染させない導電性を有する材料としてのシリコン(Si)が使用されて円形の平板形状に形成されており、外径はウエハ1の外径よりも大きめに設定されている。
図4(b)に示されているように、サセプタ電極50の表面には絶縁膜としての酸化シリコン(SiO2 )膜51が均一に形成されており、酸化シリコン膜51の厚さは、被処理基板であるウエハのインピーダンスの変動を吸収し得る厚み、例えば10000Å程度に設定されている。
なお、電極支柱46の材料としては、サセプタ電極50に対応してシリコンを用いてもよい。
The susceptor electrode 50 is formed in a circular flat plate shape using silicon (Si) as a conductive material that does not contaminate the wafer 1 with a metal, and the outer diameter is set larger than the outer diameter of the wafer 1. Yes.
As shown in FIG. 4B, a silicon oxide (SiO 2 ) film 51 as an insulating film is uniformly formed on the surface of the susceptor electrode 50, and the thickness of the silicon oxide film 51 is set as follows. It is set to a thickness that can absorb fluctuations in impedance of the wafer that is the processing substrate, for example, about 10,000 mm.
In addition, as a material of the electrode support 46, silicon may be used corresponding to the susceptor electrode 50.

次に、前記構成に係るバッチ式プラズマ処理装置10の作用を説明する。
ポッド2がロードポート16に供給されると、ポッド搬入搬出口14がフロントシャッタ15によって開放される。
ポッド2は回転式ポッド棚17の指定された棚位置へ、ポッド搬送装置18によって自動的に搬送されて受け渡される。
Next, the operation of the batch type plasma processing apparatus 10 according to the above configuration will be described.
When the pod 2 is supplied to the load port 16, the pod loading / unloading port 14 is opened by the front shutter 15.
The pod 2 is automatically transported and delivered by the pod transport device 18 to the designated shelf position of the rotary pod shelf 17.

一時的に保管された後、ポッド2は回転式ポッド棚17からポッド搬送装置18によってポッドオープナ19の載置台19aに搬送される。
載置台19aに載置されたポッド2はキャップ着脱機構19bによってキャップを外され開放される。
ポッド2が開放されると、ウエハ移載装置23aは5枚のツィーザ23cによってポッド2内の5枚のウエハ1をポッド2のウエハ出し入れ口を通じて一度にピックアップし、ウエハ1をポッド2内からボート43に搬送し、5枚のウエハ1を5枚のツィーザ23cからボート43の5段のサセプタ電極50の上に一度に移載する。
After being temporarily stored, the pod 2 is transported from the rotary pod shelf 17 to the mounting table 19 a of the pod opener 19 by the pod transport device 18.
The pod 2 placed on the placing table 19a is removed by the cap attaching / detaching mechanism 19b and opened.
When the pod 2 is opened, the wafer transfer device 23a picks up the five wafers 1 in the pod 2 through the wafer loading / unloading port of the pod 2 by the five tweezers 23c at once, and the wafer 1 is boated from the pod 2 into the boat. Then, the five wafers 1 are transferred from the five tweezers 23c onto the five-stage susceptor electrode 50 of the boat 43 at a time.

以上のようにして、5枚のウエハ1を5段のサセプタ電極50の上に一度に移載すると、ウエハ移載装置23aはツィーザ23cをポッド2に戻し、次回の5枚のウエハ1を5枚のツィーザ23cによって一度にピックアップする。
ウエハ移載装置23aは以上の作動を繰り返すことによって、最下段(本実施の形態においては、11段目)までのサセプタ電極50群の上にウエハ1を5枚ずつ順次に移載して行く。
なお、最後に、ウエハ1が残った場合には、独立して移動可能なツィーザ23cを使用することにより、必要なウエハ1をサセプタ電極50に移載する。
As described above, when the five wafers 1 are transferred onto the five-stage susceptor electrode 50 at a time, the wafer transfer device 23a returns the tweezers 23c to the pod 2, and the next five wafers 1 are transferred to the susceptor electrode 50. Pick up at once by one sheet of tweezers 23c.
By repeating the above operation, the wafer transfer device 23a sequentially transfers the wafers 1 by 5 on the susceptor electrode 50 group up to the lowest level (in the present embodiment, the 11th level). .
Finally, when the wafer 1 remains, the necessary wafer 1 is transferred to the susceptor electrode 50 by using the independently movable tweezer 23c.

所定の段のサセプタ電極50の上にウエハ1が移載されたボート43はボートエレベータ40によって上昇されて、図5に示されているように、処理炉30の処理室32に搬入(ボートローディング)される。
ボート43が上限に達すると、シールキャップ42が炉口34をシール状態に閉塞するために、処理室32は気密に閉じられた状態になる。
気密に閉じられると、処理室32は排気管36によって排気され、ヒータ39によって所定の温度(例えば、800℃程度)に加熱される。
この際、ヒータ39がホットウオール形構造であることにより、処理室32の温度は全体にわたって均一に維持された状態になるために、ボート43に保持されたウエハ1群の温度分布は全長にわたって均一になるとともに、各ウエハ1の面内の温度分布も均一かつ同一になる。
The boat 43 on which the wafer 1 is transferred onto the susceptor electrode 50 at a predetermined stage is lifted by the boat elevator 40 and is loaded into the processing chamber 32 of the processing furnace 30 as shown in FIG. )
When the boat 43 reaches the upper limit, the seal cap 42 closes the furnace port 34 in a sealed state, so that the processing chamber 32 is hermetically closed.
When closed hermetically, the processing chamber 32 is exhausted by the exhaust pipe 36 and heated to a predetermined temperature (for example, about 800 ° C.) by the heater 39.
At this time, since the heater 39 has a hot-wall structure, the temperature of the processing chamber 32 is maintained uniformly throughout, so that the temperature distribution of the group of wafers held in the boat 43 is uniform over the entire length. At the same time, the temperature distribution in the surface of each wafer 1 is uniform and the same.

処理室32内の温度が予め設定された値に達して安定した後に、処理ガス48が処理室32内にガス供給管37から供給されて、処理室32内の圧力が予め設定された値に達すると、各段のサセプタ電極50には、それぞれ180度位相が異なる交流電力が交流電源61や整合器62によって印加される。   After the temperature in the processing chamber 32 reaches a preset value and stabilizes, the processing gas 48 is supplied into the processing chamber 32 from the gas supply pipe 37, and the pressure in the processing chamber 32 becomes a preset value. When it reaches, AC power different in phase by 180 degrees is applied to the susceptor electrode 50 of each stage by the AC power supply 61 and the matching unit 62.

図4に示されているように、サセプタ電極50のウエハ1のアクティブエリア側を向く表面である下面には、全体にわたって均一で平坦なプラズマ60が生成される。この際、サセプタ電極50の下面は平面を確保されているので、サセプタ電極50の下面には全体にわたって均一なプラズマが生成される。
この全体にわたって均一で平坦なプラズマ60は、ウエハ1のアクティブエリア側に生成されているために、ウエハ1のアクティブエリア側の主面にはプラズマ処理が全面にわたって均一に施される。
As shown in FIG. 4, a uniform and flat plasma 60 is generated on the entire bottom surface of the susceptor electrode 50 facing the active area of the wafer 1. At this time, since the lower surface of the susceptor electrode 50 is flat, uniform plasma is generated on the entire lower surface of the susceptor electrode 50.
Since this uniform and flat plasma 60 is generated on the active area side of the wafer 1, the main surface of the active area side of the wafer 1 is uniformly subjected to plasma processing over the entire surface.

ガス供給管37に供給された処理ガス48は各吹出口38から各段のウエハ1の上方空間にそれぞれ吹き出して、各サセプタ電極50の下面に生成されたプラズマ60により、反応が活性な状態になる。
各段のサセプタ電極50で活性化した粒子(以下、活性粒子という。)は、各段のサセプタ電極50の上に載置されたウエハ1のアクティブエリア側の主面に接触し、ウエハ1にプラズマ処理を施す。
この際、前述した通りに、ウエハ1の温度分布がボート43の全長かつウエハ面内で均一に維持されており、均一で平坦なプラズマ60による活性粒子のウエハ1との接触分布が各段のウエハ1同士で同等かつ各段のウエハ1のウエハ面内で均一の状態になるため、活性粒子のプラズマ反応によるウエハ1におけるプラズマ処理状況は各段のウエハ1同士で、かつ、各段のウエハ1のウエハ面内において均一な状態になる。
The processing gas 48 supplied to the gas supply pipe 37 is blown out from the respective outlets 38 to the upper space of the wafer 1 in each stage, and the reaction is activated by the plasma 60 generated on the lower surface of each susceptor electrode 50. Become.
Particles activated by the susceptor electrode 50 at each stage (hereinafter referred to as active particles) come into contact with the main surface on the active area side of the wafer 1 placed on the susceptor electrode 50 at each stage and contact the wafer 1. Apply plasma treatment.
At this time, as described above, the temperature distribution of the wafer 1 is maintained uniformly over the entire length of the boat 43 and within the wafer surface, and the contact distribution of the active particles with the wafer 1 by the uniform and flat plasma 60 is different for each stage. Since the wafers 1 are equal and uniform in the wafer surface of the wafers 1 of the respective stages, the plasma processing state of the wafers 1 by the plasma reaction of the active particles is the wafers 1 of the respective stages and the wafers of the respective stages. It becomes a uniform state within one wafer surface.

予め設定された処理時間が経過すると、処理ガス48の供給、ヒータ39の加熱、交流電力の印加および排気管36の排気等が停止された後、ボートエレベータ40によってシールキャップ42が下降されることにより、炉口34が開口されるとともに、ボート43が炉口34から処理室32の外部に搬出(ボートアンローディング)される。   When the processing time set in advance elapses, the supply of the processing gas 48, the heating of the heater 39, the application of AC power, the exhaust of the exhaust pipe 36, etc. are stopped, and then the seal cap 42 is lowered by the boat elevator 40. As a result, the furnace port 34 is opened and the boat 43 is unloaded from the furnace port 34 to the outside of the processing chamber 32 (boat unloading).

処理室32の外部に搬出されたウエハ1は、前述したウエハ移載装置23aの作動とは逆の手順により、ポッド2内に収納される。
以上の作動が繰り返されることにより、複数枚のウエハ1がバッチ処理される。
The wafer 1 carried out of the processing chamber 32 is accommodated in the pod 2 by a procedure reverse to the operation of the wafer transfer device 23a described above.
By repeating the above operation, a plurality of wafers 1 are batch processed.

ところで、例えば、希弗酸洗浄等によって自然酸化膜が除去されたウエハ(以下、ベアウエハという。)と、前工程において金属膜を形成されたウエハ(パターン付きウエハという。)とでは、平行平板電極間でのウエハ1のインピーダンスは相違する。
前述したプラズマ処理においては、平行平板電極である上下のサセプタ電極50、50間にウエハ1が配置されることにより、プラズマ60の生成状況はウエハ1のインピーダンスに影響されるために、ベアウエハのバッチに対するプラズマ60による成膜レートや面内膜厚分布と、パターン付きウエハのバッチに対するプラズマ60による成膜レートや面内膜厚分布とは、相違する。
By the way, for example, a wafer from which a natural oxide film has been removed by dilute hydrofluoric acid cleaning (hereinafter referred to as a bare wafer) and a wafer on which a metal film has been formed in a previous process (referred to as a patterned wafer) are parallel plate electrodes. The impedance of the wafer 1 is different.
In the plasma processing described above, since the wafer 1 is disposed between the upper and lower susceptor electrodes 50, 50, which are parallel plate electrodes, the generation status of the plasma 60 is affected by the impedance of the wafer 1. The film formation rate and the in-plane film thickness distribution by the plasma 60 with respect to the pattern are different from the film formation rate and the in-plane film thickness distribution by the plasma 60 for the batch of patterned wafers.

本実施の形態においては、ベアウエハのインピーダンスとパターン付きウエハのインピーダンスとの相違に惑わされない程度の厚さである10000Åの厚さの酸化シリコン膜51がサセプタ電極50の表面に形成されていることにより、プラズマ60の生成状況はベアウエハとパターン付きウエハとの間で均等になるために、ベアウエハのバッチに対するプラズマ60による成膜レートや面内膜厚分布と、パターン付きウエハのバッチに対するプラズマ60による成膜レートや面内膜厚分布とは殆ど等しくなる。
換言すれば、サセプタ電極50の表面に形成された10000Åの酸化シリコン膜51のインピーダンスは、ベアウエハのインピーダンスとパターン付きウエハのインピーダンスとの相違を吸収するため、プラズマ60の生成状況はベアウエハとパターン付きウエハとの間で均等になる。
言うまでもなく、サセプタ電極50の表面に形成された10000Åの酸化シリコン膜51は、ベアウエハのインピーダンスとパターン付きウエハのインピーダンスとの相違に限らず、プラズマ処理の対象となるウエハ1に付随する薄膜によるインピーダンスの値を無視することができる程度のインピーダンスを生じさせ、薄膜の有無や種類や厚さによらず、バッチ相互間において一定したプラズマ処理(例えば、プラズマ酸化、プラズマ窒化、BIO)を施すことができる。
In the present embodiment, a silicon oxide film 51 having a thickness of 10,000 mm, which is a thickness not to be confused by the difference between the impedance of the bare wafer and the impedance of the patterned wafer, is formed on the surface of the susceptor electrode 50. Since the generation state of the plasma 60 is uniform between the bare wafer and the patterned wafer, the deposition rate and in-plane film thickness distribution by the plasma 60 for the bare wafer batch, and the formation by the plasma 60 for the batch of patterned wafer are performed. The film rate and in-plane film thickness distribution are almost equal.
In other words, the impedance of the 10000-thick silicon oxide film 51 formed on the surface of the susceptor electrode 50 absorbs the difference between the impedance of the bare wafer and the impedance of the patterned wafer. Evenly between wafers.
Needless to say, the 10,000 Å silicon oxide film 51 formed on the surface of the susceptor electrode 50 is not limited to the difference between the impedance of the bare wafer and the impedance of the wafer with the pattern, but the impedance due to the thin film accompanying the wafer 1 to be subjected to plasma processing. An impedance that can be ignored is generated, and a constant plasma treatment (for example, plasma oxidation, plasma nitridation, BIO) is performed between batches regardless of the presence, type, and thickness of the thin film. it can.

前記実施の形態によれば、次の効果が得られる。   According to the embodiment, the following effects can be obtained.

(1)サセプタ電極の表面に酸化シリコン膜を形成することにより、サセプタ電極間の放電によるプラズマをプラズマ処理の対象となるウエハに付随する薄膜の有無や種類や厚さにかかわらず一定に生成することができるので、バッチ間の成膜レートや面内膜厚分布を互いに等しくさせることができる。 (1) By forming a silicon oxide film on the surface of the susceptor electrode, plasma generated by discharge between the susceptor electrodes is generated uniformly regardless of the presence, type, and thickness of the thin film associated with the wafer to be plasma-processed. Therefore, the film formation rate between batches and the in-plane film thickness distribution can be made equal to each other.

(2)サセプタ電極の表面に形成する酸化シリコン膜の厚さを10000Å程度に設定することにより、プラズマ処理の対象となるウエハに付随する薄膜によるインピーダンスの値を無視することができる程度のインピーダンスを生じさせることでできるので、薄膜の有無や種類や厚さによらず、バッチ相互間において一定したプラズマ処理を施すことができる。 (2) By setting the thickness of the silicon oxide film formed on the surface of the susceptor electrode to about 10,000 mm, the impedance is such that the impedance value due to the thin film attached to the wafer to be plasma-treated can be ignored. Since it can be generated, a constant plasma treatment can be performed between batches regardless of the presence, type, and thickness of the thin film.

なお、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々に変更が可能であることはいうまでもない。   Needless to say, the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the scope of the invention.

例えば、ウエハの表面に形成する絶縁膜は、酸化シリコン膜に限らず、窒化シリコン膜等の絶縁膜であってもよい。   For example, the insulating film formed on the surface of the wafer is not limited to a silicon oxide film but may be an insulating film such as a silicon nitride film.

サセプタ電極に電力を供給するフィーダは、ボートの保持柱に兼用させるように構成するに限らず、保持柱から独立させて形成してもよい。   The feeder that supplies electric power to the susceptor electrode is not limited to be configured to be used also as a holding column of the boat, but may be formed independently of the holding column.

本発明に係るバッチ式プラズマ処理装置は、プラズマCVDやドライエッチング等のプラズマ処理全般に使用することができる。   The batch type plasma processing apparatus according to the present invention can be used for plasma processing such as plasma CVD and dry etching in general.

また、被処理基板はウエハに限らず、ホトマスクやプリント配線基板、液晶パネル、コンパクトディスクおよび磁気ディスク等であってもよい。   Further, the substrate to be processed is not limited to a wafer, but may be a photomask, a printed wiring board, a liquid crystal panel, a compact disk, a magnetic disk, or the like.

本発明の一実施の形態であるバッチ式プラズマ処理装置を示す一部省略斜視図である。1 is a partially omitted perspective view showing a batch type plasma processing apparatus according to an embodiment of the present invention. その側面断面図である。FIG. 処理炉を示す正面断面図である。It is front sectional drawing which shows a processing furnace. (a)は交流電力の供給回路を示す回路図、(b)は(a)のb部の拡大断面図である。(A) is a circuit diagram which shows the supply circuit of alternating current power, (b) is an expanded sectional view of the b section of (a). プラズマ処理ステップを示す一部省略正面断面図である。It is a partially omitted front sectional view showing a plasma processing step.

符号の説明Explanation of symbols

1…ウエハ(基板)、2…ポッド、
10…バッチ式プラズマ処理装置(基板処理装置)、11…筐体、12…正面メンテナンス口、13…正面メンテナンス扉、14…ポッド搬入搬出口、15…フロントシャッタ、16…ロードポート、
17…回転式ポッド棚、18…ポッド搬送装置、18a…ポッドエレベータ、18b…ポッド搬送機構、19…ポッドオープナ、19a…載置台、19b…キャップ着脱機構、
20…サブ筐体、21…ウエハ搬入搬出口、22…移載室、
23…ウエハ移載機構、23a…ウエハ移載装置、23b…ウエハ移載装置エレベータ、23c…ツィーザ、
26…待機室、27…クリーンユニット、28…クリーンエア、
30…処理炉、31…プロセスチューブ、32…処理室、33…マニホールド、34…炉口、35…炉口シャッタ、36…排気管、37…ガス供給管、38…吹出口、39…ヒータ、
40…ボートエレベータ、41…アーム、42…シールキャップ、
43…ボート(搬送治具)、44、45…端板、46…電極支柱、48…処理ガス、
50…サセプタ電極、51…酸化シリコン膜(絶縁膜)、
60…プラズマ、61…交流電源、62…整合器。
1 ... wafer (substrate), 2 ... pod,
DESCRIPTION OF SYMBOLS 10 ... Batch type plasma processing apparatus (substrate processing apparatus), 11 ... Housing, 12 ... Front maintenance port, 13 ... Front maintenance door, 14 ... Pod loading / unloading exit, 15 ... Front shutter, 16 ... Load port,
DESCRIPTION OF SYMBOLS 17 ... Rotary pod shelf, 18 ... Pod conveying apparatus, 18a ... Pod elevator, 18b ... Pod conveying mechanism, 19 ... Pod opener, 19a ... Mounting stand, 19b ... Cap attaching / detaching mechanism,
20 ... Sub housing, 21 ... Wafer loading / unloading port, 22 ... Transfer chamber,
23 ... Wafer transfer mechanism, 23a ... Wafer transfer device, 23b ... Wafer transfer device elevator, 23c ... Tweezer,
26 ... Standby room, 27 ... Clean unit, 28 ... Clean air,
DESCRIPTION OF SYMBOLS 30 ... Processing furnace, 31 ... Process tube, 32 ... Processing chamber, 33 ... Manifold, 34 ... Furnace port, 35 ... Furnace port shutter, 36 ... Exhaust pipe, 37 ... Gas supply pipe, 38 ... Outlet, 39 ... Heater,
40 ... boat elevator, 41 ... arm, 42 ... seal cap,
43 ... Boat (conveying jig), 44, 45 ... End plate, 46 ... Electrode support, 48 ... Processing gas,
50 ... susceptor electrode, 51 ... silicon oxide film (insulating film),
60 ... Plasma, 61 ... AC power supply, 62 ... Matching device.

Claims (1)

被処理基板を載置するサセプタ電極を複数段、処理室内に所定の間隔を置いて配置し、前記各段のサセプタ電極に電力をフィーダによってそれぞれ供給してプラズマを生成し、前記各段のサセプタ電極に載置した前記被処理基板をプラズマ処理する基板処理装置であって、
前記各段のサセプタ電極には前記被処理基板のインピーダンスの変動を吸収する膜厚の絶縁膜が形成されていることを特徴とする基板処理装置。
A plurality of stages of susceptor electrodes on which a substrate to be processed is placed are arranged at predetermined intervals in the processing chamber, and electric power is supplied to the susceptor electrodes of each stage by a feeder to generate plasma, and the susceptor of each stage is provided. A substrate processing apparatus for plasma processing the target substrate placed on an electrode,
An insulating film having a film thickness that absorbs fluctuations in impedance of the substrate to be processed is formed on each stage of the susceptor electrode.
JP2007159917A 2007-06-18 2007-06-18 Substrate treatment device Pending JP2008311555A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007159917A JP2008311555A (en) 2007-06-18 2007-06-18 Substrate treatment device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007159917A JP2008311555A (en) 2007-06-18 2007-06-18 Substrate treatment device

Publications (1)

Publication Number Publication Date
JP2008311555A true JP2008311555A (en) 2008-12-25

Family

ID=40238883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007159917A Pending JP2008311555A (en) 2007-06-18 2007-06-18 Substrate treatment device

Country Status (1)

Country Link
JP (1) JP2008311555A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100093994A (en) * 2009-02-17 2010-08-26 주식회사 뉴파워 프라즈마 Wafer processing system
JP2011096749A (en) * 2009-10-28 2011-05-12 Tokyo Electron Ltd Plasma processing apparatus
KR20150109318A (en) * 2015-09-15 2015-10-01 에프원소프트 주식회사 Wafer processing system
JPWO2021193473A1 (en) * 2020-03-25 2021-09-30

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100093994A (en) * 2009-02-17 2010-08-26 주식회사 뉴파워 프라즈마 Wafer processing system
KR101578081B1 (en) * 2009-02-17 2015-12-16 주식회사 뉴파워 프라즈마 Wafer processing system
JP2011096749A (en) * 2009-10-28 2011-05-12 Tokyo Electron Ltd Plasma processing apparatus
KR20150109318A (en) * 2015-09-15 2015-10-01 에프원소프트 주식회사 Wafer processing system
KR101649303B1 (en) * 2015-09-15 2016-08-19 주식회사 뉴파워 프라즈마 Wafer processing system
JPWO2021193473A1 (en) * 2020-03-25 2021-09-30
JP7297149B2 (en) 2020-03-25 2023-06-23 株式会社Kokusai Electric SUBSTRATE PROCESSING APPARATUS, SUBSTRATE PLACEMENT COVER, SEMICONDUCTOR DEVICE MANUFACTURING METHOD AND PROGRAM

Similar Documents

Publication Publication Date Title
TWI331356B (en) Substrate treatment device
JP2004103990A (en) Semiconductor manufacturing system and method for manufacturing semiconductor device
JP2002280378A (en) Batch-type remote plasma treatment apparatus
JP2009038155A (en) Plasma processing device
JP2001284340A (en) Apparatus and method for manufacturing semiconductor device
US20170243764A1 (en) Substrate processing apparatus
TWI470722B (en) Substrate carrying mechanism, substrate processing apparatus, and semiconductor device manufacturing method
KR20160028335A (en) Substrate processing apparatus, method of manufacturing semiconductor device, and non-transitory computer-readable recording medium
JP2011061037A (en) Substrate processing apparatus, and method of manufacturing semiconductor device
JP2008300444A (en) Semiconductor manufacturing apparatus
JP2008311555A (en) Substrate treatment device
JP2009200142A (en) Film forming device and film forming method
JP5410794B2 (en) Substrate processing equipment
JP2006278652A (en) Board processor
JP2014192484A (en) Semiconductor device manufacturing method and substrate processing apparatus
JP2009059900A (en) Substrate treating device
JP2008270477A (en) Substrate treatment apparatus
JP2002100574A (en) System for processing substrate
JP4895685B2 (en) Substrate processing apparatus and semiconductor device manufacturing method
KR20210008549A (en) Buffer unit, Apparatus and Method for treating substrate with the unit
JP2008294329A (en) Substrate processing apparatus
JP2007250988A (en) Substrate-treating apparatus
JP2005259902A (en) Substrate processor
JP4838552B2 (en) Substrate processing apparatus and semiconductor integrated circuit manufacturing method
JP2006049367A (en) Plasma processing apparatus