JP4892354B2 - グラフィカルプログラミング環境における入力データのブロック処理 - Google Patents
グラフィカルプログラミング環境における入力データのブロック処理 Download PDFInfo
- Publication number
- JP4892354B2 JP4892354B2 JP2006547439A JP2006547439A JP4892354B2 JP 4892354 B2 JP4892354 B2 JP 4892354B2 JP 2006547439 A JP2006547439 A JP 2006547439A JP 2006547439 A JP2006547439 A JP 2006547439A JP 4892354 B2 JP4892354 B2 JP 4892354B2
- Authority
- JP
- Japan
- Prior art keywords
- block
- data
- input data
- processing
- blocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/30—Creation or generation of source code
- G06F8/34—Graphical or visual programming
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Mathematical Physics (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Databases & Information Systems (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- Algebra (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Stored Programmes (AREA)
- Input From Keyboards Or The Like (AREA)
Description
本発明は、グラフィカルプログラミング環境における入力データのブロック処理を実行するための方法及びシステムを提供する。本発明のブロック処理においては、入力データはいかなる次元数を有してもよい。処理対象の入力信号は、複数のデータブロックに分割される。ユーザが入力データのデータブロックへの分割方法を指定してもよく、例えば処理対象の入力データのサイズ及びデータブロックのサイズをデザインすることで、入力信号がある総数の処理対象のデータブロックへと分割されてもよい。入力データの各ブロックを処理するためのデータ処理関数をユーザが指定してもよい。処理済みのデータの複数のブロックは、再構築されて出力データを生成する。出力データのサイズが入力データのサイズよりも小さいか又はこれと等しい場合には、本発明は、処理済みのデータのブロックが入力データのブロックに上書きされる、入力データのインプレースブロック処理を実行することが可能である。本発明のブロック処理における入力データの処理に要するメモリ領域が節約されるように、出力データと入力データとがメモリ領域を共有してもよい。
本発明の実施例は、電子装置によって提供されるブロック図プログラミング環境などのグラフィカルプログラミング環境に関する。ブロック図とは、実社会におけるシステムを、弧(線と呼ばれる)によって相互に接続された、図式を含む複数のノード(ブロックと呼ばれる)を用いて表したものである。ブロックは、前記システムによって処理されるデータに対する操作を実行する機能的実体である。線は、前記様々なブロック間でのデータ(信号と呼ばれる)の伝送を表す。ブロック図がグラフィカルプログラミング環境の一例であり、本発明を例えば状態フローチャートプログラミング環境などの別の種類のグラフィカルプログラミング環境に応用可能であることが当業者に理解されよう。
Claims (33)
- 実際のシステムを数学的に表すモデルを提供するグラフィカルプログラミング環境に設けられ、入力データのブロック処理を実行するために、入力データを複数のデータブロックに分割するシステムであって:
前記入力データがマトリックス形式で前記システムに提供され、前記データブロックが入力データを分割したサブマトリックスであり、
前記グラフィカルプログラミング環境において各データブロックを個別に特定するアドレスを生成するためのインデックスジェネレータと;
前記インデックスジェネレータによって生成された前記アドレスに基づいて、前記入力データから一つのデータブロックを選択するためのセレクタと;
各データブロックのマトリックス処理を実行し、前記データブロックに関連した出力を生成するデータ処理装置と;
前記入力データの前記複数のデータブロックの反復処理を可能にするイテレータと;
前記アドレスに基づいて処理済みの複数のデータブロックを再びアセンブルして前記システムの出力を生成するための出力ジェネレータと;
を備えたシステム。 - 前記インデックスジェネレータによって生成された前記データブロックアドレスがスカラ又はベクタのいずれかであり、前記データブロックアドレスが、前記データブロック内に含まれる全てのサンプルを個別に特定可能なコード語である、請求項1に記載のシステム。
- 前記スカラ又はベクタアドレスの大きさが、前記データブロックの大きさよりも小さくなくてはならない、請求項2に記載のシステム。
- 前記インデックスジェネレータが、大きな入力データ構造のデータブロックを個別に特定する一般化されたアドレス指定スキームを実行可能であり、前記入力データのデータブロックを構成している前記複数のサンプルが、必ずしもメモリ内で互いに隣接している要素でなくてもよい、請求項1に記載のシステム。
- i=1、2、3、・・・、nをイテレータのインデックスとした場合に、前記複数のブロックのアドレスが前記インデックスに適用される関数f(i)である、請求項2に記載のシステム。
- 前記データブロックアドレスのコード語が、iの単純な線形関数であるf(i)=a+biとして規定され、ここでaが開始インデックス、bがインデックス増分である、請求項5に記載のシステム。
- 前記インデックスジェネレータに複数の出力が含まれる、請求項1に記載のシステム。
- 前記セレクタと前記出力ジェネレータとに異なるインデックスジェネレータが使用される、請求項1に記載のシステム。
- 前記セレクタと前記出力ジェネレータとに同じインデックスジェネレータが使用される、請求項1に記載のシステム。
- 前記制御パラメータに前記入力データのサイズが含まれる、請求項1に記載のシステム。
- 前記制御パラメータに各ブロックのサイズが含まれる、請求項1に記載のシステム。
- 前記制御パラメータに、一連の正の整数に対して規定されるインデックスジェネレータコード語生成関数が含まれ、複数のデータブロックがユーザによって指定される任意の順序で処理される、請求項1に記載のシステム。
- 前記制御パラメータに、互いに隣接する複数のデータブロック間で重複しているサンプルの数が含まれる、請求項1に記載のシステム。
- 前記制御パラメータに、元の入力信号の範囲を超えるアドレスを有するサンプルの境界値が含まれる、請求項1に記載のシステム。
- 前記システムに、ブロック図モデリング環境内で実装されるブロック処理モデルが含まれ、前記ブロック処理モデルの動作を表す自動ソースコードが生成される、請求項1に記載のシステム。
- 前記ブロック処理モデルが、データフロー及び時間指向シミュレーション環境で使用される、請求項15に記載のシステム。
- 前記システムが、前記入力データのサイズが前記出力データのサイズよりも大きいか又はこれと等しい場合に、前記入力データが前記出力データとメモリ領域を共有することの可能なインプレース処理を可能にする、請求項1に記載のシステム。
- 実際のシステムを数学的に表すモデルを提供するグラフィカルプログラミング環境に設けられ、入力データのブロック処理を実行するために、入力データを複数のデータブロックに分割するシステムであって:
前記入力データがマトリックス形式で前記システムに提供され、前記データブロックが入力データを分割したサブマトリックスであり、
前記グラフィカルプログラミング環境において各データブロックを個別に特定するアドレスを繰り返し生成し、生成された前記アドレスに基づいて、前記入力データから一つのデータブロックを選択するためのブロック処理サブシステムと;
各データブロックのマトリックス処理を実行し、前記データブロックに関連した出力を生成するデータ処理装置と;
を備え、
前記ブロック処理サブシステムが、ユーザによって入力された制御パラメータに基づく前記入力データの複数のデータブロックの反復処理を可能にし、前記アドレスに基づいて処理済みの複数のデータブロックを再びアセンブルして前記システムの出力を生成し、前記制御パラメータに、前記データブロックを処理する前記データ処理装置の仕様が含まれる;
システム。 - 前記制御パラメータに前記入力データのサイズが含まれる、請求項18に記載のシステム。
- 前記制御パラメータに各ブロックのサイズが含まれる、請求項18に記載のシステム。
- 前記制御パラメータに、一連の正の整数に対して規定される関数を指定する際にユーザによって指定される任意の順序が含まれる、請求項18に記載のシステム。
- 現在処理中のデータブロックが前記グラフィカルプログラミング環境内で目に見えるように表示される、請求項18に記載のシステム。
- ブロック処理サブシステム毎に専用のブロック処理構造を更に備えた、請求項18に記載のシステム。
- 全てのブロック処理サブシステムのための汎用ブロック処理構造を更に備え、各ブロック処理サブシステムの設定及び制御パラメータが制御変数の形で個別に記憶されている、請求項18に記載のシステム。
- 前記制御パラメータに、互いに隣接する複数のデータブロック間で重複しているサンプルの数が含まれる、請求項18に記載のシステム。
- 前記制御パラメータに、元の入力信号の範囲を超えるアドレスを有するサンプルの境界値が含まれる、請求項18に記載のシステム。
- 前記システムに、グラフィカルプログラミング環境内で実装されるブロック処理モデルが含まれ、前記ブロック処理モデルの動作を表す自動ソースコードが生成される、請求項18に記載のシステム。
- 前記ブロック処理サブシステムが、データフロー及び時間指向シミュレーション環境で使用される、請求項18に記載のシステム。
- 前記入力データのサイズが前記出力データのサイズよりも大きいか又はこれと等しい場合に、前記入力データが前記出力データとメモリ領域を共有可能であることにより、インプレース処理が可能である、請求項18に記載のシステム。
- 実際のシステムを数学的に表し、対象システムを設計するために使用されるモデルを提供するグラフィカルプログラミング環境に設けられ、入力データのブロック処理を実行するために、入力データを複数のデータブロックに分割するシステムであって:
前記入力データがマトリックス形式で前記システムに提供され、前記データブロックが入力データを分割したサブマトリックスであり、
前記グラフィカルプログラミング環境において各データブロックのメモリ領域内での位置を表すポインタをユーザによって入力された制御パラメータに基づいて繰り返し生成するためのポインタジェネレータと;
前記ポインタによって指定された各データブロックのマトリックス処理を実行するためのデータ処理装置と;
を備え、 前記データ処理装置が処理済のデータブロックを前記ポインタによって特定された前記メモリ領域内の位置に上書きすることによって、前記入力データと出力データとがメモリ領域を共有する;
システム。 - 前記制御パラメータに、互いに隣接する複数のデータブロック間で重複しているサンプルの数が含まれる、請求項30に記載のシステム。
- 前記制御パラメータに、元の入力信号の範囲を超えるアドレスを有するサンプルの境界値が含まれる、請求項30に記載のシステム。
- 前記ブロック処理モデルの動作を表す自動ソースコードが生成される、請求項30に記載のシステム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/744,654 | 2003-12-22 | ||
US10/744,654 US7353146B2 (en) | 2003-12-22 | 2003-12-22 | Block processing of input data in graphical programming environments |
PCT/US2004/043536 WO2005064457A2 (en) | 2003-12-22 | 2004-12-22 | Block processing of input data in graphical programming environments |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007524156A JP2007524156A (ja) | 2007-08-23 |
JP4892354B2 true JP4892354B2 (ja) | 2012-03-07 |
Family
ID=34678923
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006547439A Active JP4892354B2 (ja) | 2003-12-22 | 2004-12-22 | グラフィカルプログラミング環境における入力データのブロック処理 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7353146B2 (ja) |
EP (1) | EP1700205A2 (ja) |
JP (1) | JP4892354B2 (ja) |
WO (1) | WO2005064457A2 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7353146B2 (en) * | 2003-12-22 | 2008-04-01 | The Mathworks, Inc. | Block processing of input data in graphical programming environments |
US7834876B2 (en) * | 2004-12-28 | 2010-11-16 | The Mathworks, Inc. | Providing graphic generating capabilities for a model based development process |
US8312420B1 (en) * | 2005-11-18 | 2012-11-13 | The Mathworks, Inc. | System and method for performing structural templatization |
US7917514B2 (en) * | 2006-06-28 | 2011-03-29 | Microsoft Corporation | Visual and multi-dimensional search |
US7739221B2 (en) * | 2006-06-28 | 2010-06-15 | Microsoft Corporation | Visual and multi-dimensional search |
US7873500B1 (en) | 2006-10-16 | 2011-01-18 | The Mathworks, Inc. | Two-way connection in a graphical model |
US7405693B2 (en) * | 2006-12-19 | 2008-07-29 | Enterprise Electronics Corporation | System and method for synthesizing data in a radar system |
WO2009057967A2 (en) * | 2007-11-01 | 2009-05-07 | Posteck Academy-Industry Foundation | Apparatus and method for iterative operation on regular graph |
JP2009193181A (ja) * | 2008-02-13 | 2009-08-27 | Meidensha Corp | ソフトウェアの開発支援システム、支援方法およびこの方法のプログラム |
US7933939B2 (en) * | 2008-04-16 | 2011-04-26 | Quantum Corporation | Apparatus and method for partitioning data blocks |
EP2350818A4 (en) * | 2008-11-03 | 2013-07-10 | Enginelab Inc | SYSTEM AND METHOD FOR THE DYNAMIC CONSTRUCTION OF A BEHAVIOR MODEL IN A HARDWARE SYSTEM |
US8346800B2 (en) * | 2009-04-02 | 2013-01-01 | Microsoft Corporation | Content-based information retrieval |
US9251554B2 (en) | 2012-12-26 | 2016-02-02 | Analog Devices, Inc. | Block-based signal processing |
CN104216694B (zh) * | 2013-06-04 | 2017-12-08 | 广州中国科学院软件应用技术研究所 | 一种业务表单页面与工作流页面的融合方法及系统 |
EP3055796A1 (en) * | 2013-10-09 | 2016-08-17 | Telefonaktiebolaget LM Ericsson (publ) | Apparatus and method for managing digital video compression systems |
US20150118959A1 (en) * | 2013-10-28 | 2015-04-30 | Nicolas Jean Petit | Platform framework for wireless media device simulation and design |
US9794025B2 (en) | 2015-12-22 | 2017-10-17 | Qualcomm Incorporated | Systems and methods for communication and verification of data blocks |
US10318251B1 (en) * | 2016-01-11 | 2019-06-11 | Altair Engineering, Inc. | Code generation and simulation for graphical programming |
WO2017163590A1 (ja) * | 2016-03-24 | 2017-09-28 | 富士フイルム株式会社 | 画像処理装置、画像処理方法、及び画像処理プログラム |
JP7156094B2 (ja) * | 2019-03-05 | 2022-10-19 | 株式会社デンソー | 自動コード生成方法、及び自動コード生成プログラム |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06168139A (ja) * | 1992-11-30 | 1994-06-14 | Toshiba Eng Co Ltd | コンパイル装置 |
JPH09297782A (ja) * | 1996-05-01 | 1997-11-18 | Babcock Hitachi Kk | ブロック線図解析装置及びその方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4445176A (en) * | 1979-12-28 | 1984-04-24 | International Business Machines Corporation | Block transfers of information in data processing networks |
US4490782A (en) * | 1981-06-05 | 1984-12-25 | International Business Machines Corporation | I/O Storage controller cache system with prefetch determined by requested record's position within data block |
US5367385A (en) * | 1992-05-07 | 1994-11-22 | Picturetel Corporation | Method and apparatus for processing block coded image data to reduce boundary artifacts between adjacent image blocks |
US5963220A (en) * | 1996-02-08 | 1999-10-05 | Industrial Technology Research Institute | Mip map/rip map texture linear addressing memory organization and address generator |
JP3821316B2 (ja) * | 1996-08-06 | 2006-09-13 | ソニー株式会社 | 演算装置および方法 |
US6073153A (en) * | 1998-06-03 | 2000-06-06 | Microsoft Corporation | Fast system and method for computing modulated lapped transforms |
US6487574B1 (en) * | 1999-02-26 | 2002-11-26 | Microsoft Corp. | System and method for producing modulated complex lapped transforms |
US8196056B2 (en) * | 2001-07-24 | 2012-06-05 | The Mathworks, Inc. | Handling parameters in block diagram modeling |
US7353146B2 (en) * | 2003-12-22 | 2008-04-01 | The Mathworks, Inc. | Block processing of input data in graphical programming environments |
-
2003
- 2003-12-22 US US10/744,654 patent/US7353146B2/en not_active Expired - Fee Related
-
2004
- 2004-12-22 EP EP04815593A patent/EP1700205A2/en not_active Withdrawn
- 2004-12-22 WO PCT/US2004/043536 patent/WO2005064457A2/en active Application Filing
- 2004-12-22 JP JP2006547439A patent/JP4892354B2/ja active Active
-
2007
- 2007-08-20 US US11/841,973 patent/US8160844B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06168139A (ja) * | 1992-11-30 | 1994-06-14 | Toshiba Eng Co Ltd | コンパイル装置 |
JPH09297782A (ja) * | 1996-05-01 | 1997-11-18 | Babcock Hitachi Kk | ブロック線図解析装置及びその方法 |
Also Published As
Publication number | Publication date |
---|---|
US8160844B2 (en) | 2012-04-17 |
WO2005064457A3 (en) | 2006-08-03 |
EP1700205A2 (en) | 2006-09-13 |
US20080065964A1 (en) | 2008-03-13 |
WO2005064457A2 (en) | 2005-07-14 |
US20050138045A1 (en) | 2005-06-23 |
US7353146B2 (en) | 2008-04-01 |
JP2007524156A (ja) | 2007-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4892354B2 (ja) | グラフィカルプログラミング環境における入力データのブロック処理 | |
US7865350B1 (en) | Partitioning a model in modeling environments | |
US8046735B1 (en) | Transforming graphical objects in a graphical modeling environment | |
US8359586B1 (en) | Code generation | |
US9774699B2 (en) | System and method for transforming graphical models | |
JP4963232B2 (ja) | モデリング環境における階層参照又はリンク | |
US8046207B2 (en) | Digital effects analysis in modeling environments | |
JPH09259153A (ja) | バッチ実行制御プログラム作成装置及び方法 | |
Rudie | The integrated discrete-event systems tool | |
Jayaram et al. | Reorganizing CAD assembly models (as-designed) for manufacturing simulations and planning (as-built) | |
Gupta et al. | MATRIXx | |
CN115657467A (zh) | 风电场尾流控制优化方法、装置、设备及存储介质 | |
Waziruddin et al. | The process for coercing simulations | |
JP5031117B2 (ja) | 幾何モデルを動的に更新する方法およびシステム | |
US7782322B2 (en) | Plane shape creation system, plane shape creation method and program recording medium | |
Scott | An evaluation of three commercially available integrated design framework packages for use in the Space Systems Design Lab | |
US8855982B2 (en) | Analysis device and simulation method | |
JP2006293488A (ja) | データ処理方法及びデータ処理装置 | |
NAKADA et al. | Introduction of Innovative Program OHC-Sim for Oil-Hydraulic Circuit Simulation | |
CN116384178A (zh) | 光电旋转连接器的磨损仿真分析方法、系统、介质及设备 | |
EP4270176A1 (de) | Verfahren zur erzeugung von quellcode | |
CN117034397A (zh) | 船体板架的建模方法及装置、设备及介质 | |
Karnopp | Retaining analog intuition in a digital world with bond graphs | |
Herbert | Toward Direct Numerical Simulations of Turbine Flows | |
JPH04233605A (ja) | ロボット言語編集装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100914 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100922 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101013 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101020 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101115 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110823 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110830 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110922 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110930 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111129 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111219 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4892354 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141222 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |