JP4890630B2 - パチンコ遊技機 - Google Patents

Description

本発明は、例えば、停電などにより遊技機に供給される電源電圧が遮断状態になった場合でも遊技機における各種制御情報を記憶保持しておくことができるパチンコ遊技機に関するものである。

従来から、遊技機に供給される電源電圧（例えば、ＡＣ２４Ｖ）が、例えば、停電などにより遮断されると、その遮断時点における遊技機の制御情報（例えば、遊技球の払出し個数など）を記憶保持しておくパチンコ遊技機が知られている。そして、このようなパチンコ遊技機によれば、電源電圧が遮断されても当該電源電圧が復電されると、記憶保持した制御情報に基づき遊技を再開させることができるようになっている。

ところが、従来のパチンコ遊技機では、電源の遮断時点において記憶手段（例えば、ＲＡＭなど）に記憶されている制御情報を対象として電源遮断後に記憶保持させるようになっていた。そのため、遊技球の払出しを行う球払出装置を構成する球払出手段が作動した直後に電源電圧が遮断された場合、払い出された遊技球を検出する球検出手段が作動せず、遊技球の払出し個数に関する制御情報（賞球総数）が正確に記憶保持できないという問題があった。即ち、前記球払出手段の作動に基づき遊技球が払出されているにも拘わらず、前記球検出手段による遊技球の検出が行われていないため前記賞球総数の値が変更されずに記憶保持されている。従って、復電後、記憶保持された前記賞球総数に基づき遊技球の払出しを行うと余分に遊技球を払い出すことになっていた。

この発明は、このような従来の技術に存在する問題点に着目してなされたものであり、その目的は、電源電圧が遮断される状況においても遊技球の払出し状態を検出し、正確な制御情報を記憶保持することができるパチンコ遊技機を提供することにある。

上記問題点を解決するために、請求項１に記載の発明は、少なくとも所定の球通路内を通入出する遊技球の通過を許容あるいは規制する球払出手段と、当該球払出手段の作動制御に基づき前記球通路を通過し払出された遊技球を検出する球検出手段から構成される球払出装置を有するパチンコ遊技機において、遊技状態制御のために各種の制御信号を出力する主基板と、前記球払出装置を作動させて遊技球の払出しを制御する払出し制御基板と、前記主基板に前記払出し制御基板とは別に接続され、前記主基板から入力した制御信号に基づき遊技機の各種構成部材の制御を行うサブ基板と、遊技機に供給される電源を前記各基板に供給する電源基板と、前記電源基板に設けられ、遊技機に供給される電源電圧値が予め定められた所定の電圧値に降下したか否かを判定し、当該判定結果が肯定の場合に電源断信号を出力する電源監視回路と、前記電源基板に設けられ、前記電源断信号を入力した場合に当該電源断信号の入力から予め定めた時間の経過を契機として、前記主基板、前記払出し制御基板、及び前記サブ基板に対して同時にリセット信号を出力するリセット信号回路と、前記遊技機への電源電圧の遮断時に、前記主基板に記憶した制御情報を記憶保持させておくためのバックアップ用電源と、を備え、前記主基板は、遊技盤に配設された各入賞口への遊技球の入賞に伴い当該入賞口に各別に対応する賞球数を合算した主基板用賞球総数を記憶し、前記球検出手段が前記遊技球を検出した際に出力する払出し信号の入力により前記球払出装置が払出した遊技球の個数分だけ前記主基板用賞球総数の値を減算して書き換えることにより前記主基板用賞球総数を管理するとともに、前記主基板は、前記電源断信号の入力を契機として、前記球検出手段における遊技球の検出動作を予め定められた所定の検出処理時間だけ繰り返し実行させるバックアップ処理を実行し、前記バックアップ処理において前記球払出装置が前記遊技球を払出したことによる前記払出し信号を入力した場合、前記主基板が管理する前記賞球総数の値を減算して書き換え、その減算後の値を記憶して電源遮断後も保持し、前記主基板、前記払出し制御基板、及び前記サブ基板は、前記リセット信号の入力を契機に動作を停止することを要旨とする。

請求項２に記載の発明は、請求項１に記載のパチンコ遊技機において、前記主基板は、前記電源断信号を入力してから前記予め定めた時間が経過する迄の間に前記バックアップ処理を実行し、前記サブ基板は、前記電源監視回路の判定結果が肯定の場合であっても、前記主基板が前記バックアップ処理を実行している間は通常処理を実行するとともに、前記リセット信号の入力を契機に動作を終了することを要旨とする。

請求項３に記載の発明は、請求項１又は請求項２に記載のパチンコ遊技機において、前記遊技機における給電経路中には、同一構成とされた前記電源監視回路が複数箇所に配置されていることを要旨とする。

本発明によれば、電源電圧が遮蔽される状況においても遊技球の払出し状態を検出し、正確な制御情報を記憶保持することができる。

遊技機に配設された各種基板の接続態様を示すブロック図。 電源電圧の降下時における各種基板の動作態様を示すタイミングチャート。 球払出装置の遊技球の払出し態様を示すタイミングチャート。 主基板におけるバックアップ処理を示すフローチャート。 払出し制御基板におけるバックアップ処理を示すフローチャート。 電源電圧の瞬間的な降下時における各種基板の動作態様を示すタイムチャート。

以下、本発明のパチンコ遊技機（以下、「遊技機」という。）を具体化した一実施形態を図１〜図５に基づき詳細に説明する。
最初に、図１を用いて遊技機の機内部に配設された各種制御基板の構成について詳細に説明すると、遊技場の電源ＡＣ（本実施形態ではＡＣ２４Ｖ）は電源基板１０に供給されている。そして、前記電源基板１０には、供給された前記電源ＡＣを遊技機の各種構成部材及び各種制御基板に対し供給すべき電源電圧Ｖ１（本実施形態ではＤＣ３０Ｖ、「遊技機に供給される電源電圧値」に相当する。）に変換処理する電源回路１１が備えられている。また、前記電源回路１１には、後述する制御手段としての主基板１５、制御手段としての払出し制御基板１７及びサブ基板１８が給電経路としての電源線Ｌ１〜Ｌ３を介して接続されている。そして、前記電源回路１１は、前記電源電圧Ｖ１を前記各基板１５，１７，１８に各別に対応する供給すべき電源電圧Ｖ２〜Ｖ４に変換処理し、前記各基板１５，１７，１８に対し前記電源線Ｌ１〜Ｌ３を介して供給するようになっている。

また、前記電源回路１１には電圧判定手段としての電源監視回路１２が給電経路としての電源線Ｌ４を介して接続されており、当該電源監視回路１２には前記電源回路１１からの前記電源電圧Ｖ１が供給されると共に、当該電源電圧Ｖ１の電圧値を監視している。即ち、前記電源監視回路１２は前記電源電圧Ｖ１が電源電圧Ｖ（本実施形態ではＤＣ２０Ｖ、「予め定められた所定の電圧値」に相当する。）に降下したか否かを判定している。また、前記電源監視回路１２にはリセット信号回路１３が接続されており、前記電源監視回路１２における判定結果が肯定である場合に前記電源電圧Ｖ１が電源電圧Ｖに降下したことを示す電源断信号Ｓが入力されるようになっている。そして、前記リセット信号回路１３は、入力した前記電源断信号Ｓに基づき前記各基板１５，１７，１８に対しリセット信号Ｒｅを出力するようになっている。また、前記電源基板１０には、例えば、電気二重層コンデンサからなるバックアップ用電源１４が配設されている。

そして、前記主基板１５は、遊技機における遊技状態制御のために各種制御信号を前記各基板１７、１８などに出力する制御基板であって、前記主基板１５には遊技機の遊技状態を制御するためのＣＰＵ１５ａが備えられている。また、前記ＣＰＵ１５ａには遊技状態（大当たり状態、リーチ状態、図柄変動状態など）に応じて逐次変更される制御情報を記憶するためのＲＡＭ１５ｂが接続されている。なお、前記制御情報としてＲＡＭ１５ｂには、例えば、始動保留球及び普通図柄保留球数の記憶値、始動入賞口への遊技球の入賞に伴い抽出された各種乱数（大当たり、リーチ、表示図柄に関する。）に基づく制御信号などが記憶されている。また、前記ＲＡＭ１５ｂには、遊技盤に配設された各入賞口への遊技球の入賞に伴い当該入賞口に各別に対応する賞球数を合算した主基板用賞球総数が記憶されている。そして、前記ＲＡＭ１５ｂには前記電源基板１０のバックアップ用電源１４が接続されており、前記電源電圧Ｖ１（電源ＡＣ）の遮断時において前記バックアップ用電源１４から供給された電源ＶＢに基づき前記制御情報を記憶保持できるようになっている。

また、前記ＣＰＵ１５ａには前記電源基板１０の電源監視回路１２が接続されており、当該電源監視回路１２の判定結果が肯定である場合に前記電源断信号Ｓが入力されるようになっている。そして、前記電源断信号Ｓを入力した前記ＣＰＵ１５ａは、後述するバックアップ処理を実行するようになっている。また、前記ＣＰＵ１５ａにはリセット入力回路１５ｃが接続されており、前記電源監視回路１２の判定結果が肯定である場合に前記リセット信号回路１３が出力したリセット信号Ｒｅを入力するようになっている。そして、前記ＣＰＵ１５ａは、前記リセット入力回路１５ｃを介して入力された前記リセット信号Ｒｅに基づきその動作を停止するようになっている。

さらに、前記主基板１５には、遊技球を払出すための球払出装置１６が接続されている。そして、前記球払出装置１６は、周知のとおり球通路の途中に当該球通路内を通入出する遊技球の通過を許容あるいは規制する球払出手段としてのソレノイド１６ａと、当該ソレノイド１６ａの上流側において賞球用（貸し球用）の遊技球の有無を検出するための球制御センサ１６ｂを備えている。また、前記球払出装置１６は、前記ソレノイド１６ａの下流側においてソレノイド１６ａの作動制御に基づき球通路を通過し払出された遊技球（賞球又は貸し球）を検出するための球検出手段としての球計数センサ１６ｃを備えている。そして、前記主基板１５には、球計数センサ１６ｃが遊技球を検出する毎に（即ち、１個の遊技球が払い出される毎に）出力する制御信号（払出し信号）が入力されるようになっており、前記主基板１５は前記払出し信号を入力することで前記ＲＡＭ１５ｂに記憶された前記主基板用賞球総数の値を減算（−１）し書き換えるようになっている。

また、前記払出し制御基板１７は、前記主基板１５からの制御信号（賞球制御信号）に基づき前記球払出装置１６を作動制御するための制御基板であって、遊技球の払出しを制御するためのＣＰＵ１７ａが備えられている。なお、前記賞球制御信号は、前記賞球数に各別に対応する制御信号である。また、前記ＣＰＵ１７ａには遊技球の払出し状態に応じて逐次変更される制御情報を記憶するためのＲＡＭ１７ｂが接続されている。そして、前記制御情報としてＲＡＭ１７ｂには、前記主基板１５から入力した前記賞球制御信号に対応した賞球数を逐次加算し、前記球払出装置１６の駆動制御回数に対応する賞球数を合算した払出し制御基板用賞球総数が記憶されている。さらに、前記ＲＡＭ１７ｂには前記電源基板１０のバックアップ用電源１４が接続されており、前記電源電圧Ｖ１の遮断時において前記バックアップ用電源１４から供給された電源ＶＢに基づき前記制御情報を記憶保持できるようになっている。

また、前記ＣＰＵ１７ａには前記電源基板１０の電源監視回路１２が接続されており、当該電源監視回路１２の判定結果が肯定の場合に前記電源断信号Ｓが入力されるようになっている。そして、前記電源断信号Ｓを入力した前記ＣＰＵ１７ａは後述するバックアップ処理を実行するようになっている。また、前記払出し制御基板１７のＣＰＵ１７ａにはリセット入力回路１７ｃが接続されており、前記電源監視回路１２の判定結果が肯定である場合に前記リセット信号回路１３が出力したリセット信号Ｒｅを入力するようになっている。そして、前記ＣＰＵ１７ａは、前記リセット入力回路１７ｃを介して入力された前記リセット信号Ｒｅに基づきその動作を停止するようになっている。

さらに、前記払出し制御基板１７には、前記球払出装置１６が双方向に信号の入出力が可能な状態で接続されており、前記払出し制御基板１７からは球払出装置１６に対し遊技球の払出しを制御するための制御信号が出力されるようになっている。また、前記球払出装置１６からは前記払出し制御基板１７に対し前記球制御センサ１６ｂ及び球計数センサ１６ｃからの制御信号が出力されるようになっている。そして、前記払出し制御基板１７では、前記球計数センサ１６ｃが遊技球を検出する毎に出力する制御信号（払出し信号）が入力されるようになっており、前記払出し制御基板１７は前記払出し信号を入力することで前記ＲＡＭ１７ｂに記憶された前記払出し制御基板用賞球総数の値を減算（−１）し書き換えるようになっている。従って、球計数センサ１６ｃから出力された前記払出し信号に基づき前記両基板１５，１７では主基板／払出し制御基板用賞球総数が書き換えられ、前記両賞球総数は通常一致するようになっている。

また、前記サブ基板１８には、前記主基板１５からの制御信号に基づき対応する制御を行うためのＣＰＵ１８ａが備えられている。なお、前記サブ基板１８とは、主基板１５から入力した制御信号、あるいは、前記主基板１５とは独立して前記遊技機の各種構成部材（特別図柄表示装置、ランプなどの電飾表示部、スピーカなど）の制御を行うための制御基板である。そして、遊技機には前記サブ基板１８として、例えば、特別図柄表示基板、ランプ制御基板や音声制御基板などが配設されている。また、前記ＣＰＵ１８ａにはリセット入力回路１８ｂが接続されており、前記電源監視回路１２の判定結果が肯定の場合に前記リセット信号回路１３が出力したリセット信号Ｒｅを入力するようになっている。そして、前記ＣＰＵ１８ａは、前記リセット入力回路１８ｂを介して入力された前記リセット信号Ｒｅに基づきその動作を停止するようになっている。

次に、このように構成された遊技機において、前記電源監視回路１２の判定結果が肯定、即ち、電源電圧Ｖ１が電源電圧Ｖに降下した場合における各基板１０，１５，１７，１８の動作態様を図２に示すタイミングチャートに基づき説明する。

通常時、前記電源基板１０には遊技場の電源ＡＣが供給されると共に、各基板１５，１７，１８には前記電源ＡＣに基づく電源電圧Ｖ２〜Ｖ４が供給されている。このとき、通常処理として前記主基板１５では遊技機の遊技状態制御が、前記払出し制御基板１７では遊技球の払出し制御が、前記サブ基板１８では遊技機の各種構成部材の制御が行われている。そして、前記電源監視回路１２により前記電源電圧Ｖ１が電源電圧Ｖに降下したことが検出されると、前記電源監視回路１２は電源基板１０のリセット信号回路１３及び前記各基板１５，１７に対し前記電源断信号Ｓを出力する。

なお、本実施形態では、前記電源電圧Ｖとして球計数センサ１６ｃが遊技球を検出するために最低限必要な作動電圧値（例えば、１２Ｖ（実測値））に所定の裕度電圧値（例えば、８Ｖ）を加算した電圧値（本実施形態では、２０Ｖ）としている。なぜなら、前記電源監視回路１２が前記電源断信号Ｓを出力するまでの間、例えば、大当たり遊技中であれば、通常処理として前記主基板１５では大入賞口の開閉動作に基づく制御が、前記払出し制御基板１７では遊技球の払出し制御が行われている。そのため、遊技盤に配設された始動入賞口や大入賞口を開閉動作させるソレノイドや前記球払出装置１６のソレノイド１６ａを作動制御（ＯＮ動作）するために最低限必要な電圧値を確保できるように前記所定の裕度電圧値を決定し加算している。従って、前記各基板１５，１７，１８が通常処理を行うために必要な電源電圧Ｖをしきい値としてバックアップ処理を実行させることで、前記各基板１５，１７，１８による通常処理を正常に行うことができる。但し、バックアップ処理においては、球計数センサ１６ｃが遊技球を検出するために最低限必要な前記作動電圧値が確保されていれば、前記球計数センサ１６ｃにおける遊技球の検出動作を十分に行うことができる。

そして、前記電源断信号Ｓを入力した前記主基板１５，払出し制御基板１７の各ＣＰＵ１５ａ，１７ａは、前記各ＲＡＭ１５ｂ，１７ｂに記憶された制御情報を電源遮断後に記憶保持させるために通常処理からバックアップ処理を処理時間Ｔ１の間だけ実行させる。このバックアップ処理では、主に、球計数センサ１６ｃにおける遊技球の検出動作を検出処理時間Ｔ２の間だけ繰り返し実行すると共に、前記ＲＡＭ１５ｂ，１７ｂに対し制御情報を記憶させる処理を処理時間Ｔ３（例えば、３ｍｓ程度）の間だけ実行するようになっている。なお、前記サブ基板１８は、前記主基板１５及び払出し制御基板１７が電源断信号Ｓの入力によりバックアップ処理を実行しても前記処理時間Ｔ１が経過するまで通常処理を行うようになっている。

ここで、前記検出処理時間Ｔ２について図３に基づき説明すると、前記検出処理時間Ｔ２は、遊技球がソレノイド１６ａにより球通路内の通過を許容された位置から前記球計数センサ１６ｃにより検出される位置に至る（落下移動による）までに要する時間Ｔ（遊技球の払出し時間Ｔ）に所定の裕度時間Ｔｅを加算した時間となっている。そして、前記遊技球の払出し時間Ｔは、ソレノイド１６ａの作動に要する時間Ｔａ，Ｔｄ及び球計数センサ１６ｃの作動に要する時間Ｔｂ，Ｔｃから次式により算出することができる。

Ｔ＝（Ｔａ＋Ｔｂ＋Ｔｃ）−Ｔｄ ・・・（１）
なお、前記時間Ｔａは、ソレノイド１６ａの作動制御により遊技球が払出されるまでに前記ソレノイド１６ａがＯＮ状態を維持している時間を、前記時間Ｔｄはソレノイド１６ａが作動（ＯＮ状態）してから球通路内を遊技球が通過できる状態となるまでに要する時間を示している。また、前記時間Ｔｂはソレノイド１６ａがＯＦＦ状態となってから遊技球が球計数センサ１６ｃにより検出されるまでの時間を、前記時間Ｔｃは球計数センサ１６ｃから前記払出し信号が出力されてから前記両基板１５、１７において遊技球の払出しが検出されるまでの時間を示している。なお、前記（１）式では、ソレノイド１６ａが作動（ＯＮ状態）しても時間Ｔｄが経過するまで遊技球が球通路内の通過を許容されていないことから遊技球の払出し時間Ｔには時間Ｔｄを含めず差分している。そして、実測値に基づき前記遊技球の払出し時間Ｔを算出すると、球払出装置１６では遊技球を１個払い出すために略２９ｍｓの時間が必要となっている。

従って、前記検出処理時間Ｔ２は前記（１）式で算出した遊技球の払出し時間Ｔに裕度時間Ｔｅを加算して算出することができる（Ｔ２＝Ｔ＋Ｔｅ）。
なお、前記裕度時間Ｔｅは遊技球が球通路内を通過する際に、当該球通路内での球詰まりなどが原因で通過を阻害された場合を見込んで決定された時間（例えば、３ｍｓ程度）となっている。また、本実施形態では、前記ソレノイド１６ａが作動した直後に前記電源断信号Ｓが入力された場合を考慮し、前記球計数センサ１６ｃが遊技球を検出するために最低限必要な遊技球の払出し時間Ｔに前記裕度時間Ｔｅを加算した検出処理時間Ｔ２を確保している。

そして、前記処理時間Ｔ１が経過すると、前記電源基板１０のリセット信号回路１３からは前記各リセット入力回路１５ｃ，１７ｃ，１８ｂに対しリセット信号Ｒｅが出力される。その結果、前記各基板１５，１７，１８の各ＣＰＵ１５ａ，１７ａ，１８ａは前記リセット信号Ｒｅの入力に基づきその動作を停止するようになっている。また、前記電源監視回路１２では、処理時間Ｔ１に所定の裕度時間Ｔ４（例えば、２ｍｓ程度）を加算した時間が経過すると、前記電源断信号Ｓの出力を停止させる。そして、遊技機に対し電源ＡＣが復電されず完全に遮断されると、各ＣＰＵ１５ａ，１７ａ，１８ａにはその動作に最低限必要な動作電圧Ｖ５（本実施形態ではＤＣ５Ｖ）も供給されず、前記電源電圧Ｖ１は略０Ｖに降下する（時間Ｔ５）。そのため、前記リセット信号回路１３は、前記各リセット入力回路１５ｃ，１７ｃ，１８ｂへのリセット信号Ｒｅの出力を停止する。

次に、前記主基板１５及び払出し制御基板１７で行われる前記バックアップ処理について図４及び図５に示すフローチャートに基づきさらに詳細に説明する。
最初に、図４に基づき主基板１５におけるバックアップ処理について説明すると、前記ＣＰＵ１５ａは電源ＡＣの遮断後にＲＡＭ１５ｂに記憶保持させる制御情報として新たにレジスタ及びスタックポインタを前記ＲＡＭ１５ｂに記憶させる（ステップＭ１０１，ステップＭ１０２）。

次に、前記ＣＰＵ１５ａは、遊技機を構成する各種構成部材の各種出力を停止させるための処理を行う（ステップＭ１０３）。即ち、具体的に例示すれば、普通図柄の変動処理、大入賞口・普通電動役物などを開閉させるための各種ソレノイドの作動処理を停止させる。また、前記ＣＰＵ１５ａは、例えば、サブ基板１８であるランプ制御基板に対し各種表示部材（ランプなど）の消灯を指示する制御信号を、同じくサブ基板１８である音声制御基板に対しスピーカからの音声出力の停止を指示する制御信号を出力する。従って、前記サブ基板１８では、入力した前記制御信号に基づき前記処理時間Ｔ１の間に所定の制御が行われる。

次に、前記ＣＰＵ１５ａは、前記電源断信号Ｓが球計数センサ１６ｃにおける遊技球の検出動作中に入力されたか否か、即ち、遊技球の検出動作中に電源電圧Ｖ１が降下したか否かを判定する（ステップＭ１０４）。なお、前記ＣＰＵ１５ａは、遊技球の検出動作の開始（遊技球の払出し開始）に伴い設定されるフラグに基づきその判定処理を行っている。そして、この判定結果が肯定の場合、前記ＣＰＵ１５ａは前記検出動作に伴ってＲＡＭ１５ｂに記憶された制御情報、即ち、前記球計数センサ１６ｃが出力するＯＮ信号（払出し信号）／ＯＦＦ信号を一旦初期化（クリア）する（ステップＭ１０５）。

その後、前記ＣＰＵ１５ａは、前記球計数センサ１６ｃにおける遊技球の検出動作を前記検出処理時間Ｔ２だけ繰り返し実行する（ステップＭ１０６）。即ち、前記ＣＰＵ１５ａは、球計数センサ１６ｃが遊技球を検出した際に出力する前記払出し信号の入力に基づき遊技球の払出しを検出する処理を前記検出処理時間Ｔ２の間だけ行うようになっている。このとき、前記ＣＰＵ１５ａは、遊技球の検出動作に基づき遊技球の払出しが検出されると、ＲＡＭ１５ｂに記憶された主基板用賞球総数の値を減算し書き換えを行い、遊技球が払い出されていない場合、前記前記主基板用賞球総数の値を書き換えない。そして、このステップＭ１０６において前記ＣＰＵ１５ａは、前記電源断信号Ｓの入力により前記球払出装置１６のソレノイド１６ａを作動させて球通路内への遊技球の通過を許容し、前記球計数センサ１６ｃで遊技球を検出する動作を強制的に行っているわけではない。なお、前記ＣＰＵ１５ａは、前記ステップＭ１０４の判定結果が否定である場合、前記ステップＭ１０６に移行する。

次に、前記ＣＰＵ１５ａは、前記検出処理時間Ｔ２が経過したか否かを判定する（ステップＭ１０７）。そして、その判定結果が否定、即ち、検出処理時間Ｔ２が経過していない場合、前記ＣＰＵ１５ａは所定時間Ｔ６（例えば、２ｍｓ）だけ処理を待機し（ステップＭ１０８）、その後、前記ステップＭ１０６に移行し遊技球の検出動作を繰り返し実行する。また、前記ステップＭ１０７の判定結果が肯定、即ち、検出処理時間Ｔ２が経過した場合、前記ＣＰＵ１５ａは球計数センサ１６ｃによる遊技球の検出動作を終了させる。

そして、前記ＣＰＵ１５ａは、ＲＡＭ１５ｂにバックアップフラグを設定する（ステップＭ１０９）。なお、前記バックアップフラグとは、復電時において前記ＲＡＭ１５ｂに記憶された制御情報が正常か否かを判定するためのフラグである。そして、前記ＣＰＵ１５ａは前記ＲＡＭ１５ｂへのアクセスを禁止した後（ステップＭ１１０）、前記リセット入力回路１５ｃを介してリセット信号Ｒｅが入力されるまでその動作を待機する（ステップＭ１１１）。その後、遊技機に供給された電源ＡＣが完全に遮断されると、前記ＲＡＭ１５ｂに記憶された制御情報は前記バックアップ用電源１４からの電源ＶＢにより記憶保持される。

次に、図５に基づき払出し制御基板１７におけるバックアップ処理について説明する。
まず、前記ＣＰＵ１７ａは電源ＡＣの遮断後にＲＡＭ１７ｂに記憶保持させる制御情報として新たにレジスタ、裏レジスタ及びスタックポインタを前記ＲＡＭ１７ｂに記憶する（ステップＳ１０１〜Ｓ１０３）。そして、前記ＣＰＵ１７ａは、遊技機を構成する各種構成部材の各種出力を停止させるための処理を行う（ステップＳ１０４）。即ち、具体的に例示すれば、前記球払出装置１６のソレノイド１６ａの作動処理を停止させる（ＯＦＦ状態にする）。従って、球払出装置１６による遊技球の払出しにおいて前記時間Ｔｄの間に前記電源断信号Ｓが入力されると、球通路内への遊技球の通過が許容されないために遊技球の払出しが行われないようになっている。そして、前記ＣＰＵ１７ａは、前記主基板１５から出力された制御信号（例えば、賞球制御信号）を電源ＡＣの遮断後にＲＡＭ１７ｂに記憶保持させる制御情報としてＲＡＭ１７ｂに記憶する（ステップＳ１０５）。

なお、以下に説明するステップＳ１０６〜Ｓ１１３は、前記主基板１５のバックアップ処理におけるステップＭ１０４〜Ｍ１１１とその処理内容が同一であるため重複する説明は簡略あるいは省略する。即ち、バックアップ処理時には、両基板１５，１７で同一の処理内容が独立して行われるようになっている。

そして、前記ステップＳ１０５を終了した前記ＣＰＵ１７ａは、前記電源断信号Ｓが球計数センサ１６ｃにおける遊技球の検出動作中に入力されたか否かを判定する（ステップＳ１０６）。この判定結果が肯定の場合、前記ＣＰＵ１７ａは前記球計数センサ１６ｃが出力するＯＮ信号（払出し信号）／ＯＦＦ信号を一旦初期化（クリア）する（ステップＳ１０７）。そして、前記ＣＰＵ１７ａは、前記球計数センサ１６ｃにおける遊技球の検出動作を前記検出処理時間Ｔ２だけ繰り返し実行させる（ステップＳ１０８）。このとき、前記ＣＰＵ１７ａは、遊技球の検出動作に基づき遊技球の払出しが検出されると、ＲＡＭ１７ｂに記憶された払出し制御基板用賞球総数の値を減算し書き換えを行い、遊技球が払い出されていない場合、前記払出し制御基板用賞球総数の値を書き換えない。そして、このステップＳ１０８において前記ＣＰＵ１７ａは、前記主基板１５のバックアップ処理（ステップＭ１０６）と同様にソレノイド１６ａを作動させて球計数センサ１６ｃで遊技球を検出する動作を強制的に行っているわけではない。なお、前記ＣＰＵ１７ａは、前記ステップＳ１０６の判定結果が否定である場合、前記ステップＳ１０８に移行する。

そして、前記ＣＰＵ１７ａは、前記検出処理時間Ｔ２が経過したか否かを判定する（ステップＳ１０９）。その判定結果が否定、即ち、検出処理時間Ｔ２が経過していない場合、前記ＣＰＵ１７ａは所定時間Ｔ６（例えば、２ｍｓ）だけ処理を待機し（ステップＳ１１０）、その後、前記ステップＳ１０８に移行して遊技球の検出動作を繰り返し実行する。また、前記ステップＭ１０９の判定結果が肯定、即ち、検出処理時間Ｔ２が経過した場合、前記ＣＰＵ１７ａは球計数センサ１６ｃによる遊技球の検出動作を終了させる。

そして、前記ＣＰＵ１７ａは、ＲＡＭ１７ｂにバックアップフラグを設定する（ステップＳ１１１）。また、前記ＣＰＵ１７ａは前記ＲＡＭ１７ｂへのアクセスを禁止した後（ステップＳ１１２）、前記リセット入力回路１７ｃを介してリセット信号Ｒｅが入力されるまでその動作を待機する（ステップＳ１１３）。その後、遊技機に供給された電源ＡＣが完全に遮断されると、前記ＲＡＭ１７ｂに記憶された制御情報は前記バックアップ用電源１４からの電源ＶＢにより記憶保持される。

従って、本実施形態によれば、以下に示す効果を得ることができる。
（１）電源電圧Ｖ１が電源電圧Ｖに降下すると前記両基板１５，１７は、前記電源断信号Ｓに基づき検出処理時間Ｔ２だけ球計数センサ１６ｃにおける遊技球の検出動作を実行するようになっている。そのため、前記電源ＡＣが遮断される前に、前記ソレノイド１６ａの作動による遊技球の払出し状態を前記球計数センサ１６ｃで検出することができる。その結果、前記ＲＡＭ１５ｂ，１７ｂに記憶される制御情報に前記検出動作の実行結果（払出しの有無）を反映させることができ、遊技球の払出し個数に関する主基板／払出し制御基板用賞球総数を正確に記憶保持させることができる。また、復電後には前記ＲＡＭ１５ｂ，１７ｂに記憶保持された前記賞球総数に基づき正確な遊技球の払出しを行うことができる。

（２）球計数センサ１６ｃにおける遊技球の検出動作に必要な時間として前記遊技球の払出し時間Ｔに所定の裕度時間Ｔｅが加算された前記検出処理時間Ｔ２を確保している。そのため、電源ＡＣが遮断される前に確実に前記検出動作を終了させることができ、正確な前記賞球総数を記憶保持させることができる。また、裕度時間Ｔｅが加算されているため、球通路内の球詰まりなどが原因で遊技球の通過が阻害された場合でも余裕を持って前記検出動作を行うことができる。

（３）前記電源監視回路１２は、前記電源電圧Ｖ１が球計数センサ１６ｃの作動電圧値に所定の裕度電圧値を加算した電源電圧Ｖに前記電源断信号Ｓを出力している。そのため、前記電源電圧Ｖ１が電源電圧Ｖに降下するまでの間、前記各基板１５，１７，１８において正常な通常処理を行うことができる。従って、異常動作（例えば、大当たり遊技中に大入賞口が開閉動作しないなど）に基づき遊技者へ与える不快感を抑制することができる。また、前記主基板１５及び払出し制御基板１７のバックアップ処理において前記球計数センサ１６ｃが遊技球の検出動作を確実に行うことができる。従って、ＲＡＭ１５ｂ、１７ｂに正確な前記賞球総数を記憶保持させることができる。

なお、本実施形態は以下のように変更してもよい。
・前記実施形態において、図６に示すように、前記電源電圧Ｖ１が瞬間的に電源電圧Ｖに降下した場合も前記主基板１５及び払出し制御基板１７でバックアップ処理を実行しても良い。そして、電源電圧Ｖ１が復電した場合、リセット信号回路１３が時間Ｔ５の経過後にリセット信号Ｒｅの出力を停止することで前記各基板１５，１７，１８は通常処理に移行できる。また、主基板１５及び払出し制御基板１７のバックアップ処理中に電源電圧Ｖ１が復電し、再び二点鎖線で示すように降下した場合でも確実にバックアップ処理を実行でき、何ら不具合が発生することはない。

・前記実施形態では、球計数センサ１６ｃにおける遊技球の検出処理時間Ｔ２として遊技球の払出し時間Ｔに裕度時間Ｔｅを加算した時間を確保しているが、裕度時間Ｔｅが加算される必要はない。即ち、前記検出処理時間Ｔ２として、少なくとも遊技球の払出し時間Ｔが確保されていれば、球計数センサ１６ｃにおける遊技球の検出動作を行うことができる。

・前記実施形態では、電源電圧Ｖとして前記各基板１５，１７，１８の通常処理において最低限必要な電圧値を設定しているが、前記電源電圧Ｖとして球計数センサ１６ｃの作動電圧値を設定しても良い。また、前記作動電圧値に所定の裕度電圧（例えば、３Ｖ，５Ｖなど）を加算した電圧値を電源電圧Ｖとしても良い。なお、電源電圧Ｖ１と電源電圧Ｖとの差がない場合には、前記電源電圧Ｖ１が瞬間的に降下すると、その都度バックアップ処理が実行されてしまうため、前記電源電圧Ｖの決定に際しては電源電圧Ｖを電源電圧Ｖ１に対しある程度の差を持って決定することが好ましい。

・前記実施形態では、電源監視回路１２が前記電源線Ｌ４に接続されているが、前記電源線Ｌ１〜Ｌ３中にさらに配置しても良い。このようにすれば、各基板１５，１７，１８に供給される電源電圧Ｖ２〜Ｖ４の降下状態を監視することができ、例えば、電源線Ｌ１〜Ｌ３の断線などによる遊技機の故障状態において主基板１５や払出し制御基板１７でバックアップ処理を実行させることができる。

・前記実施形態では、主基板１５と払出し制御基板１７において球計数センサ１６ｃにおける遊技球の検出動作を行っているが、例えば、主基板１５のみで賞球総数が管理されている場合、前記主基板１５で前記検出動作を実行するようにしても良い。即ち、前記検出動作は、賞球総数が管理されている基板で実行すれば良い。

・前記実施形態で記載した各時間や電圧値、ＲＡＭ１５ｂ，１７ｂに記憶保持される制御情報は、実施形態に記載した内容に限定されるものではない。即ち、これらの数値や制御情報は、遊技機や遊技機を構成する各種構成部材の仕様などに基づき遊技機メーカが適宜決定するものである。

次に上記実施形態及び別例から把握できる請求項に記載した以外の技術的思想について以下に記載する。
（イ）前記制御手段は、前記検出動作の実行結果を前記電源電圧値の降下時における遊技機の遊技状態制御に関する制御情報に反映させて記憶保持する。

（ロ）前記所定の電圧値は、前記制御手段が遊技機の遊技状態を正常に制御するために最低限必要な作動電圧値である。
（ハ）前記電圧判定手段は、遊技機における給電経路中に配置されている。

（ニ）前記主基板には、当該主基板から入力した制御信号に基づき遊技機の各種構成部材の制御を行うサブ基板が前記払出し制御基板とは別に接続されており、前記主基板と前記払出し制御基板は、前記電源監視回路の判定結果が肯定の場合に前記バックアップ処理を実行する一方で、前記サブ基板は、前記電源監視回路の判定結果が肯定の場合であっても、通常処理を行う。

（ホ）前記検出処理時間は、前記球払出装置から前記遊技球が払出されるまでに前記球払出装置の前記球払出手段が前記遊技球の通過を許容した状態を維持している時間Ｔａと、前記遊技球の通過を許容した状態の前記球払出手段が前記遊技球の通過を規制した状態になってから前記遊技球が前記球検出手段により検出されるまでの時間Ｔｂと、前記球検出手段が前記払出し信号を出力してから前記主基板と前記払出し制御基板において前記払出し信号の入力により前記遊技球の払出しが検出されるまでの時間Ｔｃと、前記球払出手段が前記遊技球の通過を許容するように作動してから前記遊技球が前記球通路を通過できる状態となるまでの時間Ｔｄをもとに、（Ｔａ＋Ｔｂ＋Ｔｃ）−Ｔｄの演算式から算出される時間である。

Ｌ１〜Ｌ４…信号線（給電経路）、Ｔ…遊技球の払出し時間、Ｔ２…検出処理時間、Ｔｅ…裕度時間、Ｖ…電源電圧（所定の電圧値）、Ｖ１…電源電圧（遊技機に供給される電源電圧値）、１２…電源監視回路（電圧判定手段）、１５…主基板（制御手段）、１６…球払出装置、１６ａ…ソレノイド（球払出手段）、１６ｃ…球計数センサ（球検出手段）、１７…払出し制御基板（制御手段）。

Claims (3)

1. 少なくとも所定の球通路内を通入出する遊技球の通過を許容あるいは規制する球払出手段と、当該球払出手段の作動制御に基づき前記球通路を通過し払出された遊技球を検出する球検出手段から構成される球払出装置を有するパチンコ遊技機において、
   遊技状態制御のために各種の制御信号を出力する主基板と、
   前記球払出装置を作動させて遊技球の払出しを制御する払出し制御基板と、
   前記主基板に前記払出し制御基板とは別に接続され、前記主基板から入力した制御信号に基づき遊技機の各種構成部材の制御を行うサブ基板と、
   遊技機に供給される電源を前記各基板に供給する電源基板と、
   前記電源基板に設けられ、遊技機に供給される電源電圧値が予め定められた所定の電圧値に降下したか否かを判定し、当該判定結果が肯定の場合に電源断信号を出力する電源監視回路と、
   前記電源基板に設けられ、前記電源断信号を入力した場合に当該電源断信号の入力から予め定めた時間の経過を契機として、前記主基板、前記払出し制御基板、及び前記サブ基板に対して同時にリセット信号を出力するリセット信号回路と、
   前記遊技機への電源電圧の遮断時に、前記主基板に記憶した制御情報を記憶保持させておくためのバックアップ用電源と、を備え、
   前記主基板は、遊技盤に配設された各入賞口への遊技球の入賞に伴い当該入賞口に各別に対応する賞球数を合算した主基板用賞球総数を記憶し、前記球検出手段が前記遊技球を検出した際に出力する払出し信号の入力により前記球払出装置が払出した遊技球の個数分だけ前記主基板用賞球総数の値を減算して書き換えることにより前記主基板用賞球総数を管理するとともに、
   前記主基板は、前記電源断信号の入力を契機として、前記球検出手段における遊技球の検出動作を予め定められた所定の検出処理時間だけ繰り返し実行させるバックアップ処理を実行し、前記バックアップ処理において前記球払出装置が前記遊技球を払出したことによる前記払出し信号を入力した場合、前記主基板が管理する前記賞球総数の値を減算して書き換え、その減算後の値を記憶して電源遮断後も保持し、
   前記主基板、前記払出し制御基板、及び前記サブ基板は、前記リセット信号の入力を契機に動作を停止するパチンコ遊技機。
2. 前記主基板は、前記電源断信号を入力してから前記予め定めた時間が経過する迄の間に前記バックアップ処理を実行し、
   前記サブ基板は、前記電源監視回路の判定結果が肯定の場合であっても、前記主基板が前記バックアップ処理を実行している間は通常処理を実行するとともに、前記リセット信号の入力を契機に動作を終了する請求項１に記載の遊技機。
3. 前記遊技機における給電経路中には、同一構成とされた前記電源監視回路が複数箇所に配置されている請求項１又は請求項２に記載のパチンコ遊技機。

Images