JP4886441B2 - スケルチ回路の出力判定回路および感度調整回路 - Google Patents

Description

本発明は、スケルチ回路の出力判定回路および感度調整回路に関する。

近年、パーソナルコンピュータと周辺機器との間のデータ通信などに使用する通信規格として、最大４８０Ｍｂｐｓでのデータ転送が可能なＵＳＢ（Universal Serial Bus）２．０が普及してきている。

このＵＳＢ２．０規格では、スケルチ回路の搭載が必須である。スケルチ回路は、受信した差動入力電圧Ｖｉｎ１、Ｖｉｎ２の電位差に応じて、データの受信を許可するか、遮断するかの判定を行う。

すなわち、スケルチ回路は、差動入力電圧Ｖｉｎ１、Ｖｉｎ２の電位差が予め規定された電圧Ｖｈｉ以上の場合、‘Ｌｏｗ’レベルの信号を出力して（スケルチ回路をＮｏｎ Ａｃｔｉｖｅにして）データの受信を許可し、差動入力電圧Ｖｉｎ１、Ｖｉｎ２の電位差が予め規定された電圧Ｖｌｏ以下の場合、‘Ｈｉｇｈ’レベルの信号を出力して（スケルチ回路をＡｃｔｉｖｅにして）データの受信を遮断する。ここで、規定の電圧ＶｈｉとＶｌｏの間には、Ｖｈｉ＞Ｖｌｏの関係がある。

ところが、このスケルチ回路へ入力される差動入力電圧Ｖｉｎ１、Ｖｉｎ２の電位差が、Ｖｌｏより大きくＶｈｉ未満であった場合、スケルチ回路の出力は、‘Ｈｉｇｈ’レベルと‘Ｌｏｗ’レベルの間を振動する、いわゆる‘Ｎｏｉｓｙ’な状態となる。

このようなスケルチ回路の動作特性を評価する場合、通常、出力レベルをサンプリングして、受信し得る差動入力電位差や遮断すべき差動入力電位差を測定している。したがって、スケルチ回路の出力が‘Ｎｏｉｓｙ’な状態の場合、サンプリングのタイミングにより、‘Ｈｉｇｈ’レベルと判定したり、‘Ｌｏｗ’レベルと判定する。すなわち、従来、スケルチ回路の出力が‘Ｎｏｉｓｙ’な状態であることを判定できないという問題があった。

また、このようなスケルチ回路の出力で受信動作の制御を行うと、受信状態が不安定になるという問題が起きる。

そこで、従来、‘Ｎｏｉｓｙ’な状態（ハザード）を除去するフィルタ機能を実現するディレイ回路を搭載したスケルチ回路が提案されている（例えば、特許文献１参照。）。

しかし、上述のディレイ回路は、ＬＳＩ内部に形成されたＭＯＳ容量への充放電というアナログ動作によりディレイ時間が決定されるため、ＬＳＩの製造上の特性バラツキなどによりフィルタ特性が変動するという問題があった。
特開２００５−３５４２９０号公報 （第７ページ、図６）

そこで、本発明の目的は、スケルチ回路の出力が‘Ｎｏｉｓｙ’な状態であることを判定できる、スケルチ回路の出力判定回路、および、アナログ動作によることなくスケルチ回路の出力の‘Ｎｏｉｓｙ’状態を解消する、スケルチ回路の感度調整回路を提供することにある。

本発明の一態様によれば、クリア信号により出力が初期レベルに設定され、前記クリア信号が解除されたときのスケルチ回路出力が‘Ｈｉｇｈ’であるか、または、前記クリア信号の解除後に前記スケルチ回路出力が‘Ｌｏｗ’から‘Ｈｉｇｈ’に立ち上がったときに、前記出力が前記初期レベルの反転レベルに変化する第１のフリップフロップと、前記クリア信号により出力が初期レベルに設定され、前記クリア信号の解除後に前記スケルチ回路の出力が‘Ｈｉｇｈ’から‘Ｌｏｗ’に立ち下がったときに、前記出力が前記初期レベルの反転レベルに変化する第２のフリップフロップと、前記クリア信号解除後の前記第１のフリップフロップおよび前記第２のフリップフロップの出力レベルにもとづいて前記スケルチ回路の出力状態を判定する判定手段とを有することを特徴とするスケルチ回路の出力判定回路が提供される。

本発明によれば、スケルチ回路が‘Ｎｏｉｓｙ’な状態であることを確実に判定できるので、スケルチ回路の動作特性を精度よく評価することができる。また、‘Ｎｏｉｓｙ’状態を解消するために、デジタル回路動作によりスケルチ回路の感度を調整するので、スケルチ回路の出力特性の安定化を図ることができる。

以下、本発明の実施例を図面を参照して説明する。

図１は、本発明の実施例１に係るスケルチ回路の出力判定回路の構成の例を示す回路図である。

本実施例の出力判定回路１は、スケルチ回路１００の出力Ｖｏｕｔの出力状態を判定する回路である。

ここで、スケルチ回路１００の出力Ｖｏｕｔは、受信した差動入力電圧Ｖｉｎ１、Ｖｉｎ２の電位差が、予め規定された電圧Ｖｈｉ以上の場合‘Ｌｏｗ’レベル、予め規定された電圧Ｖｌｏ以下の場合‘Ｈｉｇｈ’レベルを出力し、差動入力電圧Ｖｉｎ１、Ｖｉｎ２の電位差がＶｌｏより大きくＶｈｉ未満の場合‘Ｎｏｉｓｙ’状態になるものとする。‘Ｎｏｉｓｙ’状態のとき、スケルチ回路１００の出力Ｖｏｕｔは、‘Ｈｉｇｈ’レベルと‘Ｌｏｗ’レベルの間を振動する。

出力判定回路１は、フリップフロップ１１と、フリップフロップ１２と、判定部１３と、を有す。

フリップフロップ１１およびフリップフロップ１２は、リセット入力端子Ｒ付きのＤ型フリップフロップであり、インバータ１４で反転されたクリア信号がリセット入力端子Ｒに入力され、クリア信号が‘０’、すなわちクリア指示のとき、それぞれの出力ＯＵＴ０、ＯＵＴ１が初期レベル‘０’に設定される。また、それぞれのＤ入力端子は電源電圧端子に接続され、常に‘１’レベルが入力されている。

フリップフロップ１１のクロック入力端子ＣＫへは、クリア信号を遅延部１５によりフリップフロップ１１、１２の初期状態が安定するまで遅延させた信号と、スケルチ回路の出力Ｖｏｕｔとを入力とするＡＮＤゲート１６の出力が入力される。したがって、フリップフロップ１１は、クリア指示解除（クリア信号が‘０’から‘１’に変化）後にＡＮＤゲート１６の出力が‘０’から‘１’に立ち上がったときに、出力ＯＵＴ０が‘１’になる。

すなわち、スケルチ回路の出力Ｖｏｕｔが‘Ｈｉｇｈ’レベルであるときにクリア信号がクリア指示解除に変化したときか、スケルチ回路の出力Ｖｏｕｔが‘Ｎｏｉｓｙ’状態であってクリア指示解除後にスケルチ回路の出力Ｖｏｕｔが‘Ｌｏｗ’レベルから‘Ｈｉｇｈ’レベルに変化したときに、フリップフロップ１１の出力ＯＵＴ０が‘１’に変化する。

一方、フリップフロップ１２のクロック入力端子ＣＫへは、ＡＮＤゲート１６の出力をインバータ１７で反転させた信号が入力される。したがって、フリップフロップ１２は、クリア指示解除後にＡＮＤゲート１６の出力が‘１’から‘０’に立ち下がったときに、出力ＯＵＴ１が‘１’になる。

すなわち、スケルチ回路の出力Ｖｏｕｔが‘Ｎｏｉｓｙ’状態であってクリア指示解除後にスケルチ回路の出力Ｖｏｕｔが‘Ｈｉｇｈ’レベルから‘Ｌｏｗ’レベルに変化したときに、フリップフロップ１２の出力ＯＵＴ０が‘１’に変化する。

判定部１３は、ＡＮＤゲート１３１、ＡＮＤゲート１３２およびＡＮＤゲート１３３を有する。

ＡＮＤゲート１３１は、フリップフロップ１１の出力ＯＵＴ０と、フリップフロップ１２の出力ＯＵＴ０をインバータ１３４で反転させた信号と、が入力され、‘Ｈｉｇｈ’判定信号を出力する。‘Ｈｉｇｈ’判定信号は、クリア指示解除時にスケルチ回路の出力Ｖｏｕｔが‘Ｈｉｇｈ’レベルであるときに、‘１’となる。

ＡＮＤゲート１３２は、フリップフロップ１１の出力ＯＵＴ０をインバータ１３５で反転させた信号と、フリップフロップ１２の出力ＯＵＴ０をインバータ１３４で反転させた信号と、クリア信号と、が入力され、‘Ｌｏｗ’判定信号を出力する。‘Ｌｏｗ’判定信号は、クリア指示解除時にスケルチ回路の出力Ｖｏｕｔが‘Ｌｏｗ’レベルであるときに、‘１’となる。

ＡＮＤゲート１３３は、フリップフロップ１１の出力ＯＵＴ０と、フリップフロップ１２の出力ＯＵＴと、が入力され、‘Ｎｏｉｓｙ’判定信号を出力する。‘Ｎｏｉｓｙ’判定信号は、クリア指示解除時にスケルチ回路の出力Ｖｏｕｔが‘Ｎｏｉｓｙ’状態であるときに、‘１’となる。

すなわち、判定部１３から出力される‘Ｈｉｇｈ’判定信号、‘Ｌｏｗ’判定信号、‘Ｎｏｉｓｙ’判定信号のうちのいずれが‘１’となるかにより、スケルチ回路の出力Ｖｏｕｔが、‘Ｈｉｇｈ’レベルであるか、‘Ｌｏｗ’レベルであるか、‘Ｎｏｉｓｙ’状態であるか、を知ることができる。

次に、出力判定回路１の動作について、図２〜図４に示す波形図を用いて説明する。

図２は、スケルチ回路の出力Ｖｏｕｔが‘Ｈｉｇｈ’レベルであるときの出力判定回路１の動作の例を示す波形図である。

スケルチ回路の出力Ｖｏｕｔが‘Ｈｉｇｈ’レベルのとき、クリア信号が‘０’から‘１’に立ち上がると、ＡＮＤゲート１６の出力が‘０’から‘１’に立ち上がる。すなわち、フリップフロップ１１のＣＫ入力が‘０’から‘１’に立ち上がる。

これにより、フリップフロップ１１の出力ＯＵＴ０が、初期状態０’から‘１’に変化する。

一方、ＡＮＤゲート１６の出力をインバータ１７により反転させたフリップフロップ１２のＣＫ入力は‘１’から‘０’に立ち下がるだけなので、フリップフロップ１２の出力ＯＵＴ１は、初期状態‘０’のまま変化しない。

したがって、この場合、判定部１３のＡＮＤゲート１３１の出力である‘Ｈｉｇｈ’判定信号のみが‘０’から‘１’に変化する。すなわち、出力判定回路１は、スケルチ回路の出力Ｖｏｕｔが‘Ｈｉｇｈ’レベルである、と判定する。

図３は、スケルチ回路の出力Ｖｏｕｔが‘Ｌｏｗ’レベルであるときの出力判定回路１の動作の例を示す波形図である。

スケルチ回路の出力Ｖｏｕｔが‘Ｌｏｗ’レベルのときは、ＡＮＤゲート１６の出力が‘０’のままであるから、フリップフロップ１１のＣＫ入力は‘０’のまま、フリップフロップ１２のＣＫ入力は‘１’のままとなり、フリップフロップ１１の出力ＯＵＴ０およびフリップフロップ１２の出力ＯＵＴ１は、ともに初期状態‘０’のままである。

したがって、この場合、判定部１３のＡＮＤゲート１３２の出力である‘Ｌｏｗ’判定信号のみが、クリア信号の立ち上りに応じて‘０’から‘１’に変化する。すなわち、出力判定回路１は、スケルチ回路の出力Ｖｏｕｔが‘Ｌｏｗ’レベルである、と判定する。

図４は、スケルチ回路の出力Ｖｏｕｔが‘Ｎｏｉｓｙ’状態であるときの出力判定回路１の動作の例を示す波形図である。

スケルチ回路の出力Ｖｏｕｔが‘Ｎｏｉｓｙ’状態であるときは、クリア信号が解除されて‘１’であるときにスケルチ回路の出力Ｖｏｕｔが‘Ｌｏｗ’レベルから‘Ｈｉｇｈ’レベルに変化すると、フリップフロップ１１のＣＫ入力が‘０’から‘１’に立ち上がる。これにより、フリップフロップ１１の出力ＯＵＴ０が、初期状態０’から‘１’に変化する。

その後、スケルチ回路の出力Ｖｏｕｔが‘Ｈｉｇｈ’レベルから‘Ｌｏｗ’レベルに変化すると、フリップフロップ１２のＣＫ入力が‘０’から‘１’に立ち上がる。これにより、フリップフロップ１２の出力ＯＵＴ１が、初期状態０’から‘１’に変化する。

したがって、この場合、クリア信号の立ち上り後、判定部１３の出力の‘Ｌｏｗ’判定信号および‘Ｈｉｇｈ’判定信号がパルス状に‘１’に変化するが、その後、判定部１３のＡＮＤゲート１３３の出力である‘Ｎｏｉｓｙ’判定信号が安定的に‘１’となる。これにより、出力判定回路１は、スケルチ回路の出力Ｖｏｕｔが‘Ｎｏｉｓｙ’状態である、と判定する。

このような本実施例によれば、‘Ｈｉｇｈ’判定信号、‘Ｌｏｗ’判定信号、‘Ｎｏｉｓｙ’判定信号のいずれが‘１’となるかを観測することにより、スケルチ回路の出力が‘Ｈｉｇｈ’レベルであるか、‘Ｌｏｗ’レベルであるか、‘Ｎｏｉｓｙ’状態であるかを確実に知ることができる。これにより、スケルチ回路の動作特性を精度よく評価することができる。

図５は、本発明の実施例２に係るスケルチ回路の感度調整回路の構成の例を示す回路図である。

本実施例の感度調整回路２は、実施例１の出力判定回路１によりスケルチ回路１００の出力が‘Ｎｏｉｓｙ’状態であると判定されたときに、その‘Ｎｏｉｓｙ’状態を解消するようにスケルチ回路１００の感度を調整する回路である。

感度調整回路２は、出力判定回路１と、出力判定回路１へクリア信号を出力するカウンタ２１と、スケルチ回路１００へ与える感度調整値を複数格納したレジスタ２２と、を有する。

出力判定回路１は、図１に示した実施例１の回路であり、スケルチ回路１００のＶｏｕｔが‘Ｎｏｉｓｙ’状態であるとき、‘Ｎｏｉｓｙ’判定信号に‘１’を出力する。

カウンタ２１は、予め設定された所定数を繰り返しカウントし、そのカウント値がその設定された所定数に達するごとにクリア信号を出力する。すなわち、カウンタ２１は、予め設定された所定数を間隔とする周期で、クリア信号を出力判定回路１へ出力する。

このクリア信号は入力されると、出力判定回路１は初期レベルに設定され、クリア信号が解除されるごとに、出力判定回路１はスケルチ回路１００の出力状態を判定する。したがって、カウンタ２１に設定する所定数を変えることにより、出力判定回路１の判定の頻度を変化させることができる。

レジスタ２２は、段階的に値の異なる複数の感度調整値を格納しており、出力判定回路１の‘Ｎｏｉｓｙ’判定信号に‘１’が出力されるごとに、読み出す感度調整値を順次変化させ、感度調整信号としてスケルチ回路１００へ与える。

この感度調整信号を受けて、スケルチ回路１００は、出力が‘Ｎｏｉｓｙ’状態から‘Ｌｏｗ’レベルへなるように、その感度を変化させる。ここで、‘Ｎｏｉｓｙ’状態を‘Ｌｏｗ’レベルへと感度を調整するのは、ＵＳＢ２．０の回路構成上、‘Ｎｏｉｓｙ’状態を‘Ｌｏｗ’とみなしても差し支えないからである。

次に、感度調整回路２の動作について、図６に示す波形図を用いて説明する。

図６では、当初、感度調整信号としてレジスタ２２から感度調整値ｉが読み出され、この感度調整値ｉに応じた感度でスケルチ回路１００が動作しているものとする。

このスケルチ回路１００に対して、出力判定回路１は、カウンタ２１から周期的に出力されるクリア信号が解除されるごとに、その出力Ｖｏｕｔの出力状態を判定する。そして、スケルチ回路１００の出力Ｖｏｕｔが‘Ｎｏｉｓｙ’状態となると、出力判定回路１は、‘Ｎｏｉｓｙ’判定信号に‘１’を出力する。

出力判定回路１から出力される‘Ｎｏｉｓｙ’判定信号が‘１’になると、レジスタ２２から読み出される値が感度調整値ｊに変更され、新しい感度調整信号としてスケルチ回路１００へ与えられる。

この感度調整値ｊによって、スケルチ回路１００の感度が１段階変化し、スケルチ回路１００の出力Ｖｏｕｔは‘Ｌｏｗ’レベルとなる。

その後、再び、スケルチ回路１００の出力Ｖｏｕｔが‘Ｎｏｉｓｙ’状態となると、出力判定回路１の‘Ｎｏｉｓｙ’判定信号に‘１’が出力され、レジスタ２２から次の感度調整値ｋが読み出される。

この感度調整値ｋがスケルチ回路１００へ与えられると、スケルチ回路１００の感度がさらに１段階変化し、スケルチ回路１００の出力Ｖｏｕｔは‘Ｌｏｗ’レベルとなる。

このような本実施例によれば、デジタル回路動作によりスケルチ回路の感度を調整するので、スケルチ回路の出力特性がＬＳＩの製造上の特性バラツキなどにより変動することを防止することができる。

本発明の実施例１に係るスケルチ回路の出力判定回路の構成の例を示す回路図。 本発明の実施例１に係るスケルチ回路の出力判定回路の動作の例を示す波形図。 本発明の実施例１に係るスケルチ回路の出力判定回路の動作の例を示す波形図。 本発明の実施例１に係るスケルチ回路の出力判定回路の動作の例を示す波形図。 本発明の実施例２に係るスケルチ回路の感度調整回路の構成の例を示す回路図。 本発明の実施例２に係るスケルチ回路の感度調整回路の動作の例を示す波形図。

符号の説明

１ 出力判定回路
１１、１２ フリップフロップ
１３ 判定部
１４、１７、１３４、１３５ インバータ
１５ 遅延部
１６、１３１〜１３３ ＡＮＤゲート
２ 感度調整回路
２１ カウンタ
２２ レジスタ

Claims (5)

1. クリア信号により出力が初期レベルに設定され、前記クリア信号が解除されたときのスケルチ回路出力が‘Ｈｉｇｈ’であるか、または、前記クリア信号の解除後に前記スケルチ回路出力が‘Ｌｏｗ’から‘Ｈｉｇｈ’に立ち上がったときに、前記出力が前記初期レベルの反転レベルに変化する第１のフリップフロップと、
   前記クリア信号により出力が初期レベルに設定され、前記クリア信号の解除後に前記スケルチ回路の出力が‘Ｈｉｇｈ’から‘Ｌｏｗ’に立ち下がったときに、前記出力が前記初期レベルの反転レベルに変化する第２のフリップフロップと、
   前記クリア信号解除後の前記第１のフリップフロップおよび前記第２のフリップフロップの出力レベルにもとづいて前記スケルチ回路の出力状態を判定する判定手段と
   を有することを特徴とするスケルチ回路の出力判定回路。
2. 前記判定手段は、
   前記第１のフリップフロップの出力が前記反転レベルであり、かつ前記第２のフリップフロップの出力レベルが前記初期レベルであるときに、前記スケルチ回路の出力が‘Ｈｉｇｈ’レベル状態であると判定し、
   前記第１のフリップフロップの出力が前記初期レベルであり、かつ前記第２のフリップフロップの出力レベルが前記初期レベルであるときに、前記スケルチ回路の出力が‘Ｌｏｗ’ レベル状態であると判定し、
   前記第１のフリップフロップの出力が前記反転レベルであり、かつ前記第２のフリップフロップの出力レベルが前記反転レベルであるときに、前記スケルチ回路の出力が‘Ｎｏｉｓｙ’状態であると判定する
   ことを特徴とする請求項１に記載のスケルチ回路の出力判定回路。
3. 請求項１に記載のスケルチ回路の出力判定回路と、
   前記出力判定回路に対して、クリア信号を周期的に出力するクリア信号発生手段と、
   前記出力判定回路が前記スケルチ回路の出力を‘Ｎｏｉｓｙ’状態と判定したときに、前記スケルチ回路の感度を調整する感度調整信号を出力する感度調整手段と
   を有することを特徴とするスケルチ回路の感度調整回路。
4. 前記クリア信号発生手段は、
   予め設定された所定数を繰り返しカウントするカウンタを有し、前記カウンタの値が前記所定数に達するごとに前記クリア信号を出力する
   ことを特徴とする請求項３に記載のスケルチ回路の感度調整回路。
5. 前記感度調整手段は、
   段階的に値の異なる複数の感度調整値を格納したレジスタを有し、前記出力判定回路が前記スケルチ回路の出力を‘Ｎｏｉｓｙ’状態と判定するごとに、前記レジスタから読み出す前記感度調整値を順次変化させて、前記スケルチ回路の感度を段階的に調整する
   ことを特徴とする請求項３に記載のスケルチ回路の感度調整回路。

Images