JP4885590B2 - Semiconductor wafer inspection method and apparatus - Google Patents

Semiconductor wafer inspection method and apparatus Download PDF

Info

Publication number
JP4885590B2
JP4885590B2 JP2006095139A JP2006095139A JP4885590B2 JP 4885590 B2 JP4885590 B2 JP 4885590B2 JP 2006095139 A JP2006095139 A JP 2006095139A JP 2006095139 A JP2006095139 A JP 2006095139A JP 4885590 B2 JP4885590 B2 JP 4885590B2
Authority
JP
Japan
Prior art keywords
defect
contour
semiconductor wafer
edge
straight lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006095139A
Other languages
Japanese (ja)
Other versions
JP2007273581A (en
Inventor
英一 大▲み▼
比佐史 山本
健吾 大堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Engineering Co Ltd
Original Assignee
Toray Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Engineering Co Ltd filed Critical Toray Engineering Co Ltd
Priority to JP2006095139A priority Critical patent/JP4885590B2/en
Publication of JP2007273581A publication Critical patent/JP2007273581A/en
Application granted granted Critical
Publication of JP4885590B2 publication Critical patent/JP4885590B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Length Measuring Devices By Optical Means (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、半導体ウエーハのパターン形成面を撮像して得た画像データから欠陥(キズ、異物、パターンの崩れなど)を検出し、検出した欠陥が致命的なもの(半導体チップの正常な動作を阻害するもの)か否かを判定する半導体ウエーハ検査方法およびその装置に関する。   The present invention detects defects (scratches, foreign matter, pattern collapse, etc.) from image data obtained by imaging the pattern forming surface of a semiconductor wafer, and the detected defects are fatal (normal operation of the semiconductor chip). The present invention relates to a semiconductor wafer inspection method and an apparatus for determining whether or not to inhibit.

従来から、半導体ウエーハのパターン形成面を撮像して画像データを得、得られた画像データから欠陥を検出する装置が提案され、実用に供されてきている。
また、例えば、画像データから欠陥を検出し、欠陥のサイズ、形状、色などの情報に基づいて自動的に欠陥を分類することも提案され、実用に供されてきている。
2. Description of the Related Art Conventionally, an apparatus for obtaining image data by imaging a pattern forming surface of a semiconductor wafer and detecting defects from the obtained image data has been proposed and put into practical use.
In addition, for example, it has been proposed to detect defects from image data and automatically classify the defects based on information such as the size, shape, and color of the defect, which has been put to practical use.

しかし、これらの装置では、欠陥が致命的なものか否かを判定することができないので、オペレータが1つづつ欠陥観察を行って、致命的なものか否かを判定することが必要であり、オペレータの負担を余り軽減することができない。   However, since these devices cannot determine whether or not the defect is fatal, it is necessary for the operator to observe the defect one by one to determine whether or not it is fatal. The burden on the operator cannot be reduced too much.

このような不都合を解消するために、欠陥が致命的なものか否かを判定することができる半導体ウエーハ欠陥検査装置が提案されている(特許文献1参照)。
特開2004−117016号公報
In order to eliminate such inconvenience, a semiconductor wafer defect inspection apparatus capable of determining whether or not a defect is fatal has been proposed (see Patent Document 1).
JP 2004-1117016 A

特許文献1に記載された半導体ウエーハ欠陥検査装置は、半導体ウエーハ上の配線の反射光強度が高く、欠陥の反射光強度が低いことを前提として、欠陥と隣接する配線との間の距離を測定し、測定された距離を設定値と比較して、欠陥が重大なものか否かを判定するようにしている。   The semiconductor wafer defect inspection apparatus described in Patent Document 1 measures the distance between a defect and an adjacent wiring on the assumption that the reflected light intensity of the wiring on the semiconductor wafer is high and the reflected light intensity of the defect is low. The measured distance is compared with a set value to determine whether or not the defect is serious.

したがって、配線の反射光強度と欠陥の反射光強度とがほぼ等しい場合には、欠陥と配線とを区別することができず、この結果、欠陥が致命的なものか否かを判定することができなくなってしまう。   Therefore, when the reflected light intensity of the wiring and the reflected light intensity of the defect are substantially equal, the defect and the wiring cannot be distinguished, and as a result, it can be determined whether or not the defect is fatal. It becomes impossible.

また、距離を測定するためには、配線と直交する方向における反射光強度を測定しなければならないので、配線の向きによっては画像データに対して回転処理を施すことが必要になり、全体として処理が煩雑化してしまう。   Also, in order to measure the distance, the reflected light intensity in the direction orthogonal to the wiring must be measured, so depending on the orientation of the wiring, it may be necessary to perform rotation processing on the image data, and the entire process Will become complicated.

本発明は上記の問題点に鑑みてなされたものであり、欠陥の輝度の影響を受けることなく、しかも、配線の向きに拘らず回転処理を施すことなく、欠陥が致命的なものか否かを判定することができる半導体ウエーハ検査方法およびその装置を提供することを目的としている。   The present invention has been made in view of the above problems, and whether or not a defect is fatal without being affected by the brightness of the defect and without performing rotation processing regardless of the direction of the wiring. An object of the present invention is to provide a semiconductor wafer inspection method and apparatus capable of determining the above.

請求項1の半導体ウエーハ検査方法は、半導体ウエーハのパターン形成面を撮像装置にて撮像し、撮像装置から出力される画像データから欠陥を検出する半導体ウエーハ検査方法であって、撮像装置から出力される画像データから欠陥を抽出するステップと、撮像装置から出力される画像データから直線で構成されるパターンの輪郭を得るステップと、欠陥と直線で構成されるパターンの輪郭とを重ね合わせておいて、直線で構成されるパターンの輪郭を走査するステップと、直線で構成されるパターンの輪郭上に欠陥が存在するか否かを判定し、輪郭上に欠陥が存在することに応答して欠陥が致命的なものであると判定するステップと、を含む方法である。   The semiconductor wafer inspection method according to claim 1 is a semiconductor wafer inspection method in which a pattern forming surface of a semiconductor wafer is imaged by an imaging device, and a defect is detected from image data output from the imaging device, which is output from the imaging device. A step of extracting defects from image data to be obtained, a step of obtaining a contour of a pattern composed of straight lines from image data output from the imaging device, and a contour of a pattern composed of defects and straight lines are superimposed. Scanning the contour of the pattern composed of straight lines, determining whether a defect exists on the contour of the pattern composed of straight lines, and in response to the presence of the defect on the contour, Determining that it is fatal.

請求項2の半導体ウエーハ検査方法は、抽出された欠陥を膨張させ、膨張された欠陥を新たに欠陥として採用するステップをさらに含む方法である。   The method for inspecting a semiconductor wafer according to claim 2 further includes a step of expanding the extracted defect and newly adopting the expanded defect as a defect.

請求項3の半導体ウエーハ検査装置は、半導体ウエーハのパターン形成面を撮像装置にて撮像し、撮像装置から出力される画像データから欠陥を検出する半導体ウエーハ検査装置であって、撮像装置から出力される画像データから欠陥を抽出する欠陥抽出手段と、撮像装置から出力される画像データから直線で構成されるパターンの輪郭を得るエッジ獲得手段と、欠陥と直線で構成されるパターンの輪郭とを重ね合わせておいて、直線で構成されるパターンの輪郭を走査する輪郭走査手段と、直線で構成されるパターンの輪郭上に欠陥が存在するか否かを判定し、輪郭上に欠陥が存在することに応答して欠陥が致命的なものであると判定する欠陥判定手段と、を含むものである。   A semiconductor wafer inspection apparatus according to a third aspect of the present invention is a semiconductor wafer inspection apparatus that images a pattern formation surface of a semiconductor wafer with an imaging device and detects defects from image data output from the imaging device, and is output from the imaging device. A defect extracting means for extracting defects from image data to be obtained, an edge acquiring means for obtaining a contour of a pattern composed of straight lines from the image data output from the imaging device, and a contour of the pattern composed of defects and the straight lines. In addition, the contour scanning means for scanning the contour of the pattern composed of straight lines, and whether or not a defect exists on the contour of the pattern composed of straight lines, and the defect exists on the contour And a defect determination means for determining that the defect is fatal in response to.

請求項4の半導体ウエーハ検査装置は、抽出された欠陥を膨張させ、膨張された欠陥を新たに欠陥として採用する欠陥膨張手段をさらに含むものである。   The semiconductor wafer inspection apparatus according to claim 4 further includes defect expansion means for expanding the extracted defect and newly adopting the expanded defect as a defect.

請求項1の発明は、直線で構成されるパターンの輪郭を走査して、直線で構成されるパターンの輪郭上に欠陥が存在するか否かを判定し、ひいては、欠陥が致命的なものであるか否かを判定するので、欠陥の輝度の影響を受けることなく、しかも、配線の向きに拘らず回転処理を施すことなく、欠陥が致命的なものか否かを判定することができるという特有の効果を奏する。   The invention of claim 1 scans the contour of a pattern composed of straight lines to determine whether or not a defect exists on the contour of the pattern composed of straight lines. As a result, the defect is fatal. Since it is determined whether or not there is, it is possible to determine whether or not the defect is fatal without being affected by the brightness of the defect and without performing rotation processing regardless of the direction of the wiring. Has a unique effect.

請求項2の発明は、欠陥がパターンに接近していることを判定することができるほか、請求項1と同様の作用を達成することができる。   The invention of claim 2 can determine that the defect is close to the pattern, and can achieve the same effect as that of claim 1.

請求項3の発明は、直線で構成されるパターンの輪郭を走査して、直線で構成されるパターンの輪郭上に欠陥が存在するか否かを判定し、ひいては、欠陥が致命的なものであるか否かを判定するので、欠陥の輝度の影響を受けることなく、しかも、配線の向きに拘らず回転処理を施すことなく、欠陥が致命的なものか否かを判定することができるという特有の効果を奏する。   The invention of claim 3 scans the contour of the pattern composed of straight lines to determine whether or not there is a defect on the contour of the pattern composed of straight lines. As a result, the defect is fatal. Since it is determined whether or not there is, it is possible to determine whether or not the defect is fatal without being affected by the brightness of the defect and without performing rotation processing regardless of the direction of the wiring. Has a unique effect.

請求項4の発明は、欠陥がパターンに接近していることを判定することができるほか、請求項3と同様の作用を達成することができる。   The invention of claim 4 can determine that the defect is close to the pattern, and can achieve the same effect as that of claim 3.

以下、添付図面を参照して、本発明の半導体ウエーハ検査方法およびその装置の実施の形態を詳細に説明する。   Embodiments of a semiconductor wafer inspection method and apparatus according to the present invention will be described below in detail with reference to the accompanying drawings.

図1は本発明の半導体ウエーハ検査装置の一実施形態を示す概略図である。
本半導体ウエーハ検査装置1は、検査対象の半導体ウエーハを支持して、互いに直交する方向、所定の回転方向に動作させる検査ステージ2、半導体ウエーハの少なくとも一部を撮像する撮像光学ユニット5、焦点合わせなどのために撮像光学ユニット5を動作させる撮像光学ユニット駆動部6、半導体ウエーハを照明するための照明用光源7、検査ステージ2、撮像光学ユニット駆動部6などを制御する制御用コンピュータ8、および撮像光学ユニット5により得られた画像を処理する画像処理用コンピュータ9を含んでいる。なお、撮像光学ユニット5は、複数の対物レンズが装着されているとともに、1つの測距センサーが装着されている回転可能なレボルバー、光学系、および検査カメラを有している。
FIG. 1 is a schematic view showing an embodiment of a semiconductor wafer inspection apparatus of the present invention.
This semiconductor wafer inspection apparatus 1 supports an inspection target semiconductor wafer, operates an inspection stage 2 that operates in directions orthogonal to each other and in a predetermined rotation direction, an imaging optical unit 5 that images at least a part of the semiconductor wafer, and focusing. An imaging optical unit driving unit 6 for operating the imaging optical unit 5 for the purpose, a light source 7 for illuminating the semiconductor wafer, an inspection stage 2, a control computer 8 for controlling the imaging optical unit driving unit 6, and the like, and An image processing computer 9 for processing an image obtained by the imaging optical unit 5 is included. Note that the imaging optical unit 5 has a rotatable revolver, an optical system, and an inspection camera on which a plurality of objective lenses are mounted and one distance measuring sensor is mounted.

前記検査ステージ2、撮像光学ユニット5、撮像光学ユニット駆動部6、照明用光源7、制御用コンピュータ8の構成、作用は従来公知であるから、詳細な説明を省略する。
前記画像処理用コンピュータ9は、例えば、撮像光学ユニット5により得られた画像を、予め保持している基準画像と比較して欠陥の有無を判定する第1機能を有している。前記画像処理用コンピュータ9は、また、欠陥が致命的なものか否かを判定する第2機能を有している。
Since the configuration and operation of the inspection stage 2, the imaging optical unit 5, the imaging optical unit driving unit 6, the illumination light source 7, and the control computer 8 are conventionally known, detailed description thereof will be omitted.
The image processing computer 9 has, for example, a first function for determining the presence or absence of a defect by comparing an image obtained by the imaging optical unit 5 with a reference image held in advance. The image processing computer 9 also has a second function for determining whether or not the defect is fatal.

第1機能の構成、作用は従来公知であるから、詳細な説明を省略する。   Since the configuration and operation of the first function are conventionally known, detailed description is omitted.

第2機能の作用は、例えば、次のとおりである。   The operation of the second function is, for example, as follows.

欠陥が有ると判定された画像が図2に示すように与えられた場合に、直線成分のみからなるエッジ(輪郭線)を得て一時的にメモリに保持する(図3参照)とともに、欠陥のみを抽出して一時的にメモリに保持する(図4参照)。   When an image determined to have a defect is given as shown in FIG. 2, an edge (contour line) consisting of only a linear component is obtained and temporarily held in a memory (see FIG. 3), and only the defect is Is extracted and temporarily stored in the memory (see FIG. 4).

次いで、得られたエッジと抽出された欠陥とを重ね合わせ、この状態でエッジを走査することにより、エッジ上に欠陥が存在するか否かを判定する(図5参照)。   Next, the obtained edge and the extracted defect are overlapped, and the edge is scanned in this state to determine whether or not a defect exists on the edge (see FIG. 5).

そして、エッジ上に欠陥が存在すると判定されたことに応じて、欠陥が致命的なものであると判定し、そうでない場合には、欠陥が致命的なものでないと判定する。   Then, when it is determined that a defect exists on the edge, it is determined that the defect is fatal. Otherwise, it is determined that the defect is not fatal.

以上の場合において、直線成分のみからなるエッジ(輪郭線)を得て一時的にメモリに保持する(図3参照)に代えて、図2の画像に含まれる直線成分のみからなるエッジ(輪郭線)を抽出して一時的にメモリに保持することが可能であり、この場合には、抽出したエッジの端点を検出しておき、エッジの端点を越える所定距離(例えば、数画素)だけ欠陥の有無を判定するようにすればよい。   In the above case, instead of obtaining an edge (contour line) consisting only of a linear component and temporarily storing it in the memory (see FIG. 3), an edge (contour line) consisting only of the linear component included in the image of FIG. ) Can be extracted and temporarily stored in the memory. In this case, the end point of the extracted edge is detected, and the defect is detected by a predetermined distance (for example, several pixels) beyond the end point of the edge. The presence or absence may be determined.

図6は画像処理用コンピュータ9の主要部を示すブロック図である。   FIG. 6 is a block diagram showing the main part of the image processing computer 9.

本画像処理用コンピュータ9は、画像が欠陥を有しているか否かを判定する第1判定部91と、欠陥を有している画像を保持する第1保持部92と、欠陥を有している画像から直線成分のみからなるエッジ(輪郭線)を得て一時的にメモリに保持するエッジ獲得部93と、欠陥を有している画像から欠陥のみを抽出して一時的にメモリに保持する欠陥抽出部94と、得られたエッジと抽出された欠陥とを重ね合わせ、この状態でエッジを走査することにより、エッジ上に欠陥が存在するか否かを判定する第2判定部95とを含んでいる。   The image processing computer 9 includes a first determination unit 91 that determines whether an image has a defect, a first holding unit 92 that holds an image having a defect, and a defect. An edge acquisition unit 93 that obtains an edge (contour line) consisting only of a straight line component from an existing image and temporarily stores it in a memory; and extracts only a defect from an image having a defect and temporarily stores it in the memory A defect extraction unit 94, and a second determination unit 95 that determines whether or not a defect exists on the edge by superimposing the obtained edge and the extracted defect and scanning the edge in this state; Contains.

したがって、第1判定部91によって欠陥が有ると判定された画像が図2に示すように第1保持部92に保持された場合に、エッジ獲得部93によって、直線成分のみからなるエッジ(輪郭線)を得て一時的にメモリに保持する(図3参照)とともに、欠陥抽出部94によって、欠陥のみを抽出して一時的にメモリに保持する(図4参照)。   Therefore, when an image determined to have a defect by the first determination unit 91 is held in the first holding unit 92 as shown in FIG. 2, an edge (contour line) consisting of only a linear component is acquired by the edge acquisition unit 93. ) And temporarily stored in the memory (see FIG. 3), and the defect extraction unit 94 extracts only the defect and temporarily stores it in the memory (see FIG. 4).

次いで、第2判定部95によって、得られたエッジと抽出された欠陥とを重ね合わせ、この状態でエッジを走査することにより、エッジ上に欠陥が存在するか否かを判定する(図5参照)。   Next, the second determination unit 95 superimposes the obtained edge and the extracted defect, and scans the edge in this state, thereby determining whether or not a defect exists on the edge (see FIG. 5). ).

そして、エッジ上に欠陥が存在すると判定されたことに応じて、欠陥が致命的なものであると判定し、そうでない場合には、欠陥が致命的なものでないと判定する。   Then, when it is determined that a defect exists on the edge, it is determined that the defect is fatal. Otherwise, it is determined that the defect is not fatal.

以上の場合において、直線成分のみからなるエッジ(輪郭線)を得て一時的にメモリに保持する(図3参照)に代えて、図2の画像に含まれる直線成分のみからなるエッジ(輪郭線)を抽出して一時的にメモリに保持することが可能であり、この場合には、抽出したエッジの端点を検出しておき、エッジの端点を越える所定距離(例えば、数画素)だけ欠陥の有無を判定するようにすればよい。   In the above case, instead of obtaining an edge (contour line) consisting only of a linear component and temporarily storing it in the memory (see FIG. 3), an edge (contour line) consisting only of the linear component included in the image of FIG. ) Can be extracted and temporarily stored in the memory. In this case, the end point of the extracted edge is detected, and the defect is detected by a predetermined distance (for example, several pixels) beyond the end point of the edge. The presence or absence may be determined.

以上には、抽出された欠陥をそのまま採用して、欠陥が致命的なものであるか否かを判定するようにした実施の形態を説明した。   The embodiment has been described above in which the extracted defect is adopted as it is and whether or not the defect is fatal is determined.

しかし、抽出された欠陥をそのまま採用するのではなく、膨張処理を施して、膨張された欠陥に基づいて、欠陥が致命的なものであるか否かを判定することが可能である。
具体的には、欠陥が有ると判定された画像が図7に示すように与えられた場合に、エッジ(輪郭線)を抽出し(図8参照)、ハフ変換処理などを施すことによって、エッジ(輪郭線)情報から直線成分のみを検出し(画像内の直線を検索し、それぞれ1本の直線として検出し)(図9参照)、検出された直線と抽出されたエッジとを比較することによって、直線成分のみからなるエッジ(輪郭線)を得て一時的にメモリに保持する(図10参照)。また、図7に示す画像から、欠陥のみを抽出し(図11参照)、抽出された欠陥に対して膨張処理を施して、拡大された欠陥を得て、一時的にメモリに保持する(図12参照)。
However, instead of adopting the extracted defect as it is, it is possible to determine whether the defect is fatal based on the expanded defect by performing an expansion process.
Specifically, when an image determined to have a defect is given as shown in FIG. 7, an edge (contour line) is extracted (see FIG. 8), and a Hough transform process or the like is performed to obtain an edge (Contour line) Detect only the straight line component from the information (search the straight line in the image and detect each line as one straight line) (see FIG. 9), and compare the detected straight line with the extracted edge Thus, an edge (contour line) consisting only of a straight line component is obtained and temporarily stored in the memory (see FIG. 10). Further, only the defect is extracted from the image shown in FIG. 7 (see FIG. 11), and the extracted defect is subjected to expansion processing to obtain an enlarged defect, which is temporarily held in the memory (FIG. 11). 12).

次いで、得られた直線成分のみからなるエッジと拡大された欠陥とを重ね合わせ、この状態でエッジを走査することにより、エッジ上に欠陥が存在するか否かを判定する(図13参照)。   Next, the obtained edge composed of only the linear component and the enlarged defect are overlapped, and the edge is scanned in this state to determine whether or not there is a defect on the edge (see FIG. 13).

そして、エッジ上に拡大された欠陥が存在すると判定されたことに応じて、欠陥が致命的な可能性が高いものであると判定し、そうでない場合には、欠陥が致命的な可能性が高いものでないと判定する。   Then, when it is determined that there is a magnified defect on the edge, it is determined that the defect is highly fatal. Otherwise, the defect may be fatal. Judge that it is not expensive.

図14は画像処理用コンピュータ9の主要部を示すブロック図である。
本画像処理用コンピュータ9は、画像が欠陥を有しているか否かを判定する第1判定部91と、欠陥を有している画像を保持する第1保持部92と、欠陥を有している画像から直線成分のみからなるエッジ(輪郭線)を得て一時的にメモリに保持するエッジ獲得部93と、欠陥を有している画像から欠陥のみを抽出して一時的にメモリに保持する欠陥抽出部94と、抽出された欠陥に対して膨張処理を施して一時的にメモリに保持する膨張処理部96と、得られたエッジと拡大された欠陥とを重ね合わせ、この状態でエッジを走査することにより、エッジ上に欠陥が存在するか否かを判定する第2判定部95とを含んでいる。
FIG. 14 is a block diagram showing the main part of the image processing computer 9.
The image processing computer 9 includes a first determination unit 91 that determines whether an image has a defect, a first holding unit 92 that holds an image having a defect, and a defect. An edge acquisition unit 93 that obtains an edge (contour line) consisting only of a straight line component from an existing image and temporarily stores it in a memory; and extracts only a defect from an image having a defect and temporarily stores it in the memory The defect extraction unit 94, the expansion processing unit 96 that performs expansion processing on the extracted defect and temporarily holds it in the memory, and the obtained edge and the enlarged defect are overlapped, and the edge is moved in this state. And a second determination unit 95 that determines whether or not a defect exists on the edge by scanning.

したがって、第1判定部91によって欠陥が有ると判定された画像が図7に示すように第1保持部92に保持された場合に、エッジ獲得部93によって、直線成分のみからなるエッジ(輪郭線)を得て一時的にメモリに保持する(図10参照)とともに、欠陥抽出部94によって、欠陥のみを抽出して一時的にメモリに保持し(図11参照)、膨張処理部96によって、抽出された欠陥に対して膨張処理を施して一時的にメモリに保持する(図12参照)。   Therefore, when an image determined to have a defect by the first determination unit 91 is held in the first holding unit 92 as shown in FIG. 7, an edge (contour line) consisting only of a linear component is acquired by the edge acquisition unit 93. ) And temporarily stored in the memory (see FIG. 10), the defect extracting unit 94 extracts only the defect and temporarily stores it in the memory (see FIG. 11), and the expansion processing unit 96 extracts the defect. The expanded defect is subjected to expansion processing and temporarily held in the memory (see FIG. 12).

次いで、第2判定部95によって、得られたエッジと抽出された欠陥とを重ね合わせ、この状態でエッジを走査することにより、エッジ上に欠陥が存在するか否かを判定する(図13参照)。   Next, the second determination unit 95 superimposes the obtained edge and the extracted defect, and scans the edge in this state, thereby determining whether or not a defect exists on the edge (see FIG. 13). ).

そして、エッジ上に欠陥が存在すると判定されたことに応じて、欠陥が致命的なものであると判定し、そうでない場合には、欠陥が致命的なものでないと判定する。
以上の説明から分かるように、本発明の実施形態によれば、欠陥の輝度の影響を受けることなく、しかも、配線の向きに拘らず回転処理を施すことなく、欠陥が致命的なものか否かを判定することができる。
Then, when it is determined that a defect exists on the edge, it is determined that the defect is fatal. Otherwise, it is determined that the defect is not fatal.
As can be seen from the above description, according to the embodiment of the present invention, whether or not the defect is fatal without being affected by the brightness of the defect and without performing the rotation process regardless of the direction of the wiring. Can be determined.

そして、欠陥が致命的なものであると判定された場合には、オペレータによる欠陥の、顕微鏡を通しての欠陥観察を不要にすることができる。   When it is determined that the defect is fatal, it is unnecessary to observe the defect through the microscope by the operator.

本発明の半導体ウエーハ検査装置の一実施形態を示す概略図である。It is the schematic which shows one Embodiment of the semiconductor wafer test | inspection apparatus of this invention. 欠陥が有ると判定された画像の一例を示す図である。It is a figure which shows an example of the image determined to have a defect. 図2の画像から得られた、直線成分のみからなるエッジのみを示す図である。It is a figure which shows only the edge which consists of only a linear component obtained from the image of FIG. 図2の画像から得られた欠陥のみを示す図である。It is a figure which shows only the defect obtained from the image of FIG. 得られたエッジと抽出された欠陥とを重ね合わせ、この状態でエッジを走査することにより、エッジ上に欠陥が存在するか否かを判定する処理を示す図である。It is a figure which shows the process which determines whether a defect exists on an edge by superimposing the obtained edge and the extracted defect, and scanning an edge in this state. 画像処理用コンピュータの主要部を示すブロック図である。It is a block diagram which shows the principal part of the computer for image processing. 欠陥が有ると判定された画像の一例を示す図である。It is a figure which shows an example of the image determined to have a defect. 図7の画像から得られた、エッジの抽出結果を示す図である。It is a figure which shows the extraction result of the edge obtained from the image of FIG. エッジの抽出結果から検出された直線を示す図である。It is a figure which shows the straight line detected from the extraction result of edge. 直線成分のみからなるエッジのみを示す図である。It is a figure which shows only the edge which consists only of a linear component. 図7の画像から得られた欠陥のみを示す図である。It is a figure which shows only the defect obtained from the image of FIG. 膨張処理が施された欠陥を示す図である。It is a figure which shows the defect in which the expansion process was performed. 抽出されたエッジと拡大された欠陥とを重ね合わせ、この状態でエッジを走査することにより、エッジ上に欠陥が存在するか否かを判定する処理を示す図である。It is a figure which shows the process which determines whether a defect exists on an edge by superimposing the extracted edge and the enlarged defect, and scanning an edge in this state. 画像処理用コンピュータの主要部を示すブロック図である。It is a block diagram which shows the principal part of the computer for image processing.

符号の説明Explanation of symbols

93 エッジ獲得部
94 欠陥抽出部
95 第2判定部
96 膨張処理部



93 Edge acquisition unit 94 Defect extraction unit 95 Second determination unit 96 Expansion processing unit



Claims (4)

半導体ウエーハのパターン形成面を撮像装置にて撮像し、撮像装置から出力される画像データから欠陥を検出する半導体ウエーハ検査方法であって、
撮像装置から出力される画像データから欠陥を抽出するステップと、
撮像装置から出力される画像データから直線で構成されるパターンの輪郭を得るステップと、
欠陥と直線で構成されるパターンの輪郭とを重ね合わせておいて、直線で構成されるパターンの輪郭を走査するステップと、
直線で構成されるパターンの輪郭上に欠陥が存在するか否かを判定し、輪郭上に欠陥が存在することに応答して欠陥が致命的なものであると判定するステップと、
を含むことを特徴とする半導体ウエーハ検査方法。
A semiconductor wafer inspection method for imaging a pattern formation surface of a semiconductor wafer with an imaging device and detecting defects from image data output from the imaging device,
Extracting defects from image data output from the imaging device;
Obtaining a contour of a pattern composed of straight lines from image data output from the imaging device;
Superimposing the defect and the contour of the pattern composed of straight lines, and scanning the contour of the pattern composed of straight lines;
Determining whether a defect exists on the contour of the pattern composed of straight lines, and determining that the defect is fatal in response to the presence of the defect on the contour;
A method for inspecting a semiconductor wafer, comprising:
抽出された欠陥を膨張させ、膨張された欠陥を新たに欠陥として採用するステップをさらに含む請求項1に記載の半導体ウエーハ検査方法。 The semiconductor wafer inspection method according to claim 1, further comprising a step of expanding the extracted defect and newly adopting the expanded defect as a defect. 半導体ウエーハのパターン形成面を撮像装置にて撮像し、撮像装置から出力される画像データから欠陥を検出する半導体ウエーハ検査装置であって、
撮像装置から出力される画像データから欠陥を抽出する欠陥抽出手段(94)と、
撮像装置から出力される画像データから直線で構成されるパターンの輪郭を得るエッジ獲得手段(93)と、
欠陥と直線で構成されるパターンの輪郭とを重ね合わせておいて、直線で構成されるパターンの輪郭を走査する輪郭走査手段(95)と、
直線で構成されるパターンの輪郭上に欠陥が存在するか否かを判定し、輪郭上に欠陥が存在することに応答して欠陥が致命的なものであると判定する欠陥判定手段(95)と、
を含むことを特徴とする半導体ウエーハ検査装置。
A semiconductor wafer inspection device that images a pattern forming surface of a semiconductor wafer with an imaging device and detects defects from image data output from the imaging device,
Defect extraction means (94) for extracting defects from image data output from the imaging device;
Edge acquisition means (93) for obtaining a contour of a pattern composed of straight lines from image data output from the imaging device;
Contour scanning means (95) for superimposing the defect and the contour of the pattern composed of straight lines, and scanning the contour of the pattern composed of straight lines;
Defect determination means (95) for determining whether or not a defect exists on the contour of a pattern constituted by straight lines and determining that the defect is fatal in response to the presence of the defect on the contour When,
A semiconductor wafer inspection apparatus comprising:
抽出された欠陥を膨張させ、膨張された欠陥を新たに欠陥として採用する欠陥膨張手段(96)をさらに含む請求項3に記載の半導体ウエーハ検査装置。



4. The semiconductor wafer inspection apparatus according to claim 3, further comprising defect expansion means (96) for expanding the extracted defect and newly adopting the expanded defect as a defect.



JP2006095139A 2006-03-30 2006-03-30 Semiconductor wafer inspection method and apparatus Expired - Fee Related JP4885590B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006095139A JP4885590B2 (en) 2006-03-30 2006-03-30 Semiconductor wafer inspection method and apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006095139A JP4885590B2 (en) 2006-03-30 2006-03-30 Semiconductor wafer inspection method and apparatus

Publications (2)

Publication Number Publication Date
JP2007273581A JP2007273581A (en) 2007-10-18
JP4885590B2 true JP4885590B2 (en) 2012-02-29

Family

ID=38676102

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006095139A Expired - Fee Related JP4885590B2 (en) 2006-03-30 2006-03-30 Semiconductor wafer inspection method and apparatus

Country Status (1)

Country Link
JP (1) JP4885590B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8068659B2 (en) * 2003-12-02 2011-11-29 The Boeing Company Method and system for determining cumulative foreign object characteristics during fabrication of a composite structure
JP6349804B2 (en) * 2014-03-14 2018-07-04 オムロン株式会社 Inspection device, inspection method, program, and recording medium thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2804047B2 (en) * 1988-09-07 1998-09-24 株式会社日立製作所 Pattern inspection method and apparatus
JPH08166355A (en) * 1994-12-16 1996-06-25 Ntn Corp Defect inspection apparatus
JP4052733B2 (en) * 1998-06-11 2008-02-27 株式会社日立ハイテクノロジーズ Foreign matter inspection method for patterned wafer
JP3350477B2 (en) * 1999-04-02 2002-11-25 セイコーインスツルメンツ株式会社 Wafer inspection equipment
JP4017285B2 (en) * 1999-06-02 2007-12-05 松下電器産業株式会社 Pattern defect detection method
JP3619075B2 (en) * 1999-09-14 2005-02-09 日本アビオニクス株式会社 Pattern inspection method
JP2002261136A (en) * 2001-02-28 2002-09-13 Hitachi Ltd Method for inspecting foreign matter
JP2006095139A (en) * 2004-09-30 2006-04-13 Asahi Kasei Corp Separating apparatus using nucleic acid ligand

Also Published As

Publication number Publication date
JP2007273581A (en) 2007-10-18

Similar Documents

Publication Publication Date Title
US7869643B2 (en) Advanced cell-to-cell inspection
KR20150070301A (en) Detecting defects on a wafer using defect-specific information
JP2004012325A (en) Method and apparatus for inspection of defect
JP2005292136A (en) System for inspecting multiplex resolution and its operation method
JP2007327836A (en) Appearance inspection apparatus and method
JP5158365B2 (en) Substrate defect inspection system
JP4910128B2 (en) Defect inspection method for object surface
US8094926B2 (en) Ultrafine pattern discrimination using transmitted/reflected workpiece images for use in lithography inspection system
JP4885590B2 (en) Semiconductor wafer inspection method and apparatus
US6477265B1 (en) System to position defect location on production wafers
JP2009097928A (en) Defect inspecting device and defect inspection method
JP2008224523A (en) Inspection device and inspection method of screw component
JP2009150718A (en) Inspecting device and inspection program
JP5104346B2 (en) Surface defect inspection method and apparatus
US8055056B2 (en) Method of detecting defects of patterns on a semiconductor substrate and apparatus for performing the same
JP2001194322A (en) External appearance inspection device and inspection method
JP7362324B2 (en) Inspection method, manufacturing method and inspection device for image display device
JP2022161475A (en) Defect detection device, defect detection method, image processing device and image processing program
JP2009300287A (en) Surface defect inspection device
JP2009188175A (en) External appearance inspecting apparatus and method
JP5067049B2 (en) End inspection apparatus and end inspection method for inspection object
JP2008026072A (en) Flaw inspection device and flaw inspection method
JP6595800B2 (en) Defect inspection apparatus and defect inspection method
WO2021261302A1 (en) Defect inspection device
JP4792314B2 (en) Substrate inspection apparatus and substrate inspection method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090203

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111122

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141216

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4885590

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees