JP4884745B2 - 遊技機 - Google Patents

遊技機 Download PDF

Info

Publication number
JP4884745B2
JP4884745B2 JP2005301573A JP2005301573A JP4884745B2 JP 4884745 B2 JP4884745 B2 JP 4884745B2 JP 2005301573 A JP2005301573 A JP 2005301573A JP 2005301573 A JP2005301573 A JP 2005301573A JP 4884745 B2 JP4884745 B2 JP 4884745B2
Authority
JP
Japan
Prior art keywords
random number
value
circuit
signal
predetermined
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005301573A
Other languages
English (en)
Other versions
JP2007105367A (ja
Inventor
詔八 鵜川
憲司 永田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sankyo Co Ltd
Original Assignee
Sankyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sankyo Co Ltd filed Critical Sankyo Co Ltd
Priority to JP2005301573A priority Critical patent/JP4884745B2/ja
Publication of JP2007105367A publication Critical patent/JP2007105367A/ja
Application granted granted Critical
Publication of JP4884745B2 publication Critical patent/JP4884745B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Pinball Game Machines (AREA)

Description

本発明は、遊技媒体を遊技領域に発射することにより遊技者が所定の遊技を行うことが可能であり、所定の入賞領域に遊技媒体が入賞したことにもとづいて景品として遊技媒体を払い出し、遊技者からの貸出要求を受け付けた貸出要求受付装置からの貸出要求信号にもとづいて遊技者に貸し出す遊技媒体を払い出す遊技機に関する。
遊技機として、遊技球などの遊技媒体を発射装置によって遊技領域に発射し、遊技領域に設けられている入賞口などの入賞領域に遊技媒体が入賞すると、所定個の賞球が遊技者に払い出されるものがある。さらに、表示状態が変化可能な可変表示部が設けられ、可変表示部の表示結果があらかじめ定められた特定表示態様となった場合に所定の遊技価値を遊技者に与えるように構成されたものがある。
なお、遊技価値とは、遊技機の遊技領域に設けられた可変入賞球装置の状態が打球が入賞しやすい遊技者にとって有利な状態になることや、遊技者にとって有利な状態になるための権利を発生させたりすることや、賞球払出の条件が成立しやすくなる状態になることである。
遊技機では、所定の移行条件が成立したときに、遊技状態を遊技者にとって有利な特定遊技状態に移行させる。例えば、パチンコ遊技機では、特別図柄を表示する可変表示部の表示結果があらかじめ定められた特定表示態様の組合せ（大当り図柄）になることを、通常、「大当り」という。大当りが発生すると、例えば、大入賞口が所定回数開放して打球が入賞しやすい大当り遊技状態に移行する。また、可変表示部の表示結果が大当り図柄のうちの特別の大当り図柄となるなどの特別の条件が成立すると、以後、大当りが発生する確率が高くなる高確率状態（確変状態ともいう。）に移行するように構成することもある。
遊技機における遊技進行は、マイクロコンピュータ等による遊技制御手段によって制御される。また、遊技制御手段は、疑似乱数を生成する手段を備え、乱数の値にもとづいて可変表示の表示結果を大当り図柄とするか否か決定する。その場合、遊技制御手段は、乱数の値が所定の判定値と一致するか否か判断することによって、所定の移行条件（すなわち、可変表示の表示結果を大当り図柄とするか否かを成立させる条件）が成立するか否かを判定する。そして、所定の移行条件が成立したと判定すると、遊技制御手段は、可変表示装置に表示結果が導出表示された後に、遊技状態を特定遊技状態に移行させる。さらに、遊技制御手段は、所定の移行条件が成立したときに、乱数の値にもとづいて特別の条件が成立するか否か（例えば、可変表示部の表示結果を大当り図柄のうちの特別の大当り図柄とするか否か）を決定する。そして、特別の条件が成立すると、遊技制御手段は、例えば高確率状態（確変状態）に移行させる。
遊技制御手段としてのマイクロコンピュータとは別に乱数回路が設けられた遊技機がある（例えば、特許文献１参照。）。特許文献１に記載された遊技機では、マイクロコンピュータは、乱数回路が発生する乱数を用いて、遊技状態を特定遊技状態に移行させるか否か（大当りとするか否か）決定する。さらに、乱数回路が発生する乱数とは別に、マイクロコンピュータが乱数を生成し、その乱数を用いて、高確率状態（確変状態）とするか否かを決定する。
また、遊技制御手段として、乱数回路を搭載したマイクロコンピュータを用いることによって、乱数回路を遊技制御手段とは別に設ける必要をなくし、遊技制御手段が搭載される基板における素子の実装面積を小さくして、基板サイズを縮小した遊技機がある（例えば、特許文献２参照。）。また、特許文献２に記載された遊技機では、マイクロコンピュータに搭載した乱数回路が生成する乱数を用いることによって、マイクロコンピュータの制御負担を軽減している。さらに、特許文献２に記載された遊技機は、遊技機への電力供給が開始されてからタイマ割込の設定を行うまでに乱数回路の初期設定を行い、その後、遊技の進行を制御する遊技制御処理を実行するように構成されている。
特開２００１−３０００４０号公報（段落００５０−００５６，００７４，００７５、図７、図１１） 特開２００５−１０３１６６号公報（段落００３９，００４１，００９５−０１００、図３−４，２０−２１）
しかし、特許文献１に記載された遊技機では、生成する乱数の初期値をあらかじめ設定することはできない。すると、生成された乱数の値が判定値と一致するタイミングを遊技者や遊技店に認識されてしまうおそれがある。よって、生成された乱数の値が判定値と一致するタイミングに応じた周期で無線信号などを用いた取り込み信号を遊技機に対して発生させることによって、大当りなどの特定遊技状態への移行条件を不正に成立させられてしまうおそれがある。
また、特許文献２に記載された遊技機でも、乱数回路が生成する乱数の初期値をあらかじめ設定することはできない。よって、特許文献１に記載された遊技機と同様に、生成された乱数の値が判定値と一致するタイミングに応じた周期で無線信号などを用いた取り込み信号を遊技機に対して発生させることによって、大当りなどの特定遊技状態への移行条件を不正に成立させられてしまうおそれがある。
そこで、本発明は、識別情報の可変表示の表示結果の決定に用いる乱数を生成する際に、生成する乱数のランダム性を向上させることができ、特定遊技状態への移行条件を不正に発生させられてしまうことを防止できる遊技機を提供することを目的とする。
本発明による遊技機は、遊技媒体（例えば、遊技球）を遊技領域に発射することにより遊技者が所定の遊技を行うことが可能であり、各々を識別可能な複数種類の識別情報（例えば、特別図柄）を可変表示可能な可変表示手段（例えば、特別図柄表示器８）を備え、あらかじめ定められている可変表示の実行条件（例えば、始動入賞口１４への遊技球の入賞）が成立した後、可変表示の開始条件（例えば、特別図柄の最終停止および大当たり遊技の終了）の成立にもとづいて識別情報の可変表示を開始し、識別情報の可変表示の表示結果が特定の表示結果（例えば、大当たり図柄）となったときに遊技者にとって有利な特定遊技状態（例えば、大当り遊技状態）に移行させ、遊技者からの貸出要求を受け付けた貸出要求受付装置（例えば、カードユニット５０）からの貸出要求信号（例えば、ＢＲＱ信号）にもとづいて遊技者に貸し出す遊技媒体を払い出す遊技機であって、遊技媒体を遊技領域に向けて発射するための発射手段（例えば、発射モータ９４により駆動される打球発射装置）と、遊技媒体の払い出しを行う払出手段（例えば、球払出装置９７）と、貸出要求受付装置が遊技機に接続されているか否かを判定するための貸出要求受付装置接続判定信号（例えば、ＶＬ信号）が入力され払出手段を制御する払出制御用マイクロコンピュータ（例えば、払出制御用マイクロコンピュータ３７０）と、貸出要求受付装置からの貸出要求受付装置接続判定信号を伝達するフォトカプラ（例えば、フォトカプラ１５１）と、貸出要求受付装置とフォトカプラとの間に接続されるコンデンサ（例えば、コンデンサ１５３，１５４）とが搭載された払出制御基板（例えば、払出制御基板３７）と、乱数を発生する乱数回路（例えば、乱数回路５０３）を内蔵し、遊技の進行を制御する遊技制御処理（例えば、ステップＳ２１〜Ｓ３０の処理（ステップＳ２９を除く））を実行する遊技制御用マイクロコンピュータ（例えば、遊技制御用マイクロコンピュータ５６０）が搭載された遊技制御基板（例えば、主基板３１）と、貸出要求受付装置からの貸出要求信号を中継して払出制御基板に出力する中継基板（例えば、中継基板６６）と、フォトカプラから伝達される貸出要求受付装置接続判定信号が伝達されていないときに、発射手段の動作を停止させる発射停止手段（例えば、ＡＮＤ回路９５）とを備え、乱数回路は、所定の信号（例えば、クロック信号）の入力にもとづいて、数値データ（例えば、カウント値）を更新可能な所定の範囲において、所定の初期値から所定の最終値まで予め定められた順序に従って数値データを更新する数値更新手段（例えば、カウンタ５２１）と、数値更新手段によって更新された数値データを乱数値として記憶する乱数記憶手段（例えば、乱数値記憶回路５３１）とを含み、遊技制御用マイクロコンピュータは、遊技機への電力供給が開始されたときに、乱数回路の初期設定を行う乱数回路初期設定手段（例えば、遊技制御用マイクロコンピュータ５６０においてステップＳ１５の処理を実行する部分）と、乱数回路初期設定手段が乱数回路の初期設定を行ったあとに、所定時間毎にタイマ割込を発生させるための設定をする割込設定手段（例えば、遊技制御用マイクロコンピュータ５６０においてステップＳ１６の処理を実行する部分）と、タイマ割込が発生したときに、タイマ割込処理を実行する割込処理実行手段（例えば、遊技制御用マイクロコンピュータ５６０においてステップＳ２０〜Ｓ３３の処理を実行する部分）と、特定遊技状態の種類（例えば、特別図柄表示装置８に表示させる特別図柄や、大当り遊技終了後に確変状態に移行させるか否か）を決定するための決定用乱数を、更新可能な所定の範囲において、所定の更新初期値から所定の更新最終値まで循環的に更新する決定用乱数更新手段（例えば、遊技制御用マイクロコンピュータ５６０においてステップＳ２３を実行する部分）と、割込処理実行手段により実行されるタイマ割込処理において、可変表示の実行条件（例えば、始動入賞口１４への遊技球の入賞）が成立したか否かを判定する実行条件判定手段（例えば、遊技制御用マイクロコンピュータ５６０においてステップＳ３１１の処理を実行する部分）と、実行条件判定手段により可変表示の実行条件が成立したと判定されたときに、乱数記憶手段が記憶する乱数値を読み出す乱数読出手段（例えば、遊技制御用マイクロコンピュータ５６０においてステップＳ３２０４の処理を実行する部分）と、乱数読出手段によって読み出された乱数値が所定の判定値と合致するか否かを判定することによって、識別情報の可変表示の表示結果を特定の表示結果とするか否かを決定する表示結果決定手段（例えば、遊技制御用マイクロコンピュータ５６０においてステップＳ３３１９を実行する部分）と、表示結果決定手段が識別情報の可変表示の表示結果を特定の表示結果とすると決定したときに、決定用乱数更新手段によって更新された決定用乱数にもとづいて、特定遊技状態の種類を決定する特定遊技種類決定手段（例えば、遊技制御用マイクロコンピュータ５６０においてステップＳ３３２２〜Ｓ３３２８を実行する部分）と、特定遊技種類決定手段によって決定された特定遊技状態の種類に従って、遊技状態を制御する遊技状態制御手段（例えば、遊技制御用マイクロコンピュータ５６０における、判定用乱数にもとづいて決定した大当りの種類（例えば、特別可変入賞球装置２０を何回開放する大当りであるかや、大当り遊技終了後に確変状態に移行する大当りであるか否か）に従って、大当り遊技状態を制御する部分（例えば、遊技制御用マイクロコンピュータ５６０において、ステップＳ３０７で、判定用乱数を用いて決定したラウンド数に従って、内部状態をステップＳ３０５またはステップＳ３０８に移行する部分））とを含み、乱数回路初期設定手段は、初期設定において、数値更新手段が更新する数値データの所定の初期値を、遊技制御用マイクロコンピュータ毎に付与された遊技制御用マイクロコンピュータを識別するためのマイコン識別情報（例えば、遊技制御用マイクロコンピュータ５６０固有のＩＤナンバ）にもとづいて設定し（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ１５４ｂの処理）、払出制御用マイクロコンピュータは、フォトカプラからの貸出要求受付装置接続判定信号の伝達状態を判定する伝達状態判定手段（例えば、払出制御用マイクロコンピュータ３７０におけるステップＳ８２５の処理を実行する部分）と、伝達状態判定手段によって貸出要求受付装置接続判定信号が伝達されていないと判定されたときに、貸出要求受付装置が遊技機に接続されていないことを報知するための接続エラー報知処理を実行する接続エラー報知処理手段（例えば、払出制御用マイクロコンピュータ３７０におけるステップＳ７５９の処理を実行する部分）とを含み、遊技制御用マイクロコンピュータは、遊技制御処理を実行する遊技制御用ＣＰＵと、他のマイクロコンピュータとシリアル通信を行うシリアル通信回路とを内蔵し、景品払出条件が成立するとシリアル通信回路により払出制御用マイクロコンピュータに対して遊技媒体の払出を指示する払出指示手段を含み、シリアル通信回路は、複数の割込要求条件のいずれかが成立したときに、遊技制御用ＣＰＵに対して、成立した割込要求条件に応じた割込要求を発生する割込要求手段を含み、遊技制御用ＣＰＵは、割込要求手段からの割込要求にもとづいて割込処理を実行する割込処理実行手段を含み、割込要求手段が発生する割込要求は、シリアル通信回路において通信エラーが発生したときに割込要求条件が成立して発生するエラー時割込要求を含み、割込処理実行手段は、割込要求手段により複数の割込要求が同時に発生させられたときに、エラー時割込要求にもとづく割込処理を、エラー時割込要求以外の割込要求にもとづく割込処理に優先して実行する優先処理手段を含み、エラー時割込要求にもとづく割込処理において、払出指示手段の動作を禁止するための処理を実行することを特徴とする。
遊技制御用マイクロコンピュータは、数値更新手段が更新可能な数値データの所定の範囲が異なる乱数回路（例えば、１２ビット乱数回路５０３ａと１６ビット乱数回路５０３ｂ）を複数内蔵し、乱数回路初期設定手段は、初期設定において、遊技制御用マイクロコンピュータが内蔵する複数の乱数回路の中から使用可能な乱数回路を設定し（例えば、遊技制御用マイクロコンピュータ５６０がステップＳ１５１を実行する）、乱数回路初期設定手段により使用可能と設定された乱数回路以外の乱数回路の機能を停止させる乱数停止手段（例えば、遊技制御用マイクロコンピュータ５６０において、ステップＳ１５１で使用する乱数回路５０３を設定すると、使用しないように設定した方の乱数回路のカウンタ５２１がカウント値Ｃを更新しないように制御する部分）を含むように構成されていてもよい。
乱数回路初期設定手段は、初期設定において、数値データが更新される所定の範囲の最大値としての値が設定される数値最大値レジスタ（例えば、乱数最大値設定レジスタ５３５）に、数値更新手段により更新可能な数値データの範囲内において所定の最大値（例えば、乱数最大値）を設定する最大値設定手段（例えば、遊技制御用マイクロコンピュータ５６０においてステップＳ１５２を実行する部分）と、最大値設定手段により設定された所定の最大値が、所定の下限値（例えば、１２ビット乱数回路５０３ａを設定した場合における「２５６」）以下であるか否かを判定する設定値判定手段（例えば、遊技制御用マイクロコンピュータ５６０においてステップＳ１５３ｂを実行する部分）と、設定値判定手段によって数値最大値レジスタに設定された所定の最大値が所定の下限値以下であると判定されたときに、数値最大値レジスタに、数値更新手段により更新可能な数値データの範囲内の所定値（例えば、１２ビット乱数回路５０３ａを設定した場合における「４０９５」）を設定しなおす最大値再設定手段（例えば、遊技制御用マイクロコンピュータ５６０においてステップＳ１５３ｃを実行する部分）とを含むように構成されていてもよい。
所定周期のクロック信号を生成し、乱数回路に出力するクロック信号生成手段（例えば、クロック回路５０１）を備え、数値更新手段は、クロック信号を所定回数入力したことを条件に、数値データを更新し（例えば、クロック信号出力回路５２４が基準クロック信号ＣＬＫを１６分周した乱数発生用クロック信号ＳＩを入力すると、カウンタ５２１がカウント値Ｃを更新する）、乱数回路初期設定手段は、初期設定において、数値更新手段が数値データを更新する条件であるクロック信号の入力回数を設定する（例えば、遊技制御用マイクロコンピュータ５６０がステップＳ１５６を実行する）ように構成されていてもよい。
遊技制御用マイクロコンピュータは、乱数回路初期設定手段によって設定される数値データの所定の初期値を、マイコン識別情報を用いて演算する数値演算手段（例えば、遊技用マイクロコンピュータにおいてステップＳ１５４ｂの処理を実行する際に、遊技制御用マイクロコンピュータ５６０のＩＤナンバと所定値とを演算して（例えば、ＩＤナンバに所定値を加算して）演算値を求める部分）を含み、乱数回路初期設定手段は、数値演算手段による演算によって算出された値にもとづいて初期値を設定する（例えば、遊技用マイクロコンピュータがステップＳ１５４ｂの処理を実行する際に、求めた演算値をカウント値の初期値として設定する）ように構成されていてもよい。
乱数回路初期設定手段は、初期設定において、数値更新手段によって所定の最終値まで数値データが更新されたときに、乱数回路初期設定手段が設定した所定の初期値を変更するか否かを設定する初期値変更設定手段（例えば、遊技制御用マイクロコンピュータ５６０においてステップＳ１５７の処理を実行する部分）を含み、乱数回路は、数値更新手段によって所定の最終値まで数値データが更新されたきに、数値データが所定の最終値まで更新された旨を示す通知信号を出力する通知信号出力手段（例えば、カウンタ５２１の出力端子）と、通知信号が出力されたことにもとづいて、初期値変更設定手段によって初期値を変更する設定がされているときに、所定の初期値の値を変更する初期値変更手段（例えば、遊技制御用マイクロコンピュータ５６０においてステップＳ２２０〜Ｓ２２６を実行する部分）とを含むように構成されていてもよい。
遊技領域における入賞領域（例えば、始動入賞口１４）に遊技媒体が入賞したことを検出して入賞検出信号（例えば、入賞検出信号ＳＳ）を出力する入賞検出手段（例えば、始動口スイッチ１４ａ）を備え、乱数回路は、入賞検出手段からの入賞検出信号が入力されたことにもとづいて、数値更新手段が更新する数値データを乱数記憶手段に記憶させる指示をするためのラッチ信号を出力するラッチ信号出力手段（例えば、ラッチ信号生成回路５３３）を含み、ラッチ信号出力手段は、入賞検出手段から入賞検出信号が所定期間継続して入力されたことを条件（例えば、タイマ回路５３４が所定期間（例えば、３ｍｓ）を計測したときに、乱数値読取信号出力回路５２６から出力される乱数値読取信号を入力したこと）に、ラッチ信号を出力する（例えば、ラッチ信号生成回路５３３が、乱数値読取信号出力回路５２６から出力される乱数値読取信号を、反転回路５３２から出力される反転クロック信号ＳＩ２の立ち上がりエッヂに同期させて、ラッチ信号ＳＬとして乱数値記憶回路５３１に出力する）ように構成されていてもよい。
乱数読出手段は、割込処理実行手段によってタイマ割込処理が所定回数実行される間継続して、入賞検出手段から入賞検出信号が入力されたことを条件（例えば、遊技制御用マイクロコンピュータ５６０によるステップＳ３２２の処理の実行の際に、割込回数カウンタに示されるタイマ割込処理の実行回数が所定回数（例えば、３回）に達していること）に、乱数記憶手段が記憶する乱数値を読み出し（例えば、ＣＰＵ５６が、乱数回路５０３の乱数値記憶回路５３１から、乱数値として記憶されているランダムＲの値を読み出す）、所定期間（例えば、３ｍｓ）は所定回数のタイマ割込処理が実行される期間（例えば、６ｍｓ）よりも短いように構成されていてもよい。
乱数回路初期設定手段は、初期設定において、数値更新手段が更新する数値データの所定の初期値から所定の最終値までの値の並び順（例えば、カウンタ５２１が更新するカウント値Ｃの順列）を変更するか否かを設定する数値順設定手段（例えば、遊技制御用マイクロコンピュータ５６０においてステップＳ１５８を実行する部分）を含み、乱数回路は、数値更新手段によって所定の最終値まで数値データが更新されたときに、数値データが所定の最終値まで更新された旨を示す通知信号を出力する通知信号出力手段（例えば、カウンタ５２１の出力端子）と、通知信号が出力されたことにもとづいて、乱数回路初期設定手段によって、数値データの所定の初期値から所定の最終値までの並び順を変更する設定がされているときに、数値更新手段が更新する数値データの所定の初期値から所定の最終値までの並び順を変更する数値順変更手段（例えば、遊技制御用マイクロコンピュータ５６０においてステップＳ２４を実行する部分）とを含むように構成されていてもよい。
請求項１記載の発明では、遊技制御用マイクロコンピュータが、遊技機への電源投入が開始されてからタイマ割込設定を行うまでに乱数回路の初期設定を行うとともに、初期設定においてマイコン識別情報にもとづく値を乱数の初期値として設定するように構成されているので、乱数回路が生成する乱数のランダム性を向上させることができる。乱数のランダム性を向上させることができるので、乱数生成のタイミングを遊技者や遊技店に認識されにくくすることができ、無線信号を用いた取り込み信号を遊技機に対して発生させることによって、特定遊技状態への移行条件を不正に成立させられてしまうことを防止することができる。また、遊技制御処理に用いる各乱数のうち、識別情報の可変表示の表示結果を特定の表示結果とするか否かを決定するための乱数以外の乱数を乱数回路を用いないで発生させるように構成されているので、乱数回路の回路構成が必要以上に複雑化することを防止することができる。さらに、貸出要求受付装置からの貸出要求受付装置接続判定信号を伝達するフォトカプラと、フォトカプラに接続されるコンデンサとが払出制御基板に搭載され、払出制御用マイクロコンピュータは、貸出要求受付装置接続判定信号が伝達されていないと判定したときに、貸出要求受付装置が遊技機に接続されていないことを報知するための接続エラー報知処理を実行するように構成されているので、貸出要求受付装置と払出制御基板との間の信号を中継する中継基板に、貸出要求受付装置接続判定信号を伝達するフォトカプラに接続されるコンデンサを搭載する必要がなくなり、中継基板に不正回路が設置されたことを容易に発見することができるようになって不正行為の発見が容易になるとともに、貸出要求受付装置が遊技機に接続されていないことを容易に認識させることができる。
請求項２記載の発明では、更新可能な数値データの所定の範囲が異なる複数の乱数回路について、それぞれ使用可能とするか否かを設定するように構成されているので、使用する乱数回路だけを設定することによって、生成する乱数の値の範囲を適切に設定することができる。よって、タイマ割込処理の実行中に不要な乱数を処理することを防止することができ、遊技制御用マイクロコンピュータの制御負担を軽減することができる。
請求項３記載の発明では、数値データが更新される所定の範囲の最大値としての値をあらかじめ設定するように構成されているので、タイマ割込処理の実行中に用いる乱数の範囲より大きい値の乱数を生成してしまうことを防止でき、乱数回路および遊技制御用マイクロコンピュータの処理負担を軽減することができる。また、設定された所定の最大値が所定の下限値以下である場合には、所定の最大値を設定しなおすように構成されているので、遊技制御用マイクロコンピュータの誤動作や、無線信号を用いた取り込み信号を遊技機に対して発生させるなどの行為によって、過度に小さい値が乱数の最大値として設定されてしまうことを防止することができる。
請求項４記載の発明では、数値更新手段が数値データを更新する条件であるクロック信号の入力回数をあらかじめ設定するように構成されているので、乱数回路が生成する乱数のランダム性をより向上させることができる。
請求項５記載の発明では、マイコン識別情報を用いた演算によって算出された値にもとづいて初期値を設定するように構成されているので、乱数回路が生成する乱数のランダム性をより向上させることができる。そのため、マイコン識別情報を見ただけでは乱数の初期値を認識しにくくすることができ、セキュリティ性を向上させることができる。
請求項６記載の発明では、数値データを所定の最終値まで更新したときに、所定の初期値を更新するように構成されているので、乱数回路が生成する乱数のランダム性をより向上させることができる。
請求項７記載の発明では、ラッチ信号が出力されたことにもとづいて乱数記憶手段が乱数を記憶するにあたって、所定期間に亘って継続して入賞検出信号が入力されたことを条件にラッチ信号を出力するように構成されているので、ノイズの発生を入力検出信号の入力と誤認識してラッチ信号を出力し、生成した乱数を記憶してしまうことを防止できる。また、無線信号を用いた取り込み信号を遊技機に対して発生させるなどの行為によってラッチ信号が出力され、不正なラッチ信号によって生成された乱数を記憶させられてしまう可能性を低減することができる。
請求項８記載の発明では、乱数記憶手段から乱数を読み出すにあたって、タイマ割込処理が所定回数実行される間継続して入賞検出信号が入力されたことを条件に乱数記憶手段から乱数を読み出すように構成されているので、乱数を読み出してから、乱数記憶手段に記憶される乱数の値が更新される前に再び乱数を読み出してしまうことを防止することができる。そのため、前回乱数記憶手段から読み出した乱数と同じ値の乱数を再び読み出してしまうことを防止することができる。
請求項９記載の発明では、数値データを所定の最終値まで更新したときに、所定の初期値から所定の最終値までの並び順を更新するように構成されているので、乱数回路が生成する乱数のランダム性をより向上させることができる。
実施の形態１．
以下、本発明の実施形態を図面を参照して説明する。
まず、遊技機の一例であるパチンコ遊技機の全体の構成について説明する。図１はパチンコ遊技機を正面からみた正面図、図２は遊技盤の前面を示す正面図である。なお、以下の実施の形態では、パチンコ遊技機を例に説明を行うが、本発明による遊技機はパチンコ遊技機に限られず、スロット機などの他の遊技機に適用することもできる。
パチンコ遊技機１は、縦長の方形状に形成された外枠（図示せず）と、外枠の内側に開閉可能に取り付けられた遊技枠とで構成される。また、パチンコ遊技機１は、遊技枠に開閉可能に設けられている額縁状に形成されたガラス扉枠２を有する。遊技枠は、外枠に対して開閉自在に設置される前面枠（図示せず）と、機構部品等が取り付けられる機構板と、それらに取り付けられる種々の部品（後述する遊技盤を除く。）とを含む構造体である。
図１に示すように、パチンコ遊技機１は、額縁状に形成されたガラス扉枠２を有する。ガラス扉枠２の下部表面には打球供給皿（上皿）３がある。打球供給皿３の下部には、打球供給皿３に収容しきれない遊技球を貯留する余剰球受皿４と遊技球を発射する打球操作ハンドル（操作ノブ）５が設けられている。ガラス扉枠２の背面には、遊技盤６が着脱可能に取り付けられている。なお、遊技盤６は、それを構成する板状体と、その板状体に取り付けられた種々の部品とを含む構造体である。また、遊技盤６の前面には遊技領域７が形成されている。
遊技領域７の中央付近には、それぞれが演出用の飾り図柄を可変表示する複数の可変表示部を含む可変表示装置（飾り図柄表示装置）９が設けられている。可変表示装置９には、例えば「左」、「中」、「右」の３つの可変表示部（図柄表示エリア）がある。可変表示装置９は、特別図柄表示器８による特別図柄の可変表示期間中に、装飾用（演出用）の図柄としての飾り図柄の可変表示を行う。飾り図柄の可変表示を行う可変表示装置９は、演出制御基板に搭載されている演出制御用マイクロコンピュータによって制御される。
可変表示装置９の下部には、始動入賞口１４に入った有効入賞球数すなわち保留記憶（始動記憶または始動入賞記憶ともいう。）数を表示する４つの特別図柄保留記憶表示器１８が設けられている。特別図柄保留記憶表示器１８は、保留記憶数を入賞順に４個まで表示する。特別図柄保留記憶表示器１８は、始動入賞口１４に始動入賞があるごとに、点灯状態のＬＥＤの数を１増やす。そして、特別図柄保留記憶表示器１８は、特別図柄表示器８で可変表示が開始されるごとに、点灯状態のＬＥＤの数を１減らす（すなわち１つのＬＥＤを消灯する）。具体的には、特別図柄保留記憶表示器１８は、特別図柄表示器８で可変表示が開始されるごとに、点灯状態をシフトする。なお、この例では、始動入賞口１４への入賞による始動記憶数に上限数（４個まで）が設けられているが、上限数を４個以上にしてもよい。
可変表示装置９の上部には、識別情報としての特別図柄を可変表示する特別図柄表示器（特別図柄表示装置）８が設けられている。この実施の形態では、特別図柄表示器８は、例えば０〜９の数字を可変表示可能な簡易で小型の表示器（例えば７セグメントＬＥＤ）で実現されている。特別図柄表示器８は、遊技者に特定の停止図柄を把握しづらくさせるために、０〜９９など、より多種類の数字を可変表示するように構成されていてもよい。また、可変表示装置９は、特別図柄表示器８による特別図柄の可変表示期間中に、装飾用（演出用）の図柄としての飾り図柄の可変表示を行う。
さらに、可変表示装置９の左側には、遊技演出に用いられる可動部材としてのハンマ１５１が設けられている。ハンマ１５１は、可動部１５２を支点として右方向に倒れ、可変表示装置９に表示される飾り図柄のうち最も左側の飾り図柄を叩くような演出を行うことができる。
また、パチンコ遊技機１は、遊技の進行中に遊技者が操作可能な操作スイッチ８１を備えている。例えば、操作スイッチ８１が操作（押下）されると、可動部材としてのハンマ１５１が動作する。
可変表示装置９の下方には、始動入賞口１４を形成する可変入賞球装置１５が設けられている。始動入賞口１４に入った入賞球は、遊技盤６の背面に導かれ、始動口スイッチ１４ａによって検出される。可変入賞球装置１５は、ソレノイド１６によって開状態にされる。
可変入賞球装置１５の下部には、特定遊技状態（大当り状態）においてソレノイド２１によって開状態に制御される開閉板を用いた特別可変入賞球装置２０が設けられている。特別可変入賞球装置２０は大入賞口を開閉する手段である。特別可変入賞球装置２０に入賞し遊技盤６の背面に導かれた入賞球のうち一方（Ｖ入賞領域：特別領域）に入った入賞球はＶ入賞スイッチ２２で検出された後カウントスイッチ２３で検出され、他方の領域に入った遊技球は、そのままカウントスイッチ２３で検出される。遊技盤６の背面には、大入賞口内の経路を切り換えるためのソレノイド２１Ａも設けられている。
遊技球がゲート３２を通過しゲートスイッチ３２ａで検出されると、普通図柄表示器１０の表示の可変表示が開始される。この実施の形態では、左右のランプ（点灯時に図柄が視認可能になる）が交互に点灯することによって可変表示が行われ、例えば、可変表示の終了時に左側のランプが点灯すれば当たりになる。そして、普通図柄表示器１０における停止図柄が所定の図柄（当り図柄）である場合に、可変入賞球装置１５が所定回数、所定時間だけ開状態になる。普通図柄表示器１０の近傍には、ゲート３２を通過した入賞球数を表示する４つのＬＥＤによる表示部を有する普通図柄始動記憶表示器４１が設けられている。ゲート３２への遊技球の通過があるごとに、普通図柄始動記憶表示器４１は点灯するＬＥＤを１増やす。そして、普通図柄表示器１０の可変表示が開始されるごとに、点灯するＬＥＤを１減らす。
遊技盤６には、複数の入賞口２９，３０，３３，３９が設けられ、遊技球の入賞口２９，３０，３３，３９への入賞は、それぞれ入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａによって検出される。各入賞口２９，３０，３３，３９は、遊技媒体を受け入れて入賞を許容する領域として遊技盤６に設けられる入賞領域を構成している。なお、始動入賞口１４や大入賞口も、遊技媒体を受け入れて入賞を許容する入賞領域を構成する。遊技領域７の左右周辺には、遊技中に点滅表示される装飾ランプ２５が設けられ、下部には、入賞しなかった遊技球を吸収するアウト口２６がある。また、遊技領域７の外側の左右上部には、効果音を発する２つのスピーカ２７が設けられている。遊技領域７の外周には、天枠ランプ２８ａ、左枠ランプ２８ｂおよび右枠ランプ２８ｃが設けられている。さらに、遊技領域７における各構造物（大入賞口等）の周囲には装飾ＬＥＤが設置されている。天枠ランプ２８ａ、左枠ランプ２８ｂおよび右枠ランプ２８ｃおよび装飾用ＬＥＤは、遊技機に設けられている装飾発光体の一例である。
そして、この例では、左枠ランプ２８ｂの近傍に、賞球払出中に点灯する賞球ＬＥＤ５１が設けられ、天枠ランプ２８ａの近傍に、補給球が切れたときに点灯する球切れＬＥＤ５２が設けられている。さらに、プリペイドカードが挿入されることによって球貸しを可能にするプリペイドカードユニット（以下、「カードユニット」という。）５０が、パチンコ遊技機１に隣接して設置されている。
カードユニット５０には、例えば、使用可能状態であるか否かを示す使用可表示ランプ、カードユニットがいずれの側のパチンコ遊技機１に対応しているのかを示す連結台方向表示器、カードユニット内にカードが投入されていることを示すカード投入表示ランプ、記録媒体としてのカードが挿入されるカード挿入口、およびカード挿入口の裏面に設けられているカードリーダライタの機構を点検する場合にカードユニットを解放するためのカードユニット錠が設けられている。
遊技者の操作によって打球発射装置から発射された遊技球は、打球レールを通って遊技領域７に入り、その後、遊技領域７を下りてくる。遊技球が始動入賞口１４に入り始動口スイッチ１４ａで検出されると、図柄の可変表示を開始できる状態であれば、特別図柄表示器８において特別図柄が可変表示（変動）を始める。図柄の可変表示を開始できる状態でなければ、保留記憶数を１増やす。
特別図柄表示器８における特別図柄の可変表示は、一定時間が経過したときに停止する。停止時の特別図柄（停止図柄）が大当り図柄（特定表示結果）であると、大当り遊技状態に移行する。すなわち、特別可変入賞球装置２０が、一定時間経過するまで、または、所定個数（例えば１０個）の遊技球が入賞するまで開放する。そして、特別可変入賞球装置２０の開放中に遊技球がＶ入賞領域に入賞しＶ入賞スイッチ２２で検出されると、継続権が発生し特別可変入賞球装置２０の開放が再度行われる。継続権の発生は、所定回数（例えば１５ラウンド）許容される。なお、Ｖ入賞領域を設けずに、特別可変入賞球装置２０の開放を常に最終ラウンドまで（例えば、１５ラウンドまで）許容するようにしてもよい。
停止時の特別図柄表示器８における特別図柄が確率変動を伴う大当り図柄（確変図柄）である場合には、次に大当りになる確率が高くなる。すなわち、確変状態という遊技者にとってさらに有利な状態になる。
遊技球がゲート３２を通過すると、普通図柄表示器１０において普通図柄が可変表示される状態になる。また、普通図柄表示器１０における停止図柄が所定の図柄（当り図柄）である場合に、可変入賞球装置１５が所定時間だけ開状態になる。さらに、確変状態では、普通図柄表示器１０における停止図柄が当り図柄になる確率が高められるとともに、可変入賞球装置１５の開放時間と開放回数が高められる。すなわち、可変入賞球装置１５の開放時間と開放回数は、普通図柄の停止図柄が当り図柄であったり、特別図柄の停止図柄が確変図柄である場合等に高められ、遊技者にとって不利な状態から有利な状態に変化する。なお、開放回数が高められることは、閉状態から開状態になることも含む概念である。
次に、パチンコ遊技機１の裏面の構造について図３を参照して説明する。図３は、遊技機を裏面から見た背面図である。
図３に示すように、遊技機裏面側では、可変表示装置９を制御する演出制御用マイクロコンピュータが搭載された演出制御基板８０を含む可変表示制御ユニット４９、遊技制御用マイクロコンピュータ等が搭載された遊技制御基板（主基板）３１が設置されている。また、球払出制御を行う払出制御用マイクロコンピュータ等が搭載された払出制御基板３７が設置されている。なお、演出制御マイクロコンピュータは、遊技盤６に設けられている可変表示装置９を制御するとともに、各種装飾ＬＥＤ、装飾ランプ２５、枠側に設けられている天枠ランプ２８ａ、左枠ランプ２８ｂおよび右枠ランプ２８ｃを点灯制御し、スピーカ２７からの音発生を制御する。
さらに、ＤＣ３０Ｖ、ＤＣ２１Ｖ、ＤＣ１２ＶおよびＤＣ５Ｖを作成する電源回路が搭載された電源基板９１０やタッチセンサ基板９１が設けられている。電源基板９１０は、大部分が主基板３１と重なっているが、主基板３１に重なることなく外部から視認可能に露出した露出部分がある。この露出部分には、遊技機１における主基板３１および各電気部品制御基板（演出制御基板８０および払出制御基板３７）や遊技機に設けられている各電気部品（電力が供給されることによって動作する部品）への電力供給を実行あるいは遮断するための電力供給許可手段としての電源スイッチが設けられている。さらに、露出部分における電源スイッチの内側（基板内部側）には、交換可能なヒューズが設けられている。
なお、電気部品制御基板には、電気部品制御用マイクロコンピュータを含む電気部品制御手段が搭載されている。電気部品制御手段は、遊技制御手段等からのコマンドとしての指令信号（制御信号）に従って遊技機に設けられている電気部品（遊技用装置：球払出装置９７、可変表示装置９、ランプやＬＥＤなどの発光体、スピーカ２７等）を制御する。以下、主基板３１を電気部品制御基板に含めて説明を行うことがある。その場合には、電気部品制御基板に搭載される電気部品制御手段は、遊技制御手段と、遊技制御手段等からの指令信号に従って遊技機に設けられている電気部品を制御する手段とのそれぞれを指す。また、主基板３１以外のマイクロコンピュータが搭載された基板をサブ基板ということがある。
遊技機裏面において、上方には、各種情報を遊技機外部に出力するための各端子を備えたターミナル基板１６０が設置されている。ターミナル基板１６０には、少なくとも、球切れ検出スイッチ１６７の出力を導入して外部出力するための球切れ用端子、賞球情報（賞球個数信号）を外部出力するための賞球用端子および球貸し情報（球貸し個数信号）を外部出力するための球貸し用端子が設けられている。また、中央付近には、主基板３１からの各種情報を遊技機外部に出力するための各端子を備えた情報端子基板（情報出力基板）３６が設置されている。
貯留タンク３８に貯留された遊技球は誘導レールを通り、カーブ樋を経て払出ケース４０Ａで覆われた球払出装置に至る。球払出装置の上部には、遊技媒体切れ検出手段としての球切れスイッチ１８７が設けられている。球切れスイッチ１８７が球切れを検出すると、球払出装置の払出動作が停止する。球切れスイッチ１８７は遊技球通路内の遊技球の有無を検出するスイッチであるが、貯留タンク３８内の補給球の不足を検出する球切れ検出スイッチ１６７も誘導レールにおける上流部分（貯留タンク３８に近接する部分）に設けられている。球切れ検出スイッチ１６７が遊技球の不足を検知すると、遊技機設置島に設けられている補給機構から遊技機に対して遊技球の補給が行われる。
入賞にもとづく景品としての遊技球や球貸し要求にもとづく遊技球が多数払い出されて打球供給皿３が満杯になると、遊技球は、余剰球通路を経て余剰球受皿４に導かれる。さらに遊技球が払い出されると、感知レバー（図示せず）が貯留状態検出手段としての満タンスイッチ（図示せず）を押圧して、貯留状態検出手段としての満タンスイッチがオンする。その状態では、球払出装置内の払出モータの回転が停止して球払出装置の動作が停止するとともに打球発射装置の駆動も停止する。なお、満タンスイッチがオンした場合に、打球発射装置の駆動を停止しないようにしてもよい。その場合、例えば、可変表示装置９や所定のランプ等を用いて満タンスイッチがオンしたことを遊技者等に報知することが好ましい。また、満タンスイッチがオンしたときに打球発射装置の駆動を停止するように構成する場合には、後述するように（図３９，図８８参照）、満タンスイッチの検出信号は、例えば、払出制御基板３７に入力されて払出制御用マイクロコンピュータに入力されるとともに、払出制御基板３７から、打球発射装置を駆動する発射モータを制御する回路が搭載された発射制御基板に入力される。
図４は、主基板３１における回路構成の一例を示すブロック図である。なお、図４には、遊技機に搭載されている払出制御基板３７、ランプドライバ基板３５、音声出力基板７０、インタフェース基板６６、中継基板７７および演出制御基板８０も示されている。主基板３１には、プログラムに従ってパチンコ遊技機１を制御する遊技制御用マイクロコンピュータ５６０と、ゲートスイッチ３２ａ、始動口スイッチ１４ａ、Ｖ入賞スイッチ２２、カウントスイッチ２３、入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａ、および全入賞計数スイッチ３４からの信号を遊技制御用マイクロコンピュータ５６０に与える入力ドライバ回路５８と、可変入賞球装置１５を開閉するソレノイド１６、特別可変入賞球装置２０を開閉するソレノイド２１および大入賞口内の経路を切り換えるためのソレノイド２１Ａを遊技制御用マイクロコンピュータ５６０からの指令に従って駆動するソレノイド回路５９とが搭載されている。
なお、ゲートスイッチ３２ａ、始動口スイッチ１４ａ、Ｖ入賞スイッチ２２、カウントスイッチ２３、入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａ、全入賞計数スイッチ３４等のスイッチは、センサと称されているものでもよい。すなわち、遊技球を検出できる遊技媒体検出手段（この例では遊技球検出手段）であれば、その名称を問わない。入賞検出を行う始動口スイッチ１４ａ、カウントスイッチ２３、および入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａの各スイッチは、入賞領域への遊技球の入賞を検出する入賞検出手段でもある。なお、ゲート３２のような通過ゲートであっても、賞球の払い出しが行われるものであれば、通過ゲートへ遊技球が進入することが入賞になり、通過ゲートに設けられているスイッチ（例えばゲートスイッチ３２ａ）が入賞検出手段になる。さらに、この実施の形態では、Ｖ入賞領域に入賞した遊技球が、Ｖ入賞スイッチ２２で検出されるとともにカウントスイッチ２３でも検出される。よって、大入賞口に入賞した遊技球数は、カウントスイッチ２３による検出数に相当する。しかし、Ｖ入賞領域に入賞した遊技球はＶ入賞スイッチ２２のみで検出されるようにし、大入賞口に入賞した遊技球数は、Ｖ入賞スイッチ２２による検出数とカウントスイッチ２３による検出数との和になるようにしてもよい。さらに、Ｖ入賞領域を設けず、最終ラウンド以外のラウンドでは、常に継続権が発生するようにしてもよい。
遊技制御用マイクロコンピュータ５６０は、ゲーム制御（遊技進行制御）用のプログラム等を記憶するＲＯＭ５４、ワークメモリとして使用される記憶手段（変動データを記憶する変動データ記憶手段）としてのＲＡＭ５５、プログラムに従って制御動作を行うＣＰＵ５６、およびＩ／Ｏポート部５７を含む。ＣＰＵ５６は、遊技制御用マイクロコンピュータ５６０のうち、プログラムに従って動作する中央処理装置（ＲＯＭ５４やＲＡＭ５５などの記憶手段、Ｉ／Ｏポート部５７などを除いた部分）を意味する。また、遊技制御用マイクロコンピュータ５６０は、ＣＰＵ５６に加えて、ＲＯＭ５４やＲＡＭ５５などの記憶手段、乱数回路５０３、シリアル通信回路５０５、Ｉ／Ｏポート部５７などを含む部分を意味する。この実施の形態では、ＲＯＭ５４およびＲＡＭ５５は遊技制御用マイクロコンピュータ５６０に内蔵されている。また、Ｉ／Ｏポート部５７は、１チップマイクロコンピュータに内蔵されている。すなわち、遊技制御用マイクロコンピュータ５６０は、１チップマイクロコンピュータである。１チップマイクロコンピュータは、少なくともＲＡＭ５５が内蔵されていればよく、ＲＯＭ５４は外付けであっても内蔵されていてもよい。
なお、遊技制御用マイクロコンピュータ５６０においてＣＰＵ５６がＲＯＭ５４に格納されているプログラムに従って制御を実行するので、遊技制御用マイクロコンピュータ５６０が実行する（または、処理を行う）またはＣＰＵ５６が実行するということは、具体的には、ＣＰＵ５６がプログラムに従って制御を実行することである。このことは、主基板３１以外の他の基板に搭載されているマイクロコンピュータについても同様である。また、遊技制御手段は、遊技制御用マイクロコンピュータ５６０で実現されている。
また、ＲＡＭ５５は、その一部または全部が電源基板９１０において作成されるバックアップ電源によってバックアップされている不揮発性記憶手段としてのバックアップＲＡＭである。すなわち、遊技機に対する電力供給が停止しても、所定期間（バックアップ電源としてのコンデンサが放電してバックアップ電源が電力供給不能になるまで）は、ＲＡＭ５５の一部または全部の内容は保存される。特に、少なくとも、遊技状態すなわち遊技制御手段の制御状態に応じたデータ（特別図柄プロセスフラグ等）と未払出賞球数を示すデータは、バックアップＲＡＭに保存される。遊技制御手段の制御状態に応じたデータとは、停電等が生じた後に復旧した場合に、そのデータにもとづいて、制御状態を停電等の発生前に復旧させるために必要なデータである。また、制御状態に応じたデータとを未払出賞球数を示すデータとを遊技の進行状態を示すデータと定義する。なお、この実施の形態では、ＲＡＭ５５の全部が、電源バックアップされているとする。
遊技制御用マイクロコンピュータ５６０のリセット端子には、電源基板９１０からのリセット信号が入力される。また、払出制御用マイクロコンピュータのリセット端子にも、電源基板９１０からのリセット信号が入力される。つまり、電源基板９１０には、遊技制御用マイクロコンピュータ５６０および払出制御用マイクロコンピュータに供給されるリセット信号を生成するリセット回路が搭載されている。なお、リセット信号がハイレベルになると遊技制御用マイクロコンピュータ５６０および払出制御用マイクロコンピュータは動作可能状態になり、リセット信号がローレベルになると遊技制御用マイクロコンピュータ５６０および払出制御用マイクロコンピュータは動作停止状態になる。従って、リセット信号がハイレベルである期間は、遊技制御用マイクロコンピュータ５６０および払出制御用マイクロコンピュータの動作を許容する許容信号が出力されていることになり、リセット信号がローレベルである期間は、遊技制御用マイクロコンピュータ５６０および払出制御用マイクロコンピュータの動作を停止させる動作停止信号が出力されていることになる。なお、リセット回路をそれぞれの電気部品制御基板（主基板３１を含む）に搭載してもよいし、複数の電気部品制御基板のうちの一つまたは複数にリセット回路を搭載し、そこからリセット信号を他の電気部品制御基板に供給するようにしてもよい。
さらに、遊技制御用マイクロコンピュータ５６０の入力ポートには、払出制御基板３７を経由して、電源基板９１０からの電源電圧が所定値以下に低下したことを示す電源断信号が入力される。すなわち、電源基板９１０には、遊技機において使用される所定電圧（例えば、ＤＣ３０ＶやＤＣ５Ｖなど）の電圧値を監視して、電圧値があらかじめ定められた所定値にまで低下すると（電源電圧の低下を検出すると）、その旨を示す電源断信号を出力する電源監視回路が搭載されている。また、遊技制御用マイクロコンピュータ５６０の入力ポートには、ＲＡＭの内容をクリアすることを指示するためのクリアスイッチが操作されたことを示すクリア信号が入力される。なお、この実施の形態では、電源監視回路は、例えば遊技機に供給される交流電圧（ＡＣ２４Ｖ）を整流し平滑した直流電圧（例えばＤＣ３０Ｖ）を監視して、その電圧が所定の電圧以下になると電源断信号を出力するが、電源監視回路の構成は、そのような構成に限られない。例えば、交流電圧（ＡＣ２４Ｖ）を直流電圧に変換する途中における全波整流波形の有無を監視し、その波形が所定期間以上検出できなかった場合に電源断信号を出力するようにしてもよい。また、交流電圧を直接監視し、交流電圧波形が所定期間以上検出できなかった場合に電源断信号を出力するようにしてもよい。すなわち、電源監視回路の監視対象は、電圧に限られず、全波整流波形でも半波整流波形でもよく、遊技機への供給電圧が低下していることを検出可能なものであればよい。
クリア信号は、主基板３１において分岐され、払出制御基板３７にも供給される。なお、ＣＰＵ５６が入力ポートを介して入力したクリア信号の状態を、出力ポートを介して払出制御基板３７に出力してもよい。
この実施の形態では、演出制御基板８０に搭載されている演出制御手段（演出制御用マイクロコンピュータで構成される。）が、中継基板７７を介して遊技制御用マイクロコンピュータ５６０からの演出制御コマンドを受信し、飾り図柄を可変表示する可変表示装置９の表示制御等を行う。
図５は、主基板３１における回路構成および主基板３１から演出制御基板８０に送信される演出制御コマンドの信号線を示すブロック図である。図５に示すように、この実施の形態では、主基板３１が搭載する遊技制御用マイクロコンピュータ５６０は、演出制御信号送信用の８本の信号線ＣＤ０〜ＣＤ７を用いて、演出制御コマンドを演出制御基板８０に送信する。また、主基板３１と演出制御基板８０との間には、演出制御コマンドの取込を指示する演出制御ＩＮＴ信号（ストローブ信号）の信号線も配線されている。
主基板３１には、図５に示すように、始動口スイッチ１４ａ等（図５では始動口スイッチ１４ａのみを示す。）からの配線が接続されている。また、主基板３１には、大入賞口である特別可変入賞球装置２０や、その他の入賞口への遊技球の入賞等を検出するための各種スイッチ２９ａ，３０ａ，３３ａ，３９ａからの配線も接続されている。さらに、主基板３１には、可変入賞球装置１５を開閉するソレノイド１６、特別可変入賞球装置２０を開閉するソレノイド２１および大入賞口内の経路を切り換えるためのソレノイド２１Ａへの配線が接続されている。
遊技制御用マイクロコンピュータ５６０は、クロック回路５０１、システムリセット手段として機能するリセットコントローラ５０２、乱数回路５０３ａ，５０３ｂ、ゲーム制御用のプログラム等を記憶するＲＯＭ５４、ワークメモリとして使用されるＲＡＭ５５、プログラムに従って動作するＣＰＵ５６、ＣＰＵ５６に割込要求信号を送出するＣＴＣ５０４、払出制御基板３７や演出制御基板８０と非同期シリアル通信を行うシリアル通信回路５０５およびＩ／Ｏポート部５７を内蔵する。
なお、この実施の形態では、シリアル通信回路５０５を内蔵するマイクロコンピュータを搭載した基板（例えば、主基板３１）とは異なる基板（例えば、払出制御基板３７や演出制御基板８０）のマイクロコンピュータとの通信にシリアル通信回路５０５を用いる場合を説明するが、シリアル通信回路５０５は、シリアル通信回路５０５を内蔵するマイクロコンピュータを搭載した基板が備える別のマイクロコンピュータとシリアル通信を行ってもよい。例えば、同じ構成の２つのマイクロコンピュータが同じ基板に搭載されている場合に、各マイクロコンピュータが内蔵するシリアル通信回路が相互にシリアル通信を行ってもよい。
クロック回路５０１は、システムクロック信号を２７（＝１２８）分周して生成した所定の周期の基準クロック信号ＣＬＫを、各乱数回路５０３ａ，５０３ｂに出力する。リセットコントローラ５０２は、ローレベルの信号が一定期間入力されたとき、ＣＰＵ５６および各乱数回路５０３ａ，５０３ｂに所定の初期化信号を出力して、遊技制御用マイクロコンピュータ５６０をシステムリセットする。
また、この実施の形態では、図５に示すように、遊技制御用マイクロコンピュータ５６０は、発生可能な乱数の値の範囲が異なる２つの乱数回路５０３ａ，５０３ｂを搭載する。乱数回路５０３ａは、１２ビットの疑似乱数を発生する乱数回路（以下、１２ビット乱数回路ともいう）である。１２ビット乱数回路５０３ａは、１２ビットで発生できる範囲（すなわち、０から４０９５までの範囲）の値の乱数を発生する機能を備える。また、乱数回路５０３ｂは、１６ビットの疑似乱数を発生する乱数回路（以下、１６ビット乱数回路ともいう）である。１６ビット乱数回路５０３ｂは、１６ビットで発生できる範囲（すなわち、０から６５５３５までの範囲）の値の乱数を発生する機能を備える。なお、この実施の形態では、遊技制御用マイクロコンピュータ５６０が２つの乱数回路を内蔵する場合を説明するが、遊技制御用マイクロコンピュータ５６０は、３以上の乱数回路を内蔵してもよい。また、この実施の形態では、１２ビット乱数回路５０３ａおよび１６ビット乱数回路５０３ｂを包括的に表現する場合、または、１２ビット乱数回路５０３ａと１６ビット乱数回路５０３ｂとのうちいずれかを指す場合に、乱数回路５０３という。
次に、乱数回路５０３の構成について説明する。図６は、乱数回路５０３の構成例を示すブロック図である。なお、この実施の形態において、１２ビット乱数回路５０３ａと１６ビット乱数回路５０３ｂとの基本的な構成は同じである。図６に示すように、乱数回路５０３は、カウンタ５２１、比較器５２２、カウント値順列変更回路５２３、クロック信号出力回路５２４、カウント値更新信号出力回路５２５、乱数値読取信号出力回路５２６、乱数更新方式選択信号出力回路５２７、セレクタ５２８、乱数回路起動信号出力回路５３０、乱数値記憶回路５３１、反転回路５３２、ラッチ信号生成回路５３３およびタイマ回路５３４とを含む。
この実施の形態では、乱数回路５０３は、複数種類の識別情報の可変表示の表示結果を特定の表示結果とするか否か（例えば、特別図柄表示器８の表示図柄の組み合わせを大当り図柄の組み合わせとするか否か）を判定するための大当り判定用の乱数を発生する。そして、ＣＰＵ５６は、乱数回路５０３が発生した乱数にもとづいて特定の表示結果とすると判定すると、遊技状態を遊技者にとって有利な特定遊技状態（例えば、大当り遊技状態）に移行させる。なお、乱数回路５０３が発生した乱数を、特別図柄の変動パターンを決定する変動パターン決定用乱数など、大当り図柄以外の判定用乱数として用いてもよい。
カウンタ５２１は、セレクタ５２８によって選択された所定の信号を入力し、セレクタ５２８から入力する信号に応答してカウント値Ｃを出力する。この場合、カウンタ５２１は、所定の初期値を入力し、カウント値Ｃを一定の規則に従って初期値から所定の最終値まで循環的に更新して出力する。また、カウンタ５２１は、カウント値Ｃを最終値まで更新すると、カウント値Ｃを最終値まで更新した旨を示す通知信号をＣＰＵ５６に出力する。この実施の形態では、カウンタ５２１から通知信号が出力されると、ＣＰＵ５６によって初期値が更新される。
この実施の形態において、カウンタ５２１は、セレクタ５２８から信号を入力するごとに（セレクタ５２８からの信号における立ち上がりエッヂが入力されるごとに）、カウント値Ｃを「０」から「４０９５」まで１ずつカウントアップする。また、カウンタ５２１は、カウント値Ｃを「４０９５」までカウントアップすると、カウント値Ｃを最終値まで更新した旨を示す通知信号をＣＰＵ５６に出力する。すると、ＣＰＵ５６は、カウンタ５２１から通知信号を入力し、初期値を更新する。そして、カウンタ５２１は、ＣＰＵ５６によって更新された初期値から「４０９５」まで、再びカウント値Ｃをカウントアップする。また、「４０９５」までカウントアップすると、カウンタ５２１は、再び「０」からカウントを開始する。そして、カウンタ５２１は、更新後の初期値の１つ前の値（最終値）までカウントアップすると、通知信号をＣＰＵ５６に出力する。なお、この実施の形態では、比較器５２２は、後述するように、全てのカウント値を入力すると通知信号をカウンタ５２１に出力する。この場合、カウンタ５２１は、比較器５２２から通知信号を入力すると、カウント値をリセットして「０」にする。
なお、比較器５２２は、入力したカウント値が乱数最大値設定レジスタ５３５に設定されている乱数最大値より大きいか否かを判断し、カウント値が乱数最大値より大きい（乱数最大値を越えた）と判断すると、通知信号をカウンタ５２１に出力してもよい。この場合、例えば、比較器５２２は、カウント値が乱数最大値を越えたと判断すると、クロック信号出力回路５２４が次に乱数発生用クロック信号ＳＩ１を出力する前に、通知信号をカウンタ５２１に出力する。例えば、乱数最大値設定レジスタ５３５に乱数最大値「２５６」が設定されている場合を考える。この場合、カウンタ５２１が「０」から「２５６」までカウントアップし、さらにカウント値「２５７」を出力すると、比較器５２２は、入力したカウント値「２５７」が乱数最大値「２５６」を越えたと判断し、カウンタ５２１に通知信号を出力する。比較器５２２から通知信号を入力すると、カウンタ５２１は、クロック信号出力回路５２４からの乱数発生用クロック信号ＳＩ１の入力を待つことなく、カウント値を「２５８」に更新し出力する。以上の処理を繰り返し実行することによって、比較器５２２は、カウント値「２５７」から「４０９５」まで入力している間、カウント値が乱数最大値を越えていると判断して、繰り返しカウンタ５２１に通知信号を出力する。そして、カウンタ５２１は、比較器５２２から通知信号を入力している間、クロック信号出力回路５２４からの乱数発生用クロック信号ＳＩ１の入力を待つことなく、カウント値を繰り返し更新し出力する。そのようにすることによって、クロック信号出力回路５２４が次に乱数発生用クロック信号ＳＩ１を出力するまでの間に、「２５７」から「４０９５」までカウント値を高速にカウントアップさせるように制御し、「２５７」から「４０９５」までの乱数値を読み飛ばす（乱数値記憶回路５３１に記憶させない）ように制御する。
カウント値順列変更回路５２３は、カウント値順列変更レジスタ（ＲＳＣ）５３６、更新規則選択レジスタ（ＲＲＣ）５４２および更新規則メモリ５４３を含む。カウント値順列変更レジスタ５３６は、カウンタ５２１がカウントアップするカウント値Ｃの更新順である順列（初期値から最終値までの並び順）を変更させるためのカウント値順列変更データ「０１ｈ」を格納する。カウント値順列変更回路５２３は、カウント値順列変更レジスタ５３６に数値順列変更データ「０１ｈ」が格納されているとき、カウンタ５２１がカウントアップして更新するカウント値Ｃの順列を、カウント値順列変更データ「０１ｈ」が格納されていないときとは異なる順列に変更する。「ｈ」は、１６進数であることを示す。この場合、カウント値順列変更回路５２３は、数値順列変更データ「０１ｈ」が格納されているとき、カウント値の順列の変更に用いる更新規則を切り換える。また、カウント値の順列の変更に用いる更新規則を切り換えた後に、カウンタ５２１がカウント値の更新を開始すると、カウント値順列変更レジスタ５３６のカウント値順列変更データは、ＣＰＵ５６によって、「０１ｈ」から初期値である「０（＝００ｈ）」に戻される（クリアされる）。
なお、ＣＰＵ５６によってカウント値順列変更データをクリアするのでなく、乱数回路５０３側でカウント値順列変更データをクリアするようにしてもよい。例えば、カウント値順列変更レジスタ５３６にカウント値順列変更データ「０１ｈ」が書き込まれたことにもとづいて、更新規則選択レジスタ（ＲＲＣ）５４２にレジスタ値が設定されると、カウント値順列変更回路５２３は、カウント値順列変更レジスタ５３６のレジスタ値をクリアするようにしてもよい。
図７は、更新規則選択レジスタ（ＲＲＣ）５４２の例を示す説明図である。更新規則選択レジスタ５４２は、カウンタ５２１が出力するカウント値の並び順の並べ替え（順列の変更）に用いる更新規則を設定するレジスタである。この実施の形態では、更新規則選択レジスタ５４２にレジスタ値が設定されることによって、カウンタ５２１が出力するカウント値の順列の変更に用いる更新規則が設定される。図７に示すように、更新規則選択レジスタ５４２は、８ビットレジスタであり、初期値が「０（＝００ｈ）」に設定されている。また、更新規則選択レジスタ５４２は、ビット０〜ビット３が書込および読出ともに可能な状態に構成されている。また、更新規則選択レジスタ５４２は、ビット４〜ビット７が書込および読出ともに不可能な状態に構成されている。従って、更新規則選択レジスタ５４２のビット４〜ビット７に値を書き込む制御を行っても無効とされ、ビット４〜ビット７から読み出す値は全て「０（＝００００ｂ）」である。「ｂ」は、２進数であることを示す。
更新規則選択レジスタ５４２の値（レジスタ値）は、カウント値順列変更レジスタ５３６にカウント値順列変更データ「０１ｈ」が書き込まれたことに応じて、レジスタ値が「０（＝００ｈ）」から「１５（＝０Ｆｈ）」まで循環的に更新される。すなわち、カウント値順列変更レジスタ５３６にカウント値順列データ「０１ｈ」が書き込まれるごとに、更新規則選択レジスタ５４２のレジスタ値は、「０」から「１」ずつ加算され、「１５」になった後「０」に戻る。
図８は、更新規則メモリ５４３の例を示す説明図である。図８に示すように、更新規則メモリ５４３は、更新規則選択レジスタ５４２の値（レジスタ値）と、カウント値の更新規則とを対応付けて格納している。図８に示す例では、例えば、更新規則選択レジスタ５４２にレジスタ値１が設定されている場合、更新規則Ｂを用いて、カウンタ５２１が出力するカウント値の順列が変更されることが分かる。なお、図８において、更新規則Ａは、カウンタ５２１がカウント値Ｃを更新する規則と同一の更新規則であり、レジスタ値「０」に対応づけて更新規則メモリ５４３に格納される。また、更新規則メモリ５４３には、カウンタ５２１がカウント値Ｃを更新する更新規則とは異なる更新規則Ｂ〜Ｐが、レジスタ値「１」〜「１５」に対応づけて格納される。
カウント値順列変更回路５２３は、カウント値順列変更レジスタ５３６にカウント値順列変更データ「０１ｈ」が書き込まれている場合、まず、カウンタ５２１からカウント値の最終値「４０９５」が最初に入力されるまで、現在設定されている更新規則に従って、そのままカウント値を出力する。そして、カウント値順列変更回路５２３は、カウンタ５２１からカウント値の最終値「４０９５」を入力すると、カウント値の更新規則を変更する。なお、ＣＰＵ５６によって初期値が変更されている場合には、カウント値順列変更回路５２３は、カウンタ５２１から変更後の最終値（初期値の１つ前の値）まで入力すると、カウント値の更新規則を変更することになる。
カウント値順列変更回路５２３は、更新規則選択レジスタ５４２のレジスタ値に対応する更新規則を更新規則メモリ５４３から選択し、カウント値の順列の変更に用いる更新規則として設定する。また、カウント値順列変更回路５２３は、カウンタ５２１によって再び初期値「０」から順にカウント値の更新が開始されると、設定した更新規則に従って、カウント値の初期値から最終値までの順列を変更する。なお、ＣＰＵ５６によって初期値が変更されている場合には、カウント値順列変更回路５２３は、カウンタ５２１によって変更後の初期値から順にカウント値の更新が開始されると、設定した更新規則に従って、カウント値の初期値から最終値までの順列を変更することになる。そして、カウント値順列変更回路５２３は、変更した順列に従ってカウント値を出力する。
なお、この実施の形態では、後述する乱数最大値設定レジスタ５３５に乱数最大値が設定されていることによって、発生させる乱数の最大値が制限されている場合、カウント値順列変更回路５２３は、カウント値Ｃを乱数最大値以下に制限して順列を変更して出力する。例えば、乱数最大値設定レジスタ５３５に乱数最大値「２５６」が設定されているものとし、カウント値順列変更回路５２３が、更新規則Ａから更新規則Ｂに変更して、カウント値の順列を変更するものとする。この場合、カウント値順列変更回路５２３は、比較器５２２の乱数最大値設定レジスタ５３５に設定されている乱数最大値「２５６」にもとづいて、更新規則Ｂに従って、カウント値の順列を「２５６→２５５→・・・→０」に変更して出力する。
以上のように、カウント値順列変更回路５２３は、カウント値順列変更レジスタ５３６にカウント値順列変更データ「０１ｈ」が書き込まれている場合、更新規則を切り替えて用いることによって、カウント値Ｃの順列を変更して出力する。そのため、乱数回路５０３が生成する乱数のランダム性を向上させることができる。
図９は、カウント値順列変更回路５２３が、カウンタ５２１が出力するカウント値の順列を変更する場合の例を示す説明図である。図９に示すように、ＣＰＵ５６は、所定のタイミングで、カウント値順列変更データ「０１ｈ」をカウント値順列変更レジスタ５３６に書き込む。すると、更新規則選択レジスタ５４２のレジスタ値が１加算される。例えば、更新規則選択レジスタ５４２のレジスタ値が「０」から「１」に更新される。レジスタ値が更新されると、カウント値順列変更回路５２３は、カウンタ５２１から最初にカウント値の最終値「４０９５」が入力されるまで、更新前のレジスタ値「０」に対応する「更新規則Ａ」に従ってカウント値を更新して出力する。このとき、カウント値順列変更回路５２３は、更新規則Ａに従って、「０→１→・・・→４０９５」の順列でカウント値を出力する。
カウンタ５２１からカウント値の最終値「４０９５」が入力されると、カウント値順列変更回路５２３は、更新規則メモリ５４３から、更新後のレジスタ値「１」に対応する「更新規則Ｂ」を選択して設定する。カウント値順列変更回路５２３は、カウンタ５２１から再び初期値「０」以降のカウント値の入力を開始すると、選択設定した「更新規則Ｂ」に従って、カウント値の順列を変更して出力する。この実施の形態では、カウント値順列変更回路５２３は、順列を「０→１→・・・→４０９５」から「４０９５→４０９４→・・・→０」に変更して、カウント値を出力する。
その後、カウント値順列変更レジスタ５３６は、後述するように、カウント値順列変更回路５２３が切り替え後の更新規則に従ってカウント値の更新動作を開始したことに応じてリセットされる。そして、次にカウント値順列変更データ「０１ｈ」がカウント値順列変更レジスタ５３６に書き込まれるまで、カウント値順列変更回路５２３は、「４０９５→４０９４→・・・→０」のままの順列で、カウント値を出力し続ける。
ＣＰＵ５６によってカウント値順列変更データ「０１ｈ」がカウント値順列変更レジスタ５３６に再度書き込まれると、カウント値順列変更レジスタ５３６のレジスタ値が「１」から「２」に更新される。そして、カウンタ５２１からカウント値の最終値「４０９５」を入力すると、カウント値順列変更回路５２３は、更新規則メモリ５４３から、レジスタ値「２」に対応する「更新規則Ｃ」を選択して設定する。カウント値順列変更回路５２３は、カウンタ５２１から再び初期値「０」以降のカウント値の入力を開始すると、選択設定した「更新規則Ｃ」に従って、カウント値の順列を更新して出力する。この実施の形態では、カウント値順列変更回路５２３は、順列を「４０９５→４０９４→・・・→０」から「１→３→…→４０９５→０→・・・→４０９４」に変更して、カウント値を出力する。
以上のように、カウント値順列変更レジスタ５３６をリセットした後、カウント値順列データ「０１ｈ」をカウント値順列変更レジスタ５３６に再度書き込むことによって、カウント値の順列をさらに変更することができる。
図１０は、カウント値順列変更レジスタ（ＲＳＣ）５３６の例を示す説明図である。カウント値順列変更レジスタ５３６は、カウンタ５２１がカウントアップするカウント値の順列を変更させるためのカウント値順列変更データ「０１ｈ」を設定するレジスタである。図１０に示すように、カウント値順列変更レジスタ５３６は、読出可能な８ビットレジスタであり、初期値が「０（＝００ｈ）」に設定されている。また、カウント値順列変更レジスタ５３６は、ビット０だけが書込および読出ともに可能な状態に構成されている。すなわち、カウント値順列変更レジスタ５３６は、ビット１〜ビット７が書込および読出ともに不可能な状態に構成されている。従って、カウント値順列変更レジスタ５３６のビット１〜ビット７に値を書き込む制御を行っても無効とされ、ビット１〜ビット７から読み出す値は全て「０（＝０００００００ｂ）」である。
なお、カウント値順列変更レジスタ５３６の値は、カウント値順列変更回路５２３が切り替え後の更新規則に従ってカウント値の更新動作を開始したことに応じて、ＣＰＵ５６によってリセットされる。この場合、ＣＰＵ５６は、カウント値順列変更レジスタ５３６に書き込まれている値を、カウント値順列変更データ「０１ｈ」から初期値である「０（＝００ｈ）」に戻す。
比較器５２２は、ランダムＲの最大値（乱数最大値）を指定するための乱数最大値設定データを格納する乱数最大値設定レジスタ（ＲＭＸ）５３５を備える。比較器５２２は、乱数最大値設定レジスタ５３５に格納されている乱数最大値設定データに示される乱数最大値に従って、カウンタ５２１が更新するカウント値の更新範囲を制限する。この実施の形態では、比較器５２２は、カウンタ５２１から入力するカウント値と乱数最大値設定レジスタ５３５に格納されている乱数最大値設定データ（例えば「００ＦＦｈ」）に示される乱数最大値（例えば「２５６」）とを比較する。そして、比較器５２２は、入力したカウント値が乱数最大値以下であると判断すると、入力したカウント値を乱数値記憶回路５３１に出力する。
この実施の形態では、比較器５２２は、具体的には、以下のような制御を行う。比較器５２２は、カウント値の初期値更新の際に、ＣＰＵ５６からカウント値の初期値をもらい、初期値から乱数最大値までのカウント値の個数を求める。例えば、カウント値の初期値が「１５７」であり乱数最大値が「２５６」である場合、比較器５２２は、初期値から乱数最大値までのカウント値の個数を「１００個」と求める。また、比較器５２２は、カウント値順列変更回路５２３からカウント値を入力するに従って、初期値からカウント値をいくつ入力したかをカウントアップする。初期値からカウント値を入力した回数が「１００回」に達すると、比較器５２２は、初期値「１５７」から最大値「２５６」までの全てのカウント値を入力したと判断する。そして、比較器５２２は、全てのカウント値を入力した旨の通知信号をカウンタ５２１に出力する。カウント値の個数で判断することによって、カウント値順列変更回路５２３によってカウント値の順列が変更されている場合であっても、比較器５２２は、カウント値の更新範囲を乱数最大値以下に制限し、全てのカウント値を入力した際にカウンタ５２１に通知信号を出力することができる。
カウント値の更新範囲を比較器５２２が制限する動作について説明する。なお、この実施の形態では、カウント値順列変更回路５２３が更新規則Ａを選択し、乱数最大値設定レジスタ５３５に乱数最大値「２５６」が設定されている場合を説明する。
カウンタ５２１が「０」から「２５６」までカウント値を更新している間、カウント値順列変更回路５２３は、乱数最大値設定レジスタ５３５に設定されている乱数最大値「２５６」にもとづいて、更新規則Ａに従って、「０」から「２５６」までのカウント値をそのまま比較器５２２に出力する。この場合、カウント値順列変更回路５２３は、比較器５２２から乱数最大値「２５６」の値をもらい、カウンタ５２１から入力するカウント値が乱数最大値より大きいか否かを判断し、更新規則が変更されているとき（例えば、更新規則Ｂ）であっても、乱数最大値設定レジスタ５３５に設定されている乱数最大値「２５６」にもとづいて、「２５７」から「４０９５」までのカウント値を比較器５２２に出力しない。カウンタ５２１は、例えば、初期値が「０」と設定されているときに、最終値「２５６」までカウント値を更新すると、通知信号をＣＰＵ５６に出力する。通知信号を出力すると、ＣＰＵ５６によって、カウンタ５２１のカウント値の初期値が変更される。この実施の形態では、ＣＰＵ５６によって、初期値が「５０」に変更される。
なお、カウント値が乱数最大値「２５６」より大きいか否かをカウント値順列変更回路５２３が判断するのでなく、比較器５２２が判定するようにしてもよい。この場合、例えば、比較器５２２は、カウント値が乱数最大値設定レジスタ５３５に設定されている乱数最大値より大きいか否かを判断し、カウント値が乱数最大値より大きいと判断すると、通知信号をカウンタ５２１に出力する。そして、比較器５２２は、カウント値が乱数最大値を超えたと判断すると、クロック信号出力回路５２４が次に乱数発生用クロック信号ＳＩ１を出力する前に、通知信号をカウンタ５２１に出力する。そのようにすることによって、比較器５２２は、クロック信号出力回路５２４が次に乱数発生用クロック信号ＳＩ１を出力するまでの間に、「２５７」から「４０９５」までカウント値を高速にカウントアップさせるようにカウンタ５２１を制御する。そのようにすることによって、カウント値順列変更回路５２３からの値が「２５７」未満のときだけカウント値を乱数値記憶回路５３１に出力するようにし、カウント値順列変更回路５２３からの値が「２５７」以上のときにはカウント値を高速で更新させるようにすることができる。
更新規則Ａにもとづいて、カウント値順列変更回路５２３から、「０」から「２５５」までカウント値を入力している間、比較器５２２は、入力するカウント値が乱数最大値「２５６」以下であるので、入力したカウント値をそのまま乱数値記憶回路５３１に出力する。次に、カウント値順列変更回路５２３から入力するカウント値が「２５６」に達すると、比較器５２２は、入力したカウント値を乱数値記憶回路５３１に出力するとともに、初期値から最大値までの全てのカウント値を入力した旨の通知信号をカウンタ５２１に出力する。具体的には、比較器５２２は、カウント値の初期値変更の際に、ＣＰＵ５６からカウント値の初期値（この実施の形態では、「０」）を入力し、初期値「０」から乱数最大値（この実施の形態では、「２５６」）までのカウント値の個数（この実施の形態では、「２５７個」）を求める。そして、カウント値順列変更回路５２３から入力したカウント値の個数が２５７個に達すると、全てのカウント値を入力した旨の通知信号をカウンタ５２１に出力する。なお、この実施の形態では、ＣＰＵ５６によって初期値が「５０」に変更されるので、カウンタ５２１は、比較器５２２から通知信号を入力しても、カウント値をリセットするとなく、変更後の初期値「５０」からカウント値の更新を行う。
カウンタ５２１が変更後の初期値「５０」から「２５６」までカウント値を更新している間、カウント値順列変更回路５２３は、乱数最大値設定レジスタ５３５に設定されている乱数最大値「２５６」にもとづいて、更新規則Ａに従って、「５０」から「２５６」までのカウント値をそのまま比較器５２２に出力する。また、カウント値順列変更回路５２３は、乱数最大値設定レジスタ５３５に設定されている乱数最大値「２５６」にもとづいて、「２５７」から「４０９５」までのカウント値を比較器５２２に出力せず、カウンタ５２１の更新するカウント値が１周したとき（２５７回更新したとき）に、カウント値順列変更レジスタ５３６にカウント値順列変更データが書き込まれた場合には、カウント値順列変更回路５２３は、カウント値の順列を変更して出力する。例えば、更新規則が更新規則Ｂに変更された場合、カウント値順列変更回路５２３は、カウント値の順列を「２５６→２５５→・・・５０」に変更して出力する。
カウント値順列変更回路５２３から、「２５６」から「５０」までカウント値を入力している間、比較器５２２は、入力したカウント値をそのまま乱数値記憶回路５３１に出力する。次に、カウント値順列変更回路５２３から入力するカウント値が「５０」に達すると、比較器５２２は、入力したカウント値を乱数値記憶回路５３１に出力するとともに、初期値から最大値までの全てのカウント値を入力した旨の通知信号をカウンタ５２１に出力する。具体的には、比較器５２２は、カウント値の初期値変更の際に、ＣＰＵ５６からカウント値の初期値（この実施の形態では、「５０」）をもらい、初期値「５０」から乱数最大値（この実施の形態では、「２５６」）までのカウント値の個数（この実施の形態では、「２０７個」）を求める。そして、カウント値順列変更回路５２３から入力したカウント値の個数が２０７個に達すると、全てのカウント値を入力した旨の通知信号をカウンタ５２１に出力する。
なお、カウント値順列変更回路５２３がカウント値の順列を変更した場合であっても、比較器５２２は、カウント値の個数が２０７個に達すると、通知信号をカウンタ５２１に出力する。そのようにすることによって、カウント値の順列が変更された場合であっても、初期値「５０」から最大値「２５６」までの全てのカウント値を入力したことにもとづいて、通知信号をカウンタ５２１に出力できる。
比較器５２２から通知信号を入力すると、カウンタ５２１は、カウント値の初期値をリセットし「０」に戻す。そして、カウンタ５２１は、「０」からカウント値の更新を行う。カウンタ５２１の値が「０」から再び更新がされると、カウンタ５２１からのカウント値にもとづいて、カウント値順列変更回路５２３は「４９」〜「０」までのカウント値を比較器５２２に出力し、比較器５２２はカウント値順列変更回路５２３からのカウント値の入力にもとづいて乱数値記憶回路５３１にカウント値を出力する。そして、カウンタ５２１は、最終値（この実施の形態では、「４９」）までカウント値を更新すると、カウンタ５２１は、通知信号をＣＰＵ５６に出力する。通知信号を出力すると、ＣＰＵ５６によって、カウンタ５２１のカウント値の初期値が再び変更される。
以上のような動作を繰り返すことによって、比較器５２２は、カウンタ５２１に、「０」から乱数最大値「２５６」まで連続的にカウント値をカウントアップさせ、「０」から「２５６」までの値を乱数値記憶回路５３１にランダムＲ（乱数値）として記憶させる。すなわち、比較器５２２は、カウント値の更新範囲を乱数最大値「２５６」以下に制限して、カウンタ５２１にカウント値を更新させる。
図１１は、乱数最大値設定レジスタ（ＲＭＸ）５３５の例を示す説明図である。図１１（ａ）は、１２ビット乱数回路５０３ａが搭載する乱数最大値設定レジスタ５３５の例を示す。また、図１１（ｂ）は、１６ビット乱数回路５０３ｂが搭載する乱数最大値設定レジスタ５３５の例を示す。まず、１２ビット乱数回路５０３ａが搭載する乱数最大値設定レジスタ５３５について説明する。図１１（ａ）に示すように、１２ビット乱数回路５０３ａにおいて、乱数最大値設定レジスタ５３５は、１６ビットレジスタであり、初期値が「４０９５（＝０ＦＦＦｈ）」に設定されている。乱数最大値設定レジスタ５３５は、ビット０〜ビット１１が書込および読出ともに可能な状態に構成されている。また、乱数最大値設定レジスタ５３５は、ビット１２〜ビット１５が書込および読出ともに不可能な状態に構成されている。従って、１２ビット乱数回路５０３ａにおいて、乱数最大値設定レジスタ５３５のビット１２〜ビット１５に値を書き込む制御を行っても無効とされ、ビット１２〜ビット１５から読み出す値は全て「０（＝００００ｂ）」である。
また、乱数最大値設定レジスタ５３５に設定される乱数最大値は、所定の下限値が定められている。この実施の形態では、乱数最大値設定レジスタ５３５に下限値「２５６」より小さい値を指定する乱数最大値設定データ「００００ｈ」〜「００ＦＥｈ」が書き込まれた場合、ＣＰＵ５６は、乱数最大値設定レジスタ５３５に、初期値「４０９５」を指定する乱数最大値設定データ「０ＦＦＦｈ」を設定しなおす。すなわち、乱数最大値設定レジスタ５３５に設定可能な乱数最大値は「２５６」から「４０９５」までであり、ＣＰＵ５６は、下限値「２５６」より小さい値が設定されていると判断すると、乱数最大値を所定値「４０９５」に設定しなおす。なお、ＣＰＵ５６は、リセットコントローラ５０２によって遊技制御用マイクロコンピュータ５６０（具体的にはＣＰＵ５６）がシステムリセットされるまで、乱数最大値設定データが書き込まれた乱数最大値設定レジスタ５３５を書込不可能に制御する。また、ＣＰＵ５６により書込不可能に制御するのでなく、乱数最大値設定レジスタ５３５は、データが書き込まれた後にリセット信号を入力するまで書込不可能となるように形成されていてもよい。
次に、１６ビット乱数回路５０３ｂが搭載する乱数最大値設定レジスタ５３５について説明する。図１１（ｂ）に示すように、１６ビット乱数回路５０３ｂにおいて、乱数最大値設定レジスタ５３５は、１６ビットレジスタであり、初期値が「６５５３５（＝ＦＦＦＦｈ）」に設定されている。また、１６ビット乱数回路５０３ｂにおいて、乱数最大値設定レジスタ５３５は、ビット０〜ビット１５の全てのビットが書込および読出ともに可能な状態に構成されている。
また、乱数最大値設定レジスタ５３５に下限値「２５６」より小さい値を指定する乱数最大値設定データ「００００ｈ」〜「００ＦＥｈ」が書き込まれた場合、ＣＰＵ５６は、乱数最大値設定レジスタ５３５に、初期値「６５５３５」を指定する乱数最大値設定データ「ＦＦＦＦｈ」を設定しなおす。すなわち、乱数最大値設定レジスタ５３５に設定可能な乱数最大値は「２５６」から「６５５３５」までであり、ＣＰＵ５６は、下限値「２５６」より小さい値が設定されていると判断すると、乱数最大値を所定値「６５５３５」に設定しなおす。なお、ＣＰＵ５６は、リセットコントローラ５０２によって遊技制御用マイクロコンピュータ５６０（具体的にはＣＰＵ５６）がシステムリセットされるまで、乱数最大値設定データが書き込まれた乱数最大値設定レジスタ５３５を書込不可能に制御する。また、ＣＰＵ５６により書込不可能に制御するのでなく、乱数最大値設定レジスタ５３５は、データが書き込まれた後にリセット信号を入力するまで書込不可能となるように形成されていてもよい。
クロック信号出力回路５２４は、セレクタ５２８および反転回路５３２に出力するクロック信号の周期（すなわち、カウント値の更新周期）を指定するための周期設定データを格納する周期設定レジスタ（ＲＰＳ）５３７を備える。クロック信号出力回路５２４は、周期設定レジスタ５３７に格納されている周期設定データに基づいて、遊技制御用マイクロコンピュータ５６０が搭載するクロック回路５０１から入力する基準クロック信号ＣＬＫを分周して、乱数回路５０３内部で乱数値の生成に用いるクロック信号（乱数発生用クロック信号ＳＩ１）を生成する。そのようにすることによって、クロック信号出力回路５２４は、クロック信号を所定回数入力したことを条件に、カウント値Ｃを更新させるための乱数発生用クロック信号ＳＩ１をカウンタ５２１に出力するように動作する。なお、周期設定データとは、クロック回路５０１から入力した基準クロック信号ＣＬＫを何分周させるかを設定するためのデータである。また、クロック出力回路５２４は、生成した乱数発生用クロック信号ＳＩ１をセレクタ５２８および反転回路５３２に出力する。例えば、周期設定レジスタ５３７に周期設定データ「０Ｆｈ（＝１６）」が書き込まれている場合、クロック信号出力回路５２４は、クロック回路５０１から入力する基準クロック信号ＣＬＫを１６分周して乱数発生用クロック信号ＳＩ１を生成する。この場合、クロック信号出力回路５２４が生成する乱数発生用クロック信号ＳＩ１の周期は、「システムクロック信号の周期×１２８×１６」となる。
図１２は、周期設定レジスタ（ＲＰＳ）５３７の例を示す説明図である。図１２に示すように、周期設定レジスタ５３７は、８ビットレジスタであり、初期値が「２５６（＝ＦＦｈ）」に設定されている。また、周期設定レジスタ５３７は、書込および読出ともに可能な状態に構成されている。
また、周期設定レジスタ５３７に設定される周期設定データの値は、所定の下限値が定められている。この実施の形態では、周期設定レジスタ５３７に下限値「システムクロック信号の周期×１２８×７」より小さい値を指定する周期設定データ「００ｈ〜０６ｈ」が書き込まれた場合、ＣＰＵ５６は、周期設定レジスタ５３７に下限値「システムクロック信号の周期×１２８×７」を指定する周期設定データ「０７ｈ」を設定しなおす。すなわち、周期設定レジスタ５３７に設定可能な周期は「システムクロック信号の周期×１２８×７」から「システムクロック信号の周期×１２８×２５６」までであり、ＣＰＵ５６は、下限値より小さい値が設定されていると判断すると、周期設定データを設定しなおす。なお、ＣＰＵ５６は、リセットコントローラ５０２によって遊技制御用マイクロコンピュータ５６０（具体的にはＣＰＵ５６）がシステムリセットされるまで、周期設定データが書き込まれた周期設定レジスタ５３７を書込不可能に制御する。また、ＣＰＵ５６により書込不可能に制御するのでなく、周期設定レジスタ５３７は、データが書き込まれた後にリセット信号を入力するまで書込不可能となるように形成されていてもよい。
なお、周期設定レジスタ５３７に下限値としての周期設定データを設定することなく、設定された周期設定データにもとづいて、例えばクロック信号出力回路５２４が基準クロック信号ＣＬＫをそのままカウンタ５２１および反転回路５３２に出力するようにしてもよい。この場合、ＣＰＵ５６は、周期設定レジスタ５３７に設定される周期設定データの値を下限値と比較して設定しなおす処理を行う必要がなくなる。また、カウンタ５２１は、クロック信号出力回路５２４から基準クロック信号ＣＬＫを入力する毎にカウント値Ｃを更新することになる。
カウント値更新信号出力回路５２５は、カウント値更新データ「０１ｈ」を格納するカウント値更新レジスタ（ＲＧＮ）５３８を備える。カウント値更新データとは、カウント値の更新を要求するためのデータである。カウント値更新信号出力回路５２５は、カウント値更新レジスタ５３８にカウント値更新データ「０１ｈ」が書き込まれたことに応じて、カウント値更新信号ＳＩ３をセレクタ５２８に出力する。
図１３は、カウント値更新レジスタ５３８の例を示す説明図である。図１３に示すように、カウント値更新レジスタ５３８は、読出不能な８ビットレジスタであり、ビット０のみが書込可能な状態に構成されている。従って、カウント値更新レジスタ５３８のビット１〜ビット７に値を書き込む制御を行っても無効とされる。
乱数値読取信号出力回路５２６は、乱数値取込データ「０１ｈ」を格納する乱数値取込レジスタ（ＲＬＴ）５３９を備える。乱数値取込データとは、乱数値記憶回路５３１へのカウント値の取込を要求するためのデータである。乱数値読取信号出力回路５２６は、乱数値取込レジスタ５３９に乱数値取込データ「０１ｈ」が書き込まれたことに応じて、乱数値の読み取りを要求するための乱数値読取信号をラッチ信号生成回路５３３に出力する。
図１４は、乱数値取込レジスタ５３９の例を示す説明図である。図１４に示すように、乱数値取込レジスタ５３９は、読出不能な８ビットレジスタである。また、乱数値取込レジスタ５３９は、ビット０だけが書込可能な状態に構成されている。すなわち、乱数値取込レジスタ５３９のビット１〜ビット７に値を書き込む制御を行っても無効とされる。
乱数更新方式選択信号出力回路５２７は、乱数更新方式選択データを格納する乱数更新方式選択レジスタ（ＲＴＳ）５４０を備える。乱数更新方式選択データとは、ランダムＲの値を更新する方式である各乱数更新方式のうち、いずれかの乱数更新方式を指定するためのデータである。乱数更新方式選択信号出力回路５２７は、乱数更新方式選択レジスタ５４０に乱数更新方式選択データが書き込まれたことに応じて、書き込まれた乱数更新方式選択データによって指定される乱数更新方式に対応する乱数更新方式選択信号を、セレクタ５２８およびラッチ信号生成回路５３３に出力する。
図１５（Ａ）は、乱数更新方式選択レジスタ５４０の例を示す説明図である。図１５（Ａ）に示すように、乱数更新方式選択レジスタ５４０は、８ビットレジスタであり、初期値が「００ｈ」に設定されている。また、乱数更新方式選択レジスタ５４０は、ビット０〜ビット１が書込および読出ともに可能な状態に構成されている。また、乱数更新方式選択レジスタ５４０は、ビット２〜ビット７が書込および読出ともに不可能な状態に構成されている。従って、乱数更新方式選択レジスタ５４０のビット２〜ビット７に値を書き込む制御を行っても無効とされ、ビット２〜ビット７から読み出す値は全て「０（＝００００００ｂ）」である。
図１５（Ｂ）は、乱数更新方式選択レジスタ５４０に書き込まれる乱数更新方式選択データの一例の説明図である。図１５（Ｂ）に示すように、乱数更新方式選択データは、２ビットのデータから構成される。乱数更新方式選択データ「０１ｂ」は、第１の乱数更新方式を指定するために用いられる。また、乱数更新方式選択データ「１０ｂ」は、第２の乱数更新方式を指定するために用いられる。なお、この実施の形態では、第１の乱数更新方式とは、カウント値更新信号出力回路５２５からカウント値更新信号ＳＩ３が出力されたことをトリガとして、カウント値を更新する方式である。また、第２の乱数更新方式とは、クロック信号出力回路５２４から乱数発生用クロック信号ＳＩ１が出力されたことをトリガとして、カウント値を更新する方式である。また、乱数更新方式選択データ「０１ｂ」または「１０ｂ」が乱数更新方式選択レジスタ５４０に書き込まれた場合、乱数回路５０３は起動可能な状態となる。一方、乱数更新方式選択データ「００ｂ」または「１１ｂ」が乱数更新方式選択レジスタ５４０に書き込まれた場合、乱数回路５０３は起動不能な状態となる。
セレクタ５２８は、カウント値更新信号出力回路５２５から出力されるカウント値更新信号ＳＩ３、またはクロック信号出力回路５２４から出力される乱数発生用クロック信号ＳＩ１のいずれかを選択してカウンタ５２１に出力する。セレクタ５２８は、乱数更新方式選択信号出力回路５２７から第１の乱数更新方式に対応する乱数更新方式選択信号（第１の乱数更新方式選択信号ともいう）が入力されると、カウント値更新信号出力回路５２５から出力されるカウント値更新信号ＳＩ３を選択してカウンタ５２１に出力する。一方、セレクタ５２８は、乱数更新方式選択信号出力回路５２７から第２の乱数更新方式に対応する乱数更新方式選択信号（第２の乱数更新方式選択信号ともいう）が入力されると、クロック信号出力回路５２４から出力される乱数発生用クロック信号ＳＩ１を選択してカウンタ５２１に出力する。なお、セレクタ５２８は、乱数更新方式選択信号出力回路５２７から第１の更新方式選択信号が入力されると、カウント値更新信号出力回路５２５から出力されるカウント値更新信号ＳＩ３に応じて、クロック信号出力回路５２４から出力される乱数発生用クロック信号ＳＩ１に同期した数値データの更新を指示する数値更新指示信号を、カウンタ５２１に出力してもよい。
乱数回路起動信号出力回路５３０は、乱数回路起動データ「８０ｈ」を格納する乱数回路起動レジスタ（ＲＳＴ）５４１を備える。乱数回路起動データとは、乱数回路５０３の起動を要求するためのデータである。乱数回路起動信号出力回路５３０は、乱数回路起動レジスタ５４１に乱数回路起動データ「８０ｈ」が書き込まれると、所定の乱数回路起動信号をカウンタ５２１およびクロック信号出力回路５３７に出力し、カウンタ５２１およびクロック信号出力回路５２４をオンにさせる。そして、カウンタ５２１によるカウント値の更新動作とクロック信号出力回路５２４による内部クロック信号の出力動作とを開始させることによって、乱数回路５０３を起動させる。
図１６は、乱数回路起動レジスタ５４１の例を示す説明図である。図１６に示すように、乱数回路起動レジスタ５４１は、８ビットレジスタであり、初期値が「００ｈ」に設定されている。乱数回路起動レジスタ５４１は、ビット７だけが書込および読出ともに可能な状態に構成されている。また、乱数回路起動レジスタ５４１は、ビット０〜ビット６が書込および読出ともに不可能な状態に構成されている。すなわち、乱数回路起動レジスタ５４１のビット０〜ビット６に値を書き込む制御を行っても無効とされ、ビット０〜ビット６から読み出す値は全て「０（＝００００００ｂ）」である。
乱数値記憶回路５３１は、例えば１６ビットレジスタであり、遊技制御処理における大当り判定において用いられる乱数であるランダムＲの値を格納する。乱数値記憶回路５３１は、ラッチ信号生成回路５３３からラッチ信号ＳＬを入力したことに応じて、カウンタ５２１から比較器５２２を介して出力されるカウント値ＣをランダムＲの値として格納する。そして、乱数値記憶回路５３１は、ラッチ信号生成回路５３３からラッチ信号ＳＬを入力するごとに、カウンタ５２１が更新するカウント値Ｃを読み込んでランダムＲの値を記憶する。
図１７は、乱数値記憶回路５３１の一構成例を示す回路図である。乱数値記憶回路５３１は、図１７に示すように、２個のＡＮＤ回路２０１，２０３と、２個のＮＯＴ回路２０２，２０４と、１６個のフリップフロップ回路２１０１〜２１１６と、１６個のＯＲ回路２２０１〜２２１６とを含む。
図１７に示すように、ＡＮＤ回路２０１の入力端子は、ラッチ信号生成回路５３３の出力端子とＮＯＴ回路２０４の出力端子とに接続され、出力端子は、ＮＯＴ回路２０２の入力端子とフリップフロップ回路２１０１〜２１１６のクロック端子Ｃｌｋ１〜Ｃｌｋ１６とに接続されている。ＮＯＴ回路２０２の入力端子は、ＡＮＤ回路２０１の出力端子に接続され、出力端子は、ＡＮＤ回路２０３の一方の入力端子に接続されている。
ＡＮＤ回路２０３の入力端子は、ＮＯＴ回路２０２の出力端子と遊技制御用マイクロコンピュータ５６０が搭載するＣＰＵ５６とに接続され、出力端子は、ＮＯＴ回路２０４の入力端子に接続されている。ＮＯＴ回路２０４の入力端子は、ＡＮＤ回路２０３の出力端子に接続され、出力端子は、ＡＮＤ回路２０１の一方の入力端子とＯＲ回路２２０１〜２２１６の一方の入力端子とに接続されている。
フリップフロップ回路２１０１〜２１１６の入力端子Ｄ１〜Ｄ１６は、比較器５２２の出力端子に接続されている。フリップフロップ回路２１０１〜２１１６のクロック端子Ｃｌｋ１〜Ｃｌｋ１６は、ＡＮＤ回路２０１の出力端子に接続され、出力端子Ｑ１〜Ｑ１６は、ＯＲ回路２２０１〜２２１６の他方の入力端子に接続されている。
ＯＲ回路２２０１〜２２１６の入力端子は、ＮＯＴ回路２０４の出力端子とフリップフロップ回路２１０１〜２１１６の出力端子とに接続され、出力端子は、遊技制御用マイクロコンピュータ５６０が搭載するＣＰＵ５６に接続されている。
乱数値記憶回路５３１の動作について説明する。図１８は、乱数値記憶回路５３１に各信号が入力されるタイミング、および乱数値記憶回路５３１が各信号を出力するタイミングを示すタイミングチャートである。図１８に示すように、遊技制御用マイクロコンピュータ５６０が搭載するＣＰＵ５６から出力制御信号ＳＣ（この実施の形態では、ハイレベル信号）が入力されていない場合（すなわち、ＡＮＤ回路２０３の一方の入力端子への入力がローレベルの場合）、ラッチ信号生成回路５３３からラッチ信号ＳＬが入力されると（図１８に示す例では、タイミングＴ１，Ｔ２，Ｔ７のとき）、ＡＮＤ回路２０１の２つの入力端子への入力はともにハイレベルとなる。そのため、ＡＮＤ回路２０１の出力端子から出力される信号ＳＲはハイレベルとなる。そして、ＡＮＤ回路２０１から出力された信号ＳＲは、フリップフロップ回路２１０１〜２１１６のクロック端子Ｃｌｋ１〜Ｃｌｋ１６に入力される。
フリップフロップ回路２１０１〜２１１６は、クロック端子Ｃｌｋ１〜Ｃｌｋ１６から入力される信号ＳＲの立ち上がりエッヂに応答して、比較器５２２から入力端子Ｄ１〜Ｄ１６を介して入力されるカウント値ＣのビットデータＣ１〜Ｃ１６を乱数値のビットデータＲ１〜Ｒ１６としてラッチして記憶する。また、フリップフロップ回路２１０１〜２１１６は、記憶するランダムＲのビットデータＲ１〜Ｒ１６を出力端子Ｑ１〜Ｑ１６から出力する。
出力制御信号ＳＣが入力されていない場合（図１８に示す例では、タイミングＴ３までの期間およびタイミングＴ６以降の期間）、ＡＮＤ回路２０３の一方の入力端子への入力がローレベルとなるので、ＡＮＤ回路２０３の出力端子から出力される信号ＳＧはローレベルとなる。ＡＮＤ回路２０３が出力する信号ＳＧは、ＮＯＴ回路２０４において反転され、ハイレベルの信号とされる。そして、ＯＲ回路２２０１〜２２１６の一方の入力端子に、ＮＯＴ回路２０４からハイレベルの信号が入力される。
以上のように、ＯＲ回路２２０１〜２２１６の一方の入力端子への入力がハイレベルとなるので、他方の入力端子に入力される信号がハイレベルであるかローレベルであるかに関わらず、ＯＲ回路２２０１〜２２１６はハイレベルの信号を出力する。すなわち、入力されるランダムＲのビットデータＲ１〜Ｒ１６の値が「０」であるか「１」であるかに関わらず、ＯＲ回路２２０１〜２２１６から出力される信号ＳＯ１〜ＳＯ１６は、全てハイレベル（「１」）となる。そのようにすることによって、乱数値記憶回路５３１から出力される値は、常に「６５５３５（＝１１１１１１１１１１１１１１１１ｂ）」となり、乱数値記憶回路５３１からランダムＲを読み出すことができない状態となる。すなわち、乱数値記憶回路５３１から乱数を読み出そうとしても、乱数値記憶回路５３１から常に同じ値「６５５３５」しか読み出せない状態となり、出力制御信号ＳＣが入力されていない場合、乱数値記憶回路５３１は、読出不能（ディスエーブル）状態となる。なお、１６ビット乱数回路５０３ｂを用いる場合、乱数値としての値「６５５３５」が用いられる可能性がある。この場合、ＣＰＵ５６は、値「６５５３５」を読み込んだとしても、その値が乱数であるのか読出不能状態であるのかを判断することができない。そのため、図３７に示す各大当り判定用の判定テーブルにおいて、あらかじめランダムＲが「６５５３５」である場合には「はずれ」と判定するように設定しておけばよい。
ラッチ信号生成回路５３３からラッチ信号ＳＬが入力されていないときに、ＣＰＵ５６から出力制御信号ＳＣが入力されると（図１８に示す例では、タイミングＴ４からタイミングＴ６までの期間）、ＡＮＤ回路２０３の２つの入力端子への入力がともにハイレベルとなるので、ＡＮＤ回路２０３の出力端子から出力される信号ＳＧはハイレベルとなる。ＡＮＤ回路２０３が出力する信号ＳＧは、ＮＯＴ回路２０４において反転され、ローレベルの信号とされる。そして、ＯＲ回路２２０１〜２２１６の一方の入力端子に、ＮＯＴ回路２０４からローレベルの信号が入力される。
以上のように、ＯＲ回路２２０１〜２２１６の一方の入力端子への入力がローレベルとなるので、他方の入力端子に入力される信号がハイレベルの場合、ＯＲ回路２２０１〜２２１６の出力端子からハイレベルの信号が出力される。また、ＯＲ回路２２０１〜２２１６の他方の入力端子に入力される信号がローレベルの場合、ＯＲ回路２２０１〜２２１６からローレベルの信号が出力される。すなわち、ＯＲ回路２２０１〜２２１６の他方の入力端子に入力されるランダムＲのビットデータＲ１〜Ｒ１６の値は、ＯＲ回路２２０１〜２２１６の出力端子からそのまま（すなわち、ビットデータＲ１〜Ｒ１６の値が「１」のときは「１」が、「０」のときは「０」）出力される。そのようにすることによって、乱数値記憶回路５３１からのランダムＲの読出が可能となる。すなわち、出力制御信号ＳＣが入力されている場合、乱数値記憶回路５３１は、読出可能（イネーブル）状態になる。
ただし、ＣＰＵ５６から出力制御信号ＳＣが入力される前に、ラッチ信号生成回路５３３からラッチ信号ＳＬが入力されている場合には、ＡＮＤ回路２０３の一方の入力端子への入力がローレベルとなるので、ラッチ信号ＳＬが入力されている状態のままで、出力制御信号ＳＣが入力されても（図１８に示す例では、タイミングＴ３からタイミングＴ４の期間）、ＡＮＤ回路２０３の出力端子から出力される信号ＳＧはローレベルのままとなる。ＡＮＤ回路２０３が出力する信号ＳＧは、ＮＯＴ回路２０４において反転され、ハイレベルの信号とされる。そして、ＯＲ回路２２０１〜２２１６の一方の入力端子に、ＮＯＴ回路２０４からハイレベルの信号が入力される。
以上のように、ＯＲ回路２２０１〜２２１６の一方の入力端子への入力がハイレベルとなるので、他方の入力端子に入力される信号がハイレベルであるかローレベルであるかに関わらず、ＯＲ回路２２０１〜２２１６から出力される信号ＳＯ１〜ＳＯ１６は全てハイレベルとなる。そして、出力制御信号ＳＣが入力されているにも関わらず、乱数値記憶回路５３１からランダムＲを読み出すことができない状態のままとなる。すなわち、ラッチ信号ＳＬが入力されている場合、乱数値記憶回路５３１は、出力制御信号ＳＣを受信不可能な状態となる。なお、１６ビット乱数回路５０３ｂを用いる場合、乱数値としての値「６５５３５」が用いられる可能性がある。この場合、ＣＰＵ５６は、値「６５５３５」を読み込んだとしても、その値が乱数であるのか読出不能状態であるのかを判断することができない。そのため、図３７に示す各大当り判定用の判定テーブルにおいて、あらかじめランダムＲが「６５５３５」である場合には「はずれ」と判定するように設定しておけばよい。
また、ラッチ信号生成回路５３３からラッチ信号ＳＬが入力される前に、ＣＰＵ５６から出力制御信号ＳＣが入力されている場合、ＡＮＤ回路２０１の一方の入力端子への入力がローレベルとなるので、出力制御信号ＳＣが入力されているままの状態で、ラッチ信号ＳＬが入力されても（図１８に示す例では、タイミングＴ５）、ＡＮＤ回路２０１の出力端子から出力される信号ＳＲはローレベルのままとなる。そのため、フリップフロップ回路２１０１〜２１１６のクロック端子Ｃｌｋ１〜Ｃｌｋ１６に入力される信号ＳＲは、ローレベルからハイレベルに立ち上がらず、フリップフロップ回路２１０１〜２１１６に格納されているランダムＲのビットデータＲ１〜Ｒ１６は、ラッチ信号ＳＬが入力されているにも関わらず、更新されない。すなわち、出力制御信号ＳＣが入力されている場合、乱数値記憶回路５３１は、ラッチ信号ＳＬを受信不可能な状態となる。
反転回路５３２は、クロック信号出力回路５２４から入力する乱数発生用クロック信号ＳＩ１における信号レベルを反転させることによって、クロック信号の極性を反転させた反転クロック信号ＳＩ２を生成する。また、反転回路５３２は、生成した反転クロック信号ＳＩ２をラッチ信号生成回路５３３に出力する。
ラッチ信号生成回路５３３は、セレクタおよびフリップフロップ回路等を用いて構成される。ラッチ信号生成回路５３３は、乱数値読取信号出力回路５２６からの乱数値読取信号と反転回路５３２からの反転クロック信号ＳＩ２とを入力し、乱数値記憶回路５３１に乱数値を記憶させるためのラッチ信号ＳＬを出力する。また、ラッチ信号生成回路５３３は、乱数更新方式選択信号出力回路５２７からの乱数更新方式選択信号によって指定された乱数値更新方式に応じて、ラッチ信号ＳＬを出力する。この場合、ラッチ信号生成回路５３３は、乱数更新方式選択信号出力回路５２７から第１の乱数更新方式選択信号が入力された場合、反転回路５３２から出力される反転クロック信号ＳＩ２を選択し、ラッチ信号ＳＬとして乱数値記憶回路５３１に出力する。一方、ラッチ信号生成回路５３３は、乱数更新方式選択信号出力回路５２７から第２の乱数更新方式選択信号が入力された場合、乱数値読取信号出力回路５２６から出力される乱数値読取信号を、反転回路５３２から出力される反転クロック信号ＳＩ２の立ち上がりエッヂに同期させて、ラッチ信号ＳＬとして乱数値記憶回路５３１に出力する。
タイマ回路５３４は、始動口１４への遊技球の入賞を検出した旨の入賞検出信号ＳＳを始動口スイッチ１４ａから入力する。また、タイマ回路５３４は、始動口スイッチ１４ａから入賞検出信号ＳＳが継続して入力されている時間を計測する。そして、タイマ回路５３４は、計測時間が所定期間（例えば、３ｍｓ）になると、乱数値読取信号出力回路５２６の乱数値取込レジスタ５３９に乱数値取込データ「０１ｈ」を書き込む。例えば、タイマ回路５３４は、ハイレベルの信号が入力されたことに応じて起動するアップカウンタまたはダウンカウンタによって構成される。タイマ回路５３４は、始動口スイッチ１４ａからの入力がハイレベルとなっている間（すなわち、入賞検出信号ＳＳが継続して入力されている間）、クロック回路５０１から順次入力する基準クロック信号ＣＬＫをアップカウントまたはダウンカウントする。そして、タイマ回路５３４は、アップカウントまたはダウンカウントするカウント値が３ｍｓに対応する値になると、始動口スイッチ１４ａから入賞検出信号ＳＳが入力されたと判断して、乱数値取込データ「０１ｈ」を乱数値取込レジスタ５３９に書き込む。
次に、シリアル通信回路５０５の構成について説明する。シリアル通信回路５０５は、全二重方式、非同期方式および標準ＮＲＺ（ノンリターンゼロ）符号化を用いたデータフォーマットで、各制御基板（例えば、払出制御基板３７や演出制御基板８０）とシリアル通信を行う。シリアル通信回路５０５は、各制御基板に各種データ（例えば、賞球個数信号や演出制御コマンド）を送信する送信部と、各制御基板からの各種データ（例えば、賞球ＡＣＫコマンド）を受信する受信部とを含む。
図１９は、シリアル通信回路５０５の送信部の構成例を示すブロック図である。また、図２０は、シリアル通信回路５０５の受信部の構成例を示すブロック図である。シリアル通信回路５０５は、ボーレートレジスタ７０２、ボーレート生成回路７０３、２つのステータスレジスタ７０５，７０６、３つの制御レジスタ７０７，７０８，７０９、送信データレジスタ７１０、受信データレジスタ７１１、送信用シフトレジスタ７１２、受信用シフトレジスタ７１３、割り込み制御回路７１４、送信フォーマット／パリティ生成回路７１５および受信フォーマット／パリティチェック回路７１６を含む。また、図１９に示すように、シリアル通信回路５０５の送信部は、これらの構成要素のうち、ボーレートレジスタ７０２、ボーレート生成回路７０３、ステータスレジスタＡ７０５、制御レジスタ７０７，７０８，７０９、送信データレジスタ７１０、送信用シフトレジスタ７１２、割り込み制御回路７１４および送信フォーマット／パリティ生成回路７１５によって構成される。また、図２０に示すように、シリアル通信回路５０５の受信部は、これらの構成要素のうち、ボーレートレジスタ７０２、ボーレート生成回路７０３、ステータスレジスタ７０５，７０６、制御レジスタ７０７，７０８，７０９、受信データレジスタ７１１、受信用シフトレジスタ７１３、割り込み制御回路７１４および受信フォーマット／パリティチェック回路７１６によって構成される。
なお、シリアル通信回路５０５において、送信部と受信部とは、実際には、共通の回路を用いて構成される。そして、シリアル通信回路５０５は、上記に示したように、シリアル通信回路５０５の各構成要素を使い分けて用いることによって、送信回路または受信回路として機能する。
まず、シリアル通信回路５０５が各制御基板と送受信するデータのデータフォーマットを説明する。図２１は、シリアル通信５０５が各制御基板と送受信するデータのデータフォーマットの例を示す説明図である。図２１に示すように、シリアル通信回路５０５が送受信するデータは、スタートビット、データおよびストップビットを含む１フレームとして構成される。また、シリアル通信回路５０５が送受信するデータのデータ長は、後述するシリアル通信回路設定処理において初期設定を行えば、８ビットまたは９ビットのいずれかに設定できる。図２１（ａ）には、データ長を８ビットに設定した場合のデータフォーマットの例が示されている。また、図２１（ｂ）には、データ長を９ビットに設定した場合のデータフォーマットの例が示されている。
図２１に示すように、シリアル通信回路５０５が送受信するデータは、ハイレベル（論理「１」）のアイドルデータの後に出力される、１フレームの始まりであることを示すスタートビット（論理「０」）を含む。また、スタートビットに続いて、８ビットまたは９ビットの送受信データを含む。そして、送受信データに続いて、１フレームの終わりであることを示すストップビット（論理「１」）を含む。
シリアル通信回路５０５は、図２１に示すデータフォーマットに従って、送受信データの最下位ビット（ビット０）からデータを送受信する。また、後述するシリアル通信回路設定処理において初期設定を行えば、送受信データにパリティビットを付加するように設定することもできる。パリティビットを付加するように設定した場合、送受信データの最上位ビットがパリティビット（奇数パリティまたは偶数パリティ）として用いられる。例えば、データ長を８ビットに設定した場合、送受信データのビット７がパリティビットとして用いられる。また、例えば、データ長を９ビットに設定した場合、送受信データのビット８がパリティビットとして用いられる。
ボーレート生成回路７０３は、クロック回路５０１が出力するクロック信号およびボーレートレジスタ７０２に設定されている設定値（ボーレート設定値ともいう）にもとづいて、シリアル通信回路５０５が用いるボーレートを生成する。この場合、ボーレート生成回路７０３は、クロック信号およびボーレート設定値にもとづいて、所定の計算式を用いてボーレートを求める。例えば、ボーレート生成回路７０３は、式（１）を用いて、シリアル通信回路５０５が用いるボーレートを求める。
ボーレート＝クロック周波数／（ボーレート設定値×１６） 式（１）
図２２は、ボーレートレジスタ（ＳＩＢＲ）７０２を示す説明図である。ボーレートレジスタ７０２は、ボーレート生成回路７０３が生成するボーレートの値を指定するための所定の設定値を設定するレジスタである。例えば、ボーレートレジスタ７０２が式（１）を用いてボーレートを求め、クロック周波数が３ＭＨｚであるとする。この場合、所望の目標ボーレートが１２００ｂｐｓであるとすると、ボーレートレジスタ７０２に設定値「１５６」が設定される。すると、ボーレート生成回路７０３は、クロック周波数「３ＭＨｚ」およびボーレート設定値「１５６」にもとづいて、式（１）を用いて、ボーレート「１２０１．９２ｂｐｓ」を生成する。ボーレートレジスタ７０２は、１６ビットレジスタであり、初期値が「０（＝００ｈ）」に設定されている。また、ボーレートレジスタ７０２のビット０〜ビット１２が書込および読出ともに可能である。また、ボーレートレジスタ７０２のビット１３〜ビット１５は、書込および読出ともに不可能である。従って、ボーレートレジスタ７０２のビット１３〜ビット１５に値を書き込む制御を行っても無効とされ、ビット１３〜ビット１５から読み出す値は全て「０（＝００００ｂ）」である。
図２３（Ａ）は、制御レジスタＡ（ＳＩＣＬ１）７０７の例を示す説明図である。制御レジスタＡ７０７は、シリアル通信回路５０５の通信フォーマットを設定するレジスタである。この実施の形態では、制御レジスタＡ７０７の各ビットの値が設定されることによって、シリアル通信回路５０５の通信フォーマットが設定される。制御レジスタＡ７０７には、送受信データのデータ形式や各種通信方式等の通信フォーマットを設定するための通信フォーマット設定データが設定される。図２３（Ａ）に示すように、制御レジスタＡ７０７は、８ビットレジスタであり、初期値が「０（＝００ｈ）」に設定されている。また、制御レジスタＡ７０７のビット０〜ビット４が書込および読出ともに可能である。また、制御レジスタＡ７０７のビット５〜ビット７が書込および読出ともに不可能である。従って、制御レジスタＡ７０７のビット５〜ビット７に値を書き込む制御を行っても無効とされ、ビット５〜ビット７から読み出す値は全て「０（＝００００ｂ）」である。
図２３（Ｂ）は、制御レジスタＡ７０７に設定される通信フォーマット設定データの一例の説明図である。図２３（Ｂ）に示すように、制御レジスタＡ７０７のビット４（ビット名「Ｍ」）には、送受信するデータのデータ長を設定するための設定データが設定される。図２３（Ｂ）に示すように、ビット４を「０」に設定することによって、送受信データのデータ長が８ビットに設定される。また、ビット４を「１」に設定することによって、送受信データのデータ長が９ビットに設定される。
制御レジスタＡ７０７のビット３（ビット名「ＷＡＫＥ」）には、スタンバイ状態の受信回路（シリアル通信回路５０５の受信部）をウエイクアップする（オンライン状態にさせる）ウエイクアップ方式を設定するための設定データが設定される。図２３（Ｂ）に示すように、ビット３を「０」に設定することによって、アイドルラインを認識したときにウエイクアップするアイドルラインウエイクアップ方式が設定される。また、ビット３を「１」に設定することによって、所定のアドレスマークを認識することによってウエイクアップするアドレスマークウエイクアップ方式が設定される。
制御レジスタＡ７０７のビット２（ビット名「ＩＬＴ」）には、受信データのアイドルデータの検出方式を選択するための設定データが設定される。図２３（Ｂ）に示すように、ビット２を「０」に設定することによって、受信データに含まれるスタートビットの後からアイドルデータを検出する検出方式が設定される。また、ビット２を「１」に設定することによって、受信データに含まれるストップビットの後からアイドルデータを検出する検出方式が設定される。
制御レジスタＡ７０７のビット１（ビット名「ＰＥ」）には、パリティ機能を使用するか否かを設定するための設定データが設定される。図２３（Ｂ）に示すように、ビット１を「０」に設定することによって、パリティ機能を使用しないように設定される。また、ビット１を「１」に設定することによって、パリティ機能を使用するように設定される。
制御レジスタＡ７０７のビット０（ビット名「ＰＴ」）には、パリティ機能を使用すると設定した場合のパリティの種類を設定するための設定データが設定される。図２３（Ｂ）に示すように、ビット０を「０」に設定することによって、パリティの種類として偶数パリティが設定される。また、ビット０を「１」に設定することによって、パリティの種類として奇数パリティが設定される。
図２４（Ａ）は、制御レジスタＢ（ＳＩＣＬ２）７０８の例を示す説明図である。制御レジスタＢ７０８は、シリアル通信回路５０５の割り込み要求を許可するか否かが設定されるレジスタである。この実施の形態では、制御レジスタＢ７０８の各ビットの値が設定されることによって、シリアル通信回路５０５からの割り込み要求を許可するか禁止するかが設定される。制御レジスタＢ７０８には、各種割り込み要求を許可するか否かを示す割り込み要求設定データが主として設定される。なお、制御レジスタＢ７０８には、割り込み要求設定データ以外に、シリアル通信回路５０５の各種設定を行うための設定データも設定される。図２４（Ａ）に示すように、制御レジスタＢ７０８は、８ビットレジスタであり、初期値が「０（＝００ｈ）」に設定されている。また、制御レジスタＢ７０８のビット０〜ビット７は、書込および読出ともに可能である。
図２４（Ｂ）は、制御レジスタＢ７０８に設定される割り込み要求設定データの一例を示す説明図である。図２４（Ｂ）に示すように、制御レジスタＢ７０８のビット７（ビット名「ＴＩＥ」）には、データの送信時に行う割り込み要求である送信割り込み要求を許可するか否かを示す設定データが設定される。図２４（Ｂ）に示すように、ビット７を「０」に設定することによって、送信割り込み要求を禁止するように設定される。また、ビット７を「１」に設定することによって、送信割り込み要求を許可するように設定される。
制御レジスタＢ７０８のビット６（ビット名「ＴＣＩＥ」）には、データの送信完了時に行う割り込み要求である送信完了割り込み要求を許可するか否かを示す設定データが設定される。図２４（Ｂ）に示すように、ビット６を「０」に設定することによって、送信完了割り込み要求を禁止するように設定される。また、ビット６を「１」に設定することによって、送信完了割り込み要求を許可するように設定される。
制御レジスタＢ７０８のビット５（ビット名「ＲＩＥ」）には、データの受信時に行う割り込み要求である受信割り込み要求を許可するか否かを示す設定データが設定される。図２４（Ｂ）に示すように、ビット５を「０」に設定することによって、受信割り込み要求を禁止するように設定される。また、ビット５を「１」に設定することによって、受信割り込み要求を許可するように設定される。
制御レジスタＢ７０８のビット４（ビット名「ＩＬＩＥ」）には、受信データのアイドルラインを検出したときに行う割り込み要求であるアイドルライン割り込み要求を許可するか否かを示す設定データが設定される。図２４（Ｂ）に示すように、ビット４を「０」に設定することによって、アイドルライン割り込み要求を禁止するように設定される。また、ビット４を「１」に設定することによって、アイドルライン割り込み要求を許可するように設定される。
制御レジスタＢ７０８のビット３（ビット名「ＴＥ」）には、送信回路（シリアル通信回路５０５の送信部）を使用するか否かを示す設定データが設定される。図２４（Ｂ）に示すように、ビット３を「０」に設定することによって、送信回路を使用しないように設定される。また、ビット３を「１」に設定することによって、送信回路を使用するように設定される。
制御レジスタＢ７０８のビット２（ビット名「ＲＥ」）には、受信回路を使用するか否かを示す設定データが設定される。図２４（Ｂ）に示すように、ビット２を「０」に設定することによって、受信回路を使用しないように設定される。また、ビット２を「１」に設定することによって、受信回路を使用するように設定される。
制御レジスタＢ７０８のビット１（ビット名「ＲＷＵ」）には、受信回路のウエイクアップ機能を使用するか否かを示す設定データが設定される。図２４（Ｂ）に示すように、ビット１を「０」に設定することによって、ウエイクアップ機能を使用しないように設定される。また、ビット１を「１」に設定することによって、ウエイクアップ機能を使用するように設定される。
制御レジスタＢ７０８のビット０（ビット名「ＳＢＫ」）には、所定のブレークコード送信機能を使用するか否かを示す設定データが設定される。図２４（Ｂ）に示すように、ビット１を「０」に設定することによって、ブレークコード送信機能を使用しないように設定される。また、ビット１を「１」に設定することによって、ブレークコード送信機能を使用するように設定される。ビット１を「１」に設定すると、シリアル通信回路５０５は、ブレークコード（例えば、「０」を連続して含む信号）を制御基板（払出制御基板３７や演出制御基板８０）に送信する。
図２５（Ａ）は、ステータスレジスタＡ（ＳＩＳＴ１）７０５の例を示す説明図である。ステータスレジスタＡ７０５は、シリアル通信回路５０５の各種ステータスを確認するためのレジスタである。この実施の形態では、ステータスレジスタＡ７０５の各ビットの値を確認することによって、ＣＰＵ５６は、シリアル通信回路５０５の各種ステータスを確認することができる。図２５（Ａ）に示すように、ステータスレジスタＡ７０５は、８ビットレジスタであり、初期値が「０（＝００ｈ）」に設定されている。また、ステータスレジスタＡ７０５のビット０〜ビット７は、読出のみ可能である。従って、ステータスレジスタＡ７０５のビット０〜ビット７に値を書き込む制御を行っても無効とされる。
図２５（Ｂ）は、ステータスレジスタＡ７０５に格納されるステータス確認データの一例を示す図である。図２５（Ｂ）に示すように、ステータスレジスタＡ７０５のビット７（ビット名「ＴＤＲＥ」）には、送信データレジスタ７１０に送信データが入っていない状態であること（送信データエンプティ）を示す送信データエンプティフラグが格納される。図２５（Ｂ）に示すように、ビット７に「０」が格納されている場合、送信データレジスタ７１０から送信用シフトレジスタ７１２に送信データが未だに転送ず、送信データレジスタ７１０に送信データが格納されたままの状態であることを示す。また、ビット７に「１」が格納されている場合、送信データレジスタ７１０から送信用シフトレジスタ７１２に送信データが転送され、送信データレジスタ７１０に送信データが入っていない状態（送信データエンプティ）であることを示す。
ステータスレジスタＡ７０５のビット６（ビット名「ＴＣ」）には、シリアル通信回路５０５からの送信データの送信を完了した旨を示す送信完了フラグが格納される。図２５（Ｂ）に示すように、ビット６に「０」が格納されている場合、送信用シフトレジスタ７１２が格納する送信データの送信中の状態であり、シリアル通信回路５０５からの送信データの送信が完了していない状態であることを示す。また、ビット６に「１」が格納されている場合、送信用シフトレジスタ７１２が格納する送信データの転送を完了した状態であり、シリアル通信回路５０５からの送信データの送信が完了した状態であることを示す。
なお、送信データの送信を完了した状態となり、ＣＰＵ５６は、送信先の制御基板からの受信確認信号の待ち状態となる。この実施の形態では、後述する送信時割込の設定が行われると、シリアル通信回路５０５は、送信データの送信完了を検出すると、ステータスレジスタＡ７０５のビット６を「１」にするとともに、受信確認信号の待ち状態になったとしてＣＰＵ５６に割り込み要求（送信時割り込み要求という）を行う。すなわち、ＣＰＵ５６の割り込み受付入力（ＩＲＱ入力）に対して、割り込み要求レベルであるローレベルの信号を出力する。なお、ローレベルの信号は、遊技制御用マイクロコンピュータ５６０が内蔵する割り込みコントローラを介してＣＰＵ５６のＩＲＱ入力に与えられる。
ステータスレジスタＡ７０５のビット５（ビット名「ＲＤＲＦ」）には、受信データレジスタ７１１に受信データが格納された状態であること（受信データフル）を示す受信データフルフラグが格納される。図２５（Ｂ）に示すように、ビット５に「０」が格納されている場合、受信データレジスタ７１１に受信データが入っていない状態であることを示す。また、ビット５に「１」が格納されている場合、受信用シフトレジスタ７１３の値が受信データレジスタ７１１に転送され、受信データレジスタ７１１に受信データが格納されている状態であること（受信データフル）を示す。
なお、受信データレジスタ７１１に受信データが格納された状態となると、ＣＰＵ５６は、受信データを受信データレジスタ７１１から読み込んで受信処理を行える状態となる。この実施の形態では、シリアル通信回路５０５は、受信データフルを検出すると、ステータスレジスタＡ７０５のビット５を「１」にするとともに、受信処理が可能になったとしてＣＰＵ５６に割り込み要求（受信時割り込み要求という）を行う。
ステータスレジスタＡ７０５のビット４（ビット名「ＩＤＬＥ」）には、受信回路がアイドルラインを検出したことを示すアイドルライン検出フラグが格納される。図２５（Ｂ）に示すように、ビット４に「０」が格納されている場合、シリアル通信回路５０５の受信部がアイドルラインを検出していない状態であることを示す。また、ビット４に「１」が格納されている場合、シリアル通信回路５０５の受信部がアイドルラインを検出した状態であることを示す。
ステータスレジスタＡ７０５のビット３（ビット名「ＯＲ」）には、ＣＰＵ５６が受信データレジスタ７１１が格納する受信データを読み込む前に、受信用シフトレジスタ７１３が次のデータを受信してしまったこと（オーバーラン）を示すオーバーランフラグが格納される。図２５（Ｂ）に示すように、ビット３に「０」が格納されている場合、受信回路がオーバーランを検出していない状態であることを示す。また、ビット３に「１」が格納されている場合、受信回路がオーバーランを検出した状態であることを示す。
なお、オーバーランが発生すると、受信データレジスタ７１１内の受信データが読み込まれる前に受信用シフトレジスタ７１３に次の受信データが格納されてしまうので、受信データが上書きされてしまいＣＰＵ５６が受信データを正しく読み込めなくなる。そのため、各制御基板と正しく通信を行えなくなり、遊技制御用マイクロコンピュータ５６０が誤動作をする原因になる。この実施の形態では、シリアル通信回路５０５は、オーバーランを検出すると、ステータスレジスタＡ７０５のビット３を「１」にするとともに、通信時にエラーが発生したとしてＣＰＵ５６に割り込み要求を行う。
ステータスレジスタＡ７０５のビット２（ビット名「ＮＦ」）には、受信データにノイズを検出したことを示すノイズエラーフラグが格納される。図２５（Ｂ）に示すように、ビット２に「０」が格納されている場合、受信回路が受信データにノイズを検出していない状態であることを示す。また、ビット２に「１」が格納されている場合、受信回路が受信データにノイズを検出した状態であることを示す。
例えば、シリアル通信回路５０５は、受信データの各ビットを検出する際に、ボーレート生成回路７０３が生成したボーレートを用いて、所定ビット長の「１」または「０」を検出する。この場合、検出した「１」または「０」の長さが所定ビット長に満たない場合、シリアル通信回路５０５は、受信データにノイズが発生したとしてノイズエラーを検出する。ノイズエラーが発生すると、ノイズによって正しい受信データを受信できない可能性が高く、遊技制御用マイクロコンピュータ５６０が誤動作をする原因となる。この実施の形態では、シリアル通信回路５０５は、ノイズエラーを検出すると、ステータスレジスタＡ７０５のビット２を「１」にするとともに、通信時にエラーが発生したとしてＣＰＵ５６に割り込み要求を行う。
ステータスレジスタＡ７０５のビット１（ビット名「ＦＥ」）には、受信データのストップビットの位置が「０」（本来、ストップビットは「１」）であることを検出したこと（フレーミングエラー）を示すフレーミングエラーフラグが格納される。図２５（Ｂ）に示すように、ビット１に「０」が格納されている場合、受信回路が受信データにフレーミングエラーを検出していない状態であることを示す。また、ビット１に「１」が格納されている場合、受信回路がフレーミングエラーを検出した状態であることを示す。
フレーミングエラーが発生すると、受信データのストップビットを正しく受信できなかった状態であるので、正しい受信データを受信できない可能性が高く、遊技制御用マイクロコンピュータ５６０が誤動作をする原因となる。この実施の形態では、シリアル通信回路５０５は、フレーミングエラーを検出すると、ステータスレジスタＡ７０５のビット１を「１」にするとともに、通信時にエラーが発生したとしてＣＰＵ５６に割り込み要求を行う。
ステータスレジスタＡ７０５のビット０（ビット名「ＰＦ」）には、受信データから求めたパリティの値と、受信データに含まれるパリティの値とが一致しなかったこと（パリティエラー）を示すパリティエラーフラグが格納される。図２５（Ｂ）に示すように、ビット０に「０」が格納されている場合、受信回路が受信データにパリティエラーを検出していない状態であることを示す。また、ビット０に「１」が格納されている場合、受信回路がパリティエラーを検出した状態であることを示す。
パリティエラーが発生すると、受信データの各データビットまたはパリティビットを正しく受信できなかった状態であるので、正しい受信データを受信できない可能性が高く、遊技制御用マイクロコンピュータ５６０が誤動作をする原因となる。この実施の形態では、シリアル通信回路５０５は、パリティエラーを検出すると、ステータスレジスタＡ７０５のビット０を「１」にするとともに、通信時にエラーが発生したとしてＣＰＵ５６に割り込み要求を行う。
図２６（Ａ）は、ステータスレジスタＢ（ＳＩＳＴ２）７０６の例を示す説明図である。ステータスレジスタＢ７０６は、シリアル通信回路５０５の受信状態（受信ステータス）を確認するためのレジスタである。この実施の形態では、ステータスレジスタＢ７０６のビットの値を確認することによって、ＣＰＵ５６は、シリアル通信回路５０５の受信ステータスを確認することができる。図２６（Ｂ）に示すように、ステータスレジスタＢ７０６は、８ビットレジスタであり、初期値が「０（＝００ｈ）」に設定されている。また、ステータスレジスタＢ７０６のビット０は、読出のみ可能である。従って、ステータスレジスタＡ７０５のビット０に値を書き込む制御を行っても無効とされる。また、ステータスレジスタＢ７０６のビット１〜ビット７は、書込および読出ともに不可能である。従って、ステータスレジスタＡ７０５のビット１〜ビット７に値を書き込む制御を行っても無効とされ、ビット１〜ビット７から読み出す値は全て「０（＝００００ｂ）」である。
図２６（Ｂ）は、ステータスレジスタＢ７０６に格納されるステータス確認データの一例を示す図である。図２６（Ｂ）に示すように、ステータスレジスタＢ７０６のビット０（ビット名「ＲＡＦ」）には、受信回路が受信データを受信中であること（受信アクティブ）を示す受信アクティブフラグが格納される。図２６（Ｂ）に示すように、ビット０に「０」が格納されている場合、受信回路が受信データを受信中でないことを示す。また、ビット０に「１」が格納されている場合、受信回路が受信データを受信中であることを示す。なお、シリアル通信回路５０５は、スタートビットを検出すると、受信データの受信が開始されたとして、ステータスレジスタＢ７０６のビット０を「１」にする。
図２７（Ａ）は、制御レジスタＣ（ＳＩＣＬ３）７０９の例を示す説明図である。制御レジスタＣ７０９は、シリアル通信回路５０５の通信エラー時の割り込み要求を許可するか否かを設定するレジスタである。この実施の形態では、制御レジスタＣ７０９の各ビットの値が設定されることによって、シリアル通信回路５０５からの通信時の割り込み要求を許可するか禁止するかが設定される。制御レジスタＣ７０９には、通信エラー時の各種割り込み要求を許可するか否かを示すエラー割り込み要求設定データが主として設定される。なお、制御レジスタＣ７０９には、エラー割り込み要求設定データ以外に、データ長を９ビットに設定した場合の９ビット目のデータが格納される。シリアル通信回路５０５の各種設も設定される。図２７（Ａ）に示すように、制御レジスタＣ７０９は、８ビットレジスタであり、初期値が「０（＝００ｈ）」に設定されている。また、制御レジスタＣ７０９のビット０〜ビット３およびビット６，７は、書込および読出ともに可能である。また、制御レジスタＣ７０９のビット４，５は、書込および読出ともに不可能である。従って、制御レジスタＣ７０９のビット４，５に値を書き込む制御を行っても無効とされ、ビット４，５から読み出す値は全て「０（＝００００ｂ）」である。
図２７（Ｂ）は、制御レジスタＣ７０９に設定されるエラー割り込み要求設定データの一例を示す説明図である。図２７（Ｂ）に示すように、制御レジスタＣ７０９のビット７（ビット名「Ｒ８」）には、データ長を９ビットに設定した場合の受信データの９ビット目のデータが格納される。また、制御レジスタＣ７０９のビット６（ビット名「Ｔ８」）には、データ長を９ビットに設定した場合の送信データの９ビット目のデータが格納される。
制御レジスタＣ７０９のビット３（ビット名「ＯＲＩＥ」）には、オーバーランを検出した場合に行う割り込み要求であるオーバーランフラグ割り込み要求を許可するか否かを示す設定データが設定される。図２７（Ｂ）に示すように、ビット３を「０」に設定することによって、オーバーランフラグ割り込み要求を禁止するように設定される。また、ビット３を「１」に設定することによって、オーバーランフラグ割り込み要求を許可するように設定される。
制御レジスタＣ７０９のビット２（ビット名「ＮＥＩＥ」）には、ノイズエラーを検出した場合に行う割り込み要求であるノイズエラーフラグ割り込み要求を許可するか否かを示す設定データが設定される。図２７（Ｂ）に示すように、ビット２を「０」に設定することによって、ノイズエラーフラグ割り込み要求を禁止するように設定される。また、ビット２を「１」に設定することによって、ノイズエラーフラグ割り込み要求を許可するように設定される。
制御レジスタＣ７０９のビット１（ビット名「ＦＥＩＥ」）には、フレーミングエラーを検出した場合に行う割り込み要求であるフレーミングエラーフラグ割り込み要求を許可するか否かを示す設定データが設定される。図２７（Ｂ）に示すように、ビット１を「０」に設定することによって、フレーミングエラーフラグ割り込み要求を禁止するように設定される。また、ビット１を「１」に設定することによって、フレーミングエラーフラグ割り込み要求を許可するように設定される。
制御レジスタＣ７０９のビット０（ビット名「ＰＥＩＥ」）には、パリティエラーを検出した場合に行う割り込み要求であるパリティエラーフラグ割り込み要求を許可するか否かを示す設定データが設定される。図２７（Ｂ）に示すように、ビット０を「０」に設定することによって、パリティエラーフラグ割り込み要求を禁止するように設定される。また、ビット０を「１」に設定することによって、パリティエラーフラグ割り込み要求を許可するように設定される。
図２８は、シリアル通信回路５０５が備えるデータレジスタ（ＳＩＤＡ）を示す説明図である。データレジスタ７０１は、シリアル通信回路５０５が送受信するデータを格納するレジスタである。図２８に示すように、データレジスタは、８ビットレジスタであり、初期値が「０（＝００ｈ）」に設定されている。また、データレジスタ７０１は、ビット０〜ビット７が書込および読出ともに可能な状態に構成されている。
この実施の形態では、シリアル通信回路５０５が送信データを送信する場合、データレジスタは、送信データレジスタ７１０として用いられる。なお、データ長を９ビットに設定した場合、データレジスタおよび制御レジスタＣ７０９のビット６が送信データレジスタ７１０として用いられる。この場合、データレジスタのビット０〜ビット７が送信データレジスタ７１０のビット０〜ビット７として用いられ、制御レジスタＣ７０９のビット６が送信データレジスタ７１０のビット８として用いられる。
また、シリアル通信回路５０５が受信データを受信する場合、データレジスタは、受信データレジスタ７１１として用いられる。なお、データ長を９ビットに設定した場合、データレジスタおよび制御レジスタＣ７０９のビット７が受信データレジスタ７１１として用いられる。この場合、データレジスタのビット０〜ビット７が受信データレジスタ７１１のビット０〜ビット７として用いられ、制御レジスタＣ７０９のビット７が受信データレジスタ７１１のビット８として用いられる。
割り込み制御回路７１４は、ＣＰＵ５６に各種割り込み要求を行う。この実施の形態では、割り込み制御回路７１４は、制御レジスタＢ７０８のビット６（ＴＣＩＥ）が「１」に設定されている場合、送信データレジスタ７１０に送信データの送信を完了した状態となると、ＣＰＵ５６に割り込み信号を出力するとともに、ステータスレジスタＡ７０５のビット６（ＴＣ）に「１」を設定することによって割り込み要求を行う。なお、割り込みの禁止設定がなされている場合（例えば、制御レジスタＢ７０８のビット６（ＴＣＩＥ）が「０」に設定されている場合）でも、割り込み制御回路７１４は送信データの送信を完了した状態になるとステータスレジスタＡ７０５のビット６（ＴＣ）に「１」を設定するが、すなわち、制御レジスタＢ７０８のビットは割り込みの許可／禁止に関わらず設定されるが、ここでは、ステータスが設定されるレジスタ（ステータスレジスタＡ７０５など）のビットをセットするとともに、ＣＰＵ５６に割り込み信号を出力することが、ＣＰＵ５６に割り込み要求を行うことであるとする。
また、割り込み制御回路７１４は、制御レジスタＢ７０８のビット５（ＲＩＥ）が「１」に設定されている場合、受信データレジスタ７１１に受信データが格納されている状態になると（受信データフルを検出すると）、ＣＰＵ５６に割り込み信号を出力するとともに、ステータスレジスタＡ７０５のビット５（ＲＤＲＦ）に「１」をすることによって割り込み要求を行う。
また、割り込み制御回路７１４は、制御レジスタＣ７０９のビット０〜３のいずれかが「１」に設定されている場合、各種通信エラーが発生すると、ＣＰＵ５６に割り込み信号を出力する。また、割り込み制御回路７１４は、通信エラーの種類に応じて、ステータスレジスタＡ７０５のビット０〜ビット３に「１」を設定する。例えば、制御レジスタＣ７０９のビット３（ＯＲＩＥ）が「１」に設定されている場合、オーバーランを検出すると、割り込み信号を出力するとともに、ステータスレジスタＡ７０５のビット３（ＯＲ）に「１」を設定することによって割り込み要求を行う。また、例えば、制御レジスタＣ７０９のビット２（ＮＥＩＥ）が「１」に設定されている場合、ノイズエラーを検出すると、割り込み信号を出力するとともに、ステータスレジスタＡ７０５のビット２（ＮＦ）に「１」を設定することによって割り込み要求を行う。また、例えば、制御レジスタＣ７０９のビット１（ＦＥＩＥ）が「１」に設定されている場合、フレーミングエラーを検出して割り込み要求を行うと、ステータスレジスタＡ７０５のビット１（ＦＥ）に「１」を設定する。また、例えば、制御レジスタＣ７０９のビット０（ＰＥＩＥ）が「１」に設定されている場合、パリティエラーを検出すると、割り込み信号を出力するとともに、ステータスレジスタＡ７０５のビット０（ＰＦ）に「１」を設定することによって割り込み要求を行う。なお、複数の通信エラーを検出した場合、割り込み制御回路７１４は、複数の通信エラーにもとづいて割り込み信号を出力するとともに、ステータスレジスタＡ７０５の該当するビットをそれぞれ「１」に設定する。
なお、ＣＰＵ５６は、ステータスが設定されるレジスタ（ステータスレジスタＡ７０５など）の各ビットの状態に応じて割込原因を特定することができる。そして、割込原因に応じてあらかじめ決められているアドレスから設定されているプログラムを実行する。
送信フォーマット／パリティ生成回路７１５は、送信データのデータフォーマットを生成する。この実施の形態では、送信フォーマット／パリティ生成回路７１５は、送信データレジスタ７１０に格納される送信データにスタートビットおよびストップビットを付加してデータフォーマットを生成し、送信用シフトレジスタ７１２に転送する。また、制御レジスタＡ７０７のビット１（ＰＥ）に「１」が設定され、パリティ機能を使用する旨が設定されている場合、送信フォーマット／パリティ生成回路７１５は、送信データにパリティビットを付加してデータフォーマットを生成する。
受信フォーマット／パリティチェック回路７１６は、受信データのデータフォーマットを検出する。この実施の形態では、受信フォーマット／パリティチェック回路７１６は、受信用シフトレジスタ７１３に格納される受信データからスタートビットおよびストップビットを検出し、受信データに含まれるデータ部分を検出して受信データレジスタ７１１に転送する。また、制御レジスタＡ７０７のビット１（ＰＥ）に「１」が設定され、パリティ機能を使用する旨が設定されている場合、受信フォーマット／パリティチェック回路７１６は、受信データのパリティを求め、受信データに含まれるパリティと一致するか否かを検出する。
図２９は、遊技制御用マイクロコンピュータ５６０における記憶領域のアドレスマップの一例を示す説明図である。図２９に示すように、遊技制御用マイクロコンピュータ５６０の記憶領域のうち、００００ｈ番地〜１ＦＦＦｈ番地の領域は、ＲＯＭ５４に割り当てられている。また、７Ｅ００ｈ番地〜７ＦＦＦｈ番地の領域は、ＲＡＭ５５に割り当てられている。さらに、ＦＤ００ｈ番地〜ＦＥ００ｈ番地の領域は、乱数最大値設定レジスタ５３５等の内蔵レジスタに割り当てられている。
また、図２９に示すように、ＲＯＭ５４に割り当てられている００００ｈ番地〜１ＦＦＦｈ番地の領域は、ユーザプログラムエリアとユーザプログラム管理エリアとを含む。００００ｈ番地〜１Ｆ７Ｆｈ番地の領域のユーザプログラムエリアには、ユーザ（例えば、遊技機の設計者）によってあらかじめ作成されたプログラム（ユーザプログラム）５５０が記憶される。また、１Ｆ８０ｈ番地〜１ＦＦＦｈ番地の領域のユーザプログラム管理エリアには、ＣＰＵ５６がユーザプログラム５５０を実行するために必要となるデータ（ユーザプログラム実行データ）が記憶される。また、ＲＡＭ５５に割り当てられている７Ｅ００ｈ番地〜７ＦＦＦｈ番地の領域のうち、７Ｅ００ｈ番地〜７ＥＦＦｈ番地の領域は未使用領域であり、７ＥＦＦｈ番地〜７ＦＦＦｈ番地の領域はワークエリアとして用いられる。
図３０は、ユーザプログラム管理エリアにおけるアドレスマップの一例を示す説明図である。図３０に示すように、１Ｆ９７ｈ番地の領域には、カウンタ５２１に入力される初期値を変更するための方式である初期値変更方式のうち、ユーザによって選択された初期値変更方式を指定するための初期値変更方式設定データが記憶される。また、１Ｆ９８ｈ番地および１Ｆ９９ｈ番地の領域には、ＲＡＭ５５に割り当てられた７ＥＦＦｈ番地〜７ＦＦＦｈ番地のうち、ユーザによってあらかじめ指定されたＲＡＭ５５における番地（指定ＲＡＭ番地）を特定するためのＲＡＭ番地データが記憶される。この場合、指定ＲＡＭ番地を示す値のうち、指定ＲＡＭ番地の下位の値が１Ｆ９８ｈ番地に記憶され、指定ＲＡＭ番地の上位の値が１Ｆ９９ｈ番地に記憶される。
図３１は、初期値変更方式設定データの一例を示す説明図である。図３１に示すように、初期値変更データは、８ビットのデータから構成される。初期値変更データ「００ｈ」は、初期値変更方式として、初期値を変更しないことを指定するデータである。この実施の形態では、初期値変更データ「００ｈ」が設定されている場合、乱数回路５０３のカウンタ５２１は、あらかじめ定められた初期値「０」から所定の最終値までカウント値を更新することになる。また、初期値変更データ「０１ｈ」は、初期値変更方式として、カウンタ５２１に入力する初期値を、遊技制御用マイクロコンピュータ５６０を識別するためのＩＤナンバにもとづく値に変更することを指定するデータである。この実施の形態では、初期値変更データ「０１ｈ」が設定されている場合、カウンタ５２１が更新するカウンタ値の初期値が「０」からＩＤナンバにもとづく値に変更され、カウンタ５２１は、変更後の初期値から所定の最終値までカウント値を更新することになる。
ユーザプログラムエリアに記憶されるユーザプログラム５５０について説明する。図３２は、ユーザプログラム５５０の構成例を示す説明図である。図３２に示すように、この実施の形態では、ユーザプログラム５５０は、複数種類のプログラムモジュールから構成される乱数回路設定プログラム５５１と、表示結果決定プログラム５５２と、カウント値順列変更プログラム５５４と、乱数値更新プログラム５５５と、シリアル通信回路設定プログラム５５６と、割込優先順位設定プログラム５５７とを含む。
乱数回路設定プログラム５５１は、乱数回路５０３にランダムＲの値を更新させるための初期設定を行う乱数回路設定処理を実行させるためのプログラムである。すなわち、ＣＰＵ５６は、乱数回路設定プログラム５５１に従って処理を実行することによって、乱数回路設定手段として機能する。
図３３は、乱数回路設定プログラム５５１の構成例を示す説明図である。図３３に示すように、乱数回路設定プログラム５５１は、複数種類のプログラムモジュールとして、乱数最大値設定モジュール５５１ａと、乱数更新方式選択モジュール５５１ｂと、周期設定モジュール５５１ｃと、乱数回路起動モジュール５５１ｄと、初期値変更モジュール５５１ｅと、乱数回路選択モジュール５５１ｆとを含む。
乱数最大値設定モジュール５５１ａは、ユーザ（例えば、遊技機の製作者）によってあらかじめ設定されたランダムＲの最大値を乱数回路５０３に設定させるためのプログラムモジュールである。ＣＰＵ５６は、乱数最大値設定モジュール５５１ａに従って処理を実行することによって、ユーザによってあらかじめ設定されたランダムＲの最大値を指定する乱数最大値設定データを、乱数最大値設定レジスタ５３５に書き込む。そのようにすることによって、ＣＰＵ５６は、ユーザによってあらかじめ設定されたランダムＲの最大値を乱数回路５０３に設定する。例えば、ユーザによってランダムＲの最大値としてあらかじめ「２５５」が設定された場合、ＣＰＵ５６は、乱数最大値設定レジスタ５３５に乱数最大値設定データ「００ＦＦｈ」を書き込んで、ランダムＲの最大値「２５５」を乱数回路５０３に設定する。
乱数更新方式選択モジュール５５１ｂは、ユーザによって選択された乱数更新方式（第１の乱数更新方式または第２の乱数更新方式）を乱数回路５０３に設定させるためのプログラムモジュールである。ＣＰＵ５６は、乱数更新方式選択モジュール５５１ｂに従って処理を実行することによって、ユーザによって選択された乱数更新方式を指定する乱数更新方式選択データ「０１ｂ」または「１０ｂ」を乱数更新方式選択レジスタ５４０に書き込む。そのようにすることによって、ＣＰＵ５６は、ユーザによって選択された乱数更新方式を乱数回路５０３に設定する。よって、遊技制御用マイクロコンピュータ５６０は、第１の乱数更新方式または第２の乱数更新方式のうちのいずれかを、乱数回路５０３が乱数更新に用いる乱数更新方式として選択する機能を備える。
周期設定モジュール５５１ｃは、ユーザによってあらかじめ設定された内部クロック信号の周期（すなわち、クロック信号出力回路５２４がセレクタ５２８および反転回路５３２にクロック信号を出力する周期）を乱数回路５０３に設定させるためのプログラムモジュールである。ＣＰＵ５６は、周期設定モジュール５５１ｃに従って処理を実行することによって、ユーザによってあらかじめ設定された内部クロック信号の周期を指定するための周期設定データを周期設定レジスタ５３７に書き込む。そのようにすることによって、ＣＰＵ５６は、ユーザによってあらかじめ設定された内部クロック信号の周期を乱数回路５０３に設定する。例えば、ユーザによって内部クロック信号の周期があらかじめ「システムクロック信号の周期×１２８×１６」と設定された場合、ＣＰＵ５６は、周期設定レジスタ５３７に周期設定データ「０Ｆｈ」を書き込んで、内部クロック信号の周期「システムクロック信号の周期×１２８×１６」を乱数回路５０３に設定する。
乱数回路起動モジュール５５１ｄは、乱数回路５０３を起動させるためのプログラムモジュールである。ＣＰＵ５６は、乱数回路起動モジュール５５１ｄに従って処理を実行することによって、乱数回路起動データ「８０ｈ」を乱数回路起動レジスタ５４１に書き込むことによって、乱数回路５０３を起動させる。
初期値変更モジュール５５１ｅは、カウンタ５２１が更新するカウント値の初期値を変更させるためのプログラムモジュールである。ＣＰＵ５６は、初期値変更モジュール５５１ｅに従って処理を実行することによって、初期値変更手段として機能する。ＣＰＵ５６は、初期値変更モジュール５５１ｅを実行して、ユーザによって選択された初期値変更方式によって、カウンタ５２１が更新するカウント値の初期値を変更させる。そのようにすることによって、遊技制御用マイクロコンピュータ５６０は、初期値変更方式を選択する機能を備えることになる。
この実施の形態では、ユーザプログラム管理エリアの１Ｆ９７ｈ番地の領域に初期値変更方式設定データ「０１ｈ」が記憶されている場合、ＣＰＵ５６は、カウント値の初期値を、遊技制御用マイクロコンピュータ５６０毎に付与された固有のＩＤナンバにもとづいて算出された値に変更させる。
例えば、ＣＰＵ５６は、ＲＯＭ５４（ＲＡＭ５５でも可）の所定の記憶領域に、遊技制御用マイクロコンピュータ５６０のＩＤナンバと、ＩＤナンバにもとづいて所定の演算を行って求めた演算値とをあらかじめ対応付けて記憶している。この場合、例えば、遊技制御用マイクロコンピュータ５６０のＩＤナンバが「１００」であるとすると、ＩＤナンバ「１００」に所定値「５０」を加算して求めた演算値「１５０」を、あらかじめＩＤナンバに対応付けて記憶している。また、例えば、ＩＤナンバ「１００」に所定値「５０」を減算して求めた演算値「５０」を、あらかじめＩＤナンバに対応付けて記憶している。また、例えば、あらかじめＩＤナンバに対応づけて所定値だけを記憶していてもよい。そして、ＣＰＵ５６は、あらかじめ記憶する所定値（例えば、「５０」）にＩＤナンバ（例えば、「１００」を加算して求めた値「１５０」を、カウント値の初期値としてもよい。また、ＣＰＵ５６は、あらかじめ記憶する所定値（例えば、「５０」）をＩＤナンバ（例えば、「１００」）から減算して求めた値「５０」を、カウント値の初期値としてもよい。
そして、初期値変更方式設定データ「０１ｈ」が記憶されている場合、ＣＰＵ５６は、あらかじめ記憶するＩＤナンバにもとづく演算値にカウント値の初期値を変更させる。そのようにすれば、乱数回路５０３が発生する乱数のランダム性をより向上させることができ、遊技制御用マイクロコンピュータ５６０のＩＤナンバを見ただけでは乱数の初期値を認識しにくくすることができる。そのため、無線信号を用いた取り込み信号を遊技機に対して発生させるなどの行為によって、大当り状態への移行条件を不正に成立させられてしまうことをより確実に防止することができ、セキュリティ性を向上させることができる。
また、例えば、初期値変更方式設定データ「０１ｈ」が記憶されている場合、ＣＰＵ５６は、遊技制御用マイクロコンピュータ５６０のＩＤナンバと所定値とを演算して（例えば、ＩＤナンバに所定値を加算して）求めた演算値にカウント値の初期値を変更させる。この場合、例えば、ＣＰＵ５６は、乱数を用いてランダムに変化させた値をＩＤナンバと演算することによって、演算に用いる値をランダムに更新し初期値を求めてもよい。そのようにすれば、乱数回路５０３が発生する乱数のランダム性をより向上させることができる。
乱数回路選択モジュール５５１ｆは、遊技制御用マイクロコンピュータ５６０が内蔵する各乱数回路５０３の中から、遊技制御処理を含むタイマ割込処理の実行時に用いる乱数回路を設定するためのプログラムモジュールである。ＣＰＵ５６は、乱数回路選択モジュール５５１ｆに従って処理を実行することによって、遊技制御用マイクロコンピュータ５６０が内蔵する２つの乱数回路（１２ビット乱数回路５０３ａおよび１６ビット乱数回路５０３ｂ）のうち、いずれの乱数回路をタイマ割込処理の実行時に用いるかを設定する。例えば、ＣＰＵ５６は、ＲＯＭ５４の所定の記憶領域に記憶された所定の設定値（ユーザによってあらかじめ設定された値）に従って、タイマ割込処理の実行時に用いる乱数回路として、１２ビット乱数回路５０３ａまたは１６ビット乱数回路５０３ｂを設定する。
なお、タイマ割込処理の実行時に用いる乱数回路として、１２ビット乱数回路５０３ａおよび１６ビット乱数回路５０３ｂの両方を設定してもよい。この場合、ＣＰＵ５６は、例えば、１２ビット乱数回路５０３ａが発生した乱数にもとづいて大当り判定を行い、１６ビット乱数回路５０３ｂが発生した乱数にもとづいて確変判定を行うようにしてもよい。この実施の形態では、乱数値記憶回路５３１は、１２ビット乱数回路５０３ａと１６ビット乱数回路５０３ｂとにそれぞれ存在する（すなわち、１２ビット用の乱数を記憶する乱数値記憶回路と、１６ビット用の乱数を記憶する乱数値記憶回路とが、別個に存在する）。また、１２ビット乱数回路５０３ａおよび１６ビット乱数回路５０３ｂの両方を設定した場合、ＣＰＵ５６は、１２ビット乱数回路５０３ａから読み出した乱数と、１６ビット乱数回路５０３ｂから読み出した乱数とを、ＲＡＭ５５に設けられた別々のバッファ領域にそれぞれ格納する。そのため、１２ビット乱数回路５０３ａから乱数を読み出すタイミングと、１６ビット乱数回路５０３ｂから乱数を読み出すタイミングとが同じであっても、２つの異なる乱数を抽出し別々のバッファ領域に格納することができる。
乱数値更新プログラム５５５は、乱数更新方式として第１の乱数更新方式が選択されているときに、乱数値記憶回路５３１に格納されているランダムＲの値を更新させるためのプログラムである。ＣＰＵ５６は、乱数値更新プログラム５５５に従って処理を実行することによって、乱数値更新手段として機能する。ＣＰＵ５６は、第１の乱数更新方式が選択されているときに、乱数値更新プログラム５５５を実行して、カウント値更新データ「０１ｈ」をカウント値更新レジスタ５３８に書き込むことによって、カウンタ５２１にカウント値を更新させ、乱数値記憶回路５３１に格納さているランダムＲの値を更新させる。なお、乱数更新方式として第２の乱数更新方式が選択されている場合には、クロック信号出力回路５３７が出力する乱数発生用クロック信号によって、カウンタ５２１にカウント値を更新させ、乱数値記憶回路５３１に格納さているランダムＲの値を更新させることになる。
表示結果決定プログラム５５２は、特別図柄表示器８における表示結果を大当り図柄とするか否かを決定するためのプログラムである。遊技制御用マイクロコンピュータ５６０（具体的にはＣＰＵ５６）は、表示結果決定プログラム５５２に従って処理を実行することによって、表示結果決定手段として機能する。
この実施の形態では、遊技制御用マイクロコンピュータ５６０（具体的にはＣＰＵ５６）は、遊技球が可変入賞球装置１５に入賞して特別図柄の可変表示を実行するための条件（実行条件）が成立したことに応じて、表示結果決定プログラム５５２に従って処理を実行する。そして、ＣＰＵ５６は、乱数値記憶回路５３１から更新後のランダムＲの値を読み出して、特別図柄表示器８における表示結果を大当り図柄とするか否かを決定する。
図３４は、第１の乱数更新方式が選択されている場合に、ＣＰＵ５６がランダムＲの値を更新させたりランダムＲの値を読出したりする動作を示す説明図である。図３４に示すように、第１の乱数更新方式が選択されている場合、ＣＰＵ５６は、カウント値更新データ「０１ｈ」をカウント値更新レジスタ５３８に書き込むことによって、乱数値記憶回路５３１が記憶するランダムＲの値（例えば「２」）を更新させる。そして、ＣＰＵ５６は、遊技球が可変入賞球装置１５に入賞して特別図柄の可変表示を実行するための条件（実行条件）が成立したことに応じて、乱数値記憶回路５３１からランダムＲの値（例えば「２」）を読み出す。
なお、乱数値記憶回路５３１が記憶するランダムＲの値をさらに更新させる場合、前回更新時にランダムＲの値を更新したときから、クロック回路５０１が出力するシステムクロック信号の周期以上の間隔を経過したときに、カウント値更新レジスタ５３８にカウント値更新データ「０１ｈ」を書き込まなければならない。なぜなら、更新後のランダムＲの値を乱数値記憶回路５３１から読み出す時間を確保する必要があるからである。
図３５は、第２の乱数更新方式が選択されている場合に、ＣＰＵ５６がランダムＲの値を読出したりする動作を示す説明図である。図３５に示すように、第２の乱数更新方式が選択されている場合、タイマ回路５３４は、乱数値取込コマンド「０１ｈ」を乱数値取込レジスタ５３９に書き込むことによって、カウンタ５２１が出力するカウント値（例えば「２」）を乱数値記憶回路５３１に取り込ませて、乱数値記憶回路５３１が記憶するランダムＲの値を更新させる。そして、ＣＰＵ５６は、乱数値記憶回路５３１から更新後のランダムＲの値（例えば「２」）を読み出す。
具体的には、第２の乱数更新方式が選択されている場合、カウンタ５２１は、乱数発生用クロック信号ＳＩ１を入力したことをトリガとしてカウント値Ｃを更新する。その後、乱数値取込コマンド「０１ｈ」が乱数値取込レジスタ５３９に書き込まれると、ラッチ信号生成回路５３３はラッチ信号ＳＬを乱数値記憶回路５３１に出力する。そして、乱数値記憶回路５３１は、ラッチ信号ＳＬを入力したことをトリガとしてカウンタ５２１が出力するカウント値を読み込んで記憶する。そして、ＣＰＵ５６は、乱数値記憶回路５３１が記憶するランダムＲの値を読み出す。
なお、タイマ回路５３４が乱数値取込コマンド「０１ｈ」を乱数値取込レジスタ５３９に書き込まなければ、カウンタ５２１がカウント値を更新しても、乱数値記憶回路５３１は、カウンタ５２１が更新する乱数値を読み込まない。例えば、タイマ回路５３４が乱数値取込コマンド「０１ｈ」を乱数値取込レジスタ５３９に書き込み、カウンタ５２１が出力するカウント値「３」を乱数値記憶回路５３１に取り込ませて、乱数値記憶回路５３１が記憶するランダムＲの値「３」を更新させたとする。この場合、タイマ回路５３４が乱数値取込コマンド「０１ｈ」を再び乱数値取込レジスタ５３９に書き込まなければ、カウンタ５２１が出力するカウント値が「３」から「４」や「５」に更新されても、乱数値記憶回路５３１が記憶する乱数値は更新されず、乱数値記憶回路５３１から読み出される乱数値は「３」のままである。
カウント値順列変更プログラム５５４は、カウント値順列変更レジスタ５３６にカウント値順列変更データ「０１ｈ」を書き込んで、乱数値記憶回路５３１が記憶するカウント値の順列を変更させるカウント値順列変更処理を実行するためのプログラムである。遊技制御用マイクロコンピュータ５６０（具体的にはＣＰＵ５６）は、カウント値順列変更プログラム５５４に従って処理を実行することによって、数値データ順列変更手段として機能する。ＣＰＵ５６は、カウント値順列変更プログラム５５４を実行して、カウント値順列変更レジスタ５３６にカウント値順列変更データ「０１ｈ」を書き込むことによって、カウント値順列変更回路５２３が出力し乱数値記憶回路５３１に入力されるカウント値の順列を変更させる。
シリアル通信回路設定プログラム５５６は、シリアル通信回路５０５に各制御基板に搭載されたマイクロコンピュータ（この実施の形態では、払出制御用マイクロコンピュータ）とシリアル通信させるための初期設定を行うシリアル通信回路設定処理を実行させるためのプログラムである。すなわち、遊技制御用マイクロコンピュータ５６０（具体的にはＣＰＵ５６）は、シリアル通信回路設定プログラム５５６に従って処理を実行することによって、シリアル通信回路設定手段として機能する。
割込優先順位設定プログラム５５７は、シリアル通信回路５０５の割り込み要求に応じて実行する割込処理の優先順位を初期設定するためのプログラムである。すなわち、遊技制御用マイクロコンピュータ５６０（具体的にはＣＰＵ５６）は、割込優先順位設定プログラム５５６に従って処理を実行することによって、優先順位初期設定手段として機能する。
また、遊技制御用マイクロコンピュータ５６０は、図３６に示すように、特図保留メモリ５７０と、大当り判定用テーブルメモリ５７１と、フラグメモリ５７２と、始動入賞口スイッチタイマメモリ５７３とを備える。それらのメモリは、具体的にはＲＯＭ５４またはＲＡＭ５５に形成されている。
特図保留メモリ５７０は、遊技球が可変入賞球装置１５に入賞して特別図柄の可変表示の実行条件は成立したが、未だ可変表示の開始条件が成立していない（例えば、特別図柄表示器８がまだ可変表示を実行中である）可変表示の実行条件の成立回数を含む保留データを記憶するためのメモリである。特図保留メモリ５７０は、４つのエントリを備え、各エントリには、遊技球が可変入賞球装置１５に入賞した順に、保留番号と、入賞に応じて乱数値記憶回路５３１から読み出したランダムＲの値とが対応付けて格納される。また、特別図柄表示器８における特別図柄の可変表示が１回終了したり、大当り遊技状態が終了したりするごとに、特図保留メモリ５７０の最上位の情報にもとづいた可変表示の開始条件が成立し、特図保留メモリ５７０最上位の情報にもとづいた可変表示が実行される。この場合、特別図柄の可変表示の開始条件が成立すると、特図保留メモリ５７０の第２位以下に登録されている情報が１位ずつ繰り上がる。また、特別図柄の可変表示中に遊技球が可変入賞球装置１５に新たに入賞した場合には、その新たな入賞にもとづいて乱数値記憶回路５３１から読み出されたランダムＲの値が、特図保留メモリ５７０の空エントリに登録される。
大当り判定用テーブルメモリ５７１は、ＣＰＵ５６が特別図柄表示器８の表示結果を大当り図柄とするか否かを判定するために用いる複数の大当り判定テーブルを記憶する。具体的には、大当り判定用テーブルメモリ５７１は、図３７（Ａ）に示すように、確変状態以外の遊技状態（通常状態という）において用いられる通常時大当り判定テーブル５７１ａを記憶する。また、大当り判定用テーブルメモリ５７１は、図３７（Ｂ）に示すように、確変状態において用いられる確変時大当り判定テーブル５７１ｂを格納する。なお、図３７に示す判定テーブルを用いて大当り判定を行う場合、乱数最大値設定レジスタ５３５に設定された乱数最大値によって大当りと判定する確率が大きく変化することになる。この場合、例えば、設定される乱数最大値が小さすぎると、通常時大当り判定テーブル５７１ａを用いた場合と、確変時大当り判定テーブル５７１ｂを用いた場合とで、大当りと判定する確率の差が小さくなってしまい、遊技者の遊技に対する興味を減退させてしまうことになる。そのため、乱数回路５０３および乱数最大値に対応づけて、複数の判定テーブル（複数の通常時大当り判定用テーブル５７１ａおよび複数の確変時大当り判定用テーブル５７１ｂ）を大当り判定用テーブルメモリ５７１に記憶してもよい。そして、ＣＰＵ５６は、大当り判定用テーブルメモリ５７１が記憶する判定テーブルのうち、使用する乱数回路５０３および乱数最大値に対応する判定テーブル５７１ａ，５７１ｂを用いて、表示結果決定プログラム５５２に従って、特別図柄表示器８の表示結果を大当り図柄とするか否かを判定するようにしてもよい。そのようにすることによって、使用する乱数回路５０３の種類や乱数最大値が異なっても、大当りと判定する確率がある程度同じになるように制御することができる。
なお、この実施の形態では、１６ビット乱数回路５０３ｂを用いることにする。すなわち、ステップＳ１５１の処理で１６ビット乱数回路５０３ｂを用いることに決定されたとする。よって、ランダムＲとして、１６ビットで発生できる範囲（０から６５５３５までの範囲）の値をとりうる。
フラグメモリ５７２には、遊技の進行を制御する遊技制御処理において用いられる各種のフラグが設定される。例えば、フラグメモリ５７２には、遊技状態が確変状態であることを示す確変フラグや、大当り状態であることを示す大当りフラグが設定される。
始動口スイッチタイマメモリ５７３は、始動口スイッチ１４ａから出力される入賞検出信号ＳＳに応じて加算またはクリアされるタイマ値を記憶する。
図３８は、払出制御基板３７および球払出装置９７などの払出に関連する構成要素を示すブロック図である。図３８に示すように、払出制御基板３７には、払出制御用用ＣＰＵ３７１を含む払出制御用マイクロコンピュータ（電気部品制御用マイクロコンピュータの一例）３７０が搭載されている。この実施の形態では、払出制御用マイクロコンピュータ３７０は、１チップマイクロコンピュータであり、少なくともＲＡＭが内蔵されている。払出制御用ＣＰＵ３７１、ＲＡＭ（図示せず）、払出制御用プログラムを格納したＲＯＭ（図示せず）およびＩ／Ｏポート等は、払出制御手段を構成する。すなわち、払出制御手段は、払出制御用ＣＰＵ３７１、ＲＡＭおよびＲＯＭを有する払出制御用マイクロコンピュータ３７０と、Ｉ／Ｏポートとで実現される。また、Ｉ／Ｏポートは、払出制御用マイクロコンピュータ３７０に内蔵されていてもよい。払出制御用マイクロコンピュータ３７０におけるＲＡＭの少なくとも一部は、電源基板９１０に搭載されているバックアップ電源によって電源バックアップされている。ただし、この実施の形態では、全てのＲＡＭ領域が電源バックアップされているとする。よって、遊技機に対して電力供給がなされていないときにも、所定期間（バックアップ電源としてのコンデンサが放電してバックアップ電源が電力供給不能になるまで）は、ＲＡＭの記憶内容は保存される。
球切れスイッチ１８７、満タンスイッチ４８および払出個数カウントスイッチ３０１からの検出信号は、中継基板７２を介して払出制御基板３７のＩ／Ｏポート３７２ｆに入力される。また、払出モータ位置センサ２９５からの検出信号は、中継基板７２を介して払出制御基板３７のＩ／Ｏポート３７２ｅに入力される。払出モータ位置センサ２９５は、払出モータ２８９の回転位置を検出するための発光素子（ＬＥＤ）と受光素子とによるセンサであり、遊技球が詰まったこと、すなわちいわゆる球噛みを検出するために用いられる。払出制御基板３７に搭載されている払出制御用ＣＰＵ３７１は、球切れスイッチ１８７からの検出信号が球切れ状態を示していたり、満タンスイッチ４８からの検出信号が満タン状態を示していると、球払出処理を停止する。
入賞口への遊技球の入賞があると、主基板３１の遊技制御用マイクロコンピュータ５６０（具体的には、シリアル通信回路５０５、図３８において図示せず）から、払出指令信号として、払い出すべき賞球個数を示す賞球個数信号（払出数データ）が出力（送信）される。賞球個数信号は、払出制御用マイクロコンピュータ３７０（具体的には、シリアル通信回路３７６、図３８において図示せず）に入力される。払出制御用マイクロコンピュータ３７０は、賞球個数信号を入力すると、賞球個数信号が示す個数の遊技球を払い出すために球払出装置９７を駆動する制御を行う。
また、電源基板９１０から、電源電圧が所定値以下の低下したことを示す電源断信号が、入力ポート３７２ｇに入力される。電源断信号は、出力回路３７３Ｂを介して主基板３１に出力される。従って、出力回路３７３Ｂは、電圧低下検出信号としての電源断信号を主基板３１に出力する電圧低下検出信号出力部を構成する。そして、主基板３１において、入力回路６８およびＩ／Ｏポート５７を介してＣＰＵ５６５６に入力される。
なお、この実施の形態では、電源断信号は、払出制御基板３７において分岐され、出力回路３７２Ｂを介して主基板３１に出力される（出力回路３７２Ｂを介さず払出制御基板３７では配線のみを経由するようにしてもよい。）が、払出制御基板３７において分岐させず、入力ポートを介して電源断信号を入力した払出制御用ＣＰＵ３７１が、出力ポートおよび出力回路３７２Ｂを介して電源断信号を主基板３１に出力するようにしてもよい。
また、電源断信号を出力する電源監視手段を、払出制御基板３７に搭載してもよい。そのような構成によれば、配線構成を簡略化することができるとともに、電源断信号の送信線へのノイズ等の影響を抑制することができ、誤った電源断信号が入力されることを防止することができる。
また、遊技機背面における遊技枠に、払出制御基板３７および電源監視回路を搭載した電源基板９１０が設置され、遊技枠の内側に配置されている遊技盤に、主基板３１が設置されるようにしてもよい。そのような構成によれば、電源電圧の電力の低下にもとづく検出信号（電源断信号）の配線構成と、電力を供給するための配線構成とを簡略化することができる。
また、主基板３１から、出力回路６７を介して、ＲＡＭの内容をクリアするためのクリアスイッチが操作されたことを示すクリア信号が出力される。よって、出力回路６７は、初期化要求信号としてのクリア信号を払出制御基板３７に出力する初期化要求信号出力部を構成する。そして、払出制御基板３７において、入力回路３７３Ａおよび入力ポート３７２ｅを介してクリア信号が払出制御用ＣＰＵ３７１に入力される。
払出制御用ＣＰＵ３７１は、出力ポート３７２ｂを介して、賞球払出数を示す賞球情報信号および貸し球数を示す球貸し個数信号をターミナル基板（枠用外部端子基板と盤用外部端子基板とを含む）１６０に出力する。なお、出力ポート３７２ｂの外側に、ドライバ回路が設置されているが、図３８では記載省略されている。
また、払出制御用ＣＰＵ３７１は、出力ポート３７２ｃを介して、７セグメントＬＥＤによるエラー表示用ＬＥＤ３７４にエラー信号を出力する。なお、払出制御基板３７の入力ポート３７２ｆには、エラー状態を解除するためのエラー解除スイッチ３７５からの検出信号が入力される。エラー解除スイッチ３７５は、ソフトウェアリセットによってエラー状態を解除するために用いられる。
さらに、払出制御用ＣＰＵ３７１から出力ポート３７２ａを介して満タンスイッチ４８からの検出信号（満タン信号）が出力される。検出信号はＡＮＤ回路１５５に入力される。また、ＡＮＤ回路１５５には、ＶＬ信号も入力される。そして、ＡＮＤ回路１５５の出力は、発射制御基板９０に出力される。
遊技機に隣接して設置されているカードユニット５０には、カードユニット制御用マイクロコンピュータが搭載されている。また、カードユニット５０には、使用可表示ランプ、連結台方向表示器、カード投入表示ランプおよびカード挿入口が設けられている。インタフェース基板（中継基板）６６には、打球供給皿３の近傍に設けられている度数表示ＬＥＤ６０、球貸し可ＬＥＤ６１、球貸しスイッチ６２および返却スイッチ６３が接続される。
インタフェース基板６６からカードユニット５０には、遊技者の操作に応じて、球貸しスイッチ６２が操作されたことを示す球貸しスイッチ信号および返却スイッチ６３が操作されたことを示す返却スイッチ信号が与えられる。また、カードユニット５０からインタフェース基板６６には、プリペイドカードの残高を示すカード残高表示信号および球貸し可表示信号が与えられる。カードユニット５０と払出制御基板３７の間では、接続信号（ＶＬ信号）、ユニット操作信号（ＢＲＤＹ信号）、球貸し要求信号（ＢＲＱ信号）、球貸し完了信号（ＥＸＳ信号）およびパチンコ機動作信号（ＰＲＤＹ信号）が入力ポート３７２ｆおよび出力ポート３７２ｄを介して送受信される。カードユニット５０と払出制御基板３７の間には、インタフェース基板６６が介在している。よって、接続信号（ＶＬ信号）等の信号は、図３８に示すように、インタフェース基板６６を介してカードユニット５０と払出制御基板３７の間で送受信されることになる。
パチンコ遊技機１の電源が投入されると、払出制御基板３７に搭載されている払出制御用ＣＰＵ３７１は、カードユニット５０にＰＲＤＹ信号を出力する。また、カードユニット制御用マイクロコンピュータは、電源が投入されると、ＶＬ信号を出力する。払出制御用ＣＰＵ３７１は、ＶＬ信号の入力状態によってカードユニット５０の接続状態／未接続状態を判定する。カードユニット５０においてカードが受け付けられ、球貸しスイッチが操作され球貸しスイッチ信号が入力されると、カードユニット制御用マイクロコンピュータは、払出制御基板３７にＢＲＤＹ信号を出力する。この時点から所定の遅延時間が経過すると、カードユニット制御用マイクロコンピュータは、払出制御基板３７にＢＲＱ信号を出力する。
そして、払出制御用ＣＰＵ３７１は、カードユニット５０に対するＥＸＳ信号を立ち上げ、カードユニット５０からのＢＲＱ信号の立ち下がりを検出すると、払出モータ２８９を駆動し、所定個の貸し球を遊技者に払い出す。そして、払出が完了したら、払出制御用ＣＰＵ３７１は、カードユニット５０に対するＥＸＳ信号を立ち下げる。その後、カードユニット５０からのＢＲＤＹ信号がオン状態でないことを条件に、遊技制御手段から払出指令信号を受けると賞球払出制御を実行する。
カードユニット５０で用いられる電源電圧ＡＣ２４Ｖは払出制御基板３７から供給される。すなわち、カードユニット５０に対する電源基板９１０からの電力供給は、払出制御基板３７およびインタフェース基板６６を介して行われる。この例では、インタフェース基板６６内に配されているカードユニット５０に対するＡＣ２４Ｖの電源供給ラインに、カードユニット５０を保護するためのヒューズが設けられ、カードユニット５０に所定電圧以上の電圧が供給されることが防止される。
この実施の形態では、カードユニット５０が遊技機とは別体として遊技機に隣接して設置されている場合を例にするが、カードユニット５０は遊技機と一体化されていてもよい。また、コイン投入に応じてその金額に応じた遊技球が貸し出されるような場合でも本発明を適用できる。
図３９は、中継基板６６の構成例を示すブロック図である。図３９に示すように、カードユニット５０からの接続信号（ＶＬ信号）は、インタフェース基板６６を介して払出制御基板３７に入力される。払出制御基板３７に入力されたＶＬ信号は、払出制御基板３７に搭載されたフォトカプラ１５１を介して払出制御用マイクロコンピュータ３７０に入力される。なお、フォトカプラ１５１には、抵抗器１５２やコンデンサ１５３，１５４等の受動素子が接続されている。
また、フォトカプラ１５１からの出力信号が分岐されてＡＮＤ回路１５５の入力側の一方に入力され、ＡＮＤ回路１５５の入力側の他方に満タン信号が入力される。そして、ＡＮＤ回路１５５の出力は、発射制御基板９０に搭載されているＡＮＤ回路１５５の入力側の一方に入力される。従って、フォトカプラ１５１からの出力信号がローレベルとなっているとき、またはローレベルの満タン信号が出力されているときは、発射制御基板９０に搭載されているＡＮＤ回路９５の入力側の一方にローレベル信号が入力することになり、ＡＮＤ回路９５の入力側の他方の入力の状態に関わらず、モータ駆動回路９２から発射モータ９４への駆動信号の出力が停止される。従って、ＡＮＤ回路９５は、ＶＬ信号が伝達されていないときに、発射モータ９４の動作を停止させる発射停止手段に相当する。なお、ＡＮＤ回路９５の他方の入力には、タッチセンサ基板９１に搭載されているタッチセンサ回路（遊技者が操作ノブ５に触れているか否かを検出するための検出回路等を含む回路）の出力（タッチ信号）が接続されている。また、モータ駆動回路９２には、電源基板９１０から、発射モータ９４を駆動するための電力が供給されている。
遊技者が操作ノブ５に触れていることはタッチセンサ回路で検出され、タッチセンサ回路からの信号がオフ状態を示している場合にも、発射モータ９４の駆動を停止する。図３９に示す例では、操作ノブ５には、操作ノブ５の回転量に応じて抵抗値が変化する可変抵抗器が設けられている。モータ駆動回路９２は、可変抵抗器の抵抗値に応じて、発射モータ９４の駆動力を変える。その結果、遊技球の発射強度が変わる。なお、発射強度を変えるための手段は、可変抵抗器に限られず、他の手段を用いてもよい。
また、カードユニット５０からのユニット操作信号（ＢＲＤＹ信号）は、インタフェース基板６６に搭載されたフォトカプラ６６ａを介して払出制御基板３７に入力され、払出制御用マイクロコンピュータ３７０に入力される。同様に、カードユニット５０からの球貸し要求信号（ＢＲＱ信号）は、インタフェース基板６６に搭載されたフォトカプラ６６ｂを介して払出制御基板３７に入力され、払出制御用マイクロコンピュータ３７０に入力される。
さらに、払出制御用マイクロコンピュータ３７０からの球貸し完了信号（ＥＸＳ信号）は、インタフェース基板６６に搭載されたフォトカプラ６６ｄを介してカードユニット５０に入力される。同様に、払出制御用マイクロコンピュータ３７０からのパチンコ機動作信号（ＰＲＤＹ信号）は、インタフェース基板６６に搭載されたフォトカプラ６６ｅを介してカードユニット５０に入力される。
上記のように、カードユニット５０から払出制御用マイクロコンピュータ３７０に送信されるＶＬ信号を伝達するためのフォトカプラ１５１が払出制御基板３７に搭載されているので、フォトカプラ１５１に接続される抵抗器１５２やコンデンサ１５３，１５４等の受動素子をも払出制御基板３７に搭載することができ、インタフェース基板６６にコンデンサを一切搭載しないようにすることができる。従って、インタフェース基板６６に何らかの不正回路が取り付けられたり、インタフェース基板６６が不正基板に交換されたりしたときに、その不正行為を容易に発見することができる。すなわち、一切搭載されていないはずのコンデンサがインタフェース基板６６に存在する場合には、何らかの不正行為が行われていると判断することができるため、不正行為を容易に発見することができるようになり、不正行為を防止することができるようになる。
従来の遊技機では、例えば特開２００１−３４７０５４号公報（特に図１１）に記載されているように、インタフェース基板にコンデンサが搭載されていた。よって、払出制御用マイクロコンピュータに対して不正な信号を入力するための不正回路をインタフェース基板に設けた不正基板が作成され、正規のインタフェース基板が不正基板に交換された場合に、基板が交換されたことが発見されにくいという課題があった。
不正基板には、例えば、入賞していない、あるいは球貸し要求がなされていないにもかかわらず、払出動作を実行させるための信号を払出制御基板に入力するための不正回路が搭載された不正インタフェース基板が想定される。そして、不正インタフェース基板を不正に取り付け、遊技機外部からの操作（例えばボタン操作、無線通信操作）によって、不正インタフェース基板から払出制御基板に対する信号の出力指令を行い、遊技媒体（遊技球やメダルなど）を不正に払い出させることにより、不正に遊技媒体を獲得することが考えられる。なお、不正インタフェース基板を作成する際には、その不正インタフェース基板に搭載される回路（あるいは不正インタフェース基板から出力される信号）を安定化させるために、コンデンサが必要とされ、コンデンサ等の受動素子が不正インタフェース基板に搭載されることになる。
これに対し、この実施の形態では、インタフェース基板６６にコンデンサを全く搭載しない構成としているので、インタフェース基板にコンデンサが搭載されているか否かを確認するだけで、不正基板であるか否かを容易に見分けることができる。また、ＶＬ信号ラインのコンデンサ１５３，１５４を払出制御基板３７に搭載する際に、フォトカプラ１５１も一緒に払出制御基板３７に搭載する構成としているので、インタフェース基板６６と払出制御基板３７との間において無用に信号経路を往復させることを無くし、省スペース化や、配線数の低減を実現することができる。
なお、図３９に示す構成例では、抵抗器１５２やコンデンサ１５３，１５４が接続されているフォトカプラ１５１のみが払出制御基板３７に搭載されているが、カードユニット５０と払出制御用基板３７との間で送受される信号を伝達する全てのフォトカプラ１５１，６６ａ〜６６ｄを払出制御基板３７に搭載するようにしてもよい。そのように構成すれば、一切搭載されていないはずのフォトカプラがインタフェース基板６６に存在する場合には、何らかの不正行為が行われていると判断することができるようになる。
また、ＡＮＤ回路１５５を、発射制御基板９０に搭載してもよい。
次に遊技機の動作について説明する。図４０および図４１は、遊技機に対して電力供給が開始され遊技制御用マイクロコンピュータ５６０へのリセット信号がハイレベルになったことに応じてＣＰＵ５６が実行するメイン処理を示すフローチャートである。リセット信号が入力されるリセット端子の入力レベルがハイレベルになると、ＣＰＵ５６は、プログラムの内容が正当か否かを確認するための処理であるセキュリティチェック処理を実行した後、ステップＳ１以降のメイン処理を開始する。メイン処理において、ＣＰＵ５６は、まず、必要な初期設定を行う。
初期設定処理において、ＣＰＵ５６は、まず、割込禁止に設定する（ステップＳ１）。次に、マスク可能割込の割込モードを設定し（ステップＳ２）、スタックポインタにスタックポインタ指定アドレスを設定する（ステップＳ３）。なお、ステップＳ２では、ＣＰＵ５６の特定レジスタ（Ｉレジスタ）の値（１バイト）と内蔵デバイスが出力する割込ベクタ（１バイト：最下位ビット０）から合成されるアドレスが、割込番地を示すモードに設定する。また、マスク可能な割込が発生すると、ＣＰＵ５６は、自動的に割込禁止状態に設定するとともに、プログラムカウンタの内容をスタックにセーブする。
次いで、内蔵デバイスレジスタの設定（初期化）を行う（ステップＳ４）。ステップＳ４の処理によって、内蔵デバイス（内蔵周辺回路）であるＣＴＣ（カウンタ／タイマ）およびＰＩＯ（パラレル入出力ポート）の設定（初期化）がなされる。
この実施の形態で用いられる遊技制御用マイクロコンピュータ５６０は、Ｉ／Ｏポート（ＰＩＯ）およびタイマ／カウンタ回路（ＣＴＣ）５０４も内蔵している。
次に、ＲＡＭ５５をアクセス可能状態に設定し（ステップＳ５）、クリア信号のチェック処理に移行する。
次いで、ＣＰＵ５６は、例えば電源基板９１０に搭載されているクリアスイッチ９２１からクリア信号が出力されているか否か確認する（ステップＳ７）。クリア信号が出力されていない場合には、遊技機への電力供給が停止したときにバックアップＲＡＭ領域のデータ保護処理（例えばパリティデータの付加等の電力供給停止時処理）が行われたか否か確認する（ステップＳ８）。この実施の形態では、電力供給の停止が生じた場合には、バックアップＲＡＭ領域のデータを保護するための処理が行われている。そのような電力供給停止時処理が行われていたことを確認した場合には、ＣＰＵ５６は、電力供給停止時処理が行われた、すなわち電力供給停止時の制御状態が保存されていると判定する。電力供給停止時処理が行われていないことを確認した場合には、ＣＰＵ５６は初期化処理を実行する。
電力供給停止時処理が行われていたか否かは、電力供給停止時処理においてバックアップＲＡＭ領域に保存されるバックアップ監視タイマの値が、電力供給停止時処理を実行したことに応じた値（例えば２）になっているか否かによって確認される。なお、そのような確認の仕方は一例であって、例えば、電力供給停止時処理においてバックアップフラグ領域に電力供給停止時処理を実行したことを示すフラグをセットし、ステップＳ８において、そのフラグがセットされていることを確認したら電力供給停止時処理が行われたと判定してもよい。
電力供給停止時の制御状態が保存されていると判定したら、ＣＰＵ５６は、バックアップＲＡＭ領域のデータチェック（この例ではパリティチェック）を行う（ステップＳ９）。この実施の形態では、クリアデータ（００）をチェックサムデータエリアにセットし、チェックサム算出開始アドレスをポインタにセットする。また、チェックサムの対象になるデータ数に対応するチェックサム算出回数をセットする。そして、チェックサムデータエリアの内容とポインタが指すＲＡＭ領域の内容との排他的論理和を演算する。演算結果をチェックサムデータエリアにストアするとともに、ポインタの値を１増やし、チェックサム算出回数の値を１減算する。以上の処理が、チェックサム算出回数の値が０になるまで繰り返される。チェックサム算出回数の値が０になったら、ＣＰＵ５６は、チェックサムデータエリアの内容の各ビットの値を反転し、反転後のデータをチェックサムにする。
電力供給停止時処理において、上記の処理と同様の処理によってチェックサムが算出され、チェックサムはバックアップＲＡＭ領域に保存されている。ステップＳ９では、算出したチェックサムと保存されているチェックサムとを比較する。不測の停電等の電力供給停止が生じた後に復旧した場合には、バックアップＲＡＭ領域のデータは保存されているはずであるから、チェック結果（比較結果）は正常（一致）になる。チェック結果が正常でないということは、バックアップＲＡＭ領域のデータが、電力供給停止時のデータとは異なっている可能性があることを意味する。そのような場合には、内部状態を電力供給停止時の状態に戻すことができないので、電力供給の停止からの復旧時でない電源投入時に実行される初期化処理（ステップＳ１０〜Ｓ１４の処理）を実行する。
チェック結果が正常であれば、ＣＰＵ５６は、遊技制御手段の内部状態と演出制御手段等の電気部品制御手段の制御状態を電力供給停止時の状態に戻すための遊技状態復旧処理を行う。具体的には、ＲＯＭ５４に格納されているバックアップ時設定テーブルの先頭アドレスをポインタに設定し（ステップＳ９１）、バックアップ時設定テーブルの内容を順次作業領域（ＲＡＭ５５内の領域）に設定する（ステップＳ９２）。作業領域はバックアップ電源によって電源バックアップされている。バックアップ時設定テーブルには、作業領域のうち初期化してもよい領域についての初期化データが設定されている。ステップＳ９１およびＳ９２の処理によって、作業領域のうち初期化してはならない部分については、保存されていた内容がそのまま残る。初期化してはならない部分とは、例えば、電力供給停止前の遊技状態を示すデータ（特別図柄プロセスフラグなど）、出力ポートの出力状態が保存されている領域（出力ポートバッファ）、未払出賞球数を示すデータが設定されている部分などである。
また、ＣＰＵ５６は、ＲＯＭ５４に格納されているバックアップ時コマンド送信テーブルの先頭アドレスをポインタに設定し（ステップＳ９３）、ステップＳ１５に移行する。
初期化処理では、ＣＰＵ５６は、まず、ＲＡＭクリア処理を行う（ステップＳ１０）。なお、ＲＡＭ５５の全領域を初期化せず、所定のデータをそのままにしてもよい。また、ＲＯＭ５４に格納されている初期化時設定テーブルの先頭アドレスをポインタに設定し（ステップＳ１１）、初期化時設定テーブルの内容を順次業領域に設定する（ステップＳ１２）。
ステップＳ１１およびＳ１２の処理によって、例えば、普通図柄判定用乱数カウンタ、普通図柄判定用バッファ、特別図柄バッファ、総賞球数格納バッファ、特別図柄プロセスフラグ、賞球中フラグ、球切れフラグなど制御状態に応じて選択的に処理を行うためのフラグに初期値が設定される。
また、ＣＰＵ５６は、ＲＯＭ５４に格納されている初期化時コマンド送信テーブルの先頭アドレスをポインタに設定し（ステップＳ１３）、その内容に従ってサブ基板を初期化するための初期化コマンドをサブ基板に送信する処理を実行する（ステップＳ１４）。初期化コマンドとして、可変表示装置９に表示される初期図柄を示すコマンドや払出制御基板３７への初期化コマンド等を使用することができる。
また、ＣＰＵ５６は、各乱数回路５０３ａ，５０３ｂを初期設定する乱数回路設定処理を実行する（ステップＳ１５）。この場合、ＣＰＵ５６は、乱数回路設定プログラム５５１に従って処理を実行することによって、各乱数回路５０３ａ，５０３ｂにランダムＲの値を更新させるための設定を行う。
また、ＣＰＵ５６は、シリアル通信回路５０５を初期設定するシリアル通信回路設定処理を実行する（ステップＳ１５ａ）。この場合、ＣＰＵ５６は、シリアル通信回路設定プログラム５５６に従って処理を実行することによって、シリアル通信回路５０５に払出制御用マイクロコンピュータとシリアル通信させるための設定を行う。
シリアル通信回路５０５を初期設定すると、ＣＰＵ５６は、シリアル通信回路５０５の割り込み要求に応じて実行する割込処理の優先順位を初期設定する（ステップＳ１５ｂ）。この場合、ＣＰＵ５６は、割込優先順位設定プログラム５５７に従って処理を実行することによって、割込処理の優先順位を初期設定する。
例えば、ＣＰＵ５６は、各割込処理のデフォルトの優先順位を含む所定の割込処理優先順位テーブルに従って、割込処理の優先順位を初期設定する。図４２は、割込処理優先順位テーブルの例を示す説明図である。この実施の形態では、ＣＰＵ５６は、図４２に示す割込処理優先順位テーブルに従って、シリアル通信回路５０５において通信エラーが発生したことを割込原因とする割込処理を優先して実行するように初期設定する。この場合、例えば、ＣＰＵ５６は、通信エラーが発生したことを割込原因とする割込処理を優先して実行する旨を示すエラー時割込優先実行フラグをセットする。なお、遊技制御処理を実行するためのタイマ割込処理も、割込処理の優先順位の設定対象である。
また、ユーザによって各割込処理のデフォルトの優先順位を変更することもできる。例えば、ＣＰＵ５６は、ユーザ（例えば、遊技機の製作者）によって設定された割込処理を指定する指定情報を、あらかじめＲＯＭ５４の所定の記憶領域に記憶している。そして、ＣＰＵ５６は、ＲＯＭ５４の所定の記憶領域に記憶された指定情報に従って、割込処理の優先順位を設定する。
そして、ＣＰＵ５６は、所定時間（例えば２ｍｓ）ごとに定期的にタイマ割込がかかるように遊技制御用マイクロコンピュータ５６０（具体的にはＣＰＵ５６）に内蔵されているＣＴＣのレジスタの設定を行なうタイマ割込設定処理を実行する（ステップＳ１６）。すなわち、初期値として例えば２ｍｓに相当する値が所定のレジスタ（時間定数レジスタ）に設定される。この実施の形態では、２ｍｓごとに定期的にタイマ割込がかかるとする。
タイマ割込の設定が完了すると、ＣＰＵ５６は、表示用乱数更新処理（ステップＳ１８）を繰り返し実行する。ＣＰＵ５６は、表示用乱数更新処理が実行されるときには割込禁止状態にして（ステップＳ１７）、表示用乱数更新処理の実行が終了すると割込許可状態にする（ステップＳ１９）。なお、表示用乱数とは、特別図柄表示器８に表示される図柄を決定するための乱数であり、表示用乱数更新処理とは、表示用乱数を発生するためのカウンタのカウント値を更新する処理である。
また、ＣＰＵ５６は、表示用乱数を発生するためのカウンタのカウント値を繰り返し更新するとともに、初期値用乱数を発生するためのカウンタのカウント値を繰り返し更新するようにしてもよい。その場合、後述する遊技制御処理（遊技制御用マイクロコンピュータが、遊技機に設けられている可変表示装置９、可変入賞球装置１５、球払出装置９７等の遊技用の装置を、自身で制御する処理、または他のマイクロコンピュータに制御させるために指令信号を送信する処理、遊技装置制御処理ともいう）において、初期値用乱数を発生するためのカウンタのカウント値を＋１する処理が実行される。初期値用乱数とは、大当りの種類を決定するための判定用乱数（例えば、大当りを発生させる特別図柄を決定するための大当り図柄決定用乱数や、確変とするか否かを決定するための確変決定用乱数、普通図柄にもとづく当りを発生させるか否かを決定するための普通図柄当たり判定用乱数）を発生するためのカウンタ（判定用乱数発生カウンタ）等のカウント値の初期値を決定するための乱数（ソフトウェア乱数）である。遊技制御処理において、ＣＰＵ５６は、判定用乱数発生カウンタ等のカウント値があらかじめ決められている更新最終値まで更新されたとき（例えば、カウント値が１周したとき）に、初期値決定用乱数の値を、判定用乱数発生カウンタに、更新初期値として設定する。そのように、初期値決定用乱数にもとづいて判定用乱数の所定の初期値を設定するように構成されている場合には、特定遊技状態の種類（例えば、特別図柄表示器８に表示させる特別図柄の他、大当り遊技におけるラウンド数、大当り遊技終了後に確変状態に移行させるか否かなど）を決定するために用いる判定用乱数のランダム性を向上させることができる。
なお、表示用乱数更新処理が実行されるときに割込禁止状態にされるのは、表示用乱数更新処理が後述するタイマ割込処理でも実行されることから、タイマ割込処理における処理と競合してしまうのを避けるためである。すなわち、ステップＳ１８の処理中にタイマ割込が発生してタイマ割込処理中で表示用乱数を発生するためのカウンタのカウント値を更新してしまったのでは、カウント値の連続性が損なわれる場合がある。しかし、ステップＳ１８の処理中では割込禁止状態にしておけば、そのような不都合が生ずることはない。
また、遊技店員等は、クリアスイッチ９２１をオン状態してクリア信号が出力される状態にしながら遊技機に対する電力供給を開始する（例えば電源スイッチ９１４をオンする）ことによって、容易に初期化処理を実行させることができる。すなわち、ＲＡＭクリア等を行うことができる。
次に、メイン処理における乱数回路設定処理（ステップＳ１５）を説明する。図４３は、乱数回路設定処理を示すフローチャートである。乱数回路設定処理において、ＣＰＵ５６は、乱数回路設定プログラム５５１に含まれる乱数回路選択モジュール５５１ｆに従って処理を実行し、遊技制御用マイクロコンピュータ５６０が内蔵する各乱数回路５０３ａ，５０３ｂの中から、遊技制御処理を含むタイマ割込処理の実行時に用いる乱数回路を設定する（ステップＳ１５１）。ユーザ（例えば、遊技機の製作者）によって設定されたタイマ割込処理の実行時に用いる乱数回路５０３を指定する指定情報は、あらかじめＲＯＭ５４の所定の記憶領域に記憶されている。そして、ＣＰＵ５６は、ＲＯＭ５４の所定の記憶領域に記憶された指定情報に従って、１２ビット乱数回路５０３ａまたは１６ビット乱数回路５０３ｂのいずれかを選択し、選択した乱数回路をタイマ割込処理の実行時に用いる乱数回路として設定する。なお、この実施の形態では、大当り判定に用いられる乱数として、１６ビット乱数回路５０３ｂが発生する乱数を用いるが、１２ビット乱数回路５０３ａと１６ビット乱数回路５０３ｂとの双方について説明を行う。
上記のように、ステップＳ１５１において、更新可能な数値データの所定の範囲が異なる複数の乱数回路（１２ビット乱数回路５０３ａと１６ビット乱数回路５０３ｂ）について、それぞれ使用可能とするか否かを設定するので、タイマ割込処理の実行中に不要な乱数を処理することを防止することができ、遊技制御用マイクロコンピュータ５６０（具体的にはＣＰＵ５６）の制御負担を軽減することができる。例えば、遊技制御用マイクロコンピュータ５６０が、２つの乱数回路５０３ａ，５０３ｂのうちの一方が発生する乱数のみを用いて遊技制御処理を行う場合、遊技制御処理に用いない方の乱数回路から乱数を読み出す処理等を行わないようにでき、遊技制御用マイクロコンピュータ５６０の制御負担を軽減できる。
ＣＰＵ５６は、ステップＳ１５１で使用する乱数回路５０３を設定すると、例えば、カウンタ５２１やクロック信号出力回路５２４の動作を停止させることによって、使用しないように設定した方の乱数回路のカウンタ５２１がカウント値Ｃを更新しないようにする。また、例えば、ＣＰＵ５６は、使用しないように設定した方の乱数回路のカウンタ５２１はカウント値Ｃを更新するが、ＣＰＵ５６は出力制御信号ＳＣを出力しないようにし、乱数値記憶回路５３１から乱数を読み出せないように制御してもよい。また、例えば、ＣＰＵ５６は、使用しないように設定した方の乱数回路の乱数値取込レジスタ５３９に乱数値取込データ「０１ｈ」を書き込まないようにし、ラッチ信号生成回路５３３がラッチ信号ＳＬを乱数値記憶回路５３１に出力しないように制御してもよい。
上記のように、使用する乱数回路５０３を設定するようにすることによって、使用する乱数回路５０３だけを設定することによって、生成する乱数の値の範囲を適切に設定することができる。また、タイマ割込処理の実行中に不要な乱数を処理することを防止することができ、遊技制御用マイクロコンピュータ５６０（具体的にはＣＰＵ５６）の制御負担を軽減することができる。例えば、大当りとする判定値として離れた値（例えば、「１」と「１００」を含む判定テーブルを用いて大当り判定を行う場合、所定の大当り確率（例えば、１００分の１）で大当りと判定するようにすると、１６ビット乱数回路５０３ｂによる乱数を用いるよりも、１２ビット乱数回路５０３ａによる乱数を用いた方が、処理すべき判定値の種類の数が少なくて済み、遊技制御用マイクロコンピュータ５６０の制御負担が軽減される。
また、ＣＰＵ５６は、乱数回路設定プログラム５５１に含まれる乱数最大値設定モジュール５５１ａに従って処理を実行し、ユーザによってあらかじめ設定された乱数最大値を指定する乱数最大値設定データを、乱数最大値設定レジスタ５３５に書き込む（ステップＳ１５２）。そのようにすることによって、ユーザによってあらかじめ設定されたランダムＲの乱数最大値を乱数回路５０３に設定する。なお、タイマ割込実行時に用いる乱数回路として１２ビット乱数回路５０３ａを設定した場合、ＣＰＵ５６は、乱数最大値（「０」〜「４０９５」のうちのいずれかの値）を指定する乱数最大値設定データを、１２ビット乱数回路５０３ａの乱数最大値設定レジスタ５３５に書き込む。また、タイマ割込実行時に用いる乱数回路として１６ビット乱数回路５０３ｂを設定した場合、ＣＰＵ５６は、乱数最大値（「０」〜「６５５３５」のうちのいずれかの値）を指定する乱数最大値設定データを、１６ビット乱数回路５０３ｂの乱数最大値設定レジスタ５３５に書き込む。
なお、乱数最大値として「０」〜「２５５」が設定された場合には、後述する乱数最大値再設定処理において乱数最大値を所定値に設定しなおすことになる。また、乱数最大値として「２５６」以上の値を書き込む制御を行った場合であっても、データ化けなどの原因によって「０」〜「２５５」の値が乱数最大値設定レジスタ５３５に設定されてしまった場合には、後述する乱数最大値再設定処理において乱数最大値を所定値に設定しなおす。
上記のように、ステップＳ１５２において、生成する乱数の最大値をあらかじめ乱数最大値設定レジスタ５３５に設定するので、タイマ割込処理の実行中に用いる乱数の範囲より大きい値の乱数を生成してしまうことを防止でき、乱数回路５０３およびＣＰＵ５６の処理負担を軽減することができる。
また、ＣＰＵ５６は、ステップＳ１５２で乱数最大値設定レジスタ５３５に設定した乱数最大値が所定の下限値以下でないかを確認し、乱数最大値が下限値以下である場合には、乱数最大値設定レジスタ５３５に設定されている乱数最大値の再設定を行う乱数最大値再設定処理を実行する（ステップＳ１５３）。
また、ＣＰＵ５６は、乱数回路設定プログラム５５１に含まれる初期値変更モジュール５５１ｅに従って処理を実行し、乱数回路５０３のカウンタ５２１が更新するカウント値の初期値を変更させる初期値変更処理を実行する（ステップＳ１５４）。
また、ＣＰＵ５６は、乱数回路設定プログラム５５１に含まれる乱数更新方式選択モジュール５５１ｂに従って処理を実行し、乱数更新方式選択データを乱数更新方式選択レジスタ５４０に書き込む（ステップＳ１５５）。そのようにすることによって、乱数回路５０３の乱数更新方式を設定する。なお、この実施の形態では、ＣＰＵ５６は、乱数更新方式選択データ「１０ｈ」を乱数更新方式選択レジスタ５４０に書き込むものとする。すなわち、この実施の形態では、乱数回路５０３の乱数更新方式として第２の乱数更新方式が設定される。
また、ＣＰＵ５６は、乱数回路設定プログラム５５１に含まれる周期設定モジュール５５１ｃに従って処理を実行し、ユーザによってあらかじめ設定された乱数発生用クロック信号ＳＩ１の周期を指定する周期設定データ（基準クロック信号を何分周させるかを設定するためのデータ）を、周期設定レジスタ５３７に書き込む（ステップＳ１５６）。そのようにすることによって、ユーザによってあらかじめ設定された乱数発生用クロック信号ＳＩ１の周期を乱数回路５０３に設定する。
また、ＣＰＵ５６は、乱数回路５０３のカウンタ５２１によって所定の最終値までカウント値が更新されたときに、カウンタ５２１に入力する初期値を更新するか否かを設定する（ステップＳ１５７）。カウンタ５２１によって所定の最終値までカウント値が更新されたときに、カウンタ５２１に入力する初期値を更新するか否かを示す設定値は、あらかじめユーザによって設定されＲＯＭ５４の所定領域に記憶されている。そして、ＣＰＵ５６は、ＲＯＭ５４の所定の記憶領域に記憶された所定の設定値に従って、カウンタ５２１によって所定の最終値までカウント値が更新されたときに、カウンタ５２１に入力する初期値を更新するか否かを設定する。この実施の形態では、ＣＰＵ５６は、ステップＳ１５７において、カウンタ５２１に入力する初期値を更新すると判定すると、所定の最終値までカウント値が更新されたとき（カウンタ５２１から通知信号を入力したとき）に初期値を更新する旨を示す初期値更新フラグをセットする。
なお、ＣＰＵ５６によってカウント値の初期値を変更するのでなく、最終値までカウント値を更新したことにもとづいて、乱数回路５０３側でカウント値の初期値を所定値に変更するようにしてもよい。例えば、乱数回路５０３は、初期値を更新する旨を示す初期値更新データを格納する初期値更新データレジスタ、および初期値の変更を行う初期値変更回路を備え、ＣＰＵ５６は、ステップＳ１５７において、初期値更新データを初期値更新データレジスタに設定する。この場合、カウンタ５２１は、最終値までカウント値を更新すると、通知信号を初期値変更回路に出力する。すると、初期値変更回路は、初期値更新データレジスタに初期値更新データが設定されているか否かを確認する。そして、初期値変更回路は、初期値更新データが設定されていることを確認すると、カウント値の初期値を所定値に変更する。なお、初期値変更回路は、後述するカウント値順列変更処理において、順列を変更したカウント値の初期値を変更してもよい。
また、ＣＰＵ５６は、乱数回路５０３のカウンタ５２１によって所定の最終値までカウント値が更新されたときに、カウンタ５２１が更新するカウント値の順列を変更するか否かを設定する（ステップＳ１５８）。カウンタ５２１によって所定の最終値までカウント値が更新されたときに、カウンタ５２１が出力するカウント値の順列を変更するか否かを示す設定値は、あらかじめユーザによって設定されＲＯＭ５４の所定領域に記憶されている。そして、ＣＰＵ５６は、ＲＯＭ５４の所定の記憶領域に記憶された所定の設定値に従って、カウンタ５２１によって所定の最終値までカウント値が更新されたときに、カウンタ５２１が出力するカウント値の順列を変更するか否かを設定する。この実施の形態では、ＣＰＵ５６は、ステップＳ１５８において、カウンタ５２１が出力するカウント値の順列を変更すると判定すると、所定の最終値までカウント値が更新されたときにカウント値の順列を変更する旨を示すカウント値順列変更フラグをセットする。この実施の形態では、ステップＳ１５８において、所定の設定値に従ってカウント値順列変更フラグをセットする場合を説明する。ＣＰＵ５６は、後述するカウント値順列変更処理において、カウント値順列変更フラグがセットされていることにもとづいて、カウンタ５２１が出力するカウント値の順列を変更する。
なお、ＣＰＵ５６の制御によってカウント値の順列を変更するのでなく、最終値までカウント値を更新したことにもとづいて、乱数回路５０３側でカウント値の順列を変更するようにしてもよい。例えば、乱数回路５０３は、カウント値の順列を変更する旨を示す順列変更データを格納する順列変更データレジスタを備え、ＣＰＵ５６は、ステップＳ１５８において、順列変更データを順列変更データレジスタに設定する。この場合、カウンタ５２１が最終値までカウント値を更新すると、通知信号をカウント値順列変更回路５２３に出力し、通知信号を入力したカウント値順列変更回路５２３は、順列変更データレジスタに順列変更データが設定されているか否かを確認する。そして、カウント値順列変更回路５２３は、順列変更データが設定されていることを確認すると、カウント値の順列を変更する。
そして、ＣＰＵ５６は、乱数回路設定プログラム５５１に含まれる乱数回路起動モジュール５５１ｄに従って処理を実行し、乱数回路起動データ「８０ｈ」を乱数回路起動レジスタ５４１に書き込む（ステップＳ１５９）。そのようにすることによって、ＣＰＵ５６は、乱数回路５０３を起動させる。
次に、乱数回路設定処理における乱数最大値再設定処理（ステップＳ１５３）を説明する。図４４は、乱数最大値再設定処理を示すフローチャートである。乱数最大値再設定処理において、ＣＰＵ５６は、乱数最大値設定レジスタ５３５に設定されている乱数最大値を読み込む（ステップＳ１５３ａ）。なお、タイマ割込処理の実行時に用いる乱数回路として１２ビット乱数回路５０３ａを設定した場合には、ＣＰＵ５６は、１２ビット乱数回路５０３ａの乱数最大値設定レジスタ５３５に設定されている乱数最大値を読み込む。また、この実施の形態のように、タイマ割込処理の実行時に用いる乱数回路として１６ビット乱数回路５０３ｂを設定した場合には、ＣＰＵ５６は、１６ビット乱数回路５０３ｂの乱数最大値設定レジスタ５３５に設定されている乱数最大値を読み込む。
ＣＰＵ５６は、読み込んだ乱数最大値が所定の下限値以下であるか否かを判定する（ステップＳ１５３ｂ）。１２ビット乱数回路５０３ａを設定した場合、１２ビット乱数回路５０３ａにおいて設定可能な乱数最大値が「２５６」から「４０９５」までであるので、ＣＰＵ５６は、１２ビット乱数回路５０３ａの乱数最大値設定レジスタ５３５から読み込んだ乱数最大値が下限値「２５６」以下であるか否かを判定する。また、１６ビット乱数回路５０３ｂを設定した場合、１６ビット乱数回路５０３ｂにおいて設定可能な乱数最大値が「２５６」から「６５５３５」までであるので、ＣＰＵ５６は、１６ビット乱数回路５０３ｂの乱数最大値設定レジスタ５３５から読み込んだ乱数最大値が下限値「２５６」以下であるか否かを判定する。
読み込んだ乱数最大値が下限値以下である場合には、ＣＰＵ５６は、乱数最大値設定レジスタ５３５に設定される乱数最大値を所定値に設定しなおす（ステップＳ１５３ｃ）。１２ビット乱数回路５０３ａを設定した場合には、１２ビット乱数回路５０３ａの乱数最大値設定レジスタ５３５から読み込んだ乱数最大値が下限値「２５６」以下であると判定すると、ＣＰＵ５６は、乱数最大値設定レジスタ５３５に設定される乱数最大値を所定値「４０９５」に設定しなおす。また、１６ビット乱数回路５０３ｂを設定した場合、１６ビット乱数回路５０３ｂの乱数最大値設定レジスタ５３５から読み込んだ乱数最大値が下限値「２５６」以下であると判定すると、ＣＰＵ５６は、乱数最大値設定レジスタ５３５に設定される乱数最大値を所定値「６５５３５」に設定しなおす。
以上のように、乱数最大値設定レジスタ５３５に設定した乱数最大値が所定の下限値以下となっている場合には、乱数最大値を所定値に設定しなおす。そのため、遊技制御用マイクロコンピュータ５６０の誤動作や、無線信号を用いた取り込み信号を遊技機に対して発生させるなどの行為によって、過度に小さい値が乱数の最大値として設定されてしまうことを防止することができる。従って、最小値から最大値までの値の範囲が過度に小さい乱数を生成する事態が発生することを防止することができる。
なお、この実施の形態では、ステップＳ１５２において、ユーザによってあらかじめ設定された乱数最大値を指定する乱数最大値設定データが、乱数最大値設定レジスタ５３５に書き込まれている。何らかの原因で書き込まれたはずの乱数最大値が変わった（所定の下限値以下になった）場合でも、乱数最大値は所定の下限値以下のまま放置されることはない。また、ステップＳ１５２の処理を実行しないようにしてもよい。その場合でも、ステップＳ１５３の処理で、乱数最大値は所定の下限値以下のまま放置されることはない。
次に、乱数回路設定処理における初期値変更処理（ステップＳ１５４）を説明する。図４５は、初期値変更処理を示すフローチャートである。初期値変更処理において、ＣＰＵ５６は、まず、ユーザプログラム実行データエリアの１Ｆ９７ｈ番地の領域に記憶されている初期値変更方式設定データを読み出し、ユーザによって選択された初期値変更方式を特定する。この場合、ＣＰＵ５６は、読み出した初期値変更方式設定データの値が「０１ｈ」であるか否かを判定することによって（ステップＳ１５４ａ）、ユーザによって選択された初期値変更方式を特定する。
初期値変更方式設定データの値が「０１ｈ」である場合、ＣＰＵ５６は、乱数回路５０３のカウンタ５２１に入力する初期値を、遊技制御用マイクロコンピュータ５６０固有のＩＤナンバにもとづいて設定された値に変更する（ステップＳ１５４ｂ）。例えば、ＣＰＵ５６は、ＲＯＭ５４の所定の記憶領域に、遊技制御用マイクロコンピュータ５６０のＩＤナンバと、ＩＤナンバにもとづいて所定の演算を行って求めた演算値とをあらかじめ対応付けて記憶している。そして、ステップＳ１５４ｂにおいて、ＣＰＵ５６は、記憶されているＩＤナンバにもとづく演算値にカウント値の初期値を変更させる。また、例えば、ステップＳ１５４ｂにおいて、ＣＰＵ５６は、遊技制御用マイクロコンピュータ５６０のＩＤナンバと所定値とを演算して（例えば、ＩＤナンバ（例えば、「１００」）に所定値（例えば、「１００」）を加算して）求めた演算値（例えば、「２００」）にカウント値の初期値を設定する。また、カウンタ５２１に入力する初期値を変更すると、遊技制御用マイクロコンピュータ５６０は、カウント値の初期値を変更した旨を示す初期値変更フラグをセットする（ステップＳ１５４ｃ）。
なお、ＣＰＵ５６は、ステップＳ１５４ｂにおいてカウンタ５２１に入力する初期値を変更する際、乱数回路５０３の比較器５２２の乱数最大値設定レジスタ５３５の値を確認し、ＩＤナンバにもとづいて設定された値が乱数最大値以上であるか否かを判断する。そして、ＩＤナンバにもとづいて設定された値が乱数最大値以上であると判断すると、ＣＰＵ５６は、カウンタ５２１に入力する初期値を変更しない（例えば、初期値を「０」のまま変更しない）。そのようにすることによって、カウント値の初期値が乱数最大値以上の値に設定されてしまう事態を防止することができる。
ステップＳ１５４ａにおいて、初期値変更方式設定データの値が「０１ｈ」でない場合（すなわち、ユーザプログラム実行データエリアの１Ｆ９７ｈ番地の領域に記憶されている初期値変更方式設定データの値が「００ｈ」である場合）、ＣＰＵ５６は、カウント値の初期値の変更を行わず、そのまま初期値変更処理を終了し、ステップＳ１５５に移行する。
乱数回路設定処理が実行されることによって、遊技制御処理を含むタイマ割込処理の実行時に乱数回路５０３に各種信号が入力され、乱数回路５０３内で各種信号が生成される。図４６は、乱数回路５０３に各信号が入力されるタイミング、および乱数回路５０３内で各信号が生成されるタイミングを示すタイミングチャートである。
図４６に示すように、クロック回路５０１は、所定周期ごと（図４６に示すタイミングＴ１１，Ｔ２１，・・・）に、出力端子の信号レベルをローレベルからハイレベルに立ち上げることによって、乱数回路５０３に基準クロック信号ＣＬＫ（図４６（Ａ）参照）を入力する。
クロック信号出力回路５２４は、クロック回路５０１から供給された基準クロック信号ＣＬＫを分周し、乱数発生用クロック信号ＳＩ１（図４６（Ｂ）参照）を生成する。例えば、クロック信号出力回路５２４は、タイミングＴ１１，Ｔ１２，・・・で出力端子の信号レベルをローレベルからハイレベルに立ち上げ、タイミングＴ２１，Ｔ２２，・・・で信号レベルをハイレベルからローレベルに立ち下げることによって、乱数発生用クロック信号ＳＩ１を出力する。
なお、図４６に示す例では、説明を分かりやすくするために、クロック信号出力回路５２４が基準クロック信号ＣＬＫを２分周して乱数発生用クロック信号ＳＩ１を生成する場合を示している。しかし、実際の乱数回路では、周期設定レジスタ５３７に設定可能な周期は「システムクロック信号の周期×１２８×７」から「システムクロック信号の周期×１２８×２５６」まである。従って、実際の乱数回路では、クロック信号出力回路５２４は、「システムクロック信号の周期×１２８×７」から「システムクロック信号の周期×１２８×２５６」までの範囲で周期設定レジスタ５３７に設定される周期設定データ「０７ｈ」〜「ＦＦｈ」に対応した分周比で、基準クロック信号ＣＬＫを分周し乱数発生用クロック信号ＳＩ１を生成する。クロック信号出力回路５２４によって生成された乱数発生用クロック信号ＳＩ１は、セレクタ５２８と反転回路５３２とに出力される。
この実施の形態では、乱数回路設定処理において、第２の乱数更新方式が設定されるので、乱数更新方式選択信号出力回路５２７から第２の乱数更新方式選択信号がセレクタ５２８に入力される。セレクタ５２８は、乱数更新方式選択信号出力回路５２７から第２の乱数更新方式選択信号が入力されると、クロック信号出力回路５２４から入力した乱数発生用クロック信号ＳＩ１を選択してカウンタ５２１に出力する。カウンタ５２１は、セレクタ５２８から供給される乱数発生用クロック信号ＳＩ１の立ち上がりエッヂが入力されるごとに、カウント値Ｃを更新してカウント値順列変更回路５２３に出力する。
反転回路５３２は、クロック信号出力回路５２４から入力した乱数発生用クロック信号ＳＩ１の信号レベルを反転させることによって、反転クロック信号ＳＩ２（図４６（Ｃ）参照）を生成する。例えば、反転回路５３２は、タイミングＴ１１，Ｔ１２，・・・で出力端子の信号レベルをハイレベルからローレベルに立ち下げ、タイミングＴ２１，Ｔ２２，・・・で信号レベルをローレベルからハイレベルに立ち上げることによって、反転クロック信号ＳＩ２を出力する。また、反転回路５３２によって生成された反転クロック信号ＳＩ２は、ラッチ信号生成回路５３３に出力される。
ラッチ信号生成回路５３３には、入賞検出信号ＳＳ（図４６（Ｄ）参照）がタイマ回路５３４に入力されてから所定時間（例えば３ミリ秒）が経過すると、乱数値読取信号出力回路５２６から乱数値読取信号が入力される。例えば、乱数値読取信号出力回路５２６の出力端子の信号レベルがローレベルからハイレベルに立ち上がることによって、ラッチ信号生成回路５３３に乱数値読取信号が入力される。ラッチ信号生成回路５３３は、乱数更新方式選択信号出力回路５２７から第２の乱数更新方式選択信号が入力されたことに応じて、乱数値読取信号出力回路５２６から入力する乱数値読取信号を反転回路５３２から供給される反転クロック信号ＳＩ２の立ち上がりエッヂに同期させて、ラッチ信号ＳＬ（図４６（Ｅ）参照）を出力する。
以上のように、乱数回路５０３は、タイミングＴ１１，Ｔ１２，Ｔ１３・・・においてカウント値Ｃを更新し、タイミングＴ１１，Ｔ１２，Ｔ１３とは異なるタイミングＴ２２においてラッチ信号ＳＬを出力させ、乱数値記憶回路５３１に乱数値を記憶する。
次に、メイン処理におけるシリアル通信回路設定処理（ステップＳ１５ａ）を説明する。図４７は、シリアル通信回路設定処理を示すフローチャートである。シリアル通信回路設定処理において、ＣＰＵ５６は、まず、シリアル通信回路設定プログラム５５６に従って処理を実行し、シリアル通信回路５０５のボーレートを設定する（ステップＳ１５１１）。この場合、ＣＰＵ５６は、シリアル通信回路５０５のボーレートレジスタ７０２に、設定するボーレートに対応する設定値を書き込む。ユーザ（例えば、遊技機の製作者）によって設定された設定値を指定する指定情報は、あらかじめＲＯＭ５４の所定の記憶領域に記憶されている。そして、ＣＰＵ５６は、ＲＯＭ５４の所定の記憶領域に記憶された指定情報に従って、設定値をボーレートレジスタ７０２に書き込む。例えば、ＣＰＵ５６によってボーレート設定値「１５６」が設定された場合、ボーレート生成回路７０３によって、式（１）およびクロック周波数「３ＭＨｚ」を用いてボーレート「１２０１．９２ｂｐｓ」が生成される。
また、ＣＰＵ５６は、シリアル通信回路５０５が送受信するデータのデータフォーマットを設定する（ステップＳ１５１２）。この場合、ＣＰＵ５６は、制御レジスタＡ７０７の各ビットの値を設定することによって、送受信データのデータ長（８ビットまたは９ビット）、パリティ機能の使用の有無を設定する。例えば、ユーザ（例えば、遊技機の製作者）によって設定された制御レジスタＡ７０７の各ビットの値を指定する指定情報は、あらかじめＲＯＭ５４の所定の記憶領域に記憶されている。そして、ＣＰＵ５６は、ＲＯＭ５４の所定の記憶領域に記憶された指定情報に従って、制御レジスタＡ７０７の各ビットの値を設定する。
また、ＣＰＵ５６は、シリアル通信回路５０５が発生する各割込要求を許可するか否かを設定する（ステップＳ１５１３）。この場合、ＣＰＵ５６は、制御レジスタＢ７０８のビット５，６の値を設定することによって、送信時割り込み要求および受信時割り込み要求を許可するか否かを設定する。また、ＣＰＵ５６は、制御レジスタＣ７０９のビット０〜３の値を設定することによって、各通信エラー時割り込み要求を許可するか否かを設定する。ユーザ（例えば、遊技機の製作者）によって設定された制御レジスタＢ７０８および制御レジスタＣ７０９の各ビットの値を指定する指定情報は、あらかじめＲＯＭ５４の所定の記憶領域に記憶されている。そして、ＣＰＵ５６は、ＲＯＭ５４の所定の記憶領域に記憶された指定情報に従って、制御レジスタＢ７０８および制御レジスタＣ７０９の各ビットの値を設定する。
次に、遊技制御処理について説明する。図４８は、タイマ割込処理を示すフローチャートである。メイン処理の実行中に、具体的には、ステップＳ１７〜Ｓ１９のループ処理の実行中における割込許可になっている期間において、タイマ割込が発生すると、ＣＰＵ５６は、タイマ割込の発生に応じて起動されるタイマ割込処理において遊技制御処理を実行する。タイマ割込処理において、ＣＰＵ５６は、まず、電源断信号が出力されたか否か（オン状態になったか否か）を検出する電源断処理を実行する（ステップＳ２０）。電源断処理では、ＣＰＵ５６は、電源断信号がオン状態であれば、データが保存されていることを示す実行状態情報を電源バックアップされているＲＡＭに保存するとともに、パリティデータを作成して電源バックアップされているＲＡＭに保存する。
次いで、スイッチ回路５８を介して、ゲートスイッチ３２ａ、始動口スイッチ１４ａ、カウントスイッチ２３および入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａ等のスイッチの検出信号を入力し、それらの状態判定を行う（スイッチ処理：ステップＳ２１）。具体的には、各スイッチの検出信号を入力する入力ポートの状態がオン状態であれば、各スイッチに対応して設けられているスイッチタイマの値を＋１する。
次に、ＣＰＵ５６は、乱数回路設定処理において所定の最終値までカウント値が更新されたときに初期値を更新する旨の設定がされているか否か（ステップＳ１５７参照）を確認し、乱数回路５０３のカウンタ５２１に入力する初期値を更新する処理を行う（初期値更新処理：ステップＳ２２）。
次に、遊技制御に用いられる各判定用乱数を生成するための各カウンタのカウント値を更新する処理を行う（ステップＳ２３：判定用乱数更新処理）。判定用乱数とは、大当りの種類を決定するための乱数（ソフトウェア乱数）である。この実施の形態では、図４９に示すように、判定用乱数として、
ランダム２：大当りを発生させる特別図柄を決定するための大当り図柄決定用乱数
ランダム４：普通図柄にもとづく当りを発生させるか否か決定するための普通図柄当り判定用乱数
ランダム５：確変を終了するか否かを決定するための確変終了判定用乱数
ランダム６：確変とするか否かを決定するための確変決定用乱数
ランダム７：時短とするか否かを決定するための時短決定用乱数
が用いられる。
なお、ＣＰＵ５６は、所定の更新初期値（例えば、ランダム２についての０）から所定の更新最終値（例えば、ランダム２についての９）まで循環的に更新する。循環的とは、カウンタの値が更新最終値を越えたら更新初期値に戻すという意味である。また、大当りとするか否か決定するための大当り判定用乱数として、乱数値記憶回路５３１に格納されているランダムＲの値が使用される。
また、この実施の形態では、ランダム２にもとづいて大当り図柄を決定し、ランダム６にもとづいて確変状態に移行させるか否か決定するが、１つの乱数にもとづいて大当り図柄と確変状態に移行させるか否かと決定するようにしてもよい。例えば、ランダム２のみを用いる場合には、ランダム２の値が「７」であれば大当り図柄を「７」にするとともに確変状態に移行させることに決定し、それ以外の値であれば、大当り図柄をランダム２の値に応じたものにするとともに確変状態に移行させないことに決定する。そのような制御を行うことによって、ＣＰＵ５６が使用するデータを減らすことができ、その結果、ＣＰＵ５６の負担を軽くすることができる。
また、図４９に例示したソフトウェア乱数の他に、他のソフトウェア乱数を用いてもよい。例えば、大当り遊技におけるラウンド数を抽選によって決定するためのラウンド数決定用乱数や、大当り遊技中の１ラウンドの最大入賞球数を決定するための賞球個数抽選用乱数や大当り遊技中の各ラウンドにおける大入賞口への入賞に対する賞球個数を決定するための大当り中賞球個数抽選用乱数などを用いてもよい。また、１つのソフトウェア乱数によって、大当り図柄を決定するとともに、ラウンド数を抽選によって決定するようにしてもよい。さらに、確変大当りとすることに決定された場合に、通常のラウンド数（例えば、１５ラウンド）の通常確変大当り遊技を行うのか、ラウンド数が少なく（例えば２ラウンド）、かつラウンドの時間が極めて短いいわゆる突然確変大当り遊技を行うのかを決定するためにソフトウェア乱数を用いてもよい。その場合に、１つのソフトウェア乱数によって、通常確変大当り遊技を行うのか突然確変大当り遊技を行うのかを決定するとともに、大当り図柄を決定するようにしてもよい。
さらに、ＣＰＵ５６は、表示用乱数を生成するためのカウンタのカウント値を更新する処理を行う（表示用乱数更新処理：ステップＳ２４）。なお、この実施の形態では、図４９に示す乱数のうち、判定用乱数以外の乱数が表示用乱数である。
次いで、ＣＰＵ５６は、乱数回路５０３のカウンタ５２１が出力するカウント値の順列をカウント値順列変更回路５２３に変更させるカウント値順列変更処理を行う（ステップＳ２５）。この実施の形態では、乱数回路設定処理のステップＳ１５８でカウント値順列変更フラグがセットされているか否かによって、カウント値順列変更処理を実行するか否かが決定されている。そして、ＣＰＵ５６は、カウント値順列変更フラグがセットされていることにもとづいて、カウント値順列変更処理を実行する。
さらに、ＣＰＵ５６は、特別図柄プロセス処理を行う（ステップＳ２６）。特別図柄プロセス制御では、遊技状態に応じてパチンコ遊技機１を所定の順序で制御するための特別図柄プロセスフラグに従って該当する処理を選び出して実行する。そして、特別図柄プロセスフラグの値を、遊技状態に応じて各処理中に更新する。また、普通図柄プロセス処理を行う（ステップＳ２７）。普通図柄プロセス処理では、普通図柄表示器１０の表示状態を所定の順序で制御するための普通図柄プロセスフラグに従って該当する処理を選び出して実行される。そして、普通図柄プロセスフラグの値を、遊技状態に応じて各処理中に更新する。
次いで、ＣＰＵ５６は、特別図柄の変動に同期する飾り図柄に関する演出制御コマンドをＲＡＭ５５の所定の領域に設定して演出制御コマンドを送出する処理を行う（飾り図柄コマンド制御処理：ステップＳ２８）。なお、飾り図柄の変動が特別図柄の変動に同期するとは、変動時間（可変表示期間）が同じであることを意味する。
さらに、ＣＰＵ５６は、例えばホール管理用コンピュータに供給される大当り情報、始動情報、確率変動情報などのデータを出力する情報出力処理を行う（ステップＳ２９）。
また、ＣＰＵ５６は、入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａ等の検出信号にもとづく賞球個数の設定などを行う賞球処理を実行する（ステップＳ３０）。具体的には、入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａ等がオンしたことにもとづく入賞検出に応じて、払出制御基板３７に賞球個数を示す賞球個数信号等の払出指令コマンドを出力する。払出制御基板３７に搭載されている払出制御用マイクロコンピュータ３７０は、賞球個数を示す賞球個数信号の受信に応じて球払出装置９７を駆動する。
また、遊技機の制御状態を遊技機外部で確認できるようにするための試験信号を出力する処理である試験端子処理を実行する（ステップＳ３１）。また、この実施の形態では、出力ポートの出力状態に対応したＲＡＭ領域（出力ポートバッファ）が設けられているのであるが、ＣＰＵ５６は、ソレノイドに関する出力ポートのＲＡＭ領域におけるソレノイドに関する内容を出力ポートに出力する（ステップＳ３２：出力処理）。その後、ＣＰＵ５６は、割込許可状態に設定し（ステップＳ３３）、処理を終了する。
以上の制御によって、この実施の形態では、遊技制御処理は定期的（例えば２ｍｓごと）に起動されることになる。なお、この実施の形態では、タイマ割込処理で遊技制御処理が実行されているが、タイマ割込処理では例えば割込が発生したことを示すフラグのセットのみがなされ、遊技制御処理はフラグがセットされたことにもとづいてメイン処理において実行されるようにしてもよい。
また、例えば、タイマ割込処理では遊技制御処理のうちスイッチ処理（ステップＳ２１）、飾り図柄コマンド制御処理（ステップＳ２８）、および後述する割込回数カウント処理（ステップＳ３２１ａ，Ｓ３２２）のみを実行するようにし、遊技制御処理のうちの他の処理をメイン処理において実行するようにしてもよい。この場合、ＣＰＵタ５６は、メイン処理におけるステップＳ１７からステップＳ１９までのループ処理において、遊技制御処理のうち、ステップＳ２２〜ステップＳ２７、およびステップＳ２９〜ステップＳ３３の処理を実行する。また、タイマ割込処理では遊技制御処理のうちスイッチ処理（ステップＳ２１）、および後述する割込回数カウント処理（ステップＳ３２１ａ，Ｓ３２２）のみを実行するようにし、遊技制御処理のうちの他の処理をメイン処理において実行するようにしてもよい。
また、ステップＳ２１〜Ｓ３０の処理（ステップＳ２９を除く）が、遊技の進行を制御する遊技制御処理に相当する。
次に、タイマ割込処理における初期値更新処理（ステップＳ２２）について説明する。図５０は、初期値更新処理を示すフローチャートである。初期値更新処理において、ＣＰＵ５６は、乱数回路５０３のカウンタ５２１が出力するカウント値Ｃを最終値まで更新した旨を示す通知信号の状態を確認する（ステップＳ２２０）。通知信号がオン状態になっていることを検出した場合には、ＣＰＵ５６は、初期値更新フラグがセットされているか否かを確認する（ステップＳ２２１）。すなわち、ＣＰＵ５６は、乱数回路設定処理において、所定の最終値までカウント値が更新されたときに初期値を更新する旨の設定がなされたか否か（ステップＳ１５７参照）を確認する。
初期値更新フラグがセットされている場合、ＣＰＵ５６は、乱数回路５０３のカウンタ５２１が所定の最終値までカウント値を更新したときに、カウンタ５２１に入力する初期値を更新すると判断する。また、初期値更新フラグがセットされている場合、ＣＰＵ５６は、初期値変更フラグがセットされているか否かを確認する（ステップＳ２２２）。すなわち、ＣＰＵ５６は、カウント値の初期値が現在変更されているか否か（すなわち、遊技制御用マイクロコンピュータ５６０のＩＤナンバにもとづく値に変更されているか否か）を判断する。
初期値変更フラグがセットされている（すなわち、遊技制御用マイクロコンピュータ５６０のＩＤナンバにもとづく値に初期値が現在変更されている）場合、ＣＰＵ５６は、カウンタ５２１に入力する初期値を、遊技制御用マイクロコンピュータ５６０のＩＤナンバにもとづく値から元の値（例えば、「１」）にもどす（ステップＳ２２３）。そして、ＣＰＵ５６は、初期値変更フラグをリセットし（ステップＳ２２４）、初期値更新処理を終了する。
初期値変更フラグがセットされていない（すなわち、初期値が現在変更されていない）場合、ＣＰＵ５６は、カウンタ５２１に入力する初期値を、遊技制御用マイクロコンピュータ５６０のＩＤナンバにもとづく値に変更する（ステップＳ２２５）。この場合、例えば、遊技制御用マイクロコンピュータ５６０のＩＤナンバが「１００」であるとすると、カウンタ５２１に入力する初期値を、ＩＤナンバ「１００」に所定値「１００」を加算して求めた演算値「２００」に変更する。また、例えば、カウンタ５２１に入力する初期値を、ＩＤナンバ「１００」に所定値「５０」を減算して求めた演算値「５０」に変更する。そして、ＣＰＵ５６は、初期値変更フラグをセットし（ステップＳ２２６）、初期値更新処理を終了する。
なお、１２ビット乱数回路５０３ａおよび１６ビット乱数回路５０３ｂの両方を設定した場合、ステップＳ２２５において、ＣＰＵ５６は、一方の乱数回路（例えば、１２ビット乱数回路５０３ａ）から読み込んだ乱数を所定値としてＩＤナンバに加算して、カウンタ５２１に入力する初期値を求めてもよい。そして、ＣＰＵ５６は、他の一方（例えば、１６ビット乱数回路５０３ｂ）から読み込んだ乱数を、大当り判定用の乱数として用いてもよい。
また、ＣＰＵ５６は、ステップＳ２２５においてカウンタ５２１に入力する初期値を更新する際、乱数回路５０３の比較器５２２の乱数最大値設定レジスタ５３５の値を確認し、ＩＤナンバにもとづいて設定された値が乱数最大値以上であるか否かを判断する。そして、ＩＤナンバにもとづいて設定された値が乱数最大値以上であると判断すると、ＣＰＵ５６は、カウンタ５２１に入力する初期値を所定値のまま更新しない（例えば、所定値「０」のまま更新しない）。そのようにすることによって、カウント値の初期値が乱数最大値以上の値に設定されてしまう事態を防止することができる。
なお、ステップＳ２２０において通知信号がオフ状態であると判断した場合、およびステップＳ２２１において初期値更新フラグがセットされていないと判断した場合、ＣＰＵ５６は、カウンタ５２１に入力する初期値を更新することなく、そのまま初期値更新処理を終了し、ステップＳ２４に移行する。
次に、タイマ割込処理におけるカウント値順列変更処理（ステップＳ２５）について説明する。図５１は、カウント値順列変更処理を示すフローチャートである。ＣＰＵ５６は、カウント値順列変更プログラム５５４に従って処理を実行することによって、カウント値順列変更処理を行う。カウント値順列変更処理において、ＣＰＵ５６は、乱数回路５０３のカウンタ５２１が出力するカウント値Ｃを最終値まで更新した旨を示す通知信号の状態を確認する（ステップＳ２４１）。通知信号がオン状態になっていることを検出した場合には、ＣＰＵ５６は、カウント値順列変更フラグがセットされているか否かを確認する（ステップＳ２４２）。すなわち、ＣＰＵ５６は、乱数回路設定処理において、所定の最終値までカウント値が更新されたときにカウンタ５２１が更新するカウント値の順列を変更する旨の設定がなされたか否か（ステップＳ１５８参照）を確認する。
カウント値順列変更フラグがセットされている場合、ＣＰＵ５６は、乱数回路５０３のカウンタ５２１が所定の最終値までカウント値を更新したときに、カウンタ５２１が更新するカウント値の順列を変更すると判断する。そして、遊技制御用マイクロコンピュータ５６０は、カウント値順列変更レジスタ５３６にカウント値順列変更データ「０１ｈ」を書き込む（ステップＳ２４３）。すなわち、ＣＰＵ５６は、カウント値順列変更データ「０１ｈ」を書き込むことによって、乱数値記憶回路５３１に入力されるカウント値Ｃの順列をカウント値順列変更回路５２３に変更させる。
以上のように、カウント値順列変更処理において、乱数を所定の最終値まで更新したときに、カウンタ５２１が更新するカウント値の順列を変更するので、乱数回路５０３が生成する乱数のランダム性をより向上させることができる。
次に、メイン処理における特別図柄プロセス処理（ステップＳ２６）を説明する。図５２は、ＣＰＵ５６が実行する特別図柄プロセス処理のプログラムの一例を示すフローチャートである。ＣＰＵ５６は、遊技盤６に設けられている始動入賞口１４に遊技球が入賞したことを検出するための始動口スイッチ１４ａがオンしていたら、すなわち遊技球が始動入賞口１４に入賞する始動入賞が発生していたら（ステップＳ３１１）、始動口スイッチ通過処理（ステップＳ３１２）を行った後に、内部状態に応じて、ステップＳ３００〜Ｓ３０８のうちのいずれかの処理を行う。
特別図柄通常処理（ステップＳ３００）：特別図柄の可変表示を開始できる状態（例えば、特別図柄表示器８において図柄の変動がなされていず、特別図柄表示器８における前回の図柄変動が終了してから所定期間が経過し、かつ、大当り遊技中でもない状態）になるのを待つ。特別図柄の可変表示が開始できる状態になると、特別図柄についての始動入賞記憶数を確認する。始動入賞記憶数が０でなければ、乱数回路５０３が発生し特図保留メモリ５７０に記憶されているランダムＲにもとづいて、特別図柄の可変表示の結果を大当りとするか否か決定する。そして、内部状態（特別図柄プロセスフラグ）をステップＳ３０１に移行するように更新する。
特別図柄停止図柄設定処理（ステップＳ３０１）：特別図柄の可変表示後の停止図柄を決定する。そして、内部状態（特別図柄プロセスフラグ）をステップＳ３０２に移行するように更新する。
変動時間設定処理（ステップＳ３０２）：変動パターンを決定し、その変動パターンにおける変動時間（可変表示時間：可変表示を開始してから表示結果が導出表示（停止表示）するまでの時間）を特別図柄の可変表示の変動時間とすることに決定する。また、決定した特別図柄の変動時間を計測する変動時間タイマをスタートさせる。そして、内部状態（特別図柄プロセスフラグ）をステップＳ３０３に移行するように更新する。
特別図柄変動処理（ステップＳ３０３）：所定時間（ステップＳ３０２の変動時間タイマで示された時間）が経過すると、内部状態（特別図柄プロセスフラグ）をステップＳ３０４に移行するように更新する。
特別図柄停止処理（ステップＳ３０４）：演出制御基板８０に対して、飾り図柄の停止を指示するための飾り図柄停止コマンドを送信する。また、特別図柄表示器８における特別図柄を停止させる。そして、特別図柄の停止図柄が大当り図柄である場合には、内部状態（特別図柄プロセスフラグ）をステップＳ３０５に移行するように更新する。そうでない場合には、内部状態をステップＳ３００に移行するように更新する。なお、飾り図柄停止コマンドを送信しない構成としてもよい。この場合、演出制御基板８０は、主基板３１からの変動パターンコマンドにもとづいて変動時間タイマに変動時間を設定するとともに、その変動時間タイマを更新していくことで飾り図柄の変動時間を独自に監視し、その変動時間が経過したと判定したときに飾り図柄を停止する処理を行うようにすればよい。
大入賞口開放前処理（ステップＳ３０５）：大入賞口を開放する制御を開始する。具体的には、カウンタ（例えば大入賞口に入った遊技球数をカウントするカウンタ）やフラグ（入賞口への入賞を検出する際に用いられるフラグ）を初期化するとともに、ソレノイド２１を駆動して大入賞口を開放する。また、プロセスタイマによって大入賞口開放中処理の実行時間を設定し、大当り中フラグをセットする。そして、内部状態（特別図柄プロセスフラグ）をステップＳ３０６に移行するように更新する。
大入賞口開放中処理（ステップＳ３０６）：大入賞口ラウンド表示の演出制御コマンドを演出制御基板８０に送出する制御や大入賞口の閉成条件（例えば、大入賞口に所定個数（例えば１０個）の遊技球が入賞したこと）の成立を確認する処理等を行う。大入賞口の閉成条件が成立したら、内部状態をステップＳ３０７に移行するように更新する。
特定領域有効時間処理（ステップＳ３０７）：Ｖ入賞スイッチ２２の通過の有無を監視して、大当り遊技状態継続条件の成立を確認する処理を行う。大当り遊技状態継続の条件が成立し、かつ、まだ残りラウンドがある場合には、内部状態をステップＳ３０５に移行するように更新する。また、所定の有効時間内に大当り遊技状態継続条件が成立しなかった場合、または、全てのラウンドを終えた場合には、内部状態をステップＳ３０８に移行するように更新する。なお、ラウンド数決定用乱数を用いて大当り遊技におけるラウンド数を抽選によって決定した場合には、決定された数分のラウンドを終えた場合に、内部状態をステップＳ３０８に移行するように更新する。
大当り終了処理（ステップＳ３０８）：大当り遊技状態が終了したことを遊技者に報知する表示制御を演出制御手段に行わせるための制御を行う。そして、内部状態をステップＳ３００に移行するように更新する。
図５３は、始動口スイッチ通過処理（ステップＳ３１２）を示すフローチャートである。始動口スイッチ通過処理において、遊技制御用マイクロコンピュータ５６０のＣＰＵ５６は、始動入賞カウンタが示す始動入賞記憶数（または特図保留メモリ５７０が記憶している始動入賞記憶数）が最大値である４に達しているかどうか確認する（ステップＳ３２０１）。始動入賞記憶数が４に達していなければ、ＣＰＵ５６は、タイマ割込処理を実行した回数を示す割込回数カウンタの値を１加算する（ステップＳ３２０１ａ）。すなわち、ＣＰＵ５６は、タイマ割込処理を実行した回数をカウントする処理を実行する。この実施の形態では、ＣＰＵ５６は、ステップＳ３２０１ａを実行することによって、タイマ割込処理を実行するごとに、タイマ割込処理を実行した回数を示す割込回数カウンタをカウントアップする。割込回数カウンタの値を１加算すると、ＣＰＵ５６は、割込実行回数カウンタに示されるタイマ割込処理の実行回数が所定回数（例えば、３回）に達しているか否かを確認する（ステップＳ３２０２）。なお、タイマ割込処理の実行回数が所定回数に達すると、ステップＳ３２０７で、ＣＰＵ５６は、割込実行回数カウンタをリセットする。そして、ＣＰＵ５６は、遊技球が始動入賞口１４に入賞したあと、割込実行回数カウンタが所定回数に達しているか否かを確認する。
ステップＳ３２０２において所定回数としてあらかじめ設定される値は、以下のように定められる。前述のように、乱数回路５０３のタイマ回路５３４は、始動口スイッチ１４ａから入賞検出信号ＳＳが継続して入力されている時間を計測し、計測時間が所定期間になったことを検出すると、乱数値取り込みデータ「０１ｈ」を書き込む。この実施の形態では、タイマ回路５３４が計測する所定期間（例えば、３ｍｓ）が、所定回数のタイマ割込処理が実行される期間（例えば、２ｍｓごとのタイマ割込処理を３回実行する場合は６ｍｓ）よりも短くなるように、ステップＳ３２０２において用いる所定回数（例えば、３回）が設定される。そのように設定することによって、乱数を読み出してから、乱数値記憶回路５３１に記憶される乱数の値が更新される前に再び乱数を読み出してしまうことを防止することができ、前回乱数値記憶回路５３１から読み出した乱数と同じ値の乱数を再び読み出してしまうことを防止することができる。なお、タイマ回路５３４が入賞検出信号ＳＳの入力時間を計測するのでなく、ＣＰＵ５６が入賞検出信号ＳＳの入力時間を計測し、乱数値取り込みデータ「０１ｈ」を乱数値取込レジスタ５３９に書き込むようにしてもよい。
タイマ割込処理の実行回数が所定回数に達している場合、ＣＰＵ５６は、特定した乱数回路５０３の乱数値記憶回路５３１に出力制御信号ＳＣを出力し、乱数値記憶回路５３１を読出可能（イネーブル）状態に制御する（ステップＳ３２０３）。
ＣＰＵ５６は、乱数回路５０３の乱数値記憶回路５３１から、乱数値として記憶されているランダムＲの値を読み出す（ステップＳ３２０４）。また、ＣＰＵ５６は、読み出したランダムＲの値を、始動入賞記憶数の値に対応した保存領域（特別図柄判定用バッファ（特図保留メモリ５７０））に格納する（ステップＳ３２０５）。また、ＣＰＵ５６は、ランダムＲの値を保存領域に格納すると、乱数値記憶回路５３１への出力制御信号ＳＣの出力を停止し、乱数値記憶回路５３１を読出不能（ディスエーブル）状態に制御する（ステップＳ３２０６）。また、ＣＰＵ５６は、割込実行回数カウンタをリセットする（ステップＳ３２０７）。そして、ＣＰＵ５６は、所定のバッファ領域に格納したランダムＲの値を特図保留メモリ５７０の空エントリの先頭にセットし（ステップＳ３２０８）、始動入賞カウンタのカウント数を１加算することで始動入賞記憶数を１増やす（ステップＳ３２０９）。
また、ＣＰＵ５６は、判定用乱数や表示用乱数などの各乱数（ソフトウェア乱数）の値を抽出し、それらを始動入賞記憶数の値に対応した保存領域（特別図柄判定用バッファ）に格納する（ステップＳ３２１０）。なお、乱数を抽出するとは、乱数を生成させるためのカウンタからカウント値を読み出して、読み出したカウント値を乱数値とすることである。ステップＳ３２１０では、図４９に示された乱数のうち、ランダム１〜ランダム３，ランダム５〜ランダム７が抽出される。
ステップＳ３２０１において始動入賞記憶するが最大値である４に達している場合、およびステップＳ３２０２においてタイマ割込処理の実行回数が所定回数に達してない場合、そのまま始動口スイッチ通過処理を終了する。
以上のように、始動口スイッチ通過処理において、乱数値記憶回路５３１からランダムＲを読み出すにあたって、タイマ割込処理が所定回数実行されたこと（すなわち、タイマ割込処理が所定回数実行される間継続して入賞検出信号ＳＳが入力されたこと）を条件に、乱数値記憶回路５３１から乱数を読み出す。そのため、乱数を読み出してから、乱数値記憶回路５３１に記憶される乱数の値が更新される前に再び乱数を読み出してしまうことを防止することができる。また、前回乱数値記憶回路５３１から読み出した乱数と同じ値の乱数を再び読み出してしまうことを防止することができる。
次に、特別図柄プロセス処理における特別図柄通常処理（ステップＳ３００）について説明する。図５４および図５５は、特別図柄通常処理を示すフローチャートである。特別図柄通常処理において、遊技制御用マイクロコンピュータ５６０のＣＰＵ５６は、特別図柄の変動を開始することができる状態（例えば特別図柄プロセスフラグの値がステップＳ３００を示す値となっている場合）には（ステップＳ３３０１）、始動入賞記憶数（保留記憶数）の値を確認する（ステップＳ３３０２）。具体的には、始動入賞記憶カウンタのカウント値を確認する。なお、特別図柄プロセスフラグの値がステップＳ３００を示す値となっている場合とは、可変表示装置９において図柄の変動がなされていず、かつ、大当り遊技中でもない場合である。また、ステップＳ３３０１で変動開始不可能である場合や、ステップＳ３３０２で保留記憶数が０である場合には、ＣＰＵ５６は、そのまま特別図柄通常処理を終了する。
保留記憶数が０でなければ、保留記憶数＝１に対応する保存領域に格納されている各乱数値（ランダムＲや各判定用乱数、表示用乱数）を読み出してＲＡＭ５５の乱数バッファ領域に格納するとともに（ステップＳ３３０３）、保留記憶数の値を１減らし（始動入賞記憶カウンタの値を１減らし）、かつ、各保存領域の内容をシフトする（ステップＳ３３０４）。すなわち、保留記憶数＝ｎ（ｎ＝２，３，４）に対応する保存領域に格納されている各乱数値を、保留記憶数＝ｎ−１に対応する保存領域に格納する。よって、各保留記憶数に対応するそれぞれの保存領域に格納されている各乱数値が抽出された順番は、常に、保留記憶数＝１，２，３，４の順番と一致するようになっている。すなわち、この例では、ＣＰＵ５６は、可変表示の開始条件が成立する毎に、各保存領域の内容をシフトする処理を実行する。
また、ＣＰＵ５６は、確変終了とするか否かの判定を行う（ステップＳ３３０５〜Ｓ３３０７）。具体的には、確変フラグがセットされている場合（確変時短フラグがセットされている場合を含む）には（ステップＳ３３０５）、ＣＰＵ５６は、確変終了判定用乱数（ランダム５）を保存領域から読み出して（ステップＳ３３０６）、読み出したランダム５の値が、確変終了値と一致するか否か判定し（ステップＳ３３０７）、一致する場合には、確変フラグや確変時短フラグをリセットして確変状態を終了させる（ステップＳ３３１１，Ｓ３３１２）。従って、ランダム５の値にもとづいて確変状態が終了したときに、ステップＳ３３１９の大当り判定において低確率状態にもとづく抽選が実行される。なお、ステップＳ３３０５で確変フラグがセットされていない場合には、ＣＰＵ５６は、そのままステップＳ３３１６に移行し、大当り判定処理を行う。
なお、この実施の形態では、遊技状態が確変状態に制御されている場合には、確変フラグのみがセットされているので、ステップＳ３３１１およびステップＳ３３１２において、ＣＰＵ５６は、確変フラグのみのリセットを行い確変状態を終了させることになる。また、遊技状態が確変時短状態に制御されている場合には、確変フラグと確変時短フラグの双方がセットされているので、ステップＳ３３１１およびステップＳ３３１２において、ＣＰＵ５６は、確変フラグおよび確変時短フラグの双方をリセットすることになる。
確変フラグや確変時短フラグをリセットすると、ＣＰＵ５６は、時短回数カウンタの値が０になっているか否かを確認する（ステップＳ３３１３）。時短回数カウンタの値が０になっている場合には、ＣＰＵ５６は、通常表示指定の演出制御コマンド（通常表示指定コマンド）を演出制御手段（演出制御基板８０）に送信する処理を実行し（ステップＳ３３１５）、ステップＳ３３１６に移行する。なお、時短回数カウンタは、あと何回の特別図柄の変動がなされたら時短状態が終了するのかを示す回数（可変表示可能回数）が設定されているカウンタである。演出制御用ＣＰＵ１０１は、通常表示指定コマンドを受信すると、音、表示、発光体などを用いた演出を停止し、確変状態または時短状態（確変時短状態を含む）である旨の報知を終了する。
時短回数カウンタの値が０になっていない場合には、ＣＰＵ５６は、時短フラグをセットし、遊技状態を時短状態に移行させ（ステップＳ３３１４）、ステップＳ３３１６に移行する。すなわち、確変時短状態において、確変の終了条件が成立したが時短継続回数が残っているので、ＣＰＵ５６は、遊技状態を確変状態から時短状態に移行させる。なお、遊技状態が確変状態に制御されており、ステップＳ３３１１およびステップＳ３３１２において確変フラグのみのリセットを行った場合には、そのままステップＳ３３１５に移行し、ＣＰＵ５６は、通常表示指定コマンドを演出制御手段に送信する処理を実行することになる。
ステップＳ３３０７において、確変終了としないと判定した場合（すなわち、読み出したランダム８の値が確変終了値と一致しなかった場合）、ＣＰＵ５６は、確変時短フラグがセットされているか否かを確認する（ステップＳ３３０８）。確変時短フラグがセットされている場合、ＣＰＵ５６は、時短回数カウンタの値が０になっているか否かを確認する（ステップＳ３３０９）。時短回数カウンタの値が０になっている場合には、ＣＰＵ５６は、通常表示指定コマンドを演出制御手段に送信する処理を実行し（ステップＳ３３１０）、ステップＳ３３１６に移行する。演出制御用ＣＰＵ１０１は、通常表示指定コマンドを受信すると、確変状態または時短状態（確変時短状態を含む）である旨の報知を終了する。なお、ステップＳ３３０９において、時短回数カウンタが０になっている場合、ＣＰＵ５６は、確変時短フラグをリセットし（すなわち、確変フラグのみがセットされている状態にし）、遊技状態を確変時短状態から確変状態に移行する。また、ステップＳ３３０８において確変時短フラグがセットされていなかった場合や、ステップＳ３３０９において、時短回数カウンタが０でない場合、ＣＰＵ５６は、そのままステップＳ３３１６に移行する。
また、ＣＰＵ５６は、確変フラグがセットされているか否かを確認する（ステップＳ３３１６）。すなわち、ＣＰＵ５６は、遊技状態が確変状態に制御されているか否かを確認する。この場合、ステップＳ３３０７で確変状態を終了しないと判定した場合、遊技状態が確変状態に制御されていることになる。また、ステップＳ３３０５で確変フラグがセットされていなかった場合や、ステップＳ３３０７で確変状態を終了すると判定した場合、遊技状態が確変状態以外の通常状態（時短状態を含む）に制御されていることになる。
確変フラグがセットされていない場合、ＣＰＵ５６は、遊技状態が確変状態以外の通常状態であると判断し、特別図柄表示器８の表示結果を大当り図柄とするか否かを判定するために用いるテーブルとして、通常時大当り判定テーブル５７１ａ（図３７（Ａ）参照）を設定する（ステップＳ３３１７）。また、確変フラグがセットされている場合、ＣＰＵ５６は、遊技状態が確変状態であると判断し、特別図柄表示器８の表示結果を大当り図柄とするか否かを判定するために用いるテーブルとして、確変時大当り判定テーブル５７１ｂ（図３７（Ｂ）参照）を設定する（ステップＳ３３１８）。
ＣＰＵ５６は、乱数バッファ領域に格納したランダムＲの値にもとづいて、特別図柄表示器８の表示結果を大当り図柄とするか否かを判定する（ステップＳ３３１９）。この場合、ＣＰＵ５６は、ステップＳ３３１７で設定した通常時大当り判定テーブル５７１ａまたはステップＳ３３１８で設定した確変時大当り判定テーブル５７１ｂを用いて、大当りとするか否かを判定する。また、特別図柄表示器８の表示結果を大当り図柄とすることに決定すると、ＣＰＵ５６は、大当り状態であることを示す大当りフラグをオン状態にする（ステップＳ３３２０）。
なお、判定用乱数としてのラウンド数決定用乱数を用いてラウンド数の決定を行う場合には、例えば、ステップＳ３３２０において、ＣＰＵ５６は、大当りフラグをオン状態にするとともに、ラウンド数決定用乱数を用いてラウンド数を決定してもよい。例えば、ＣＰＵ５６は、ラウンド数決定用乱数の値に応じて、２回、５回、１０回、または１５回にラウンド数を決定する。
また、ＣＰＵ５６は、大当りとすることに決定すると、確変とするか否かを判定する確変判定処理を行う（ステップＳ３３２１〜Ｓ３３２４）。ＣＰＵ５６は、乱数格納バッファから確変決定用乱数を読み出し（ステップＳ３３２１）、確変判定モジュールを実行する（ステップＳ３３２２）。確変とすることに決定した場合には（ステップＳ３３２３）、ＣＰＵ５６は、確変決定フラグをセットする（ステップＳ３３２４）。なお、確変決定フラグは、確変状態への移行条件を成立させることを決定したことを示すフラグである。また、確変判定モジュールは、確変決定用乱数が、あらかじめ決められている確変判定値と一致したら確変状態への移行条件を成立させることに決定するプログラムである。
なお、パンク抽選でなく所定の確変継続回数に達したときに確変状態を終了させる場合には、例えば、ステップＳ３３２４において、ＣＰＵ５６は、確変決定フラグをセットするとともに、判定用乱数としての確変回数決定用乱数を用いて確変継続回数を決定する。例えば、ＣＰＵ５６は、確変回数決定用乱数の値に応じて、１００回、２００回、５００回または１０００回に確変継続回数を決定する。
また、ＣＰＵ５６は、時短とするか否かを判定する時短判定処理を行う（ステップＳ３３２５〜Ｓ３３２８）。ＣＰＵ５６は、乱数格納バッファから時短決定用乱数を読み出し（ステップＳ３３２５）、時短判定モジュールを実行する（ステップＳ３３２６）。時短とすることに決定した場合には（ステップＳ３３２７）、ＣＰＵ５６は、時短決定フラグをセットする（ステップＳ３３２８）。そして、特別図柄プロセスフラグの値を特別図柄停止図柄設定処理に対応した値に更新する（ステップＳ３３２９）。なお、時短決定フラグは、時短状態への移行条件を成立させることを決定したことを示すフラグである。また、時短判定モジュールは、時短決定用乱数が、あらかじめ決められている時短判定値と一致したら時短状態への移行条件を成立させることに決定するプログラムである。
以上のように、ステップＳ３３１９においてランダムＲにもとづいて大当りとすると判定すると、ＣＰＵ５６は、確変決定用乱数を読み出して（ステップＳ３３２１参照）、確変とするか否かを判定する（ステップＳ３３２２，Ｓ３３２３参照）。例えば、大当り判定と確変判定とをともにソフトウェア乱数を用いて行う場合、無線信号などを用いた取り込み信号を遊技機に対して発生させたり入力したりことによって（例えば、不正信号によってソフトウェア乱数の初期値を狙うことによって）、大当りと確変状態への移行条件とを不正に成立させられてしまう可能性がある。この実施の形態では、乱数回路５０３が発生させた乱数を用いて大当りとするか否かの判定を行うので、大当りの判定と確変の判定を両方ともソフトウェア乱数を用いて行う場合と比較して、大当りと確変状態への移行条件とを不正に成立させられてしまう可能性を低減できる。また、大当りと判定したときのみ確変決定用乱数を読み出して確変とするか否かを判定するので、大当りと判定された場合でなければ、不正信号を発生させたり入力したりする行為を行っても意味がないので、確変決定用乱数の初期値を不正信号により狙われたときに生じる被害が少なくて済む。また、大当りの判定と確変の判定を両方ともハードウェア乱数（例えば、乱数回路が発生する乱数）用いて行う場合には、より不正行為に対する被害を少なくすることができるが、回路構成が複雑になるおそれがある。
次に、特別図柄プロセス処理における特別図柄停止処理（ステップＳ３０４）について説明する。図５６は、特別図柄停止処理を示すフローチャートである。特別図柄停止処理において、ＣＰＵ５６は、特別図柄停止を示す演出制御コマンドを送信する処理を行う（ステップＳ３４０１）。
次いで、ＣＰＵ５６は、大当りであることを示す大当りフラグがセットされているか否か確認する（ステップＳ３４０２）。大当りフラグがセットされていれば、ＣＰＵ５６は、確変時短フラグ、確変フラグおよび時短フラグをリセットする（ステップＳ３４０３，Ｓ３４０４，Ｓ３４０５）。また、時短回数カウンタをクリアし（ステップＳ３４０６）、ステップＳ３４１６に移行する。
ステップＳ３４０２において大当りフラグがセットされていなければ、ＣＰＵ５６は、確変状態であることを示す確変フラグがセットされているか否か確認する（ステップＳ３４０８）。セットされていれば、ＣＰＵ５６は、確変時短状態（確変状態と時短状態への移行条件が同時に成立（本例では、乱数を用いた抽選により確変および時短とすることを同時に決定）した後、優先的に確変状態に制御された状態）であることを示す確変時短フラグがセットされているか否か確認する（ステップＳ３４０９）。セットされていれば、時短回数カウンタの値を−１し（ステップＳ３４１０）、ステップＳ３４１６に移行する。ただし、既に０になっている場合には減算しない。また、確変時短フラグがセットされている場合には、実際には遊技状態は確変状態であるが、このように、時短回数カウンタも−１される。なお、ステップＳ３４０９で確変時短フラグがセットされていなかった場合には、そのままステップＳ３４１６に移行する。
ステップＳ３４０８において確変フラグがセットされていないことを確認したら、ＣＰＵ５６は、時短フラグがセットされているか否か確認する（ステップＳ３４１１）。セットされていれば、時短回数カウンタの値を−１する（ステップＳ３４１２）。時短回数カウンタの値が０になった場合には（ステップＳ３４１３）、時短フラグをリセットして時短状態を終了させ（ステップＳ３４１４）、演出制御基板８０に対して、通常状態に戻ったことを通知するために、通常表示指定の演出制御コマンドを送信する処理を行う（ステップＳ３４１５）。
ステップＳ３４１６では、大当りとすることに決定された場合には、内部状態（特別図柄プロセスフラグ）をステップＳ３０５に移行するように更新する。そうでない場合には、内部状態をステップＳ３００に移行するように更新する。
次に、特別図柄プロセス処理における大当り終了処理（ステップＳ３０８）について説明する。図５７は、大当り遊技が終了したときに実行される大当り終了処理を示すフローチャートである。大当り終了処理において、ＣＰＵ５６は、確変決定フラグがセットされているか否かを確認する（ステップＳ３５０１）。確変決定フラグがセットされている場合には、ＣＰＵ５６は、さらに、時短決定フラグがセットされているか否かを確認する（ステップＳ３５０２）。時短決定フラグがセットされていた場合には、確変フラグと確変時短フラグとをセットし（ステップＳ３５０３）、さらに、時短回数カウンタに所定値をセットする（ステップＳ３５０４）。なお、この実施の形態では、時短回数カウンタには所定値として１００が設定される。ステップＳ３５０２で時短決定フラグがセットされていない場合には、ＣＰＵ５６は、確変フラグをセットし（ステップＳ３５０８）、ステップＳ３５０５に移行する。なお、確変時短状態において、確変フラグと確変時短フラグとに代えて、確変フラグと時短フラグとをセットするようにしてもよい。その場合、ステップＳ３５０２において時短決定フラグがセットされていた場合に、ＣＰＵ５６は、確変フラグと時短フラグとをセットする。
ステップＳ３５０１で確変決定フラグがセットされていない場合には、ＣＰＵ５６は、時短決定フラグがセットされているか否かを確認する（ステップＳ３５０９）。時短決定フラグがセットされていた場合には、ＣＰＵ５６は、時短フラグをセットし（ステップＳ３５１０）、さらに、時短回数カウンタに所定値をセットし（ステップＳ３５１１）、ステップＳ３５０５に移行する。なお、この実施の形態では、時短回数カウンタには所定値として１００が設定される。
また、ＣＰＵ５６は、演出制御手段に、大当り遊技状態の終了と、特別遊技状態（確変状態、時短状態または確変時短状態）への移行とを通知するために、特定大当り終了表示指定の演出制御コマンド（特定大当り終了表示コマンド）を送信する処理を行う（ステップＳ３５０５）。演出制御用ＣＰＵ１０１は、特定大当り終了表示コマンドを受信すると、音、表示、発光体などを用いた演出を行い、確変状態または時短状態（確変時短状態を含む）である旨の報知を行う。なお、演出制御用ＣＰＵ１０１は、確変状態と時短状態とで、異なる背景画像を用い、異なる演出態様で各電気部品の制御を行うことによって、確変状態または時短状態であることを報知してもよい。さらに、演出制御用ＣＰＵ１０１は、確変時短状態であることを報知する場合、確変状態および時短状態とは、異なる背景画像を用い、異なる演出態様で各電気部品の制御を行うことによって、確変時短状態であることを報知してもよい。また、演出制御用ＣＰＵ１０１は、確変状態、時短状態または確変時短状態のいずれの状態においても、共通な背景画像を用い、全て共通の演出態様で各電気部品の制御を行うことによって、確変状態または時短状態であることを報知してもよい。ただし、この場合、演出制御用ＣＰＵ１０１は、通常状態とは異なる演出態様で確変状態または時短状態であることを報知する。
特定大当り終了表示コマンドを送信すると、ＣＰＵ５６は、確変決定フラグおよび時短決定フラグをリセットする（ステップＳ３５０６）。そして、ＣＰＵ５６は、特別図柄プロセスフラグの値を、特別図柄通常処理（ステップＳ３００）に応じた値にする（ステップＳ３５０７）。
ステップＳ３５０９において時短決定フラグがセットされていなかった場合（すなわち、確変状態、時短状態および確変時短状態のいずれでもない場合）、ＣＰＵ５６は、大当り遊技状態の終了を通知するために、非特定大当り終了表示指定の演出制御コマンド（非特定大当り終了表示コマンド）を送信する処理を行い（ステップＳ３５１２）、ステップＳ３５０６に移行する。演出制御用ＣＰＵ１０１は、非特定大当り終了表示コマンドを受信すると、音、表示、発光体などを用いた演出を行い、大当り遊技状態の終了を報知する。この場合、演出制御用ＣＰＵ１０１は、ステップＳ３５０５とは異なる演出態様で大当り遊技状態の終了を報知する。
次に、主基板３１と払出制御基板３７との間で送受信される払出制御信号および払出制御コマンドについて説明する。この実施の形態では、遊技制御用マイクロコンピュータ５６０が内蔵するシリアル通信回路５０５と、払出制御用マイクロコンピュータ３７０が内蔵するシリアル通信回路３７６（図５９参照）との間で、各種払出制御コマンドが送受信される。なお、払出制御用マイクロコンピュータ３７０が内蔵するシリアル通信回路３７６は、例えば遊技制御用マイクロコンピュータ５６０が内蔵するシリアル通信回路５０５と同様に構成されている。図５８は、遊技制御用マイクロコンピュータ５６０と払出制御用マイクロコンピュータ３７０との間で送受信される制御信号（コマンド）の内容の一例を示す説明図である。
賞球個数信号は、払出要求を行う遊技球の個数（０〜１５個）を指定するために出力されるコマンドである。賞球ＡＣＫコマンド「Ｄ２」は、払出制御手段が賞球個数信号を受信したことを遊技制御手段に通知するためのコマンドである。賞球ＡＣＫコマンドは、賞球個数信号を受信したことを示す受信確認信号に相当する。
図５９は、図５８に示すコマンドの送受信に用いられる信号線等を示すブロック図である。なお、図５９には、クリア信号および電源断信号も示されている。図５９に示すように、電源断信号は、出力回路３７３Ｂを介して出力され、入力回路６８を介して遊技制御用マイクロコンピュータ５６０に（具体的にはＣＰＵ５６）入力される。また、賞球個数信号は、遊技制御用マイクロコンピュータ５６０が内蔵するシリアル通信回路５０５から出力され、払出制御用マイクロコンピュータ３７０が内蔵するシリアル通信回路３７６に入力される。また、賞球ＡＣＫコマンドは、払出制御用マイクロコンピュータ３７０が内蔵するシリアル通信回路３７６から出力され、遊技制御用マイクロコンピュータ５６０が内蔵するシリアル通信回路５０５に入力される。
図６０は、払出制御信号および払出制御コマンドの出力の仕方の一例を示すタイミング図である。図６０に示すように、入賞検出スイッチが遊技球の入賞を検出すると、遊技制御手段（遊技制御用マイクロコンピュータ５６０）は、入賞に応じて払い出される賞球数に応じた賞球個数信号を払出制御手段（払出制御用マイクロコンピュータ３７０）に送信する。なお、具体的には、遊技制御用マイクロコンピュータ５６０は、遊技球が遊技機に設けられている入賞領域に入賞したことを入賞検出スイッチの検出信号によって検知すると、あらかじめ決められた賞球数をバックアップＲＡＭに形成されている総賞球数格納バッファの内容に加算する。そして、総賞球数格納バッファの内容が０でない値になったら、入賞に応じて払い出される賞球数に応じた賞球個数信号を払出制御用マイクロコンピュータ３７０に送信する。
また、この実施の形態では、始動口スイッチ１４ａで遊技球が検出されると４個の賞球払出を行い、入賞口スイッチ３３ａ，３９ａ，２９ａ，３０ａのいずれかで遊技球が検出されると７個の賞球払出を行い、カウントスイッチ２３で遊技球が検出されると１５個の賞球払出を行う。具体的には、遊技制御用マイクロコンピュータ５６０は、払い出される賞球数に応じて、賞球数が４個の場合には賞球数が４個であることを示す賞球個数信号「０４」を送信し、賞球数が７個の場合には賞球数が７個であることを示す賞球個数信号「０７」を送信し、賞球数が１５個の場合には賞球数が１５個であることを示す賞球個数信号「０Ｆ（Ｈ）」を送信する。なお「Ｈ」は１６進数であることを示す。
賞球個数信号の送信を完了すると、遊技制御用マイクロコンピュータ５６０のシリアル通信回路５０５は、図６０に示すように、遊技制御用マイクロコンピュータ５６０のＣＰＵ５６に対して送信時割り込み要求を行う。送信時割込要求によって、遊技制御用マイクロコンピュータ５６０（具体的にはＣＰＵ５６）は、賞球個数信号の送信を完了した状態となったことを認識し、払出制御用マイクロコンピュータ３７０からの受信確認信号の待ち状態となる。
払出制御用マイクロコンピュータ３７０は、賞球個数信号の受信を確認すると、受信した賞球個数信号に示される賞球数を、払出制御用マイクロコンピュータ３７０の賞球払出予定総数カウンタに格納する（図７５参照）。そして、払出制御用マイクロコンピュータ３７０は、賞球ＡＣＫコマンド「Ｄ２」を、遊技制御用マイクロコンピュータ５６０に送信する。なお、この実施の形態では、払出制御用マイクロコンピュータ３７０は、払出制御用マイクロコンピュータ３７０が内蔵するシリアル通信回路３７６からの受信時割り込み要求にもとづく割込処理において受信時割込フラグをセットし、図７５に示す主制御通信処理において受信時割込フラグがセットされていたら賞球数を賞球払出予定総数カウンタに格納するが、シリアル通信回路３７６からの受信時割り込み要求にもとづく割込処理において賞球数を賞球払出予定総数カウンタに格納するようにしてもよい。この場合、払出制御用マイクロコンピュータ３７０が内蔵するシリアル通信回路３７６は、賞球個数信号を受信すると、払出制御用マイクロコンピュータ３７０のＣＰＵに受信時割り込み要求を行う。そして、払出制御用マイクロコンピュータ３７０のＣＰＵは、シリアル通信回路３７６からの割り込み要求に応じて割込処理を実行することによって、賞球数を賞球払出予定総数バッファに格納する。なお、払出制御用マイクロコンピュータ３７０は、シリアル通信回路３７６からの受信時割り込み要求にもとづく割込処理において、受信した賞球個数信号に示される賞球数を賞球未払出個数カウンタに格納するようにしてもよい。
賞球ＡＣＫコマンドを受信し、受信データレジスタ７１１に賞球ＡＣＫコマンドが格納された状態となると、遊技制御用マイクロコンピュータ５６０のシリアル通信回路５０５は、図６０に示すように、遊技制御用マイクロコンピュータ５６０のＣＰＵ５６に対して受信時割り込み要求を行う。受信時割込要求による割込処理を実行することによって、ＣＰＵ５６は、シリアル通信回路５０５がデータを受信したことを認識し、後述する賞球ＡＣＫ待ち処理において受信データレジスタ７１１から賞球ＡＣＫコマンドを読み込む。
図６１は、ステップＳ３０の賞球処理の一例を示すフローチャートである。賞球処理において、ＣＰＵ５６は、賞球個数加算処理（ステップＳ１２０１）と賞球制御処理（ステップＳ１２０２）とを実行する。そして、ＲＡＭ５５に形成されるポートバッファの内容を出力ポートに出力する（ステップＳ１２０３）。なお、ポートバッファの内容は、賞球制御処理において更新される。
ＣＰＵ５６は、メイン処理におけるステップＳ１７からステップＳ１９までのループ処理において、割り込み許可状態である間にシリアル通信回路５０５からの割り込み要求があると、シリアル通信回路５０５が割り込み要求を行った割り込み原因に応じた割り込み処理を実行する。図６２は、シリアル通信回路５０５が割り込み要求に対して行う割り込み処理の一例を示すフローチャートである。図６２（ａ）は、シリアル通信回路５０５が通信エラーを割り込み原因として割り込み要求を行った場合に、遊技制御用マイクロコンピュータ５６０（具体的にはＣＰＵ５６）が実行する通信エラー割込処理である。図６２（ｂ）は、シリアル通信回路５０５が受信データを受信したことを割り込み原因として割り込み要求を行った場合に、遊技制御用マイクロコンピュータ５６０（具体的にはＣＰＵ５６）が実行する受信時割込処理である。図６２（ｃ）は、シリアル通信回路５０５が送信データの送信を完了したことを割り込み原因として割り込み要求を行った場合に、遊技制御用マイクロコンピュータ５６０（具体的にはＣＰＵ５６）が実行する送信時割込処理である。
ＣＰＵ５６は、いずれかの割込処理を優先して実行する旨が初期設定されているか否かを判断する。例えば、ＣＰＵ５６は、いずれかの割込処理を優先して実行する旨のフラグがセットされているか否かを判断する。この実施の形態では、ＣＰＵ５６は、受信時割込優先実行フラグがセットされていることにもとづいて、シリアル通信回路５０５で通信エラーが発生したことを割込原因とする割込処理を優先して実行する。
シリアル通信回路５０５から割り込み要求があると、ＣＰＵ５６は、シリアル通信回路５０５のステータスレジスタＡ７０５の各ビットを確認し、割り込み原因を特定する。この場合、ＣＰＵ５６は、いずれの割込処理を優先して実行する旨が初期設定されているか否かを判断する。例えば、ＣＰＵ５６は、いずれかの割込処理を優先して実行する旨が初期設定されているか否かを判断する。この実施の形態では、ＣＰＵ５６は、通信エラー時割込優先実行フラグがセットされていることにもとづいて、シリアル通信回路５０５で通信エラーが発生したことを割込原因とする割込処理を優先して実行する。
ＣＰＵ５６は、通信エラー時割込優先実行フラグがセットされていることにもとづいて、ステータスレジスタＡ７０５のビット０〜ビット３を優先的に確認し、割り込み原因を特定する。すなわち、ＣＰＵ５６は、シリアル通信回路５０５で通信エラー（オーバーラン、ノイズエラー、フレーミングエラーまたはパリティエラー）が発生したことを割り込み原因として割り込み要求したか否かを、他の割り込み原因（受信データの受信または送信データの送信完了）に優先して判断する。ステータスレジスタＡ７０５のビット０〜ビット３のうちいずれか１つまたは複数のビットが「１」であると判断すると、ＣＰＵ５６は、割り込み原因がシリアル通信回路５０５で通信エラーが発生したことであると特定する。
割り込み原因がシリアル通信回路５０５で通信エラーが発生したことであると特定すると、ＣＰＵ５６は、図６２（ａ）に示す通信エラー割込処理を他の割込処理（図６２（ｂ）および図６２（ｃ）に示す割込処理）に優先して実行する。この場合、ＣＰＵ５６は、シリアル通信回路５０５で通信エラーが発生していることを示す通信エラーフラグをセットする（ステップＳ４１）。
なお、通信エラーを検出すると、ＣＰＵ５６は、演出制御手段に、シリアル通信回路５０５で通信エラーが発生したことを通知するために、通信エラー発生表示指定の演出制御コマンド（通信エラー表示コマンド）を送信する処理を行う。演出制御用ＣＰＵは、通信エラー表示コマンドを受信すると、音、表示、発光体などを用いた演出を行い、通信エラーが発生している旨の報知を行う。
また、通信エラー割込処理において、ＣＰＵ５６は、払出制御基板３７との通信を禁止するように制御したり、シリアル通信回路５０５の送受信機能を停止させるようにしてもよい。
割り込み原因がシリアル通信回路５０５で通信エラーが発生したことでなかった場合、ＣＰＵ５６は、ステータスレジスタＡのビット５を確認する。すなわち、ＣＰＵ５６は、シリアル通信回路５０５が受信データを受信したことが割込原因であるか否かを判断する。ステータスレジスタＡのビット５が「１」であると判断すると、ＣＰＵ５６は、割り込み原因がシリアル通信回路５０５が受信データを受信したことであると特定する。
割り込み原因がシリアル通信回路５０５が受信データを受信したことであると特定すると、ＣＰＵ５６は、図６２（ｂ）に示す受信時割込処理を実行する。この場合、ＣＰＵ５６は、シリアル通信回路５０５が受信データを受信していることを示す受信時割込フラグをセットする（ステップＳ４２）。なお、ＣＰＵ５６は、受信時割込フラグをセットするだけでなく、シリアル通信回路５０５の受信データレジスタ７１１からデータを読み込み、読み込んだデータをＲＡＭ５５の所定領域に格納するようにしてもよい。
また、割り込み原因がシリアル通信回路５０５で通信エラーが発生したことでなかった場合、ＣＰＵ５６は、ステータスレジスタＡのビット６を確認する。すなわち、ＣＰＵ５６は、シリアル通信回路５０５が送信データの送信を完了したことが割込原因であるか否かを判断する。ステータスレジスタＡのビット６が「１」であると判断すると、ＣＰＵ５６は、割り込み原因がシリアル通信回路５０５が送信データの送信を完了したことであると特定する。
割り込み原因がシリアル通信回路５０５が送信データの送信を完了したことであると特定すると、ＣＰＵ５６は、図６２（ｃ）に示す送信時割込処理を実行する。この場合、ＣＰＵ５６は、シリアル通信回路５０５が送信データの送信を完了していることを示す送信時割込フラグをセットする（ステップＳ４３）。
賞球個数加算処理では、図６３に示す賞球個数テーブルが使用される。賞球個数テーブルは、ＲＯＭ５４に設定されている。賞球個数テーブルの先頭アドレスには処理数（この例では「６」）が設定され、その後に、スイッチオンバッファの下位アドレス、入賞により賞球を払い出すことになる入賞口の各スイッチについてのスイッチ入力ビット判定値、賞球数が、入賞口の各スイッチのそれぞれに対応して順次設定されている。なお、スイッチ入力ビット判定値は、入力ポートにおける各スイッチの検出信号が入力されるビットに対応した値である。また、スイッチオンバッファの上位アドレスは固定的な値（例えば７Ｆ（Ｈ））である。また、賞球個数テーブルにおいて、６つのスイッチオンバッファの下位アドレスのそれぞれには、同じデータが設定されている。なお、この実施の形態では、ＲＯＭ５４およびＲＡＭ５５のアドレスは１６ビットで指定される。
図６４は、賞球個数加算処理を示すフローチャートである。賞球個数加算処理において、ＣＰＵ５６は、賞球個数テーブルの先頭アドレスをポインタにセットする（ステップＳ１２１１）。そして、ポインタが指すアドレスのデータ（この場合には処理数）をロードする（ステップＳ１２１２）。次に、スイッチオンバッファの上位アドレス（８ビット）を２バイトのチェックポインタの上位１バイトにセットする（ステップＳ１２１３）。
そして、ポインタの値を１増やし（ステップＳ１２１４）、ポインタが指す賞球個数テーブルのデータ（この場合にはスイッチオンバッファの下位アドレス）をチェックポインタの下位１バイトにセットした後（ステップＳ１２１５）、ポインタの値を１増やす（ステップＳ１２１６）。次いで、チェックポインタが指すアドレスのデータ、すなわちスイッチオンバッファの内容をレジスタにロードし（ステップＳ１２１７）、ロードした内容と、ポインタが指す賞球個数テーブルのデータ（この場合にはスイッチ入力ビット判定値）との論理積をとる（ステップＳ１２１８）。この結果、スイッチオンバッファの内容がロードされたレジスタには、検査対象としているスイッチの検出信号に対応したビット以外の７ビットが０になる。そして、ポインタの値を１増やす（ステップＳ１２１９）。
ステップＳ１２１８における演算結果が０でなれば、すなわち、検査対象のスイッチの検出信号がオン状態であれば、ポインタが指す賞球個数テーブルのデータ（この場合には賞球個数）を賞球加算値に設定し（ステップＳ１２２０，Ｓ１２２１）、賞球加算値を、ＲＡＭ５５に形成されている１６ビットの総賞球数格納バッファの内容に加算する（ステップＳ１２２２）。加算の結果、桁上げが発生した場合には、総賞球数格納バッファの内容を６５５３５（＝ＦＦＦＦ（Ｈ））に設定する（ステップＳ１２２３，１２２４）。
ステップＳ１２２５では処理数を１減らし、処理数が０であれば処理を終了し、処理数が０でなければステップＳ１２１４に戻る（ステップＳ１２２６）。また、ステップＳ１２２０において、ステップＳ１２１８における演算結果が０であること、すなわち、検査対象のスイッチの検出信号がオフ状態であることを確認したら、ステップＳ１２２５に移行する。
図６５は、ステップＳ１２０２の賞球制御処理を示すフローチャートである。賞球制御処理では、ＣＰＵ５６は、ステップＳ１２３０の賞球異常検出処理を実行した後、賞球プロセスコードの値に応じて、ステップＳ１２３１〜Ｓ１２３５のいずれかの処理を実行する。
図６６は、賞球プロセスコードの値が０の場合に実行される賞球送信待ち処理（ステップＳ１２３１）を示すフローチャートである。ＣＰＵ５６は、賞球送信待ち処理において、通信エラーフラグがセットされているか否か確認する（ステップＳ１２４１）。すなわち、ＣＰＵ５６は、まず、シリアル通信回路５０５で通信エラーが発生しているか否かを確認する。通信エラーフラグがセットされている場合、遊技制御用マイクロコンピュータ５６０は、そのまま処理を終了する。すなわち、シリアル通信回路５０５で通信エラーが発生している状態であるので、ＣＰＵ５６は、払出制御基板３７との通信を禁止するように制御する。
通信エラーフラグがセットされていなければ、ＣＰＵ５６は、総賞球数格納バッファの内容を確認する（ステップＳ１２４２）。その値が０であれば処理を終了し、０でなければ、賞球プロセスコードの値を１にした後（ステップＳ１２４３）、処理を終了する。
図６７は、賞球プロセスコードの値が１の場合に実行される賞球個数信号送信処理（ステップＳ１２３２）を示すフローチャートである。ＣＰＵ５６は、賞球送信処理において、通信エラーフラグがセットされているか否か確認する（ステップＳ１２５１）。すなわち、ＣＰＵ５６は、まず、シリアル通信回路５０５で通信エラーが発生しているか否かを確認する。通信エラーフラグがセットされている場合、ＣＰＵ５６は、そのまま処理を終了する。すなわち、シリアル通信回路５０５で通信エラーが発生している状態であるので、ＣＰＵ５６は、払出制御基板３７との通信を禁止するように制御する。
通信エラーフラグがセットされていなければ、ＣＰＵ５６は、総賞球数格納バッファの内容が賞球コマンド最大値（この例では「１５」）よりも小さいか否か確認する（ステップＳ１２５２）。総賞球数格納バッファの内容が賞球コマンド最大値以上であれば、賞球コマンド最大値を賞球個数バッファに設定する（ステップＳ１２５３）。また、総賞球数格納バッファの内容が賞球コマンド最大値よりも小さい場合には、総賞球数格納バッファの内容を賞球個数バッファに設定する（ステップＳ１２５４）。
その後、ＣＰＵ５６は、賞球個数バッファの内容を賞球個数信号としてシリアル通信回路５０５の送信データレジスタ７１０に書き込み（ステップＳ１２５５）、賞球プロセスコードの値を２にした後（ステップＳ１２５６）、処理を終了する。この実施の形態では、賞球コマンド最大値は「１５」である。従って、最大で「１５」の払出数を指定する賞球個数信号が送信データレジスタ７１０に書き込まれる。その後、送信データレジスタ７１０に書き込まれた賞球個数信号は、送信用シフトレジスタ７１２に転送され、送信用シフトレジスタ７１２から払出制御用マイクロコンピュータ３７０に送信される。
図６８は、賞球プロセスコードの値が２の場合に実行される賞球送信完了待ち処理（ステップＳ１２３３）を示すフローチャートである。ＣＰＵ５６は、賞球送信完了待ち処理において、通信エラーフラグがセットされているか否か確認する（ステップＳ１２６１）。すなわち、ＣＰＵ５６は、まず、シリアル通信回路５０５で通信エラーが発生しているか否かを確認する。通信エラーフラグがセットされている場合、ＣＰＵ５６は、そのまま処理を終了する。すなわち、シリアル通信回路５０５で通信エラーが発生している状態であるので、遊技制御用マイクロコンピュータ５６０（具体的にはＣＰＵ５６）は、払出制御基板３７との通信を禁止するように制御する。
通信エラーフラグがセットされていなければ、ＣＰＵ５６は、送信時割込フラグがセットされているか否かを確認する（ステップＳ１２６２）。送信時割込フラグがセットされていれば、ＣＰＵ５６は、ステップＳ１２６３の処理に移行する。また、送信時割込フラグがセットされていなければ、ＣＰＵ５６は、そのまま処理を終了する。すなわち、ＣＰＵ５６は、賞球個数信号送信処理において送信データレジスタ７１０に書き込んだ賞球個数信号の送信をシリアル通信回路５０５が既に完了したか否かを判断し、賞球個数信号の送信を完了したことを確認すると、ステップＳ１２６３以降の処理を実行する。
送信時割込フラグがセットされていれば、ＣＰＵ５６は、送信時割込フラグをリセットする（ステップＳ１２６３）。そして、ＣＰＵ５６は、総賞球数格納バッファの内容から、賞球個数バッファの内容（払出制御手段に指令した賞球払出個数）を減算する（ステップＳ１２６４）。
なお、ここでは、賞球個数信号の送信が完了したときに賞球個数バッファの内容を減算するが、払出制御用マイクロコンピュータ３７０から賞球ＡＣＫコマンドを受信したときに賞球個数バッファの内容を減算するようにしてもよい。すなわち、図６９に示すステップＳ１２７９の直前または直後に、賞球個数バッファの内容を減算するようにしてもよい。さらに、賞球個数バッファの内容を、払出制御用マイクロコンピュータ３７０に対して賞球個数信号（賞球個数コマンド）を送信する直前または直後に減算するようにしてもよい。すなわち、図６７に示すステップＳ１２５５の直前または直後に、賞球個数バッファの内容を減算するようにしてもよい。また、ここで例示した場合に限られず、賞球個数信号の送信に関連した他の時期に賞球個数バッファの内容を減算するようにしてもよい。
また、ＣＰＵ５６は、賞球タイマにＡＣＫ受信完了判定時間値をセットする（ステップＳ１２６６）。そして、賞球プロセスコードの値を３にして（ステップＳ１２６７）、処理を終了する。なお、ＡＣＫ受信完了判定時間値は、払出制御手段から賞球ＡＣＫコマンドを受信したか否かを監視するための時間値である。
図６９は、賞球プロセスコードの値が３の場合に実行される賞球ＡＣＫ待ち処理（ステップＳ１２３４）を示すフローチャートである。ＣＰＵ５６は、賞球ＡＣＫ待ち処理において、通信エラーフラグがセットされているか否か確認する（ステップＳ１２７１）。すなわち、ＣＰＵ５６は、まず、シリアル通信回路５０５で通信エラーが発生しているか否かを確認する。通信エラーフラグがセットされている場合、ＣＰＵ５６は、そのまま処理を終了する。すなわち、シリアル通信回路５０５で通信エラーが発生している状態であるので、ＣＰＵ５６は、払出制御基板３７との通信を禁止するように制御する。
通信エラーフラグがセットされていなければ、ＣＰＵ５６は、受信時割込フラグがセットされているか否かを確認する（ステップＳ１２７２）。すなわち、ＣＰＵ５６は、シリアル通信回路５０５が受信データを受信し、受信データレジスタ７１１にデータが格納されている状態になっているか否かを確認する。受信時割込フラグがセットされていれば、ＣＰＵ５６は、ステップＳ１２７３の処理に移行する。また、受信時割込フラグがセットされていなければ、ＣＰＵ５６は、ステップＳ１２７５の処理に移行する。
受信時割込フラグがセットされていれば、ＣＰＵ５６は、シリアル通信回路５０５の受信データレジスタ７１１からデータを読み込む（ステップＳ１２７３）。また、ＣＰＵ５６は、読み込んだデータが賞球ＡＣＫコマンドであるか否か（コマンド「Ｄ２」であるか否か）を判断する（ステップＳ１２７４）。
ステップＳ１２７２で受信時割込フラグがセットされていなかった場合、またはステップＳ１２７４で読み込んだデータが賞球ＡＣＫコマンドでなかった場合、ＣＰＵ５６は、まだ払出制御用マイクロコンピュータ３７０から賞球ＡＣＫコマンドを受信していない状態であると判断する。この場合、ＣＰＵ５６は、賞球タイマの値を１減らし（ステップＳ１２７５）、その値が０でなければ処理を終了する（ステップＳ１２７６）。賞球タイマの値が０になったら、払出制御用マイクロコンピュータ３７０が賞球ＡＣＫコマンドを送信しなかったと判断して、再送信フラグをセットし（ステップＳ１２７７）、賞球プロセスコードの値を４にして（ステップＳ１２７８）、処理を終了する。なお、賞球プロセスコードの値が４になると、賞球再送信処理（ステップＳ１２３５）が実行される状態になる。また、再送信フラグがセットされると、賞球異常検出処理（ステップＳ１２３０）において、払出異常報知開始コマンドが演出制御基板８０に対して送信される。
ステップＳ１２７４において、受信データレジスタ７１１から読み込んだデータが賞球ＡＣＫコマンドであることを確認すると、ＣＰＵ５６は、受信時割込フラグをリセットして（ステップＳ１２７９）、賞球プロセスコードの値を０にする（ステップＳ１２８０）。また、通信が正常に完了したので、再送信フラグがセットされている場合には、再送信フラグをリセットする（ステップＳ１２８１，Ｓ１２８２）。
以上の処理によって、遊技制御手段は、払出条件の成立にもとづいて払い出される賞球としての遊技球の総数を特定可能に総賞球数格納バッファに記憶する。また、遊技制御手段は、総賞球数格納バッファに記憶されている賞球数にもとづいて払出制御手段に対して所定数の賞球の払出数を指定する払出指令コマンド（賞球個数信号）を送信する。ここで、所定数は、総賞球数格納バッファに記憶されている賞球数が１５個以上であれば１５であり、１５個未満であれば、総賞球数格納バッファに記憶されている賞球数である。そして、賞球払出を指定する賞球個数信号を送信したときに、総賞球数格納バッファに記憶されている賞球数から賞球個数信号で指定した払出数を減算する減算処理を行う。なお、払出制御用マイクロコンピュータ３７０は、賞球個数信号を受信すると直ちに賞球ＡＣＫコマンドを送信するので、球払出装置９７からの賞球払出に関わりなく賞球個数信号に関する通信を完了でき、遊技制御用マイクロコンピュータ５６０（具体的にはＣＰＵ５６）は、賞球個数信号で指定した払出数の賞球払出が完了する前に、連続的に次の賞球個数信号を送信することができる。
なお、この実施の形態では、払出条件の成立にもとづいて払い出される景品遊技媒体の総数を特定可能に記憶する景品遊技媒体数記憶手段として、総数そのものを記憶する総賞球数格納バッファが例示されたが、景品遊技媒体の総数を特定可能に記憶する景品遊技媒体数記憶手段は、各入賞領域への入賞数を記憶したり、賞球数が同じである入賞領域毎の入賞数（例えば４個の賞球数に対応した入賞口１４、７個の賞球数に対応した入賞口３３，３９，２９，３０、１５個の賞球数に対応した大入賞口への入賞数であって、未だ賞球払出が終了していない入賞数）を記憶するものであってもよい。その場合には、入賞領域毎の賞球数に応じた数が設定された賞球個数信号が遊技制御用マイクロコンピュータ５６０から払出制御用マイクロコンピュータ３７０に送信される。さらには、賞球個数を示す賞球個数信号を送信するのではなく、入賞があったことまたは入賞数を示す払出指令コマンドを遊技制御用マイクロコンピュータ５６０から払出制御用マイクロコンピュータ３７０に送信するようにしてもよい。
図７０は、賞球プロセスコードの値が４の場合に実行される賞球再送信処理（ステップＳ１２３５）を示すフローチャートである。ＣＰＵ５６は、賞球再送信処理において、通信エラーフラグがセットされているか否か確認する（ステップＳ１２９１）。すなわち、ＣＰＵ５６は、まず、シリアル通信回路５０５で通信エラーが発生しているか否かを確認する。通信エラーフラグがセットされている場合、ＣＰＵ５６は、そのまま処理を終了する。すなわち、シリアル通信回路５０５で通信エラーが発生している状態であるので、遊技制御用マイクロコンピュータ５６０（具体的にはＣＰＵ５６）は、払出制御基板３７との通信を禁止するように制御する。
通信エラーフラグがセットされていなければ、ＣＰＵ５６は、賞球個数バッファの内容を賞球個数信号としてシリアル通信回路５０５の送信データレジスタ７１０に再度書き込む（ステップＳ１２９２）。また、ＣＰＵ５６は、賞球タイマにＡＣＫ受信完了判定時間値を再びセットする（ステップＳ１２９３）。そして、賞球プロセスコードの値を３にして（ステップＳ１２９４）、処理を終了する。
賞球プロセスコードの値が３に設定されることから、再度、賞球ＡＣＫ待ち処理が実行される。再度実行される賞球ＡＣＫ待ち処理において、再び賞球ＡＣＫコマンドを受信したことを検出できなかった場合には、具体的には、ステップＳ１２７６において賞球タイマがタイムアウトした場合には、再び賞球再送処理が実行されることになる。このように、ＣＰＵ５６は、払出数データを受信したことを示す受信確認信号としての賞球ＡＣＫコマンドが受信できない場合には、賞球ＡＣＫコマンドが受信できるまで、賞球個数信号の再送を繰り返す。
図７１は、ステップＳ２３０の賞球異常検出処理を示すフローチャートである。賞球異常検出処理において、ＣＰＵ５６は、再送信フラグがリセット状態からセット状態になったことを検出すると、払出異常報知開始コマンドを演出制御コマンドとして演出制御基板８０に対して（具体的には演出制御用マイクロコンピュータ１００に対して）送信する制御を行う（ステップＳ１３０１，Ｓ１３０２）。なお、ＣＰＵ５６は、賞球再送信処理を実行してから払出異常報知開始コマンドを送信するのでなく、払出異常報知開始コマンドを演出制御基板８０に送信してから賞球再送信処理を実行するようにしてもよい。
なお、演出制御用マイクロコンピュータ１００に演出制御コマンドを送信する際に、ＣＰＵ５６は、演出制御コマンドの種類に応じたコマンド送信テーブル（あらかじめＲＯＭ５４にコマンド毎に設定されている）のアドレスをポインタにセットする。そして、演出制御コマンドに応じたコマンド送信テーブルのアドレスをポインタにセットして、飾り図柄コマンド制御処理（ステップＳ２７）において演出制御コマンドを送信する。
また、ＣＰＵ５６は、再送信フラグがセット状態からリセット状態になったことを検出する（従って、セット状態が継続している場合には最初にリセット状態になったときにのみ検出される。）と、払出異常報知終了コマンドを演出制御基板８０に対して（具体的には演出制御用マイクロコンピュータ１００に対して）送信する制御を行う（ステップＳ１３０３，Ｓ１３０４）。
なお、この実施の形態では、ＣＰＵ５６は、再送信フラグがリセットされると、ステップＳ１３０４で払出異常報知終了コマンドを送信するが、送信しないように構成してもよい。その場合には、遊技制御用マイクロコンピュータ５６０（具体的にはＣＰＵ５６）の負担が軽減される。また、その場合には、演出制御用マイクロコンピュータ１００が、例えば所定時間後に、独自に払出異常報知を終了するように構成される。
次に、払出制御用マイクロコンピュータ３７０の動作について説明する。図７２は、払出制御用マイクロコンピュータ３７０における払出制御用ＣＰＵ３７１が実行するメイン処理を示すフローチャートである。払出制御用マイクロコンピュータ３７０は、遊技制御用マイクロコンピュータ５６０と同様のシリアル通信回路３７６（図６０参照）も内蔵している。遊技機に対して電源が投入され、リセット信号が入力されるリセット端子の入力レベルがハイレベルになると、払出制御用ＣＰＵ３７１は、まず、必要な初期設定を行う。すなわち、払出制御用ＣＰＵ３７１は、まず、割込禁止に設定する（ステップＳ７０１）。次に、割込モードを割込モード２に設定し（ステップＳ７０２）、スタックポインタにスタックポインタ指定アドレスを設定する（ステップＳ７０３）。
また、払出制御用ＣＰＵ３７１は、内蔵デバイスレジスタの初期化を行い（ステップＳ７０４）、ＣＴＣおよびＰＩＯの初期化を行う（ステップＳ７０５）。
この実施の形態では、内蔵ＣＴＣのうちの一つのチャネルがタイマモードで使用される。従って、ステップＳ７０４の内蔵デバイスレジスタの設定処理およびステップＳ７０５の処理において、使用するチャネルをタイマモードに設定するためのレジスタ設定、割込発生を許可するためのレジスタ設定および割込ベクタを設定するためのレジスタ設定が行われる。そして、そのチャネルによる割込がタイマ割込として用いられる。タイマ割込を例えば２ｍｓ毎に発生させたい場合は、初期値として２ｍｓに相当する値が所定のレジスタ（時間定数レジスタ）に設定される。
なお、タイマモードに設定されたチャネル（この実施の形態ではチャネル３）に設定される割込ベクタは、タイマ割込処理の先頭アドレスに相当するものである。具体的は、Ｉレジスタに設定された値と割込ベクタとでタイマ割込処理の先頭アドレスが特定される。タイマ割込処理では、払出手段を制御する払出制御処理（少なくとも主基板からの賞球払出に関する指令信号に応じて球払出装置９７を駆動する処理を含み、球貸し要求に応じて球払出装置９７を駆動する処理が含まれていてもよい。）が実行される。
この実施の形態では、払出制御用マイクロコンピュータ３７０でも割込モード２が設定される。従って、内蔵ＣＴＣのカウントアップにもとづく割込処理を使用することができる。また、ＣＴＣが送出した割込ベクタに応じた割込処理開始アドレスを設定することができる。
ＣＴＣのチャネル３（ＣＨ３）のカウントアップにもとづく割込は、払出制御用ＣＰＵ３７１の内部クロック（システムクロック）をカウントダウンしてレジスタ値が「０」になったら発生する割込であり、タイマ割込として用いられる。具体的には、払出制御用ＣＰＵ３７１の動作クロックを分周したクロックがＣＴＣに与えられ、クロックの入力によってレジスタの値が減算され、レジスタの値が０になるとタイマ割込が発生する。
また、払出制御用ＣＰＵ３７１は、ＲＡＭをアクセス可能状態に設定する（ステップＳ７０６）。また、賞球未払出個数カウンタ初期値として００００（Ｈ）をセットする（ステップＳ７０７）。次いで、起動不能フラグ（ステップＳ７２４参照）がセットされていなければ（ステップＳ７２７）、入力ポートを介して入力されるクリアスイッチ９２１の出力信号（クリア信号）の状態を１回だけ確認する（ステップＳ７０８）。その確認においてオンを検出した場合には、払出制御用ＣＰＵ３７１は、初期化処理を実行する（ステップＳ７１２〜ステップＳ７１５）。クリアスイッチ９２１がオンの状態でない場合には、遊技機への電力供給が停止したときにバックアップＲＡＭ領域のデータ保護処理（例えばパリティデータの付加等の電力供給停止時処理）が行われたか否か確認する（ステップＳ７０９）。保護処理が行われていたか否かは、電力供給停止時処理においてバックアップＲＡＭ領域に保存されるバックアップ監視タイマの値が、バックアップＲＡＭ領域のデータ保護処理を実行したことに応じた値（例えば１０）になっているか否かによって確認される。なお、そのような確認の仕方は一例であって、例えば、電力供給停止時処理においてバックアップフラグ領域にデータ保護処理を実行したことを示すフラグをセットし、ステップＳ７０９において、そのフラグがセットされていることを確認したらバックアップありと判定してもよい。
バックアップありと判定したら、払出制御用ＣＰＵ３７１は、バックアップＲＡＭ領域のデータチェック（この例ではパリティチェック）を行う（ステップＳ７１０）。この実施の形態では、クリアデータ（００）をチェックサムデータエリアにセットし、チェックサム算出開始アドレスをポインタにセットする。また、チェックサムの対象となるデータ数に対応するチェックサム算出回数をセットする。そして、チェックサムデータエリアの内容とポインタが指すＲＡＭ領域の内容との排他的論理和を演算する。演算結果をチェックサムデータエリアにストアするとともに、ポインタの値を１増やし、チェックサム算出回数の値を１減算する。以上の処理が、チェックサム算出回数の値が０になるまで繰り返される。チェックサム算出回数の値が０になったら、払出制御用ＣＰＵ３７１は、チェックサムデータエリアの内容の各ビットの値を反転し、反転後のデータをチェックサムとする。
電力供給停止時処理において、上記の処理と同様の処理によってチェックサムが算出され、チェックサムはバックアップＲＡＭ領域に保存されている。ステップＳ７１０では、算出したチェックサムと保存されているチェックサムとを比較する。不測の停電等の電力供給停止が生じた後に復旧した場合には、バックアップＲＡＭ領域のデータは保存されているはずであるから、チェック結果（比較結果）は正常（一致）になる。チェック結果が正常でないということは、バックアップＲＡＭ領域のデータが、電力供給停止時のデータとは異なっていることを意味する。そのような場合には、内部状態を電力供給停止時の状態に戻すことができないので、払出制御状態復旧処理を実行せず、初期化処理（ステップＳ７１２〜Ｓ７１５の処理）を実行する。初期化処理によって、ＲＡＭの記憶内容が初期化され、払出制御処理が初期状態から開始される。
チェック結果が正常であれば、払出制御用ＣＰＵ３７１は、払出制御状態復旧処理を行う。具体的には、賞球未払出個数カウンタ初期値として、バックアップＲＡＭに形成されている賞球未払出個数カウンタの値をセットする（ステップＳ７１１）。そして。ステップＳ７１２以降の処理を実行する。
初期化処理では、払出制御用ＣＰＵ３７１は、まず、ＲＡＭクリア処理を行う（ステップＳ７１２）。また、ＲＡＭ領域のフラグやカウンタなどに初期値を設定する（ステップＳ７１３）。ステップＳ７１３の処理には、賞球未払出個数カウンタ初期値を賞球未払出個数カウンタにセットする処理が含まれる。従って、払出制御状態復旧処理（ステップＳ７１１）が実行された場合には、バックアップＲＡＭに保存されていた賞球未払出個数カウンタの値が、あらためて賞球未払出個数カウンタにセットされる。換言すれば、バックアップＲＡＭに保存されていた賞球未払出個数カウンタの値がそのまま使用される。つまり、ステップＳ７１１の処理が実行されずにステップＳ７１２，Ｓ７１３の処理が実行される場合には、払出制御処理は、初期状態から開始される。また、ステップＳ７１１の処理が実行されるとともにステップＳ７１２，Ｓ７１３の処理が実行される場合には、払出制御処理の実行状態が、電力供給停止時前の状態に復帰されることになる。
そして、初期設定処理のステップＳ７０１において割込禁止とされているので、初期化処理を終える前に割込が許可される（ステップＳ７１５）。その後、タイマ割込の発生を監視するループ処理に入る。
以上のように、払出制御用ＣＰＵ３７１は、主基板１３の遊技制御用マイクロコンピュータ５６０から払出制御起動信号を受信したときにステップＳ７０８のクリアスイッチ９２１からのクリア信号のチェック処理を実行する。上述したように、遊技制御マイクロコンピュータ５６０（具体的にはＣＰＵ５６）は、払出制御起動信号を送信したときにクリアスイッチ９２１のクリア信号のチェック処理を実行する。従って、ＣＰＵ５６のクリアスイッチ９２１のクリア信号のチェックタイミングと払出制御用ＣＰＵ３７１のクリアスイッチ９２１のクリア信号のチェックタイミングとは、ほぼ同時になる。
上記のように、払出制御用ＣＰＵ３７１の内蔵ＣＴＣが繰り返しタイマ割込を発生するように設定される。そして、タイマ割込が発生すると、払出制御用ＣＰＵ３７１は、ステップＳ７５１以降のタイマ割込処理を実行する。なお、払出制御用ＣＰＵ３７１は、例えばステップＳ７１２の処理とステップＳ７１３の処理との間で、シリアル通信回路３７６を初期設定する処理を行うが、図７２では記載省略されている。シリアル通信回路３７６を初期設定する処理は、ＣＰＵ５６がステップＳ１５ａで実行したシリアル通信回路設定処理と同様である。
図７３は、払出制御用ＣＰＵ３７１が実行するタイマ割込処理の例を示すフローチャートである。払出制御用ＣＰＵ３７１は、まず、電源断信号が出力された否かを監視する電源断処理を実行する（ステップＳ７５１）。電源断処理は、遊技制御用マイクロコンピュータ５６０のＣＰＵ５６が実行する電源断処理と同様の処理である。すなわち、電源断信号がオン状態であれば、データが保存されていることを示す実行状態情報を電源バックアップされているＲＡＭに保存するとともに、パリティデータを作成して電源バックアップされているＲＡＭに保存する。そのような処理を実行することによって、賞球未払出個数カウンタの値の電源バックアップされているＲＡＭへの保存が確実化される。その後、ステップＳ７５２以降の払出制御処理を実行する。
払出制御処理では、払出制御用ＣＰＵ３７１は、入力判定処理を行う（ステップＳ７５２）。入力判定処理は、遊技球を検出するスイッチ等の状態を検出して検出結果をＲＡＭの所定の１バイト（入力状態フラグと呼ぶ。）に反映する処理である。
次に、払出制御用ＣＰＵ３７１は、払出モータ制御処理を実行する（ステップＳ７５３）。払出モータ制御処理では、払出モータ２８９を駆動すべきときには、払出モータφ１〜φ４のパターンを出力ポートに出力するための処理を行う。
また、払出制御用ＣＰＵ３７１は、カードユニット５０と通信を行うプリペイドカードユニット制御処理を実行する（ステップＳ７５４）。次いで、払出制御用ＣＰＵ３７１は、主基板３１の遊技制御用マイクロコンピュータ５６０と通信を行う主制御通信処理を実行する（ステップＳ７５５）。さらに、カードユニット５０からの球貸し要求に応じて貸し球を払い出す制御を行い、また、主基板からの賞球個数信号が示す個数の賞球を払い出す制御を行う賞球球貸し制御処理を実行する（ステップＳ７５６）。
そして、払出制御用ＣＰＵ３７１は、各種のエラーを検出するエラー処理を実行する（ステップＳ７５７）。また、遊技機外部に出力される賞球情報や球貸し情報を出力するための情報出力処理を実行する（ステップＳ７５８）。また、エラー処理の結果等に応じてエラー表示ＬＥＤ３７４に所定の表示を行うとともに、賞球ＬＥＤおよび球切れＬＥＤを点灯するための表示制御処理を実行する（ステップＳ７５９）。
また、この実施の形態では、出力ポートの出力状態に対応したＲＡＭ領域（出力ポートバッファ）が設けられているのであるが、払出制御用ＣＰＵ３７１は、出力ポートバッファを出力ポートに出力する（ステップＳ７６０：出力処理）。出力ポートバッファの内容は、払出モータ制御処理（ステップＳ７５３）、プリペイドカード制御処理（ステップＳ７５４）、主制御通信処理（ステップＳ７５５）、情報出力処理（ステップＳ７５８）および表示制御処理（ステップＳ７５９）で更新される。
また、払出制御用マイクロコンピュータ３７０（具体的には払出制御用ＣＰＵ３７１）は、遊技制御用マイクロコンピュータ５６０（具体的にはＣＰＵ５６）と同様に、割り込み許可状態である間にシリアル通信回路３７６からの割り込み要求があると、シリアル通信回路３７６が割り込み要求を行った割り込み原因に応じた割り込み処理を実行する。この実施の形態では、払出制御用ＣＰＵ３７１は、割り込み原因がシリアル通信回路３７６が受信データを受信したことであると特定すると、図６２（ｂ）に示す処理と同様の処理に従って受信時割込処理を実行する。この場合、払出制御用ＣＰＵ３７１は、シリアル通信回路３７６が受信データを受信していることを示す受信時割込フラグをセットする。なお、ＣＰＵ５６の場合と同様に、払出制御用ＣＰＵ３７１は、受信時割込フラグをセットするだけでなく、シリアル通信回路３７６の受信データレジスタからデータを読み込み、読み込んだデータをＲＡＭの所定領域に格納するようにしてもよい。
図７４は、ステップＳ７５３の払出モータ制御処理を示すフローチャートである。払出モータ制御処理において、払出制御用マイクロコンピュータ３７０は、払出モータ制御コードの値に応じて、ステップＳ５２１〜Ｓ５２６のいずれかの処理を実行する。
払出モータ制御コードの値が０の場合に実行される払出モータ通常処理（ステップＳ５２１）では、払出動作カウンタに０でない値が設定されていたら、払出制御用マイクロコンピュータ３７０は、ポインタを、ＲＯＭに格納されているテーブルの先頭アドレスにセットする。払出モータ通常処理設定テーブルには、球払出時の払出モータ２８９を回転させるための各ステップの励磁パターン（払出モータφ１〜φ４）のデータが順次設定されている払出モータ励磁パターンテーブルが格納されている。そして、払出モータ制御コードの値を１にする。
払出モータ制御コードの値が１の場合に実行される払出モータ起動準備処理（ステップＳ５２２）では、払出制御用マイクロコンピュータ３７０は、出力ポートの出力状態に対応した出力ポートバッファに励磁パターンの初期値を設定する等の処理を行う。そして、払出モータ制御コードの値を２にする。
払出モータ制御コードの値が２の場合に実行される払出モータスローアップ処理（ステップＳ５２３）では、払出制御用マイクロコンピュータ３７０１は、払出モータ２８９を滑らかに回転開始させるために、定速処理の場合よりも長い間隔で、かつ、徐々に定速処理の場合の時間間隔に近づくような時間間隔で、払出モータ励磁パターンテーブルの内容を読み出して出力ポートの出力状態に対応した出力ポートバッファに設定する。読み出しに際して、ポインタが指すアドレスの払出モータ励磁パターンテーブルの内容を読み出すとともに、ポインタの値を＋１する。そして、低速処理に移行すべき時期になると、払出モータ制御コードの値を３にする。
払出モータ制御コードの値が３の場合に実行される払出モータ定速処理（ステップＳ５２４）では、払出制御用マイクロコンピュータ３７０は、定期的に払出モータ励磁パターンテーブルの内容を読み出して出力ポートの出力状態に対応した出力ポートバッファに設定する。また、払出動作カウンタの値が所定値（例えば１）になったら、払出モータ制御コードの値を４にする。
払出モータ制御コードの値が４の場合に実行される払出モータブレーキ処理（ステップＳ５２５）では、払出制御用マイクロコンピュータ３７０は、払出モータ２８９を滑らかに停止させるために、定速処理の場合よりも長い間隔で、かつ、徐々に定速処理の場合の時間間隔から遠ざかるような時間間隔で、払出モータ励磁パターンテーブルの内容を読み出して出力ポートの出力状態に対応した出力ポートバッファに設定する。そして、払出モータ２８９を停止すべき時期になると、払出モータ制御コードの値を０にする。
なお、払出モータブレーキ処理において、最終的に、払出モータ２８９の回転は停止されるのであるが、停止時には、払出モータ通常処理において、停止時払出モータ励磁パターンを、繰り返し、出力ポートの出力状態に対応した出力ポートバッファに設定する。停止時払出モータ励磁パターンは、払出モータφ１〜φ４のうちの少なくとも１相が励磁されているパターンである。払出モータ２８９に与えられる励磁パターンが停止時払出モータ励磁パターンの１種類である（変化しない）ことから、払出モータ２８９は回転しない。しかも、払出モータ２８９は励磁されているので、容易には回転しない。よって、例えば遊技店に設置されている遊技機に振動を与えるような行為がなされても、遊技球が払い出されてしまうことはない。払出モータ２８９の回転が停止しているときに励磁を解除すると、払出モータ２８９は拘束されないので、外部から与えられる振動に応じて払出モータ２８９が回転方向に振動してしまい、遊技球を払い出してしまう可能性がある。また、払出モータ２８９の回転は停止されるときに、払出動作カウンタの値は０になっているように、払出モータブレーキ処理が開始される。払出動作カウンタの減算は、後述する払出モータ停止待ち処理において実行される。
払出モータ制御コードの値が５の場合に実行される球噛み時払出モータブレーキ処理（ステップＳ５２６）では、払出制御用マイクロコンピュータ３７０は、球噛みを解除するための回転の場合に、払出モータ２８９を滑らかに停止させるために、球噛みを解除するための払出モータ２８９の回転の場合よりも長い間隔で、かつ、徐々に定速処理の場合の時間間隔から遠ざかるような時間間隔で、払出モータ励磁パターンテーブルの内容を読み出して出力ポートの出力状態に対応した出力ポートバッファに設定する。なお、球噛み時払出モータブレーキ処理は、球噛み等が発生したことが検出されると実行される。
図７５は、ステップＳ７５５の主制御通信処理を示すフローチャートである。主制御通信処理では、払出制御用ＣＰＵ３７１は、受信時割込フラグがセットされているか否かを確認する（ステップＳ５４２）。すなわち、払出制御用ＣＰＵ３７１は、シリアル通信回路３７６が受信データを受信し、シリアル通信回路３７６の受信データレジスタにデータが格納されている状態になっているか否かを確認する。
受信時割込フラグがセットされていれば、払出制御用ＣＰＵ３７１は、シリアル通信回路３７６の受信データレジスタからデータを読み込む（ステップＳ５４３）。また、払出制御用ＣＰＵ３７１は、読み込んだデータが賞球個数信号であるか否か（コマンド「０４」、「０７」または「０Ｆ」のいずれかであるか否か）を判断する（ステップＳ５４４）。
シリアル通信回路３７６の受信データレジスタから読み込んだデータが賞球個数信号であることを確認すると、払出制御用ＣＰＵ３７１は、受信時割込フラグをリセットして（ステップＳ５４５）、賞球個数信号が示す賞球数を、ＲＡＭの所定領域に設けられた賞球払出予定総数カウンタに格納する（ステップＳ５４６）。そして、払出制御用ＣＰＵ３７１は、賞球ＡＣＫコマンドをシリアル通信回路３７６の送信データレジスタ７１０に書き込み（ステップＳ５４７）、処理を終了する。その後、送信データレジスタに書き込まれた賞球ＡＣＫコマンドは、シリアル通信回路３７６の送信用シフトレジスタに転送され、シリアル通信回路３７６の送信用シフトレジスタから遊技制御用マイクロコンピュータ５６０に送信される。なお、賞球払出予定総数カウンタは、ＲＡＭに形成されている。
なお、ステップＳ５４６の処理を、賞球個数信号が示す賞球数を賞球未払出個数カウンタに加算する処理に代えてもよい。そのように変更した場合には、後述する賞球払出数上乗せ制御（図７８参照）において、ステップＳ６９４の処理に代えて、賞球未払出個数カウンタの値と前回賞球払出予定総数カウンタの値とが比較され、ステップＳ６９７の処理に代えて、前回賞球払出予定総数カウンタに賞球未払出個数カウンタの値を設定する処理が実行される。また、図７７に示す賞球球貸し処理において、ステップＳ６０４の処理は実行されず、賞球未払出個数カウンタの値および前回賞球払出予定総数カウンタの値は、払出動作が終了したときに（図８０におけるステップＳ６４１参照）、初期化される。
図７６は、払出制御用ＣＰＵ３７１が払出制御処理において使用するカウンタの一例を示す説明図である。この実施の形態では、賞球個数指令で指定された個数が累積加算された数である賞球払出予定総数が格納される賞球払出予定総数カウンタと、後述する加算処理（上乗せ処理）が実行される前の賞球払出予定総数が格納される前回賞球払出予定総数カウンタと、賞球払出時の払出モータ２８９の回転数に相当する値が設定される払出動作カウンタと、賞球の連続払出時の賞球数が設定される賞球未払出個数カウンタと、貸し球数が設定される貸し球未払出個数カウンタとが使用される。なお、それらのカウンタは、ＲＡＭに形成される。
また、払出動作カウンタは、払出モータ２８９の回転数を決めるために使用される。賞球未払出個数カウンタおよび貸し球未払出個数カウンタの値は、払出個数カウントスイッチ３０１がオン（遊技球がスイッチを通過）すると−１される。よって、賞球未払出個数カウンタおよび貸し球未払出個数カウンタは、最後に払出モータ２８９によって払い出された遊技球が払出個数カウントスイッチ３０１を通過することを検出することによって（カウント値が０になる）、賞球払出および球貸しが完了したことを判定するために使用される。
なお、払出モータ２８９の回転数を決めるために、払出動作カウンタではなく、払出数に応じた回転時間を決める払出動作タイマを用いてもよい。払出動作タイマを用いる場合には、駆動量データ記憶手段が保持しているデータ（この場合には払出動作タイマのタイマ値）を払出駆動手段（この例では払出モータ２８９）の駆動量に応じた分減算する駆動量更新手段は、時間経過に応じて払出動作タイマのタイマ値を減ずる処理を実行するものに相当する。
図７７は、ステップＳ７５６の賞球球貸し制御処理を示すフローチャートである。賞球球貸し制御処理において、払出制御用ＣＰＵ３７１は、まず、賞球払出数上乗せ制御を実行する（ステップＳ６００）。賞球払出数上乗せ制御とは、払出予定の賞球数に対して、新たに受信した賞球個数指令による個数を加算するための処理である。
次いで、払出制御用ＣＰＵ３７１は、払出個数カウントスイッチ３０１の検出信号がオン状態になったことを確認したら（ステップＳ６０１）、球貸し動作中フラグにもとづいて球貸し中であるか否か判定する（ステップＳ６０２）。球貸し中であれば球貸し未払出個数カウンタの値を１減らし（ステップＳ６０３）、球貸し中でなければ賞球未払出個数カウンタの値を１減らす（ステップＳ６０４）。その後、払出制御コードの値に応じてステップＳ６１０〜Ｓ６１２のいずれかの処理を実行する。
図７８は、賞球払出数上乗せ制御を示すフローチャートである。賞球払出数上乗せ制御において、払出制御用ＣＰＵ３７１は、各種のエラー状態が各ビットに反映されている設定されているエラーフラグにおいてエラー状態を示しているビットがあるか否か判定し、エラー状態を示しているビットがある場合には（ただし、後述するプリペイドカードユニット未接続エラーのビット（図８３参照）は対象外）、何もせずに処理を終了する（ステップＳ６９１）。また、球貸し動作中フラグがセットされているか否か判定し、セットされている場合には、何もせずに処理を終了する（ステップＳ６９２）。賞球球貸し制御処理は２ｍｓ毎に実行されるので、賞球払出数上乗せ制御も２ｍｓ毎に実行されのであるが、ステップＳ６９１の処理によって、エラー状態では、ステップＳ６９４以降の処理は実行されない。また、プリペイドカードユニット５０からの球貸し要求にもとづく球貸し処理中でも、ステップＳ６９４以降の処理は実行されない。
さらに、払出制御用ＣＰＵ３７１は、払出動作カウンタの値が、所定値（例えば１）になったか否か判定する（ステップＳ６９３）。所定値になったときには、ステップＳ６９４以降の処理を実行する。しかし、所定値になったときでなければ、ステップＳ６９４以降の処理は実行されない。なお、ステップＳ６９４以降の処理は、払出動作カウンタの値が所定値に更新されたタイミング（例えば２から１に変化したとき）において実行され、所定値になっている状態において常に実行されるわけではない。また、ステップＳ６９３の処理を省略してもよい。
ステップＳ６９４において、払出制御用ＣＰＵ３７１は、賞球払出予定総数カウンタ（ＰＡ）の内容が、前回賞球払出予定総数カウンタ（ＰＢ）の内容と同じか否か確認する。同じでなければ、ステップＳ６９５以降の賞球払出数上乗せ処理（以下、上乗せ処理または加算処理という。）を実行する。前回賞球払出予定総数カウンタ（ＰＢ）には、賞球払出処理開始時および上乗せ処理（前回の上乗せ処理）が実行されたときに、賞球払出予定総数カウンタ（ＰＡ）の内容が設定されている。また、遊技制御手段から賞球個数指令を受信すると、賞球個数指令で指示された個数が賞球払出予定総数カウンタ（ＰＡ）に加算される（図７５参照）。従って、賞球払出予定総数カウンタ（ＰＡ）の内容が、前回賞球払出予定総数カウンタ（ＰＢ）の内容と異なっているということは、新たに、遊技制御手段から賞球個数指令を受信したことを意味する、そこで、ステップＳ６９１〜Ｓ６９３の上乗せ禁止条件が成立していない場合には、ステップＳ６９５以降の上乗せ処理を行う。なお、払出動作カウンタの値が所定値に更新されるのは、払出モータ２８９が回転しているとき（ステップＳ５１１，Ｓ５１３参照）、すなわち遊技球の払出がなされているときであり、また、ステップ６９２の判定により、賞球払出の非実行中に、ステップＳ６９５以降の処理が実行されることはない。
ステップＳ６９５において、払出制御用ＣＰＵ３７１は、賞球払出予定総数カウンタ（ＰＡ）の内容と前回賞球払出予定総数カウンタ（ＰＢ）の内容との差分に相当する値を、払出動作カウンタに加算することによって払出動作カウンタを更新する（ステップＳ６９５）。また、賞球払出予定総数カウンタ（ＰＡ）の内容と前回賞球払出予定総数カウンタ（ＰＢ）の内容との差分を、賞球未払出個数カウンタに加算する（ステップＳ６９６）。さらに、賞球払出予定総数カウンタ（ＰＡ）の内容を、前回賞球払出予定総数カウンタ（ＰＢ）に設定することによって前回賞球払出予定総数カウンタ（ＰＢ）を更新する（ステップＳ６９７）。なお、この実施の形態では、払出モータ２８９から１個の遊技球が払い出されるときに払出動作カウンタの値が１減算されるので、払出動作カウンタに対する加算値と、賞球未払出個数カウンタに対する加算値とは、同じ値である。また、払出動作カウンタに対して加算が行われることによって、払出モータ２９７は、加算された値（加算値）に応じた分だけ余分に回転することになる。その結果、払出モータ２９７が停止するまでに、加算値に応じた分だけ余分に遊技球が払い出される。つまり、遊技球１個当たりの払出に要する時間が短くなる。
上記のように、図７８に示す例では、上乗せ処理は、払出動作カウンタの値が所定値に更新されたタイミングにおいてのみ実行される。よって、データが増加したか否かの判定（ステップＳ６９４の処理）の回数を減らすことができ、判定処理の負担を軽減することができる。
なお、ステップＳ６９７において、賞球払出予定総数カウンタ（ＰＡ）の内容を、前回賞球払出予定総数カウンタ（ＰＢ）に設定するのではなく、賞球払出予定総数カウンタ（ＰＡ）および前回賞球払出予定総数カウンタ（ＰＢ）の内容を０にクリアするようにしてもよい。すなわち、増加判定手段がデータが増加したことを判定したときに、増加数特定手段が、景品遊技媒体数データ記憶手段に記憶されている増加分のデータを払出動作カウンタに移す（ステップＳ６９５）とともに、景品遊技媒体数データ記憶手段（この例では賞球払出予定総数カウンタ（ＰＡ））および前回景品遊技媒体数データ記憶手段（この例では前回賞球払出予定総数カウンタ（ＰＢ））の記憶内容を初期化するようにしてもよい。そのように構成されている場合には、景品遊技媒体数データ記憶手段および景品遊技媒体数データ記憶手段の記憶容量を増大させないようにすることができる。
また、この実施の形態では、１つの球払出装置９７によって賞球個数指令にもとづく遊技球の払い出しと貸出要求にもとづく遊技球の払い出しとがなされるので、球貸し処理が実行されているときには、賞球払出処理は実行できない。従って、球貸し処理を行っているときに上乗せ処理を行っても、賞球払出が実行されないので意味のない処理を行ってしまうことになる。しかし、球貸し処理を行っているときには上乗せ処理を禁止することによって、無意味な処理が実行されないようにして上乗せ処理の効率化を図ることができる。
同様に、エラー状態（ただし、後述するプリペイドカードユニット未接続エラーのビット（図８３参照）は対象外）では、賞球払出処理は実行できない。従って、エラー状態において上乗せ処理を行っても、賞球払出が実行されないので意味のない処理を行ってしまうことになる。しかし、エラー状態では上乗せ処理を禁止することによって、無意味な処理が実行されないようにして上乗せ処理の効率化を図ることができる。なお、上乗せ処理は、エラー解除スイッチ３７５からの操作信号にもとづいてエラー状態が解除されたときに一括して実行される（エラー状態において受信した全ての賞球個数指令にもとづく増加数を加算する）ことになる。
図７９は、払出制御コードが０の場合に実行される払出開始待ち処理（ステップＳ６１０）を示すフローチャートである。払出開始待ち処理において、払出制御用ＣＰＵ３７１は、エラービット（ただし、後述するプリペイドカードユニット未接続エラーのビット（図８３参照）は対象外）がセットされていたら、以降の処理を実行しない（ステップＳ６２０）。
エラービットがセットされていない場合（プリペイドカードユニット未接続エラーのビットはセットされている場合がある）には、ＶＬ信号がオン状態であるか否か確認する（ステップＳ６２１）。オフしている場合には、ステップＳ６３１に移行する。なお、ＶＬ信号がオンであるか否か確認するときに、プリペイドカードユニット未接続エラーのビットを確認するようにしてもよい。また、このような制御によって、カードユニット５０との間の通信が正常に行えないときにカードユニット５０からの要求に応じた遊技球の払出を行わないようにすることができるとともに、不必要に遊技球の払出（入賞領域に遊技媒体が入賞したときの遊技球の払出）を停止させないようにすることができる。つまり、ＶＬ信号がオンであるか否かの確認の処理は払出開始待ち処理においてのみ実行され、払出モータ停止待ち処理等では実行されないので、入賞領域に遊技媒体が入賞したときの遊技球の払出すなわち賞球払出が開始されると、ＶＬ信号がオフしても賞球払出は中断されない。なお、このことは球貸しの場合も同様である。また、払出モータ停止待ち処理等でもＶＬ信号がオンであるか否か確認し、ＶＬ信号がオフした場合には直ちに遊技球の払出を中断するようにしてもよい。
ＶＬ信号がオン状態である場合には、ＢＲＤＹ信号がオン状態でなければ（ステップＳ６２２）、ステップＳ６３１以降の賞球払出のための処理を実行する。ＢＲＤＹ信号がオン状態であって、さらに、球貸し要求信号であるＢＲＱ信号がオン状態になっていたら球貸し動作中フラグをセットする（ステップＳ６２３，Ｓ６２４）。そして、球貸し未払出個数カウンタに「２５」をセットし（ステップＳ６２５）、払出動作カウンタに「２５」をセットする（ステップＳ６２６）。
払出動作カウンタは、払出モータ制御処理（ステップＳ７６８）において参照される。すなわち、払出モータ制御処理では、払出動作カウンタにセットされている値に対応した回転数分だけ払出モータ２８９を回転させる制御が実行される。
その後、払出制御用ＣＰＵ３７１は、払出モータ制御処理で実行される処理を選択するための払出モータ制御コードに、払出モータ起動準備処理（ステップＳ５２２）に応じた値（具体的は「１」）をセットし（ステップＳ６２７）、払出制御コードの値を１にして（ステップＳ６２８）、処理を終了する。
ステップＳ６３１では、払出制御用ＣＰＵ３７１は、賞球払出予定総数カウンタ（ＰＡ）の内容が０であるか否かを確認する（ステップＳ６３１）。０であれば処理を終了する。賞球払出予定総数カウンタ（ＰＡ）には、主制御通信処理において、主基板３１の遊技制御手段から賞球個数指令を受けたときに、０でない値（賞球個数指令が示す数）が加算されている。賞球払出予定総数カウンタ（ＰＡ）の内容が０でない場合には、払出動作カウンタに賞球払出予定総数カウンタ（ＰＡ）の内容を設定し（ステップＳ６３２）、賞球未払出個数カウンタに賞球払出予定総数カウンタ（ＰＡ）の内容を設定する（ステップＳ６３３）。また、賞球払出予定総数カウンタ（ＰＡ）の内容を前回賞球払出予定総数カウンタ（ＰＢ）に設定する（ステップＳ６３４）。そして、賞球動作中フラグをセットし（ステップＳ６３５）、ステップＳ６２７に移行する。
図８０は、払出制御コードが１の場合に実行される払出モータ停止待ち処理（ステップＳ６１１）を示すフローチャートである。払出モータ停止待ち処理において、払出制御用ＣＰＵ３７１は、払出モータ２８９の払出動作が終了したか否か確認する（ステップＳ６４１）。払出制御用ＣＰＵ３７１は、例えば、払出モータ制御処理における払出モータブレーキ処理（ステップＳ５２５）が終了するときにその旨のフラグをセットし、ステップＳ６４１において、そのフラグを確認することによって、払出モータ２８９の払出動作が終了したか否かを確認することができる。払出動作が終了していない場合には、払出制御用ＣＰＵ３７１は、払出モータ位置センサ２９５がオンしたら払出動作カウンタの値を−１する（ステップＳ６４４）。なお、ステップＳ６４１において、払出動作カウンタの値が０になっているか否か判定し、払出動作カウンタの値が０になっていれば払出動作が終了していると判定するようにしてもよい。
払出モータ２８９の払出動作が終了した場合には、払出制御用ＣＰＵ３７１は、払出制御監視タイマに払出通過監視時間をセットする（ステップＳ６４２）。払出通過監視時間は、最後の払出球が払出モータ２８９によって払い出されてから払出個数カウントスイッチ３０１を通過するまでの時間に、余裕を持たせた時間である。そして、払出制御コードの値を２にして（ステップＳ６４３）、処理を終了する。
図８１，図８２は、払出制御コードの値が２の場合に実行される払出通過待ち処理（ステップＳ６１２）を示すフローチャートである。払出通過待ち処理では、賞球払出が行われているときには、賞球未払出個数カウンタの値が０になっていれば正常に払出が完了したと判定される。なお、払出処理の開始時に、払出モータ２８９の回転量を決めるための払出動作カウンタに設定された値と賞球未払出個数カウンタに設定された値とは対応し、また、ここでの制御が実行されるときには払出動作カウンタの値は払出モータ２８９の停止（払出モータ２８９としては払出完了）に相当する０になっているので、賞球未払出個数カウンタの値が０になっていない場合には、払出モータ２８９によって所定数の払い出しがなされたはずであるにもかかわらず、球払出装置９７の下部に設けられている払出個数カウントスイッチ３０１では所定数未満の払い出ししか検出できなかったことになる。すなわち、正常に払出が完了していないことになる。
そして、賞球未払出個数カウンタの値が０になっていない場合には、エラー状態でなければ、遊技球の再払出動作を試みる。再払出動作において払出個数カウントスイッチ３０１によって遊技球が実際に払い出されたことが検出されたら正常に払出が完了したと判定される。
また、球貸し払出が行われているときには、球貸し未払出個数カウンタの値が０になっていれば正常に払出が完了したと判定される。球貸し未払出個数カウンタの値が０になっていない場合には、エラー状態でなければ、遊技球または球貸し残数（球貸し未払出個数カウンタの値に相当）の再払出動作を試みる。
以上の説明の具体的な処理として、払出通過待ち処理において、払出制御用ＣＰＵ３７１は、払出制御タイマの値が０でなければ、払出制御タイマの値を−１する（ステップＳ６５１）。そして、払出制御タイマの値が０になっていなければ（ステップＳ６５２）、すなわち払出制御タイマがタイムアウトしていなければ処理を終了する。
払出制御タイマがタイムアウトしていれば（ステップＳ６５２）、球貸し払出処理（球貸し動作）を実行していたか否か判定する（ステップＳ６５３）。球貸し動作を実行していたか否かは、ＲＡＭに形成されている払出制御状態フラグにおける球貸し動作中ビットがセットされているか否かによって確認される。球貸し動作を実行していない場合、すなわち、賞球払出処理（賞球動作）を実行していた場合には、払出制御用ＣＰＵ３７１は、賞球未払出個数カウンタの値を確認する（ステップＳ６５４）。賞球未払出個数カウンタの値が０になっている場合には、正常に賞球払出処理が完了したとして、以下の処理を行う。
すなわち、賞球払出予定総数カウンタ（ＰＡ）の内容から、前回賞球払出予定総数カウンタ（ＰＢ）に設定されている値を減算する（ステップＳ６７１）。そして、前回賞球払出予定総数カウンタ（ＰＢ）の内容を０にクリア（初期化）する（ステップＳ６７２）。
また、払出制御状態フラグにおける払出球検知ビット、再払出動作中ビット、賞球動作中フラグおよび球貸し動作中ビットをリセットし（ステップＳ６５５）、払出制御コードを０にして（ステップＳ６５６）、処理を終了する、なお、再払出動作中ビットは、再払出処理を実行する際に用いられる制御ビットである。
なお、ステップＳ６７１において、賞球払出予定総数カウンタ（ＰＡ）の内容を０クリアせずに、前回賞球払出予定総数カウンタ（ＰＢ）の内容が減算されるようにするのは、払出通過待ち処理の実行中に、新たな賞球個数指令を受信して賞球払出予定総数カウンタ（ＰＡ）の内容が増加している場合があることを考慮してのことである。
また、図８１には明示されていないが、払出通過待ち処理の実行中では、上乗せ処理は実行されない（図７８に示すステップＳ６９３で「Ｙ」にならないので）。実行してしまうと、前回賞球払出予定総数カウンタ（ＰＢ）の内容が更新されたにも関わらず、ステップＳ６７２の初期化処理が実行されることによって、前回賞球払出予定総数カウンタ（ＰＢ）の内容が０にされてしまい、賞球払出数が正確にならないことがあるからである。また、賞球未払出個数カウンタの値が増えてしまって（ステップＳ６９６参照）、ステップＳ６５４のチェック処理が正常に実行できないからである。ただし、払出制御タイマの値が０にならないうちは、払出通過待ち処理の実行中に上乗せ処理を実行するようにしてもよい。その場合には、上乗せ処理が実行されたときには、払出制御コードを１に更新する。また、この実施の形態では、払出センサ（払出個数カウントスイッチ３０１）が最後の遊技球を検出したときに払出モータ２８９を停止させるのではなく、払出モータ２８９が最後の遊技球を払い出したときに払出モータ２８９を停止させる。よって、払出モータ２８９の駆動によって新たな遊技球が払い出されている可能性はない。すなわち、迅速な賞球払出を実現するために実行される賞球毎に区切らない連続払出制御の精度が高くなる。
払出制御用ＣＰＵ３７１は、賞球未払出個数カウンタの値が０になっていない場合には、エラーフラグ（具体的には、払出スイッチ異常エラー１ビット、払出スイッチ異常エラー２ビットおよび払出ケースエラービットのうちのいずれか１ビットまたは複数ビット）がセットされていないことを条件として（ステップＳ６５９）、再払出動作を実行する。なお、エラーフラグがセットされている場合には、再払出動作を実行しない。
再払出処理を実行するために、払出制御用ＣＰＵ３７１は、まず、再払出動作中ビットがセットされているか否か確認する（ステップＳ６６１）。セットされていなければ、再払出動作中ビットをセットし（ステップＳ６６２）、払出動作カウンタに賞球未払出数個数カウンタまたは球貸し未払出数個数カウンタの値に相当する値をセットする（ステップＳ６６３）。その後、払出制御コードを１にして（ステップＳ６６７）、処理を終了する。
ステップＳ６６１において、再払出動作中ビットがセットされていることを確認したら、払出制御用ＣＰＵ３７１は、再払出処理を実行しても遊技球が払い出されなかった（払出個数カウントスイッチ３０１が遊技球を検出しなかった）として、エラーフラグにおける払出ケースエラービットをセットする（ステップＳ６６６）。その際に、再払出動作中ビットをリセットしておく（ステップＳ６６５）。そして、処理を終了する。
以上のように、再払出処理（補正払出処理）において再払出動作を行っても遊技球が正しく払い出されない場合には、遊技球の払出動作不良として、払出個数カウントスイッチ未通過エラービット（払出ケースエラービット）がセットされる。
ステップＳ６５３で球貸し払出処理（球貸し動作）を実行していたことを確認すると、払出制御用ＣＰＵ３７１は、球貸し未払出個数カウンタの値が０になっているか否か確認する（ステップＳ６５７）。０になっていれば、正常に球貸し払出処理が完了したとしてステップＳ６５５に移行する。
球貸し未払出個数カウンタの値が０になっていなければ、エラーフラグ（具体的には、払出スイッチ異常エラー１ビット、払出スイッチ異常エラー２ビットおよび払出ケースエラービットのうちのいずれか１ビットまたは複数ビット）がセットされていないことを条件として（ステップＳ６５８）、再払出処理を実行する。なお、エラーフラグがセットされている場合には、再払出処理を実行しない。
次に、エラー処理について説明する。図８３は、エラーの種類とエラー表示用ＬＥＤ３７４の表示との関係等を示す説明図である。なお、ＲＡＭに形成されているエラーフラグ（例えば１バイト）において、図８３に示すエラーのそれぞれに対応したビットが存在する。
図８３に示すように、払出個数カウントスイッチ３０１の断線または払出個数カウントスイッチ３０１の部分において球詰まりが発生した場合には、払出スイッチ異常検知エラー１として、エラー表示用ＬＥＤ３７４に「２」を表示する制御を行う。なお、払出個数カウントスイッチ３０１の断線または払出個数カウントスイッチ３０１の部分において球詰まりが発生したことは、払出個数カウントスイッチ３０１の検出信号がオフ状態にならなかったことによって判定される。
遊技球の払出動作中でないにも関わらず払出個数カウントスイッチ３０１の検出信号がオン状態になった場合には、払出スイッチ異常検知エラー２として、エラー表示用ＬＥＤ３７４に「３」を表示する制御を行う。払出モータ２８９の回転異常または遊技球が払い出されたにも関わらず払出個数カウントスイッチ３０１の検出信号がオン状態にならない場合には、払出ケースエラーとして、エラー表示用ＬＥＤ３７４に「４」を表示する制御を行う。払出個数カウントスイッチ３０１の検出信号がオン状態にならないことの具体的な検出方法は既に説明したとおりである。
また、下皿満タン状態すなわち満タンスイッチ４８がオン状態になった場合には、満タンエラーとして、エラー表示用ＬＥＤ３７４に「６」を表示する制御を行う。補給球の不足状態すなわち球切れスイッチ１８７がオン状態になった場合には、球切れエラーとして、エラー表示用ＬＥＤ３７４に「７」を表示する制御を行う。
さらに、カードユニット５０からのＶＬ信号がオフ状態になった場合には、プリペイドカードユニット未接続エラーとして、エラー表示用ＬＥＤ３７４に「８」を表示する制御を行う。不正なタイミングでカードユニット５０と通信がなされた場合には、プリペイドカードユニット通信エラーとして、エラー表示用ＬＥＤ３７４に「９」を表示する制御を行う。なお、プリペイドカードユニット通信エラーは、プリペイドカードユニット制御処理（ステップＳ７６４）において検出される。
以上のエラーのうち、払出スイッチ異常検知エラー２、払出ケースエラーまたは賞球ＲＥＱ信号エラーが発生した後、エラー解除スイッチ３７５が操作されエラー解除スイッチ３７５から操作信号が出力されたら（オン状態になったら）、払出制御手段は、エラーが発生する前の状態に復帰する。
図８４および図８５は、ステップＳ７５７のエラー処理を示すフローチャートである。エラー処理において、払出制御用ＣＰＵ３７１は、エラーフラグをチェックし、そのうちのセットされているビットが、払出スイッチ異常検知エラー２、払出ケースエラーおよび賞球ＲＥＱ信号エラーのみ（３つのうちのいずれかのビットのみ、もしくは３つのうちの２ビットのみ、またはそれら３ビットのみ）であるか否か確認する（ステップＳ８０１）。セットされているビットがそれらのみである場合には、エラー解除スイッチ３７５から操作信号がオン状態になったか否か確認する（ステップＳ８０２）。操作信号がオン状態になったら、エラーフラグのうちの、払出スイッチ異常検知エラー２、払出ケースエラーおよび賞球ＲＥＱ信号エラーのビットをリセットし（ステップＳ８０７）、ステップＳ８０８に移行する。
なお、ステップＳ８０７の処理が実行されるときに、払出スイッチ異常検知エラー２、払出ケースエラーおよび賞球ＲＥＱ信号エラーのビットのうちには、セット状態ではないエラービットがある場合もあるが、セット状態にないエラービットをリセットしても何ら問題はない。以上のように、この実施の形態では、払出スイッチ異常検知エラー２、払出ケースエラーまたは賞球ＲＥＱ信号エラーのビットをセットする原因になったエラー（図８３参照）が発生した場合には、エラー解除スイッチ３７５が押下されることによってエラー解除される。
ステップＳ８０８では、払出制御用ＣＰＵ３７１は、満タンスイッチ４８の検出信号を確認する。満タンスイッチ４８の検出信号が出力されていれば（オン状態であれば）、エラーフラグのうちの満タンエラービットをセットする（ステップＳ８０９）。満タンスイッチ４８の検出信号がオフ状態であれば、満タンエラービットをリセットする（ステップＳ８１０）。
また、払出制御用ＣＰＵ３７１は、球切れスイッチ１８７の検出信号を確認する（ステップＳ８１１）。球切れスイッチ１８７の検出信号が出力されていれば（オン状態であれば）、エラーフラグのうちの球切れエラービットをセットする（ステップＳ８１２）。球切れスイッチ１８７の検出信号がオフ状態であれば、球切れエラービットをリセットする（ステップＳ８１３）。なお、球切れエラービットをセットされているときには、ステップＳ７５９の表示制御処理において、出力ポートバッファにおける球切れＬＥＤ５２に対応したビットを点灯状態に対応した値にする。
さらに、払出制御用ＣＰＵ３７１は、各スイッチの検出信号の状態が設定される各スイッチタイマのうち払出個数カウントスイッチ３０１に対応したスイッチタイマの値を確認し、その値がスイッチオン最大時間（例えば「２４０」）を越えていたら（ステップＳ８１８）、エラーフラグのうち払出スイッチ異常検知エラー１のビットをセットする（ステップＳ８１９）。また、払出個数カウントスイッチ３０１に対応したスイッチタイマの値がスイッチオン最大時間以下であれば、払出スイッチ異常検知エラー１のビットをリセットする（ステップＳ８２０）。なお、各スイッチタイマの値は、ステップＳ７５１の入力判定処理において、各スイッチの検出信号を入力する入力ポートの状態がスイッチオン状態であれば＋１され、オフ状態であれば０クリアされる。従って、払出個数カウントスイッチ３０１に対応したスイッチタイマの値がスイッチオン最大時間を越えていたということは、スイッチオン最大時間を越えて払出個数カウントスイッチ３０１がオン状態になっていることを意味し、払出個数カウントスイッチ３０１の断線または払出個数カウントスイッチ３０１の部分で遊技球が詰まっていると判断される。
また、払出制御用ＣＰＵ３７１は、払出個数カウントスイッチ３０１に対応したスイッチタイマの値がスイッチオン判定値（例えば「２」）になった場合に（ステップＳ８２１）、球貸し動作中フラグおよび賞球動作中フラグがともにリセット状態であれば、払出動作中でないのに払出個数カウントスイッチ３０１を遊技球が通過したとして、エラーフラグのうち払出スイッチ異常検知エラー２のビットをセットする（ステップＳ８２２，Ｓ８２３）。また、球貸し動作中フラグまたは賞球動作中フラグがセットされていれば、払出スイッチ異常検知エラー２のビットをリセットする（ステップＳ８２４）。
さらに、払出制御用ＣＰＵ３７１は、カードユニット５０からのＶＬ信号の入力状態を確認し（ステップＳ８２５）、ＶＬ信号が入力されていなければ（オフ状態であれば）、エラーフラグのうちプリペイドカードユニット未接続エラービットをセットする（ステップＳ８２６）。また、ＶＬ信号が入力されていれば（オン状態であれば）、プリペイドカードユニット未接続エラービットをリセットする（ステップＳ８２７）。
なお、ステップＳ７５９の表示制御処理では、エラーフラグ中のエラービットに応じた表示（数値表示）による報知をエラー表示用ＬＥＤ３７４によって行う。よって、表示制御処理は、ＶＬ信号が伝達されていないと判定されたときに、カードユニット５０が遊技機に接続されていない（具体的には、ＶＬ信号がオフしている）ことを報知するための接続エラー報知処理を含むことになる。
また、この実施の形態では、エラー表示用ＬＥＤ３７４によって視覚的にエラー報知を行うのであるが、報知の態様は視覚的なものに限られない。例えば、払出制御基板３７にブザー等の音発生手段を搭載したり、払出制御基板３７と電気的に接続されブザー等を搭載したブザー基板を設け、ブザー等によってエラー報知を行うようにしてもよい。また、スピーカ等の音声出力手段を用いて、音声によってエラーが発生したこととエラーの種類とを報知するようにしてもよい。
図８６は、賞球払出制御において使用されるカウンタの内容の変化の一例を示す説明図である。賞球払出予定総数カウンタ、前回賞球払出予定総数カウンタ、払出動作カウンタおよび賞球未払出個数カウンタは、初期化処理（具体的には、ステップＳ７１１の払出制御状態復旧処理を実行しない場合のステップＳ７１２の処理）で０にクリアされている。その後、例えば、１５個の賞球個数指令を受信した場合には、主制御通信処理において、賞球払出予定総数カウンタの値が１５になる。そして、賞球払出処理が開始されるときに、前回賞球払出予定総数カウンタ、払出動作カウンタおよび賞球未払出個数カウンタに１５が設定される（ステップＳ６３２〜Ｓ６３４参照）。その後、払出モータ位置センサ２９５がオンする度に払出動作カウンタの値が１減算され、払出個数カウントスイッチ３０１がオンする度に賞球未払出個数カウンタの値が１減算される。その間に、例えば、１０個の賞球個数指令を受信した場合には、主制御通信処理において、賞球払出予定総数カウンタに１０が加算されて２５になる。
すると、払出動作カウンタの値が所定値（この例では「１」、ただし所定値は１でなくてもよい。）になったときに実行される上乗せ処理によって、賞球払出予定総数カウンタ（ＰＡ）の内容と前回賞球払出予定総数カウンタ（ＰＢ）の内容の差分（この例では１０）が、払出動作カウンタおよび賞球未払出個数カウンタに加算される。よって、払出動作カウンタおよび賞球未払出個数カウンタの値は１１になる。また、前回賞球払出予定総数カウンタ（ＰＢ）の内容は、賞球払出予定総数カウンタ（ＰＡ）の内容と同じにされる（ステップＳ６９５〜Ｓ６９７参照）。
その後、賞球未払出個数カウンタの値が０になって賞球払出が終了すると、賞球払出予定総数カウンタ（ＰＡ）の内容（この例では２５）から前回賞球払出予定総数カウンタ（ＰＢ）の内容が減算されるとともに（この例では減算結果は０）、前回賞球払出予定総数カウンタ（ＰＢ）がクリアされる。
図８７は、賞球払出制御において使用されるカウンタの内容の他の変化例を示す説明図である。賞球払出予定総数カウンタ（ＰＡ）の内容と前回賞球払出予定総数カウンタ（ＰＢ）の内容とがともに１５であって、かつ、賞球払出中に、１０個の賞球個数指令を受信したとする。すると、主制御通信処理において、賞球払出予定総数カウンタに１０が加算されて２５になる。
そして、払出動作カウンタの値が所定値（例えば１）になったときに実行される上乗せ処理によって、賞球払出予定総数カウンタ（ＰＡ）の内容と前回賞球払出予定総数カウンタ（ＰＢ）の内容の差分（この例では１０）が、払出動作カウンタおよび賞球未払出個数カウンタに加算される。よって、払出動作カウンタおよび賞球未払出個数カウンタの値は１１になる。また、前回賞球払出予定総数カウンタ（ＰＢ）の内容は、賞球払出予定総数カウンタ（ＰＡ）の内容と同じにされる。
賞球払出処理が継続されているときに、上乗せ処理の禁止条件が成立したとする（ステップＳ６９１，Ｓ６９２参照）。従って、上乗せ処理は実行されないが、その間に、１５個の賞球個数指令と１０個の賞球個数指令とを受信したとする。すると、主制御通信処理において、賞球払出予定総数カウンタに１５および１０が加算されて５０になる。
上乗せ処理の禁止条件が解除されると、払出動作カウンタの値が所定値になったときに実行される上乗せ処理によって、賞球払出予定総数カウンタ（ＰＡ）の内容と前回賞球払出予定総数カウンタ（ＰＢ）の内容の差分（この例では２５）が、払出動作カウンタおよび賞球未払出個数カウンタに加算され、払出動作カウンタおよび賞球未払出個数カウンタの値は２６になる。また、前回賞球払出予定総数カウンタ（ＰＢ）の内容は、賞球払出予定総数カウンタ（ＰＡ）の内容と同じにされる。
その後、賞球未払出個数カウンタの値が０になって賞球払出が終了すると、賞球払出予定総数カウンタ（ＰＡ）の内容（この例では５０）から前回賞球払出予定総数カウンタ（ＰＢ）の内容が減算されるとともに（この例では減算結果は０）、前回賞球払出予定総数カウンタ（ＰＢ）がクリアされる。
以上に説明したように、この実施の形態では、ＣＰＵ５６は、遊技機への電源投入が開始されてからタイマ割込設定を行うまでに乱数回路５０３の初期設定（乱数回路設定処理）を行うとともに、乱数回路設定処理において、遊技制御用マイクロコンピュータ５６０固有のＩＤナンバにもとづく値を乱数の初期値として設定する。そのため、乱数回路５０３が生成する乱数のランダム性を向上させることができる。また、乱数のランダム性を向上させることができるので、乱数生成のタイミングを遊技者や遊技店に認識されにくくすることができ、無線信号を用いた取り込み信号を遊技機に対して発生させることによって、大当り状態などの特定遊技状態への移行条件を不正に成立させられてしまうことを防止することができる。
また、この実施の形態では、シリアル通信回路５０５が割り込み要求を行った場合に、通信エラーを割込原因とする場合の割込処理を優先的に実行し、通信を禁止状態に制御する。そのため、通信エラーが発生した状態で遊技機に搭載されている払出制御基板３７と通信を行うことを防止できる。よって、通信エラーによる誤動作を防止することができる。
実施の形態２．
図８８は、中継基板６６の他の構成例を示すブロック図である。なお、図８８には、中継基板６６において、ＶＬ信号に関連する部分のみが示されている。図８８に示す例では、フォトカプラ１５１からの出力信号が払出制御用マイクロコンピュータ５６０に入力され、満タンスイッチ４８からの満タン信号が払出制御用マイクロコンピュータ５６０に入力される。そして、払出制御用マイクロコンピュータ５６０は、ＶＬ信号および満タン信号を遊技制御用マイクロコンピュータ５６０に出力する。
また、遊技制御用マイクロコンピュータ５６０には、タッチセンサ回路の出力（タッチ信号）が入力されている。遊技制御用マイクロコンピュータ５６０（具体的にはＣＰＵ５６）は、ＶＬ信号がオン状態であり、満タン信号がオフ状態であり、かつ、タッチ信号が遊技者のタッチを示している場合に、発射制御基板９０に、打球発射装置からの球発射を許可することを示す発射制御信号を出力する。
また、遊技制御用マイクロコンピュータ５６０は、ＶＬ信号がオフ状態になった場合、満タン信号がオン状態になった場合、またはタッチ信号が遊技者のタッチを示していない場合には、発射制御信号の出力を停止する。モータ制御回路９２は、発射制御信号の出力が停止されたことに応じて発射モータ９４の駆動を停止する。さらに、遊技制御用マイクロコンピュータ５６０は、ＶＬ信号がオフ状態になった場合または満タン信号がオン状態になった場合に（さらに、タッチ信号が遊技者のタッチを示していない場合を含めてもよい。）、その旨を示す演出制御コマンドを演出制御基板８０に送信する。演出制御基板８０に搭載されている演出制御用マイクロコンピュータは、その演出制御コマンドを受信すると、例えば、所定期間、可変表示装置９において、発射停止状態を示す報知を行う。なお、遊技制御用マイクロコンピュータ５６０が直接制御可能な報知手段（例えば、ランプ）を設け、遊技制御用マイクロコンピュータ５６０は、演出制御コマンドを演出制御基板８０に送信するのではなく、報知手段によって発射停止状態を示す報知を行うようにしてもよい。
なお、タッチ信号を遊技制御用マイクロコンピュータ５６０に入力させず、発射制御基板９０に入力させるようにしてもよい。その場合には、発射制御基板９０にＡＮＤ回路が搭載され、遊技制御用マイクロコンピュータ５６０からの発射制御信号とタッチ信号とをＡＮＤ回路に入力させ、ＡＮＤ回路の出力がモータ制御回路９２に入力される。また、ＶＬ信号を遊技制御用マイクロコンピュータ５６０に入力させず、発射制御基板９０に入力させるようにしてもよい。その場合には、発射制御基板９０にＡＮＤ回路が搭載され、遊技制御用マイクロコンピュータ５６０からの発射制御信号とＶＬ信号とをＡＮＤ回路に入力させ、ＡＮＤ回路の出力がモータ制御回路９２に入力される。
上記の各実施の形態では、満タン信号は、一旦、払出制御用マイクロコンピュータ５６０に入力され、払出制御用マイクロコンピュータ５６０が、直接またはＡＮＤ回路１５５を介して、遊技制御用マイクロコンピュータ５６０や発射制御基板９０に満タン信号を出力したが、払出制御基板３７上で満タン信号を２つに分岐させ、一方を払出制御用マイクロコンピュータ５６０に入力させ、他方を遊技制御用マイクロコンピュータ５６０や発射制御基板９０に出力するようにしてもよい。
なお、上記の実施の形態では、以下のような遊技機も開示されている。
払出手段から払い出された遊技媒体を検出して、検出信号を払出制御手段のみに出力する払出検出手段（例えば払出個数カウントスイッチ３０１）を備え、払出制御手段が、遊技媒体の貸出要求を示す貸出制御指令（例えばカードユニット５０からのＢＲＱ信号）にもとづいて払出駆動手段を制御して遊技媒体の貸出制御を行う貸出制御手段（例えば、払出制御手段におけるステップＳ６２３〜Ｓ６２８の処理を実行する部分と賞球球貸し制御処理（図３０参照）を実行する部分とで実現される）と、払出検出手段から入力された検出信号が、払出制御指令にもとづいて払い出された景品遊技媒体の検出信号であるのか貸出制御指令にもとづいて払い出された貸遊技媒体の検出信号であるのかを判定する払出判定手段（例えば、払出制御手段におけるステップＳ６０２の処理を実行する部分）と、払出判定手段が、払出制御指令にもとづいて払い出された景品遊技媒体の検出信号であることを判定したときに検出信号にもとづいて景品遊技媒体数記憶手段が記憶している未払出数を減算する景品遊技媒体数減算手段（例えば、払出制御手段におけるステップＳ６０２，Ｓ６０４Ａの処理の処理を実行する部分）とを備えた遊技機。そのような構成によれば、部品点数が削減され、遊技機のコストを低減させることができる。
所定の払出条件が、遊技領域に設けられている複数の入賞領域のそれぞれへの遊技媒体の入賞により成立し、複数の入賞領域のそれぞれに応じて入賞した遊技媒体を検出して入賞検出信号を遊技制御手段に出力する遊技媒体検出手段（例えば、入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａ、カウントスイッチ２３および始動口スイッチ１４ａ）が設けられ、払出制御信号送信手段は、入賞検出信号の入力に応じて直ちに（制御上の数ｍｓの遅れを許容する）払出制御信号を送信するように構成された遊技機。そのような構成によれば、払出制御信号を迅速に払出制御手段に伝達することができる。
払出制御用マイクロコンピュータ３７０が、払出制御用記憶手段に記憶されている未払出数データが示す未払出の景品遊技媒体の数にもとづいて設定される払出予定数分の景品遊技媒体の払い出し動作が払出手段により実行されたにもかかわらず、払い出された景品遊技媒体として払出検出手段からの払出検出信号により特定された個数が払出予定数に対して不足していると判定されたときに、不足分の景品遊技媒体を払い出すために再び払い出し動作を払出手段により実行させる補正払出制御を実行する払出補正手段と、エラー状態においてエラー解除操作手段からエラー解除信号が出力されたことを条件に、一旦エラー状態を解除し、払出補正手段に再度補正払出制御を実行させる補正払出制御再起動手段と、を含み、エラー状態設定手段が、払出補正手段による補正払出制御を行った後、払い出された景品遊技媒体として払出検出手段からの払出検出信号により特定された個数が払出予定数に対して不足していると判定されたときに、所定のエラー状態移行条件が成立したとして、払い出しに関わる制御状態をエラー状態に移行させるように構成されている遊技機。そのような構成によれば、払い出された遊技媒体の不足に起因するエラーが発生した場合に、未払出の遊技媒体数を示す情報をクリアせず遊技媒体の払出の処理を確実に実行することができ、遊技者に不利益を与えないようにすることができる。
払出制御用マイクロコンピュータ３７０が、払出検出手段が景品遊技媒体の払い出しを検出する毎に、払出制御用記憶手段に記憶された未払出数データが示す未払出の景品遊技媒体の数を減算する払出制御側減算処理を行う検出景品遊技媒体減算手段を含み、検出景品遊技媒体減算手段が、エラー状態であっても、払出検出手段が景品遊技媒体の払い出しを検出する毎に払出制御側減算処理を実行するように構成されている遊技機。そのような構成によれば、エラーが発生しても景品遊技媒体の未払出数を確実に管理することができる。
また、景品遊技媒体信号出力手段が、エラー状態であっても、払出検出手段が所定数の景品遊技媒体の払い出しを検出する毎に景品遊技媒体信号（例えば、試験信号）を出力するように構成してもよい。その場合には、払い出しに関わるエラーが発生している状態においても実際に払い出しが検出された景品遊技媒体の数を、景品遊技媒体信号を入力可能な管理装置等により集計可能とすることができ、不正行為にもとづく遊技媒体の払い出しを察知可能とすることができる。
なお、上記の各実施の形態のパチンコ遊技機は、主として、始動入賞にもとづいて可変表示装置９に可変表示される特別図柄の停止図柄が所定の図柄の組み合わせになると所定の遊技価値が遊技者に付与可能になるパチンコ遊技機であったが、始動入賞にもとづいて開放する電動役物の所定領域への入賞があると所定の遊技価値が遊技者に付与可能になるパチンコ遊技機や、始動入賞にもとづいて可変表示される図柄の停止図柄が所定の図柄の組み合わせになると開放する所定の電動役物への入賞があると所定の権利が発生または継続するパチンコ遊技機であっても、本発明を適用できる。さらに、主基板と払出制御基板とを備えた構成を有していれば、スロット機にも本発明を適用できる。
本発明は、パチンコ遊技機およびスロット機などの遊技機に適用可能であり、特に、乱数回路およびシリアル通信回路を内蔵する遊技制御用マイクロコンピュータを備えた遊技機に好適に適用できる。
パチンコ遊技機を正面からみた正面図である。 ガラス扉枠を取り外した状態での遊技盤の前面を示す正面図である。 遊技機を裏面から見た背面図である。 遊技制御基板（主基板）の構成例を示すブロック図である。 主基板における回路構成および主基板から演出制御基板に送信される演出制御コマンドの信号線を示すブロック図である。 乱数回路の構成例を示すブロック図である。 更新規則選択レジスタの例を示す説明図である。 更新規則メモリの例を示す説明図である。 カウント値順列変更回路が、カウンタが出力するカウント値の順列を変更する場合の例を示す説明図である。 カウント値順列変更レジスタの例を示す説明図である。 乱数最大値設定レジスタの例を示す説明図である。 周期設定レジスタの例を示す説明図である。 カウント値更新レジスタの例を示す説明図である。 乱数値取込レジスタの例を示す説明図である。 乱数更新方式選択レジスタ、および乱数更新方式選択レジスタに書き込まれる乱数更新方式選択データの一例の説明図である。 乱数回路起動レジスタの例を示す説明図である。 乱数値記憶回路の一構成例を示す回路図である。 乱数値記憶回路に各信号が入力されるタイミング、および乱数値記憶回路が各信号を出力するタイミングを示すタイミングチャートである。 シリアル通信回路の送信部の構成例を示すブロック図である。 シリアル通信回路の受信部の構成例を示すブロック図である。 シリアル通信が各制御基板と送受信するデータのデータフォーマットの例を示す説明図である。 ボーレートレジスタの例を示す説明図である。 制御レジスタＡおよび通信フォーマット設定データの例を示す説明図である。 制御レジスタＢおよび割り込み要求設定データの例を示す説明図である。 ステータスレジスタＡおよびステータス確認データの例を示す図である。 ステータスレジスタＢおよびステータス確認データの例を示す図である。 制御レジスタＣおよびエラー割り込み要求設定データの例を示す説明図である。 シリアル通信回路が備えるデータレジスタの例を示す説明図である。 遊技制御用マイクロコンピュータにおける記憶領域のアドレスマップの一例を示す説明図である。 ユーザプログラム管理エリアにおけるアドレスマップの一例を示す説明図である。 初期値変更方式設定データの一例を示す説明図である。 ユーザプログラムの構成例を示す説明図である。 乱数回路設定プログラムの構成例を示す説明図である。 第１の乱数更新方式が選択されている場合に、ランダムＲの値を更新させたりランダムＲの値を読出したりする動作を示す説明図である。 第２の乱数更新方式が選択されている場合に、ランダムＲの値の更新させたりランダムＲの値を読出したりする動作を示す説明図である。 遊技制御用マイクロコンピュータが備える各メモリを示す説明図である。 大当り判定用テーブルメモリの例を示す説明図である。 払出制御基板および球払出装置などの払出に関連する構成要素を示すブロック図である。 中継基板の構成例を示すブロック図である。 遊技制御用マイクロコンピュータが実行するメイン処理を示すフローチャートである。 遊技制御用マイクロコンピュータが実行するメイン処理を示すフローチャートである。 割込処理優先順位テーブルの例を示す説明図である。 乱数回路設定処理を示すフローチャートである。 乱数最大値再設定処理を示すフローチャートである。 初期値変更処理を示すフローチャートである。 乱数回路に各信号が入力されるタイミング、および乱数回路内で各信号が生成されるタイミングを示すタイミングチャートである。 シリアル通信回路設定処理を示すフローチャートである。 タイマ割込処理を示すフローチャートである。 ソフトウェア乱数を示す説明図である。 乱数回路初期値更新処理を示すフローチャートである。 カウント値順列変更処理を示すフローチャートである。 特別図柄プロセス処理の一例を示すフローチャートである。 始動口スイッチ通過処理を示すフローチャートである。 特別図柄通常処理の一例を示すフローチャートである。 特別図柄通常処理の一例を示すフローチャートである。 特別図柄停止処理の一例を示すフローチャートである。 大当り終了処理の一例を示すフローチャートである。 遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータとの間で送受信される制御信号の内容の一例を示す説明図である。 制御信号および制御コマンドの送受信に用いられる信号線等を示すブロック図である。 払出制御信号および払出制御コマンドの出力の仕方の一例を示すタイミング図である。 賞球処理の一例を示すフローチャートである。 シリアル通信回路が割り込み要求に対して行う割り込み処理の一例を示すフローチャートである。 賞球個数テーブルの例を示す説明図である。 賞球個数加算処理を示すフローチャートである。 賞球制御処理を示すフローチャートである。 賞球送信待ち処理を示すフローチャートである。 賞球個数コマンド送信処理を示すフローチャートである。 賞球送信完了待ち処理を示すフローチャートである。 賞球ＡＣＫ待ち処理を示すフローチャートである。 賞球再送信処理を示すフローチャートである。 賞球異常検出処理を示すフローチャートである。 払出制御用マイクロコンピュータが実行するメイン処理を示すフローチャートである。 払出制御用マイクロコンピュータが実行するタイマ割込処理を示すフローチャートである。 払出モータ制御処理を示すフローチャートである。 主制御通信処理を示すフローチャートである。 払出制御処理において使用するカウンタの一例を示す説明図である。 賞球球貸し制御処理を示すフローチャートである。 賞球払出数上乗せ制御を示すフローチャートである。 払出開始待ち処理を示すフローチャートである。 払出モータ停止待ち処理を示すフローチャートである。 払出通過待ち処理を示すフローチャートである。 払出通過待ち処理を示すフローチャートである。 エラーの種類とエラー表示用ＬＥＤの表示との関係等を示す説明図である。 エラー処理を示すフローチャートである。 エラー処理を示すフローチャートである。 賞球払出制御において使用されるカウンタの内容の変化の一例を示す説明図である。 賞球払出制御において使用されるカウンタの内容の変化の他の例を示す説明図である。 中継基板の他の構成例を示すブロック図である。
符号の説明
１ パチンコ遊技機
３１ 遊技制御基板（主基板）
３７ 払出制御基板
５６ ＣＰＵ
３７０ 払出制御用マイクロコンピュータ
５０３ａ １２ビット乱数回路
５０３ｂ １６ビット乱数回路
５０５ シリアル通信回路
５２１ カウンタ
５２２ 比較器
５２３ カウンタ値順列変更回路
５２８ セレクタ
５３１ 乱数値記憶回路
５３２ 反転回路
５３２Ａ 遅延回路
５３３ ラッチ信号生成回路
５６０ 遊技制御用マイクロコンピュータ
７１４ 割り込み制御回路

Claims (9)

  1. 遊技媒体を遊技領域に発射することにより遊技者が所定の遊技を行うことが可能であり、各々を識別可能な複数種類の識別情報を可変表示可能な可変表示手段を備え、あらかじめ定められている可変表示の実行条件が成立した後、可変表示の開始条件の成立にもとづいて識別情報の可変表示を開始し、前記識別情報の可変表示の表示結果が特定の表示結果となったときに遊技者にとって有利な特定遊技状態に移行させ、遊技者からの貸出要求を受け付けた貸出要求受付装置からの貸出要求信号にもとづいて遊技者に貸し出す遊技媒体を払い出す遊技機であって、
    前記遊技媒体を前記遊技領域に向けて発射するための発射手段と、
    前記遊技媒体の払い出しを行う払出手段と、
    前記貸出要求受付装置が遊技機に接続されているか否かを判定するための貸出要求受付装置接続判定信号が入力され前記払出手段を制御する払出制御用マイクロコンピュータと、前記貸出要求受付装置からの前記貸出要求受付装置接続判定信号を伝達するフォトカプラと、前記貸出要求受付装置と前記フォトカプラとの間に接続されるコンデンサとが搭載された払出制御基板と、
    乱数を発生する乱数回路を内蔵し、遊技の進行を制御する遊技制御処理を実行する遊技制御用マイクロコンピュータが搭載された遊技制御基板と、
    前記貸出要求受付装置からの貸出要求信号を中継して前記払出制御基板に出力する中継基板と、
    前記フォトカプラから伝達される前記貸出要求受付装置接続判定信号が伝達されていないときに、発射手段の動作を停止させる発射停止手段とを備え、
    前記乱数回路は、
    所定の信号の入力にもとづいて、数値データを更新可能な所定の範囲において、所定の初期値から所定の最終値まで予め定められた順序に従って数値データを更新する数値更新手段と、
    前記数値更新手段によって更新された数値データを乱数値として記憶する乱数記憶手段とを含み、
    前記遊技制御用マイクロコンピュータは、
    遊技機への電力供給が開始されたときに、前記乱数回路の初期設定を行う乱数回路初期設定手段と、
    前記乱数回路初期設定手段が前記乱数回路の初期設定を行ったあとに、所定時間毎にタイマ割込を発生させるための設定をする割込設定手段と、
    前記タイマ割込が発生したときに、タイマ割込処理を実行する割込処理実行手段と、
    前記特定遊技状態の種類を決定するための決定用乱数を、更新可能な所定の範囲において、所定の更新初期値から所定の更新最終値まで循環的に更新する決定用乱数更新手段と、
    前記割込処理実行手段により実行されるタイマ割込処理において、可変表示の実行条件が成立したか否かを判定する実行条件判定手段と、
    前記実行条件判定手段により可変表示の実行条件が成立したと判定されたときに、前記乱数記憶手段が記憶する乱数値を読み出す乱数読出手段と、
    前記乱数読出手段によって読み出された乱数値が所定の判定値と合致するか否かを判定することによって、前記識別情報の可変表示の表示結果を特定の表示結果とするか否かを決定する表示結果決定手段と、
    前記表示結果決定手段が前記識別情報の可変表示の表示結果を特定の表示結果とすると決定したときに、前記決定用乱数更新手段によって更新された前記決定用乱数にもとづいて、前記特定遊技状態の種類を決定する特定遊技種類決定手段と、
    前記特定遊技種類決定手段によって決定された前記特定遊技状態の種類に従って、遊技状態を制御する遊技状態制御手段とを含み、
    前記乱数回路初期設定手段は、前記初期設定において、前記数値更新手段が更新する数値データの前記所定の初期値を、前記遊技制御用マイクロコンピュータ毎に付与された前記遊技制御用マイクロコンピュータを識別するためのマイコン識別情報にもとづいて設定し、
    前記払出制御用マイクロコンピュータは、
    前記フォトカプラからの前記貸出要求受付装置接続判定信号の伝達状態を判定する伝達状態判定手段と、
    前記伝達状態判定手段によって前記貸出要求受付装置接続判定信号が伝達されていないと判定されたときに、前記貸出要求受付装置が遊技機に接続されていないことを報知するための接続エラー報知処理を実行する接続エラー報知処理手段とを含み、
    前記遊技制御用マイクロコンピュータは、遊技制御処理を実行する遊技制御用ＣＰＵと、他のマイクロコンピュータとシリアル通信を行うシリアル通信回路とを内蔵し、景品払出条件が成立すると前記シリアル通信回路により前記払出制御用マイクロコンピュータに対して遊技媒体の払出を指示する払出指示手段を含み、
    前記シリアル通信回路は、複数の割込要求条件のいずれかが成立したときに、前記遊技制御用ＣＰＵに対して、成立した割込要求条件に応じた割込要求を発生する割込要求手段を含み、
    前記遊技制御用ＣＰＵは、前記割込要求手段からの割込要求にもとづいて割込処理を実行する割込処理実行手段を含み、
    前記割込要求手段が発生する割込要求は、前記シリアル通信回路において通信エラーが発生したときに割込要求条件が成立して発生するエラー時割込要求を含み、
    前記割込処理実行手段は、
    前記割込要求手段により複数の割込要求が同時に発生させられたときに、前記エラー時割込要求にもとづく割込処理を、前記エラー時割込要求以外の割込要求にもとづく割込処理に優先して実行する優先処理手段を含み、
    前記エラー時割込要求にもとづく割込処理において、前記払出指示手段の動作を禁止するための処理を実行する
    ことを特徴とする遊技機。
  2. 遊技制御用マイクロコンピュータは、数値更新手段が更新可能な数値データの所定の範囲が異なる乱数回路を複数内蔵し、
    乱数回路初期設定手段は、初期設定において、前記遊技制御用マイクロコンピュータが内蔵する複数の乱数回路の中から使用可能な乱数回路を設定し、
    前記乱数回路初期設定手段により使用可能と設定された乱数回路以外の乱数回路の機能を停止させる乱数停止手段を含む
    請求項１記載の遊技機。
  3. 乱数回路初期設定手段は、初期設定において、数値データが更新される所定の範囲の最大値としての値が設定される数値最大値レジスタに、数値更新手段により更新可能な数値データの範囲内において所定の最大値を設定する最大値設定手段と、
    前記最大値設定手段により設定された前記所定の最大値が、所定の下限値以下であるか否かを判定する設定値判定手段と、
    前記設定値判定手段によって前記数値最大値レジスタに設定された前記所定の最大値が前記所定の下限値以下であると判定されたときに、前記数値最大値レジスタに、前記数値更新手段により更新可能な数値データの範囲内の所定値を設定しなおす最大値再設定手段とを含む
    請求項１または請求項２記載の遊技機。
  4. 所定周期のクロック信号を生成し、乱数回路に出力するクロック信号生成手段を備え、
    数値更新手段は、前記クロック信号を所定回数入力したことを条件に、数値データを更新し、
    乱数回路初期設定手段は、初期設定において、前記数値更新手段が数値データを更新する条件であるクロック信号の入力回数を設定する
    請求項１から請求項３のうちのいずれかに記載の遊技機。
  5. 遊技制御用マイクロコンピュータは、乱数回路初期設定手段によって設定される数値データの所定の初期値を、マイコン識別情報を用いて演算する数値演算手段を含み、
    前記乱数回路初期設定手段は、前記数値演算手段による演算によって算出された値にもとづいて初期値を設定する
    請求項１から請求項４のうちいずれかに記載の遊技機。
  6. 乱数回路初期設定手段は、初期設定において、数値更新手段によって所定の最終値まで数値データが更新されたときに、前記乱数回路初期設定手段が設定した所定の初期値を変更するか否かを設定する初期値変更設定手段を含み、
    乱数回路は、前記数値更新手段によって前記所定の最終値まで数値データが更新されたきに、数値データが前記所定の最終値まで更新された旨を示す通知信号を出力する通知信号出力手段と、
    前記通知信号が出力されたことにもとづいて、前記初期値変更設定手段によって初期値を変更する設定がされているときに、前記所定の初期値の値を変更する初期値変更手段とを含む
    請求項１から請求項５のうちいずれかに記載の遊技機。
  7. 遊技領域における入賞領域に遊技媒体が入賞したことを検出して入賞検出信号を出力する入賞検出手段を備え、
    乱数回路は、前記入賞検出手段からの入賞検出信号が入力されたことにもとづいて、数値更新手段が更新する数値データを乱数記憶手段に記憶させる指示をするためのラッチ信号を出力するラッチ信号出力手段を含み、
    前記ラッチ信号出力手段は、前記入賞検出手段から入賞検出信号が所定期間継続して入力されたことを条件に、前記ラッチ信号を出力する
    請求項１から請求項６のうちいずれかに記載の遊技機。
  8. 乱数読出手段は、割込処理実行手段によってタイマ割込処理が所定回数実行される間継続して、入賞検出手段から入賞検出信号が入力されたことを条件に、乱数記憶手段が記憶する乱数値を読み出し、
    所定期間は前記所定回数の前記タイマ割込処理が実行される期間よりも短い
    請求項７記載の遊技機。
  9. 乱数回路初期設定手段は、初期設定において、前記数値更新手段が更新する数値データの所定の初期値から所定の最終値までの値の並び順を変更するか否かを設定する数値順設定手段を含み、
    乱数回路は、
    前記数値更新手段によって所定の最終値まで数値データが更新されたときに、数値データが前記所定の最終値まで更新された旨を示す通知信号を出力する通知信号出力手段と、
    前記通知信号が出力されたことにもとづいて、前記乱数回路初期設定手段によって、数値データの前記所定の初期値から前記所定の最終値までの並び順を変更する設定がされているときに、前記数値更新手段が更新する数値データの前記所定の初期値から前記所定の最終値までの並び順を変更する数値順変更手段とを含む
    請求項１から請求項８のいずれかに記載の遊技機。
JP2005301573A 2005-10-17 2005-10-17 遊技機 Expired - Fee Related JP4884745B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005301573A JP4884745B2 (ja) 2005-10-17 2005-10-17 遊技機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005301573A JP4884745B2 (ja) 2005-10-17 2005-10-17 遊技機

Publications (2)

Publication Number Publication Date
JP2007105367A JP2007105367A (ja) 2007-04-26
JP4884745B2 true JP4884745B2 (ja) 2012-02-29

Family

ID=38031680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005301573A Expired - Fee Related JP4884745B2 (ja) 2005-10-17 2005-10-17 遊技機

Country Status (1)

Country Link
JP (1) JP4884745B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5252174B2 (ja) * 2007-10-29 2013-07-31 株式会社大一商会 遊技機
JP2021069868A (ja) * 2019-11-01 2021-05-06 サミー株式会社 遊技機

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1170253A (ja) * 1997-06-24 1999-03-16 Sanyo Bussan Kk 弾球遊技機
JP2001232006A (ja) * 2000-02-23 2001-08-28 Sansei R & D:Kk パチンコ遊技機
JP3773747B2 (ja) * 2000-03-09 2006-05-10 株式会社三共 遊技機
JP2001347013A (ja) * 2000-06-09 2001-12-18 Sankyo Kk 遊技機
JP3686037B2 (ja) * 2001-12-28 2005-08-24 株式会社三共 遊技機
JP4178831B2 (ja) * 2002-05-13 2008-11-12 株式会社三洋物産 遊技機
JP2004057252A (ja) * 2002-07-25 2004-02-26 Sanyo Product Co Ltd 遊技機
JP2004089463A (ja) * 2002-08-30 2004-03-25 Sankyo Kk 遊技機
JP4263898B2 (ja) * 2002-10-28 2009-05-13 株式会社エルイーテック 遊技機制御用チップ及び遊技機制御方法
JP4657569B2 (ja) * 2002-11-08 2011-03-23 株式会社三共 遊技機
JP4316247B2 (ja) * 2003-01-23 2009-08-19 株式会社三共 遊技機
JP2004223043A (ja) * 2003-01-24 2004-08-12 Sankyo Kk 遊技機
JP2004242717A (ja) * 2003-02-10 2004-09-02 Sankyo Kk 遊技機
JP2005021497A (ja) * 2003-07-04 2005-01-27 Sankyo Kk 遊技機
JP2005103166A (ja) * 2003-10-01 2005-04-21 Sankyo Kk 遊技機
JP2005118491A (ja) * 2003-10-11 2005-05-12 Aruze Corp 弾球遊技機
JP4671604B2 (ja) * 2004-01-08 2011-04-20 株式会社三共 遊技機
JP4570365B2 (ja) * 2004-01-16 2010-10-27 株式会社三共 遊技機
JP4494035B2 (ja) * 2004-02-20 2010-06-30 株式会社三共 遊技機
JP4731820B2 (ja) * 2004-03-18 2011-07-27 株式会社三共 遊技用システム及び遊技機

Also Published As

Publication number Publication date
JP2007105367A (ja) 2007-04-26

Similar Documents

Publication Publication Date Title
JP2003053011A (ja) 遊技機および記録媒体処理装置
JP4762664B2 (ja) 遊技機
JP4394081B2 (ja) 遊技機
JP4884745B2 (ja) 遊技機
JP4772442B2 (ja) 遊技機
JP4511475B2 (ja) 遊技機
JP4772443B2 (ja) 遊技機
JP4874656B2 (ja) 遊技機
JP4777009B2 (ja) 遊技機
JP4772444B2 (ja) 遊技機
JP4762666B2 (ja) 遊技機
JP2007105366A (ja) 遊技機
JP4343181B2 (ja) 遊技機
JP4708197B2 (ja) 遊技機
JP5779159B2 (ja) 遊技機
JP2007050086A (ja) 遊技機
JP4762645B2 (ja) 遊技機
JP4975874B2 (ja) 遊技機
JP4975843B2 (ja) 遊技機
JP4511476B2 (ja) 遊技機
JP4762646B2 (ja) 遊技機
JP4708196B2 (ja) 遊技機
JP4777010B2 (ja) 遊技機
JP2007050087A (ja) 遊技機
JP4874655B2 (ja) 遊技機

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110309

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110915

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111129

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141216

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4884745

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees