JP4883688B2 - Vacuum package, electronic device, and manufacturing method of vacuum package - Google Patents

Vacuum package, electronic device, and manufacturing method of vacuum package Download PDF

Info

Publication number
JP4883688B2
JP4883688B2 JP2006267932A JP2006267932A JP4883688B2 JP 4883688 B2 JP4883688 B2 JP 4883688B2 JP 2006267932 A JP2006267932 A JP 2006267932A JP 2006267932 A JP2006267932 A JP 2006267932A JP 4883688 B2 JP4883688 B2 JP 4883688B2
Authority
JP
Japan
Prior art keywords
hole
substrate
lid substrate
semiconductor substrate
lid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006267932A
Other languages
Japanese (ja)
Other versions
JP2008091417A (en
Inventor
竜太 光末
一成 岡
寛 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2006267932A priority Critical patent/JP4883688B2/en
Publication of JP2008091417A publication Critical patent/JP2008091417A/en
Application granted granted Critical
Publication of JP4883688B2 publication Critical patent/JP4883688B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Gyroscopes (AREA)
  • Micromachines (AREA)

Description

本発明は、シリコン基板等の半導体基板とガラス基板等のリッド基板との間に形成された密閉室と、該密閉室内と外部とを電気的に導通させるフィードスルー部とを有する真空パッケージ及び該真空パッケージを有する電子デバイス、並びに、真空パッケージの製造方法を提供する。   The present invention relates to a vacuum package having a sealed chamber formed between a semiconductor substrate such as a silicon substrate and a lid substrate such as a glass substrate, and a feedthrough portion that electrically connects the sealed chamber and the outside. An electronic device having a vacuum package and a method for manufacturing the vacuum package are provided.

従来より、加速度センサや角速度センサ等の力学量センサに代表されるように、センサ部を、大気圧よりも圧力が低い真空雰囲気に維持した密閉室内に収容した真空パッケージが数多く提供されている。これは、センサ部のダンピングによる検出感度の低下防止や、外部からの塵埃等の侵入防止や、温度や湿度等の環境条件が変化することで性能特性が変化してしまうことを防止するためである。このような真空パッケージは、一般的にシリコン基板等の半導体基板とガラス基板等のリッド基板とが接合され、両基板間に形成された密閉室内にセンサ部が収容されている。   Conventionally, as represented by a mechanical quantity sensor such as an acceleration sensor or an angular velocity sensor, many vacuum packages are provided in which a sensor unit is housed in a sealed chamber maintained in a vacuum atmosphere having a pressure lower than atmospheric pressure. This is to prevent a decrease in detection sensitivity due to damping of the sensor unit, to prevent dust from entering from the outside, and to prevent performance characteristics from changing due to changes in environmental conditions such as temperature and humidity. is there. In such a vacuum package, a semiconductor substrate such as a silicon substrate and a lid substrate such as a glass substrate are generally bonded, and a sensor unit is accommodated in a sealed chamber formed between the two substrates.

ところで、センサ部を真空雰囲気に維持された密閉室内に収容する方法としては、様々な方法が考えられているが、通常は以下の方法が用いられている。
即ち、まず初めにリッド基板及び半導体基板に密閉室と外部とを連通させる排気用通路を形成した後、該リッド基板と半導体基板とを陽極接合等により接合する。次いで、排気用通路を介して密閉室内を真空引きして、密閉室内を真空雰囲気にする。そして最後に、真空中でリッド基板に薄膜を成膜して排気用通路を塞ぐことで、密閉室内を真空封止する。このように、真空中で排気用通路を最後に薄膜で塞ぐことで密閉室内を真空雰囲気に維持する方法が、通常頻繁に用いられている方法であり、簡便な方法として広く知られている。なお、排気用通路は、一般的にリッド基板に形成された排気孔と、半導体基板に形成され、排気孔と密閉室内を連通させる排気溝とから構成されている。
By the way, various methods are considered as a method for accommodating the sensor unit in a sealed chamber maintained in a vacuum atmosphere, but the following methods are usually used.
That is, first, an exhaust passage for communicating the sealed chamber and the outside is formed in the lid substrate and the semiconductor substrate, and then the lid substrate and the semiconductor substrate are joined by anodic bonding or the like. Next, the sealed chamber is evacuated through the exhaust passage to create a vacuum atmosphere in the sealed chamber. Finally, a thin film is formed on the lid substrate in a vacuum to close the exhaust passage, thereby vacuum-sealing the sealed chamber. As described above, a method of maintaining the sealed chamber in a vacuum atmosphere by finally closing the exhaust passage with a thin film in a vacuum is a method that is frequently used, and is widely known as a simple method. Note that the exhaust passage generally includes an exhaust hole formed in the lid substrate and an exhaust groove formed in the semiconductor substrate and communicating the exhaust hole and the sealed chamber.

一方、上記真空パッケージにおいて排気用通路とは別に、密閉室内に収容されたセンサ部等を機能させたり、密閉室内に設けられた各種の電極を外部に電気的に導通させたりするために、電気的通路となるフィードスルー部を設ける必要がある。なおこのフィードスルー部は、リッド基板に形成した貫通孔(スルーホール)内にめっき等により導電性材料を埋めることで構成されたものである。このフィードスルー部は、真空パッケージを機能させるために必須なものである。   On the other hand, in the vacuum package, in order to function the sensor unit and the like housed in the sealed chamber separately from the exhaust passage, and to electrically connect various electrodes provided in the sealed chamber to the outside, It is necessary to provide a feed-through portion serving as a general passage. The feedthrough portion is configured by filling a conductive material in a through hole (through hole) formed in the lid substrate by plating or the like. This feed-through portion is essential for the vacuum package to function.

ところで、上述した排気用通路及びフィードスルー部をそれぞれ形成するにあたり、その形成の仕方や配置等に関してはいくつかの方法が考えられている。
例えば、特許文献1には、半導体基板に接続される一対のリッド基板のうち、一方のリッド基板側にフィードスルー部を形成し、他方のリッド基板側に排気用通路を形成したものが記載されている。
ここで、図34を参照して、この真空パッケージについて簡単に説明する。
By the way, in forming the exhaust passage and the feedthrough portion described above, several methods have been considered regarding the formation method, arrangement, and the like.
For example, Patent Document 1 describes a pair of lid substrates connected to a semiconductor substrate, in which a feedthrough portion is formed on one lid substrate side and an exhaust passage is formed on the other lid substrate side. ing.
Here, this vacuum package will be briefly described with reference to FIG.

図34は、真空パッケージ80の断面を示した図である。この図34に示すように、真空パッケージ80は、シリコン基板等の半導体基板81と絶縁性の一対のリッド基板82とが接合されたものであり、両基板81、82の間には密閉室83が形成されている。なおこの密閉室83内には、図示しないセンサ部等の機能部が収容されている。また、密閉室83内には、機能部に対して電気的に接続されるアイランド81aが形成されている。
また、2つのリッド基板82のうち、一方のリッド基板82には、排気孔84が形成されている。そして、半導体基板81には、この排気孔84と密閉室83とを連通させる排気溝85が形成されている。これにより、一方のリッド基板82と半導体基板81とを接合した後に、密閉室83内が外部に連通されるようになっている。即ち、これら排気孔84及び排気溝85は、排気用通路として機能している。また、この一方のリッド基板82上には、絶縁性の薄膜86が成膜されており、排気孔84及び排気溝85の一部を塞いでいる。これにより、密閉室83内が真空封止されるようになっている。
FIG. 34 is a view showing a cross section of the vacuum package 80. As shown in FIG. 34, the vacuum package 80 is obtained by bonding a semiconductor substrate 81 such as a silicon substrate and a pair of insulating lid substrates 82, and a sealed chamber 83 is provided between the substrates 81 and 82. Is formed. In the sealed chamber 83, functional parts such as a sensor part (not shown) are accommodated. In the sealed chamber 83, an island 81a that is electrically connected to the functional unit is formed.
In addition, an exhaust hole 84 is formed in one of the two lid substrates 82. The semiconductor substrate 81 is formed with an exhaust groove 85 that allows the exhaust hole 84 and the sealed chamber 83 to communicate with each other. Thus, after the one lid substrate 82 and the semiconductor substrate 81 are joined, the inside of the sealed chamber 83 is communicated with the outside. That is, the exhaust hole 84 and the exhaust groove 85 function as an exhaust passage. In addition, an insulating thin film 86 is formed on the one lid substrate 82 to block part of the exhaust holes 84 and the exhaust grooves 85. Thereby, the inside of the sealed chamber 83 is vacuum-sealed.

また、他方のリッド基板82には、アイランド81aと対向する位置にスルーホールである貫通孔87が形成されている。また、この貫通孔87を塞ぐようにフィードスルー部88が設けられており、アイランド81aと電気的に接続されている。つまり、このフィードスルー部88を介して機能部を機能させることができるようになっている。   The other lid substrate 82 has a through hole 87 as a through hole at a position facing the island 81a. Further, a feedthrough portion 88 is provided so as to close the through hole 87 and is electrically connected to the island 81a. In other words, the functional unit can be made to function via the feedthrough portion 88.

このように構成された真空パッケージ80を製造する場合には、半導体基板81にアイランド81a、密閉室83、排気溝85をそれぞれ形成すると共に、一方のリッド基板82に排気孔84を、他方のリッド基板82に貫通孔87をそれぞれ形成する。次いで、半導体基板81と一対のリッド基板82とを陽極接合等により接合する。次いで、めっき等により貫通孔87を埋めるようにフィードスルー部88を形成する。次いで、真空チャンバ等を利用して真空引きを行い、排気溝85及び排気孔84からなる排気用通路を介して密閉室83を真空雰囲気にする。そして、真空中で一方のリッド基板82上に薄膜86を成膜させて、排気用通路を封止する。その結果、密閉室83内が真空雰囲気に維持され、フィードスルー部88が形成された真空パッケージ80を製造することができる。   When manufacturing the vacuum package 80 configured as described above, the island 81a, the sealed chamber 83, and the exhaust groove 85 are formed in the semiconductor substrate 81, and the exhaust hole 84 is formed in one lid substrate 82, and the other lid is formed. Through holes 87 are respectively formed in the substrate 82. Next, the semiconductor substrate 81 and the pair of lid substrates 82 are bonded by anodic bonding or the like. Next, a feedthrough portion 88 is formed so as to fill the through hole 87 by plating or the like. Next, evacuation is performed using a vacuum chamber or the like, and the sealed chamber 83 is brought into a vacuum atmosphere through an exhaust passage including the exhaust groove 85 and the exhaust hole 84. Then, a thin film 86 is formed on one lid substrate 82 in a vacuum, and the exhaust passage is sealed. As a result, the inside of the sealed chamber 83 is maintained in a vacuum atmosphere, and the vacuum package 80 in which the feedthrough portion 88 is formed can be manufactured.

また、上記特許文献1には、上述したものの他に、一方のリッド基板82に排気孔84及び貫通孔87を集約して形成した真空パッケージ80も記載されている。なお、この場合には、一方のリッド基板82上に薄膜86として金属膜を成膜している。こうすることで、排気孔84を塞いで密閉室83を封止すると共に、貫通孔87を塞いでフィードスルー部88としての機能を金属膜に持たせている。   In addition to the above-described one, Patent Document 1 also describes a vacuum package 80 in which exhaust holes 84 and through holes 87 are formed in one lid substrate 82. In this case, a metal film is formed as a thin film 86 on one lid substrate 82. In this way, the exhaust hole 84 is closed and the sealed chamber 83 is sealed, and the through hole 87 is closed and the metal film has a function as the feed-through portion 88.

また、上述したように排気用通路を塞ぐ際に、絶縁性の薄膜や金属膜を成膜するのではなく、半田やガラスペースト等の封止部材を貫通孔内に直接落とし込んで、排気用通路を塞ぐ方法も知られている(例えば、特許文献2及び3参照)。
この場合には、真空中で封止部材を一旦加熱、溶解してガス抜きを行った後、引き続き封止部材の加熱を行ってさらに溶解させることで、排気用通路を塞ぐ方法である。
特開平11−351876号公報 特開平11−340348号公報 特開2006−116694号公報
In addition, when the exhaust passage is closed as described above, an insulating thin film or a metal film is not formed, but a sealing member such as solder or glass paste is dropped directly into the through hole, and the exhaust passage is There is also known a method for closing the frame (see, for example, Patent Documents 2 and 3).
In this case, the sealing member is once heated and dissolved in a vacuum to degas, and then the sealing member is further heated and further dissolved to close the exhaust passage.
JP-A-11-351876 Japanese Patent Laid-Open No. 11-340348 JP 2006-116694 A

しかしながら、上記従来の方法では、以下の課題が残されている。
即ち、特許文献1に記載されている方法のうち、一方のリッド基板82側に排気用通路を形成し、他方のリッド基板82側にフィードスルー部88を形成する方法は、2つのリッド基板82にそれぞれ貫通孔87及び排気孔84を形成する必要がある。そのため、2つのリッド基板82の剛性がそれぞれ低下してしまい、半導体基板81に接合した後の接合強度の低下を招くものであった。そのため、リークに繋がり、密閉室83内の真空度を低下させてしまう可能性があった。また、2つのリッド基板82にそれぞれ貫通孔87及び排気孔84を形成する必要があるので、工数が増加する不都合があった。
However, the following problems remain in the conventional method.
That is, among the methods described in Patent Document 1, the method of forming the exhaust passage on one lid substrate 82 side and forming the feedthrough portion 88 on the other lid substrate 82 side is the two lid substrates 82. It is necessary to form the through hole 87 and the exhaust hole 84 respectively. For this reason, the rigidity of the two lid substrates 82 is decreased, and the bonding strength after bonding to the semiconductor substrate 81 is decreased. For this reason, there is a possibility that it will lead to leakage and reduce the degree of vacuum in the sealed chamber 83. Moreover, since it is necessary to form the through-hole 87 and the exhaust hole 84 in the two lid substrates 82, respectively, there has been a disadvantage that the number of steps increases.

また、一方のリッド基板82側に排気孔84及び貫通孔87を集約させる方法を採用した場合には、上述した問題に関しては回避することができるものの、新たな不都合が生じてしまうものであった。即ち、この場合には、金属膜を成膜することで排気孔84の封止を行うが、金属膜は膜応力の関係上数μm程度の膜厚でしか成膜することができない。仮に、それ以上の膜厚で成膜を行った場合には、膜剥がれが生じてしまう。そのため、排気孔84を確実に塞いで封止することができない恐れがあった。また、金属膜は、密着性に優れているものでもないので、この点においても排気孔84を確実に塞ぐことができない場合があった。特に、リッド基板82に貫通孔87や排気孔84を形成する際に、加工上どうしても内周面が粗面になったり、縁の部分に欠けが生じたりする場合があるが、このような場合には、密着性に優れない金属層では排気孔84を確実に塞ぐことが難しかった。   In addition, when the method of consolidating the exhaust holes 84 and the through holes 87 on the one lid substrate 82 side is adopted, the above-mentioned problem can be avoided, but a new inconvenience occurs. . That is, in this case, the exhaust hole 84 is sealed by forming a metal film, but the metal film can be formed only with a film thickness of about several μm because of the film stress. If the film is formed with a film thickness larger than that, film peeling occurs. Therefore, there is a possibility that the exhaust hole 84 cannot be reliably closed and sealed. In addition, since the metal film is not excellent in adhesion, there are cases where the exhaust hole 84 cannot be reliably closed in this respect. In particular, when the through hole 87 and the exhaust hole 84 are formed in the lid substrate 82, there are cases where the inner peripheral surface is inevitably roughened or the edge portion is chipped. Therefore, it is difficult to reliably block the exhaust hole 84 with a metal layer having poor adhesion.

そこで、一旦金属層を成膜した後に、該金属層上に回り込みに優れたCVD法でTEOS(Tetra Ethyl Ortho Silicate)等の絶縁膜をさらに成膜することも考えられている。この絶縁膜は、膜剥がれの恐れもなく、数十μmに成膜することができるものであるので、該絶縁膜を金属層上に積層することで、排気孔84を確実に封止することができる。
ところが、金属膜はフィードスルー部88の機能も兼ねているので、絶縁膜を所定の範囲だけエッチングして、金属層を外部に露出させるコンタクトホールを形成する必要がある。この際、貫通孔87の封止を確実にするために絶縁膜を数十μmの膜厚で成膜しているため、その膜厚分だけエッチングする必要がある。しかしながら、このような深いエッチングは、レジストの耐性等を考慮すると、非常に困難な作業であり、容易に実現することができるものではなかった。
更には、金属膜の成膜と絶縁膜の成膜とを2回行う上に、エッチングを行う必要があるので、非常に手間がかかり、工数が増加する不都合があった。
Therefore, it is also considered that after a metal layer is formed once, an insulating film such as TEOS (Tetra Ethyl Ortho Silicate) is further formed on the metal layer by a CVD method excellent in wraparound. Since this insulating film can be formed to several tens of μm without fear of film peeling, the exhaust hole 84 is reliably sealed by laminating the insulating film on the metal layer. Can do.
However, since the metal film also functions as the feedthrough portion 88, it is necessary to etch the insulating film only within a predetermined range to form a contact hole that exposes the metal layer to the outside. At this time, since the insulating film is formed with a film thickness of several tens of μm in order to ensure the sealing of the through hole 87, it is necessary to etch by the film thickness. However, such deep etching is a very difficult operation in consideration of resist resistance and the like, and cannot be easily realized.
Furthermore, since it is necessary to perform etching in addition to forming the metal film and the insulating film twice, there is a problem that it takes much time and man-hours.

一方、上記特許文献2及び3に記載された方法は、封止部材を利用することで、排気孔をピンポイントで封止することができるので、金属膜の問題を回避することができるが、加熱するとアウトガスが発生するので、密閉室内の真空度を低下させる恐れがあった。
このように、上述したいずれの方法を採用したとしても、何かしらの不都合があり、最適な真空パッケージを製造することが困難であった。
On the other hand, since the methods described in Patent Documents 2 and 3 can seal the exhaust hole pinpoint by using a sealing member, the problem of the metal film can be avoided. When heated, outgas is generated, which may reduce the degree of vacuum in the sealed chamber.
Thus, even if any of the above-described methods is adopted, there are some disadvantages, and it is difficult to manufacture an optimal vacuum package.

本発明は、このような事情に考慮してなされたもので、その目的は、工数をかけずに容易に製造でき、フィードスルー部を確実に確保しながら、半導体基板とリッド基板との接合強度及び密閉室内の真空度が向上して高性能化された真空パッケージ、該真空パッケージを有する電子デバイス、並びに、真空パッケージの製造方法を提供することである。   The present invention has been made in view of such circumstances, and its purpose is to easily manufacture without man-hours, and to ensure the feedthrough portion while ensuring the bonding strength between the semiconductor substrate and the lid substrate. Another object of the present invention is to provide a vacuum package with improved performance by improving the degree of vacuum in the sealed chamber, an electronic device having the vacuum package, and a method for manufacturing the vacuum package.

本発明は、前記課題を解決するために以下の手段を提供する。
この発明に係る真空パッケージの製造方法は、所定間隔を空けた状態で互いに平行配置された絶縁性の第1のリッド基板及び第2のリッド基板と、これら両リッド基板の間に挟まれた状態で接合され、枠状に形成された枠部と、該枠部と第1及び第2のリッド基板とで囲まれる密閉室内に設けられて両リッド基板に両端がそれぞれ接した支柱部と、を有する半導体基板とを備えた真空パッケージを製造する方法であって、前記第1のリッド基板に排気孔及び貫通孔を形成するリッド基板形成工程と、前記第1のリッド基板を前記半導体基板に重ねた際に、前記排気孔に連通するように半導体基板に排気溝を形成すると共に、前記貫通孔に連通するように半導体基板に収納室を形成する半導体基板形成工程と、前記半導体基板を所定領域だけエッチングして、前記排気溝に連通する前記密閉室と、該密閉室の周囲を囲む前記枠部と、密閉室内に設けられて前記収納室を一端側に有する前記支柱部と、をそれぞれ形成するエッチング工程と、前記第1のリッド基板を前記排気溝及び前記収納室が形成された前記半導体基板の一方の面に接合すると共に、前記第2のリッド基板を前記半導体基板の他方の面に接合する接合工程と、前記排気溝及び前記排気孔を介して、前記密閉室を真空状態にする真空工程と、真空中において、前記排気溝を塞ぐ膜厚で前記第1のリッド基板の表面に絶縁膜を成膜して、前記密閉室を真空封止する封止工程と、前記収納室及び前記貫通孔を埋めるように導電性材料をめっきして、一端側が前記支柱部に電気的に接続されると共に他端側が外部に対して電気的に接続されるフィードスルー部を形成するめっき工程とを備え、前記半導体基板形成工程の際に、前記排気溝よりも深く前記収納室を形成することで、前記封止工程時に前記絶縁膜の一部が収納室内に落ち込んで収納され、該絶縁膜が分断されることを特徴とするものである。
The present invention provides the following means in order to solve the above problems.
The vacuum package manufacturing method according to the present invention includes an insulating first lid substrate and a second lid substrate that are arranged in parallel with each other at a predetermined interval, and a state that is sandwiched between the two lid substrates. A frame portion that is joined in a frame shape, and a column portion that is provided in a sealed chamber surrounded by the frame portion and the first and second lid substrates and has both ends in contact with both lid substrates. A method of manufacturing a vacuum package comprising a semiconductor substrate having a lid substrate forming step of forming exhaust holes and through holes in the first lid substrate, and superimposing the first lid substrate on the semiconductor substrate. A semiconductor substrate forming step of forming an exhaust groove in the semiconductor substrate so as to communicate with the exhaust hole and forming a storage chamber in the semiconductor substrate so as to communicate with the through hole; Only To form the sealed chamber that communicates with the exhaust groove, the frame portion that surrounds the periphery of the sealed chamber, and the support column that is provided in the sealed chamber and has the storage chamber on one end side. Etching and bonding the first lid substrate to one surface of the semiconductor substrate in which the exhaust groove and the storage chamber are formed, and bonding the second lid substrate to the other surface of the semiconductor substrate And a vacuum process for bringing the sealed chamber into a vacuum state via the exhaust groove and the exhaust hole, and insulating the surface of the first lid substrate with a film thickness that closes the exhaust groove in vacuum. A sealing process for forming a film and vacuum-sealing the sealed chamber, and a conductive material is plated so as to fill the storage chamber and the through hole, and one end side is electrically connected to the support column. And the other end is A plating step for forming a feedthrough portion connected to the semiconductor substrate, and forming the storage chamber deeper than the exhaust groove during the semiconductor substrate formation step, so that one of the insulating films is formed during the sealing step. And the insulating film is divided, and the insulating film is divided.

この発明に係る真空パッケージの製造方法においては、まず、第1のリッド基板に密閉室の真空引きを行うための排気孔と、フィードスルー部のスルーホールである貫通孔とを形成するリッド基板形成工程を行う。
また、この工程と同時或いは前後して、半導体基板に密閉室の真空引きを行うための排気溝と、収納室を形成する半導体基板工程を行う。この際、第1のリッド基板と半導体基板とを重ね合わせた際に、排気孔に連通するように排気溝を形成すると共に、貫通孔に連通するように収納室を形成する。また、この収納室を形成する際に、深さが排気溝よりも深くなるように形成しておく。
In the manufacturing method of the vacuum package according to the present invention, first, a lid substrate is formed in which an exhaust hole for evacuating the sealed chamber and a through hole that is a through hole of the feedthrough portion are formed in the first lid substrate. Perform the process.
At the same time as or before or after this process, a semiconductor substrate process for forming an exhaust groove and a storage chamber for evacuating the sealed chamber in the semiconductor substrate is performed. At this time, when the first lid substrate and the semiconductor substrate are overlapped, an exhaust groove is formed so as to communicate with the exhaust hole, and a storage chamber is formed so as to communicate with the through hole. Moreover, when forming this storage chamber, it forms so that the depth may become deeper than an exhaust groove.

半導体基板形成工程後、半導体基板を排気溝及び収納室が形成されていない側から所定領域だけエッチング加工して、枠部と支柱部とを形成するエッチング工程を行う。この際、枠部で囲まれた空間が、後に第1のリッド基板と第2のリッド基板とを接合した際に密閉室となる。また、この工程によって、先ほど形成した排気溝が密閉室となる枠部内の空間に連通した状態となる。また、先ほど形成した収納室を一端側に有する支柱部が密閉室となるこの空間内に設けられた状態となる。   After the semiconductor substrate forming step, an etching step is performed in which the semiconductor substrate is etched only in a predetermined region from the side where the exhaust groove and the storage chamber are not formed to form a frame portion and a column portion. At this time, the space surrounded by the frame portion becomes a sealed chamber when the first lid substrate and the second lid substrate are joined later. In addition, by this step, the exhaust groove formed earlier communicates with the space in the frame portion serving as a sealed chamber. Moreover, it will be in the state provided in this space by which the support | pillar part which has the storage chamber formed previously in the one end side becomes a sealed chamber.

次いで、上述したリッド基板形成工程及びエッチング工程が共に終了した後、第1のリッド基板を排気溝及び収納室が形成された半導体基板の一方の面に接合すると共に、第2のリッド基板を半導体基板の他方の面に接合する接合工程を行う。なお、上記エッチング工程を行う際に、先に第1のリッド基板だけを接合しておいても構わない。いずれにしても、第1のリッド基板及び第2のリッド基板を接合した時点で、接合工程が終了する。
この工程によって、枠部で囲まれた空間が密閉室となり、該密閉室内に設けられた支柱部の両端が第1のリッド基板及び第2のリッド基板に接した状態となる。よって、支柱部の一端側に形成された収納室が貫通孔に連通する。また、密閉室は、排気溝及び排気孔を介して外部に連通した状態となっている。
Next, after both the above-described lid substrate forming step and etching step are completed, the first lid substrate is bonded to one surface of the semiconductor substrate in which the exhaust groove and the storage chamber are formed, and the second lid substrate is bonded to the semiconductor. A bonding step of bonding to the other surface of the substrate is performed. Note that only the first lid substrate may be bonded first when performing the etching step. In any case, when the first lid substrate and the second lid substrate are bonded, the bonding process is completed.
By this step, the space surrounded by the frame portion becomes a sealed chamber, and both ends of the column portion provided in the sealed chamber are in contact with the first lid substrate and the second lid substrate. Therefore, the storage chamber formed on one end side of the support column communicates with the through hole. Moreover, the sealed chamber is in a state of communicating with the outside through the exhaust groove and the exhaust hole.

接合工程後、排気溝及び排気孔を介して密閉室を真空状態にする真空工程を行う。即ち、両リッド基板に接合された半導体基板を、真空槽に入れて真空引きを行う。この際、上述したように、密閉室は、排気溝及び排気孔を介して外部に連通しているので真空引きされる。
そして、この真空引きを一定時間行った後、密閉室を真空封止する封止工程を行う。即ち、真空中において、第1のリッド基板の表面にTEOS等の絶縁膜を成膜する。これにより、第1のリッド基板の表面は当然のこと、排気孔を通じて排気溝にも絶縁膜が落ち込んで溜まり始めると共に、貫通孔を通じて収納室にも絶縁膜が落ち込んで溜まり始める。また、この工程を行う際、排気溝を塞ぐ膜厚で絶縁膜の成膜を行う。その結果、密閉室と外部とを連通していた排気溝が塞がるので、密閉室を真空封止することができる。
After the joining process, a vacuum process is performed for vacuuming the sealed chamber through the exhaust groove and the exhaust hole. That is, the semiconductor substrate bonded to both lid substrates is put into a vacuum chamber and evacuated. At this time, as described above, the sealed chamber is evacuated because it communicates with the outside through the exhaust groove and the exhaust hole.
And after performing this evacuation for a fixed time, the sealing process of vacuum-sealing a sealed chamber is performed. That is, an insulating film such as TEOS is formed on the surface of the first lid substrate in a vacuum. As a result, the surface of the first lid substrate naturally begins to fall and accumulate in the exhaust groove through the exhaust hole, and also begins to accumulate in the storage chamber through the through hole. In addition, when this process is performed, the insulating film is formed with a film thickness that closes the exhaust groove. As a result, the exhaust groove that communicates between the sealed chamber and the outside is closed, so that the sealed chamber can be vacuum-sealed.

一方、収納室は排気溝よりも深く形成されているので、排気溝とは異なり絶縁膜によって塞がることはない。つまり、収納室の底部に単に落ち込んだ絶縁膜が収納されるだけで、絶縁膜は分断された状態となる。従って、収納室と貫通孔とを連通したままの状態にすることができる。   On the other hand, since the storage chamber is formed deeper than the exhaust groove, unlike the exhaust groove, it is not blocked by the insulating film. In other words, the insulating film is simply separated into the bottom of the storage chamber, and the insulating film is separated. Therefore, the storage chamber and the through hole can be kept in communication with each other.

この封止工程が終了した後、スルーホールである貫通孔内にフィードスルー部を形成するめっき工程を行う。即ち、電気めっきや無電解めっきを行って、収納室及び貫通孔を埋めるように、銅等の導電性材料を成長させてフィードスルー部を形成する。このフィードスルー部は、一端側が支柱部に電気的に接続されると共に、他端側が外部に電気的に接続される導通経路となる。上述した各工程を行うことで、密閉室及びフィードスルー部を有する真空パッケージを製造することができる。   After this sealing process is completed, a plating process for forming a feedthrough portion in the through-hole that is a through hole is performed. That is, by performing electroplating or electroless plating, a feed-through portion is formed by growing a conductive material such as copper so as to fill the storage chamber and the through hole. The feed-through portion is a conduction path in which one end side is electrically connected to the column portion and the other end side is electrically connected to the outside. By performing each process mentioned above, the vacuum package which has an airtight chamber and a feedthrough part can be manufactured.

特に、本発明では、真空引きする際に利用する排気孔と、フィードスルー部のスルーホールとなる貫通孔とを、第1のリッド基板側に集約して形成している。そのため、第2のリッド基板を何ら加工する必要がないので、第2のリッド基板と半導体基板との接合強度を向上させることができ、2つのリッド基板にそれぞれ孔を形成するよりも、全体的な接合強度を向上することができる。従って、密閉室内の真空度を向上させることができ、高性能化を図ることができる。
また、第1のリッド基板に排気孔及び貫通孔を集約して形成するので、2つのリッド基板にそれぞれ形成するよりも、工数をかけずに容易に製造することができ、製造効率を高めることができる。
In particular, in the present invention, the exhaust holes used when evacuating and the through holes serving as the through holes of the feed-through portion are collectively formed on the first lid substrate side. Therefore, since it is not necessary to process the second lid substrate at all, it is possible to improve the bonding strength between the second lid substrate and the semiconductor substrate, and it is possible to improve the overall structure rather than forming holes in the two lid substrates. The bonding strength can be improved. Therefore, the degree of vacuum in the sealed chamber can be improved and high performance can be achieved.
In addition, since the exhaust holes and the through holes are formed in the first lid substrate in a collective manner, it can be easily manufactured without man-hours, and the manufacturing efficiency can be improved, compared with the case where each of the two lid substrates is formed. Can do.

また、密閉室の封止を行う際に絶縁膜を用いているので、金属膜を用いる場合とは異なり、膜剥がれの恐れもなく厚めに成膜することができる。従って、排気溝をより確実に封止することができる。このことからも、密閉室の真空度を向上させることができ、高性能化に繋がる。
更に、排気溝よりも深い収納室を形成しているので、絶縁膜を成膜しても、貫通孔と収納室との連通状態が確保されている。そのため封止工程後に、特別な処理を実施しなくても、容易且つ確実にフィードスルー部を直ちに形成することができる。この点においても、効率の良い製造を行うことができる。
In addition, since an insulating film is used when sealing the sealed chamber, unlike the case of using a metal film, a thick film can be formed without fear of film peeling. Therefore, the exhaust groove can be more reliably sealed. This also improves the degree of vacuum in the sealed chamber, leading to higher performance.
Further, since the storage chamber deeper than the exhaust groove is formed, the communication state between the through hole and the storage chamber is ensured even when the insulating film is formed. Therefore, the feedthrough portion can be formed immediately and easily without any special treatment after the sealing step. Also in this respect, efficient production can be performed.

また、本発明に係る真空パッケージの製造方法は、上記本発明の真空パッケージの製造方法において、前記リッド基板形成工程の際に、前記排気孔及び前記貫通孔を前記半導体基板に向かうにしたがい漸次径が縮径する円錐状に形成することを特徴とするものである。   Further, the vacuum package manufacturing method according to the present invention is the above vacuum package manufacturing method according to the present invention, wherein the exhaust hole and the through hole gradually increase in diameter toward the semiconductor substrate during the lid substrate forming step. Is formed in a conical shape with a reduced diameter.

この発明に係る真空パッケージの製造方法においては、排気孔及び貫通孔を円錐状に形成するので、絶縁膜を成膜した際に排気孔及び貫通孔の内周面に絶縁膜を成膜することができる。そのため、排気溝に向かうにしたがって、絶縁膜が溜まり易くなるので、より確実に排気溝を塞いで封止することができる。また、サンドブラストを利用してそれぞれの孔を形成できるので、より安価で簡単に効率良く製造することができる。   In the vacuum package manufacturing method according to the present invention, the exhaust hole and the through hole are formed in a conical shape, and therefore, when the insulating film is formed, the insulating film is formed on the inner peripheral surface of the exhaust hole and the through hole. Can do. For this reason, since the insulating film tends to accumulate as it goes to the exhaust groove, the exhaust groove can be more reliably closed and sealed. Moreover, since each hole can be formed using sand blasting, it can be cheaply manufactured easily and efficiently.

また、本発明に係る真空パッケージの製造方法は、所定間隔を空けた状態で互いに平行配置された絶縁性の第1のリッド基板及び第2のリッド基板と、これら両リッド基板の間に挟まれた状態で接合され、枠状に形成された枠部と、該枠部と第1及び第2のリッド基板とで囲まれる密閉室内に設けられて両リッド基板に両端がそれぞれ接した支柱部と、を有する半導体基板とを備えた真空パッケージを製造する方法であって、前記第1のリッド基板に排気孔及び貫通孔を形成すると共に、該貫通孔に連通するように収納室を形成するリッド基板形成工程と、前記第1のリッド基板を前記半導体基板に重ねた際に、前記排気孔に連通するように半導体基板に排気溝を形成する半導体基板形成工程と、前記半導体基板を所定領域だけエッチングして、前記排気溝に連通する前記密閉室と、該密閉室の周囲を囲む前記枠部と、密閉室内に設けられて前記収納室に一端側が接する前記支柱部と、をそれぞれ形成するエッチング工程と、前記第1のリッド基板を前記排気溝が形成された前記半導体基板の一方の面に接合すると共に、前記第2のリッド基板を前記半導体基板の他方の面に接合する接合工程と、前記排気溝及び前記排気孔を介して、前記密閉室を真空状態にする真空工程と、真空中において、前記排気溝を塞ぐ膜厚で前記第1のリッド基板の表面に絶縁膜を成膜して、前記密閉室を真空封止する封止工程と、前記収納室及び前記貫通孔を埋めるように導電性材料をめっきして、一端側が前記支柱部に電気的に接続されると共に他端側が外部に対して電気的に接続されるフィードスルー部を形成するめっき工程とを備え、前記半導体基板工程の際に、前記排気溝よりも深く前記収納室を形成することで、前記封止工程時に前記絶縁膜の一部が収納室内に落ち込んで収納され、該絶縁膜が分断されることを特徴とするものである。   The method for manufacturing a vacuum package according to the present invention includes an insulating first lid substrate and a second lid substrate that are arranged in parallel with each other with a predetermined gap therebetween, and is sandwiched between these lid substrates. A frame portion formed in a frame shape, and a column portion provided in a sealed chamber surrounded by the frame portion and the first and second lid substrates and having both ends in contact with both lid substrates. And a semiconductor package having a semiconductor substrate, wherein the first lid substrate is formed with an exhaust hole and a through hole, and a storage chamber is formed so as to communicate with the through hole. A substrate forming step, a semiconductor substrate forming step of forming an exhaust groove in the semiconductor substrate so as to communicate with the exhaust hole when the first lid substrate is overlaid on the semiconductor substrate, and the semiconductor substrate only in a predetermined region Etched Etching steps for forming the sealed chamber communicating with the exhaust groove, the frame portion surrounding the periphery of the sealed chamber, and the column portion provided in the sealed chamber and in contact with the storage chamber at one end side, A bonding step of bonding the first lid substrate to one surface of the semiconductor substrate on which the exhaust groove is formed and bonding the second lid substrate to the other surface of the semiconductor substrate; and the exhaust groove And a vacuum step of bringing the sealed chamber into a vacuum state through the exhaust hole, and forming an insulating film on the surface of the first lid substrate with a film thickness that closes the exhaust groove in the vacuum, A sealing step of vacuum-sealing the sealed chamber, and plating a conductive material so as to fill the storage chamber and the through hole, and one end side is electrically connected to the support column and the other end side is externally Electrically connected feeds And forming a storage chamber deeper than the exhaust groove during the semiconductor substrate process, so that part of the insulating film falls into the storage chamber during the sealing process. And the insulating film is divided.

この発明に係る真空パッケージの製造方法においては、まず、第1のリッド基板に密閉室の真空引きを行うための排気孔と、フィードスルー部のスルーホールである貫通孔と、該貫通孔に連通する収納室をそれぞれ形成するリッド基板形成工程を行う。また、この収納室を形成する際に、深さが次に形成する排気溝よりも深くなるように形成しておく。
また、この工程と同時或いは前後して、半導体基板に密閉室の真空引きを行うための排気溝を形成する半導体基板工程を行う。この際、第1のリッド基板と半導体基板とを重ね合わせた際に、排気孔に連通するように排気溝を形成する。
In the manufacturing method of the vacuum package according to the present invention, first, an exhaust hole for evacuating the sealed chamber to the first lid substrate, a through hole which is a through hole of the feedthrough portion, and the through hole communicate A lid substrate forming process for forming each storage chamber is performed. Moreover, when forming this storage chamber, it forms so that the depth may become deeper than the exhaust groove formed next.
Further, at the same time as or before or after this step, a semiconductor substrate step for forming an exhaust groove for evacuating the sealed chamber in the semiconductor substrate is performed. At this time, the exhaust groove is formed so as to communicate with the exhaust hole when the first lid substrate and the semiconductor substrate are overlapped.

半導体基板形成工程後、半導体基板を排気溝が形成されていない側から所定領域だけエッチング加工して、枠部と支柱部とを形成するエッチング工程を行う。この際、枠部で囲まれた空間が、後に第1のリッド基板と第2のリッド基板とを接合した際に密閉室となる。また、この工程によって、先ほど形成した排気溝が密閉室となる枠部内の空間に連通した状態となる。また、先ほど形成した収納室に一端側が接する支柱部が密閉室となるこの空間内に設けられた状態となる。   After the semiconductor substrate forming step, the semiconductor substrate is etched only in a predetermined region from the side where the exhaust groove is not formed, and an etching step is performed to form the frame portion and the column portion. At this time, the space surrounded by the frame portion becomes a sealed chamber when the first lid substrate and the second lid substrate are joined later. In addition, by this step, the exhaust groove formed earlier communicates with the space in the frame portion serving as a sealed chamber. Moreover, it will be in the state provided in this space where the support | pillar part which an end side touches the storage chamber formed previously becomes a sealed chamber.

次いで、上述したリッド基板形成工程及びエッチング工程が共に終了した後、第1のリッド基板を排気溝が形成された半導体基板の一方の面に接合すると共に、第2のリッド基板を半導体基板の他方の面に接合する接合工程を行う。なお、上記エッチング工程を行う際に、先に第1のリッド基板だけを接合しておいても構わない。いずれにしても、第1のリッド基板及び第2のリッド基板を接合した時点で、接合工程が終了する。
この工程によって、枠部で囲まれた空間が密閉室となり、該密閉室内に設けられた支柱部の両端が第1のリッド基板及び第2のリッド基板に接した状態となる。よって、支柱部の一端側が収納室に接した状態となる。また、密閉室は、排気溝及び排気孔を介して外部に連通した状態となっている。
Next, after both the lid substrate forming process and the etching process described above are completed, the first lid substrate is bonded to one surface of the semiconductor substrate in which the exhaust groove is formed, and the second lid substrate is bonded to the other surface of the semiconductor substrate. A joining step for joining to the surface is performed. Note that only the first lid substrate may be bonded first when performing the etching step. In any case, when the first lid substrate and the second lid substrate are bonded, the bonding process is completed.
By this step, the space surrounded by the frame portion becomes a sealed chamber, and both ends of the column portion provided in the sealed chamber are in contact with the first lid substrate and the second lid substrate. Thus, the one end side of the support column is in contact with the storage chamber. Moreover, the sealed chamber is in a state of communicating with the outside through the exhaust groove and the exhaust hole.

接合工程後、排気溝及び排気孔を介して密閉室を真空状態にする真空工程を行う。即ち、両リッド基板に接合された半導体基板を、真空槽に入れて真空引きを行う。この際、上述したように、密閉室は、排気溝及び排気孔を介して外部に連通しているので真空引きされる。
そして、この真空引きを一定時間行った後、密閉室を真空封止する封止工程を行う。即ち、真空中において、第1のリッド基板の表面にTEOS等の絶縁膜を成膜する。これにより、第1のリッド基板の表面は当然のこと、排気孔を通じて排気溝にも絶縁膜が落ち込んで溜まり始めると共に、貫通孔を通じて収納室にも絶縁膜が落ち込んで溜まり始める。また、この工程を行う際、排気溝を塞ぐ膜厚で絶縁膜の成膜を行う。その結果、密閉室と外部とを連通していた排気溝が塞がるので、密閉室を真空封止することができる。
After the joining process, a vacuum process is performed for vacuuming the sealed chamber through the exhaust groove and the exhaust hole. That is, the semiconductor substrate bonded to both lid substrates is put into a vacuum chamber and evacuated. At this time, as described above, the sealed chamber is evacuated because it communicates with the outside through the exhaust groove and the exhaust hole.
And after performing this evacuation for a fixed time, the sealing process of vacuum-sealing a sealed chamber is performed. That is, an insulating film such as TEOS is formed on the surface of the first lid substrate in a vacuum. As a result, the surface of the first lid substrate naturally begins to fall and accumulate in the exhaust groove through the exhaust hole, and also begins to accumulate in the storage chamber through the through hole. In addition, when this process is performed, the insulating film is formed with a film thickness that closes the exhaust groove. As a result, the exhaust groove that communicates between the sealed chamber and the outside is closed, so that the sealed chamber can be vacuum-sealed.

一方、収納室は排気溝よりも深く形成されているので、排気溝とは異なり絶縁膜によって塞がることはない。つまり、収納室の底部に単に落ち込んだ絶縁膜が収納されるだけで、絶縁膜は分断された状態となる。従って、収納室と貫通孔とを連通したままの状態にすることができる。   On the other hand, since the storage chamber is formed deeper than the exhaust groove, unlike the exhaust groove, it is not blocked by the insulating film. In other words, the insulating film is simply separated into the bottom of the storage chamber, and the insulating film is separated. Therefore, the storage chamber and the through hole can be kept in communication with each other.

この封止工程が終了した後、スルーホールである貫通孔内にフィードスルー部を形成するめっき工程を行う。即ち、電気めっきや無電解めっきを行って、収納室及び貫通孔を埋めるように、銅等の導電性材料を成長させてフィードスルー部を形成する。このフィードスルー部は、一端側が支柱部に電気的に接続されると共に、他端側が外部に電気的に接続される導通経路となる。上述した各工程を行うことで、密閉室及びフィードスルー部を有する真空パッケージを製造することができる。   After this sealing process is completed, a plating process for forming a feedthrough portion in the through-hole that is a through hole is performed. That is, by performing electroplating or electroless plating, a feed-through portion is formed by growing a conductive material such as copper so as to fill the storage chamber and the through hole. The feed-through portion is a conduction path in which one end side is electrically connected to the column portion and the other end side is electrically connected to the outside. By performing each process mentioned above, the vacuum package which has an airtight chamber and a feedthrough part can be manufactured.

特に、本発明では、真空引きする際に利用する排気孔と、フィードスルー部のスルーホールとなる貫通孔とを、第1のリッド基板側に集約して形成している。そのため、第2のリッド基板を何ら加工する必要がないので、第2のリッド基板と半導体基板との接合強度を向上させることができ、2つのリッド基板にそれぞれ孔を形成するよりも、全体的な接合強度を向上することができる。従って、密閉室内の真空度を向上させることができ、高性能化を図ることができる。
また、第1のリッド基板に排気孔及び貫通孔を集約して形成するので、2つのリッド基板にそれぞれ形成するよりも、工数をかけずに容易に製造することができ、製造効率を高めることができる。
しかも、第1のリッド基板に貫通孔と収納室とを一体的に形成するので、両者の位置関係を正確に作りこむことができる。よって、フィードスルー部の信頼性を向上することができる。
In particular, in the present invention, the exhaust holes used when evacuating and the through holes serving as the through holes of the feed-through portion are collectively formed on the first lid substrate side. Therefore, since it is not necessary to process the second lid substrate at all, it is possible to improve the bonding strength between the second lid substrate and the semiconductor substrate, and it is possible to improve the overall structure rather than forming holes in the two lid substrates. The bonding strength can be improved. Therefore, the degree of vacuum in the sealed chamber can be improved and high performance can be achieved.
In addition, since the exhaust holes and the through holes are formed in the first lid substrate in a collective manner, it can be easily manufactured without man-hours, and the manufacturing efficiency can be improved, compared with the case where each of the two lid substrates is formed. Can do.
Moreover, since the through hole and the storage chamber are integrally formed in the first lid substrate, the positional relationship between the two can be accurately created. Therefore, the reliability of the feedthrough portion can be improved.

また、密閉室の封止を行う際に絶縁膜を用いているので、金属膜を用いる場合とは異なり、膜剥がれの恐れもなく厚めに成膜することができる。従って、排気溝をより確実に封止することができる。このことからも、密閉室の真空度を向上させることができ、高性能化に繋がる。
更に、排気溝よりも深い収納室を形成しているので、絶縁膜を成膜しても、貫通孔と収納室との連通状態が確保されている。そのため封止工程後に、特別な処理を実施しなくても、容易且つ確実にフィードスルー部を直ちに形成することができる。この点においても、効率の良い製造を行うことができる。
In addition, since an insulating film is used when sealing the sealed chamber, unlike the case of using a metal film, a thick film can be formed without fear of film peeling. Therefore, the exhaust groove can be more reliably sealed. This also improves the degree of vacuum in the sealed chamber, leading to higher performance.
Further, since the storage chamber deeper than the exhaust groove is formed, the communication state between the through hole and the storage chamber is ensured even when the insulating film is formed. Therefore, the feedthrough portion can be formed immediately and easily without any special treatment after the sealing step. Also in this respect, efficient production can be performed.

また、本発明に係る真空パッケージの製造方法は、上記本発明に記載の真空パッケージの製造方法において、前記リッド基板形成工程の際に、前記排気孔及び前記貫通孔を前記半導体基板に向かうにしたがい漸次径が縮径する円錐状に形成することを特徴とするものである。   The vacuum package manufacturing method according to the present invention is the vacuum package manufacturing method according to the present invention, wherein the exhaust hole and the through hole are directed toward the semiconductor substrate in the lid substrate forming step. It is characterized in that it is formed in a conical shape with a gradually decreasing diameter.

この発明に係る真空パッケージの製造方法においては、排気孔及び貫通孔を円錐状に形成するので、絶縁膜を成膜した際に排気孔及び貫通孔の内周面に絶縁膜を成膜することができる。そのため、排気溝に向かうにしたがって、絶縁膜が溜まり易くなるので、より確実に排気溝を塞いで封止することができる。また、サンドブラストを利用してそれぞれの孔を形成できるので、より安価で簡単に効率良く製造することができる。   In the vacuum package manufacturing method according to the present invention, the exhaust hole and the through hole are formed in a conical shape, and therefore, when the insulating film is formed, the insulating film is formed on the inner peripheral surface of the exhaust hole and the through hole. Can do. For this reason, since the insulating film tends to accumulate as it goes to the exhaust groove, the exhaust groove can be more reliably closed and sealed. Moreover, since each hole can be formed using sand blasting, it can be cheaply manufactured easily and efficiently.

また、本発明に係る真空パッケージの製造方法は、上記本発明に記載の真空パッケージの製造方法において、前記リッド基板形成工程の際に、前記収納室を前記貫通孔に向かうにしたがい漸次径が縮径する円錐状に形成することを特徴とするものである。   The vacuum package manufacturing method according to the present invention is the vacuum package manufacturing method according to the present invention, wherein the storage chamber is gradually reduced in diameter toward the through hole during the lid substrate forming step. It is characterized by being formed in a conical shape with a diameter.

この発明に係る真空パッケージの製造方法においては、収納室に関してもサンドブラストにより円錐状に形成するので、加工速度を速くでき、さらに効率の良い製造を行うことができる。   In the vacuum package manufacturing method according to the present invention, the storage chamber is also formed in a conical shape by sandblasting, so that the processing speed can be increased and more efficient manufacturing can be performed.

また、本発明に係る真空パッケージの製造方法は、上記本発明のいずれかに記載の真空パッケージの製造方法において、前記リッド基板形成工程の際に、前記貫通孔に前記排気孔を兼用させ、前記半導体基板形成工程の際に、前記排気溝を前記収納室に連通させるように前記支柱部に形成することを特徴とするものである。   Further, the vacuum package manufacturing method according to the present invention is the vacuum package manufacturing method according to any one of the present invention described above, wherein the exhaust hole is also used as the exhaust hole in the lid substrate forming step. In the semiconductor substrate forming step, the exhaust groove is formed in the support column so as to communicate with the storage chamber.

この発明に係る真空パッケージの製造方法においては、排気孔及び貫通孔をそれぞれ形成するのではなく、貫通孔に排気孔を兼用させるので、第1のリッド基板に形成する孔の数を減らすことができる。従って、第1のリッド基板の剛性を高めることができ、半導体基板との接合強度を向上させることができる。そのため、真空度をさらに向上させて高性能化を図ることができる。また、第1のリッド基板の耐久性を上げることができるので、信頼性を向上することができる。更には、孔の数を減らすことができるので、第1のリッド基板のサイズを小さくでき、小型化を図ることができる。   In the vacuum package manufacturing method according to the present invention, the exhaust holes and the through holes are not formed, but the through holes are also used as the exhaust holes, so that the number of holes formed in the first lid substrate can be reduced. it can. Therefore, the rigidity of the first lid substrate can be increased, and the bonding strength with the semiconductor substrate can be improved. Therefore, the degree of vacuum can be further improved to achieve high performance. Further, since the durability of the first lid substrate can be increased, the reliability can be improved. Furthermore, since the number of holes can be reduced, the size of the first lid substrate can be reduced and the size can be reduced.

また、貫通孔に排気孔を兼用させるため、半導体基板形成工程の際に、排気溝を収納室に連通させるように後に支柱部となる領域に形成する。こうすることで、密閉室内は、排気溝及び貫通孔を介して外部に連通した状態となる。従って、真空工程時に、排気溝及び貫通孔を介して密閉室内を真空引きすることができる。また、封止工程を行うと、貫通孔を通じて収納室に落ち込んだ絶縁膜が排気溝を塞いで封止する。しかしながら、収納室自体は排気溝よりも深いので、収納室全体は塞がらず、該収納室と貫通孔とを連通させることができる。従って、めっき工程を行うことでフィードスルー部を確実に形成することができる。   Further, in order to make the through hole also serve as an exhaust hole, the exhaust groove is formed in a region that will later become a support column so as to communicate with the storage chamber during the semiconductor substrate forming step. By doing so, the sealed chamber communicates with the outside through the exhaust groove and the through hole. Accordingly, during the vacuum process, the sealed chamber can be evacuated through the exhaust groove and the through hole. When the sealing process is performed, the insulating film that has fallen into the storage chamber through the through hole closes the exhaust groove and seals it. However, since the storage chamber itself is deeper than the exhaust groove, the entire storage chamber is not blocked, and the storage chamber and the through hole can be communicated with each other. Therefore, a feedthrough part can be reliably formed by performing a plating process.

また、本発明に係る真空パッケージの製造方法は、上記本発明のいずれかに記載の真空パッケージの製造方法において、前記接合工程の際に、前記第1のリッド基板及び前記第2のリッド基板と前記半導体基板とを、陽極接合又は常温接合により接合することを特徴とするものである。   A vacuum package manufacturing method according to the present invention is the vacuum package manufacturing method according to any one of the above-described present invention, wherein the first lid substrate and the second lid substrate are formed in the bonding step. The semiconductor substrate is bonded by anodic bonding or room temperature bonding.

この発明に係る真空パッケージの製造方法においては、接合工程を行う際に陽極接合又は常温接合を行って接合を行う。特に、一般的に用いる陽極接合を行うことで、特別な手法で用いることなく確実に半導体基板と第1及び第2のリッド基板とを接合することができる。また、常温接合を行った場合には、陽極接合とは異なり温度を上げる必要がなく、常温で接合することが可能である。そのため、陽極接合時とは異なり、温度上昇に起因する酸素ガスが発生することがなく、密閉室の真空度を低下させる恐れがない。   In the method for manufacturing a vacuum package according to the present invention, the bonding is performed by performing anodic bonding or room temperature bonding when performing the bonding process. In particular, by performing commonly used anodic bonding, the semiconductor substrate and the first and second lid substrates can be reliably bonded without using a special technique. In addition, when room temperature bonding is performed, it is not necessary to raise the temperature unlike anodic bonding, and bonding can be performed at room temperature. Therefore, unlike anodic bonding, oxygen gas due to temperature rise is not generated, and there is no possibility of lowering the degree of vacuum in the sealed chamber.

また、本発明に係る真空パッケージは、上記本発明のいずれかに記載の真空パッケージの製造方法により製造されたことを特徴とするものである。   A vacuum package according to the present invention is manufactured by the method for manufacturing a vacuum package according to any one of the present invention.

この発明に係る真空パッケージにおいては、上述した方法で製造されているので、密閉室の真空度が向上して高性能化が図られている。また、工数をかけずに効率良く製造されているので、低コスト化を図ることができる。   Since the vacuum package according to the present invention is manufactured by the above-described method, the degree of vacuum in the sealed chamber is improved and high performance is achieved. Moreover, since it is manufactured efficiently without man-hours, cost reduction can be achieved.

また、本発明に係る電子デバイスは、上記本発明の真空パッケージと、前記密閉室内に設けられた素子と、を有することを特徴とするものである。   An electronic device according to the present invention includes the vacuum package according to the present invention and an element provided in the sealed chamber.

この発明に係る電子デバイスにおいては、真空度が向上した密閉室内に素子が設けられているので、高性能化、信頼性の向上化を図ることができる。   In the electronic device according to the present invention, since the element is provided in the sealed chamber with an improved degree of vacuum, it is possible to improve the performance and the reliability.

また、本発明に係る電子デバイスは、上記本発明の電子デバイスにおいて、前記素子が、前記枠部に梁部を介して支持され、前記第1及び第2のリッド基板に対して所定の間隔を空けて配置された錘部であり、前記支柱部に電気的に接続された状態で前記錘部に対向するように前記第2のリッド基板に形成され、前記錘部を静電引力を利用して励振させる励振電極と、前記支柱部に電気的に接続された状態で前記錘部に対向するように前記第1のリッド基板に形成され、振動状態の前記錘部が角速度を受けて変位したときに、該錘部との距離変化を静電容量の変化として出力する検出電極とを備えていることを特徴とするものである。   The electronic device according to the present invention is the electronic device according to the present invention, wherein the element is supported by the frame portion via a beam portion, and has a predetermined interval with respect to the first and second lid substrates. A weight portion disposed at an interval, formed on the second lid substrate so as to be opposed to the weight portion in a state of being electrically connected to the column portion, and using the electrostatic attraction force for the weight portion. An excitation electrode that is excited and formed on the first lid substrate so as to face the weight portion while being electrically connected to the support column, and the weight portion in a vibrating state is displaced by receiving an angular velocity. In some cases, the apparatus includes a detection electrode that outputs a change in distance from the weight as a change in capacitance.

この発明に係る電子デバイスにおいては、角速度を検出する角速度センサとして利用することができる。即ち、フィードスルー部を介して励振電極に電圧を印加すると、該励振電極が静電引力を利用して錘部を励振させる。この際、錘部は、第1及び第2のリッド基板に対して所定の間隔(ギャップ)空けた状態で梁部に支持されているので、密閉室内で両リッド基板に接触することなく振動する。そして錘部は、この振動状態で角速度を受けると、梁部を回転中心として捩じれて変位する。すると、検出電極は、錘部との距離変化を静電容量の変化として、フィードスルー部を介して外部に出力する。その結果、角速度を検出することができる。
特に、密閉室の真空度が向上しているので、高感度に角速度を検出することができ、信頼性の向上化を図ることができる。
The electronic device according to the present invention can be used as an angular velocity sensor that detects angular velocity. That is, when a voltage is applied to the excitation electrode via the feedthrough portion, the excitation electrode excites the weight portion using electrostatic attraction. At this time, since the weight portion is supported by the beam portion with a predetermined gap (gap) with respect to the first and second lid substrates, the weight portion vibrates without contacting both lid substrates in the sealed chamber. . When the weight portion receives an angular velocity in this vibration state, the weight portion is twisted and displaced about the beam portion as a rotation center. Then, the detection electrode outputs the change in the distance from the weight part to the outside through the feedthrough part as the change in the capacitance. As a result, the angular velocity can be detected.
In particular, since the degree of vacuum in the sealed chamber is improved, the angular velocity can be detected with high sensitivity, and the reliability can be improved.

本発明に係る真空パッケージの製造方法によれば、工数をかけずに容易に製造でき、フィードスルー部を確実に確保しながら、半導体基板とリッド基板との接合強度及び密閉室内の真空度が向上して高性能化された真空パッケージを製造することができる。
また、本発明に係る真空パッケージによれば、密閉室の真空度の向上により高性能化を図ることができると共に、工数をかけずに効率良く製造されているので低コスト化を図ることができる。
また、本発明に係る電子デバイスによれば、上述した真空パッケージを備えているので、高性能化、信頼性の向上化を図ることができる。
According to the manufacturing method of the vacuum package according to the present invention, it can be easily manufactured without man-hours, and the bonding strength between the semiconductor substrate and the lid substrate and the degree of vacuum in the sealed chamber are improved while ensuring the feedthrough portion. Thus, a high-performance vacuum package can be manufactured.
In addition, according to the vacuum package of the present invention, high performance can be achieved by improving the degree of vacuum of the sealed chamber, and cost can be reduced because it is efficiently manufactured without man-hours. .
In addition, according to the electronic device according to the present invention, since the above-described vacuum package is provided, it is possible to improve performance and improve reliability.

(第1実施形態)
以下、本発明に係る第1実施形態を、図1から図11を参照して説明する。
図1は、本実施形態の真空パッケージ1の断面図である。この図1に示すように真空パッケージ1は、所定間隔を空けた状態で互いに平行配置された絶縁性の上部リッド基板(第1のリッド基板)2及び下部リッド基板(第2のリッド基板)3と、上部リッド基板2と下部リッド基板3との間に挟まれた状態で接合された半導体基板4とを備えている。
(First embodiment)
A first embodiment according to the present invention will be described below with reference to FIGS.
FIG. 1 is a cross-sectional view of the vacuum package 1 of the present embodiment. As shown in FIG. 1, a vacuum package 1 includes an insulating upper lid substrate (first lid substrate) 2 and a lower lid substrate (second lid substrate) 3 that are arranged in parallel with each other with a predetermined gap therebetween. And a semiconductor substrate 4 joined in a state of being sandwiched between the upper lid substrate 2 and the lower lid substrate 3.

半導体基板4は、例えばシリコン基板であり、枠状に形成されたフレーム(枠部)4aと、該フレーム4aと上部リッド基板2及び下部リッド基板3とで囲まれる密閉室5内に設けられて、両リッド基板2、3に両端がそれぞれ接したアイランド(支柱部)4bとを備えている。このアイランド4bは、後述するフィードスルー部6を介して外部から電気信号を受信したり、外部に電気信号を出力したりする機能を有するものであり、目的に応じて密閉室5に設けられる図示しない素子を機能させるものである。本実施形態では、素子を省略して説明している。なお、素子の種類によっては、密閉室5内における上部リッド基板2或いは下部リッド基板3の表面に、金属配線を形成しても構わない。   The semiconductor substrate 4 is, for example, a silicon substrate, and is provided in a sealed chamber 5 surrounded by a frame (frame portion) 4a formed in a frame shape and the frame 4a, the upper lid substrate 2 and the lower lid substrate 3. , Both lid substrates 2 and 3 are provided with islands (posts) 4b whose both ends are in contact with each other. The island 4b has a function of receiving an electrical signal from the outside via a feed-through portion 6 to be described later and outputting an electrical signal to the outside, and is provided in the sealed chamber 5 according to the purpose. The element which does not function is made to function. In the present embodiment, the elements are omitted. Depending on the type of element, metal wiring may be formed on the surface of the upper lid substrate 2 or the lower lid substrate 3 in the sealed chamber 5.

アイランド4bの一端側(上部リッド基板2側)には、収納室10が形成されている。この収納室10は、後述する排気溝11よりも深く形成されていると共に、貫通孔12の開口の直径φよりも幅広に形成された部屋であり、フィードスルー部6のギャップとなるものである。また、この収納室10の底部には、絶縁膜13の一部が収納された状態となっている。これについては、後の製造方法の段階で詳細に説明する。
また、上部リッド基板2側のフレーム4aには、排気孔と密閉室5とを連通させる排気溝11が形成されている。
A storage chamber 10 is formed on one end side (upper lid substrate 2 side) of the island 4b. The storage chamber 10 is a chamber formed deeper than an exhaust groove 11 to be described later and wider than the diameter φ of the opening of the through hole 12, and serves as a gap of the feedthrough portion 6. . In addition, a part of the insulating film 13 is stored in the bottom of the storage chamber 10. This will be described in detail at a later stage of the manufacturing method.
The frame 4a on the upper lid substrate 2 side is formed with an exhaust groove 11 that allows the exhaust hole and the sealed chamber 5 to communicate with each other.

上部リッド基板2及び下部リッド基板3は、絶縁性の基板であれば材料の種類は限定されるものではないが、代表的なものとしては例えばホウ珪酸ガラスやソーダライムガラス等である。両リッド基板2、3のうち、上部リッド基板2には、排気孔14及び貫通孔12が集約されて形成されている。排気孔14は、半導体基板4のフレーム4aに形成された排気溝11に対向する位置に形成されている。これにより密閉室5は、排気孔14及び排気溝11を介して外部に連通するようになっている。即ち、これら排気孔14及び排気溝11は、密閉室5を真空引きする際の排気用流路として機能する。また、本実施形態では、排気孔14は、半導体基板4に向かうにしたがい漸次径が縮径する円錐状(断面テーパ状)に形成されている。   The material of the upper lid substrate 2 and the lower lid substrate 3 is not limited as long as it is an insulating substrate, but representative examples include borosilicate glass and soda lime glass. Out of the lid substrates 2 and 3, the upper lid substrate 2 is formed with the exhaust holes 14 and the through holes 12 in an integrated manner. The exhaust hole 14 is formed at a position facing the exhaust groove 11 formed in the frame 4 a of the semiconductor substrate 4. As a result, the sealed chamber 5 communicates with the outside through the exhaust hole 14 and the exhaust groove 11. That is, the exhaust hole 14 and the exhaust groove 11 function as an exhaust passage when the sealed chamber 5 is evacuated. In the present embodiment, the exhaust hole 14 is formed in a conical shape (tapered cross section) in which the diameter gradually decreases as it goes toward the semiconductor substrate 4.

また、上記貫通孔12は、後述するフィードスルー部6のスルーホールとなるものであり、半導体基板4のアイランド4bに形成された収納室10に対向するように形成されている。これにより、貫通孔12と収納室10とが連通している。この貫通孔12も上記排気孔14と同様に、半導体基板4に向かうにしたがい漸次径が縮径する円錐状(断面テーパ状)に形成されている。   The through-hole 12 serves as a through-hole of a feed-through portion 6 described later, and is formed so as to face the storage chamber 10 formed in the island 4b of the semiconductor substrate 4. Thereby, the through-hole 12 and the storage chamber 10 are connected. Similar to the exhaust hole 14, the through hole 12 is also formed in a conical shape (tapered cross section) in which the diameter gradually decreases toward the semiconductor substrate 4.

また、上部リッド基板2上には、TEOS等の絶縁膜13が成膜されている。この際、排気孔14及び貫通孔12が共に円錐状に形成されているので、これら排気孔14及び貫通孔12の内周面にも絶縁膜13が成膜されている。また、排気溝11は、この絶縁膜13によって排気孔14側が塞がれている。これにより、密閉室5は真空雰囲気で封止されている。
また、貫通孔12及び収納室10には、銅等の導電性材料がめっきにより埋められたフィードスルー部6が形成されている。このフィードスルー部6は、一端側がアイランド4bに電気的に接続されており、他端側が外部に露出して電気的に接続可能な状態となっている。つまり、フィードスルー部6は、アイランド4bと外部とを繋ぐ導通経路として利用されるものである。
An insulating film 13 such as TEOS is formed on the upper lid substrate 2. At this time, since both the exhaust hole 14 and the through hole 12 are formed in a conical shape, the insulating film 13 is also formed on the inner peripheral surfaces of the exhaust hole 14 and the through hole 12. Further, the exhaust groove 11 is closed on the exhaust hole 14 side by the insulating film 13. Thereby, the sealed chamber 5 is sealed in a vacuum atmosphere.
The through-hole 12 and the storage chamber 10 are formed with a feed-through portion 6 in which a conductive material such as copper is buried by plating. One end side of the feedthrough portion 6 is electrically connected to the island 4b, and the other end side is exposed to the outside so that it can be electrically connected. That is, the feedthrough 6 is used as a conduction path that connects the island 4b and the outside.

次に、このように構成された真空パッケージ1の製造方法について、図2から図11を参照しながら以下に説明する。図2から図11は、真空パッケージ1を製造する際の各工程を示す断面図である。なお、以下に示す製造工程は、多数の真空パッケージ1を製造可能なサイズの半導体基板4及び両リッド基板2、3によって行われ、最終的に微小な真空パッケージ1に固片化されるものであるが、図2から図11においては、説明を簡略化するため、単体の真空パッケージ1を製造するものとして図示している。   Next, a method for manufacturing the vacuum package 1 configured as described above will be described below with reference to FIGS. 2 to 11 are cross-sectional views showing the respective steps when manufacturing the vacuum package 1. In addition, the manufacturing process shown below is performed by the semiconductor substrate 4 and the lid substrates 2 and 3 having a size capable of manufacturing a large number of vacuum packages 1, and is finally separated into the minute vacuum package 1. However, in FIGS. 2 to 11, the vacuum package 1 is illustrated as being manufactured for the sake of simplicity.

本実施形態の真空パッケージ1の製造方法は、半導体基板形成工程と、リッド基板形成工程と、エッチング工程と、接合工程と、真空工程と、封止工程と、めっき工程とを適宜行って製造する方法である。
なお、これら各工程のうち、真空工程、封止工程及びめっき工程を除く各工程は、同時に行ってもよく、工程順番は限定されるものではない。本実施形態では、上部リッド基板2を半導体基板4に先に接合した後に、エッチング工程を行い、その後、下部リッド基板3を接合する場合を例に挙げて説明する。
The manufacturing method of the vacuum package 1 of the present embodiment is manufactured by appropriately performing a semiconductor substrate forming process, a lid substrate forming process, an etching process, a bonding process, a vacuum process, a sealing process, and a plating process. Is the method.
In addition, among these each process, each process except a vacuum process, a sealing process, and a plating process may be performed simultaneously, and process order is not limited. In the present embodiment, a case where the upper lid substrate 2 is bonded to the semiconductor substrate 4 first, an etching process is performed, and then the lower lid substrate 3 is bonded will be described as an example.

初めに、半導体基板4に排気溝11及び収納室10をそれぞれ形成する半導体基板形成工程を行う。即ち、図2に示す半導体基板4を用意した後、フォトリソ技術やエッチング等の半導体加工技術により、図3に示すように、まず半導体基板4上に排気溝11を形成する。この際、エッチングとしては、TMAH(Tetramethyl ammonium hydroxid:水酸化テトラメチルアンモニウム)によるウェットエッチング、或いは、RIE(Reactive Ion Etching)によるドライエッチングが簡便である。なお、TMAHでウェットエッチングを行う場合には、SiO膜、RIEでドライエッチングを行う場合には、フォトレジストをマスクとして用いれば良い。 First, a semiconductor substrate forming process for forming the exhaust groove 11 and the storage chamber 10 in the semiconductor substrate 4 is performed. That is, after the semiconductor substrate 4 shown in FIG. 2 is prepared, the exhaust groove 11 is first formed on the semiconductor substrate 4 by a semiconductor processing technique such as photolithography or etching, as shown in FIG. At this time, as etching, wet etching with TMAH (Tetramethyl ammonium hydroxid) or dry etching with RIE (Reactive Ion Etching) is simple. When wet etching is performed with TMAH, a SiO 2 film and when dry etching is performed with RIE, a photoresist may be used as a mask.

また、排気溝11の深さは、後に成膜する絶縁膜13の厚さ以下が好ましい。ここで、後に成膜する絶縁膜13の厚さは、応力の関係から例えば数μm〜20μm程度である。但し、排気孔14の奥に進むにつれて成膜状況が若干劣り、膜厚が半分以下になると予想される。そのため、排気溝11の深さとして、約0.5μm〜2μm程度の範囲内で形成することがより好ましい。   The depth of the exhaust groove 11 is preferably equal to or less than the thickness of the insulating film 13 to be formed later. Here, the thickness of the insulating film 13 to be formed later is, for example, about several μm to 20 μm because of stress. However, as the depth of the exhaust hole 14 is increased, the film formation state is slightly inferior, and the film thickness is expected to be half or less. Therefore, it is more preferable that the depth of the exhaust groove 11 is within a range of about 0.5 μm to 2 μm.

次いで、図4に示すように、上述した同様のフォトリソ技術やエッチング等の半導体加工技術により、半導体基板4上に収納室10を形成する。この際、収納室10を排気溝11よりも深く形成すると共に、貫通孔12の開口の直径φよりも幅広に形成する。例えば、深さが2μm以上で、幅が5μm程度に形成することが好ましい。
これにより、半導体基板形成工程が終了する。なお、先に排気溝11を形成した場合を示したが、この場合に限られず、先に収納室10を形成し、その後、排気溝11を形成しても構わない。
Next, as shown in FIG. 4, the storage chamber 10 is formed on the semiconductor substrate 4 by the semiconductor processing technique such as the photolithography technique and etching described above. At this time, the storage chamber 10 is formed deeper than the exhaust groove 11 and wider than the diameter φ of the opening of the through hole 12. For example, it is preferable that the depth is 2 μm or more and the width is about 5 μm.
Thereby, a semiconductor substrate formation process is complete | finished. In addition, although the case where the exhaust groove 11 was formed previously was shown, it is not restricted to this case, You may form the storage chamber 10 previously, and may form the exhaust groove 11 after that.

また、上記工程と同時或いは前後して、上部リッド基板2に排気孔14及び貫通孔12をそれぞれ形成するリッド基板形成工程を行う。まず、図5に示す上部リッド基板2を用意した後、サンドブラスト、超音波加工やレーザ照射によって、図6に示すように、排気孔14及び貫通孔12をそれぞれ形成する。この際、排気孔14及び貫通孔12が断面テーパ状である円錐状になるように形成する。特に、サンドブラストによって孔を形成することで、安価で簡便なうえ効率良く加工できることに加え、順テーパ状に排気孔14及び貫通孔12を形成できるので、好ましい方法である。   Also, a lid substrate forming step for forming the exhaust holes 14 and the through holes 12 in the upper lid substrate 2 is performed simultaneously with or before or after the above steps. First, after the upper lid substrate 2 shown in FIG. 5 is prepared, the exhaust hole 14 and the through hole 12 are formed by sandblasting, ultrasonic processing, and laser irradiation, as shown in FIG. At this time, the exhaust hole 14 and the through hole 12 are formed to have a conical shape having a tapered cross section. In particular, the formation of the holes by sandblasting is a preferable method because the exhaust holes 14 and the through holes 12 can be formed in a forward tapered shape in addition to being inexpensive, simple and efficient.

次いで、上部リッド基板2を先に半導体基板4に接合する接合工程を行う。即ち、図7に示すように、排気孔14及び貫通孔12が形成された上部リッド基板2を、排気溝11及び収納室10が形成された半導体基板4の一方の面に重ね合わせた後、上部リッド基板2と半導体基板4とを、例えば陽極接合により接合する。但し、この場合には、上部リッド基板2がホウ珪酸ガラスやソーダライムガラス等の場合である。また、陽極接合時を行う際の条件としては、例えば、温度が400℃程度で、電圧が100V程度である。これにより、上部リッド基板2と半導体基板4とを、容易且つ強固に接合することができる。
なお、密閉室5内に金属配線を設けた場合には、これら金属配線に影響を与えないように陽極接合時の温度を調整する必要がある。
Next, a bonding process for bonding the upper lid substrate 2 to the semiconductor substrate 4 first is performed. That is, as shown in FIG. 7, after the upper lid substrate 2 in which the exhaust holes 14 and the through holes 12 are formed is superimposed on one surface of the semiconductor substrate 4 in which the exhaust grooves 11 and the storage chambers 10 are formed, The upper lid substrate 2 and the semiconductor substrate 4 are bonded by, for example, anodic bonding. However, in this case, the upper lid substrate 2 is made of borosilicate glass or soda lime glass. As conditions for performing anodic bonding, for example, the temperature is about 400 ° C. and the voltage is about 100V. Thereby, the upper lid substrate 2 and the semiconductor substrate 4 can be easily and firmly bonded.
In addition, when metal wiring is provided in the sealed chamber 5, it is necessary to adjust the temperature at the time of anodic bonding so as not to affect these metal wiring.

次いで、半導体基板4を所定領域だけエッチングして、排気溝11に連通する密閉室5と、該密閉室5の周囲を囲むフレーム4aと、密閉室5内に設けられて収納室10を一端側に有するアイランド4bと、をそれぞれ形成するエッチング工程を行う。
即ち、図8に示すように、半導体基板4の他方の面側から、上述した同様のフォトリソ技術やエッチング等の半導体加工技術により所定の領域だけエッチング加工して、フレーム4a及びアイランド4bを形成する。この際、フレーム4aで囲まれた空間が、後に下部リッド基板3を接合した際に密閉室5となる。また、この工程によって、先ほど形成した排気溝11が密閉室5となるフレーム4a内の空間に連通した状態となる。また、先ほど形成した収納室10を一端側に有するアイランド4bが密閉室5となる空間内に設けられた状態となる。
Next, the semiconductor substrate 4 is etched only in a predetermined region, the sealed chamber 5 communicating with the exhaust groove 11, the frame 4 a surrounding the sealed chamber 5, and the storage chamber 10 provided in the sealed chamber 5 on one end side. The etching process for forming the islands 4b included in each is performed.
That is, as shown in FIG. 8, the frame 4a and the island 4b are formed from the other surface side of the semiconductor substrate 4 by etching only a predetermined region by the semiconductor processing technique such as the above-described photolithography technique or etching. . At this time, the space surrounded by the frame 4a becomes the sealed chamber 5 when the lower lid substrate 3 is joined later. In addition, by this step, the exhaust groove 11 formed earlier communicates with the space in the frame 4 a serving as the sealed chamber 5. Further, the island 4b having the storage chamber 10 formed on the one end side is provided in the space to be the sealed chamber 5.

次いで、下部リッド基板3を半導体基板4の他方の面に接合する接合工程を行う。即ち、図9に示す下部リッド基板3を用意した後、図10に示すように、下部リッド基板3を半導体基板4の他方の面に重ね合わせる。そして、上述した上部リッド基板2の接合時と同様の方法で、下部リッド基板3を接合する。なお、下部リッド基板3を接合した時点で、接合工程が終了する。
下部リッド基板3を接合することで、フレーム4aで囲まれた空間が密閉室5となり、該密閉室5内に設けられたアイランド4bの両端が上部リッド基板2及び下部リッド基板3に接した状態となる。また、密閉室5が、排気溝11及び排気孔14を介して外部に連通した状態となる。
Next, a bonding process for bonding the lower lid substrate 3 to the other surface of the semiconductor substrate 4 is performed. That is, after the lower lid substrate 3 shown in FIG. 9 is prepared, the lower lid substrate 3 is overlaid on the other surface of the semiconductor substrate 4 as shown in FIG. And the lower lid board | substrate 3 is joined by the method similar to the time of joining of the upper lid board | substrate 2 mentioned above. Note that when the lower lid substrate 3 is bonded, the bonding process is completed.
By joining the lower lid substrate 3, the space surrounded by the frame 4 a becomes the sealed chamber 5, and both ends of the island 4 b provided in the sealed chamber 5 are in contact with the upper lid substrate 2 and the lower lid substrate 3. It becomes. In addition, the sealed chamber 5 is in communication with the outside through the exhaust groove 11 and the exhaust hole 14.

次いで、排気溝11及び排気孔14を介して密閉室5を真空状態にする真空工程を行う。即ち、両リッド基板2、3に接合された半導体基板4を図示しないチャンバ等の真空槽に内に入れた後、真空引きを行う。この際、上述したように、密閉室5は、排気溝11及び排気孔14を介して外部に連通しているので、確実に真空引きされる。   Next, a vacuum process is performed in which the sealed chamber 5 is evacuated through the exhaust groove 11 and the exhaust hole 14. That is, the semiconductor substrate 4 bonded to both the lid substrates 2 and 3 is put into a vacuum chamber such as a chamber (not shown) and then evacuated. At this time, as described above, since the sealed chamber 5 communicates with the outside through the exhaust groove 11 and the exhaust hole 14, it is surely evacuated.

そして、この真空引きを一定時間行った後、排気溝11を塞ぐ膜厚で上部リッド基板2の表面に絶縁膜13を成膜して、密閉室5を真空封止する封止工程を行う。即ち、真空中において、上部リッド基板2の表面にTEOS等の絶縁膜13を、排気溝11よりも膜厚が厚くなるように成膜する。この際、排気孔14の奥に進むにつれて膜厚が薄くなるので、最低でも排気溝11以上の膜厚が必要である。また、排気孔14には数μm程度のチッピングが生じる可能性もあり、仮にチッピングが生じたとしても、これをカバーできる膜厚であることが好ましい。これらを考慮すると、約20μm程度の膜厚で絶縁膜13を成膜することが好ましい。   Then, after performing this evacuation for a certain time, an insulating film 13 is formed on the surface of the upper lid substrate 2 with a film thickness that closes the exhaust groove 11, and a sealing process for vacuum-sealing the sealed chamber 5 is performed. That is, an insulating film 13 such as TEOS is formed on the surface of the upper lid substrate 2 in a vacuum so that the film thickness is larger than that of the exhaust groove 11. At this time, since the film thickness becomes thinner as it goes deeper into the exhaust hole 14, a film thickness larger than the exhaust groove 11 is required at least. Further, there is a possibility that chipping of about several μm may occur in the exhaust hole 14, and even if chipping occurs, it is preferable that the film thickness be sufficient to cover this. Considering these, it is preferable to form the insulating film 13 with a film thickness of about 20 μm.

これにより、図11に示すように、上部リッド基板2の表面はもちろんのこと、排気孔14及び貫通孔12の内周面に絶縁膜13が成膜される。また、排気孔14を通じて排気溝11内にも絶縁膜13が落ち込んで溜まり始めると共に、貫通孔12を通じて収納室10内にも絶縁膜13が落ち込んで溜まり始める。そして、最終的に密閉室5と外部とを連通していた排気溝11が塞がり、密閉室5を真空封止することができる。   Thus, as shown in FIG. 11, the insulating film 13 is formed on the inner peripheral surfaces of the exhaust hole 14 and the through hole 12 as well as the surface of the upper lid substrate 2. Further, the insulating film 13 starts to fall and accumulate in the exhaust groove 11 through the exhaust hole 14, and also begins to accumulate in the storage chamber 10 through the through hole 12. Then, the exhaust groove 11 that finally communicates the sealed chamber 5 with the outside is closed, and the sealed chamber 5 can be vacuum-sealed.

一方、収納室10は排気溝11よりも深く、貫通孔12の直径φよりも幅広に形成されているので、排気溝11とは異なり絶縁膜13によって塞がることはない。つまり、収納室10の底部に単に落ち込んだ絶縁膜13が収納されるだけで、絶縁膜13は分断された状態となる。従って、収納室10と貫通孔12とを連通したままの状態にすることができる。   On the other hand, since the storage chamber 10 is deeper than the exhaust groove 11 and wider than the diameter φ of the through hole 12, it is not blocked by the insulating film 13 unlike the exhaust groove 11. That is, the insulating film 13 is simply separated into the bottom of the storage chamber 10 and the insulating film 13 is separated. Accordingly, the storage chamber 10 and the through hole 12 can be kept in communication with each other.

次いで、封止工程が終了した後、スルーホールである貫通孔12内にフィードスルー部6を形成するめっき工程を行う。即ち、電気めっきや無電解めっきを行って、収納室10及び貫通孔12を埋めるように導電性材料を成長させてフィールドスルー部を形成する。   Next, after the sealing process is completed, a plating process for forming the feedthrough portion 6 in the through hole 12 which is a through hole is performed. That is, electroplating or electroless plating is performed to grow a conductive material so as to fill the storage chamber 10 and the through hole 12 to form a field through portion.

具体的には、一旦無電解めっきを施し、その後電気めっきで貫通孔12及び収納室10を埋め、不要な部分を除去することでフィードスルー部6を形成する。なお、無電解めっきとしては、銅(硫酸銅水溶液+還元剤)、ニッケル(硫酸ニッケル水溶液、又は、塩化ニッケル水溶液+還元剤)、金(金シアン錯体水溶液+還元剤)や銀(シアン化銀水溶液+還元剤)等を用いる。   Specifically, the electroless plating is once performed, and then the through hole 12 and the storage chamber 10 are filled by electroplating, and unnecessary portions are removed to form the feedthrough portion 6. Electroless plating includes copper (copper sulfate aqueous solution + reducing agent), nickel (nickel sulfate aqueous solution or nickel chloride aqueous solution + reducing agent), gold (gold cyanide complex aqueous solution + reducing agent) and silver (silver cyanide). (Aqueous solution + reducing agent) or the like is used.

或いは、図示しないアイランド4bへの電圧印加配線から収納室10に接するアイランド4bの端部に電圧を印加して、直接収納室10側から電気めっきを成長させることでフィードスルー部6を形成する。例えば、硫酸ニッケルや塩化ニッケル等の溶液中で負電圧を印加し、ニッケルめっき物を成長させることでフィードスルー部6を形成する。又は、ピロリン酸銅や硫酸銅等の溶液中で負電圧を印加し、銅めっき物を成長させることでフィードスルー部6を形成する。なお、成長させるめっき物としは、金、ロジウム、パラジウムや白金等でも構わない。この際使用するめっき溶液は、金の場合には、ジシアノ金(I)酸カリウム水溶液が、ロジウムの場合には、ロジウムと硫酸やロジウムとリン酸等の溶液が、パラジウムの場合には、ジニトロジアンミンパラジウム(II)(PD(NH3)2(NO2)2水溶液が、白金の場合には、白金とジアミノ亜硝酸等の溶液が使用される。   Alternatively, the feedthrough portion 6 is formed by applying a voltage to the end of the island 4b in contact with the storage chamber 10 from a voltage application wiring to the island 4b (not shown) and directly growing electroplating from the storage chamber 10 side. For example, the feedthrough portion 6 is formed by applying a negative voltage in a solution such as nickel sulfate or nickel chloride to grow a nickel plating product. Alternatively, the feedthrough portion 6 is formed by applying a negative voltage in a solution such as copper pyrophosphate or copper sulfate to grow a copper plating product. The plated product to be grown may be gold, rhodium, palladium, platinum or the like. In the case of gold, the plating solution used is a potassium dicyanogold (I) acid aqueous solution. In the case of rhodium, a solution of rhodium and sulfuric acid or rhodium and phosphoric acid is used. When the diamminepalladium (II) (PD (NH3) 2 (NO2) 2 aqueous solution is platinum, a solution of platinum and diaminonitrite is used.

上記めっき工程を行うことで、図1に示す真空パッケージ1を製造することができる。特に、本実施形態の製造方法では、真空引きする際に利用する排気孔14と、フィードスルー部6のスルーホールとなる貫通孔12とを、上部リッド基板2側に集約して形成している。そのため、下部リッド基板3を何ら加工する必要がないので、下部リッド基板3と半導体基板4との接合強度を向上させることができ、2つのリッド基板2、3にそれぞれ孔を形成するよりも全体的な接合強度を向上させることができる。従って、密閉室5内の真空度を向上させることができ、高性能化を図ることができる。
また、上部リッド基板2に排気孔14及び貫通孔12を集約して形成するので、2つのリッド基板2、3にそれぞれ形成するよりも、工数をかけずに容易に製造することができ、製造効率を高めることができる。
The vacuum package 1 shown in FIG. 1 can be manufactured by performing the said plating process. In particular, in the manufacturing method of the present embodiment, the exhaust holes 14 used when evacuating and the through holes 12 that become the through holes of the feedthrough portion 6 are collectively formed on the upper lid substrate 2 side. . Therefore, since it is not necessary to process the lower lid substrate 3 at all, the bonding strength between the lower lid substrate 3 and the semiconductor substrate 4 can be improved, and the entire lid substrate 2 and 3 can be formed as compared with the case where holes are formed in the two lid substrates 2 and 3 respectively. Joint strength can be improved. Therefore, the degree of vacuum in the sealed chamber 5 can be improved, and high performance can be achieved.
Further, since the exhaust holes 14 and the through holes 12 are formed in the upper lid substrate 2 in an integrated manner, it can be easily manufactured with less man-hours than the formation of the two lid substrates 2 and 3 respectively. Efficiency can be increased.

また、密閉室5の封止を行う際に絶縁膜13を用いているので、金属膜を用いる場合とは異なり、膜剥がれの恐れもなく厚めに成膜することができる。従って、排気溝11をより確実に封止することができる。このことからも、密閉室5の真空度を向上させることができ、高性能化に繋がる。
また、排気溝11よりも深い収納室10を形成しているので、絶縁膜13を成膜しても貫通孔12と収納室10との連通状態が確保されている。そのため封止工程時後に、特別な処理を実施しなくても、容易且つ確実にフィードスルー部6を直ちに形成することができる。この点においても、効率の良い製造を行うことができる。
In addition, since the insulating film 13 is used when sealing the sealed chamber 5, unlike the case where a metal film is used, a thick film can be formed without fear of film peeling. Therefore, the exhaust groove 11 can be more reliably sealed. Also from this, the degree of vacuum of the sealed chamber 5 can be improved, leading to higher performance.
Further, since the storage chamber 10 deeper than the exhaust groove 11 is formed, the communication state between the through hole 12 and the storage chamber 10 is ensured even if the insulating film 13 is formed. Therefore, the feedthrough portion 6 can be formed immediately and easily without special processing after the sealing step. Also in this respect, efficient production can be performed.

また、排気孔14を円錐状に形成しているので、絶縁膜13を成膜した際に排気孔14の内周面に絶縁膜13を成膜することができる。そのため、排気溝11に向かうにしたがって、絶縁膜13が溜まり易くなるので、より確実に排気溝11を塞いで封止することができる。また、サンドブラストを利用して孔を形成できるので、より安価で簡単に効率良く製造することができる。   Further, since the exhaust hole 14 is formed in a conical shape, the insulating film 13 can be formed on the inner peripheral surface of the exhaust hole 14 when the insulating film 13 is formed. Therefore, since the insulating film 13 tends to accumulate as it goes to the exhaust groove 11, the exhaust groove 11 can be more reliably closed and sealed. In addition, since the holes can be formed by using sandblasting, it is possible to manufacture easily and efficiently at a lower cost.

また、このように製造された真空パッケージ1によれば、密閉室5の真空度の向上により高性能化を図ることができると共に、工数をかけずに効率良く製造されているので低コスト化を図ることができる。   Moreover, according to the vacuum package 1 manufactured in this way, high performance can be achieved by improving the degree of vacuum of the sealed chamber 5, and the cost is reduced because it is efficiently manufactured without man-hours. Can be planned.

なお、上記第1実施形態において、第1のリッド基板を上部リッド基板2として、該上部リッド基板2に排気孔14及び貫通孔12を集約して形成した例を示したが、第1のリッド基板を下部リッド基板3として、該下部リッド基板3に排気孔14及び貫通孔12を集約して形成しても構わない。この場合には、排気溝11及び収納室10を半導体基板4の他方の面側にそれぞれ形成すれば良い。   In the first embodiment, an example in which the first lid substrate is the upper lid substrate 2 and the exhaust holes 14 and the through holes 12 are formed in the upper lid substrate 2 is shown. The substrate may be the lower lid substrate 3, and the exhaust holes 14 and the through holes 12 may be collectively formed in the lower lid substrate 3. In this case, the exhaust groove 11 and the storage chamber 10 may be formed on the other surface side of the semiconductor substrate 4.

また、上記第1実施形態では、接合工程を行う際に陽極接合を行ったが、常温接合により接合を行っても構わない。この場合には、表面をアルゴン等のイオンを利用して活性化させた後、圧着して接合するので、陽極接合時とは異なり、接合時の化学反応に起因する酸素ガスが発生することがなく、密閉室5内の真空を低下させる恐れがない。よって、真空パッケージ1をより高性能化させることができる。
なお、この常温接合を行う場合には、第1及び第2のリッド基板は、ホウ珪酸ガラスやソーダライムガラスに限られず、何でも構わない。
なお、陽極接合を行う際には、第1及び第2のリッド基板の表面又は半導体基板4の表面に、図示しない電圧印加用の配線をパターニングし、この配線に電圧を印加して陽極接合を行うと、第1及び第2のリッド基板と半導体基板4とをそれぞれの基板全体に亘って均一に接合することができる。
In the first embodiment, anodic bonding is performed when performing the bonding process. However, bonding may be performed by room temperature bonding. In this case, the surface is activated using ions such as argon and then bonded by pressure bonding. Therefore, unlike anodic bonding, oxygen gas may be generated due to a chemical reaction during bonding. There is no fear of lowering the vacuum in the sealed chamber 5. Therefore, the vacuum package 1 can be improved in performance.
In the case of performing this room temperature bonding, the first and second lid substrates are not limited to borosilicate glass or soda lime glass, and may be anything.
When anodic bonding is performed, a voltage application wiring (not shown) is patterned on the surface of the first and second lid substrates or the surface of the semiconductor substrate 4, and voltage is applied to the wiring to perform anodic bonding. If it carries out, the 1st and 2nd lid substrate and the semiconductor substrate 4 can be uniformly joined over each whole substrate.

(第2実施形態)
次に、本発明に係る第2実施形態を、図12を参照して説明する。なお、この第2実施形態においては、第1実施形態における構成要素と同一の部分については、同一の符号を付しその説明を省略する。
第2実施形態と第1実施形態との異なる点は、第1実施形態では、収納室10を半導体基板4のアイランド4bに形成したが、第2実施形態では、収納室10を上部リッド基板2に形成している点である。
(Second Embodiment)
Next, a second embodiment according to the present invention will be described with reference to FIG. In the second embodiment, the same components as those in the first embodiment are denoted by the same reference numerals, and the description thereof is omitted.
The difference between the second embodiment and the first embodiment is that the storage chamber 10 is formed on the island 4b of the semiconductor substrate 4 in the first embodiment. However, in the second embodiment, the storage chamber 10 is formed on the upper lid substrate 2. This is the point that is formed.

図12は、本実施形態の真空パッケージ20の断面図である。この図12に示すように、真空パッケージ20は、収納室10が貫通孔12に連通するように上部リッド基板2側に形成されている。この収納室10は、第1実施形態と同様に、排気溝11よりも深く、貫通孔12の開口の直径φよりも幅広に形成されている。   FIG. 12 is a cross-sectional view of the vacuum package 20 of the present embodiment. As shown in FIG. 12, the vacuum package 20 is formed on the upper lid substrate 2 side so that the storage chamber 10 communicates with the through hole 12. Similar to the first embodiment, the storage chamber 10 is formed deeper than the exhaust groove 11 and wider than the diameter φ of the opening of the through hole 12.

次に、本実施形態の真空パッケージ20の製造方法について、簡単に説明する。基本的な製造方法は、第1実施形態と同様であるため、異なる工程を中心に説明する。
まず、半導体基板形成工程では、半導体基板4に排気溝11だけを形成する。この際、排気溝11の形成方法や排気溝11の深さ等は同じである。次に、リッド基板形成工程では、上部リッド基板2に対して、排気孔14及び貫通孔12だけでなく、貫通孔12に連通するように収納室10を形成する。この際、ウェットエッチングやドライエッチングで収納室10を形成すれば良い。次いで、排気孔14、貫通孔12及び収納室10が形成された上部リッド基板2を、排気溝11が形成された半導体基板4の一方の面に接合する接合工程を行う。
Next, a method for manufacturing the vacuum package 20 of the present embodiment will be briefly described. Since the basic manufacturing method is the same as that of the first embodiment, different steps will be mainly described.
First, in the semiconductor substrate forming step, only the exhaust groove 11 is formed in the semiconductor substrate 4. At this time, the formation method of the exhaust groove 11 and the depth of the exhaust groove 11 are the same. Next, in the lid substrate forming step, the storage chamber 10 is formed so as to communicate with the upper lid substrate 2 not only through the exhaust holes 14 and the through holes 12 but also through the through holes 12. At this time, the storage chamber 10 may be formed by wet etching or dry etching. Next, a bonding process is performed in which the upper lid substrate 2 in which the exhaust holes 14, the through holes 12 and the storage chamber 10 are formed is bonded to one surface of the semiconductor substrate 4 in which the exhaust grooves 11 are formed.

次いで、半導体基板4を他方の面側から所定領域だけエッチングして、フレーム4a及びアイランド4bを形成するエッチング工程を行う。これにより、図12に示すように、上部リッド基板2に形成した収納室10にアイランド4bの一端側が接した状態となる。
その後、第1実施形態と同様に、接合工程、真空工程、封止工程及びめっき工程を順次行うことで、図12に示す真空パッケージ20を製造することができる。
Next, an etching process is performed in which the semiconductor substrate 4 is etched by a predetermined region from the other surface side to form the frame 4a and the island 4b. Thereby, as shown in FIG. 12, one end side of the island 4b is in contact with the storage chamber 10 formed in the upper lid substrate 2.
Thereafter, similarly to the first embodiment, the vacuum package 20 shown in FIG. 12 can be manufactured by sequentially performing a bonding process, a vacuum process, a sealing process, and a plating process.

本実施形態の真空パッケージ20の製造方法においても、第1実施形態と同様の作用効果を奏することができる。特に、本実施形態の場合には、予め上部リッド基板2に貫通孔12と収納室10とを一体的に形成するので、両者の位置関係を正確に作りこむことができる。つまり、第1実施形態では、上部リッド基板2側に貫通孔12が形成され、半導体基板4側に収納室10が形成されているので、接合した際のアライメント精度(10μm〜20μm程度)を考慮して若干の余裕を持たせながら貫通孔12及び収納室10を形成する必要があった。これに対して本実施形態では、リソグラフィのアライメント精度(0.5μm〜1μm程度)で形成できるので、フィードスルー部6の信頼性を向上することができると共に、小型化を図ることができる。   Also in the manufacturing method of the vacuum package 20 of this embodiment, there can exist the same effect as 1st Embodiment. In particular, in the case of this embodiment, since the through hole 12 and the storage chamber 10 are integrally formed in the upper lid substrate 2 in advance, the positional relationship between the two can be accurately created. That is, in the first embodiment, since the through hole 12 is formed on the upper lid substrate 2 side and the storage chamber 10 is formed on the semiconductor substrate 4 side, the alignment accuracy (about 10 μm to 20 μm) at the time of bonding is considered. Thus, it is necessary to form the through hole 12 and the storage chamber 10 with a slight margin. On the other hand, in this embodiment, since it can form with the alignment precision of lithography (about 0.5 micrometer-1 micrometer), while being able to improve the reliability of the feedthrough part 6, size reduction can be achieved.

なお、上記第2実施形態において、リッド基板形成工程の際、図13に示すように収納室10を貫通孔12に向かうにしたがい漸次径が縮径する円錐状(断面テーパ状)に形成しても構わない。つまり、貫通孔12及び収納室10が鼓形となるように形成される。
この場合には、収納室10に関してもサンドブラストで形成できるので、加工速度を早くでき、より効率の良い製造を行うことができる。
In the second embodiment, in the lid substrate forming step, the storage chamber 10 is formed in a conical shape (tapered cross section) with the diameter gradually decreasing toward the through hole 12 as shown in FIG. It doesn't matter. That is, the through hole 12 and the storage chamber 10 are formed in a drum shape.
In this case, since the storage chamber 10 can also be formed by sandblasting, the processing speed can be increased and more efficient production can be performed.

(第3実施形態)
次に、本発明に係る第3実施形態を、図14を参照して説明する。なお、この第3実施形態においては、第1実施形態における構成要素と同一の部分については、同一の符号を付しその説明を省略する。
第3実施形態と第1実施形態との異なる点は、第1実施形態では、排気孔14と貫通孔12とを別々に上部リッド基板2に形成したが、第3実施形態では、貫通孔12に排気孔14を兼用させている点である。
(Third embodiment)
Next, a third embodiment according to the present invention will be described with reference to FIG. In the third embodiment, the same components as those in the first embodiment are denoted by the same reference numerals, and the description thereof is omitted.
The difference between the third embodiment and the first embodiment is that, in the first embodiment, the exhaust hole 14 and the through hole 12 are separately formed in the upper lid substrate 2, but in the third embodiment, the through hole 12 is formed. And the exhaust hole 14 is also used.

図14は、本実施形態の真空パッケージ30の断面図である。この図14に示すように、真空パッケージ30は、貫通孔12のみが形成された上部リッド基板2を備えており、貫通孔12に排気溝11が連通されている。また、この排気溝11は、同じ半導体基板4ではあるが、フレーム4aではなくアイランド4bに形成されている。   FIG. 14 is a cross-sectional view of the vacuum package 30 of the present embodiment. As shown in FIG. 14, the vacuum package 30 includes the upper lid substrate 2 in which only the through hole 12 is formed, and the exhaust groove 11 is communicated with the through hole 12. The exhaust groove 11 is formed in the island 4b, not the frame 4a, although it is the same semiconductor substrate 4.

次に、本実施形態の真空パッケージ30の製造方法について、簡単に説明する。基本的な製造方法は、第1実施形態と同様であるため、異なる工程を中心に説明する。
まず、半導体基板形成工程の際に、収納室10を形成すると共に、排気溝11を該収納室10に連通させるようにアイランド4bとなる領域に形成する。次いで、リッド基板形成工程の際に、上部リッド基板2に貫通孔12のみを形成する。次いで、貫通孔12が形成された上部リッド基板2を、排気溝11及び収納室10が形成された半導体基板4の一方の面に接合する。次いで、半導体基板4にフレーム4a及びアイランド4bを形成するエッチング工程を行うと共に、下部リッド基板3を半導体基板4の他方の面に接合する接合工程を行う。
Next, a method for manufacturing the vacuum package 30 of this embodiment will be briefly described. Since the basic manufacturing method is the same as that of the first embodiment, different steps will be mainly described.
First, in the semiconductor substrate forming step, the storage chamber 10 is formed, and the exhaust groove 11 is formed in a region to be the island 4 b so as to communicate with the storage chamber 10. Next, only the through hole 12 is formed in the upper lid substrate 2 during the lid substrate forming step. Next, the upper lid substrate 2 in which the through hole 12 is formed is bonded to one surface of the semiconductor substrate 4 in which the exhaust groove 11 and the storage chamber 10 are formed. Next, an etching process for forming the frame 4 a and the island 4 b on the semiconductor substrate 4 is performed, and a bonding process for bonding the lower lid substrate 3 to the other surface of the semiconductor substrate 4 is performed.

この際、密閉室5は、排気溝11及び貫通孔12を介して外部に連通した状態となっている。従って、真空工程時に、排気溝11及び貫通孔12を介して密閉室5内を確実に真空引きすることができる。また、封止工程を行うと、貫通孔12を通じて収納室10内に落ち込んだ絶縁膜13が排気溝11を塞いで封止する。しかしながら、収納室10自体は排気溝11よりも深いので、収納室10全体は塞がらず、該収納室10と貫通孔12とを連通させることができる。従って、めっき工程を行うことで、フィードスルー部6を確実に形成することができる。   At this time, the sealed chamber 5 is in communication with the outside through the exhaust groove 11 and the through hole 12. Therefore, the inside of the sealed chamber 5 can be evacuated reliably through the exhaust groove 11 and the through hole 12 during the vacuum process. When the sealing process is performed, the insulating film 13 that has fallen into the storage chamber 10 through the through hole 12 closes the exhaust groove 11 and seals it. However, since the storage chamber 10 itself is deeper than the exhaust groove 11, the entire storage chamber 10 is not blocked, and the storage chamber 10 and the through hole 12 can be communicated with each other. Therefore, the feedthrough part 6 can be reliably formed by performing a plating process.

特に本実施形態の製造方法は、貫通孔12に排気孔14を兼用させるので、上部リッド基板2に形成する孔の数を減らすことができる。従って、上部リッド基板2の剛性を高めることができ、半導体基板4との接合強度を向上させることができる。そのため、真空リークの恐れが低減するので、真空度をさらに向上させて高性能化を図ることができる。また、上部リッド基板2の耐久性を上げることができるので、信頼性を向上することができる。更には、孔の数を減らすことができるので、上部リッド基板2のサイズを小さくでき、小型化を図ることができる。   In particular, in the manufacturing method of the present embodiment, since the exhaust holes 14 are also used as the through holes 12, the number of holes formed in the upper lid substrate 2 can be reduced. Therefore, the rigidity of the upper lid substrate 2 can be increased, and the bonding strength with the semiconductor substrate 4 can be improved. For this reason, the risk of vacuum leakage is reduced, so that the degree of vacuum can be further improved and higher performance can be achieved. Moreover, since the durability of the upper lid substrate 2 can be improved, the reliability can be improved. Furthermore, since the number of holes can be reduced, the size of the upper lid substrate 2 can be reduced and the size can be reduced.

なお、上記第3実施形態は、第1実施形態の真空パッケージ1に対して、貫通孔12に排気孔14を兼用させた例を示したものであるが、上記第2実施形態の真空パッケージ20において、貫通孔12に排気孔14を兼用させても構わない。
図15は、第2実施形態の真空パッケージ20の変形例を示す断面図である。この図15に示すように、真空パッケージ40は、上部リッド基板2に形成された収納室10に連通するようにアイランド4bに排気溝11が形成されている。この真空パッケージ40によれば、第2実施形態の作用効果に加え、さらに上記第3実施形態の作用効果をも奏することができる。
In addition, although the said 3rd Embodiment showed the example which made the exhaust hole 14 serve as the through-hole 12 with respect to the vacuum package 1 of 1st Embodiment, the vacuum package 20 of the said 2nd Embodiment. In this case, the exhaust hole 14 may also be used as the through hole 12.
FIG. 15 is a cross-sectional view showing a modification of the vacuum package 20 of the second embodiment. As shown in FIG. 15, in the vacuum package 40, the exhaust groove 11 is formed in the island 4 b so as to communicate with the storage chamber 10 formed in the upper lid substrate 2. According to the vacuum package 40, in addition to the operational effects of the second embodiment, the operational effects of the third embodiment can also be achieved.

(第4実施形態)
次に、本発明に係る第4実施形態を、図16から図33を参照して説明する。図16は、本実施形態の電子デバイス50を示す分解斜視図であり、図17は上部リッド基板61を透過して半導体基板63を上方から見た平面図であり、図18は図17に示すA−A線に沿った断面図である。なお、本実施形態では、電子デバイス50として、角速度を検出する角速度センサを例に挙げて説明する。
(Fourth embodiment)
Next, a fourth embodiment according to the present invention will be described with reference to FIGS. 16 is an exploded perspective view showing the electronic device 50 of the present embodiment, FIG. 17 is a plan view of the semiconductor substrate 63 seen from above through the upper lid substrate 61, and FIG. 18 is shown in FIG. It is sectional drawing along the AA line. In the present embodiment, as the electronic device 50, an angular velocity sensor that detects an angular velocity will be described as an example.

図16から図18に示すように、本実施形態の電子デバイス50は、真空パッケージ60と、該真空パッケージ60の密閉室67内に設けられた錘部(素子)51とを備えている。真空パッケージ60は、所定間隔を空けた状態で互いに平行配置された絶縁性の上部リッド基板(第1のリッド基板)61及び下部リッド基板(第2のリッド基板)62と、上部リッド基板61と下部リッド基板62との間に挟まれた状態で接合された半導体基板63とを備えている。   As shown in FIGS. 16 to 18, the electronic device 50 of this embodiment includes a vacuum package 60 and a weight portion (element) 51 provided in a sealed chamber 67 of the vacuum package 60. The vacuum package 60 includes an insulating upper lid substrate (first lid substrate) 61 and a lower lid substrate (second lid substrate) 62 arranged in parallel with each other at a predetermined interval, an upper lid substrate 61, And a semiconductor substrate 63 joined in a state of being sandwiched between the lower lid substrate 62 and the lower lid substrate 62.

なお、本実施形態では、半導体基板63として、シリコン支持層64と、該シリコン支持層64上に形成された二酸化珪素(SiO)のBOX層65と、該BOX層65上に形成されたシリコン活性層66と、を有するSOI(Silicon On Insulator)基板63を用いた例を説明する。 In this embodiment, as the semiconductor substrate 63, the silicon support layer 64, the silicon dioxide (SiO 2 ) BOX layer 65 formed on the silicon support layer 64, and the silicon formed on the BOX layer 65 are used. An example using an SOI (Silicon On Insulator) substrate 63 having an active layer 66 will be described.

SOI基板63は、枠状に形成されたフレーム(枠部)63aと、該フレーム63aと上部リッド基板61及び下部リッド基板62とで囲まれる密閉室67内に設けられて、両リッド基板61、62に両端がそれぞれ接した5つのアイランド(支柱部)63bとを備えている。この5つのアイランド63bのうち、4つのアイランド63bは、フィードスルー部68を介して外部から後述する励振電極53に電圧を印加する導通経路として利用されるものである。また残り1つのアイランド63bは、フィードスルー部68を介して後述する検出電極54から外部に検出結果を出力するための導通経路として利用されるものである。   The SOI substrate 63 is provided in a sealed chamber 67 surrounded by a frame (frame portion) 63a formed in a frame shape and the frame 63a, the upper lid substrate 61, and the lower lid substrate 62. 62 is provided with five islands (posts) 63b whose both ends are in contact with each other. Of the five islands 63b, the four islands 63b are used as conduction paths for applying a voltage to the excitation electrode 53 described later from the outside via the feedthrough portion 68. The remaining one island 63b is used as a conduction path for outputting a detection result to the outside from a detection electrode 54 described later via the feedthrough portion 68.

これら5つのアイランド63bの一端側(上部リッド基板61側)には、それぞれ収納室69が形成されている。この収納室69は、排気溝70よりも深く形成されていると共に、貫通孔71の開口の直径φよりも幅広に形成された部屋であり、フィードスルー部68のギャップとなるものである。また、5つのアイランド63bのうち、1つのアイランド63bには、密閉室67と貫通孔71とを連通させると共に、収納室69に繋がった排気溝70が形成されている。   A storage chamber 69 is formed on one end side (upper lid substrate 61 side) of these five islands 63b. The storage chamber 69 is a chamber formed deeper than the exhaust groove 70 and wider than the diameter φ of the opening of the through hole 71 and serves as a gap of the feedthrough portion 68. Further, among the five islands 63b, one island 63b is formed with an exhaust groove 70 connected to the storage chamber 69 while the sealed chamber 67 and the through hole 71 communicate with each other.

上部リッド基板61及び下部リッド基板62は、絶縁性の基板であれば材料の種類は限定されるものではないが、代表的なものとしては例えばホウ珪酸ガラスやソーダライムガラス等である。両リッド基板61、62のうち、上部リッド基板61には、5つのアイランド63bに対向する位置にフィードスルー部68のスルーホールとなる貫通孔71が形成されている。これにより、貫通孔71と収納室69とが連通するようになっている。また、この貫通孔71は、SOI基板63に向かうにしたがい漸次径が縮径する円錐状(断面テーパ状)に形成されている。   The material of the upper lid substrate 61 and the lower lid substrate 62 is not limited as long as it is an insulating substrate, but representative examples include borosilicate glass and soda lime glass. Among the lid substrates 61 and 62, the upper lid substrate 61 is formed with a through hole 71 serving as a through hole of the feedthrough portion 68 at a position facing the five islands 63b. Thereby, the through hole 71 and the storage chamber 69 communicate with each other. Further, the through hole 71 is formed in a conical shape (tapered cross section) in which the diameter gradually decreases toward the SOI substrate 63.

なお、5つの貫通孔71のうち、排気溝70が繋がった収納室69に連通する貫通孔71は、排気孔の機能も兼用する孔であり、排気溝70と共に密閉室67を真空引きする際の排気用流路として機能するものである。   Of the five through holes 71, the through hole 71 communicating with the storage chamber 69 connected to the exhaust groove 70 is a hole that also serves as an exhaust hole, and when the sealed chamber 67 is evacuated together with the exhaust groove 70. It functions as an exhaust passage.

また、上部リッド基板61上には、TEOS等の絶縁膜72が成膜されている。この際、貫通孔71が共に円錐状に形成されているので、該貫通孔71の内周面にも絶縁膜72が成膜されている。また、排気溝70は、この絶縁膜72によって貫通孔71側が塞がれている。これにより、密閉室67は真空雰囲気で封止されている。また、貫通孔71及び収納室69には、銅等の導電性材料がめっきにより埋められたフィードスルー部68が形成されている。このフィードスルー部69は、一端側がアイランド63bに電気的に接続されており、他端側が外部に露出して電気的に接続可能な状態となっている。   An insulating film 72 such as TEOS is formed on the upper lid substrate 61. At this time, since the through holes 71 are both formed in a conical shape, an insulating film 72 is also formed on the inner peripheral surface of the through hole 71. Further, the exhaust groove 70 is closed by the insulating film 72 on the through hole 71 side. Thereby, the sealed chamber 67 is sealed in a vacuum atmosphere. The through-hole 71 and the storage chamber 69 are formed with a feed-through portion 68 in which a conductive material such as copper is buried by plating. One end side of the feedthrough portion 69 is electrically connected to the island 63b, and the other end side is exposed to the outside so that it can be electrically connected.

上記錘部51は、4本のビーム(梁部)52を介してフレーム63aに支持されており、上部リッド基板61及び下部リッド基板62に対して所定の間隔、即ち励振ギャップGを空けた状態で吊り下げられるように密閉室67内に配置されている。4本のビーム52は、四角形状に形成されたフレーム63aに基端側が支持されており、フレーム63aの四辺の各中間位置からそれぞれ内側に向けて延びた状態で形成されている。
特に本実施形態では、ビーム52を4本としているため、X軸及びY軸方向の角速度を最も効率い良く検出することができる。但し、ビーム52は4本に限られず、1本以上あれば良い。この場合でも錘部51の形状を工夫することで、2軸の角速度検出が可能となる。
The weight portion 51 is supported by the frame 63a via four beams (beam portions) 52, and has a predetermined interval, that is, an excitation gap G with respect to the upper lid substrate 61 and the lower lid substrate 62. It is arrange | positioned in the sealed chamber 67 so that it may be suspended by. The four beams 52 are supported on the base end side by a frame 63a formed in a quadrangular shape, and are formed so as to extend inward from the intermediate positions of the four sides of the frame 63a.
In particular, in the present embodiment, since there are four beams 52, the angular velocities in the X-axis and Y-axis directions can be detected most efficiently. However, the number of beams 52 is not limited to four, and may be one or more. Even in this case, it is possible to detect the biaxial angular velocity by devising the shape of the weight portion 51.

また、密閉室67内における下部リッド基板62の内面には、錘部51に対向する位置に該錘部51を、静電引力を利用して励振させる励振電極53が形成されている。この励振電極53は、錘部51と略同一面積を有するサイズに形成されており、アイランド63bの1つの電気的に接続されている。
また、密閉室67内における上部リッド基板61の内面には、錘部51に対向する位置に、振動状態の錘部51が角速度を受けて変位したときに該錘部51との距離変化を静電容量の変化として出力する検出電極54が形成されている。この検出電極54は、ビーム52と重ならないように4枚形成されており、それぞれが残り4つのアイランド63bに電極的に接続されている。
In addition, on the inner surface of the lower lid substrate 62 in the sealed chamber 67, an excitation electrode 53 is formed at a position facing the weight portion 51 to excite the weight portion 51 using electrostatic attraction. The excitation electrode 53 is formed in a size having substantially the same area as the weight portion 51, and is electrically connected to one of the islands 63b.
In addition, on the inner surface of the upper lid substrate 61 in the sealed chamber 67, when the vibrating weight 51 is displaced by receiving an angular velocity at a position facing the weight 51, a change in distance from the weight 51 is statically suppressed. A detection electrode 54 that outputs the change in capacitance is formed. Four detection electrodes 54 are formed so as not to overlap the beam 52, and each is connected to the remaining four islands 63b in an electrode manner.

このように構成された電子デバイス50により角速度を検出する場合について説明する。初めにフィードスルー部68を介して励振電極53に電圧を印加させ、静電引力を利用して錘部51を振動させる。この際、錘部51は、上部リッド基板61及び下部リッド基板62に対して励振ギャップGが空いた状態でビーム52に支持されているので、密閉室67内で両リッド基板61、62に接触することなく振動する。そして、錘部51は、この振動状態で角速度を受けると、ビーム52を回転中心として捩じれて変位する。すると、検出電極54は、錘部51との距離変化を静電容量の変化としてフィードスルー部68を介して外部に出力する。その結果、X軸及びY軸の2軸回りの角速度を検出することができる。   A case where the angular velocity is detected by the electronic device 50 configured as described above will be described. First, a voltage is applied to the excitation electrode 53 via the feedthrough portion 68, and the weight portion 51 is vibrated using electrostatic attraction. At this time, the weight portion 51 is supported by the beam 52 with the excitation gap G open with respect to the upper lid substrate 61 and the lower lid substrate 62, so that it contacts the lid substrates 61 and 62 in the sealed chamber 67. Vibrate without doing. When the weight portion 51 receives an angular velocity in this vibration state, the weight portion 51 is twisted and displaced with the beam 52 as the rotation center. Then, the detection electrode 54 outputs the change in the distance from the weight part 51 to the outside through the feedthrough part 68 as a change in capacitance. As a result, angular velocities around the two axes of the X axis and the Y axis can be detected.

次に、このように構成された電子デバイス50の製造方法について、図19から図33を参照しながら以下に説明する。図19から図33は、真空パッケージ60を製造する際の各工程を示す断面図である。なお、これら図19から図33は、図17に示すA−A線に沿った断面を示す図である。また以下に示す製造工程は、多数の電子デバイス50を製造可能なサイズのSOI基板63及び両リッド基板61、62によって行われ、最終的に微小な電子デバイス50に固片化されるものであるが、説明を簡略化するため、単体の電子デバイス50を製造するものとして図示している。   Next, a method for manufacturing the electronic device 50 configured as described above will be described below with reference to FIGS. FIG. 19 to FIG. 33 are cross-sectional views showing the respective steps in manufacturing the vacuum package 60. FIGS. 19 to 33 are cross-sectional views taken along line AA shown in FIG. Further, the manufacturing process shown below is performed by the SOI substrate 63 and the lid substrates 61 and 62 having a size capable of manufacturing a large number of electronic devices 50, and finally is separated into minute electronic devices 50. However, in order to simplify the description, the single electronic device 50 is illustrated as being manufactured.

本実施形態の電子デバイス50の製造方法は、半導体基板形成工程と、リッド基板形成工程と、エッチング工程と、接合工程と、真空工程と、封止工程と、めっき工程とを適宜行って製造する方法である。
なお、これら各工程のうち、真空工程、封止工程及びめっき工程を除く各工程は、同時に行ってもよく、工程順番は限定されるものではない。本実施形態では、上部リッド基板61をSOI基板63に先に接合した後に、エッチング工程を行い、その後、下部リッド基板62を接合する場合を例に挙げて説明する。
The manufacturing method of the electronic device 50 of the present embodiment is manufactured by appropriately performing a semiconductor substrate forming process, a lid substrate forming process, an etching process, a bonding process, a vacuum process, a sealing process, and a plating process. Is the method.
In addition, among these each process, each process except a vacuum process, a sealing process, and a plating process may be performed simultaneously, and process order is not limited. In the present embodiment, an example will be described in which the upper lid substrate 61 is first bonded to the SOI substrate 63, an etching process is performed, and then the lower lid substrate 62 is bonded.

初めに、SOI基板63に排気溝70及び収納室69をそれぞれ形成する半導体基板形成工程を行う。また、本工程では同時に、錘部51、ビーム52、フレーム63a及びアイランド63bの上部部分を形成する。まず、図19に示すSOI基板63を用意する。なお、SOI基板63を用いることで、BOX層65をエッチングストップとして利用できるので、ビーム52の厚さをシリコン活性層66の厚さで決定でき、所望の振動特性を容易に得やすい利点がある。   First, a semiconductor substrate forming process for forming the exhaust groove 70 and the storage chamber 69 in the SOI substrate 63 is performed. At the same time, in this step, the upper portions of the weight 51, the beam 52, the frame 63a, and the island 63b are formed. First, an SOI substrate 63 shown in FIG. 19 is prepared. By using the SOI substrate 63, the BOX layer 65 can be used as an etching stop, so that the thickness of the beam 52 can be determined by the thickness of the silicon active layer 66, and desired vibration characteristics can be easily obtained. .

次に、フォトリソ技術やエッチング等の半導体加工技術により、図20に示すように、SOI基板63のシリコン活性層66上に排気溝70を形成する。この際、エッチングとしては、TMAH(Tetramethyl ammonium hydroxid:水酸化テトラメチルアンモニウム)によるウェットエッチング、或いは、RIE(Reactive Ion Etching)によるドライエッチングが簡便である。なお、TMAHでウェットエッチングを行う場合には、SiO膜、RIEでドライエッチングを行う場合には、フォトレジストをマスクとして用いれば良い。 Next, as shown in FIG. 20, an exhaust groove 70 is formed on the silicon active layer 66 of the SOI substrate 63 by a semiconductor processing technique such as photolithography or etching. At this time, as etching, wet etching with TMAH (Tetramethyl ammonium hydroxid) or dry etching with RIE (Reactive Ion Etching) is simple. When wet etching is performed with TMAH, a SiO 2 film and when dry etching is performed with RIE, a photoresist may be used as a mask.

また、排気溝70の深さは、後に成膜する絶縁膜72の厚さ以下が好ましい。ここで、後に成膜する絶縁膜72の厚さは、応力の関係から例えば数μm〜20μm程度である。但し、貫通孔71の奥に進むにつれて成膜状況が若干劣り、膜厚が半分以下になると予想される。そのため、排気溝70の深さとして、約0.5μm〜2μm程度の範囲内で形成することがより好ましい。   The depth of the exhaust groove 70 is preferably equal to or less than the thickness of the insulating film 72 to be formed later. Here, the thickness of the insulating film 72 to be formed later is, for example, about several μm to 20 μm because of stress. However, as the depth of the through hole 71 is increased, the film formation state is slightly inferior, and the film thickness is expected to be half or less. Therefore, it is more preferable that the depth of the exhaust groove 70 is formed within a range of about 0.5 μm to 2 μm.

次いで、図21に示すように、シリコン活性層66上に収納室69と、錘部51と上部リッド基板61との間の励振ギャップGとをそれぞれウェットエッチングやドライエッチング等の半導体加工技術により形成する。この際、収納室69を排気溝70よりも深く形成すると共に、貫通孔71の開口の直径よりも幅広に形成する。例えば、深さが2μm以上で、幅が5μm程度に形成することが好ましい。   Next, as shown in FIG. 21, a storage chamber 69 and an excitation gap G between the weight portion 51 and the upper lid substrate 61 are formed on the silicon active layer 66 by a semiconductor processing technique such as wet etching or dry etching. To do. At this time, the storage chamber 69 is formed deeper than the exhaust groove 70 and wider than the diameter of the opening of the through hole 71. For example, it is preferable that the depth is 2 μm or more and the width is about 5 μm.

次いで、図22に示すように、ウェットエッチングやドライエッチング等の半導体加工技術により、シリコン支持層64上に錘部51と下部リッド基板62との間の励振ギャップGを形成する。なお、上述した工程順番は、前後しても構わない。
次いで、図23に示すように、ウェットエッチングやドライエッチング等の半導体加工技術により、シリコン活性層66のうち、フレーム63a、ビーム52、錘部51及びアイランド63b以外の領域を除去する。続いて、図24に示すように、露出したBOX層65をウェットエッチングやドライエッチング等の半導体加工技術により除去する。
Next, as shown in FIG. 22, an excitation gap G between the weight portion 51 and the lower lid substrate 62 is formed on the silicon support layer 64 by a semiconductor processing technique such as wet etching or dry etching. Note that the above-described process order may be changed.
Next, as shown in FIG. 23, regions other than the frame 63a, the beam 52, the weight portion 51, and the island 63b in the silicon active layer 66 are removed by a semiconductor processing technique such as wet etching or dry etching. Subsequently, as shown in FIG. 24, the exposed BOX layer 65 is removed by a semiconductor processing technique such as wet etching or dry etching.

これにより、排気溝70及び収納室69がそれぞれ形成されると共に、錘部51、ビーム52、フレーム63a及びアイランド63bの上部部分を形成することができる。この時点で、半導体基板形成工程が終了する。   Thereby, the exhaust groove 70 and the storage chamber 69 are formed, and the upper portion of the weight portion 51, the beam 52, the frame 63a, and the island 63b can be formed. At this point, the semiconductor substrate forming process is completed.

また、上記工程と同時或いは前後して、上部リッド基板61に貫通孔71を形成するリッド基板形成工程を行う。また、本工程では同時に検出電極54を形成する。まず、図25に示す上部リッド基板61を用意した後、サンドブラスト、超音波加工やレーザ照射によって、図26に示すように、貫通孔71をそれぞれ形成する。この際、貫通孔71が断面テーパ状である円錐状になるように形成する。特に、サンドブラストによって孔を形成することで、安価で簡便なうえ効率良く加工できることに加え、順テーパ状に貫通孔71を形成できるので、好ましい方法である。   Further, a lid substrate forming step for forming the through hole 71 in the upper lid substrate 61 is performed simultaneously with or before or after the above step. In this step, the detection electrode 54 is formed at the same time. First, after preparing the upper lid substrate 61 shown in FIG. 25, through holes 71 are formed as shown in FIG. 26 by sand blasting, ultrasonic processing, or laser irradiation. At this time, the through hole 71 is formed in a conical shape having a tapered cross section. In particular, the formation of the holes by sandblasting is a preferable method because the through holes 71 can be formed in a forward tapered shape in addition to being inexpensive, simple and efficient.

次いで、図27に示すように、上部リッド基板61の内面に導電膜により検出電極54を形成する。この導電膜としては、Al、Cr、Pt、Cu、Wのうち少なくとも1つを含む材料で、少なくとも1層以上からなるものである。なお、層が複数の場合には、各層の材料は異なっていても構わない。そして、スパッタやMOCVD等でこれら導電膜を一旦上部リッド基板61の表面全体に成膜した後、ウェットエッチングやドライエッチング、或いは、リフトオフによりパターニングする。これにより、検出電極54を形成することができる。この検出電極54を形成した時点で、リッド基板形成工程が終了する。   Next, as shown in FIG. 27, the detection electrode 54 is formed on the inner surface of the upper lid substrate 61 with a conductive film. The conductive film is made of a material containing at least one of Al, Cr, Pt, Cu, and W, and includes at least one layer. In addition, when there are a plurality of layers, the material of each layer may be different. These conductive films are once formed on the entire surface of the upper lid substrate 61 by sputtering, MOCVD, or the like, and then patterned by wet etching, dry etching, or lift-off. Thereby, the detection electrode 54 can be formed. When the detection electrode 54 is formed, the lid substrate forming process is completed.

次いで、上部リッド基板61を先にSOI基板63に接合する接合工程を行う。即ち、図28に示すように、貫通孔71が形成された上部リッド基板61を、排気溝70及び収納室69が形成されたSOI基板63の一方の面に重ね合わせた後、上部リッド基板61とSOI基板63とを、例えば陽極接合により接合する。但し、この場合には、上部リッド基板61がホウ珪酸ガラスやソーダライムガラス等の場合である。また、陽極接合時を行う際の条件としては、例えば、温度が400℃程度で、電圧が100V程度である。これにより、上部リッド基板61とSOI基板63とを、容易且つ強固に接合することができる。
なお、陽極接合時に検出電極54に影響を与えないように温度に注意しながら接合を行う。例えば、Alの導電膜で検出電極54を形成した場合には、400℃以下の温度で接合を行う。
Next, a bonding process for bonding the upper lid substrate 61 to the SOI substrate 63 first is performed. That is, as shown in FIG. 28, the upper lid substrate 61 in which the through hole 71 is formed is overlaid on one surface of the SOI substrate 63 in which the exhaust groove 70 and the storage chamber 69 are formed, and then the upper lid substrate 61 is placed. Are bonded to the SOI substrate 63 by, for example, anodic bonding. However, in this case, the upper lid substrate 61 is made of borosilicate glass or soda lime glass. As conditions for performing anodic bonding, for example, the temperature is about 400 ° C. and the voltage is about 100V. Thereby, the upper lid substrate 61 and the SOI substrate 63 can be easily and firmly bonded.
Note that the bonding is performed while paying attention to the temperature so as not to affect the detection electrode 54 during the anodic bonding. For example, when the detection electrode 54 is formed of an Al conductive film, bonding is performed at a temperature of 400 ° C. or lower.

次いで、SOI基板63のシリコン支持層64を所定領域だけエッチングして、上部だけ形成しておいたフレーム63a、アイランド63b、錘部51及びビーム52をそれぞれ形成するエッチング工程を行う。
即ち、図29に示すように、SOI基板63の他方の面側から、フレーム63a、錘部51、ビーム52及びアイランド63b以外の領域をウェットエッチングやドライエッチング等の半導体加工技術により除去する。これにより、フレーム63a、アイランド63b、錘部51及びビーム52をそれぞれ形成することができる。また、フレーム63aで囲まれた空間が、後に下部リッド基板62を接合した際に密閉室67となる。また先ほど形成した排気溝70が密閉室67となるフレーム63a内の空間に連通した状態となる。更に先ほど形成した収納室69を一端側に有するアイランド63bが、密閉室67となる空間内に設けられた状態となる。
なお、エッチングを行う際に、ボッシュプロセスを用いた深堀エッチング(Deep RIE)を適用すると、垂直に近い角度でシリコン支持層64を加工できるので、より高精度な加工を行うことができる。
Next, an etching process is performed in which the silicon support layer 64 of the SOI substrate 63 is etched only in a predetermined region to form the frame 63a, the island 63b, the weight portion 51, and the beam 52 that are formed only on the upper portion.
That is, as shown in FIG. 29, regions other than the frame 63a, the weight portion 51, the beam 52, and the island 63b are removed from the other surface side of the SOI substrate 63 by a semiconductor processing technique such as wet etching or dry etching. Thereby, the frame 63a, the island 63b, the weight portion 51, and the beam 52 can be formed. Further, the space surrounded by the frame 63a becomes a sealed chamber 67 when the lower lid substrate 62 is joined later. Further, the exhaust groove 70 formed earlier communicates with the space in the frame 63 a serving as the sealed chamber 67. Further, the island 63 b having the storage chamber 69 formed on one end side is provided in the space to be the sealed chamber 67.
In addition, when deep etching (Deep RIE) using a Bosch process is applied when etching is performed, the silicon support layer 64 can be processed at an angle close to vertical, and therefore, highly accurate processing can be performed.

次いで、下部リッド基板62をSOI基板63の他方の面に接合する接合工程を行う。但し、その前に下部リッド基板62に励振電極53を形成する。即ち、図30に示す下部リッド基板62を用意した後、図31に示すように、下部リッド基板62の内面に励振電極53を形成する。この際、上述した検出電極54と同様の方法で励振電極53を形成する。   Next, a bonding process for bonding the lower lid substrate 62 to the other surface of the SOI substrate 63 is performed. However, before that, the excitation electrode 53 is formed on the lower lid substrate 62. That is, after the lower lid substrate 62 shown in FIG. 30 is prepared, the excitation electrode 53 is formed on the inner surface of the lower lid substrate 62 as shown in FIG. At this time, the excitation electrode 53 is formed by the same method as the detection electrode 54 described above.

励振電極53を形成した後、図32に示すように、下部リッド基板62をSOI基板63の他方の面に重ね合わせる。そして、上述した上部リッド基板61の接合時と同様の方法で、下部リッド基板62を接合する。なお、下部リッド基板62を接合した時点で、接合工程が終了する。
下部リッド基板62を接合することで、フレーム63aで囲まれた空間が密閉室67となり、該密閉室67内に設けられたアイランド63bの両端が上部リッド基板61及び下部リッド基板62に接した状態となる。また、密閉室67が、排気溝70及び貫通孔71を介して外部に連通した状態となる。
After the excitation electrode 53 is formed, the lower lid substrate 62 is overlaid on the other surface of the SOI substrate 63 as shown in FIG. Then, the lower lid substrate 62 is bonded by the same method as that for bonding the upper lid substrate 61 described above. Note that when the lower lid substrate 62 is bonded, the bonding process is completed.
By joining the lower lid substrate 62, the space surrounded by the frame 63a becomes a sealed chamber 67, and both ends of the island 63b provided in the sealed chamber 67 are in contact with the upper lid substrate 61 and the lower lid substrate 62. It becomes. Further, the sealed chamber 67 communicates with the outside through the exhaust groove 70 and the through hole 71.

次いで、排気溝70及び貫通孔71を介して密閉室67を真空状態にする真空工程を行う。即ち、両リッド基板61、62に接合されたSOI基板63を図示しないチャンバ等の真空槽に内に入れた後、真空引きを行う。この際、上述したように、密閉室67は、排気溝70及び貫通孔71を介して外部に連通しているので、確実に真空引きされる。   Next, a vacuum process is performed in which the sealed chamber 67 is evacuated through the exhaust groove 70 and the through hole 71. That is, the SOI substrate 63 bonded to both the lid substrates 61 and 62 is put into a vacuum chamber such as a chamber (not shown) and then evacuated. At this time, as described above, since the sealed chamber 67 communicates with the outside via the exhaust groove 70 and the through hole 71, it is surely evacuated.

そして、この真空引きを一定時間行った後、排気溝70を塞ぐ膜厚で上部リッド基板62の表面に絶縁膜72を成膜して、密閉室67を真空封止する封止工程を行う。即ち、真空中において、上部リッド基板61の表面にTEOS等の絶縁膜72を、排気溝70よりも膜厚が厚くなるように成膜する。この際、貫通孔71の奥に進むにつれて膜厚が薄くなるので、最低でも排気溝70以上の膜厚が必要であり、約20μm程度の膜厚で絶縁膜72を成膜することが好ましい。   Then, after performing this evacuation for a certain time, an insulating film 72 is formed on the surface of the upper lid substrate 62 with a film thickness that closes the exhaust groove 70, and a sealing process for vacuum-sealing the sealed chamber 67 is performed. That is, an insulating film 72 such as TEOS is formed on the surface of the upper lid substrate 61 so as to be thicker than the exhaust groove 70 in a vacuum. At this time, since the film thickness decreases as it goes deeper into the through hole 71, the film thickness is required to be at least as large as the exhaust groove 70, and it is preferable to form the insulating film 72 with a film thickness of about 20 μm.

これにより、図33に示すように、上部リッド基板61の表面はもちろんのこと、貫通孔71の内周面に絶縁膜72が成膜される。また、貫通孔71を通じて収納室69にも絶縁膜72が落ち込んで溜まり始める。そして、この落ち込んだ絶縁膜72が排気溝70を塞いで封止する。これにより、密閉室67を真空封止することができる。しかしながら、収納室69自体は排気溝70よりも深く形成されているので、絶縁膜72は収納室69の底部に収納された状態となる。つまり、絶縁膜72は分断された状態となり、収納室69全体が塞がることはない。従って、収納室69と貫通孔71とを連通したままの状態にすることができる。   Thus, as shown in FIG. 33, the insulating film 72 is formed on the inner peripheral surface of the through hole 71 as well as the surface of the upper lid substrate 61. In addition, the insulating film 72 falls into the storage chamber 69 through the through hole 71 and starts to accumulate. The depressed insulating film 72 closes and seals the exhaust groove 70. Thereby, the sealed chamber 67 can be vacuum-sealed. However, since the storage chamber 69 itself is formed deeper than the exhaust groove 70, the insulating film 72 is stored in the bottom of the storage chamber 69. That is, the insulating film 72 is divided and the entire storage chamber 69 is not blocked. Accordingly, the storage chamber 69 and the through hole 71 can be kept in communication with each other.

次いで、封止工程が終了した後、スルーホールである貫通孔71内にフィードスルー部68を形成するめっき工程を行う。即ち、電気めっきや無電解めっきを行って、収納室69及び貫通孔71を埋めるように導電性材料を成長させてフィードスルー部68を形成する。   Next, after the sealing process is completed, a plating process for forming the feedthrough portion 68 in the through hole 71 which is a through hole is performed. That is, electrofeeding or electroless plating is performed to grow a conductive material so as to fill the storage chamber 69 and the through hole 71, thereby forming the feedthrough portion 68.

具体的には、一旦無電解めっきを施し、その後電気めっきで貫通孔71及び収納室69を埋め、不要な部分を除去することでフィードスルー部68を形成する。なお、無電解めっきとしては、銅(硫酸銅水溶液+還元剤)、ニッケル(硫酸ニッケル水溶液、又は、塩化ニッケル水溶液+還元剤)、金(金シアン錯体水溶液+還元剤)や銀(シアン化銀水溶液+還元剤)等を用いる。   Specifically, electroless plating is performed once, and then the through hole 71 and the storage chamber 69 are filled by electroplating, and unnecessary portions are removed to form the feedthrough portion 68. Electroless plating includes copper (copper sulfate aqueous solution + reducing agent), nickel (nickel sulfate aqueous solution or nickel chloride aqueous solution + reducing agent), gold (gold cyanide complex aqueous solution + reducing agent) and silver (silver cyanide). (Aqueous solution + reducing agent) or the like is used.

或いは、図示しないアイランド63bへの電圧印加配線から収納室69に接するアイランド63bの端部に電圧を印加して、直接収納室69側から電気めっきを成長させることでフィードスルー部68を形成する。例えば、硫酸ニッケルや塩化ニッケル等の溶液中で負電圧を印加し、ニッケルめっき物を成長させることでフィードスルー部68を形成する。又は、ピロリン酸銅や硫酸銅等の溶液中で負電圧を印加し、銅めっき物を成長させることでフィードスルー部68を形成する。なお、成長させるめっき物としは、金、ロジウム、パラジウムや白金等でも構わない。この際使用するめっき溶液は、金の場合には、ジシアノ金(I)酸カリウム水溶液が、ロジウムの場合には、ロジウムと硫酸やロジウムとリン酸等の溶液が、パラジウムの場合には、ジニトロジアンミンパラジウム(II)(PD(NH3)2(NO2)2水溶液が、白金の場合には、白金とジアミノ亜硝酸等の溶液が使用される。   Alternatively, a feed-through portion 68 is formed by applying a voltage to the end portion of the island 63b in contact with the storage chamber 69 from a voltage application wiring to the island 63b (not shown) and directly growing electroplating from the storage chamber 69 side. For example, the feedthrough portion 68 is formed by applying a negative voltage in a solution such as nickel sulfate or nickel chloride to grow a nickel plating product. Or the feedthrough part 68 is formed by applying a negative voltage in solutions, such as copper pyrophosphate and copper sulfate, and growing a copper plating thing. The plated product to be grown may be gold, rhodium, palladium, platinum or the like. In the case of gold, the plating solution used is a potassium dicyanogold (I) acid aqueous solution. In the case of rhodium, a solution of rhodium and sulfuric acid or rhodium and phosphoric acid is used. When the diamminepalladium (II) (PD (NH3) 2 (NO2) 2 aqueous solution is platinum, a solution of platinum and diaminonitrite is used.

上記めっき工程を行うことで、図18に示す電子デバイス50を製造することができる。このように製造された電子デバイス50の真空パッケージ60は、上述した第3実施形態の真空パッケージ30と同様の作用効果を奏することができる。即ち、この真空パッケージ60は、密閉室67の真空度が向上しており高性能化が図られている。また、工数をかけずに効率良く製造されているので低コスト化が図られている。更には、貫通孔71の1つが排気孔を兼ねているので、上部リッド基板61の耐久性が向上しており、信頼性の向上化が図られていると共に、小型化とされている。
また、本実施形態の電子デバイス50によれば、密閉室67の真空度が向上している真空パッケージ60を備えているので、高感度に角速度を検出することができ、信頼性の向上化を図ることができる。また、小型化及び低コスト化を図ることができる。
The electronic device 50 shown in FIG. 18 can be manufactured by performing the said plating process. The vacuum package 60 of the electronic device 50 manufactured in this way can exhibit the same effects as the vacuum package 30 of the third embodiment described above. In other words, the vacuum package 60 is improved in the degree of vacuum in the sealed chamber 67 and is improved in performance. Moreover, since it is efficiently manufactured without man-hours, cost reduction is achieved. Furthermore, since one of the through holes 71 also serves as an exhaust hole, the durability of the upper lid substrate 61 is improved, the reliability is improved, and the size is reduced.
In addition, according to the electronic device 50 of the present embodiment, the vacuum package 60 in which the degree of vacuum of the sealed chamber 67 is improved is provided, so that the angular velocity can be detected with high sensitivity, and the reliability is improved. Can be planned. Moreover, size reduction and cost reduction can be achieved.

なお、本実施形態では、上記第3実施形態で説明した真空パッケージを備えた電子デバイス50を例にしたが、この場合に限られず、第1実施形態や第2実施形態で説明した真空パッケージ1、20を備えた電子デバイスであっても構わない。   In this embodiment, the electronic device 50 including the vacuum package described in the third embodiment is taken as an example. However, the present invention is not limited to this, and the vacuum package 1 described in the first embodiment and the second embodiment is used. , 20 may be used.

なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。   The technical scope of the present invention is not limited to the above embodiment, and various modifications can be made without departing from the spirit of the present invention.

例えば、上記実施形態では、電子デバイス50の一例として素子を錘部51とし、該錘部51を励振させることで角速度を検出する角速度センサを例にしたが、この場合に限られるものではない。例えば、錘部51を励振させずに、単に加速度を検出する加速度センサとしても構わない。更には、素子を錘部51としたが、デバイスに応じて密閉室67内に配置すれば、圧力センサや発振器やフィルタ等を電子デバイスとすることができる。   For example, in the above-described embodiment, the element is the weight 51 as an example of the electronic device 50, and the angular velocity sensor that detects the angular velocity by exciting the weight 51 is taken as an example. However, the present invention is not limited to this case. For example, an acceleration sensor that simply detects acceleration without exciting the weight 51 may be used. Furthermore, although the element is the weight portion 51, if it is arranged in the sealed chamber 67 according to the device, a pressure sensor, an oscillator, a filter, or the like can be used as an electronic device.

本発明に係る第1実施形態の真空パッケージの断面図である。It is sectional drawing of the vacuum package of 1st Embodiment which concerns on this invention. 図1に示す真空パッケージの製造方法を示した工程図であって、半導体基板の断面図である。It is process drawing which showed the manufacturing method of the vacuum package shown in FIG. 1, Comprising: It is sectional drawing of a semiconductor substrate. 図1に示す真空パッケージの製造方法を示した工程図であって、図2に示す状態から排気溝を形成した状態を示す図である。FIG. 3 is a process diagram illustrating a manufacturing method of the vacuum package illustrated in FIG. 1, and is a diagram illustrating a state where an exhaust groove is formed from the state illustrated in FIG. 2. 図1に示す真空パッケージの製造方法を示した工程図であって、図3に示す状態から収納室を形成した状態を示す図である。It is process drawing which showed the manufacturing method of the vacuum package shown in FIG. 1, Comprising: It is a figure which shows the state which formed the storage chamber from the state shown in FIG. 図1に示す真空パッケージの製造方法を示した工程図であって、上部リッド基板の断面図である。FIG. 5 is a process diagram illustrating a manufacturing method of the vacuum package illustrated in FIG. 1, and is a cross-sectional view of an upper lid substrate. 図1に示す真空パッケージの製造方法を示した工程図であって、図5に示す状態から排気孔及び貫通孔を形成した状態を示す図である。It is process drawing which showed the manufacturing method of the vacuum package shown in FIG. 1, Comprising: It is a figure which shows the state which formed the exhaust hole and the through-hole from the state shown in FIG. 図1に示す真空パッケージの製造方法を示した工程図であって、排気孔及び貫通孔を形成した上部リッド基板を、排気溝及び収納室が形成された半導体基板の一方の面に接合した状態を示す図である。FIG. 2 is a process diagram illustrating a manufacturing method of the vacuum package shown in FIG. 1, in which an upper lid substrate in which exhaust holes and through holes are formed is joined to one surface of a semiconductor substrate in which exhaust grooves and storage chambers are formed. FIG. 図1に示す真空パッケージの製造方法を示した工程図であって、図7に示す状態から、半導体基板にフレーム及びアイランドを形成した状態を示す図である。FIG. 8 is a process diagram illustrating a manufacturing method of the vacuum package illustrated in FIG. 1, and illustrates a state in which a frame and an island are formed on a semiconductor substrate from the state illustrated in FIG. 7. 図1に示す真空パッケージの製造方法を示した工程図であって、下部リッド基板の断面図である。FIG. 6 is a process diagram illustrating a manufacturing method of the vacuum package illustrated in FIG. 1, and is a cross-sectional view of a lower lid substrate. 図1に示す真空パッケージの製造方法を示した工程図であって、下部リッド基板を半導体基板の他方の面に接合した状態を示す図である。It is process drawing which showed the manufacturing method of the vacuum package shown in FIG. 1, Comprising: It is a figure which shows the state which joined the lower lid board | substrate to the other surface of the semiconductor substrate. 図1に示す真空パッケージの製造方法を示した工程図であって、図10に示す状態から、上部リッド基板に絶縁膜を成膜した状態を示す図である。FIG. 11 is a process diagram illustrating a method of manufacturing the vacuum package illustrated in FIG. 1, and illustrates a state in which an insulating film is formed on the upper lid substrate from the state illustrated in FIG. 10. 本発明に係る第2実施形態の真空パッケージの断面図である。It is sectional drawing of the vacuum package of 2nd Embodiment which concerns on this invention. 図12に示す真空パッケージの変形例を示す断面図である。It is sectional drawing which shows the modification of the vacuum package shown in FIG. 本発明に係る第3実施形態の真空パッケージの断面図である。It is sectional drawing of the vacuum package of 3rd Embodiment which concerns on this invention. 図14に示す真空パッケージの変形例を示す断面図である。It is sectional drawing which shows the modification of the vacuum package shown in FIG. 本発明に係る第4実施形態の電子デバイスの分解斜視図である。It is a disassembled perspective view of the electronic device of 4th Embodiment which concerns on this invention. 図16に示す電子デバイスのSOI基板を、上部リッド基板を透過しながら上方から見た平面図である。FIG. 17 is a plan view of the SOI substrate of the electronic device shown in FIG. 16 as viewed from above while passing through the upper lid substrate. 図17に示すA−A線に沿った断面図である。It is sectional drawing along the AA shown in FIG. 図18に示す電子デバイスの製造方法を示した工程図であって、SOI基板の断面図である。It is process drawing which showed the manufacturing method of the electronic device shown in FIG. 18, Comprising: It is sectional drawing of a SOI substrate. 図18に示す電子デバイスの製造方法を示した工程図であって、図19に示す状態からシリコン活性層上に排気溝を形成した状態を示す図である。FIG. 20 is a process diagram illustrating a method of manufacturing the electronic device illustrated in FIG. 18, and illustrates a state where an exhaust groove is formed on the silicon active layer from the state illustrated in FIG. 19. 図18に示す電子デバイスの製造方法を示した工程図であって、図20に示す状態から収納室及び励振ギャップを形成した状態を示す図である。It is process drawing which showed the manufacturing method of the electronic device shown in FIG. 18, Comprising: It is a figure which shows the state which formed the storage chamber and the excitation gap from the state shown in FIG. 図18に示す電子デバイスの製造方法を示した工程図であって、図21に示す状態からシリコン支持層上に励振ギャップを形成した状態を示す図である。It is process drawing which showed the manufacturing method of the electronic device shown in FIG. 18, Comprising: It is a figure which shows the state which formed the excitation gap on the silicon | silicone support layer from the state shown in FIG. 図18に示す電子デバイスの製造方法を示した工程図であって、図22に示す状態からシリコン支持層上に、フレーム、錘部及びアイランドの上部部分を形成した状態を示す図である。FIG. 23 is a process diagram showing a method of manufacturing the electronic device shown in FIG. 18, and shows a state in which a frame, a weight part, and an upper part of an island are formed on the silicon support layer from the state shown in FIG. 22. 図18に示す電子デバイスの製造方法を示した工程図であって、図23に示す状態から露出したBOX層を除去した状態を示す図である。FIG. 24 is a process diagram illustrating a method for manufacturing the electronic device illustrated in FIG. 18, and illustrates a state where an exposed BOX layer is removed from the state illustrated in FIG. 23. 図18に示す電子デバイスの製造方法を示した工程図であって、上部リッド基板の断面図である。FIG. 19 is a process diagram illustrating a method of manufacturing the electronic device illustrated in FIG. 18, and is a cross-sectional view of an upper lid substrate. 図18に示す電子デバイスの製造方法を示した工程図であって、図25に示す状態から貫通孔を形成した状態を示す図である。It is process drawing which showed the manufacturing method of the electronic device shown in FIG. 18, Comprising: It is a figure which shows the state which formed the through-hole from the state shown in FIG. 図18に示す電子デバイスの製造方法を示した工程図であって、図26に示す状態から検出電極を形成した状態を示す図である。It is process drawing which showed the manufacturing method of the electronic device shown in FIG. 18, Comprising: It is a figure which shows the state which formed the detection electrode from the state shown in FIG. 図18に示す電子デバイスの製造方法を示した工程図であって、貫通孔を形成した上部リッド基板を、排気溝等が形成されたSOI基板の一方の面に接合した状態を示す図である。FIG. 19 is a process diagram illustrating a method of manufacturing the electronic device illustrated in FIG. 18, illustrating a state where an upper lid substrate having a through hole is bonded to one surface of an SOI substrate having an exhaust groove and the like. . 図18に示す電子デバイスの製造方法を示した工程図であって、図28に示す状態から、SOI基板にフレーム、錘部及びアイランドを形成した状態を示す図である。It is process drawing which showed the manufacturing method of the electronic device shown in FIG. 18, Comprising: It is a figure which shows the state which formed the flame | frame, the weight part, and the island in the SOI substrate from the state shown in FIG. 図18に示す電子デバイスの製造方法を示した工程図であって、下部リッド基板の断面図である。FIG. 19 is a process diagram illustrating a method for manufacturing the electronic device illustrated in FIG. 18, and is a cross-sectional view of a lower lid substrate. 図18に示す電子デバイスの製造方法を示した工程図であって、図30に示す状態から励振電極を形成した状態を示す図である。It is process drawing which showed the manufacturing method of the electronic device shown in FIG. 18, Comprising: It is a figure which shows the state which formed the excitation electrode from the state shown in FIG. 図18に示す電子デバイスの製造方法を示した工程図であって、下部リッド基板を半導体基板の他方の面に接合した状態を示す図である。It is process drawing which showed the manufacturing method of the electronic device shown in FIG. 18, Comprising: It is a figure which shows the state which joined the lower lid board | substrate to the other surface of the semiconductor substrate. 図18に示す電子デバイスの製造方法を示した工程図であって、図32に示す状態から、上部リッド基板に絶縁膜を成膜した状態を示す図である。FIG. 33 is a process diagram showing the manufacturing method of the electronic device shown in FIG. 18, and shows a state where an insulating film is formed on the upper lid substrate from the state shown in FIG. 32. 従来の真空パッケージの一例を示した断面図である。It is sectional drawing which showed an example of the conventional vacuum package.

符号の説明Explanation of symbols

1、20、30、40、60 真空パッケージ
2、61 上部リッド基板(第1のリッド基板)
3、62 下部リッド基板(第2のリッド基板)
4 半導体基板
4a、63a フレーム(枠部)
4b、63b アイランド(支柱部)
5、67 密閉室
6、68 フィードスルー部
10、69 収納室
11、70 排気溝
12、71 貫通孔
13、72 絶縁膜
14 排気孔
50 電子デバイス
51 錘部(素子)
52 ビーム(梁部)
53 励振電極
54 検出電極
63 SOI基板(半導体基板)
1, 20, 30, 40, 60 Vacuum package 2, 61 Upper lid substrate (first lid substrate)
3, 62 Lower lid substrate (second lid substrate)
4 Semiconductor substrate 4a, 63a Frame (frame part)
4b, 63b Island (support)
5, 67 Sealed chamber 6, 68 Feedthrough portion 10, 69 Storage chamber 11, 70 Exhaust groove 12, 71 Through hole 13, 72 Insulating film 14 Exhaust hole 50 Electronic device 51 Weight portion (element)
52 Beam
53 Excitation electrode 54 Detection electrode 63 SOI substrate (semiconductor substrate)

Claims (10)

所定間隔を空けた状態で互いに平行配置された絶縁性の第1のリッド基板及び第2のリッド基板と、これら両リッド基板の間に挟まれた状態で接合され、枠状に形成された枠部と、該枠部と第1及び第2のリッド基板とで囲まれる密閉室内に設けられて両リッド基板に両端がそれぞれ接した支柱部と、を有する半導体基板とを備えた真空パッケージを製造する方法であって、
前記第1のリッド基板に排気孔及び貫通孔を形成するリッド基板形成工程と、
前記第1のリッド基板を前記半導体基板に重ねた際に、前記排気孔に連通するように半導体基板に排気溝を形成すると共に、前記貫通孔に連通するように半導体基板に収納室を形成する半導体基板形成工程と、
前記半導体基板を所定領域だけエッチングして、前記排気溝に連通する前記密閉室と、該密閉室の周囲を囲む前記枠部と、密閉室内に設けられて前記収納室を一端側に有する前記支柱部と、をそれぞれ形成するエッチング工程と、
前記第1のリッド基板を前記排気溝及び前記収納室が形成された前記半導体基板の一方の面に接合すると共に、前記第2のリッド基板を前記半導体基板の他方の面に接合する接合工程と、
前記排気溝及び前記排気孔を介して、前記密閉室を真空状態にする真空工程と、
真空中において、前記排気溝を塞ぐ膜厚で前記第1のリッド基板の表面に絶縁膜を成膜して、前記密閉室を真空封止する封止工程と、
前記収納室及び前記貫通孔を埋めるように導電性材料をめっきして、一端側が前記支柱部に電気的に接続されると共に他端側が外部に対して電気的に接続されるフィードスルー部を形成するめっき工程とを備え、
前記半導体基板形成工程の際に、前記排気溝よりも深く前記収納室を形成することで、前記封止工程時に前記絶縁膜の一部が収納室内に落ち込んで収納され、該絶縁膜が分断されることを特徴とする真空パッケージの製造方法。
An insulating first lid substrate and a second lid substrate arranged in parallel with each other at a predetermined interval, and a frame formed in a frame shape, joined in a state of being sandwiched between the two lid substrates. Manufacturing a vacuum package comprising: a semiconductor substrate having a portion, and a support portion provided in a sealed chamber surrounded by the frame portion and the first and second lid substrates and having both ends in contact with both lid substrates. A way to
A lid substrate forming step of forming an exhaust hole and a through hole in the first lid substrate;
When the first lid substrate is stacked on the semiconductor substrate, an exhaust groove is formed in the semiconductor substrate so as to communicate with the exhaust hole, and a storage chamber is formed in the semiconductor substrate so as to communicate with the through hole. A semiconductor substrate forming step;
Etching the semiconductor substrate only in a predetermined region, the sealed chamber communicating with the exhaust groove, the frame surrounding the periphery of the sealed chamber, and the support column provided in the sealed chamber and having the storage chamber on one end side And an etching process for forming the respective parts,
Joining the first lid substrate to one surface of the semiconductor substrate in which the exhaust groove and the storage chamber are formed, and joining the second lid substrate to the other surface of the semiconductor substrate; ,
A vacuum step of bringing the sealed chamber into a vacuum state via the exhaust groove and the exhaust hole;
A sealing step of vacuum-sealing the sealed chamber by forming an insulating film on the surface of the first lid substrate with a film thickness that closes the exhaust groove in a vacuum; and
A conductive material is plated so as to fill the storage chamber and the through hole, thereby forming a feedthrough portion in which one end side is electrically connected to the support column and the other end side is electrically connected to the outside. And a plating process to
By forming the storage chamber deeper than the exhaust groove during the semiconductor substrate forming step, a part of the insulating film falls into the storage chamber during the sealing step, and the insulating film is divided. A method for manufacturing a vacuum package, characterized in that:
前記リッド基板形成工程の際に、前記排気孔及び前記貫通孔を前記半導体基板に向かうにしたがい漸次径が縮径する円錐状に形成することを特徴とする請求項1に記載の真空パッケージの製造方法。   2. The vacuum package manufacturing method according to claim 1, wherein, in the lid substrate forming step, the exhaust hole and the through hole are formed in a conical shape with a diameter gradually decreasing toward the semiconductor substrate. Method. 所定間隔を空けた状態で互いに平行配置された絶縁性の第1のリッド基板及び第2のリッド基板と、これら両リッド基板の間に挟まれた状態で接合され、枠状に形成された枠部と、該枠部と第1及び第2のリッド基板とで囲まれる密閉室内に設けられて両リッド基板に両端がそれぞれ接した支柱部と、を有する半導体基板とを備えた真空パッケージを製造する方法であって、
前記第1のリッド基板に排気孔及び貫通孔を形成すると共に、該貫通孔に連通するように収納室を形成するリッド基板形成工程と、
前記第1のリッド基板を前記半導体基板に重ねた際に、前記排気孔に連通するように半導体基板に排気溝を形成する半導体基板形成工程と、
前記半導体基板を所定領域だけエッチングして、前記排気溝に連通する前記密閉室と、該密閉室の周囲を囲む前記枠部と、密閉室内に設けられて前記収納室に一端側が接する前記支柱部と、をそれぞれ形成するエッチング工程と、
前記第1のリッド基板を前記排気溝が形成された前記半導体基板の一方の面に接合すると共に、前記第2のリッド基板を前記半導体基板の他方の面に接合する接合工程と、
前記排気溝及び前記排気孔を介して、前記密閉室を真空状態にする真空工程と、
真空中において、前記排気溝を塞ぐ膜厚で前記第1のリッド基板の表面に絶縁膜を成膜して、前記密閉室を真空封止する封止工程と、
前記収納室及び前記貫通孔を埋めるように導電性材料をめっきして、一端側が前記支柱部に電気的に接続されると共に他端側が外部に対して電気的に接続されるフィードスルー部を形成するめっき工程とを備え、
前記半導体基板工程の際に、前記排気溝よりも深く前記収納室を形成することで、前記封止工程時に前記絶縁膜の一部が収納室内に落ち込んで収納され、該絶縁膜が分断されることを特徴とする真空パッケージの製造方法。
An insulating first lid substrate and a second lid substrate arranged in parallel with each other at a predetermined interval, and a frame formed in a frame shape, joined in a state of being sandwiched between the two lid substrates. Manufacturing a vacuum package comprising: a semiconductor substrate having a portion, and a support portion provided in a sealed chamber surrounded by the frame portion and the first and second lid substrates and having both ends in contact with both lid substrates. A way to
A lid substrate forming step of forming an exhaust hole and a through hole in the first lid substrate and forming a storage chamber so as to communicate with the through hole;
A semiconductor substrate forming step of forming an exhaust groove in the semiconductor substrate so as to communicate with the exhaust hole when the first lid substrate is overlaid on the semiconductor substrate;
The semiconductor substrate is etched only in a predetermined region, the sealed chamber communicating with the exhaust groove, the frame portion surrounding the sealed chamber, and the support column provided in the sealed chamber and having one end in contact with the storage chamber And an etching process for forming each of
Joining the first lid substrate to one surface of the semiconductor substrate in which the exhaust groove is formed, and joining the second lid substrate to the other surface of the semiconductor substrate;
A vacuum step of bringing the sealed chamber into a vacuum state via the exhaust groove and the exhaust hole;
A sealing step of vacuum-sealing the sealed chamber by forming an insulating film on the surface of the first lid substrate with a film thickness that closes the exhaust groove in a vacuum; and
A conductive material is plated so as to fill the storage chamber and the through hole, thereby forming a feedthrough portion in which one end side is electrically connected to the support column and the other end side is electrically connected to the outside. And a plating process to
By forming the storage chamber deeper than the exhaust groove during the semiconductor substrate process, a part of the insulating film falls into the storage chamber during the sealing process, and the insulating film is divided. A manufacturing method of a vacuum package characterized by the above.
前記リッド基板形成工程の際に、前記排気孔及び前記貫通孔を前記半導体基板に向かうにしたがい漸次径が縮径する円錐状に形成することを特徴とする請求項3に記載の真空パッケージの製造方法。   4. The vacuum package manufacturing method according to claim 3, wherein, in the lid substrate forming step, the exhaust hole and the through hole are formed in a conical shape with a diameter gradually decreasing toward the semiconductor substrate. Method. 前記リッド基板形成工程の際に、前記収納室を前記貫通孔に向かうにしたがい漸次径が縮径する円錐状に形成する請求項4に記載の真空パッケージの製造方法。.   5. The method of manufacturing a vacuum package according to claim 4, wherein, in the lid substrate forming step, the storage chamber is formed in a conical shape with a diameter gradually decreasing toward the through hole. . 前記リッド基板形成工程の際に、前記貫通孔に前記排気孔を兼用させ、
前記半導体基板形成工程の際に、前記排気溝を前記収納室に連通させるように前記支柱部に形成することを特徴とする請求項1から5のいずれか1項に記載の真空パッケージの製造方法。
During the lid substrate forming step, the exhaust hole is also used as the through hole,
The vacuum package manufacturing method according to any one of claims 1 to 5, wherein, in the semiconductor substrate forming step, the exhaust groove is formed in the support portion so as to communicate with the storage chamber. .
前記接合工程の際に、前記第1のリッド基板及び前記第2のリッド基板と前記半導体基板とを、陽極接合又は常温接合により接合することを特徴とする請求項1から6のいずれか1項に記載の真空パッケージの製造方法。   The said 1st lid substrate, the said 2nd lid substrate, and the said semiconductor substrate are joined by anodic bonding or normal temperature bonding in the said joining process. A method for manufacturing a vacuum package according to 1. 請求項1から7のいずれか1項に記載の真空パッケージの製造方法により製造されたことを特徴とする真空パッケージ。   A vacuum package manufactured by the method for manufacturing a vacuum package according to any one of claims 1 to 7. 請求項8に記載の真空パッケージと、
前記密閉室内に設けられた素子と、を有することを特徴とする電子デバイス。
A vacuum package according to claim 8;
And an element provided in the sealed chamber.
前記素子が、前記枠部に梁部を介して支持され、前記第1及び第2のリッド基板に対して所定の間隔を空けて配置された錘部であり、
前記支柱部に電気的に接続された状態で前記錘部に対向するように前記第2のリッド基板に形成され、前記錘部を静電引力を利用して励振させる励振電極と、
前記支柱部に電気的に接続された状態で前記錘部に対向するように前記第1のリッド基板に形成され、振動状態の前記錘部が角速度を受けて変位したときに、該錘部との距離変化を静電容量の変化として出力する検出電極とを備えている請求項9に記載の電子デバイス。
The element is a weight portion supported by the frame portion via a beam portion and disposed at a predetermined interval with respect to the first and second lid substrates,
An excitation electrode formed on the second lid substrate so as to face the weight portion in a state of being electrically connected to the support portion, and exciting the weight portion using electrostatic attraction;
Formed on the first lid substrate so as to be opposed to the weight portion in a state of being electrically connected to the column portion, and when the weight portion in a vibrating state receives an angular velocity and is displaced, The electronic device according to claim 9, further comprising a detection electrode that outputs a change in the distance as a change in capacitance.
JP2006267932A 2006-09-29 2006-09-29 Vacuum package, electronic device, and manufacturing method of vacuum package Expired - Fee Related JP4883688B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006267932A JP4883688B2 (en) 2006-09-29 2006-09-29 Vacuum package, electronic device, and manufacturing method of vacuum package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006267932A JP4883688B2 (en) 2006-09-29 2006-09-29 Vacuum package, electronic device, and manufacturing method of vacuum package

Publications (2)

Publication Number Publication Date
JP2008091417A JP2008091417A (en) 2008-04-17
JP4883688B2 true JP4883688B2 (en) 2012-02-22

Family

ID=39375306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006267932A Expired - Fee Related JP4883688B2 (en) 2006-09-29 2006-09-29 Vacuum package, electronic device, and manufacturing method of vacuum package

Country Status (1)

Country Link
JP (1) JP4883688B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4665959B2 (en) * 2007-11-30 2011-04-06 日本電気株式会社 Vacuum package
JP5115618B2 (en) 2009-12-17 2013-01-09 株式会社デンソー Semiconductor device
JP5845588B2 (en) 2011-02-09 2016-01-20 セイコーエプソン株式会社 Wavelength variable interference filter, optical module, optical analyzer, and wavelength variable interference filter manufacturing method
JP2016048176A (en) 2014-08-27 2016-04-07 セイコーエプソン株式会社 Physical quantity sensor, electronic equipment and mobile body
CN110948385B (en) * 2019-01-08 2020-08-14 华海清科股份有限公司 Elastic membrane for chemical mechanical polishing

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3139339B2 (en) * 1995-09-13 2001-02-26 株式会社村田製作所 Vacuum sealing device and manufacturing method thereof
JP2000261002A (en) * 1999-03-05 2000-09-22 Murata Mfg Co Ltd Small-sized electronic component and its manufacture
JP2006202974A (en) * 2005-01-20 2006-08-03 Sanyo Electric Co Ltd Electronic device and manufacturing method thereof
JP2006201022A (en) * 2005-01-20 2006-08-03 Seiko Instruments Inc Dynamic quantity sensor, electronic equipment, and manufacturing method for the dynamic quantity sensor

Also Published As

Publication number Publication date
JP2008091417A (en) 2008-04-17

Similar Documents

Publication Publication Date Title
US7540191B2 (en) Angular rate sensor and method of manufacturing the same
JP4840771B2 (en) Method for manufacturing mechanical quantity sensor
EP2346083B1 (en) Mems sensor
JP4883688B2 (en) Vacuum package, electronic device, and manufacturing method of vacuum package
JP2009291514A (en) Method for manufacturing capacitive transducer, and capacitive transducer
TW201109268A (en) Capacitive electro-mechanical transducer, and fabrication method of the same
TW201322366A (en) Sensor manufacturing method
JP2012122996A (en) Wafer level package process for mems device
TWI634069B (en) Hybrid integrated component and process for its production
JP5139673B2 (en) Three-dimensional wiring and manufacturing method thereof, mechanical quantity sensor and manufacturing method thereof
JP2023156169A (en) Micro vibrator mounting structure
US11027968B2 (en) Semiconductor device with discharge path, and method for producing the same
JP5039929B2 (en) Method for manufacturing MEMS device
JP4093267B2 (en) Acceleration sensor
JP4817287B2 (en) Method for manufacturing mechanical quantity sensor
JP5294375B2 (en) Angular velocity sensor and electronic device
JP2012083164A (en) Mems sensor and manufacturing method of the same
JP2011038780A (en) Semiconductor device and method of manufacturing the same
JP5067019B2 (en) Manufacturing method of mechanical quantity detection sensor
JP2000261002A (en) Small-sized electronic component and its manufacture
JP5062146B2 (en) PHYSICAL QUANTITY SENSOR, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE
JP4922856B2 (en) Hermetic package, angular velocity sensor, and method of manufacturing hermetic package
JP6237440B2 (en) Physical quantity sensor and manufacturing method thereof
JP5999027B2 (en) Physical quantity sensor
JP2009198327A (en) Mems sensor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111129

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20111202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111202

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141216

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4883688

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees